JP2004022678A - 半導体磁気抵抗素子及びその製造方法 - Google Patents
半導体磁気抵抗素子及びその製造方法 Download PDFInfo
- Publication number
- JP2004022678A JP2004022678A JP2002173335A JP2002173335A JP2004022678A JP 2004022678 A JP2004022678 A JP 2004022678A JP 2002173335 A JP2002173335 A JP 2002173335A JP 2002173335 A JP2002173335 A JP 2002173335A JP 2004022678 A JP2004022678 A JP 2004022678A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- short
- operation layer
- circuit electrode
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Measuring Magnetic Variables (AREA)
- Hall/Mr Elements (AREA)
Abstract
【課題】半導体磁気抵抗素子を小型化しても、高い磁気抵抗変化率を維持し、かつ高入力インピーダンスを維持し、低消費電力化を達成すること。
【解決手段】基板11上に半導体動作層12を設け、この半導体動作層12上に1組の入出力電極13と複数の短絡電極14を有している半導体磁気抵抗素子において、短絡電極14の断面形状が、半導体動作層12に接する部位が逆凸形状14aを有しており、短絡電極14の断面形状がT字型になっている。素子の表面に対して垂直方向に磁場を印加することにより、素子の抵抗変化がおこる磁気抵抗素子において半導体動作層12と接触する短絡電極14の幅を3μm以下にして素子の小型化を図るとともに、短絡電極14の断面形状をT字型にし、短絡電極の十分な低抵抗化を図り、素子の高い磁気抵抗変化率を維持する。
【選択図】 図4
【解決手段】基板11上に半導体動作層12を設け、この半導体動作層12上に1組の入出力電極13と複数の短絡電極14を有している半導体磁気抵抗素子において、短絡電極14の断面形状が、半導体動作層12に接する部位が逆凸形状14aを有しており、短絡電極14の断面形状がT字型になっている。素子の表面に対して垂直方向に磁場を印加することにより、素子の抵抗変化がおこる磁気抵抗素子において半導体動作層12と接触する短絡電極14の幅を3μm以下にして素子の小型化を図るとともに、短絡電極14の断面形状をT字型にし、短絡電極の十分な低抵抗化を図り、素子の高い磁気抵抗変化率を維持する。
【選択図】 図4
Description
【0001】
【発明の属する技術分野】
本発明は、半導体磁気抵抗素子及びその製造方法に関し、より詳細には、外部磁場強度を検知する磁気センサとして使用する半導体磁気抵抗素子及びその製造方法に関する。
【0002】
【従来の技術】
外部磁場強度を検知する半導体磁気センサは、光学式のセンサに比べて、特に汚れや埃などの影響の受ける用途においてその優位性を発揮し、最近、特に需要が大きくなってきている。半導体磁気センサの代表的なものとして、ホール素子や半導体磁気抵抗素子があげられる。一般に半導体磁気抵抗素子は、歯車回転速度を検出するセンサや紙幣磁気パターンを検出するセンサなどに使われている。
【0003】
次に半導体磁気抵抗素子の原理について説明する。図1は従来の磁気抵抗素子の上面図で、図2は図1のA−A線の断面図である。図中符号1は基板、2は基板1上に設けられた半導体動作層、3は半導体動作層2上の設けられた1組の入出力電極、4は半導体動作層2上の設けられた複数の短絡電極を示している。
【0004】
入出力電極3に一定のバイアス電圧をかけた状態で、半導体磁気抵抗素子の感磁面に垂直に磁場を印加すると、ローレンツ力によってキャリアは外部磁場強度に応じて進行方向が曲げられ、半導体磁気抵抗素子の全体のキャリアの行路が長くなる。その結果、出力端子間の抵抗が高くなるという磁気抵抗効果が起こる。つまり、半導体磁気抵抗素子の磁気抵抗が磁場強度に応じて変化することで磁気センサとして機能する。
【0005】
この半導体磁気抵抗素子が、より高い磁気抵抗効果を得るためには、短絡電極4のキャリアのリセット効果が十分に起きる事が必要になるが、この点については、図3(a),(b)に基づいて以下に説明する。
【0006】
図3(a)は、1本の短絡電極と半導体動作層を拡大して示した図で、短絡電極4に作用するキャリアの行路をA、半導体動作層2をそのまま通過してしまうキャリアの行路をBとすると、より高い磁気抵抗効果を得るためには全てのキャリアがAの行路を取る必要がある。
【0007】
短絡電極4の抵抗値をR2、短絡電極4直下の半導体動作層2の抵抗をR1として、短絡電極4と半導体動作層2の接触が理想的なオーミック接触であると仮定し、かつおのおのの抵抗成分のみを配慮すると、図3(b)に示すように、R1とR2の並列接続になり、短絡電極4直下の半導体動作層の抵抗値(R1)に対して短絡電極の抵抗値(R2)が十分低い場合(R1≫R2)にはほとんどのキャリアが短絡電極に作用するためより大きな磁気抵抗効果が得られる。
【0008】
半導体磁気抵抗素子の感磁部の材料としてInSbバルク結晶を削り出して薄膜化にしたものが用いられているが、この場合、InSb膜厚が数十μmと厚いため薄膜の抵抗値が低くなり、InSb薄膜と短絡電極との抵抗の差が小さくなっていた。また、最近温度ドリフトの小さな半導体磁気抵抗素子を作製するため、分子線エピタキシー(MBE)法という高真空蒸着法によって、InSb薄膜を形成する際にドナー性不純物を添加するという方法が提案されている(例えば、特開2000−277830号公報参照)が、この場合もInSb薄膜中のキャリアが増加するため薄膜の抵抗値が小さくなり、InSb薄膜と短絡電極との抵抗差が小さくなっていた。
【0009】
また、従来の半導体磁気抵抗素子では、1組の入出力電極と複数の短絡電極が半導体動作層上に形成されており、半導体磁気抵抗素子の大きな磁気抵抗変化を得るために、短絡電極のキャリア進行方向の長さ(以下、短絡電極幅という)は、より低抵抗にするために大きく取ることが好ましく、実際数十μmという長さになっていた。
【0010】
この短絡電極は、半導体磁気抵抗素子のキャリアのリセットに効果があるのみで、半導体磁気抵抗素子の磁気抵抗変化には寄与しないが、より大きな磁気抵抗効果を得る。すなわち、感度の高い半導体磁気抵抗素子を作製するためには、短絡電極幅をより長くすることが好ましく、この結果、半導体磁気抵抗素子のサイズが大きくなっていた。
【0011】
【発明が解決しようとする課題】
半導体磁気抵抗素子のチップサイズを小さくするためには、上述したように磁気抵抗効果に寄与しない短絡電極幅を小さくすることが効果的であるが、その短絡電極幅を小さくすると、電極部の抵抗値が高くなり、十分なリセット効果が得られず、磁気抵抗変化率が小さくなってしまうという問題があった。
【0012】
また、従来の短絡電極の形成方法は、フォトリソグラフィー法を用いて、レジストパターンを形成した後に電極を蒸着し、その後、不要な電極を取り除くというリフトオフ法や、同様にレジストパターン形成後に、メッキ法によって電極を形成する方法などが用いられていたが、電極の形成しやすさを考慮すると、短絡電極の厚さは1μm以下としなければならず、短絡電極の十分な低抵抗化が実現できないために短絡電極幅を広く取らなければならず、素子の小型化が実現できないという問題があった。
【0013】
さらに、InSbバルク結晶の削り出しや、InSb薄膜にドナー性不純物を添加して半導体動作層を作製すると、半導体動作層の抵抗値が下がり、半導体動作層と短絡電極との抵抗差が小さくなるため、短絡電極に作用するキャリアが少なくなり、十分な磁気抵抗変化率が得られないという問題があった。
【0014】
本発明は、このような問題に鑑みてなされたもので、その目的とするところは、短絡電極の断面形状として逆凸状部分を有するようにして短絡電極幅を小さくすることにより、高い磁気抵抗変化率を保持して小型化を図るようにした半導体磁気抵抗素子及びその製造方法を提供することにある。
【0015】
【課題を解決するための手段】
前記課題を解決するために、本発明者らは鋭意検討を重ねた結果、従来の大型の半導体磁気抵抗素子と同じく高い磁気抵抗変化率を維持しながら、小型化をも実現できることを見出した。
【0016】
本発明は、このような目的を達成するために、請求項1に記載の発明は、基板上に半導体動作層を設け、該半導体動作層上に1組の入出力電極と複数の短絡電極を設けてなる半導体磁気抵抗素子において、前記短絡電極の断面形状が、前記半導体動作層に接する部位が逆凸形状を有することを特徴とする。
【0017】
また、請求項2に記載の発明は、請求項1に記載の発明において、前記半導体動作層上に形成された前記短絡電極の幅が、3μm以下であることを特徴とする。
【0018】
また、請求項3に記載の発明は、請求項1又は2に記載の発明において、前記基板は、Si又はGaAsからなることを特徴とする。
【0019】
また、請求項4に記載の発明は、請求項1,2又は3に記載の発明において、前記半導体動作層の組成が、InAsySb1−y(0≦y≦1)であることを特徴とする。
【0020】
また、請求項5に記載の発明は、請求項1乃至4いずれかに記載の発明において、前記半導体動作層にIV族元素又はVI族元素がドーピングされていることを特徴とする。
【0021】
また、請求項6に記載の発明は、請求項1乃至5いずれかに記載の発明において、前記短絡電極の断面形状がT字型であることを特徴とする。
【0022】
また、請求項7に記載の発明は、請求項1乃至6いずれかに記載の発明において、前記基板と前記半導体動作層との間に緩衝層を設けたことを特徴とする。
【0023】
また、請求項8に記載の発明は、基板上に半導体動作層を設け、該半導体動作層上に1組の入出力電極と複数の短絡電極を設けてなる半導体磁気抵抗素子の製造方法において、前記半導体動作層上で、前記入出力電極間に絶縁層を形成する第1の工程と、該第1の工程により形成された絶縁層を前記短絡電極の逆凸状部分の幅にエッチングする第2の工程と、該第2の工程によりエッチングされた部分に、前記短絡電極の逆凸状部分を形成する第3の工程とを備えたことを特徴とする。
【0024】
また、請求項9に記載の発明は、請求項8に記載の発明において、前記半導体動作層上に、前記短絡電極の幅を3μm以下に形成したことを特徴とする。
【0025】
また、請求項10に記載の発明は、請求項8又は9に記載の発明において、前記基板をSi又はGaAsで形成したことを特徴とする。
【0026】
また、請求項11に記載の発明は、請求項8,9又は10に記載の発明において、前記半導体動作層の組成を、InAsySb1−y(0≦y≦1)としたことを特徴とする。
【0027】
また、請求項12に記載の発明は、請求項8乃至11いずれかに記載の発明において、前記半導体動作層にIV族元素又はVI族元素をドーピングしたことを特徴とする。
【0028】
また、請求項13に記載の発明は、請求項8乃至12いずれかに記載の発明において、前記短絡電極の断面形状をT字型に形成したことを特徴とする。
【0029】
また、請求項14に記載の発明は、請求項8乃至13いずれかに記載の発明において、前記基板と前記半導体動作層との間に緩衝層を形成したことを特徴とする。
【0030】
【発明の実施の形態】
以下、図面を参照して本発明の実施例について説明する。
図4は、本発明の半導体磁気抵抗素子の一実施例を説明するための断面図で、図中符号11は基板、12は基板11上に設けられた半導体動作層、13は半導体動作層12上の設けられた1組の入出力電極、14と14aは半導体動作層12上の設けられた複数の短絡電極、14aは短絡電極のうち半導体動作層12に接する逆凸形状部分、15は入出力電極13間に設けられた絶縁層を示している。
【0031】
つまり、本発明の半導体磁気抵抗素子は、基板11上に半導体動作層12を設け、この半導体動作層12上に1組の入出力電極13と複数の短絡電極14を設けてなり、短絡電極14の断面形状の半導体動作層12に接する部位が逆凸形状14aを有しており、短絡電極14の断面形状がT字型になっている。
【0032】
基板11としては、半絶縁性の単結晶GaAs基板、Si単結晶基板、表面に絶縁層が形成されたSi単結晶基板のいずれかが好ましい。また、マイカ基板やサファイア基板、絶縁性もしくは動作層とは逆の導電性を有するInP基板、InAs基板、InSb基板などでもかまわない。
【0033】
また、基板11は、半導体動作層12の結晶が直接エピタキシャル成長する基板が適している。また、基板11は、半導体動作層12との格子定数の違いが±15%以内、より好ましくは±7%以内、さらに好ましくは±5%以内であることが望ましい。また、基板11としては絶縁性もしくは半導体動作層12とは逆の導電性を有する基板が好ましい。
【0034】
さらに、基板11は、通常、半導体動作層12が作られる表面が平滑または表面研磨された基板で良い。特に、結晶面に沿った平面が形成された基板や結晶面から10°以下の傾きを持った単結晶基板は、原子配列のステップ位置を境に成長が進みやすく、結晶性の良い半導体動作層が得られるので、これを用いることが望ましい。
【0035】
半導体動作層12は、半導体磁気抵抗素子の感度を高くするために、高電子移動度を有するInSbやInAsを用いることが好ましい。また、それらの混晶系であるInAsySb1−y(0≦y≦1)でもよい。
【0036】
また、InAsを半導体動作層として用いる場合には、AlxGa1−xAsySb1−y(0≦x≦1、0≦y≦1)でサンドイッチして量子井戸構造にしたものを用いてもよい。この際、xとyの値は、InAsとAlxGa1−xAsySb1−yの格子定数がほぼ一致するように選択することで、高い電子移動度を有するInAs薄膜を得ることができる。
【0037】
また、半導体動作層12として、温度ドリフトを小さくするように、IV族元素やVI族元素がドープされたものも用いてもよい。本発明におけるIV族元素の例としてSn、Si、Ge、Pbなどが挙げられ、VI族元素の例としてS、Se、Teなどが挙げられる。また、半導体動作層12へのIV族元素及びVI族元素のドープ量は、所望の温度特性に応じて適宜選択されるが、1×1016cm−3以上1×1018cm−3以下であり、より好ましくは、2×1016cm−3以上5×1017cm−3以下であることが望ましい。
【0038】
また、半導体動作層12の膜厚は、フォトリソグラフィーの制御性を高め、かつInSb薄膜の抵抗を上げるために、5μm以下にすることが好ましく、より好ましくは3μm以下が良く、さらに好ましくは2μm以下が良い。
【0039】
また、本発明における半導体動作層12上の短絡電極幅Dは、従来、短絡電極幅が長かったものを、断面形状をT字型にすることにより高い磁気抵抗変化率を保持したまま、短絡電極幅を短くすることができる。すなわち、短絡電極幅が3μm以下でも十分なキャリアのリセット効果が得られ、高い磁気抵抗変化率が得られる。
【0040】
また、本発明における半導体動作層12上の短絡電極間隔は、半導体磁気抵抗素子の磁気抵抗変化率ができるだけ大きくなるような半導体動作層幅と短絡電極間隔の比で決められる。すなわち本発明の半導体動作層幅Wと短絡電極間隔Lは、その比L/Wが0.1〜0.4にすることが好ましく、より好ましくは0.1〜0.3である。
【0041】
本発明における短絡電極の断面形状は、半導体磁気抵抗素子を小型化するために短絡電極の十分な低抵抗化を実現するものであるならば、T字型に類似した構造であるV字型やY字型など、半導体動作層12に向けて凸状形状のものであればよい。
【0042】
本発明における絶縁層15は、半導体動作層12上に形成する短絡電極14、特に逆凸状部分14aを分離するために形成される。絶縁層15の材質には特に制限はないが、例としてSiN、Si3N4、SiO、SiO2、ポリイミドなどを使用してもよい。
【0043】
また、絶縁層15は、RIE、イオミリング、スパッタなどのドライエッチングやフッ酸を用いたウェットエッチング、もしくはフォトリソグラフィ工程を用いて加工される。
【0044】
入出力電極13や短絡電極14の材質には特に制限はないが、例としてCu、Ti−AuもしくはCr−Cu、Cr−Au、Cu−Ni−Au、AuGe−Ni−Auなどの多層電極が好ましく用いられる。
【0045】
図5は、本発明における短絡電極の製造方法の作製プロセスを示す図である。
【0046】
まず、基板11に短冊形の半導体動作層12を形成する(工程1)。次に、半導体動作層12上に絶縁層15を形成する(工程2)。次に、絶縁層15を短絡電極の逆凸状部分14aの幅にエッチングする(工程3)。次に、短絡電極14の断面形状がT字型になるように、レジスト17のパターンを形成する(工程4)。次に、半導体動作層12上に短絡電極14を真空蒸着により形成する(工程5)。
【0047】
つまり、短絡電極14の形成方法は、半導体動作層12上にまず分離用の絶縁層15を形成し、フォトリソグラフィー工程で短冊状にレジストパターンを形成した後に、入出力電極13と短絡電極14を形成する部分の絶縁層を取り除き、さらにレジストパターン形成後に電極を蒸着し、リフトオフすることによって短絡電極14の断面形状をT字型に加工される。フォトリソグラフィー工程とは、パターンを加工する材料上にフォトレジストをスピンコートして、プリベーク・露光・現像を行い、フォトレジストパターンを形成することをいう。
【0048】
図6は、本発明の半導体磁気抵抗素子の他の実施例を示す断面図で、図中符号16は緩衝層を示している。なお、図4と同じ機能を示す構成要素については同一の符号を付してある。
【0049】
図6に示した実施例によれば、半導体動作層12と基板11との間に緩衝層16を挿入することにより、より結晶性の高い半導体動作層を形成することができ、半導体磁気抵抗素子の高感度化が達成できる。
【0050】
この緩衝層16として、例えば、AlSb、AlAs、GaSb、GaAsなどの2元系、AlGaSb、AlAsSb、AlInSb、AlGaAs、AlInAsなどの3元系、AlGaAsSb、AlInAsSb、AlInGaSb、AlInPSbやAlGaPSbなどの4元系の化合物半導体が好ましい例であるが、2種以上の半導体薄膜が積層されていても良い。
【0051】
さらに、上述した3元系以上の緩衝層の組成を決める際に、半導体動作層12と格子定数が同じか、もしくは近い値を有する組成に調整することで、半導体動作層12のより大きな電子移動度を実現できる。
【0052】
本発明で格子整合と呼んでいるのは、半導体動作層12と結晶構造が同じで格子定数も近いということを示す。ここで格子定数が近いというのは、半導体動作層12を構成する結晶の格子定数と緩衝層16を構成する格子定数の違いが、±20%以内をいう。
【0053】
半導体動作層12と緩衝層16の成長は、一般に薄膜が成長できる方法であれば何でもよいが、例えば、一般的な蒸着法やMBE法、chemical beam epitaxy(CBE)法および有機金属気相成長(MOCVD)法は特に好ましい方法である。
【0054】
以下に本発明の具体的な実施例について説明するが、本発明はこれらの実施例に限定されるものではない。
【0055】
[実施例1]
基板11として直径2インチの半絶縁性GaAs単結晶基板を用いて、MBE法により半導体動作層12としてInSbを成長させた。ドーパントとしてSnを用い、InSb層を成長中に同時にドーピングを行った。InSb成長時の基板温度は410℃、SnのKセル温度は800℃であった。
【0056】
成長レートは1μm/hrで、60分間成長を行い、SnドープInSb薄膜を1μm形成した。半導体動作層12の特性をvan der Pauw法により測定したところ、キャリア密度は7.0×1016cm−3、電子移動度は44000cm2/Vsを得た。その後、この基板を用いて、半導体磁気抵抗素子の作製を行った。
【0057】
まず、InSb表面に東京応化製のフォトレジスト(OFPR−800)を塗り、3200rpm、20secの条件でスピンコートした。この塗布条件でのフォトレジストの厚さは2.5μmであった。95℃で30minプレベークした後、露光・現像を行いフォトレジストにより、半導体動作層12のパターニングを行った。
【0058】
半導体動作層12のエッチングは、塩酸と過酸化水素の混合液を用いて行い、InSb層を短冊状に幅70μmに加工した。アセトンで表面のフォトレジストを除去した後、絶縁層15の作製を行った。
【0059】
絶縁層15の作製は、プラズマ化学気相成長(P−CVD)法により行い、厚さ50nmのSi3N4を形成した。
【0060】
次に先程と同様のフォトリソグラフィ工程を行い、入出力電極13と短絡電極14を形成する部分の窓開けをRIEによるドライエッチングにより行い、InSb層の上部までの絶縁層を取り除き、短絡電極14が半導体動作層12と接する部分の幅(窓開けした部分の幅)を1μm、隣の窓開けされた部分との間隔は14μmになるように加工した。
【0061】
T字型の短絡電極14と入出力電極13の作製するために、先程と同様の工程でスピンコートとプリベークと露光・現像を行い、電極を切り取る部分のレジストパターンを形成し、電極の蒸着前にInSb層上の酸化膜と、万が一残っているSi3N4を取り除くために、触媒である過酸化水素の割合を先程に比べかなり小さくした塩酸と過酸化水素の混合液を用いてスライトエッチを行った。その後、真空蒸着装置でTi0.1μmとAu0.4μmを蒸着した。その後、アセトンに浸けリフトオフすることにより、図4に示すような半導体磁気抵抗素子を完成した。この際、絶縁層上部の短絡電極幅は10μmで、隣の短絡電極との間隔は5μmであった。
【0062】
この半導体磁気抵抗素子は、抵抗値が1200Ω、0.5T(5000Gauss)における磁気抵抗変化率が240%、素子サイズは0.53mm×0.84mmであった。
【0063】
[比較例1]
実施例1と同様の方法でGaAs基板上にInSb層を成長し、キャリア密度は7.0×1016cm−3、電子移動度は44000cm2/Vsの特性のものを得た。その後、この基板を用いて、半導体磁気抵抗素子の作製を行った。
【0064】
まず、InSb表面に東京応化製のフォトレジスト(OFPR−800)を塗り、3200rpm、20secの条件でスピンコートした。この塗布条件でのフォトレジストの厚さは2.5μmであった。95℃で30minプレベークした後、露光・現像を行いフォトレジストにより半導体動作層のパターニングを行った。
【0065】
半導体動作層のエッチングは、塩酸と過酸化水素の混合液を用いて行い、半導体動作層であるInSb層を短冊状に幅70μmに加工した。アセトンで表面のフォトレジストを除去し、RIE装置を用いてO2プラズマによりレジスト残を除去した後、電極の作製工程を行った。
【0066】
次に、先程と同様の工程でスピンコートとプリベークと露光・現像を行い、入出力電極と短絡電極をパターン化した。半導体動作層上部の短絡電極幅は10μmで、隣の短絡電極との間隔は14μmであった。電極の蒸着前にInSb層上の酸化膜を取り除くために、スライトエッチを行った。真空蒸着機で、Ti0.1μmとAu0.4μmの厚さで形成し、アセトンに浸けリフトオフすることにより、図2に示すような半導体磁気抵抗素子を完成した。
【0067】
この半導体磁気抵抗素子は、抵抗値が1200Ωであり、0.5T(5000Gauss)における磁気抵抗変化率が240%、素子サイズは0.84mm×0.84mmであった。
【0068】
実施例1と比較例1との比較により、本発明において短絡電極をT字型にして短絡電極部の低抵抗化を図ることにより、同じ磁気抵抗変化率を保持しながら、かつ素子サイズは約40%小さくすることができた。
【0069】
[比較例2]
実施例1と同様の方法でGaAs基板上にInSb層を成長し、キャリア密度は7.0×1016cm−3、電子移動度は44000cm2/Vsの特性のものを得た。その後、この基板を用いて、半導体磁気抵抗素子の作製を行った。
【0070】
まず、InSb表面に東京応化製のフォトレジスト(OFPR−800)を塗り、3200rpm、20secの条件でスピンコートした。この塗布条件でのフォトレジストの厚さは2.5μmであった。95℃で30minプレベークした後、露光・現像を行いフォトレジストにより半導体動作層のパターニングを行った。
【0071】
半導体動作層のエッチングは、塩酸と過酸化水素の混合液を用いて行い、半導体動作層であるInSb層を短冊状に幅70μmに加工した。アセトンで表面のフォトレジストを除去し、RIE装置を用いてO2プラズマによりレジスト残を除去した後、電極の作製工程を行った。
【0072】
次に、先程と同様の工程でスピンコートとプリベークと露光・現像を行い、入出力電極と短絡電極をパターン化した。半導体動作層上部の短絡電極幅は1μmで、隣の短絡電極との間隔は14μmであった。
【0073】
電極蒸着前にInSb層上の酸化膜を取り除くために、スライトエッチを行った。真空蒸着機で、Ti0.1μmとAu0.4μmの厚さで形成し、アセトンに浸けリフトオフすることにより、図2に示すような半導体磁気抵抗素子を完成した。
【0074】
この半導体磁気抵抗素子は、抵抗値が1200Ωであり、0.5T(5000Gauss)における磁気抵抗変化率が50%、素子サイズは0.53mm×0.84mmであった。
【0075】
実施例1と比較例2との比較により、従来の作製方法で短絡電極幅を1μmにすると、本発明において短絡電極幅を1μmにした場合に比べ、磁気抵抗変化率が約70%も減少し、十分に高い磁気抵抗変化率が得られないことが分かる。
【0076】
[実施例2]
実施例1のSnセル温度を上げてGaAs基板上にInSb層を成長し、キャリア密度は5.0×1017cm−3、電子移動度は25000cm2/Vsの特性のものを得た。短絡電極幅が1、3、6、9、12μmである半導体磁気抵抗素子を、短絡電極幅以外は実施例1と同様の作製プロセスを経て作製した。磁場強度2000Gaussにおいて、半導体磁気抵抗素子の磁気抵抗変化率を測定した。
【0077】
その結果を図7に示す。本発明における半導体磁気抵抗素子の磁気抵抗変化率は、短絡電極幅が3μm以下になってもほとんど減少せず、磁気抵抗変化率の短絡電極幅依存性は5%以内であった。
【0078】
[比較例3]
比較例1のSnセル温度を上げてGaAs基板上にInSb層を成長し、キャリア密度は5.0×1017cm−3、電子移動度は25000cm2/Vsの特性のものを得た。短絡電極幅が1、3、6、9、12μmである半導体磁気抵抗素子を、短絡電極幅以外は比較例1と同様の作製プロセスを経て作製した。磁場強度2000Gaussにおいて、半導体磁気抵抗素子の磁気抵抗変化率を測定した。
【0079】
その結果を図8に示す。従来の半導体気抵抗素子において、短絡電極幅を6μmから3μmにすると、磁気抵抗変化率が15.58%から13.84%と11%以上も減少した。さらに短絡電極幅を1μmにすると3.32%となり、短絡電極幅を6μmの時に比べて磁気抵抗変化率が80%近く減少した。
【0080】
実施例2と比較例3との比較により、本発明において短絡電極の断面形状をT字型にして短絡電極部の低抵抗化を図ることにより、十分なリセット効果が得られ、短絡電極幅を3μm以下にしても磁気抵抗変化率が保持できる半導体磁気抵抗素子が得られた。
【0081】
【発明の効果】
以上説明したように本発明によれば、基板上に半導体動作層を設け、半導体動作層上に1組の入出力電極と複数の短絡電極を設けてなる半導体磁気抵抗素子において、短絡電極の半導体動作層に接する部位が逆凸形状を有するので、短絡電極幅を小さくすることで、素子を小型化しても高い磁気抵抗変化率を保持した磁気抵抗素子を提供することができる。
【図面の簡単な説明】
【図1】半導体磁気抵抗素子の原理について説明するための上面図である。
【図2】図1のA−A線断面図である。
【図3】半導体動作層のキャリアが短絡電極に作用する様子を表した模式図で、(a)は短絡電極と半導体動作層の拡大図、(b)は簡易的な等価回路を示す図である。
【図4】本発明の半導体磁気抵抗素子の一実施例を説明するための断面図である。
【図5】本発明における半導体磁気抵抗素子の製造方法の一実施例を説明するための工程図である。
【図6】本発明の半導体磁気抵抗素子の他の実施例を示す断面図である。
【図7】本発明における磁気抵抗素子の磁気抵抗変化率の短絡電極幅依存性を示す図である。
【図8】従来の磁気抵抗素子の磁気抵抗変化率の短絡電極幅依存性を示す図である。
【符号の説明】
1,11 基板
2,12 半導体動作層
3,13 入出力電極
4,14 短絡電極
5,15 絶縁層
16 緩衝層
17 レジスト
【発明の属する技術分野】
本発明は、半導体磁気抵抗素子及びその製造方法に関し、より詳細には、外部磁場強度を検知する磁気センサとして使用する半導体磁気抵抗素子及びその製造方法に関する。
【0002】
【従来の技術】
外部磁場強度を検知する半導体磁気センサは、光学式のセンサに比べて、特に汚れや埃などの影響の受ける用途においてその優位性を発揮し、最近、特に需要が大きくなってきている。半導体磁気センサの代表的なものとして、ホール素子や半導体磁気抵抗素子があげられる。一般に半導体磁気抵抗素子は、歯車回転速度を検出するセンサや紙幣磁気パターンを検出するセンサなどに使われている。
【0003】
次に半導体磁気抵抗素子の原理について説明する。図1は従来の磁気抵抗素子の上面図で、図2は図1のA−A線の断面図である。図中符号1は基板、2は基板1上に設けられた半導体動作層、3は半導体動作層2上の設けられた1組の入出力電極、4は半導体動作層2上の設けられた複数の短絡電極を示している。
【0004】
入出力電極3に一定のバイアス電圧をかけた状態で、半導体磁気抵抗素子の感磁面に垂直に磁場を印加すると、ローレンツ力によってキャリアは外部磁場強度に応じて進行方向が曲げられ、半導体磁気抵抗素子の全体のキャリアの行路が長くなる。その結果、出力端子間の抵抗が高くなるという磁気抵抗効果が起こる。つまり、半導体磁気抵抗素子の磁気抵抗が磁場強度に応じて変化することで磁気センサとして機能する。
【0005】
この半導体磁気抵抗素子が、より高い磁気抵抗効果を得るためには、短絡電極4のキャリアのリセット効果が十分に起きる事が必要になるが、この点については、図3(a),(b)に基づいて以下に説明する。
【0006】
図3(a)は、1本の短絡電極と半導体動作層を拡大して示した図で、短絡電極4に作用するキャリアの行路をA、半導体動作層2をそのまま通過してしまうキャリアの行路をBとすると、より高い磁気抵抗効果を得るためには全てのキャリアがAの行路を取る必要がある。
【0007】
短絡電極4の抵抗値をR2、短絡電極4直下の半導体動作層2の抵抗をR1として、短絡電極4と半導体動作層2の接触が理想的なオーミック接触であると仮定し、かつおのおのの抵抗成分のみを配慮すると、図3(b)に示すように、R1とR2の並列接続になり、短絡電極4直下の半導体動作層の抵抗値(R1)に対して短絡電極の抵抗値(R2)が十分低い場合(R1≫R2)にはほとんどのキャリアが短絡電極に作用するためより大きな磁気抵抗効果が得られる。
【0008】
半導体磁気抵抗素子の感磁部の材料としてInSbバルク結晶を削り出して薄膜化にしたものが用いられているが、この場合、InSb膜厚が数十μmと厚いため薄膜の抵抗値が低くなり、InSb薄膜と短絡電極との抵抗の差が小さくなっていた。また、最近温度ドリフトの小さな半導体磁気抵抗素子を作製するため、分子線エピタキシー(MBE)法という高真空蒸着法によって、InSb薄膜を形成する際にドナー性不純物を添加するという方法が提案されている(例えば、特開2000−277830号公報参照)が、この場合もInSb薄膜中のキャリアが増加するため薄膜の抵抗値が小さくなり、InSb薄膜と短絡電極との抵抗差が小さくなっていた。
【0009】
また、従来の半導体磁気抵抗素子では、1組の入出力電極と複数の短絡電極が半導体動作層上に形成されており、半導体磁気抵抗素子の大きな磁気抵抗変化を得るために、短絡電極のキャリア進行方向の長さ(以下、短絡電極幅という)は、より低抵抗にするために大きく取ることが好ましく、実際数十μmという長さになっていた。
【0010】
この短絡電極は、半導体磁気抵抗素子のキャリアのリセットに効果があるのみで、半導体磁気抵抗素子の磁気抵抗変化には寄与しないが、より大きな磁気抵抗効果を得る。すなわち、感度の高い半導体磁気抵抗素子を作製するためには、短絡電極幅をより長くすることが好ましく、この結果、半導体磁気抵抗素子のサイズが大きくなっていた。
【0011】
【発明が解決しようとする課題】
半導体磁気抵抗素子のチップサイズを小さくするためには、上述したように磁気抵抗効果に寄与しない短絡電極幅を小さくすることが効果的であるが、その短絡電極幅を小さくすると、電極部の抵抗値が高くなり、十分なリセット効果が得られず、磁気抵抗変化率が小さくなってしまうという問題があった。
【0012】
また、従来の短絡電極の形成方法は、フォトリソグラフィー法を用いて、レジストパターンを形成した後に電極を蒸着し、その後、不要な電極を取り除くというリフトオフ法や、同様にレジストパターン形成後に、メッキ法によって電極を形成する方法などが用いられていたが、電極の形成しやすさを考慮すると、短絡電極の厚さは1μm以下としなければならず、短絡電極の十分な低抵抗化が実現できないために短絡電極幅を広く取らなければならず、素子の小型化が実現できないという問題があった。
【0013】
さらに、InSbバルク結晶の削り出しや、InSb薄膜にドナー性不純物を添加して半導体動作層を作製すると、半導体動作層の抵抗値が下がり、半導体動作層と短絡電極との抵抗差が小さくなるため、短絡電極に作用するキャリアが少なくなり、十分な磁気抵抗変化率が得られないという問題があった。
【0014】
本発明は、このような問題に鑑みてなされたもので、その目的とするところは、短絡電極の断面形状として逆凸状部分を有するようにして短絡電極幅を小さくすることにより、高い磁気抵抗変化率を保持して小型化を図るようにした半導体磁気抵抗素子及びその製造方法を提供することにある。
【0015】
【課題を解決するための手段】
前記課題を解決するために、本発明者らは鋭意検討を重ねた結果、従来の大型の半導体磁気抵抗素子と同じく高い磁気抵抗変化率を維持しながら、小型化をも実現できることを見出した。
【0016】
本発明は、このような目的を達成するために、請求項1に記載の発明は、基板上に半導体動作層を設け、該半導体動作層上に1組の入出力電極と複数の短絡電極を設けてなる半導体磁気抵抗素子において、前記短絡電極の断面形状が、前記半導体動作層に接する部位が逆凸形状を有することを特徴とする。
【0017】
また、請求項2に記載の発明は、請求項1に記載の発明において、前記半導体動作層上に形成された前記短絡電極の幅が、3μm以下であることを特徴とする。
【0018】
また、請求項3に記載の発明は、請求項1又は2に記載の発明において、前記基板は、Si又はGaAsからなることを特徴とする。
【0019】
また、請求項4に記載の発明は、請求項1,2又は3に記載の発明において、前記半導体動作層の組成が、InAsySb1−y(0≦y≦1)であることを特徴とする。
【0020】
また、請求項5に記載の発明は、請求項1乃至4いずれかに記載の発明において、前記半導体動作層にIV族元素又はVI族元素がドーピングされていることを特徴とする。
【0021】
また、請求項6に記載の発明は、請求項1乃至5いずれかに記載の発明において、前記短絡電極の断面形状がT字型であることを特徴とする。
【0022】
また、請求項7に記載の発明は、請求項1乃至6いずれかに記載の発明において、前記基板と前記半導体動作層との間に緩衝層を設けたことを特徴とする。
【0023】
また、請求項8に記載の発明は、基板上に半導体動作層を設け、該半導体動作層上に1組の入出力電極と複数の短絡電極を設けてなる半導体磁気抵抗素子の製造方法において、前記半導体動作層上で、前記入出力電極間に絶縁層を形成する第1の工程と、該第1の工程により形成された絶縁層を前記短絡電極の逆凸状部分の幅にエッチングする第2の工程と、該第2の工程によりエッチングされた部分に、前記短絡電極の逆凸状部分を形成する第3の工程とを備えたことを特徴とする。
【0024】
また、請求項9に記載の発明は、請求項8に記載の発明において、前記半導体動作層上に、前記短絡電極の幅を3μm以下に形成したことを特徴とする。
【0025】
また、請求項10に記載の発明は、請求項8又は9に記載の発明において、前記基板をSi又はGaAsで形成したことを特徴とする。
【0026】
また、請求項11に記載の発明は、請求項8,9又は10に記載の発明において、前記半導体動作層の組成を、InAsySb1−y(0≦y≦1)としたことを特徴とする。
【0027】
また、請求項12に記載の発明は、請求項8乃至11いずれかに記載の発明において、前記半導体動作層にIV族元素又はVI族元素をドーピングしたことを特徴とする。
【0028】
また、請求項13に記載の発明は、請求項8乃至12いずれかに記載の発明において、前記短絡電極の断面形状をT字型に形成したことを特徴とする。
【0029】
また、請求項14に記載の発明は、請求項8乃至13いずれかに記載の発明において、前記基板と前記半導体動作層との間に緩衝層を形成したことを特徴とする。
【0030】
【発明の実施の形態】
以下、図面を参照して本発明の実施例について説明する。
図4は、本発明の半導体磁気抵抗素子の一実施例を説明するための断面図で、図中符号11は基板、12は基板11上に設けられた半導体動作層、13は半導体動作層12上の設けられた1組の入出力電極、14と14aは半導体動作層12上の設けられた複数の短絡電極、14aは短絡電極のうち半導体動作層12に接する逆凸形状部分、15は入出力電極13間に設けられた絶縁層を示している。
【0031】
つまり、本発明の半導体磁気抵抗素子は、基板11上に半導体動作層12を設け、この半導体動作層12上に1組の入出力電極13と複数の短絡電極14を設けてなり、短絡電極14の断面形状の半導体動作層12に接する部位が逆凸形状14aを有しており、短絡電極14の断面形状がT字型になっている。
【0032】
基板11としては、半絶縁性の単結晶GaAs基板、Si単結晶基板、表面に絶縁層が形成されたSi単結晶基板のいずれかが好ましい。また、マイカ基板やサファイア基板、絶縁性もしくは動作層とは逆の導電性を有するInP基板、InAs基板、InSb基板などでもかまわない。
【0033】
また、基板11は、半導体動作層12の結晶が直接エピタキシャル成長する基板が適している。また、基板11は、半導体動作層12との格子定数の違いが±15%以内、より好ましくは±7%以内、さらに好ましくは±5%以内であることが望ましい。また、基板11としては絶縁性もしくは半導体動作層12とは逆の導電性を有する基板が好ましい。
【0034】
さらに、基板11は、通常、半導体動作層12が作られる表面が平滑または表面研磨された基板で良い。特に、結晶面に沿った平面が形成された基板や結晶面から10°以下の傾きを持った単結晶基板は、原子配列のステップ位置を境に成長が進みやすく、結晶性の良い半導体動作層が得られるので、これを用いることが望ましい。
【0035】
半導体動作層12は、半導体磁気抵抗素子の感度を高くするために、高電子移動度を有するInSbやInAsを用いることが好ましい。また、それらの混晶系であるInAsySb1−y(0≦y≦1)でもよい。
【0036】
また、InAsを半導体動作層として用いる場合には、AlxGa1−xAsySb1−y(0≦x≦1、0≦y≦1)でサンドイッチして量子井戸構造にしたものを用いてもよい。この際、xとyの値は、InAsとAlxGa1−xAsySb1−yの格子定数がほぼ一致するように選択することで、高い電子移動度を有するInAs薄膜を得ることができる。
【0037】
また、半導体動作層12として、温度ドリフトを小さくするように、IV族元素やVI族元素がドープされたものも用いてもよい。本発明におけるIV族元素の例としてSn、Si、Ge、Pbなどが挙げられ、VI族元素の例としてS、Se、Teなどが挙げられる。また、半導体動作層12へのIV族元素及びVI族元素のドープ量は、所望の温度特性に応じて適宜選択されるが、1×1016cm−3以上1×1018cm−3以下であり、より好ましくは、2×1016cm−3以上5×1017cm−3以下であることが望ましい。
【0038】
また、半導体動作層12の膜厚は、フォトリソグラフィーの制御性を高め、かつInSb薄膜の抵抗を上げるために、5μm以下にすることが好ましく、より好ましくは3μm以下が良く、さらに好ましくは2μm以下が良い。
【0039】
また、本発明における半導体動作層12上の短絡電極幅Dは、従来、短絡電極幅が長かったものを、断面形状をT字型にすることにより高い磁気抵抗変化率を保持したまま、短絡電極幅を短くすることができる。すなわち、短絡電極幅が3μm以下でも十分なキャリアのリセット効果が得られ、高い磁気抵抗変化率が得られる。
【0040】
また、本発明における半導体動作層12上の短絡電極間隔は、半導体磁気抵抗素子の磁気抵抗変化率ができるだけ大きくなるような半導体動作層幅と短絡電極間隔の比で決められる。すなわち本発明の半導体動作層幅Wと短絡電極間隔Lは、その比L/Wが0.1〜0.4にすることが好ましく、より好ましくは0.1〜0.3である。
【0041】
本発明における短絡電極の断面形状は、半導体磁気抵抗素子を小型化するために短絡電極の十分な低抵抗化を実現するものであるならば、T字型に類似した構造であるV字型やY字型など、半導体動作層12に向けて凸状形状のものであればよい。
【0042】
本発明における絶縁層15は、半導体動作層12上に形成する短絡電極14、特に逆凸状部分14aを分離するために形成される。絶縁層15の材質には特に制限はないが、例としてSiN、Si3N4、SiO、SiO2、ポリイミドなどを使用してもよい。
【0043】
また、絶縁層15は、RIE、イオミリング、スパッタなどのドライエッチングやフッ酸を用いたウェットエッチング、もしくはフォトリソグラフィ工程を用いて加工される。
【0044】
入出力電極13や短絡電極14の材質には特に制限はないが、例としてCu、Ti−AuもしくはCr−Cu、Cr−Au、Cu−Ni−Au、AuGe−Ni−Auなどの多層電極が好ましく用いられる。
【0045】
図5は、本発明における短絡電極の製造方法の作製プロセスを示す図である。
【0046】
まず、基板11に短冊形の半導体動作層12を形成する(工程1)。次に、半導体動作層12上に絶縁層15を形成する(工程2)。次に、絶縁層15を短絡電極の逆凸状部分14aの幅にエッチングする(工程3)。次に、短絡電極14の断面形状がT字型になるように、レジスト17のパターンを形成する(工程4)。次に、半導体動作層12上に短絡電極14を真空蒸着により形成する(工程5)。
【0047】
つまり、短絡電極14の形成方法は、半導体動作層12上にまず分離用の絶縁層15を形成し、フォトリソグラフィー工程で短冊状にレジストパターンを形成した後に、入出力電極13と短絡電極14を形成する部分の絶縁層を取り除き、さらにレジストパターン形成後に電極を蒸着し、リフトオフすることによって短絡電極14の断面形状をT字型に加工される。フォトリソグラフィー工程とは、パターンを加工する材料上にフォトレジストをスピンコートして、プリベーク・露光・現像を行い、フォトレジストパターンを形成することをいう。
【0048】
図6は、本発明の半導体磁気抵抗素子の他の実施例を示す断面図で、図中符号16は緩衝層を示している。なお、図4と同じ機能を示す構成要素については同一の符号を付してある。
【0049】
図6に示した実施例によれば、半導体動作層12と基板11との間に緩衝層16を挿入することにより、より結晶性の高い半導体動作層を形成することができ、半導体磁気抵抗素子の高感度化が達成できる。
【0050】
この緩衝層16として、例えば、AlSb、AlAs、GaSb、GaAsなどの2元系、AlGaSb、AlAsSb、AlInSb、AlGaAs、AlInAsなどの3元系、AlGaAsSb、AlInAsSb、AlInGaSb、AlInPSbやAlGaPSbなどの4元系の化合物半導体が好ましい例であるが、2種以上の半導体薄膜が積層されていても良い。
【0051】
さらに、上述した3元系以上の緩衝層の組成を決める際に、半導体動作層12と格子定数が同じか、もしくは近い値を有する組成に調整することで、半導体動作層12のより大きな電子移動度を実現できる。
【0052】
本発明で格子整合と呼んでいるのは、半導体動作層12と結晶構造が同じで格子定数も近いということを示す。ここで格子定数が近いというのは、半導体動作層12を構成する結晶の格子定数と緩衝層16を構成する格子定数の違いが、±20%以内をいう。
【0053】
半導体動作層12と緩衝層16の成長は、一般に薄膜が成長できる方法であれば何でもよいが、例えば、一般的な蒸着法やMBE法、chemical beam epitaxy(CBE)法および有機金属気相成長(MOCVD)法は特に好ましい方法である。
【0054】
以下に本発明の具体的な実施例について説明するが、本発明はこれらの実施例に限定されるものではない。
【0055】
[実施例1]
基板11として直径2インチの半絶縁性GaAs単結晶基板を用いて、MBE法により半導体動作層12としてInSbを成長させた。ドーパントとしてSnを用い、InSb層を成長中に同時にドーピングを行った。InSb成長時の基板温度は410℃、SnのKセル温度は800℃であった。
【0056】
成長レートは1μm/hrで、60分間成長を行い、SnドープInSb薄膜を1μm形成した。半導体動作層12の特性をvan der Pauw法により測定したところ、キャリア密度は7.0×1016cm−3、電子移動度は44000cm2/Vsを得た。その後、この基板を用いて、半導体磁気抵抗素子の作製を行った。
【0057】
まず、InSb表面に東京応化製のフォトレジスト(OFPR−800)を塗り、3200rpm、20secの条件でスピンコートした。この塗布条件でのフォトレジストの厚さは2.5μmであった。95℃で30minプレベークした後、露光・現像を行いフォトレジストにより、半導体動作層12のパターニングを行った。
【0058】
半導体動作層12のエッチングは、塩酸と過酸化水素の混合液を用いて行い、InSb層を短冊状に幅70μmに加工した。アセトンで表面のフォトレジストを除去した後、絶縁層15の作製を行った。
【0059】
絶縁層15の作製は、プラズマ化学気相成長(P−CVD)法により行い、厚さ50nmのSi3N4を形成した。
【0060】
次に先程と同様のフォトリソグラフィ工程を行い、入出力電極13と短絡電極14を形成する部分の窓開けをRIEによるドライエッチングにより行い、InSb層の上部までの絶縁層を取り除き、短絡電極14が半導体動作層12と接する部分の幅(窓開けした部分の幅)を1μm、隣の窓開けされた部分との間隔は14μmになるように加工した。
【0061】
T字型の短絡電極14と入出力電極13の作製するために、先程と同様の工程でスピンコートとプリベークと露光・現像を行い、電極を切り取る部分のレジストパターンを形成し、電極の蒸着前にInSb層上の酸化膜と、万が一残っているSi3N4を取り除くために、触媒である過酸化水素の割合を先程に比べかなり小さくした塩酸と過酸化水素の混合液を用いてスライトエッチを行った。その後、真空蒸着装置でTi0.1μmとAu0.4μmを蒸着した。その後、アセトンに浸けリフトオフすることにより、図4に示すような半導体磁気抵抗素子を完成した。この際、絶縁層上部の短絡電極幅は10μmで、隣の短絡電極との間隔は5μmであった。
【0062】
この半導体磁気抵抗素子は、抵抗値が1200Ω、0.5T(5000Gauss)における磁気抵抗変化率が240%、素子サイズは0.53mm×0.84mmであった。
【0063】
[比較例1]
実施例1と同様の方法でGaAs基板上にInSb層を成長し、キャリア密度は7.0×1016cm−3、電子移動度は44000cm2/Vsの特性のものを得た。その後、この基板を用いて、半導体磁気抵抗素子の作製を行った。
【0064】
まず、InSb表面に東京応化製のフォトレジスト(OFPR−800)を塗り、3200rpm、20secの条件でスピンコートした。この塗布条件でのフォトレジストの厚さは2.5μmであった。95℃で30minプレベークした後、露光・現像を行いフォトレジストにより半導体動作層のパターニングを行った。
【0065】
半導体動作層のエッチングは、塩酸と過酸化水素の混合液を用いて行い、半導体動作層であるInSb層を短冊状に幅70μmに加工した。アセトンで表面のフォトレジストを除去し、RIE装置を用いてO2プラズマによりレジスト残を除去した後、電極の作製工程を行った。
【0066】
次に、先程と同様の工程でスピンコートとプリベークと露光・現像を行い、入出力電極と短絡電極をパターン化した。半導体動作層上部の短絡電極幅は10μmで、隣の短絡電極との間隔は14μmであった。電極の蒸着前にInSb層上の酸化膜を取り除くために、スライトエッチを行った。真空蒸着機で、Ti0.1μmとAu0.4μmの厚さで形成し、アセトンに浸けリフトオフすることにより、図2に示すような半導体磁気抵抗素子を完成した。
【0067】
この半導体磁気抵抗素子は、抵抗値が1200Ωであり、0.5T(5000Gauss)における磁気抵抗変化率が240%、素子サイズは0.84mm×0.84mmであった。
【0068】
実施例1と比較例1との比較により、本発明において短絡電極をT字型にして短絡電極部の低抵抗化を図ることにより、同じ磁気抵抗変化率を保持しながら、かつ素子サイズは約40%小さくすることができた。
【0069】
[比較例2]
実施例1と同様の方法でGaAs基板上にInSb層を成長し、キャリア密度は7.0×1016cm−3、電子移動度は44000cm2/Vsの特性のものを得た。その後、この基板を用いて、半導体磁気抵抗素子の作製を行った。
【0070】
まず、InSb表面に東京応化製のフォトレジスト(OFPR−800)を塗り、3200rpm、20secの条件でスピンコートした。この塗布条件でのフォトレジストの厚さは2.5μmであった。95℃で30minプレベークした後、露光・現像を行いフォトレジストにより半導体動作層のパターニングを行った。
【0071】
半導体動作層のエッチングは、塩酸と過酸化水素の混合液を用いて行い、半導体動作層であるInSb層を短冊状に幅70μmに加工した。アセトンで表面のフォトレジストを除去し、RIE装置を用いてO2プラズマによりレジスト残を除去した後、電極の作製工程を行った。
【0072】
次に、先程と同様の工程でスピンコートとプリベークと露光・現像を行い、入出力電極と短絡電極をパターン化した。半導体動作層上部の短絡電極幅は1μmで、隣の短絡電極との間隔は14μmであった。
【0073】
電極蒸着前にInSb層上の酸化膜を取り除くために、スライトエッチを行った。真空蒸着機で、Ti0.1μmとAu0.4μmの厚さで形成し、アセトンに浸けリフトオフすることにより、図2に示すような半導体磁気抵抗素子を完成した。
【0074】
この半導体磁気抵抗素子は、抵抗値が1200Ωであり、0.5T(5000Gauss)における磁気抵抗変化率が50%、素子サイズは0.53mm×0.84mmであった。
【0075】
実施例1と比較例2との比較により、従来の作製方法で短絡電極幅を1μmにすると、本発明において短絡電極幅を1μmにした場合に比べ、磁気抵抗変化率が約70%も減少し、十分に高い磁気抵抗変化率が得られないことが分かる。
【0076】
[実施例2]
実施例1のSnセル温度を上げてGaAs基板上にInSb層を成長し、キャリア密度は5.0×1017cm−3、電子移動度は25000cm2/Vsの特性のものを得た。短絡電極幅が1、3、6、9、12μmである半導体磁気抵抗素子を、短絡電極幅以外は実施例1と同様の作製プロセスを経て作製した。磁場強度2000Gaussにおいて、半導体磁気抵抗素子の磁気抵抗変化率を測定した。
【0077】
その結果を図7に示す。本発明における半導体磁気抵抗素子の磁気抵抗変化率は、短絡電極幅が3μm以下になってもほとんど減少せず、磁気抵抗変化率の短絡電極幅依存性は5%以内であった。
【0078】
[比較例3]
比較例1のSnセル温度を上げてGaAs基板上にInSb層を成長し、キャリア密度は5.0×1017cm−3、電子移動度は25000cm2/Vsの特性のものを得た。短絡電極幅が1、3、6、9、12μmである半導体磁気抵抗素子を、短絡電極幅以外は比較例1と同様の作製プロセスを経て作製した。磁場強度2000Gaussにおいて、半導体磁気抵抗素子の磁気抵抗変化率を測定した。
【0079】
その結果を図8に示す。従来の半導体気抵抗素子において、短絡電極幅を6μmから3μmにすると、磁気抵抗変化率が15.58%から13.84%と11%以上も減少した。さらに短絡電極幅を1μmにすると3.32%となり、短絡電極幅を6μmの時に比べて磁気抵抗変化率が80%近く減少した。
【0080】
実施例2と比較例3との比較により、本発明において短絡電極の断面形状をT字型にして短絡電極部の低抵抗化を図ることにより、十分なリセット効果が得られ、短絡電極幅を3μm以下にしても磁気抵抗変化率が保持できる半導体磁気抵抗素子が得られた。
【0081】
【発明の効果】
以上説明したように本発明によれば、基板上に半導体動作層を設け、半導体動作層上に1組の入出力電極と複数の短絡電極を設けてなる半導体磁気抵抗素子において、短絡電極の半導体動作層に接する部位が逆凸形状を有するので、短絡電極幅を小さくすることで、素子を小型化しても高い磁気抵抗変化率を保持した磁気抵抗素子を提供することができる。
【図面の簡単な説明】
【図1】半導体磁気抵抗素子の原理について説明するための上面図である。
【図2】図1のA−A線断面図である。
【図3】半導体動作層のキャリアが短絡電極に作用する様子を表した模式図で、(a)は短絡電極と半導体動作層の拡大図、(b)は簡易的な等価回路を示す図である。
【図4】本発明の半導体磁気抵抗素子の一実施例を説明するための断面図である。
【図5】本発明における半導体磁気抵抗素子の製造方法の一実施例を説明するための工程図である。
【図6】本発明の半導体磁気抵抗素子の他の実施例を示す断面図である。
【図7】本発明における磁気抵抗素子の磁気抵抗変化率の短絡電極幅依存性を示す図である。
【図8】従来の磁気抵抗素子の磁気抵抗変化率の短絡電極幅依存性を示す図である。
【符号の説明】
1,11 基板
2,12 半導体動作層
3,13 入出力電極
4,14 短絡電極
5,15 絶縁層
16 緩衝層
17 レジスト
Claims (14)
- 基板上に半導体動作層を設け、該半導体動作層上に1組の入出力電極と複数の短絡電極を設けてなる半導体磁気抵抗素子において、前記短絡電極の断面形状が、前記半導体動作層に接する部位が逆凸形状を有することを特徴とする半導体磁気抵抗素子。
- 前記半導体動作層上に形成された前記短絡電極の幅が、3μm以下であることを特徴とする請求項1に記載の半導体磁気抵抗素子。
- 前記基板は、Si又はGaAsからなることを特徴とする請求項1又は2に記載の半導体磁気抵抗素子。
- 前記半導体動作層の組成が、InAsySb1−y(0≦y≦1)であることを特徴とする請求項1,2又は3に記載の半導体磁気抵抗素子。
- 前記半導体動作層にIV族元素又はVI族元素がドーピングされていることを特徴とする請求項1乃至4いずれかに記載の半導体磁気抵抗素子。
- 前記短絡電極の断面形状がT字型であることを特徴とする請求項1乃至5いずれかに記載の半導体磁気抵抗素子。
- 前記基板と前記半導体動作層との間に緩衝層を設けたことを特徴とする請求項1乃至6いずれかに記載の半導体磁気抵抗素子。
- 基板上に半導体動作層を設け、該半導体動作層上に1組の入出力電極と複数の短絡電極を設けてなる半導体磁気抵抗素子の製造方法において、前記半導体動作層上で、前記入出力電極間に絶縁層を形成する第1の工程と、該第1の工程により形成された絶縁層を前記短絡電極の逆凸状部分の幅にエッチングする第2の工程と、該第2の工程によりエッチングされた部分に、前記短絡電極の逆凸状部分を形成する第3の工程とを備えたことを特徴とする半導体磁気抵抗素子の製造方法。
- 前記半導体動作層上に、前記短絡電極の幅を3μm以下に形成したことを特徴とする請求項8記載の半導体磁気抵抗素子の製造方法。
- 前記基板をSi又はGaAsで形成したことを特徴とする請求項8又は9に記載の半導体磁気抵抗素子の製造方法。
- 前記半導体動作層の組成を、InAsySb1−y(0≦y≦1)としたことを特徴とする請求項8,9又は10に記載の半導体磁気抵抗素子の製造方法。
- 前記半導体動作層にIV族元素又はVI族元素をドーピングしたことを特徴とする請求項8乃至11いずれかに記載の半導体磁気抵抗素子の製造方法。
- 前記短絡電極の断面形状をT字型に形成したことを特徴とする請求項8乃至12いずれかに記載の半導体磁気抵抗素子の製造方法。
- 前記基板と前記半導体動作層との間に緩衝層を形成したことを特徴とする請求項8乃至13いずれかに記載の半導体磁気抵抗素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002173335A JP2004022678A (ja) | 2002-06-13 | 2002-06-13 | 半導体磁気抵抗素子及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002173335A JP2004022678A (ja) | 2002-06-13 | 2002-06-13 | 半導体磁気抵抗素子及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004022678A true JP2004022678A (ja) | 2004-01-22 |
Family
ID=31172638
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002173335A Withdrawn JP2004022678A (ja) | 2002-06-13 | 2002-06-13 | 半導体磁気抵抗素子及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004022678A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009059892A (ja) * | 2007-08-31 | 2009-03-19 | Asahi Kasei Electronics Co Ltd | 半導体磁気抵抗素子およびその設計方法 |
JP2010093213A (ja) * | 2008-10-10 | 2010-04-22 | Asahi Kasei Electronics Co Ltd | 半導体素子 |
JP2013030550A (ja) * | 2011-07-27 | 2013-02-07 | Asahi Kasei Electronics Co Ltd | 磁気抵抗素子及びその製造方法 |
-
2002
- 2002-06-13 JP JP2002173335A patent/JP2004022678A/ja not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009059892A (ja) * | 2007-08-31 | 2009-03-19 | Asahi Kasei Electronics Co Ltd | 半導体磁気抵抗素子およびその設計方法 |
JP2010093213A (ja) * | 2008-10-10 | 2010-04-22 | Asahi Kasei Electronics Co Ltd | 半導体素子 |
JP2013030550A (ja) * | 2011-07-27 | 2013-02-07 | Asahi Kasei Electronics Co Ltd | 磁気抵抗素子及びその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20160197161A1 (en) | Semiconductor device including a gate electrode on a protruding group iii-v material layer and method of manufacturing the semiconductor device | |
US20060022672A1 (en) | Planar extraordinary magnetoresistance sensor | |
JPH0570309B2 (ja) | ||
US6528370B2 (en) | Semiconductor device and method of manufacturing the same | |
JP2004022678A (ja) | 半導体磁気抵抗素子及びその製造方法 | |
EP0678925A1 (en) | Magnetic field sensor | |
JP2000138403A (ja) | 薄膜磁気センサ― | |
JP6301608B2 (ja) | 磁気センサ及び磁気センサの製造方法 | |
JP3458687B2 (ja) | InSb系結晶膜の形成方法、およびInSb系半導体素子およびその製造方法 | |
JP3006274B2 (ja) | GaAsホール素子及びその製造方法 | |
JPH11186631A (ja) | ホ−ル素子、半導体装置及び回転機構を有する電子装置 | |
JP5314261B2 (ja) | 半導体磁気抵抗素子およびその設計方法 | |
JP2817718B2 (ja) | トンネルトランジスタおよびその製造方法 | |
JP3567500B2 (ja) | ホール素子 | |
JP2597105Y2 (ja) | ホール素子 | |
JP3456254B2 (ja) | ホール素子用エピタキシャルウェーハ及びその製造方法 | |
JP2001007324A (ja) | トンネルトランジスタおよびその製造方法 | |
JP3287054B2 (ja) | 磁電変換素子 | |
JP3395277B2 (ja) | 磁電変換素子 | |
JP3223613B2 (ja) | 磁電変換素子及びその製造方法 | |
JP3399053B2 (ja) | ヘテロ接合ホール素子 | |
JPH08116107A (ja) | 磁気検出半導体装置及び半導体集積回路装置 | |
JP2817726B2 (ja) | トンネルトランジスタ及びその製造方法 | |
US5497029A (en) | Tin-indium antimonide infrared detector | |
EP0668618A2 (en) | Resonant tunneling devices |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050906 |