KR930000793B1 - 개선된 위치센서 - Google Patents

Abstract

내용 없음.

Description

개선된 위치센서

제1도는 저장이 걸리지 않을때의 전류흐름을 나타내는 자기저항기의 도식도.

제1b도는 자기저항기의 표면에 수직으로 자장이 걸렸을대 제1a도에서의 전류흐름이 자기저항기의 주표면에서 어떻게 재배열 되는가를 나타내는 자기저항기의 도식도.

제2도는 전기적으로 평행한 2개의 집적감지영역을 갖는 자기저항기를 나타내는 도면.

제3도는 온도 및 자장강도의 변화에 따른 보다 큰 배드갭을 갖는 단일소자의 반도체 자기저항기의 변화를 나타내는 3차원 혹은 형상플롯.

제4도는 제3도에 나타난 것보다 넓은 온도범위에 걸친 분율자기저항 값의 2차원적 플롯.

제5도는 제3도에 나타난 것보다 넓은 온도범위에서 자장이 걸리지 않았을 때 저항변화를 나타내는 2차원적 플롯.

제6도는 단일 자기저항기에 집적된 직렬-연결된 복수의 감지영역을 제공하기 위한 패턴의 반도체필름을 나타내는 정면도.

제7a도는 제6도 패턴의 상부에 중첩되는 금속화패턴을 나타내는 정면도.

제7b도는 복수의 감지영역을 묘사하기 위하여 제6도의 반도체패턴상에 중합된 제7a도의 금속화패턴을 나타내는 정면도.

제8도는 제7a도에 나타난 바와 같은 다중 감지영역 자기저항기의 전기저항변화를 나타내는 3차원 혹은 형상플롯.

제9도와 제10도는 전자들이 자기저항기의 감지영역면상의 특정층 하부의 축적층에 어떻게 갇혀지게되는지를 나타내는 전자에너지대 길이의 2차원플롯.

제11a도,11b 및 11c도는 각 감지영역내에 축적층을 전기적으로 유도하기 위한 복수의 감지영역위에 각 게이트전극을 가지는 자기저항기를 나타내는 개략도 (제11b 및 11c도에서 게이트전극은 서로 다른 두가지기술에 의해 전기적으로 바이어스됨)

제12도는 감지영역뿐만아니라 감지영역의 가장자리에 전기적접촉을 하는 도체로서의 축적층을 가지는 자기저항기를 나타내는 개략도.

제13도는 플럭스 가이드리턴패스를 사용한 종래의 위치센서류의 전형적인 자기회로도.

제14도는 본 발명의 바람직한 실시예에 따른 위치센서의 자기회로도.

제15도는 제14도에 도시된 자기회로의 정지감지부를 나타내는 상세도.

제16a도는 및 제16b도는 엑사이터에 대하여 영구자석의 두개의 다른위치를 나타내는 제14도의 자기회로도.

제17도 및 제18도는 본 발명을 설명하기 위하여 공칭거리 대 폭의 비율에 따르는 최대자기감도 및 자기감도값의 변화를 각각 플로트화한 그래프이다.

* 도면의 주요부분에 대한 부호의 설명

12 : 엑사이터부(exciter portion) 12a : 티스(teeth)

12b : 갭(gap) 16 : 감지소자(sensing elemint)

20 : 위치센서(position sensor) 22 : 영구자석(permanent magnet)

24 : 자성층(magnetic layer)

본 발명은 미국특허 제4,612,502호등에 게시된 위치센서, 보다 상세하기는 자속감지소자를 관통하는 자속의 변화를 감지하기 위한 향상된 자기저항센서를 포함하는 향상된 자장감지시스템에 관한 것이다.

본 발명은 미국특허출원 제229,396호, 제289,634호 및 제 289,646호에 기초하여 본 특허출원과 동일자로 출원된 발명과 관련되는 것이다. 특히, 본 발명은 상기 미국특허출원 제229,396호(명칭 : 위치센서, 발명자 : Thaddeus Schroeder and Bruno P＞B Lequesne)에 게시된 향상된 자장감지시스켐을 더욱 향상시킨 것이다. 위치, 속도 또는 가속도를 정확하고 용이하게 감지하기 위한 수단이 특히, 자동차분야에서 요구되고 있다. 엔터-록 제동장치, 견인제어장치, 동력조절장치, 4-륜 조향장치 및 트로틀 제어장치 등이 상기 감지장치를 사용할 수 있는 예들이다. 상기 응용분야는 정확하고 정밀한 것을 요구할 뿐만 아니라 가혹한 환경을 내포하고 있다.

또한, 상기 장치의 비용도 중요한 인자가 된다. 상기 응용분야에 대하여, 요망되는 것은 강하고, 신뢰도가 높고, 소형이며, 비용이 저렴할 뿐만 아니라 저속 (O(zero)도 포함)을 감지할 수 있고, 자동차에 사용된 다른 제어장치로부터의 전자기장간섭에 대하여 비교적 견딜수 있는 위치센서(속도 및 가속이 위치신호로부터 유될 수 있음)를 포함하는 것이다.

위치센서의 형태로는 반도체 자기저항센서가 널리 알려져 있다. 상기 센서는 2개의 기본부분을 포함하는 자기회로를 포함한다. 전형적으로 정지부라고하는 상기 부분중의 하나는 표면을 관통하는 자속밀도에 민감한 반도체 감지소자를 포함하고 기준자속을 형성하는 연구자석을 추가로 포함한다.

엑사이터(exciter)라고 하는 두개의 부분중의 다른하나는 자기회로의 자기저항 (reluctance)를 변화시키고 그리고 감지소자를 통한 자속을 티스(teeth)의 위치에 상응하는 형태로 변화시키기 위한 정지소자에 관련하여 이동되는 일련의 티스를 갖는 고 투자율의 소자를 포함한다. 상기 센서는 자속밀도변화율보다는 오히려 자속밀도에 더 민감하므로 저속한계를 갖지 않는다.

또한, 이것은 센서 E.M.I.에 덜 민감하게 해준다. 게다가, 센서의 감응은 감지소자의 표면상의 자속밀도의 분포와 관련하여 예측될 수 있다. 전형적으로, 정지부는, 전기적 출력신호가 유도될 수 있도록, 반도체소자를 관통하는 자속밀도에 따라 저항값이 제어가능한 형태로 변화되는 반도체소자를 구비한 자기저항소자를 포함한다,

게다가, 상기 자기저항기가 높은 전자이동도를 갖는 반도체 예를 들면, 안티 몬화-인듐(InSb) 또는 비소화-이듐(InAs)와 같은 화합물반도체 (Compound semi-conductor)의 고전자이동도 반도체로 제조되는 경우, 큰 전기적 출력신호가 얻어질수 있다. 출력신호가 충분히 큰 경우에는 추가증폭을 거의 또는 전혀 요구하지 않는 출력신호를 제공할 수 있는 가능성이 있으며, 이는 주목할 만한 이점의 한 요인이 된다.

요망되는 것은 큰 전기적 출력신호가 효율적으로 생성될 수 있도록 고감도를 갖고, 그리고 신뢰성이 있고 저렴하게 만들어질 수 있도록 용이하게 제조되는 위치센서를 포함하는 것이다.

엑사이터 위치의 소정변화에 대한 감지소자의 자속변화도는 센서의 감도를 결정함에 있어서 중요한 인자가 된다. 따라서 엑사이터위치의 소정변화에 상응하여 센서를 통한 자속밀도의변화를 최대화하기 위하여 다양한결계가 지금까지 시도되어 왔다. 전형적으로, 이러한 시도들은 자기회로의 정지부에 포함된 연구자석용 자속가이드를 포함하여 상기 자속의 자장에 대한 리턴패스(return path)를 제공하는 방식으로 행하여져 왔다. 게다가, 때때로 동크기(commensurate size)의 자장집속기가 자기저항소자를 통한 자속을 집속하기 위하여 자기저항소자에 인접하여 제공된다. 그러나, 예를 들면, 상기 기술은 전형적으로 3mm 티스피치 및 1mm의 갭을 갖는 전형적인 엑사이터에 대하여 5%보다 높지않은 자기회로감도를 갖게되며 여기서 감도는 감지된 최대와 최소자속밀도사이의 차이를 감지된 평균자속밀도(감지된 최대와 최소자속밀도의 함을 2로 나눈값)로 나눈값을 의미한다.

상기 미국특허출원 제289,634호 및 제289,646호에는 새로운 자기저항기 박막소자의 제조방법 및 그 특성이 기술되어 있다.

상기 미국특허출원 제289,634호는 좁은 갭을 갖는 반도체인 비소화-인듐 (In As)의 박막을 반절연성 인화-인듐(InP)기판상에 성장시키는 공정을 상세히 기재하고 있으며 이 장치가 자장에 대한 전기저항의 보다 큰 감도를 갖는다는 것을 나타내고 있다.

상기 미국특허출원 제289,646호에는 고밀도, 고이동도전자의 얇은 표면층(축적층(accumulation layer) 또는 반전층(inversion layer)으로 알려져 있음)의 존재에 근거하여 장치의 감도를 향상시키는 다양한 방법이 개략적으로 설명되어 있다.

상기 전자축적층 또는 강한 반전층은 다양한 반도체 박막물질에서 유도될 수 있다. 여기서 기술되는 장치는 현저한 추가개발없이 아주 다양한 자장감지응용분야에 사용될 수 있는 반면에, 보다 가혹한 작동조건(자동차에 존재하는 조건등)에서 위치센서로서 상기 자기저항기의 응용은 자기저항기를 적절한 감지장치와 접속시키는 것을 요구한다.

본 발명자들은 상기 미국특허출원 제229,396호에 게시된 자기회로의 형태는 자장을 집속하는데 보다 효과적이어서, 저감도자기저항기가 몇몇 응요분야에서 유용하게 되도록 충분히 잘 작동될 수 있다는 것을 인식하였다. 게다가, 본 발명자들은 몇몇 저감도 자기저항기물질은 높은 온도에서 자기적으로 민감하다는 것을 인식하였다.

또한, 본 발명자들은 상기 미국특허출원 제289,634호 및 미국특허출원 제 289,646호의 향상된 자기저항기개념은 저자기감도물질에 대한 향상을 제공한다는 것을 인식하였다. 따라서, 본 발명자들은 상기 개념들을 조합하므로서 현저한 이점을 제공할 수 있다는 것을 인식하였다.

본 특허출원은 특히 개념들의 조합에 관하여 기술하고 청구하는 것이다. 상기 미국특허출원 제289,634호 및 제 289,646호에 제시된 향상된 자기저항기가 특히 상기 감지장치에서의 사용에 바람직한 몇가지 이유가 있다. 상기 이유에 대하여 중요도 순서에 무관하게 이하에서 기술된다.

첫째, 상기 센서의 극소형화는 공간한계에 무관하게, 어떠한 감지위치에서도 그들의 사용을 이상적으로 해준다.

둘째, 자장에 대한 상기 센서의 향상된 감도는 설계자에게 엑사이터 휠에 대하여 센서를 배치하는데 많은 자율성을 부여하게 된다. 이것은 엑사이터와 센서사이의 공기갭이 전기적 신호의 크기에 있어서 어떠한 감소도 없이 보다 덜 민감한 장치의 공기갭보다 크게 될 수 있다는 것을 의미한다.

이러한 것은 진동 및 열적팽창문제가 엑사이터휠에 대한 센서를 배치하는데 많은 자율성을 부여하게 된다. 이것은 엑사이터와 센서사이의 공기갭이 전기적 신호의 크기에 있어서 어떠한 감소도 없이 보다 덜 민감한 장치의 공기갭보다 크게 될 수 있다는 것을 의미한다.

이러한 것은 진동 및 열적팽창문제가 엑사이터췰에 대한 센서의 근접성정도를 한정하는 응용분야에 있어서 중요하게 된다는 것을 알 수 있다. 또한, 향상된 자기정항기의 감도의 현저한 온도안정성을 온도범위가 -50℃+200인 자동차 앤티-록 제동장치같은 극한 온도환경에 상기 향상된 자기 저항기가 응용되도록 허용할 것이다. 다른 응용분야에 있어서는 +300℃정도의 고온에서의 작동을 요구하는 경우도 있다.

본 발명자들은 상기 미국특허출원 제289,634호 및 미국특허출원 제289,646호에 밝혀진 개변에 의해서 제공된 자기저항기 감도의 증가가 조합하여 폭넓은 그룹의 반도체물질을 자장감지에 사용될 수 있게 한다는 것을 믿고있다.

종래에는 부적합한 것으로 알려져 있던 물질도 이제는 사용될 수 있으며 매우 높은 온도에서 만족할만한 성능을 제공하게 될 것이다. 이로 인하여 상기 감지가 행하여지는 응용범위를 확장시킬 수 있고 다른 이점도 제공하게 된다.

따라서, 본 발명들은 본 출원에서 제시된 조합은 선형 또는 회전형 위치측정시스켐의 부품과 같은 자동차응용에 매우 매력적인 것이라고 여기고 있다. 상기 센서의 자장에 대한 감도와 높은 열안정성은 특히 이롭게 작용된다.

본 발명에 따를 위치센서는 특허청구범위 제1하에 청구된 특징을 갖는다.

본 발명은 위치센서에 있어서 신규한 자기회로에 관한 것이다.

본 발명은 특히 상기회로를 향상시킨 신규한 형태의 자기저항소자에 그 특징이 있다.

상기 조합은 그 구성이 단순하고 평면적이어서 배치공정에 이용할 수 있음으로서 제조비용을 절감할 수 있다는데 그 특징이 있다. 게다가, 상기 조합은 높은 온도에서 종래의 구조보다 현저히 높은 감도 및/또는 감지능을 얻을 수 있다.

특히, 신규한 자기회로는 그 폭이 자기감지소자의 폭보다 수배 더 크고, 이롭게는, 적어도 엑사이터티스피치의 약 1.5배되는 영구자석을 구비한 정지부 (sat ionary part)를 포함한다.

감지소자는 감지영역표면상의축적층을 갖는 자기저항기이다. 게다가, 감도의 추가증가를 위한 바람직한 실시에에 있어서, 티스가 통과하는 자석의 표면에는 고투자유의 얇은 자성물질층이 제공된다. 이롭게는, 자기감지소자는 상기 자성층상의 중앙에 위치되고 상기 미국특허출원 제289,634호 또는 제289,646호에 제시된 바와 같다. 게다가, 바람직하게는 저감지소자의 폭은 최대감도를 위하여 좁은것이 바람직하지만 그러나 감지되는 자속으로부터 야기되는 특성의 변화를 감지하는데 사용되는 전기회로와 양호한 임피던스(impedance)매칭을 시키기 위하여 적절한 저항값을 갖도록 충분히 넓은 것이 바람직하다. 바람직하게는, 적절한 강도의 자석을 사용하므로서 어떠한 자속가이드 (fluxguide) 또는 자장집속기도 필요없게 된다.

본 자기회로의 특징은 엑사이터의 관통티스는 근본적으로, 감지소자에 의해서 쉽게 감지될 수 있는 날카로운 국부의 자속밀도변화를 형성하기 위하여, 자석의 폭을 따라 자속밀도의 공간분포만을 단지 변화시키는 반면에 얇은 강자성층을 관통하는 총자속밀도는 근본적으로 일정한 값을 갖는다는 것이다.

종래의 자기회로와 대비해보면 종래의 자기회로에서는, 엑사이터의 관통티스가 회로자기저항(circuit reluctance)을 변화시키고 결과적으로 회로내의 총자속을 변화시키게 된다.

이하 본 발명을 도면에 의해 상세히 설명한다. 상기한 바와같이, 자기저항기를 제조하히 위한 새로운 시도가 상기 미국특허출원 제289,634호 및 제289,634호에 기술되어 있다.

축적층이 반도체물질의 극히 얇은 박막의 표면에 유도되면, 자기감도에 관련된 축적층의 특성은 필름의 나머지 부분의 특성에 대해 지배적일 수 있다는 것이 알려져 있다.

상기 축적층은 고밴드갭 반도체물지을 자기센서에 적절하게 사용가능하도록 할 수 있다. 상기 고밴드갭 반도체물질은 아티몬화-인듐(InSb)과 같은 저밴드갭 반도체물질보다 높은 작동온도에서 사용될 수 있다.

그러나, 상기 고밴드갭 반도체물질은 충분히 높은 온도에서 사용하도록 허용할 정도의 충분한 아티몬화-인듐의 감도를 향상시킬 수도 있다.

본 특허출원에서 축적층이란 용어가 사용되는다. 이는 달리 표시된 석이 없으면, 반전층을 포함하는 것을 의미한다. 축적층은 특히 고밴드갭 반도체물지로 제조된 자기저항기의 사용에 촛점이 맞추어져 있다. 그러나, 다른 반도체물질로 제조된 자기저항기에서도 유익하게 될 것이라는 것이 기대된다.

전형적인 자기저항기 소자는 전류가 통과되는 전형적으로 직사각형인 반도체평판(slab)으로 구성된다.

상기 자기저항기는 S.Kataoka가 ″자기저항장치 및 응용의 최근개발″ (Ci rculars of Electrotechnical Laboratory No. 182, Ahency of Industrial Science and technology, Tokyo(December 1974)이라는 책자에 제시하고 있다.

자장이 없으면, 전류선은 하나의 주입전국에서 또다른 전극으로 평행하게 흐른다. (제1a도 참도)

이 흐름은 제1a도의 상, 하부가장자리를 따라 형성된 전극들사이를 흐른다. (이 예에서는 직사각형) 구조는 상기평판(slav)에 수직으로 걸린 자장이 전류선 궤적을 증가시키도록 선택된다.(제1b도 참조).

이에 따라 직사각형의 평면에 수직인 자자은 전류선을 길게 현장한다. 보다 길게 연장된 길이는 그 결과의 측방전위차이가 도시된 바와 같이 상, 하부가장자리전극에 의해 전기적으로 단락되는 한 전기저항을 보다 높게 한다. 이 효과를 위한 가장 좋은 구성은 전류주입전극을 직사각형의 가장 긴쪽을 딸라 존재시키는 것이며, 긴쪽의 칫수(폭)과 가장짧은 칫수(길이)의 비는 가능한한 크게 하는 것이 좋다.

본 발명에서는, 직사각형 감지영역의 짧은 가장자리의 길이는 직사각형 감지영역의 긴가장자리길이의 30-50%로 하는 것이 바람직하다.

따라서, 이러한 최적의 장치구성은 매우 낮은 저항을 유도한다. kataoka는 이러한 장치의 자장감도는 상기장치가 가급적 큰 캐리어이동도를 가지는 반도체로 제조될때 가장 좋다고 하였다. 이같은 장치의 저항은 반도체물질이 큰 도너농도 (donor concen tration)을 함유하여 큰 캐리어밀도를 부여할때보다 적은 온도의 존성을 나타낸다. 이들2가지 제약조건은 높은 전기전도도를 가지는 반도체가 실제 응용에 가장 적합하다는 것을 의미한다.

앞에서 기술한 기하학적 제약과 결부시켜볼때 최종 자기저항소자는 낮은 저항을 가질것이라고 추론할 수 있어 실질석인 결함을 가진다. 일정전합하에서 이 장치가 소모하는 전력은 저항에 역비례한다.

센서검색기간동안 큰 전압출력을 유지하면서(센서자체가 파괴되지 않는다 할지라도 센서의 동작온도범위를 제한할 수 있는 저항성발열(ohmicheating)을 제한하기 위하여는 자기서항성 소자가 약 1kw의 저항값을 가지는 것이 바람직하다. 발명자들은 이것이 전형적으로 약 300W-3KW의 저항값과 동등한 것으로 생각한다.

그러한 저항값을 성취할 수 있는 많은 방법들이 제안되어 왔다. 예를들면, kata oka가 지적한 바와같이, 직렬로 수많은 최소단위장치를 하나에 넣을 수 있다.

단일소자의 집적부분인 복수의 감지영역을 제조하는 것이 제2도에 나타나있다. 단지 2개의 감지영역들(즉, 장치들)이 나타나 있는데, 하나에 수십 또는 부백개의 집적감지영역들(integral sensing areas)(즉, 장치들)을 포함하는 소자를 제조할 수 있다.

만약, 그러한 하나의 최소단위장치의 금속반도체(자장에 독립적인)계면접촉저항이 이 최소단위장치의 반도체저항에 비하여 크명 자장에 대한 감도가 낮아지게 될 것이다.

따라서 이러한 감도열화를 피하기 위하여 매우 낮은 금속반도체계면접촉 저항을 가지는 금속이 도포되어야 한다. 대부분의 경우, 감지영역과 그의 전극들사이의 계면접촉 저항은 이들 전극들사이의 감지영역의 저항보다 10-100배 낮은 것이 바람직스러운 것이다. 낮은 자기저항기장치저항값의 문제를 줄이는 또다른 선택은 가능한한 얇은 활성층을 사용하는 것으로서 벌크잉고트(bulk ingot)로부터 절단된 InSb웨이퍼를 10 μm만큼 얇은 두께로 함으로써 이루어진다. 상기 췌이퍼를 얇게 하는 공정은 매우 어려운 겅정이다. 전자 이동도가 저하되면 이 물질로 제조된 장치의 자장에 대한 감도는 저하될 것이다.

또다른 접근으로서 절연기판상에 InSb막을 도포하는 방법이 있다. 한편, 후자의 경우에서, 최종막의 전자이동도는 벌크 InSb의 분유로 감소한다. 이 감소는 막의 결함때문에 발생한다.

20000㎠V^-1sec^-1전형적인 이동도를 갖는 이들 막은 벌크 InSb로 제작된 장치에 비하여 자장에 대해 감도가 크게 줄어든 장치를 만든다. 막으로 제조된 종래의 자기저항기에 대한 통상의 장치구조가 개략적으로 제2도에 도시되어 있다. 지금가지 종래 연구의 대부분이 InSb에 관심이 집중되어 있었음을 표 I에 따른 데이터로부터 알 수 있다.

[표 1]

자기저항효과는 작은 자장에 대하여는 전자이동도의 제곱에 비례하기 때문에, InSb는 매우 바람직한 것이다.

그러나, 일반적으로 화합물반도체(compound semi-conductor)를 성장시키기가 어려우며 또한 화합물 반도체가 성장될 수 있는 적합하고 절연기판이 없다는 사실로 인하여 본 발명자들은 Bi막 성장을 시도하게 되었다. 이같은 연구는 Partin등이 Physical Reviews B, 38,3818-3828(1988)에서 그리고 Heremans 등이 Physical Reviews B, 38, 10280-10284(1988)에서 이미 보고한 바 있다. 발명자들은 300 。K에서 25,000㎠V^-1sec^-1(300。K에서 Bi_1-XSbx에 대해서는 27,000㎠V^-1sec^-1)정도의 높은 이동도를 가지는 1차 에피텍셜 Bi 박막을 성장시키는데 성공하였으나, 이들 막으로 제조된 자기저항기는 매우 낮은 감도를 가지고 있었다.

본 발명자들이 방금 완성한 모델링 연구에서는 Bi의 에너지밴드구조가 최소값의 퇴보한(degenerate) 전도대를 다수개 갖는다는 사실을 나타내고 있다. 표1에 나타난 다른 고-이동물질은 최소갑의 비퇴보작인(non-degenerate) 전대대를 한개 갖는다. 그후 본 발명자들은 금속유기화학증착(metal organic chemical vapor deposition, MOCVD) 성장기술을 이용하여(반-절연 GaAs 기판상에 ) InSb 박막성장을 시작하였다. 수개월의 노력결과 본 발명자들은 단지 전자이동도가 5000㎠V^-1sec^-1인 막을 제조할 수 있었다.

그후 본 발명자들은 반-절연 GaAs 그리고 반-절연 InP 기판상에서 비소화인듐(Indium Arsenide,InAs)성장을 시도하였다. 여기서 ″반-절연, semi-indulsting″이란 실질적으로 절연체로서 생각될 수 있는 높은 저항성을 갖는 기판을 의미한다. 후자의 기판은 기판에 Fe를 도우핑함으로써 반절연체로 만들어졌다. 본 발명자들은 InAs와 격자부정합이 적은(표1 참조) GaAs 기판에 부가하여 시도되었다.

얼마후, 본 발명자들은 InP 기판상에서 실온 이동도가 13,000 ㎠V^-1sec^-1이며 GaAs 기판상에서 이동도가 보다 낮은 InAs 막을 제조할 수 있었다. 보다 나은 InAs 막은 다음 공정에 따라 제조되었다. Emcore Corp U.S.A 에서 제조된 MOCVD 반응기가 사용되었다. InP 기판은 적당량의 비소가 첨가된(80 SCCM, standard cubic centi metres per minute) 고순도(파라듐이 확산된) 수소의 5333 Pa(40 Torr) 기압에서 성장온도까지 가열되었다. 이는 약 0.02몰분율의 비소를 제조하였다. 그 비소는 보다 휘발성인 인의 손실로 야기되는 InP 표면의 열분해를 지연시키기 위하여 사용되었다.

비소가 상기 공정중에 표면거칠기를 감소기키는 방법은 잘 알려져 있지 않다. 포스핀(phosphine)이 바람직하였겠지만, 반응기내에서의 시간에서는 이용할 수가 없었다. 600℃의 온도에 도달된 후에, 비소유량은 7SCCM으로 감소되었고, 에틸-디메틸인듐(EDMIn)이 40℃로 유지되는 EDMIn에 고순도 수소(100SCCM)을 버블링 (bubb ling)하므로써 성장챔버내로 주입되었다. 성장중의 보다 높거나 보다 낮은 비소흐름은 저이동도 및 나쁜 표면형태를 가져왔다. 2.5시간동안 InAs를 성장시킨 후, 성장챔버로 유입되는 EDMIn 유량을 차단하였으며, 시료를 비소가 많은 분위기(가열동안과 같이)내에서 실온까지 냉각시켰다.

최종 InAs 막의 두께는 2.3마이크로미터였다. 300。K에서 통상의 홀 효과를 측정하여 보면, 전자밀도가 1.4×10¹⁶㎝^-3이었고 그리고 전자이동도가 13,000㎠V^-1sec^-1이었다. 이들 값은 전자밀도 및 이동도가 막내에서 변화될 수 있기 때문에 유효평균값이다. 막의 의도적으로 도우프하지 않아 노력이 거의 들지 않으므로 아주 실망스러운 이동도를 갖는 자기저항기가 제조되었다. 직사각형 샘플은 성장된 것으로부터 쪼개졌고 In 금속은 샘플의 2개의 마주보는 가장자리를 따라 수동납땜되었으며 그리고 리드는 In 금속에 연결되었다.

제1a 및 1b도에 수지크기인 길이는 2mm이었고 제1a 및 1b도에서 수평크기의 폭은 5mm이엇다. 기대되는 바와같이, 장치의 저항값은 발명자들이 많은 소자를 직렬로 하지 않았기 때문에 낮은 값(약 50W)을 나태내었다. 그러나, 자기저항값 효과는 컸다. 이 효과에 대해서는 제3도에 나타나 있다. 게다가, 장치저항값 및 자기저항값은, 제3도에 나타난 바와같이, -50 ℃∼+100℃의 온도범위에서 매우 안정하였다. 두번째의 유사한 장치는 +230℃정도의 고온에서는 덜 철저하게 시험되었으며 제4도 및 제5도에 도시되어 있다.

제4도에서, 적용된 자장은 0.4 Tesla였다. 분육자기저항값이 B=0.4 Tesla 및 B=0 사이에서 온도함수로 나타났다. 접촉을 위해 사용되는 In 금속이 156℃의 용융점을 갖는다는 사실에도 불구하고 자기저항기는 매우 만족스럽게 동작하였으며 주어진 자장(0.4 Tesla)에 대한 저항값에 있어서 분율증가는 실온근처의 상응값에 비하여 0.5이하로 감소되었다. (제4도 참조) 0자장(R(0))에서의 장치저항은 동일 온도범위에 걸쳐 계수 5만큼 감소되었다. (제5도 참보)

또한, 발명자들은 이것이 InAs의 비교적 큰 에너지 갭을 고려한다하더라도 매우 양호한 것이라는 것을 발견하였다. 이들 필름으로부터의 이동데이타를 상세히 분석하면 2개의 다른 이동도가 존재하는 전류캐리어가 있다는 것을 알 수 있다. 돌이켜보면, 그 결과는 감지층의 표면에 있는 전자의 축적층과 관련되는 것처럼 여겨진다. Appl, Phys, Letters에서 상기 축적층이 공기/InAs 계면근처의 InAs층의 바로 내부에 존재한다고 한 위더(Wieder)의 보고내용을 본 발명자들은 이제 인식하게 되었다.

본 발명자들에게는 Wiedr의 보고내용에 몇가지 결점이 있는 것처럼 생각되나, 본 발명자들은 전자축적층이 존재한다는 기본결론은 올바른 것이라고 생각한다. 이들 전자들은 공기/InAs 계면에서 양전하로부터 공간적으로 분리되어 상기 양전하에 의해서 비교적 적게 산란되므로 정상적인 경우보다 높은 이동도를 갖게 된다.

또한, 이 전자들은 상기 축적층내에서 매우 높은 밀도로 존재하므로, 온도가 증가할때, 열적으로 형성된 캐리어의 밀도는 축적층내의 밀도에 대하여 비교적 적은 분율을 갖게 된다. 이러한 현상은 온도에 대한 저항값(자장이 0(zero)일때)을 안정화시키는데 도움을 주게된다. 따라서, 13,000㎠V^-1sec^-1의 비교적 낮게 측정된 전자이동도는 축적층내의 전자수와 막두께의 잔부내의전자수에 대한 평균값으로 나타난다.

따라서, 통상적으로, 누구나 양호한 자기저항기를 제조하기 위하여 InAs의 비교적 두꺼운 층을 성장시키기를 원하게 되는데, 그 이유는 격자부정합 기판상에서 성장될대 결정의 특성(Crystal quality)(및 이동도)이 두께의 증가에 따라 향상되기 때문이다. 그러나, 두께가 두꺼워지면질수록 전도도는 점점 더 커지게 되고 표면축적층의 이점 또는 존재는 점점 더 희박하게 된다.

따라서, 그들장치를 통상적으로 이해하는 본 발명자들은 평균 막이동도가 다소 감소된다할지라도, 비교적 얇은 층이 바람직하다고 제안하며 비교적 얇은층이 바람직한 이유는 표면축적층의 전도도가 총막전도도에 큰 분율로 되기 때문이다.

본 발명의 위치센서에 있어서 단결정비소화-인듐막은 거의 1-3마이크로미터의 두께를 갖고 그리고 ㎤당 10¹⁶전자수의 평균전자밀도 및 약 10,000-15,000㎡V^-1second^-1의 평균전자이동도를 갖는다. 막 두께, 결정의 질 및 표면축적층의 특성사이의 정확한 관계는 현재 연구되고 있다.

본 발명자들은 Au(또는 Sn) 금속증착을 사용하여 상기 물질로 된 다중소자 자기저항기(multi-element magnetoresistor)를 제조하였다.

첫째, 제6도에 도시된 패턴을 형성하기 위하여 인화-인듐(InP) 기판의 표면으로부터 비소화-인듐(InAs) 필름의 필요없는 영역을 제거하도록 통상의 사진식각술 (photolithography technique)을 사용하였다. 메탄올 내에 브롬이 첨가된 희석용액 (0.5%)을 사용하여 상기 InAs을 식각하였다.

다음에, 상기 사진식각술에서 사용된 포토레지스트를 제거한 후 통상의 진공증착기술을 사용하여 Au 금속증착 100나노미터(1000Å)두께의 평탄층을 샘플의 전표면위에 도포하엿다. 다음에, 통상의 사진식각술을 사용하여 Au막의 불필요한 영역을 제거함으로써 제7a도에 도시된 금패텬(gold pattern)을 형성하였다. KCN의 수용성 희석용액이 이 단계에서 사용되었다. (본 발명자들은 용해산소가 도움이 된다고 생각하는데, 이 용해산소는 주위공기로부터 용액내로 확산되거나 또는 매우 작은 양의 과산화수소를 첨가하는 형태로 공급될 수 있다.) 금패턴이 InAs 필름 패턴위에 놓여있는 상기 두 패턴의 최종복합층을 제7b도에 나타나 있다. 다음에, 리드를 실버에 폭시수지에 의해서 큰 Au 말단본딩패드에 부착하였다. 또한, 리드는 통상 및 허용하는 피라멘트와이어-본딩기술에 의해서 부착될 수 있다.

상기와 같이 부착되는 겅유 그리고 특히, 최근의와이어-본딩장치가 사용되는 경우에는 본딩패스는 보다 작게 용이하게 제조될 수 있다. 또한, 제 6,7a 및 7B도에 도시된 바와 같은 많은 장치는 통상의 집적회로기술을 사용하여 동시에 제조될 수 있다. 최종장치는 전형적으로 제로자장상태의실욘에서 1kw(전형적으로 + 또는 -20%) 근처의저항값을 갖는다. 놀랍게도, 다중 감지영역장치상의자기저항효과는 하나의 감지영역장치상의효과보다 매우 크게 나타났다. 주어진 자장하에서 상기 효과를 비교하기 위한 데이타늘 제8도 및 제3도에 나타내엇다. 다중소자장치(즉, 다수의 감지영역소자)에 있어서, 감지영역은 길이 대 폭의 비가 2/5이었다.

본 발명자들은 각 소자의 기이 대 폭의 비가 동일한 InAs 성장층의 부품을 사용하여 제조되어 제3도의 결과를 나타내는 단일소자장치의 상기 비와 같은 2/5이므로 다중소자장치가 왜 더 양호하게 작동되는지를 이해할 수 없었다. 또다른 다중 소자자기저항기는 단지 길이 대 폭의 비가 4/5라는 것만 달리하고 바로 위에서 기술한 것과 유사한 방법으로 제조되도록 하였으며 제4도 및 제5도의 패턴에 따라 제조된 것과 거의 같은 크기의 자기저항값을 나타내었다.

또한, 발명자들은 이것을 아직도 이해하지 못하지만 그 결과 장치는 매우 우수하게 작동되었다. 길이 대폭의 비가 6/5인 장치라 하더라도 우수하게 작동되었다. 또한, 온도에 대한 상기 자기저항기의 상대적 안정도는 현재 그 중요성이 더욱 더 증가되고 있는다. 그 이유는 몇몇 자동차응용분야에서는 -50℃로부터 + 170 ℃∼+200℃정도의 높은 온도에서도 작동되는 것을 요구하고 있고, 그리고 매우 높은 온도(300℃까지)에서도 작동되는 것을 요구하는 응용분야도 있기 때문이다.

본 발명은 300℃정도의 온도, 그리고 그보다 더 높은 온도에서도 작동되는 자기저항기를 제공할 것이라고 믿을만한 이유가 있다. 본 발명에 따라 제조된 InAs 자기저항기가 작ㅈ는 잠재적인 문제점은 공기/InAs 계면이 잠재적으로 중요하게 되는데 있으며, 이는 장치특성을 주위공기의 조성변화에 민감하도록 해주거나 또는 장치의특성을 계속되는 표면의 산화때문에, 시간 및 열이력에 딸라 천천히 변화하도록 해줄 수 있다. 본 발명에 따른 바람직한 센서는 센서의 각 감지영역위에 보호적이나 개스투과성의 코팅층이 있는 것이다.

상기 코팅층은 주위공기에 대하여 투과성을 갖는 것이 바람직하다. 본 발명자들은 미국 그레이스사의 에머슨(Emerson) 및 큐밍(Cuming)조에 의해 제조된 특별한 에폭시수지로 2개장치의 표면을 코팅하는 방법을 시도하였다. 사용된 에폭시 수지는 ″Stycast″(번호 1267)이었다. A부와 B부를 혼합하여 장치에 칠한 후 70℃에서 2시간동안 경화시켰다. 본 발명자들은 상기 캡슐화 공정의 결과로서 실온에서 장치특성의 큰 변화도 관측하지 못했다. 본 발명자들은 다른 온도에서 이들 장치를 체계적으로는 아직 시험을 하지 않았지만 상기 시본결과에 의해 고무되었다.

본 발명자들은 캡슐제의 다른형태가 조사되어야 할 필요가 있다고 생각하였으며, 그 예로는 에폭시수지와, 통상의 CVD(Chemical Vaport Deposition)법에 의해 도포되는 SiO₂또는 Si₃N₄와 같은 박막유전체등이다. 게다가, InAs와 접촉부 및 단락봉 금속중착부(Shorting bar metallization)사이의 매우 낮은 금속-반도체접촉저항값을 갖도록 하기 위해서는 제 6, 7a 및 7B도와 관련하여 상술한 공정순서를 변경하는 것이 필요하다.

예를 들면, 앞선 논의에서 상상되는 마스크의 역으로 형성된 상기 표면상의 포토레지스트를 절연체 또는 고에너지갭 반도체층의 식각(예를 들면, 습식화학 또는 반응이온 또는 비온비임에 의하여)용 마스크로 사용하여 상기 절연체 또는 고에너지갭 반도체층을 식각함으로써 InAs를 노출시킨다. 다음에, Au 또는 다른 금속들을 진공증착(또는 스퍼터링과 같은 통상의 공정 또는 전기도금)에 의해서 증착한 후 포토레지스트를 제거함으로써 불필요한 영역의금속을 리프트-오프(lift-off)시킨다.

또는, InAs을 식각한 후 포토레지스트를 제거하고, Au 또는 다른 금속을 표면을 가로질러 균일하게 도포시킨 다음, 포토레지스트의 도포후에 제7a도의 마스크패턴을 절연체의 식각된 패턴에 일치시킬 수 있고 Au도 상기 방법과 같이 패턴화시킬 수 있다.

또는, 고에너지 갭 반도체의 충분히 얇은층(예를들면, 20나노미터(200Å))이 존재하면 기술된 원처리공정순서가 Au대신에 Au 대신에 Au-Ge, Au-Ge-Ni 또는 Ag-Sn과 같은 저용융점의 공융합금을 증착시킴으로써 변경될 수 있다. Au가 패턴화된 방법(또는 제7a도의 마스크의 영역 및 리프트-오프를 사용)과 유사하게 패턴화한 다음, 전형적으로 Au-Ge-기본합금에 대한 360℃∼500℃의 온도범위중 적절한 온도로 시료를 가열시킴으로써 액체금속이 고에너지갭 반도체의 얇은층을 국부적으로 용해하여 효과적으로 InAs와 접촉하도록 해준다.

가장 최근의 연구에서 본 발명자들은 InAs 성장과정을 다소 변화시켰다. 그 과정은 전과 같지만 InP 웨이퍼를 보다 큰 비소몰분율(0.1)로 460℃까지 가열하였다. InP상의 천연산화물이 탈착되는 것으로 믿어지는 460℃에서 0.5분동안에 지속시킨 후 400℃로 강하시켜 20나노미터(200Å)두께의 InAs를 성장시킨다. 다음에, 온도를 625℃(비소 몰분율은 여전히 0.1몰)의 성장온도로 상승시킨후 비소유량을 5 SCCM(약 0.001 몰분율)으로 급격히 감소시키면서 EDMIn을 주입한다.

상기 EDMIn을 50℃에서 유지하고 상기 EDMIn을 통하여 고순도수소를 75 SCCM의 유량으로 계속 버블링한다. 다시, 5 SCCM의 비소유량은 이 성장조건에 대해서 최적에 가까운 것으로 여겨진다.

최종막은 보다 앞서 성장된 것에 비하여 자장에 대한 감도가 다소 향상되엇다.최근의 모든 연구가 반-절연성(즉, 근본적으로 전기적으로 절연성) InP 기판상의 InAs으로 제조된 자기저항기에 집중하고 있는 반면에, 본 발명자들은 보다 조 성장능(mature growth capability)이, 거의 동등한 특성을 갖는 InAs의 막을 반-절연성 GaAs 기판상에 성장하게 할 것이라고 생각하였다. 두 경우에 있어서, 분자선 에피텍시, 액소화-인듐 (InAs)의 박막장치, 그 제조공정 및 그 특성은 상기 미국특허 출원 제289,634호에 기술되어 있다.

한편, 본 발명자들은 상기 박막 InAs 자기저항기내에서 자연발생축적층이 될 수 있는 어떠한 존재도 자기저항기를 매우 양호하게 동작되도록 해주고 실용장치의 생산을 가능하게 해준다고 생각하였다. 본 발명자들은 상기 기본개념이 자기저항기에 대해서는 새로운 것이고 그리고 이 개념은 비소화 인듐뿐만 아니라 다른 반도체물질에 대해서도 다양하게 확대 적용시킬 수 있는 것이다.

본 특허출원에서는 제조공정의 결과로서 자연발생 또는 고유발생을 제외하고 축적층을 반도체층내에 유도할 수 있는 다수의 기술을 추가로 설명하고 청구한다. 이하에서는 효과적인 고이동도를 얻기 위하여 InAs박막 및 박막형태를 갖는 다른 반도체물질내에 전자축적층 또는 반전층을 유도 또는 증대시키는 몇가지 다른방법에 대하여 설명한다. 자기저항기 할성영역내에 강한 전자축적층들을 사용하는 경우에는 3가지 기본 이점이 있다.

본 특허출원에서 사용되는 ″전자축적층″이란 용어는 전자반전층을 포함하는 것을 의미하며 이하에서도 반복하여 사용된다.

첫째, 전자축적층 또는 강저자반전층은 어떠한 주어진 온도에서의 고유밀도보다 훨씬 큰 전자밀도를 가질 수 있다. 이것은 온도안성성이 개선되어야만 하는데, 그 이유는 열적으로 여기된 캐리어들이 축적층 또는 강반전층의 작은 분율이기 때문이다.

둘째, 축적층은 반도체내의 캐리어이동도를 증가시킨다. 이러한 효과는 특히 높은 온도에서 얇은 비소화 인듐(InAs)막에서 실험적으로 관측되엇다. 이들은 자기저항기의 감도를 향상시킬 것이다. 상기 효과를 설명해 줄 수 있는 하나의 가능한 근거로는 상기 축적층 또는 강반전층에서 조전자밀도가, 같은 공간영역에서 캐리어의 이동도를 제한하게 되는 고밀도의 이옹ㄴ화된 불순물의 존재없이, 달성될 수 있다는 것을 들 수 있다. 이 효과는 G. 번스가 1985년 아카데믹프레스사에서 발행한 솔리드 스테이트 피직수(solid state physics)의 페이지 726-747에 기술한 ″모듈레이션 도우핑″과 유사한 것이다. 상기 효과는 고-전자-이동도-트랜지스터(HEMTS)의 제조에 사용된다.

세째, 축적층 또는 강반전층은 원래 반도체의 표면 또는 계면과 가까운 곳에 형성된다. 이것은 가능하다면 전압바이어스와 걸합하여 반도체의 상부에 도포된 박막구조를 사용함으로서 상기 축적층 또는 강반전층을 유도, 증대 또는 제어하는 것을 비교적 용이하게 한다. 축적층은 실리콘 MOSFET Hall 판에 사용되며, H.P.발트스등에 의해서 Proc. IEEE(74, pp. 1107-1132, 특히 pp. 1116-7, (1986)에 기술되어 있다. MOSFET Hall 효과장치에서는 금속-산화물-반도체의 바이어스된 게이트전극이 반도체-산화물 계면과 가까운 위치에 적절히 얇은 전자층을 생성하기 위하여 사용되었다. 4개의 전극이 그 층을 접축시키기 위하여 사용되었다. 4개의 전극은 전류가 통과흔 소스 및 드레인, 그리고 홀전압이 생성되는 두개의 중간 전극이 된다.

게다가, 또한 동책자에서 발트스등은 단지 4개의 전극(하나의소스, 두개의드레인, 및 하나의 게이트를 구비한 축적층 기본세서)을 사용하는 스플리트-드레인 MOS FET를 기술하고 있다. 홀 효과장치에 대해 자기저항기가 갖는 장점중의 하나는 자기저항기가 단지 두개의 전극을 갖는다는 것이다.

본 발명의 개량 자기저항기 개념에 이것을 유지하기 위하여 본 발명자들은 제2도에 도시된 것과같은 자기저항기 설계와 관련하뎌, 외부-바이어스된 게이트전극의 사용없이 축적층 또는 반전층을 형성하기 위한 다수의 새로운 방법의 사용을 제안하고 있다. 첫번째 실시예는 InSb의 장치가 동작할 것이라고 기대하지는 않았다. InSb의 매우 작은 에너지갭(표 1)은 축적층과 인접한 InSb막내의 증가된 전도도를 야기하는 캐리어의 열적생성을 일으켜 축적층의 전도도가 전장치의 전도도의 비교적 적은 분율이 되도록 해준다. 따라서, 축적츠의 이점이 높은 에너지 밴드갭 InSb의 경우가 더 낮은 온도에서 손실될 수 있다.

본 발명자들은 금속유기화학증착(MOCVD)을 사용하여 절연성 InP 기판상에 2.3μm두께의 InAs 에피텍셜층을 실험적으로 서장시켰다. 350。K에서 0.5。K의 온도범위와 최대 7Tesla의 저장하에서 상기 층에 대한 홀 및 자기저항값의 측정치는 농도는 거의 같지만 매우 다른 이동도(2 대 3의 비율에 의해)를 갖는 적어도 2개의 캐리어 ″타입(type)″의 존재를 나타낸다.

상기한 위더(Wieder)공보를 다시 살펴보면, 상기 캐리어 타입중의 하나는 공기 계면의 근처에 위치하는 축적층이라고 가정해도 무방할 것 같다. 본 발명자들은 매우 유용한 자장감도를 나타내고 양호한 온도안정성(제 3,4 및 5도 참조)을 유지하는 상기 막으로 길이가 2mm 폭이 5m인 2개의 자기저항기를 상기한 방법으로 만들었다. 본 발명자들은 적절한 캡슐화 코팅재(예를들면, 에폭시수지 또는 다른 절연체물질)로 InAs표면을 도포한 후에도 상기 감도를 유지하는 것이 가능하다고 믿고 있다.

두번재 실시예에서는, GaAs, InP, AlSb 또는 In_1-yAlyAs와 같은 큰 갭 반도체의 캐핑층등(capping layer)이 좁은-갭 활성층반도체[비록 InSb를 사용한 유사한 구조가 고려될 수 있지만, 전형적으로 InAs 또는 In_1-XGa_XAs(여기서, 0〈x〈0.5)]의 상부상에서 성장시킨다.

본 발명자들은 통상의 확산공정에 의해 상기 캐핑층에 Si, Te, Se 또는 S등의 도너-형 불순물을 첨가했다. 이후, 자기저항기의 제조공정은 이미 설명한 바와 동일하므로 생략하기로 한다. 상기 도너형 불순물은 전자를 방출하여 최소에너지를 갖는 층에 올려놓게하므로 좁은 갭 반도체층이 된다. 이것은 큰-갭 패핑층에에 양이온화된 도너-불순물들의 층을 남기게 하지만, 그러나 상기 양이온화된 도너불순물은 활성층내의 전자들로부터 공간적으로 분리되어 상기 전다들을 산란시키지 않게 된다.

세번째, 실시예에 있어서, 발명자들은 쇼트키장벽(sxhottky barrier)을 생성할 목적으로 자기저항기의 활성층의 반도체영역상에 금속층을 통상의 금속증착방법으로 도포하는 것을 제안하고 있다. 세번째 실시예에 있어서, 금속-반도체 계면에 인접한 곳의 전자에너지 레벨이 제9도에 나타나 있다.

제9도를 참조하면, 좁은 -갭 반도체의 활성화층 상부영역에 디플리션 (dep l etion)층이 있음을 알 수 있다. 활성층이 매우 얇은 두께 (100- 200 나노미터 (10 00-2000Å))를 갖는다면, 상기 활성층내에서 기판쪽으로 전자들을 한정하게 되므로 축적층의 전기적 특성과 유사한 전기적 특성을 갖게된다. 이 구조에 관해 아직 실험적으로 적절하게 연구한 바는 없더라도 Ⅲ-Ⅴ족 화합물에 쇼트키 장벽을 일반적으로 형성하는 Au 또는 Al과 같은 금속류가 유용하게 사용될 수 있다고 생각한다.

네번째, 실시예에서는, 본 발명자들은 좁은-갭 반도체의 활성층상에 큰-갭 반도체층, 또는 SiO2 또는 Si3M4와 같은 절연체의 층을 도포하고 도포된 상기층의 상부에 게이트전극용 금속층을 도포하여 2층구조를 형성한 수 통상적인 사진식각법에 의하여 각 감지영역상에 2층구조의 게이트를 형성하는 방법을 제안하고 있다. 서로 접하고 있는 층들의 전자에너지에 대한 도식이 제10도에 나타나 있다.

제10도에서 게이트전극의 금속은 반도체내의 전자친화력과 금속내의 일함수 (work function)사이의 차이에 의해서 반도체와 절연체사이의 계면 근처에서 축적영역을 유도하는 금속류로부터 선택될 수 있다. 바꾸어 말하면, 큰 일함수를 갖는 다른금속은 반도체와 절연체사이의 계면을 디플리트(deplete)시키고, 상기한 세번째 실시예에서와 같은 양만큼 기판그체에서 전자들을 정전기적으로 한정하기 위하여 사용될 수 있다.

다섯번째 실시예에서는 네번째 실시예에 기술된 게이트 전극이 그 밑에 있는 반도체내에 축적층을 형성하도록 바이어스되는 방법을 제안하고 있다.

상기 개념은 제11a, 11b 및 11c도에 개략적으로 도시되어 있다. 제11a도에 나타난 바와 같이, 원한다면, 누구나 게이트전극들을 분리하여 바이어스하기 위하여 하나 또는 그 이상의 추가접축보(contact)를 사용할 수 있다.

이것은 통상 바람직하지는 않지만 행하여 질 수는 있는 것이다.

이것이 바람직하지 않는 이유는 자기저항기에 대한 잇점중의 하나가 단지 두개의 접촉부만을 갖는 자기저항기이어야 한다는 것이기 때문이다.

여기서는 단지 보다 충분히 설명하기 위하여 제시된 것뿐이다. 한편, 추가 접속부는 실질적으로 필요한 것은 아니다. 게이트 전극은 제11b 및 11c도에 도시된 바와 같이, 통상의 집적회로기술에 의해 형성된 내부저항회로로 전기적 바이어스가 될 수 있다.

제11b 및 11c도에 도시된 다섯번째 실시예에 대하여 보다 상세히 설명한다. 게이트 누설전류가 매우 작기 때문에, 매우 높은 저항(＞1MW)회로가 바이어스를 위하여 사용될 수 있다.

제11b도의 특별한 경우에서와 같이, 저항 R1이 매우 큰 저항값(열린-회로)를 갖고 그리고 다른 저항들은 제로 저항값(닫힌-회로)을 갖도록 제조될 수 있다. 따라서, 이 특별한 경우에 있어서 하나의 외부전극(다른 외부전극에 대하여)에 인가된 완전한 정바이어스는 모든 게이트에 인가된다. 또 하나의 방법은, 게이트(예를 들면, 단락봉 (shorting bar))와 활성영역사이의 전위차가 활성영역내에 축적층을 유도하도록 위치되는, 두개의 다른 반도체 영역 사이의 단락봉으로 각 반도체영역위의 게이트들을 연결하는 것이다. 게이트 전극들을 내부 바이어싱하는 상기 또하나의 방법이 제11c도에 도시되어 있다.

제11도에 도시된 구성은 각각의 게이트가 인접단락봉에 연결되어 있는 것이다.

이 구성에 있어서는 각 소자는 단락된 드레인과 게이트를 구비한 MISFET트렌지스터인 것으로 고려될 수 있다.

상기한 다섯가지의 실시예에 있어서, 축적층들은 감지영역내에서 반도체의 요망되는 전달특성을 단지 향상시키기 위하여 사용된다. 자기저항의 구조, 예를 들면, 각 활성소자의 길이/폭의 비는 금속성단락봉의 사용에 의해서 여전히 한정되었다. 제11b도의 구조는 반도체활성층내의 캐리어 밀도 즉 전도도를 조정하는 구조로서 자기저항소자자체의 구성을 확대하여 한정시킬 수 있다.

이것은 본 발명의 여섯번째 실시예를 형성한다.

상기 구조의 예가 제12도에 개략적으로 나타나 있다. 또한, 외부(칩내에 집적된)저항 회로망은 여섯번째 실시예에서, 강하게 축적된 일련의 영역을 형성하기 위하여 연속게이트전극을 바이어스 하는데 사용된다.

이들은 금속단락봉대신에 기하학적인 자기저항값을 형성하도록 사용될 수 있다. 상기 구조가 금속단락봉이 사용되는 것보다 전위측ㅂ면에서 더 우수한데, 그 이유는 금속과 반도체 사이의 자장에 민감하지 않은 겁촉저항이 제거되기 때문이다.

또한, 다섯번째 실시예에서 고려된 바와 같이, 특별한 경우가 여섯번째 실시예에 대해서도 고려될 수 있다. 여섯번째 실시예의 특별한 경우에 있어서, 제12도의 저항 R₁은 열린회로이고 그리고 다른저항(R₂, R₃, …)은 단락회로이므로, 하나의 외부전국에 인가된 총 정바이어스는 또한 각 게이트에 인가된다. 따라서, InAs표면상에 통상적으로 존재하는 원축적층은 제11a도에 도시된 게이트들 사이에 존재하지만 낮은 전자밀도를 갖게 된다. 원한다면, 게이트는 게이트 사이의 전자축적층을 제거하거나 반대형태의 캐리어(정공)를 갖는 강반전층을 형성하기 위하여 부마이어스될 수 있다.

본 발명에 대한 설명이 단지 두개의 외부리드를 갖는 장치에 대하여 강조되었지만, 게이트가 저항회로망을 통하여 세번째 외부리드에 연결될 수 있어 게이트리드에 외부 공급된 전압바이너스를 통하여 자장센서가 외부적으로 제어가능하게 된다.

상술한 바와 같이, 유사한 3단자장치가 제11a도에 도시된 장치로 제조될 수 있다.

일곱번째 실시예에 있어서, 저농도의 P-형 막이 성장된다.(전형적으로 Zn, Cd, Mg, Be 또는 C로 도핑됨) InAs의 경우에 있어서, 표면이 강하게 퇴화된 전자층을 갖지만 반전층이 된다는 것을 본 발명자들은 믿는다. 상기 반전층이 표면근처에서 고 전자밀도를 갖고, 다음에 n+ /P 졍션(junction)의 공간전하영역과 비슷한 매우 낮은 캐리어밀도를 갖는, 비교적 두꺼운 더펀트(dopant)밀도에 의존하며, 전형적으로 0.1mm ∼1mm 또는 그 이상)영역을 포함한다.

이것은 전자-강 반전층에 인접한 막의 전도도를 감소시키는데 이롭게 사용될 수 있다.

매우 높은 장치 작동온도에서, InAs과 같은 좁은 에너지갭 반도체의 진성 캐리어밀도는 상기 개념을 다소 파기하려는 경향이 있으며, 한편, In_1-XGa_XAs와 같은 고에너지캡 반도체가 바람직하게 될 수 있다. (표Ⅰ참조).

In_0.53Ga_0.47as은 특별한 경우이고, 이는 반-절연체 InP기판에 격자정합이 이루어질 수 있기 때문이다.

이것은 양호한 결정특성을 갖는 상기막을 성장시키는 것을 용이하게 한다. 상술한 럭셉터 도펀트(예를 들면, Zn, Cd, Mg, Be 및 C)는 흥미있는 Ⅲ-Ⅴ화합물내에서 작은 활성화에너지를 갖는다(표Ⅰ 참조).

그러나, In_0.53Ga_0.47as내에 Fe와 같은 비교적 큰 활성화에너지를 갖는 다른 도펀트가 있다.

이것은 철을 이온화시켜 정공을 전도에 기여하도록 하는데 비교적 큰 활성화에너지를 갖는 다른 도펀트가 있다.

이것은 철을 이온화시켜 정공을 전도에 기여하도록 하는데 비교적 큰 열에너지가 요구된다는 것을 의미한다. 그러나, 철은 상기 물질내에 빈번히 존재하는 도너 불순물의 농도를 보상하게 되므로, 이들은 전자들을 전도대에 기여하지 못하게 한다.

따라서, 이들물질에 철을 도핑하는 것은, 전자가 충분한(electron-rich)축적층내를 제외하고는, 고저항값을 갖도록 해준다.

이 경우에서는, 축적층내의 가능한 최고의 전자이동도 및 밀도를 얻기 위하여 철-도핑층의 상부에 도핑되지 않은 In_0.53Ga_0.47as층(예를 들면, 철확산효과를 교정한 후, 0.1마이크로미터의 두께)을 성장시키는 것이 바람직하다.

그러나, 큰 활성화에너지를 갖는 신규의 적절한 도펀트는 보다 작은 밴드갭 반도체물질에 대해서는 실행될 수 없다.

게다가, 상기한 다른 실시예들이 고 전자밀도영역에 인접한 막의 전도도를 감소시키기 위하여 본 실시예와 관련하여 이롭게 사용될 수 있다. 상기 설명이 전자축적층 또는 반전층에 대하여 집중되었다.

또한, 정공축적층 또는 반전층이 사용될 수 있다.

그러나, 전자들은 표Ⅰ에 도시된 물질내에서 보다 높은 이동도를 갖기 때문에 자기저항기내의 전류캐리어로서 보통 바람직하다. 제13도에는 자기회고가 갭 (12b)을 두고 위치되는 연속티스(12a)로 이루어지는 강자성물질의 엑사이터부 (12) 및 정지 감지부를 포함하는 전형적인 종래의 위치센서(10)가 나타나 있으며, 상기 정기감지부는 하나의 표면상에서 감지소자(16)를 유지하는 영구자석(1$) 및 자장에 대한 리턴패스를 제공하기 위한 플럭스가이드(18)를 포함한다. 도시된 바와 같이, 각 티스의 폭은 자석 및 감지소자의 폭과 대략 동일하다. 선택적으로, 자장집속기(도시되어 있지 않음)가 고투자율강자성물질의 얇은 층형태로 감지소자(16)위에 놓여질 수 있다. 엑사이터 (12)는 전형적으로 하나의 가장자리를 딸라 배열된 티스를 갖는 판이고 수평방향으로 이동하게 되어 있어 그 티스는 감지되는 위치의 이동에 따라 영구자석(14) 및 감지소자(16)아래를 통과하게 된다.

또는, 엑사이터는 그 원주둘레의 티스에 슬로트가 형성되는 원형판일 수 있으며, 이는 고정된 중심에 대하여 회전하여 감지소자와 관련되는 티스의 위치를 변화시킨다.

엑사이터는 전형적으로 철과 같은 고투자율 강자성물질로 되어 있다. 영구자석은, 표시된 바와 같이, 지면에서 수직으로 분극화된다. 감지소자는 전형적으로 저항값이 상기 감지소자의 벌크(bulk)를 수직으로 관통하는 자속의 증가에 따라 증가되고, 전형적으로 자석과 거의 같은 폭을 갖는 자기저항기(magneroresistor) 즉, 2단소자이다. 감지소자(16)는 상기한 바와 같다.

또한, 플럭스가이드(18)는 철과 같은 고투자율물질로 되는 것이 좋으며 이의 존재는 엑사이터를 관통하는 플럭스에 효과적인 리턴패스를 제공함으로써 센서를 관통하는 플러스밀도를 증가시킬 수 있다.

상기 목적을 위하여, 엑사이터의 인접티스의 중심-대-중심거리 및 영구자석 및 플럭스가이드에 의해서 형성된 자기패스의 중심-대-중심거리는 도시된 바와 같이, 근본적으로 동일하게 조조된다.

그러나, 상기 플럭스가이드는 사실상 감도를 거의 증가시키지 못하므로, 적절한 플럭스밀도가 충분한 두께의 자석 또는 자성물질의 선택에 의해서 제공되는 경우에는, 불필요하게 된다.

전형적으로는 자석(4)의 수직 두께 및 수평폭의 크기는 1밀리미터이고, 각 티스(12A)높이 및 폭의 크기도 대략 1밀리미터이고, 갭(12B)의 폭의 크기는 대략 2밀리미터이고, 그리고 도시된 위치에서 티스와 자석 사이의 간격의 크기는 대략 1밀리미터이다.

플럭스가이드(18)는 전형적으로 자석과 같은 크기이며 자석패스높이에 약 1mm를 더한 크기를 가질 수 있다.

전형적으로 도면의 평면에 수직한 자석의 측면크기는 감지소자내에서 어떠한 가장자리효과라도 낮게 유지하기에 충분한 폭을 갖는다.

상기 종류의 자기회로에 대하여, 얻어지는 최대감도는 약 5%이하가 되기 쉽다. 게다가, 자기회로으 정지부가 디퍼렌셜(differential)센서의 분리렉(leg)으로서 사용되기 위하여 한쌍의 자기감지소자를 포함하는 센서류가 널리 알려져 있다.

상기 경우에 있어서, 두개의 감지소자는 하나의 감지소자가 하나의 티스에 직접 대향하여 있는 경우, 다른 감지소자는 시간감지소자의 출럭차를 최대화하기 위하여 인접티스사이의 갭의 중심과 직접 대향하여 있도록 일정간격을 갖고 배열된다.

상기 센서는 고감도를 제공하지만 보다 큰 복잡성을 갖는다. 제14도에는 본 발명의 바람직한 실시예에 따른 위치센서(20)가 도시되어 있다. 이의 자기회로는 제13도에 도시된 위치센서(10)내에 포함된 엑사이터와 유사한 엑사이터(12)를 포함하므로 동일부호가 사용된다. 자기회로의 정지부가 제15도에 보다 상세히 나타나 있다.

상기 정지부는 도시된 바와 같이, 수직으로 자화된 영구자석(22)를 포함하며 그 저부표면상에는 제13도의 위치센서(10)내의 감지소자(16)와 유사한 감지소자 (16)가 제공되어 있다.

본 발명의 특징에 따라, 감지소자(16)와 영구자석(22)사이의 중간에는 영구자석(22)의 총저부표면을 도포하는 철과같은 고투자율 자성물질의 층(24)이 포함되어 있다.

게다가, 상기 층이 감지소자(16)를 전기적으로 단락시키지 않도록 하기 위하여 감지소자(16)와 층(24)사이의 중간에는 절연층(26)이 포함되어 있다. 상기 층 (24)이 고투자율 페라이트와 같은 비도전성물질로 되어 있는 경우에는 절연층 (26)은 불필요하게 되고 따라서 제거될 수 있다. 센서(20)에서, 본 발명의 특징에 따라, 감도를 증가시키기 위하여, 영구자석(22)의 폭 W는 제13도에 도시된 종래의 센서(10)의 전형적인 폭보다 현저히 더 크다.

영구자석의 폭은, 제14도에 도시된 바와 같이, 도시된 상태로, 하나의 티스폭과, 엑사이터의 2개 갭을 합한 것이 되도록 이루어지므로 엑사이터의 티스피치의 약 1.5배를 갖는 것이 바람직하다.

제13도의 센서(10)와 대비해보면, 제13도에 도시된 센서의 경우에는 영구자석 (14)의 폭이 엑사이터의 티스(12a)의 폭과 일치된다.

게다가, 자석폭의 증가에 의하여 제공된 감도의 증가는 자성층(24)의존재에 의해서 더욱 증가된다.

최대자기감도측면에서 보면, 본 설계에 있어서 감지소자의폭은 가급적 좁은 것이 바람직하다.

그러나, 전기회로효율측면에서 보면, 상기 소자는 충분히 높은 저항값, 예를들며느 적어도 100ohm을 가져야 하며 이값은 상기 소자가 얼마나 좁게 될 수 있느냐에 대한 실제적인 제한을 부여하게 된다.

또한, 감지소자는 적절한 전력소모능(power dissipation capavility)를 갖도록 충분히 넓게 되도록 하는 것이 필요하다.

그럼에도 불구하고, 상기 감지소자는 전형적으로, 엑사이터 설계가 좁은 트스를 특별히 포함하지 않는다면, 티스소자보다 현저히 좁게 되는 것이 필요하다. 도시된 바와 같이, 감지소자(16)를 적절한 전기회로에 연결시켜주는 전극(16a)와 (16b)은 상기 감지소자(16)의 대향하는 양단부에 제공된다. 이들 전극은 전형적으로 절연층(26)상에 증착되는 금속판이다. 강자성층은 일례로 약 0.1mm의 두께를 갖고 저탄소강 1008과 같은 물질로 제조될 수 있다.

상기와 같이 제조되는 경우에는 제조가 용이한 일련의 평면층으로 이루어진 구조가 된다. 감지소자(16)는 전형적으로 의도하는 특정응용분야에 따라 선택된다. 자기저항기는 대부분의 응용분야에 대해 바람직한데, 그 이유는 앞서 설명한 바와 같다.

저장은 감지소자의 감지영역의 주면(Major face)에 수직으로 인가되는 것이 바람직하다. 제16a 및 16b도는 제14도에 도시된 위치에 선서(20)에 대하여 감지소자 (16)를 통하는 최대 및 최소플럭스에 대한 조건을 각각 나타낸 것이다.

제16a도에 나타난 바와 같이, 감지소자(16)가 엑사이터의 티스(12A)와 직적대향하여 있는 경우 감지소자(16)를 통한 라인(30)에 의해서 나타난 플러스밀도는 비교적 높다.

그러나, 엑사이터가 이동되어 감지소자(16)가 티스사이의 갭(12B)의 중심과 대향하여 있는 경우 감지소자(16)를 통한 플럭스밀도는 비교적 낮다. 전형적으로, 최대플럭스밀도는 2밀리미터 두께의 MQ2자석에 대하여 0.2Tesla이고 그 최소값은 0.15 Tesl이다. MQ2 자석물질은 13 내지 15MGOe사이의 에너지적(energy product)을 갖는 Nd Fe B 합금이고, 등방성이며, 100% 치밀성(dense)이고 그리고 제너럴 모터즈 코오포레이젼의 상표등록산물이다.

강자성층(24)의 역활은 플럭스가 감지소자(16)을 향하여 또는 감지소자(16)로부터 먼방향으로 이동되는 것을 용이하게 해주므로써 감지소자를 관통하는 최대플럭스를 증가시키고 그리고 최소플럭스를 감소시켜 감지되는 최대플럭스와 최소플럭스의 차이에 종속하여 감도를 증가시키게 된다.

특히, 엑사이터스의 이동은 총플럭스밀도에 거의 영향을 주지 않지만 자석의 혹을 따라 형성되는 플럭스밀도의 공간분포를 변화시켜 자기저항기와 같은 국부감지소자에 의해서 감지될 수 있는 날카로운 국부플럭스변화를 형성하게 된다.

강자성층은 플럭스밀도가 자기회로정지부와 엑사이터사이의 공기갭의 형태를 나타내는 방식으로 자석폭을 따라 분포되도록 한다. 상기 공기갭이 좁은 경우, 플럭스밀도는 높고, 상기 갭의 넓은 경우에는 플럭스밀도는 낮다.

상기 공기갭은 엑사이터의 티스와 나란한 방향으로 가장 짧기 때문에, 그곳에서 플럭스밀도가 가장 크며, 이 밀도피크는 자석의 폭을 따라 티스가 이동함으로써 생기게 된다. 특히, 시험결과는 상기한 방식으로 얇은 강자성층(24)을 추가하는 것이 이미 최적폭의 자석을 갖는 센서의 감도를 근본적으로 두배로 증가시킬 수 있는 것을 나타내고 있다.

강자성층의 최적두께는 포화없이 가이드하기 위하여 요망되는 최대플럭스밀도에 의해서 결정된다.

5마이크로미터정도의 얇은층들은 감지된 약 0.12T의 최대플럭스밀도에 대하여 유용함이 입증되엇다. 두께가 약 25마이크로미터에 도달되는 경우 상기 플러스밀도는 거의 증가되지 않고 평평한 값을 갖게 된다.

자성층(24)은 통사의 접착제를 사용하여 영구자석(22)의표면에 부착된 얇은 금속포일로서 간단하게 제공될 수 있다. 또는 상기 mq2같은 자성분말을 가압 및/또는 소결함으로써 제조되는 자석류는 영구자석의 일체부(integral part)로서 강자층을 형성할 수 있다.

상기 목적을 위하여, 자성분말을 삽입하기전 또는 후에 적절한 양의 철분말을 다이캐비티(die cavity)에 삽입한 다음 상기 분말들을 함께 가압한다. 게다가, 장치의 평면구조는 배치-공정을 수행할 수 있게 하므로 수백개의 자기저항기가 강자성층 및 절연층을 갖는 비교적 얇은 자화되지 않은 영구자석웨이퍼상에 동시에 형성될 수 있다.

다음에, 상기 웨이커는 분리된 센서로 절단되고, 그 센세는 패키지화되고, 그리고 영구자석은 자화된다.

감도의 증가는 평균플럭스밀도는 낮추는대가로 달성될 수 있다. 만약 이석이 사용되는 특정자기저항기의 효과적인 모듈레이션에 관한 경우에는, 평균플럭스밀도는 자석 및/또는 자석형태의 두께를 증가시킴으로써, 감도에 거의 영향을 주지 않는 소정레벨로 증가되어, 센서의 평면성을 유지하고 프러스밀도를 향상시키기 위한 플럭스가이드의 필요성을 없앨 수 있다. 그러나, 상기 방법의 어느것도 적절하지 않는 특별한 경우에는 플럭스가이드가, 엑사이터를 따라 티스를 추가로 포함하여 플럭스밀도를 향상시키도록, 삽입될 수 있다.

기술된, 자기회로의 고자기감도를 임의로 고전기감도로 바꾸기 위해서는 상기 감지소자가 자석상에서 적절하게 위치되는 것이 필요하다. 제17도는 감지소자의 공칭거리 d/W에 대해 얻을 수 있는 최대 감도의 전형적인 포락선(euvelope)를 플로트한 것으로서, 여기서, d는 자석의 폭 W의 중앙지점으로부터의 거리를 나타낸다.

피크강도는 가석(d=0)의 중앙지점에서의 값이고 최소강도는 저석의 각 단부 (d/W=0.5)에서의 값을 나타낸다.

따라서, 감지소자의 최적위치는 자석의 중앙지점이다.

특히, 소자가 표면을 가로지르는 플럭스 밀도의 평균값에 상응하는 전기적 출럭신호를 형성하는 자기저항기인 경우, 감지소자에 대하여 적절한 폭을 갖는 것이 중요하다.

그러나, 자기저항기의 길이를 딸라 형성되는 프러스밀도분포는 일정한 것으로 여겨질 수 있다.

따라서, 단지 자기저항기폭을 따라 형성되는 프러스밀도 또는 감도분포를 고려하는 것이 요구된다.

이로 인하여, 유효 전기감도는 자기저항기폭 WMR에 대하여 제18도에 주어진 자기감도분포를 적분하므로서 결정되는 평균자기감도에 직접 관련될 것이다. 제18도는 제16a alc 16b 도에 도시된 배열에 대해 자석폭을 따라 감도가 어떻게 변화되는가를 나타낸다.

감도분포를 보면, WMR을 가능한 작게 제조하므로서 전기감도는 최대로 된다는 것을 알 수 있다.

그러나, 작은 크기는 자기저항기의 저항 및 전력소모능을 낮추고 저출력신호를 유도하게 된다.

WMR의 선택은 자기저항기길이에 대한 실시상의제한조건, 가능한 최대감도, 충분히 높은 저항 및 전력 소모능 및 가능한 가장 적은 자기저항기비용(일반적으로, 자기저항기가 작으면 작을수록 비용은 적게됨)과 같은 다수의 상충되는 요건을 고려하여 결정되어야 한다.

상기한 적절한 자기저항기 기술을 고려한다면, 기술된 엑사이터설계에 대한 WMR의 최소실시값은 d/W=0.033인 약 0.3mm로 생각되며 약 28%의 감도를 제공한다. 어떤 경우에 있어서는 폭 WMR이 통상 설계에 있어서의 티스폭보다 적게되는 것이 요망된다.

감지소자의 높이는 전형적으로는 10마이크로미터정도까지 낮게 될 수 있으므로 관련표면의 평면성은 그것의 존재에 의해 거의 방해받지 않는다. 또한, 본 설계에 있어서, 티스폭 T 대 피스피치 P의 비율은 감도에 영향을 주게 된다.

감도는 약 0.25의 T/P비에서 최대가 되지만 0.17∼0.37범위에서 비교적 편평하게 된다는 것이 발견되었다.

또한, 본 설계에 있어서 티스피치는 감도에 영향을 주며 특히 티스피치를 증가시키면 감도가 적절하게 증가된다. 예를 들면, 상기한 설계에 대하여 3mm∼5mm의 피치변화는 조건이 최적인 경우 최대감도를 약 58%로 증가시킬 수 있다.

감도가 엑사이터와 자것사이의 공기갭 크기를 증가시킴에 따라 감소되므로, 티스피치를 증가시키는 것은 보다 큰 공기갭 크기를 보상하기 위한 하나의 방법을 제공하고 그리고 설계자에게 공기갭폭과 트스피치사이를 변화시킬수 있는 능력을 부여하게 된다.

게다가, 기술된 센서류의 정치부가 엑사이터휠 티스피치크기의 넓은 범위에서 효과적으로 사용될 수 있다는 것이 발견되었다.

이러한 특징은, 예를 들면, 티스피치크기를 폭넓게 변화시켜가면서 이용하는 ABS설계와 같은 응용분야에 대하여 현저한 비용절감을 가져오게 된다. 특정고정설계의 센서가 다른 티스크기를 갖는 휠로 작동되는 경우에는 자석폭은 센서를 가장 작은 티스피치크기로 최적화하기 위하여 선택되므로 가장 작은 티스피치크기의 엑사이터휠을 사용하는 경우에 나타나는 가장 작은 감도가 가능한한 높게 될 것이다.

상술한 바와 같이, 최적 자석폭은 티스피치크기의 약 1.5배이다. 상술한 바와 같이, 상기한 특정실시예는 본 발명의 원리를 단지 설명하기 위하여 제시한 것에 불과하며 다양한 변형이 본 발명의 범위내에서 행하여 질 수 있다.

예를들면, 위치센서의 정치부와 이동부의 역활을 바꾸는 것도 가능하게 된다. 게다가, 상기한 다양의 크기 및 물질은 전형적인 설계를 단지 예시한 것에 불과하고 설계에 따라서는 다른 크기 및 물질을 필요로 한다.

Claims (18)

1. 영구자석의 자장에 대한 리턴패스(return pass)를 제공하는 플럭스가이드 (flux guide)(18)와, 상기플럭스가이드(18)의 저부 표면의 소정영역상에 형성되어 기준자속을 제공하는 영구자석(14)과, 상기 영구자석(14)의 저부표면의 소정영역상에 형성되어 표면을 관통하는 자속밀도에 딸라 저항값을 변화시키는 자기저항감지소자 (16)로 구성되는 정지부 ; 평면상 갭(12B)의 일정한 간격으로 돌출되는 일련의 티스 (12A)가 형성되는 강자성물질의 엑사이터부(exciter)(12) ; 를 포함하여 갭 (12B) 및 티스(12A)의 위치에 상응하는 자속을 발생시키는 위치센서(10)에 있어서, 상기 엑사이터부(12)와 ; 상기 엑사이터부(12)의 각 티스(12a)의 폭보다 큰 폭(W)을 가지는 영구자석(22)과, 상기 영구자석(22)의 총 저부표면상에 형성되는 고투자율 자성층 (24)과, 상기 고투자율자성층(24)의 저부표면의 소정영역상에 형성되어 표면을 관통하는 자속밀도에 따라 저항값을 변화시키는 자기저항 감지소자(16)로 구성되는 정지부 ; 를 포함하며, 갭(12b) 및 티스(12a)의 상부표면과 대향하는 저부표면을 갖는 상기 자기저항 감지소자(16)는 전기절연성 단결정 InP 기판과, 상기 기판의 표면상에 형성되며 도핑되지 않은 1∼3μm의 두께와, 1016전자수/cm3정도의 평균전자밀도와, 10,000 ∼15,000c,2/V.sec의 평균전자이동도를 갖는 단결경 InAs박막과, 상기 각 티스(12a)의 폭보다 작은 크기를 가지며 상기 박막의 표면상에 수직으로 인가되는 자장을 감지하는 상기 박막의 감지영여과, 상기 직사각형 감지영역의 긴 가장자리를 따라 형성되는 도체부로 구성되어 수백도씨(℃)의 온도범위에서 인가되는 자장의 변화에 따라 1볼트 (V)정도의 비증폭 전기출력을 변화시키는 것을 특징으로 하는 개선된 위치센서.
2. 제1항에 있어서, 직사각형 감지영역은 긴 가장자리 크기의 30-50%의 크기를 갖는 짧은 가장자리를 갖는 것을 특징으로 하는 개선된 위치센서.
3. 제1항 또는 제2항에 있어서, 감지영역의 긴 가장자리와 접촉하는 각도전체 사이에 형성되는 상기 감지영역의 InAs박막표면에 인접하여 전자축적층이 형성되고, 이 축적층은 상기 평균전자밀도 보다 큰 값의 전자밀도 및 상기 평균전자이동도보다 훨씬 큰 전자이동도를 가져 상시 InAs박막이 매우 얇고 매우 큰 전자밀도 및 전자이동도를 갖는 경우와 같은 자기감도 및 작동온도범위를 효과적으로 제공하는 것을 특징으로 하는 개선된 위치센서.
4. 제1항 또는 제2항에 있어서, 자석폭(W)은 티스피치의 약 1.5배이고, 자기저항감지소자는 다수의 상기 박막감지영역을 포함하고, 다수의 상기 감지영역은 서로 전기적으로 직렬 연결되고, 그리고 상기 다수의 감지영역은 상기 엑사이터티스 (12a)의 폭보다 작은 최대크기를 갖는 것을 특징으로 하는 개선된 위치센서.
5. 평면상에서 갭(12b)의 일정한 간격으로 돌출되는 일련의 티스(12a)가 형성되는 강자성물질의 엑사이터부(12) ; 상기 엑사이터부(12)의 각 티스(12a)의 폭보다 큰 폭을 가지는 영구자석(22)과, 상기 영구자석(22)의 총 저부표면상에 형성되는 고투자율 자성층(24)과, 상기 고투자율 자성층(24)의 저부표면의 중앙 영역상에 형성되어 표면을 관통하는 자속밀도에 따라 저항값을 변화시키는 자기저항감지소자 (16)를 포함하는 정지부 ; 를 포함하여 갭(12b) 및 티스(12a)의 상부표면과 대향하는 저부표면을 갖는 감지소자가 엑사이터부(12)의 이동에 딸라 상기 티스(12a)의 위치에 상응하는 자속을 발생시키는 위치센서에 있어서, 상기 감지소자(16)는 소정의 평균전류캐리어밀도 및 소정의 평균전류캐리어 이동도와 0.35전자볼트(ev)이상의 에너지밴드갭을 갖는 단결정 반도체 박막과, 상기 박막표면의 소정영역에 형성되어 상기 표면에 수직으로 인가되는 자장을 감지하는 상기 박막의 감지영역과, 상기 감지영역의 박막표면과 인접한 하부영역에 유도되는 전류캐리어를 축적하는 상기 박막내의 축적층을 포함하는 것을 특징으로 하는 개선된 위치센서.
6. 제5항에 있어서, 자성층(24)이 영구자석(22)의 상기 하나의 표면과 같은 넓이(Co-extensive)을 갖는 것을 특징으로 하는 개선된 위치센서.
7. 제6항에 있어서, 상기 감지소자(16)가 영구자석(22)의 양단부 사이의 중앙에 위치되고 그리고 다수의 상기 박막감지영역을 포함하고 다수의 감지영역이 서로 전기적으로 직렬연결되고, 그리고 상기 다수의 감지영역이 상기 엑사이터티스(12a)의 폭보다 작은 최대크기를 갖는 것을 특징으로 하는 개선된 위치센서.
8. 제6항에 있어서, 감지소자(16)의 폭이 티스(12a)의 폭보다 작은 것을 특징으로 하는 개선된 위치센서.
9. 제7항에 있어서, 상기 영구자석의 폭(W)이 엑사이터부(12)의 티스피치폭의 1.5배인 것을 특징으로 하는 개선된 위치센서.
10. 제9항에 있어서, 티스폭 대 티스피치의 비가 0.17∼0.37의 범위를 갖는 것을 특징으로 하는 개선된 위치센서.
11. 제10항에 있어서, 티스폭 대 티스피치의 비가 0.25인 것을 특징으로 하는 개선된 위치센서.
12. 제5항에 있어서, 자기잠지소자(16)가 2개보다 더 많은 전기접촉부를 상기 감지소자(16)에 요구함이 없이, 상기 위치센서가 사용되는 동안 상기 박막내에 상기축적층을 유지하기 위한 수단을 포함하는 것을 특징으로 하는 개선된 위치센서.
13. 제12항에 있어서, 박막의 반도체물질이 비소화인듐(InAs)이고 그리고 박막내에 상기 축적층을 유지하기 위한 상기 수단이 상기 비소화-인듐 박막상의 공기-투과성 코팅부인 것을 특징으로 하는 개선된 위치센서.
14. 제12항에 있어서, 상기 자석(22)의 폭(W)의 엑사이터부(12)의 티스피치의 1.5배이고, 자기저항감지소자(16)가 다수의 상기 박막감지영역을 포함하고, 상기 다수의 감지영역이 서로 전기적으로 직렬연결되고, 상기 다수의 감지영역이 상기 엑사이터티스(12A)의 폭보다 작은 최대크기를 가지고 그리고 상기 감지 소자가 사용되는 동안 상기 박막내에서 상기 축적층을 유지하기 이한 상기 수단이 박막내에 축적층을 형성하는 코팅부인 것을 특징으로 하는 개선된 위치센서.
15. 제14항에 있어서, 상기 코팅부가 축적층을 형성하기 위하여 상기 박막내에 전기장을 유도하는 도전성 전극층을 포함하고, 그리고 축적층을 유지하기 위한 수단이 상기 감지 영역의 대향하는 가장자리와 접촉되는 상기 전도부를 상기 도전성 전극층과 연결하는 전기바이어싱 수단을 추가로 포함하는 것을 특징으로 하는 개선된 위치센서.
16. 제14항에 있어서, 티스폭 대 티스피치의 비가 0.17∼0.37의 범위를 갖는 것을 특징으로 하는 개선된 위치센서.
17. 제1항에 있어서, 평면상에 갭(12b)의 일정한 간격으로 돌출되는 일련의 티스 (12a)가 형성되는 강자성물질의 엑사이터부(12) ; 영구자석(22)의 분극에 수직한 평면의 주표면을 갖는 영구자석(22)과, 상기 영구자석(22)의 주표면상에 형성되는 강자성층(24)과, 상기 강자성층(24)표면상의 중앙영역에 형성되며 상기 영구자석 (22)의 폭보다 작은 폭을 갖는 감지소자(16)를 포함하는 정지부 ; 로 구성되며 상기 감지소자 (12)는 단결정InAs 박막과, 상기 박막표면의 소정영역에 형성되며 상기 티스 (12A)의 폭보다 작은 크기를 갖는 직사각형의 감지영역과, 상기 감지영역의 긴 가장자리를 따라 각각 형성되며 상기 박막에 접촉하는 전류캐리어 주입용 도체부를 포함하는 것을 특징으로 하는 개선된 위치센서.
18. 제17항에 있어서 상기 감지소자(16)가 상기 박막의 확장부내에서 연속적으로 배치되는 다수의 감지영역을 포함하고 그리고 상기 박막의 확장부의 길이가 상기 엑사이터티스(12a)의 폭보다 적은 크기를 갖는 것을 특징으로 하는 개선된 위치센서.

Images