JP5079525B2 - 薄膜積層体及びそれを用いたＩｎＳｂ薄膜磁気センサ並びにその製造方法 - Google Patents

薄膜積層体及びそれを用いたＩｎＳｂ薄膜磁気センサ並びにその製造方法 Download PDF

Info

Publication number
JP5079525B2
JP5079525B2 JP2007552955A JP2007552955A JP5079525B2 JP 5079525 B2 JP5079525 B2 JP 5079525B2 JP 2007552955 A JP2007552955 A JP 2007552955A JP 2007552955 A JP2007552955 A JP 2007552955A JP 5079525 B2 JP5079525 B2 JP 5079525B2
Authority
JP
Japan
Prior art keywords
insb
layer
thin film
magnetic sensor
electron mobility
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007552955A
Other languages
English (en)
Other versions
JPWO2007077865A1 (ja
Inventor
一郎 柴崎
寛崇 外賀
岡本　　敦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asahi Kasei Corp
Original Assignee
Asahi Kasei Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Kasei Corp filed Critical Asahi Kasei Corp
Priority to JP2007552955A priority Critical patent/JP5079525B2/ja
Publication of JPWO2007077865A1 publication Critical patent/JPWO2007077865A1/ja
Application granted granted Critical
Publication of JP5079525B2 publication Critical patent/JP5079525B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/07—Hall effect devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/09—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/101—Semiconductor Hall-effect devices

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)

Description

本発明は、薄膜積層体及びそれを用いたＩｎＳｂ薄膜磁気センサ並びにその製造方法に関し、より詳細には、高感度で磁束密度が直接検出でき、かつ消費電力や消費電流の少ない微小なＩｎＳｂ薄膜磁気センサに用いられる薄膜積層体及びそれを用いた高感度ＩｎＳｂ薄膜磁気センサ並びにその製造方法に関するものである。
携帯機器や小型のバッテリ駆動の電子機器では、センサの駆動やセンサ信号の制御や処理などの電子回路の駆動に電池による電源が使われる。このような電子機器に用いられる電子部品や磁気センサには、消費電力の低減が求められている。
また、非接触の高精度回転センサ、微弱磁界センサ、地磁気検出による方位センサ、磁気インクによって生じた微弱な磁界を検出して行う磁気インク印刷パターンの検出などの新規用途で使われるホール素子や磁気抵抗素子には磁界に対して高感度、高い素子の入力抵抗値、更には、極めて小型で素子表面が極めて平坦性がよく高精度で素子の加工ができ、素子の製作精度が高く、特性ばらつきや製作精度のばらつきの少ない、高性能、高信頼性が求められている。更には、室温周辺で温度依存性が少ないことなどの極めて要求される項目は多く、また、厳しい仕様である。更に、超小型磁気センサであること等が求められている。
特に近年、ホール素子など磁気センサを用いる応用が検討されている１ミクロン、あるいはサブミクロンの超微細磁性微粒子検出ではマイクロテスラ、ナノテスラの超微弱磁界の検出感度が、ホール素子など磁気センサに要求されている。
１）高感度（μＨ大）であること、２）温度依存性の少ない（ドナー不純物のドープ、例えば、Ｓｎドープがされている動作層）こと、３）低消費電力（高い素子の入力抵抗＝薄い動作層）であること、４）超小型素子であることが要求されている。
このような要求に応える磁気センサの製作には、電子移動度が最も大きいＩｎＳｂが最適である。更に、磁界検出感度が高い磁気センサが製作出来る大きな電子移動度を有し、かつ極めて少ない電力や電流で駆動できる高入力抵抗値の磁気センサが製作できる薄膜材料、すなわち、シート抵抗値の大きい、従って、極めて薄いＩｎＳｂの薄膜が必要とされる。
従来は、ＧａＡｓなどの絶縁性基板上にＩｎＳｂを直接成長させて製作したＩｎＳｂ薄膜を用いてホール素子や磁気抵抗素子などのＩｎＳｂ薄膜磁気センサを製作するのが一般的であった。然るに、このように直接ＧａＡｓ基板にＩｎＳｂ薄膜を成長し、このＩｎＳｂ薄膜を磁気センサ部にして磁気センサを製作する場合、磁界での感度を上げるため、電子移動度を大きくしようとすると、その結果として電気伝導度が大きくなり、シート抵抗値が低下する。更には、結晶性を良くし電子移動度を向上させる手段としてＩｎＳｂの膜厚を大きくすると、この場合もシート抵抗値が低下するという問題があった。
更には、温度依存性を改善する目的でＩｎＳｂにＳｉやＳｎ等のドナー不純物をドープすることも行う必要があるが、これらの手段は全て素子抵抗値を下げる方向であり、これまでＩｎＳｂ薄膜の感磁部を有する磁気センサでは、高感度化など特性を上げようとすると素子抵抗値が必然的に小さくなる方向であり、高感度の特性と素子抵抗値の値を大きくすることの両立は極めて難しかった。
このような課題は、素子部のＩｎＳｂ薄膜を薄くし、シート抵抗値を大きくすることで解決されるが、しかし、格子定数がＩｎＳｂと同じで、かつ絶縁性の基板が無い。このため、絶縁性を有するＧａＡｓ基板上にＩｎＳｂ薄膜を成長させた場合、電子移動度などの特性の膜厚依存性が極めて大きく、更に、ＩｎＳｂ薄膜の結晶性も膜厚の減少と共に急激に低下する。この結果、ＩｎＳｂの膜厚が薄い場合は、ＧａＡｓ基板に直接形成したＩｎＳｂ薄膜の特性は極めて悪く、特性を低下させずにより薄膜化することは、これまで極めて至難であった。
この原因は、ＩｎＳｂ薄膜を成長させる基板とＩｎＳｂとの格子定数の違い、すなわち、ＩｎＳｂと基板の間の大きな格子ミスマッチにある。ＩｎＳｂ薄膜を成長させるために通常使われる絶縁性の単結晶基板としてＧａＡｓやＩｎＰなどの基板があるが、これらの基板は、ＩｎＳｂと格子定数が大きく異なっている。例えば、ＧａＡｓとＩｎＳｂの格子定数のずれは１４％ある。ＩｎＳｂと格子定数が一致する絶縁性のＩＩＩ−Ｖ族の化合物半導体は存在しない。このため、格子定数がＩｎＳｂと大きくずれているにもかかわらずＧａＡｓ基板やＩｎＰ基板、Ｓｉ基板、サファイア基板などがＩｎＳｂの単結晶薄膜を成長する基板として用いられてきた。
このような基板との大きな格子定数のずれを解消する試みがある。例えば、特許文献１には、活性層のＩｎＳｂと格子定数のずれをなくすため（格子整合させるため）に、基板上にアクセプタ不純物をドーピングしたＩｎＳｂバッファ層を置き、更にアンドープのＩｎＳｂの活性層が形成され、次に、不純物がドーピングされ、基板面に対して水平方向の格子定数がＩｎＳｂと同一である歪みＡｌＧａＩｎＳｂキャリア供給層が形成され、更に、その上にアンドープＩｎＳｂキャップ層が形成された構造を提案しているが、極めて複雑で実用的には製作しにくい構造である。実用的な素子を製作しない場合のこの構造でのＩｎＳｂ層の特性はよいものが得られるように見えるが、実用的な素子を製作する場合は大きな問題を包含している。
すなわち、この構造には、動作層以外に動作層と同じ材質の導電層であるアンドープＩｎＳｂ層がその最上部に形成されている。この構造で磁気センサなどの素子を製作した場合は、通常、この層に接してその上に絶縁膜が形成されるが、ＩｎＳｂの薄層は絶縁膜との格子のミスマッチや絶縁膜形成時の衝撃などで格子が破壊され、ＩｎＳｂ層のキャリヤの増大や、更に、電子移動度も極端に低下する等の特性劣化することが知られている。
この構造でホール素子や磁気抵抗素子などを製作した場合は、この劣化したＩｎＳｂ層は、素子の駆動電流の単純なリーク層となり、動作層に流れる駆動電流が分流し、実質的に少なくなり、磁界感度などの特性を著しく低下させる。このため、実用的なホール素子などの磁気センサ製作には不向きな構造であり、実用的なホール素子や磁気抵抗素子などの製作は難しかった。
更に、動作層となるアンドープのＩｎＳｂ層に接して格子定数の同一のアクセプタ不純物ドープのＩｎＳｂ層の形成が必須である。室温あるいはそれ以上の温度で真性半導体であるＩｎＳｂ層にアクセプタ不純物をドープして室温で絶縁性を付与することは、バンドギャップ（０．１７ｅＶ）が小さいために一般には極めて難しく、高度の絶縁性や高抵抗を得ることは不可能である。室温や更に高温度では、ｐ型化しないＩｎＳｂでは、ｐ−ｎ接合で電気的に絶縁することは不可能である。
このように、特許文献１の技術では、格子定数のずれを解消し、高性能のＩｎＳｂ薄膜動作層を製作しようとすると極めて複雑な構造が必要で、その構成の最上部にも動作層でないＩｎＳｂの形成が必要とされている。このような構成では、磁気センサが使われる室温や更に高い温度では大きな問題があり、特に、低温度から高温度まで使用できる実用的なＩｎＳｂ磁気センサの製作は極めて難しい。−４０〜１５０℃の範囲又はそれ以上の温度で安定な動作が要求される車載の磁気センサ等の用途で使える実用的な磁気センサ製作は実現していない。
このような、従来技術でＩｎＳｂの薄膜を極めて薄く製作し、ホール素子などの高感度の磁気センサを製作することはこれまで不可能であった。特に、高いシート抵抗値が得られる厚さが１．０μｍ以下、更には０．５μｍ以下、０．２μｍ以下などの極めて薄いＩｎＳｂ単結晶薄膜で高い電子移動度を得て高感度の磁気センサを製作する技術はこれまで見いだされていなかった。
そこで本発明者らは、従来技術では不可能であったＩｎＳｂ単結晶薄膜を動作層にした高感度で、かつ高抵抗の実用的なＩｎＳｂ磁気センサ及びその製作法を検討した。
ＩｎＳｂと格子整合するＩＩＩ−Ｖ属化合物半導体の絶縁基板が製作できれば好都合であるが、そのような基板は存在しない。このため、ＩｎＳｂ薄膜の製作においては、基板との格子不整合が極めて大きい問題である。この格子不整合があっても結晶性の良い高電子移動度のＩｎＳｂ単結晶薄膜を製作する技術を創る必要があり、これが本発明の目的である。
そこで、本発明者らは、この格子整合を前提にしなくても良特性のＩｎＳｂ薄膜が得られる結晶成長方法の研究にチャレンジした。すなわち、ＩｎＳｂを成長させる基板との格子ミスマッチがあってもＩｎＳｂの単結晶が成長し、特性の優れた薄膜が得られる結晶成長技術の研究である。その結果、基板上に、ＩｎＳｂとは格子整合しないが、絶縁性でミスマッチの小さい、特別な条件を満たすＩＩＩ―Ｖ属の混晶層を形成し、この混晶層の上にＩｎＳｂを分子線エピタキシー法（ＭＢＥ法）で成長させると、厚さが薄くても極めて良質のＩｎＳｂが成長することを見いだした。
すなわち、ＩｎＳｂ薄膜が直接触れる混晶層（その上にＩｎＳｂが直接結晶成長する層）とＩｎＳｂとの格子のミスマッチがあってもある値の範囲であり、更に、混晶層の組成と結晶性がしかるべき条件を満たすと混晶層上に成長するＩｎＳｂの特性は良質であることを見いだした。
例えば、ＩｎＳｂをＧａＡｓ基板上に直接成長した場合は、１４％の格子不整合があり、厚さが１μｍ以下のＩｎＳｂ薄膜の場合は、単結晶薄膜であっても高い電子移動度は得られない。更に、０．５μｍ、更には、０．２μｍ等膜厚の低下とともにＩｎＳｂの電子移動度は急激に低下する。このことは図１０において□印の線で実験的データが示してある。
図１０は、ＧａＡｓ基板上に直接形成したＩｎＳｂ薄膜の膜厚と電子移動度の関係（△）を示す図である。
この図１０のデータから、ＩｎＳｂ薄膜の厚さが０．１μｍでは３，０００ｃｍ２／Ｖｓという極めて小さい値となり、高感度の磁気センサ製作は難しいことが理解される。これは１４％の格子不整合からくる必然的な結果である。このようなＧａＡｓ上に成長したＩｎＳｂの電子移動度については非特許文献１にも示されている。
上述した特許文献１のものは、その構造が、ＡｌＧａＩｎＳｂ層上に形成したｐ型又は絶縁体のＩｎＳｂ（ドープ）層をバッファ層として用いることによって格子不整合をなくし、その上に形成した動作層としてのＩｎＳｂ（ノンドープ）の膜質を確保している。
また、非特許文献１によれば、ＧａＡｓ基板上に直接形成されたＩｎＳｂ薄膜は、ＧａＡｓ基板結晶とＩｎＳｂの格子常数の１４％違いに基づく格子不整合により、ＧａＡｓ基板とＩｎＳｂとのヘテロ界面近傍に形成されたＩｎＳｂの低電子移動度層の存在と、ＩｎＳｂ薄膜表面に自然に形成される低電子移動度層の存在が述べられている。このようなＩｎＳｂ薄膜の両面の低電子移動層により、ＩｎＳｂ膜厚が薄くなるに従って電子移動度が小さくなる（低下する）ことが知られている。特に、０．２μｍの厚さより薄くなるとＩｎＳｂ薄膜の電子移動度低下は著しく、実用的な感度のＩｎＳｂホール素子の製作はこれまで難しかった。
このような、ＩｎＳｂの薄膜の電子移動度の膜厚減少による低下は、結晶成長時にＧａＡｓ基板とのヘテロ界面に生じる低電子移動度層の存在とその厚さに対応している。この低電子移動度層の厚さは、結晶成長条件にもよるが一般的には０．１〜０．２μｍである。薄い膜厚でＩｎＳｂ薄膜の電子移動度を大きくするためには、上述したような低電子移動度層の厚さを少なくするか、なくすことが必須である。
非特許文献１によれば、ＧａＡｓ基板上に成長したＩｎＳｂ薄膜は、厚さ方向に大きな電子移動度や電子濃度の変化があることが知られているが、その様子は、簡単な薄膜の特性の分布のモデルで説明すれば、基板とのヘテロ界面に接し、最初に成長した部位である低電子移動度層（基板との格子のミスマッチにより欠陥が多く、物性的に特性が優れていない層）があり、その上に高電子移動度の（ミスマッチの影響がなくなり物性的に特性が改善されて欠陥などが極めて少ない層）から構成される。
高い電子移動度を有する高電子移動度層が厚ければ、すなわち、低電子移動度層の厚さの割合を少なくすることで、ＩｎＳｂ薄膜の電子移動度は大きくなり、高感度のホール素子などの磁気センサ製作が可能である。
ＩｎＳｂ膜厚を単純に厚くすると容易に高電子移動度層を厚くできるが、そうした場合は、磁気センサを製作した場合に入力抵抗が小さくなり、消費電力の増大等の問題が生じ、実用性に欠けるデメリットが生じる。
入力抵抗を大きくするためには、ＩｎＳｂ薄膜を薄くする必要があるが、そのときには高電子移動度層が極めて薄くなるか、場合によっては無くなってしまい電子移動度の大きいＩｎＳｂ薄膜が得られない。例えば、０．２μｍより少ない膜厚では、高電子移動度の部分は殆ど無くなってしまう。０．３μｍの厚さでも、低電子移動度層が高電子移動度層より厚く、結果として期待したほど電子移動度は大きくならない。
このように、上述したヘテロ界面付近に形成される低電子移動度層の厚さにほぼ対応する厚さ以下、あるいは膜厚の５０％以上を占めるような場合は、極端に電子移動度が低下し、このため、従来は高感度ホール素子などの実用的な磁気センサを製作することは不可能であった。このことは、非特許文献１や図１０に示されているようにＧａＡｓ（１００）基板上に直接アンドープＩｎＳｂ薄膜を成長したときの膜厚と電子移動度の関係からも明らかである。
このように、ＩｎＳｂの膜厚が薄くなると、上述した非特許文献１に記載されている高電子移動度の層がきわめて薄くなり、ＩｎＳｂ薄膜の大部分は低電子移動度になるので、ＩｎＳｂ薄膜全体の電子移動度が急激に低下する。
基板がＧａＡｓから他の基板に変わっても、基板との格子不整合がある場合は同様である。このように、高感度の磁気センサを製作するためには、大きな電子移動度を有するＩｎＳｂ薄膜が必須であるが、ＩｎＳｂの膜厚が小さくなると、電子移動度が急激に低下してしまう。このため、極めて薄いＩｎＳｂ薄膜では、これまで高感度で磁界を検出できる磁気センサの動作層に使えるＩｎＳｂの導電層を有する薄膜積層体やそれを磁気センサ部に使ったＩｎＳｂ磁気センサが製作できなかった。
ところでＩｎＳｂ膜厚を薄くすると、高いシート抵抗値が期待できるが、磁気センサの感度を決める電子移動度が極めて小さくなる。例えば、ＧａＡｓ（１００）基板上に直接形成した、１．０μのＩｎＳｂ薄膜の電子移動度は５０、０００ｃｍ２／Ｖｓを超えるが、０．３μｍのＩｎＳｂ薄膜の電子移動度は、２０，０００ｃｍ２／Ｖｓ程度、０．２μｍの膜厚では、１０．０００ｃｍ２／Ｖｓ以下、０．１５μｍＩｎＳｂ薄膜は７０００ｃｍ２／Ｖｓ程度以下となり、０．１μｍでは５，０００ｃｍ２／Ｖｓ以下であり、急激に膜厚の減少とともに低下する。このことからＩｎＳｂ薄膜の電子移動度の低い層の部分の厚さは、０．１５乃至０．２μｍの間にあることが理解される。
このように、電子移動度はＩｎＳｂ膜厚の減少とともに急激に低下し、極めて小さい値となる。従って、当該ＩｎＳｂ薄膜をセンサ部に使用する磁気センサの感度は、ＩｎＳｂの膜厚と共に急激に低下し、高感度の実用的なホール素子や磁気抵抗素子などの磁気センサは製作できない。このように、ＧａＡｓ基板上に直接製作したＩｎＳｂ薄膜の例では、大きな格子ミスマッチによりＩｎＳｂの膜厚によって電子移動度が大きく変わる、すなわち、膜厚の減少とともに電子移動度が急激に減少することが知られている。
繰り返すが、特に、膜厚０．２μm以下に薄くなると格子ミスマッチの効果により、ＧａＡｓ基板上に製作したＩｎＳｂ薄膜の電子移動度は急激に低下する。このことは、ＧａＡｓ基板上に成長したＩｎＳｂ薄膜の特性が膜厚方向において大きく変化することが原因である。このため、従来技術では厚さが０．２μｍ以下では実用的な高感度のホール素子や磁気抵抗素子の製作に適する薄膜はなかった。しかし、薄いＩｎＳｂ薄膜を磁気センサ部に使った、高入力抵抗値のＩｎＳｂホール素子や磁気抵抗素子などの磁気センサは、応用上極めて重要である。そのニーズも高いが、しかし、これまで誰も実用的な磁気センサに使える電子移動度の大きいＩｎＳｂ薄膜も磁気センサも製作出来ていなかったことを述べておく。
次に、この低電子移動度層の生成の理由について説明する。
その理由のひとつは、特に、基板とＩｎＳｂのヘテロ界面付近に存在する格子欠陥密度が大きな部分の存在である。すなわち、ＩｎＳｂは、ＧａＡｓとの格子のミスマッチが大きく、ＧａＡｓとのヘテロ界面から０．２ミクロン以下の厚さの層は、格子欠陥密度が大きく、ＩｎＳｂの結晶性が極めて悪く、電子移動度が小さくなっており、その結果として、電子移動度の極めて低い層を形成しており、電子移動度が数千以下の極めて低い値となっていることがＩｎＳｂ薄膜に固有の電子輸送の現象の解析により明らかにされていた（例えば、非特許文献１参照）。この結果、ＩｎＳｂ薄膜の電子移動度は、極めて大きな膜厚依存性を有し、ＩｎＳｂの厚さが薄くなるにつれて電子移動度などの磁気センサ製作に重要な物理特性は、急激に低下することは必然の結果であった。
しかし、ＩｎＳｂと格子定数が一致する絶縁基板があれば、この問題は解決の可能性があるが、そのようなＩＩＩ―Ｖ族の化合物半導体で、かつ絶縁若しくは絶縁性の材料は存在しないことも知られていた。この結果、現象論的にも理論的にも高感度と高入力抵抗値を備えたＩｎＳｂホール素子や磁気抵抗素子などの実用的なＩｎＳｂ薄膜磁気センサを製作できる可能性の高い厚さが０．３μｍ以下、更には、０．２μｍ以下のＩｎＳｂ薄膜または薄膜積層体は工業的規模で量産製作することが出来なかった。
更に、上述した非特許文献１に記載されているように、ＩｎＳｂ薄膜の表面層にも、ＩｎＳｂ薄膜の電子輸送の現象の詳細な検討から５０ｎｍ程度の低電子移動度の薄層が見出されている。これは、ＩｎＳｂ表面は、物質が何もない空気又は真空の場合、表面の内側５０ｎｍ程度の厚みの部分の格子がゆがみ低電子移動度の薄層を形成すると考えられるためである。この表面部分の低電子移動度層もＩｎＳｂの膜厚の減少と共に低下する膜厚依存性に影響する。
従って、この表面と基板とのヘテロ界面に形成される２つの低電子移動度層の厚さを加えた厚み以下では、高い電子移動度を有するＩｎＳｂ薄膜は製作が不可能となる。この厚さは凡そ０．２μｍである。
高感度のＩｎＳｂ薄膜ホール素子などの実用的な磁気センサを製作する上では、上述したような種々の原因で生じるＩｎＳｂ薄膜の基板との界面付近や表面付近に形成される比較的厚い低電子移動度層は、大きな問題であった。すなわち、ＩｎＳｂの極めて薄い薄膜を磁気センサ部とする実用的な磁気センサを製作する上で大きな障害であり、問題であり、その解消や極薄化は解決すべき極めて重要な技術課題である。
実際にホール素子などの磁気センサを使う上では、従来から高い信頼性が要求されていた。すなわち、産業用や車載センサ用途などでは、より高信頼性、高耐久性、対環境性能の向上など実用に関わる信頼性上の高性能化の付与などが要求されていた。このため、ＩｎＳｂ薄膜表面の保護膜、いわゆるパッシベーション膜を形成することが要求されている。また、他の応用では、例えば、ＩｎＳｂホール素子による磁性微粒子検出では、ＩｎＳｂ薄膜のセンサ部を数十ミクロン、ミクロン、更には、サブミクロンの距離まで測定対象に磁気センサを近接して磁界を検出することが求められている。このため、磁界計側時にＩｎＳｂ薄膜やその表面を傷つけないＩｎＳｂ薄膜表面の保護膜を形成することが要求されている。
また、磁気センサ部のＩｎＳｂ薄膜の表面には、素子の信頼性を確保する目的やパッケージ樹脂などからの熱硬化時に生じる熱に起因する薄膜へのストレスを緩和するなどの目的で絶縁膜、例えば、Ｓｉ３Ｎ４やＳｉＯ２等の絶縁膜を形成する。すなわち、保護層又は保護膜を形成する。この保護層は、その結晶格子がＩｎＳｂとは異なるのは勿論、格子定数も大きく違い、更に、プラズマＣＶＤなどで製作する際に、ＩｎＳｂの表面がプラズマイオンの衝突にさらされダメージを受けることもしばしばあった。例外的に保護層をしなくて良いこともあるが、磁気センサの製作工程ではこの保護層は常識的に行われ必須である。
特開２０００−１８３４２４号公報
ジャーナル オブ クリスタルグロウス、Ｖｏｌ．２５１，ページ５６０〜５６４，及び Ｖｏｌ ２７８、ページ６０４〜６０９
このように、磁気センサ部を構成するＩｎＳｂ薄膜の上面には、保護膜の形成が必要とされていた。しかし、この保護層の形成により、磁気センサ部を構成するＩｎＳｂ薄膜の表面に近接した薄層部分がダメージを受け、薄膜の特性の大きな低下を招き、所望の磁気センサ特性が得られないという大きな問題があった。これは保護層を形成する工程で必然的に生じる工程変動である。
保護層の形成によるＩｎＳｂ薄膜のダメージは、例えば、１μｍの厚さのＩｎＳｂ薄膜をホール素子に製作した場合、絶縁膜形成による感度低下（ＩｎＳｂ薄膜の電子移動度低下）は１０％程度であるが、厚さが薄くなるとこの値はきわめて大きくなり、厚さ０．３ミクロンの場合は、この感度低下量は４０％から場合によっては７０％を超える値となる。
以下に示す表１は、０．３μｍ厚さのＳｉＮを表面に形成した時のＩｎＳｂ薄膜の電子移動度の低下とＩｎＳｂ膜厚の関係を示す表である。
Figure 0005079525
このため所望の高感度磁気センサの製作は不可能となっていた。この理由は、ＩｎＳｂ薄膜の表面がプラズマＣＶＤの衝撃や格子のミスマッチにより破壊されるため、その部分が低電子移動度化し、ＩｎＳｂ薄膜の表面付近に低電子移動度の比較的厚い層が形成され、結果としてＩｎＳｂ薄膜の大きな特性劣化を生じると考えられる。
保護層の形成や形成時の衝撃は、結果としてＩｎＳｂ薄膜の表面をある厚さで低電子移動度の層にしてしまい、素子の特性の低下を招く。この低電子移動度の層の厚さは、保護層形成の条件にもよるが、５０〜１００ｎｍ（０．１０〜０．０５μｍ）であり、ＩｎＳｂ薄膜の表面に自然に形成される低電子移動度層の厚さ５０ｎｍより厚い。従って、基板上にエピタキシャル成長させて形成したＩｎＳｂの薄膜を高電子移動度の膜にするには、このＩｎＳｂ薄膜表面及び基板とのヘテロ界面に接して形成された低電子移動度の層を如何に少なく、薄くするか、もしくは、無くすることが必須である。
このような保護膜形成に関わるＩｎＳｂ層の特性劣化の問題点の解決は長い間望まれていた。すなわち、磁気センサ部の表面に形成される絶縁性、すなわち、保護層の形成などでＩｎＳｂ薄膜の特性を劣化させないことや構造上ＩｎＳｂ薄膜が特性劣化をしない素子構造の実現など、ＩｎＳｂ薄膜を素子化する工程で特性変動が生じないＩｎＳｂ磁気センサ構造が求められていた。
本発明は、このような問題に鑑みてなされたもので、その目的とするところは、高感度で磁束密度が直接検出でき、かつ消費電力や消費電流の少ない微小なＩｎＳｂ薄膜磁気センサに用いられる薄膜積層体及びそれを用いたＩｎＳｂ薄膜磁気センサ並びにその製造方法を提供することにある。
本発明は、このような目的を達成するためになされたもので、請求項１に記載の発明は、基板上に形成されたＩｎＳｂ薄膜であるＩｎＳｂ動作層と、該ＩｎＳｂ動作層より高抵抗又は絶縁性を示し、バンドギャップがＩｎＳｂより大きい層である第１及び第２のＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ混晶層（０≦ｘ、ｙ≦１）とを備え、前記第１のＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ混晶層は、前記基板と前記ＩｎＳｂ動作層との間に前記ＩｎＳｂ動作層と直接接するように設けられ、前記第２のＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ混晶層は、前記ＩｎＳｂ動作層に対して前記基板側とは逆の面上に前記ＩｎＳｂ動作層と直接接するように設けられ、前記第１のＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ混晶層及び前記第２のＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ混晶層は、各々独立にＡｌとＧａの原子の含有率（ｘ＋ｙ）が、５．０％から１７％の範囲（０．０５≦ｘ＋ｙ≦０．１７）かつ前記ＩｎＳｂ動作層と接する前記第１のＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ混晶層との格子不整合が、０．２５％から１．０％の範囲であることを特徴とする薄膜積層体である。
また、請求項２に記載の発明は、請求項１に記載の発明において、前記第１のＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ混晶層が、（００４）格子面からのＸ線回折によるロッキングカーブの半値幅が１秒以上１３００秒以下であることを特徴とする。
また、請求項３に記載の発明は、請求項１又は２に記載の発明において、前記ＩｎＳｂ動作層の室温の電子濃度が、１．２×１０１６〜５．０×１０１８ｃｍ−３の範囲であることを特徴とする。
また、請求項４に記載の発明は、請求項１，２又は３に記載の発明において、前記ＩｎＳｂ動作層は、Ｓｎ，Ｓｉ，Ｓ，Ｔｅ，Ｓｅのいずれかのドナー不純物がドープされていることを特徴とする。
また、請求項５に記載の発明は、請求項１乃至４のいずれかに記載の発明において、前記ＩｎＳｂ動作層は低電子移動度層と高電子移動度層を有し、該低電子移動度層は前記第１のＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ混晶層に接する部分及び第２のＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ混晶層に接する部分の双方に存在し、２つの該低電子移動度層の間には該高電子移動度層が存在し、該低電子移動度層の厚みが０．５ｎｍ以上３０ｎｍ以下であることを特徴とする。
また、請求項６に記載の発明は、請求項１乃至５のいずれかに記載の発明において、前記第１のＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ混晶層又は前記第２のＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ混晶層、もしくはその何れもが、Ｇａを含まないＡｌｘＩｎ１−ｘＳｂ混晶層であることを特徴とする。
また、請求項７に記載の発明は、請求項１乃至６のいずれかに記載の薄膜積層体の製造方法であって、前記基板上に予め定められた基板温度で前記第１のＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ混晶層を積層した後、前記基板温度との差が±５度以内に設定された基板温度で前記ＩｎＳｂ動作層を形成する工程を少なくとも有することを特徴とする。
また、請求項８に記載の発明は、請求項１乃至６のいずれかに記載の薄膜積層体の前記ＩｎＳｂ動作層を磁気センサ部としたことを特徴とするＩｎＳｂ薄膜磁気センサである。
また、請求項９に記載の発明は、請求項８に記載の発明において、前記ＩｎＳｂ動作層が、ホール素子、ホール効果を利用する素子、磁気抵抗素子又は磁気抵抗効果を利用する素子のいずれかの動作層であることを特徴とする。
また、請求項１０に記載の発明は、請求項９に記載の発明において、前記ＩｎＳｂ動作層の厚さが、８ｎｍ以上２，０００ｎｍ以下であることを特徴とする。
また、請求項１１に記載の発明は、請求項８乃至１０のいずれかに記載の発明において、前記第１のＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ混晶層の厚さが、５０ｎｍ以上３０００ｎｍ以下であることを特徴とする。
また、請求項１２に記載の発明は、請求項８乃至１１のいずれかに記載の発明において、前記ＩｎＳｂ動作層が、単結晶であることを特徴とする。
また、請求項１３に記載の発明は、請求項８乃至１２のいずれかに記載の発明において、前記ＩｎＳｂ動作層の厚さが、８ｎｍ以上３００ｎｍ以下であることを特徴とする。
また、請求項１４に記載の発明は、請求項８乃至１３のいずれかに記載の発明において、前記第１のＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ混晶層、又は、第２のＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ混晶層、もしくはその何れもが、Ｇａを含まないＡｌｘＩｎ１−ｘＳｂ混晶層であることを特徴とする。
また、請求項１５に記載の発明は、請求項１４に記載の発明において、前記第１のＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ混晶層、又は、第２のＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ混晶層、もしくはその何れもがＡｌ０．１Ｉｎ０．９Ｓｂ混晶層であることを特徴とする。
また、請求項１６に記載の発明は、請求項８乃至１５のいずれかに記載の発明において、前記第２のＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ混晶層の上に、更にＧａＡｓ層を備えることを特徴とする。
また、請求項１７に記載の発明は、請求項８乃至１６のいずれかに記載の発明において、前記ＩｎＳｂ動作層にドナー不純物がドープされていることを特徴とする。
また、請求項１８に記載の発明は、請求項１７に記載の発明において、前記ドナー不純物が、Ｓｎ，Ｓｉ，Ｓ，Ｔｅ，Ｓｅのいずれかであることを特徴とする。
また、請求項１９に記載の発明は、請求項１７又は１８に記載の発明において、前記ＩｎＳｂ動作層が、前記第１のＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ混晶層との界面から１．５ｎｍ以上２０ｎｍ以下の距離だけ離れた部位にドナー不純物がドープされていることを特徴とする。
また、請求項２０に記載の発明は、請求項１７乃至１９のいずれかに記載の発明において、前記ＩｎＳｂ動作層の所要の表面部位に、電極としての金属薄膜が接して形成されており、該金属薄膜の形成された部位のＩｎＳｂ薄膜の少なくとも表面には、ドナー不純物が他の部位に比べて多くドープされていることを特徴とする。
また、請求項２１に記載の発明は、請求項８乃至２０のいずれかに記載の発明において、前記ＩｎＳｂ薄膜磁気センサが、ホール素子又は磁気抵抗素子であることを特徴とする。
また、請求項２２に記載の発明は、請求項８乃至２１のいずれかに記載のＩｎＳｂ薄膜磁気センサの製造方法であって、前記基板上に予め定められた基板温度で前記第１のＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ混晶層を積層した後、前記基板温度との差が±５度以内に設定された基板温度で前記ＩｎＳｂ動作層を形成する工程を少なくとも有することを特徴とする。
本発明者らは、このような膜厚依存に関わる電子移動度低下を解決する目的で新たな絶縁性又は高抵抗の層を基板との間に形成する技術を検討した。ＩｎＳｂには結晶構造が同じのＩＩＩ−Ｖ族化合物半導体の絶縁性基板や絶縁層が存在しない。ＩｎＳｂと格子整合するＩＩＩ−Ｖ属半導体はＩｎＳｂのみであり、ＩｎＳｂは、例え不純物をドープしても室温かそれより高温ではｎ型の導体であり、動作層の下層の絶縁層として使えない。
また、ＩｎＳｂと格子整合させるために歪みを含むＩＩＩ−Ｖ属半導体を利用した場合は、歪みを含む半導体は、高温で熱的な作用や外部からの衝撃などから歪み緩和を生じる恐れがあることから高温度でも使われる実用的な磁気センサには避けるべきと考えた。
そこで本発明者らは、格子整合は好ましいが、従来のコンセプトと全く異なった、格子整合を前提としない、すなわち、格子不整合を前提とした結晶成長、薄膜構造で良質のＩｎＳｂ薄膜を成長し磁気センサ製作が出来る可能性を検討した。その結果、格子整合を前提としなくても良質のＩｎＳｂ薄膜を成長することが可能なことを見いだした。
本発明者が最初に注目したのは、格子定数はＩｎＳｂと一致しないが近い値を有する小ミスマッチ材料で、かつ、絶縁性又は高抵抗が広い温度域で期待できるＡｌｘＩｎ１−ｘＳｂ（０＜ｘ＜１）混晶層である。
Ａｌの含有量がゼロあるいはゼロに近いときは、この３種の原子からなる混晶層は、ＩｎＳｂに近い狭バンドギャップの材料として絶縁層ではなくなる。しかし、Ａｌの含有量がある程度ある場合は、この組成の結晶は高抵抗又は絶縁性若しくはＰ型の電導を示し、基板上の絶縁層としての機能を有する可能性があり、これを検討した。
このＡｌｘＩｎ１−ｘＳｂ（０＜ｘ＜１）混晶層の製作であるが、例えば、ＧａＡｓ基板上に分子線エピタキシー法により適当な成長条件を選択することで成長させることが出来る。しかし、Ａｌ組成の小さいときは導電性となり、絶縁層として機能しない。また、Ａｌ組成の大きい組成は、ＩｎＳｂとの格子定数が大きくずれる材料であり、格子のミスマッチが大きい。したがって、これまで詳細な研究の対象とはされておらず、ＩｎＳｂを成長する絶縁層としてはこれまでは考えられない材料であった。この材料を取り上げて、分子線エピタキシー法により絶縁層の成長とその上にＩｎＳｂ薄層を成長する実験を重ねた。
その結果、このＡｌｘＩｎ１−ｘＳｂ（０＜ｘ＜１）混晶層は、ＡｌとＩｎの組成比が適切に選ばれると絶縁性又は高抵抗値の層として働き、更に、ＡｌｘＩｎ１−ｘＳｂ（０＜ｘ＜１）混晶層は、ＩｎＳｂと結晶格子間隔（格子定数）が同じでなくても、すなわち、格子の不整合、所謂、格子ミスマッチがあっても、ある条件を満たす場合は、当該混晶層の上に分子線エピタキシー法で成長させたＩｎＳｂ薄膜は、厚さが薄くても電子移動度が極めて大きいことが見出された。即ち、電子移動度の小さい低電子移動度層の厚さが小さくなる。
更に、上述した３種の原子からなるＡｌｘＩｎ１−ｘＳｂ（０＜ｘ＜１）混晶層に若干のＧａが添加された４種の原子からなるＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ混晶層（０＜ｘ＜１、０≦ｙ＜１）も適切な組成値パラメータｘ、ｙを選ぶことで絶縁性又は高抵抗値の層として働くことが分かり、更に、ある条件を満たす場合は、その上に分子線エピタキシー法で成長させたＩｎＳｂ薄膜は電子移動度が極めて大きいことも見出された。
本明細書では、必要に応じ、ＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ（０＜ｘ＜１、０≦ｙ＜１）の表記をＡｌＧａＩｎＳｂ、同様にＡｌｘＩｎ１−ｘＳｂ（０＜ｘ＜１）をＡｌＩｎＳｂと簡略化して記載されていることもある。
更に、本発明では、ＡｌＧａＩｎＳｂ混晶層の意味するところは、特別に断らない限り、すなわち、ＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ混晶層（０≦ｘ、ｙ≦１）は、ＡｌとＧａの原子の含有率（ｘ＋ｙ＝）が、５．０％から１７％の範囲（０．０５≦ｘ＋ｙ≦０．１７）、若しくは、ＩｎＳｂ導電層と接する絶縁性のＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ混晶層との格子不整合が０．２５％から１．０％の範囲のいずれかであることを意味している。ｙ＝０のＡｌｘＩｎ1-ｘＳｂの場合もこの中に含まれる事は勿論である。
また、ＩｎＳｂ動作層より高抵抗又は絶縁性、若しくはｐ型の伝導性を示す層で、かつ、バンドギャップがＩｎＳｂより大きい層であるＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ混晶層（０≦ｘ、ｙ≦１）、更に、ＡｌとＧａの原子の含有率（ｘ＋ｙ）が５．０％から１７％の範囲（０．０５≦ｘ＋ｙ≦０．１７）、若しくは、ＩｎＳｂ導電層と接する絶縁性のＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ混晶層との格子不整合が、０．２５％から１．０％の範囲を有する本発明でいうＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ混晶層は、絶縁層ともまたはバッファ層などと呼称するが、上述したＩｎＳｂ動作層より高抵抗又は絶縁性、若しくはｐ型の伝導性を示す層で、かつ、バンドギャップがＩｎＳｂより大きい層と同義であり、実質的に絶縁層として働く層であり、単純に絶縁層と称する場合もあるが上述した意味である。
本発明者らの研究によれば、ＧａＡｓ基板上に分子線エピタキシー法でＡｌｘＩｎ１−ｘＳｂ（０＜ｘ＜１）の薄層を成長し、更にその上に、ＩｎＳｂを成長した例では、成長したＩｎＳｂ層の電子移動度は、ＡｌｘＩｎ１−ｘＳｂ（０＜ｘ＜１）の層の結晶性に大きく依存することがわかった。更に、Ａｌの含有量の増大に伴いＡｌｘＩｎ１−ｘＳｂ（０＜ｘ＜１）の混晶層は、一般的に結晶性が悪くなり、また、ＩｎＳｂとの格子のミスマッチもＡｌ含有量の増加につれて大きくなるのでＡｌの含有量が１７％以上（格子定数のずれ１．０％以上）では、高電子移動度のＩｎＳｂ単結晶薄膜は成長しないことがわかった。
更に、格子定数がＩｎＳｂに極めて近いＡｌ組成、すなわち、Ａｌ含有量が５％以下（格子定数のずれ０．２５％以下）では、混晶層の抵抗率が急減し導体層となってＡｌｘＩｎ１−ｘＳｂ（０＜ｘ＜１）層は絶縁層の役割を果たさなくなる。この結果、Ａｌ組成が１７％と５％の間であり、混晶層の結晶性があるレベル以上の質を有する場合に限り、厚さ０．１５μｍであっても電子移動度が２７０００ｃｍ２／Ｖｓ以上、結晶成長条件によっては４０，０００ｃｍ２／Ｖｓ以上の値が得られる。
また、厚さ０．３μｍのＩｎＳｂ層を成長した場合では３６，０００ｃｍ２／Ｖｓ以上、結晶成長条件によっては５０，０００ｃｍ２／Ｖｓ以上の高電子移動度のＩｎＳｂ単結晶薄膜が製作できることが明らかになった。そこで、高い電子移動度のＩｎＳｂ薄膜が成長するためのＡｌｘＩｎ１−ｘＳｂ（０＜ｘ＜１）層の結晶性をＸ線回折によって調べた。
すなわち、ＧａＡｓ基板上に成長したＡｌｘＩｎ１−ｘＳｂ（０＜ｘ＜１）混晶層や、更には、ＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ（０＜ｘ＜１、０≦ｙ＜１）混晶層の結晶性をＣｕのＫα線をＸ線源として用い、平行光学系にて実施したＸ線回折の、ＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ混晶層の（００４）回折面から得られたロッキングカーブの前記混晶層に対応するピークにおける半値幅とＩｎＳｂの電子物性やヘテロ界面付近に形成される低電子移動度の層の厚さとの関係を調べた。
ＧａＡｓ基板上にＩｎＳｂ薄膜を直接成長させると、ＩｎＳｂとＧａＡｓ基板とのヘテロ界面に低電子移動度の層（格子のミスマッチの影響で生じる転移の多い低電子移動度の部分で格子欠陥由来の電子濃度が大きい層）が出来る。電子移動度が１０，０００ｃｍ２／Ｖｓ以下の低電子移動度の層の厚さは、おおよそ０．２μｍ又は２００ｎｍである。従って、ＧａＡｓ基板上に直接ＩｎＳｂ層を薄く、例えば、０．１５μｍ形成した例では、７，０００ｃｍ２／Ｖｓ程度の低い電子移動度しか得られない。
然るに、格子定数がＩｎＳｂと一致していなくても、ＩｎＳｂとの格子不整合が０．２５％から１．０％の範囲であり、このＡｌＩｎＳｂ混晶層の結晶の質を示す（００４）面から得られるＸ線回折のピークの半値幅が１３００秒以下の場合には、より好ましくは１，０００秒以下、更に好ましくは５００秒以下の場合にはＩｎＳｂ導電層の電子移動度の大きい値が得られることがわかった。
すなわち、一例を示せば、ＧａＡｓ（１００）基板上に、上述した条件を満たしたＡｌｘＩｎ１−ｘＳｂ（０＜ｘ＜１）混晶層を形成し、その上に厚さ０．１５μｍのＩｎＳｂを成長した場合は、ＩｎＳｂ層の電子移動度は、２７，０００ｃｍ２／Ｖｓを超える大きな値を示す。ＧａＡｓ基板上に直接ＩｎＳｂ層を０．１５μｍ成長した場合は、７，０００ｃｍ２／Ｖｓ程度の低い電子移動度であり、その差は極めて大きく、上述した条件を満たす絶縁層の存在によりＩｎＳｂ層の電子移動度は４倍の大きさが得られる。図１０に本発明例と従来技術の比較を示した。
何故、このような大きな差が現れるかは、完全には解明されていないが、ＩｎＳｂが成長するＡｌＩｎＳｂ混晶層の格子定数がＩｎＳｂと近いことと、更に、Ｘ線回折のピークの半値幅が１３００秒以下という結晶性の良さが、ＩｎＳｂの結晶成長において、格子のミスマッチの影響を極小にする理想的な結晶成長条件を与えると推定される。この結果、ヘテロ界面に隣接するＩｎＳｂの低電子移動度層が極めて薄くなり、結晶性に優れ、かつ、電子移動度の大きなＩｎＳｂ薄膜が得られていると考えられる。
例えば、３元混晶であるＡｌＩｎＳｂ混晶層とＩｎＳｂのヘテロ界面のＩｎＳｂ薄膜内に形成される低電子移動度の層は、極めて薄く、電子濃度の厚さ依存性などから、厚さが１０ｎｍ若しくは３０ｎｍ程度である事がわかり、極めて薄く出来ることが見出された。また、場合によっては、低電子移動度層は３ｎｍ程度である事が見いだされた。
この例のように、本発明では、上述した混晶層の格子ミスマッチやＸ線回折の半値幅の１３００秒以下の条件を満たすＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ（０＜ｘ＜１、０≦ｙ＜１）混晶層の上に極めて薄いＩｎＳｂ導電層を形成した場合と、混晶層を形成しないで直接ＧａＡｓ（１００）基板上にＩｎＳｂ層を形成した場合のＩｎＳｂ層の電子移動度の差は極めて大きい。
しかし、上述した例において、ＩｎＳｂの高い電子移動度が得られる条件を満たすＡｌＩｎＳｂ混晶層が容易に得られるわけではない。ＭＢＥ法による結晶成長条件が混晶層の結晶性を決定することはもちろんである。また、ＡｌＩｎＳｂ混晶層は絶縁性でなければならないため、また、ＩｎＳｂに近い格子定数を持つので、基板との格子不整合はゼロではなく存在する。従って、ＡｌＩｎＳｂ混晶層は、あるレベル以上の厚さを有しないとＸ線回折のピークの半値幅が１秒以上１３００秒以下にはならず、更に、結晶成長条件が適切でなければ、Ｘ線回折のピークの半値幅が１３００秒以下にはならない。
この場合は、当然であるがＩｎＳｂ導電層の電子移動度の大きい値が得られない。一般には、この最低限の厚さは混晶の成長条件やその下の基板の表面の状況にも依存するので明確ではないが、適切な結晶成長条件が選ばれ、一定に維持される条件下では、厚さの増加に伴い混晶層の質は向上するので、特別な場合を除き、通常は、混晶層の厚さは少なくとも５０ｎｍ以上が好ましく、６００ｎｍ以上であれば安定してＸ線回折のピークの半値幅が１３００秒以下の混晶層が得られる。
また、混晶層が厚くなれば、Ｘ線回折のピークの半値幅が１３００秒以下より更に低下し１０００秒以下、さらには５００秒以下のようにより結晶性の良い条件も得られ、それに応じてＩｎＳｂ導電層の電子移動度のより大きい値が得られることがわかった。
このように、本発明者らの研究により、ＩｎＳｂ導伝層の電子移動度と混晶層の結晶性との相関が明らかとなり、ＩｎＳｂ動作層の大きな電子移動度の得られる混晶の結晶性やその条件が明らかとなった。
更に、重要なことは、上述のような条件を満たすＡｌＩｎＳｂ混晶層に接して、その上に製作したＩｎＳｂは、当該ＡｌＩｎＳｂ混晶とのヘテロ界面に形成される低電子移動度の層が極めて薄くなっていることである。
本発明では、上述したように、ＩｎＳｂのヘテロ界面に接した部分に生じる低電子移動度層（電子移動度は、およそ７、０００ｃｍ２／Ｖｓ以下）の厚さを如何に低減するかが重要である。上述したようなＡｌＩｎＳｂ混晶の上にＩｎＳｂ動作層を形成した場合は、その厚さは、最大３０ｎｍ、通常は２０ｎｍ以下、より好条件の場合は、更に１０ｎｍ以下である。また、最低値は、１．５ｎｍである。すなわち、低電子移動度の層の厚さが極めて薄くなっている。上述したＸ線回折の条件は、このようにＩｎＳｂの低電子移動度の層を薄くするための結晶の質を決定する条件である。
つまり、ＩｎＳｂはＡｌＩｎＳｂとの格子不整合があっても、Ｘ線回折のピークの半値幅が１３００秒以下の結晶性をＡｌＩｎＳｂ層が有すれば、低電子移動度層は極めて薄くなり、結晶性の優れた高電子移動度の層の電子移動度が電気伝導を支配し、その結果、ＡｌＩｎＳｂに形成されたＩｎＳｂ導電層の電子移動度は大きい値が得られる。
従来は、格子のミスマッチがあると良質のＩｎＳｂ結晶が成長しないとされていたが、本発明者らの実験によれば、このように、格子定数がＩｎＳｂと一致していなくても、例えば、ＩｎＳｂとＡｌＩｎＳｂ混晶層との格子不整合が０．２５％から１．０％の範囲であり、かつ、ＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ（０＜ｘ＜１、０≦ｙ＜１）混晶層の結晶の質を示すＸ線回折のピークの半値幅が１３００秒以下の場合には、ＩｎＳｂ導電層の電子移動度は、極めて大きい値が得られる。
しかし、この様な薄い低電子移動度層が形成される成長条件は、ＡｌＧａＩｎＳｂ層の成長を終了し、次のＩｎＳｂ層の成長に移るときの基板温度の変化が小さいことである。更に、ＩｎＳｂ上にＡｌＧａＩｎＳｂ層を成長するときの基板温度の変化も小さいことである。許されるＡｌＩｎＳｂの成長の終了時の基板温度とＩｎＳｂの結晶成長をスタートするときの基板温度の差は最大でもＩｎＳｂの最適基板温度としたとき０℃が最も好まし±５℃以内であればよい。ＡｌＩｎＳｂの結晶成長時の基板温度は、ＩｎＳｂの結晶成長の最適温度から±５℃以内の最適値を選択し定められる。特にＡｌＩｎＳｂの成長の終了時の基板温度は、ＩｎＳｂの結晶成長の最適温度から±５℃以内で定められる。第２のＡｌＩｎＳｂ層をＩｎＳｂはく相乗に成長するときの基板温度やその設定条件も同様である。
このようにして成長したＡｌＩｎＳｂ層の効果は、ＩｎＳｂが薄い場合は特に顕著である。本発明者らの研究によれば、ＩｎＳｂの厚さが同じ場合で比較すると、得られるＩｎＳｂ層の電子移動度は、数倍またはそれ以上になる。ＩｎＳｂの厚さが薄いほど大きな効果が得られる。０．５μｍ以下や、更には０．３μｍ以下のようにＩｎＳｂ層の厚さが薄くなるに従って大きな効果が発現される。特に、ＩｎＳｂ層がきわめて薄い０．１μｍ以下の場合は７乃至１０倍以上になる。図１０には本発明の薄膜積層体のＩｎＳｂの動作層の電子移動度と従来技術のＩｎＳｂ薄膜の場合との実験的な比較が示されている。
これらの検討の結果、本発明者らは、ＩｎＳｂ層の膜厚が薄くても高感度の磁気センサが製作できる大きな電子移動度を有するＩｎＳｂ薄膜の成長できる条件として、１）ＡｌＧａＩｎＳｂ層の組成（ＡｌとＧａの原子の含有率が５．０％から１７％の範囲、２）格子定数のずれ、すなわち、格子不整合値又はミスマッチ（ＩｎＳｂ導電層と接する絶縁性のＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ混晶層との格子不整合が０．２５％から１．０％の範囲）、３）ＡｌＧａＩｎＳｂ混晶層の結晶性の良さを示すＸ線回折のロッキングカーブの上記混晶層に対応するピークの半値幅；１３００秒以下を見出した。更には、ＡｌＧａＩｎＳｂの成長時の基板温度とＩｎＳｂ成長時の基板温度の差は±５℃以内である。
さらに、このような場合、ＩｎＳｂとＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ混晶層のヘテロ界面の微小な格子不整合により形成されるＩｎＳｂ薄膜の内部に形成される低電子移動度層は、極めて薄くて０．５ｎｍ以上３０ｎｍ以下、結晶成長条件がより適切に選ばれた場合（より半値幅が少ない場合、例えば、５００秒以下）及び厚さが薄い場合には、０．５乃至２０ｎｍ以下、又は更に、０．５乃至１０ｎｍ以下に出来ることを見出した。また、Ｓｎ，Ｓｉ，Ｓ，Ｔｅ，Ｓｅなど、ＩｎＳｂに対するドナー不純物をドープしたＩｎＳｂ導電層においても同様の効果が得られ、上述した結果は変わらない（電子濃度の小さい、例えば、アンドープのＩｎＳｂ薄膜の電子移動度は低温で一般に低下するが、Ｓｎ，Ｓｉ，Ｓ，Ｔｅ，Ｓｅなど、ドナー不純物をドープすることで低温領域においても高電子移動度を得ることができる）。
更に、本発明者らは、絶縁性又は高抵抗のＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ混晶層を薄いＩｎＳｂ薄膜の上に成長させた場合についても調べて研究を重ねた。その結果、ＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ混晶層がＩｎＳｂ薄膜上に形成された場合は、余りＩｎＳｂの特性を低下させないことが明らかとなった。第２のＡｌＩｎＳｂ混晶の結晶成長時の基板温度は、ＩｎＳｂの結晶成長の最適温度から±５℃以内の最適値を選択し定められる。特にＡｌＩｎＳｂの成長のスタートの基板温度は、ＩｎＳｂの結晶成長の最適温度と同じであることが最も好ましいが±５℃以内で定めてもよい。
ＩｎＳｂ層が極めて薄い場合、表面が空気に触れたり、あるいは、ホール素子や磁気抵抗素子など磁気センサを製作した場合、保護膜として使われるＳｉＯ２やＳｉ３Ｎ４などの無機質膜との接触、あるいは、樹脂パッケージしたときのストレスや異質の有機材料の影響などで大きく特性を低下させる場合が頻繁に起きる。ＩｎＳｂに直接保護膜を形成したときは、４０〜７０％の特性低下がみられたが、ＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ混晶層をＩｎＳｂ薄膜上に形成した場合は、この混晶膜の形成によるＩｎＳｂの特性は低下しない。この混晶層を介して上述した保護層であるＳｉＯ２やＳｉ３Ｎ４を形成した場合は、上述した保護膜の大きな影響や、更に、樹脂パッケージしたときのストレスや異質の有機材料の影響などが極めて小さくなることがわかった。この結果、保護層形成によるＩｎＳｂ層の４０〜７０％の特性低下は高々３％程度の値に減少することが観察された。
すなわち、ＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ混晶層は、ＩｎＳｂ層の特性を劣化させず、更に、上述したような保護膜やパッケージの影響によるＩｎＳｂ層の特性劣化を防止するための半導体保護層的働きが大きいことが明らかとなった。
このようなＩｎＳｂ薄膜の動作層の上に形成された絶縁性の薄層若しくは保護層は、キャップ層（または半導体保護層）とも呼ばれる。また、このような絶縁性の半導体保護層であるＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ混晶層は、バンドギャップがＩｎＳｂと比較して大きいのでＩｎＳｂ層が極めて薄いときは、ＩｎＳｂの量子井戸を構成するポテンシャルのバリヤ層としての働きもするので、ポテンシャルのバリヤ層、あるいは単にバリヤ層と呼ばれることもある。ＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ半導体保護層上に、更に、ＧａＡｓ層を形成し両者の組み合わせでより強固な保護層とする場合も多い。このＧａＡｓ層はＡｌＧａＩｎＳｂ層に比べて耐酸化性が優れており頻繁に使われる。ＡｌＧａＩｎＳｂの成長時の基板温度と同じが好ましいが特に大きな制限は無い。
本発明者らは、上述したような格子のマッチングに関する前述の条件が必要ではあるが、ＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ混晶層は、ＩｎＳｂとの格子ミスマッチが０．２５％〜１．０％の範囲であれば、ＩｎＳｂの薄膜の表面保護層として極めて有効である事を見いだした。この表面保護層の場合は、その上にＩｎＳｂを、結晶成長をしないのでＸ線で示される半値幅の条件は余り影響しないことも分かった。
しかし、量子井戸などのバリヤとして使う場合は、ＩｎＳｂの厚みが極めて薄いのでヘテロ界面に形成するバッファ層と同じく結晶性が問題となり、上述したような格子のマッチングに関する条件やＸ線の半値幅の条件がＩｎＳｂの高電子移動度を得るために必要となる。その程度はＩｎＳｂの膜厚に依存し、薄くなるに従って優れた結晶性が要求される。
このようなキャップ層を形成した場合は、キャップ層と接してＩｎＳｂ薄膜の表面付近に形成される低電子移動度の層が、キャップ層が無い場合に比較して薄く、３０ｎｍ以下、又は２０ｎｍ以下、更には、１０ｎｍ以下で、最小値は０，５ｎｍで極めて薄くなる。
このような検討結果から本発明者らは、エピタキシャル成長したＩｎＳｂ薄膜積層体を気センサ部に使う高感度ＩｎＳｂ薄膜ホール素子において、１）磁気センサ部のＩｎＳｂ薄膜の基板とのヘテロ界面付近に形成される低電子移動度層の厚さを極めて薄くする積層構造を見いだした。更には、２）基板と反対側にあるＩｎＳｂ薄膜の表面に近接して形成される低電子移動度層を薄くする技術、すなわち、自然に形成される場合もあるが、多くの場合は、ホール素子を製作する工程で、直接ＩｎＳｂに接して保護膜を形成した場合や樹脂パッケージ等による表面の歪みなどによって磁気センサ部のＩｎＳｂ表面近傍に素子製作工程でやむを得ず形成される低電子移動度層を極めて薄くする技術を見いだした。
このように、本発明者らは、薄膜積層体のＩｎＳｂ導電層薄膜のパッシベーション保護膜の形成に伴う特性変動や磁気センサの樹脂パッケージに伴う感磁面の歪みやストレスによって生じる特性変動を極めて少なくするＩｎＳｂの表面保護層、すなわち、キャップ層または半導体保護層の技術を見いだした。また、半導体保護層はＩｎＳｂと格子定数が近い絶縁性のＩＩＩ―Ｖ族化合物半導体の薄層が好ましく優れていることも見出した。
この結果、本発明者らは、初めてＩｎＳｂの厚さが極めて薄い０．１５μｍ又はそれより薄い場合であっても電子移動度が３０，０００ｃｍ２／Ｖｓ以上の値が、０．０５μｍであっても電子移動度２０，０００ｃｍ２／Ｖｓもしくはそれ以上が得られる技術を確立すると共にホール素子や磁気抵抗素子などの高感度で実用的な磁気センサの磁気検出部に応用し、高感度ＩｎＳｂ薄膜磁気センサを製作する技術を完成した。
すなわち、本発明者らは、ヘテロ界面の低電子移動度層が極めて薄い、若しくはＩｎＳｂ表面の低電子移動度層を極めて薄くした薄膜積層体を製作し、更には、前記両低電子移動度層が極めて薄いＩｎＳｂホール素子や磁気抵抗素子のような磁気センサ及びその製作技術を完成、実現した。更に、本発明の薄膜積層体やＩｎＳｂ磁気センサでは、磁気センサ部のＩｎＳｂ薄膜にドナー原子がドープされていても、ドープされていない、いずれの場合も低電子移動度層が極めて薄くすることが可能である。本発明の結果はドーピングしたＩｎＳｂホール素子においても、アンドープのＩｎＳｂホール素子いずれの場合も、低電子移動度層が極めて薄いＩｎＳｂホール素子の製作が可能である。磁気抵抗素子の場合も同様である。
すなわち、基板上にエピタキシャル形成されたＩｎＳｂ薄膜の導電層を動作層とし、この動作層の少なくとも一方の側には、この動作層より高抵抗又は絶縁性若しくはｐ型の伝導性を示す層でバンドギャップがＩｎＳｂより大きい層であるＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ混晶層（０≦ｘ、ｙ≦１）が形成されており、Ａｌの原子の含有率がｘ＝５．０％から１７％の範囲（０．０５≦ｘ≦０．１７）、若しくは、ＩｎＳｂ導電層と接する絶縁性の混晶層（ＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ）との格子不整合が０．２５％から１．０％の範囲のいずれかであることを特徴とし、かつ、Ｘ線回折のロッキングカーブの上記混晶層に対応するピークの半値幅が１３００秒以下のＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ混晶層と直接接したＩｎＳｂ薄膜を動作層とする薄膜積層体を磁気センサ部として有する高感度ＩｎＳｂ薄膜磁気センサである。
基板上にエピタキシャル形成され，室温の電子濃度が１．２×１０１６〜５．０×１０１８ｃｍ−３の範囲にあるＩｎＳｂ薄膜を動作層とし、この動作層の少なくとも一方の側には、この動作層より高抵抗又は絶縁性若しくはｐ型の伝導性を示す層でバンドギャップがＩｎＳｂより大きい層であるＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ混晶層（０≦ｘ、ｙ≦１）が形成されており、Ａｌの原子の含有率がｘ＝５．０％から１７％の範囲（０．０５≦ｘ≦０．１７）、若しくは、ＩｎＳｂ導電層と接する絶縁性の混晶層（ＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ）との格子不整合が０．２５％から１．０％の範囲のいずれかであることを特徴とし、かつ、Ｘ線回折のロッキングカーブの上記混晶層に対応するピークの半値幅が１３００秒以下のＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ混晶層と直接接したＩｎＳｂ薄膜を動作層とする薄膜積層体の磁気センサ部を有する高感度ＩｎＳｂ薄膜磁気センサである。
基板上にエピタキシャル形成され、室温の電子濃度が１．２×１０１６〜５．０×１０１８ｃｍ−３の範囲にあるＩｎＳｂ薄膜を動作層とし、この動作層の少なくとも一方の側には、この動作層より高抵抗又は絶縁性若しくはｐ型の伝導性を示す層でバンドギャップがＩｎＳｂより大きい層であるＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ混晶層（０≦ｘ、ｙ≦１）が形成されており、Ａｌの原子の含有率がｘ＝５．０％から１７％の範囲（０．０５≦ｘ≦０．１７）、若しくは、ＩｎＳｂ導電層と接する絶縁性の混晶層（ＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ）との格子不整合が０．２５％から１．０％の範囲のいずれかであることを特徴とし、かつ、Ｘ線回折のロッキングカーブの上記混晶層に対応するピークの半値幅が１秒以上１３００秒以下のＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ混晶層と直接接し、かつ、Ｓｎ，Ｓｉ，Ｓ，Ｔｅ，Ｓｅなど、ＩｎＳｂに対するドナー不純物がドープされたＩｎＳｂ薄膜を動作層とする薄膜積層体の磁気センサ部を有する高感度ＩｎＳｂ薄膜磁気センサである。
基板上にエピタキシャル形成され、室温の電子濃度が１．２×１０１６〜５．０×１０１８ｃｍ−３の範囲にあるＩｎＳｂ薄膜を導作層とし、この動作層の少なくとも一方の側には、この動作層より高抵抗又は絶縁性若しくはｐ型の伝導性を示す層でバンドギャップがＩｎＳｂより大きい層であるＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ混晶層（０≦ｘ、ｙ≦１）が形成されており、ＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ混晶層はＡｌの原子の含有率がｘ＝５．０％から１７％の範囲（０．０５≦ｘ≦０．１７）又は（０．０５≦ｘ＋ｙ≦０．１７）、若しくは、ＩｎＳｂ導作層と接する絶縁性の混晶層（ＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ）との格子不整合が０．２５％から１．０％の範囲のいずれかであり、かつ、Ｘ線回折のロッキングカーブの上記混晶層に対応するピークの半値幅が１３００秒以下であることを特徴とし、更に、ＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ混晶層（０≦ｘ、ｙ≦１）とのヘテロ界面に接して形成された低電子移動度の層の厚さが０．５ｎｍ以上３０ｎｍ以下であるＩｎＳｂ薄膜を動作層とする薄膜積層体であり、この薄膜積層体からなる磁気センサ部を有する高感度ＩｎＳｂ薄膜磁気センサである。
基板上にエピタキシャル形成されたＩｎＳｂを導電層とし、この動作層の少なくとも一方の側には、この動作層より高抵抗又は絶縁性若しくはｐ型の伝導性を示す層でバンドギャップがＩｎＳｂより大きい層であるＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ混晶層（０≦ｘ、ｙ≦１）が形成されており、Ａｌの原子の含有率がｘ＝５．０％から１７％の範囲（０．０５≦ｘ≦０．１７）であり、かつ、ＩｎＳｂ導電層と接する絶縁性の層（ＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ）との格子不整合が０．２５％から１．０％の範囲であることを特徴としたＩｎＳｂ薄膜の動作層を有する薄膜積層体からなる磁気センサ部を有する高感度ＩｎＳｂ薄膜磁気センサである。更に、ＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ混晶層のシート抵抗値が１０ＫΩ以上２０００ＭΩ以下であることを特徴としている薄膜積層体の磁気センサ部を有する高感度ＩｎＳｂ薄膜磁気センサである。
更に、基板上にエピタキシャル形成されたＩｎＳｂ薄膜を導作層とし、この動作層の少なくとも一方の側には、この動作層より高抵抗又は絶縁性若しくはｐ型の伝導性を示す層でバンドギャップがＩｎＳｂより大きい層であるＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ層が形成されており、ＡｌもしくはＧａの原子の含有率がｘ＋ｙ＝５．０％から１７％の範囲（０．０５≦ｘ＋ｙ≦０．１７）であり、両者の（接する面での）バンドギャップ差が好ましくは０．３ｅＶ以上２．４ｅＶ以下、かつ、ＩｎＳｂの導電層と接する絶縁性の層との格子不整合が０．２５％から１．０％の範囲であり、更に、ＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ層のシート抵抗値が１０ＫΩ以上２０００ＭΩ以下であることを特徴としたＩｎＳｂ薄膜積層体を磁気センサ部とした高感度ＩｎＳｂ薄膜磁気センサである。
本発明では、ＩｎＳｂ動作層とＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ混晶層とのヘテロ界面近傍に形成される低電子移動度の層の厚さが、好ましくは２０ｎｍ以下、より好ましくは１０ｎｍ以下であることを特徴としたＩｎＳｂ薄膜積層体からなる磁気センサ部を有する高感度ＩｎＳｂ薄膜磁気センサである。また、ＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ混晶層とＩｎＳｂが接するヘテロ界面でのバンドギャップ差は、ＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ層が絶縁若しくは高抵抗であればよいので、特に限定はしないが好ましくは０．３ｅＶ以上である。更に、磁気センサ部がホール素子、ホール効果を利用する素子、磁気抵抗素子又は磁気抵抗効果を利用する素子であることを特徴とする高感度ＩｎＳｂ薄膜磁気センサである。
ＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ混晶層のＸ線回折のピーク値における半値幅は、好ましくは１０００秒以下、より好ましくは５００秒以下である。
磁気センサ部のＩｎＳｂ薄膜の厚さは特に限定はしないが、好ましくは、８ｎｍ以上２，０００ｎｍ以下、更に、好ましくは１，０００ｎｍ以下、より好ましくは、５００ｎｍ以下、最も好ましい領域は３００ｎｍ以下であることを特徴とする高感度ＩｎＳｂ薄膜磁気センサである。
また更に、２００ｎｍ以下では本発明の効果は著しく、１００ｎｍ以下であっても極めてＩｎＳｂの電子移動度が大きく、磁界で高感度、かつ入力抵抗値の大きな磁気センサが製作できる。
動作層のＩｎＳｂ薄膜層のＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ混晶層とのヘテロ界面に接して形成される低電子移動度層の許される厚さは、ＩｎＳｂ動作層の厚さによって異なる。１５０ｎｍ以上の厚さでは３０ｎｍであってもよいが、より小さい厚さが好ましい。また、１００ｎｍ以下のＩｎＳｂ動作層の場合は、低電子移動度の厚さは２０ｎｍ以下が好ましく、更に、５０ｎｍ以下の場合は、低電子移動度層の厚さは５ｎｍ以下にすることが必須である。すなわち、動作層の厚さの２０％以下に低電子移動度層の厚さをすることが必須である。混晶層のＸ線回折のピーク値における半値幅は小さい値が好ましいが、動作層のＩｎＳｂ薄膜の厚さが薄いときはより小さい値が好ましく、ＩｎＳｂの厚さが２００ｎｍ以下では１３００秒以下でもよいが１０００秒以下は好ましく、５００秒以下は更に好ましい。この様な条件はＡｌＧａＩｎＳｂ層の厚さを０．７μｍ乃至１．０μｍにすると得られる。
以上の説明において、基板上に形成された絶縁層であるＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ混晶層の上に成長したＩｎＳｂ薄膜動作層を例に示したが、ＩｎＳｂ薄膜動作層の上面（基板と反対側の面）に上述したと同様の絶縁層であるＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ混晶層（０≦ｘ、ｙ≦１）で、ＡｌとＧａの原子の含有率（ｘ＋ｙ）が５．０％から１７％の範囲（０．０５≦ｘ＋ｙ≦０．１７）、若しくは、ＩｎＳｂ導電層と接する絶縁性のＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ混晶層との格子不整合が０．２５％から１．０％の範囲のいずれかである混晶層が形成される場合もある。更に、この場合、必須ではないが、ＩｎＳｂ薄膜動作層の上面に形成される絶縁層であるＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ混晶層の（００４）格子面からのＸ線回折によるロッキングカーブの半値幅が１３００秒以下である結晶性であることが好ましい事はもちろんである。
一般に、空気層と触れるＩｎＳｂ薄膜動作層の表面に形成される低電子移動度層は薄く最大でも５０ｎｍ以下と推定されるが、信頼性付与や保護層の目的でＩｎＳｂ表面に磁気センサ制作時に形成される無機質の保護層、例えば、Ｓｉ３Ｎ４，ＳｉＯ２等が形成された場合は、形成時のダメージや形成後の格子不整合や面内の歪みなどによる、ＩｎＳｂ表面層のダメージ層の厚さはこれより大きく、ＩｎＳｂ薄膜の電子移動度などの特性が大きく損なわれる場合がしばしばである。このダメージによって形成されるＩｎＳｂの低電子移動度層（この場合はダメージ層といってもよい）は，保護膜などの形成による大きなＩｎＳｂ薄膜の特性劣化やその膜厚依存性から５０〜１００ｎｍの厚さに及ぶ。これら保護膜形成による特性変化は、一般的に素子製作工程での変動として把握され、低減が必須である。ＩｎＳｂ動作層が極めて薄い場合は、これら工程変動値は極めて大きく、高感度の磁気センサ製作を不可能となる。
このようなＩｎＳｂの保護膜形成や形成工程での衝撃などに伴うＩｎＳｂ層の表面付近のダメージを防止する目的で本発明では絶縁性の半導体保護層をＩｎＳｂの上面に接して形成する場合もある。
このように、ＩｎＳｂ層に接して形成される薄層は半導体保護層は絶縁性の化合物半導体薄層が好ましく用いられる。また、この半導体保護層は、ＩｎＳｂの表面にダメージを与えないためにＩｎＳｂとの格子ミスマッチが小さい材料が選ばれる。このため、ＩｎＳｂの表面に接して形成される低電子移動度の層の厚さの低減にも適切な条件が選ばれれば効果がある。
従って、本発明では、ＩｎＳｂ薄膜動作層の上面（基板と反対側の面）にＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ混晶層が、主としてＩｎＳｂ動作層の表面部分を保護層やパッケージの樹脂などからの歪みやそれらを形成する素子製作工程でのダメージからの保護する目的で形成される。
この場合は、ＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ混晶層をＩｎＳｂの表面に形成することにより、保護膜の形成時にＩｎＳｂ薄膜の表面に形成される低電子移動度の厚いダメージ層形成を防止、若しくは厚さを極小にする事が可能である。例えば、この層の形成により、ＩｎＳｂ薄膜表面の低電子移動度層は自然表面の場合と同じか更に少ない厚さにすることが可能である。すなわち、表面の低電子移動度層の厚さが基板とＩｎＳｂの界面の場合と同様、極小になる。動作層のＩｎＳｂ厚さが０．５μｍ以下の場合は、ＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ混晶層をＩｎＳｂ薄膜の上面に接して形成する効果は特に顕著であり、好ましく行われる。このような役割の、ＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ混晶層はキャップ層と呼ぶこともある。従って、ＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ混晶層は磁気センサ部のＩｎＳｂ薄膜の上下の面に接して形成されることがＩｎＳｂ薄膜ホール素子など、本発明のＩｎＳｂの薄膜積層体を感磁部と摺る磁気センサを製作する上では最も好ましい。更に、ＡｌＧａＩｎＳｂ保護層上に、更に、ＧａＡｓ層を形成し両者の組み合わせでより強固な保護層とする場合もある。このＧａＡｓ層はＡｌＧａＩｎＳｂ層に比べて耐酸化性が優れており頻繁に使われる。
ＩｎＳｂ動作層の厚さが、８ｎｍ以上２００ｎｍ以下、すなわち、２００ｎｍ以下ではＩｎＳｂ薄膜の両面にＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ混晶層を形成し、低電子移動度層を低減するとともに工程変動の低減や防止の必要があり、本発明では好ましく行われる。１００ｎｍ以下の動作層、更には、６０ｎｍ以下のＩｎＳｂ動作層を有する磁気センサを製作する本発明の場合は、量子井戸構造の製作の目的、すなわち、キャリアである電子をＩｎＳｂ動作層中に閉じこめる目的にも用いられる。
このように、本発明ではＩｎＳｂ薄膜動作層の上面（基板と反対側の面）にＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ混晶層が形成される場合もあり、その場合にも等しく上述のＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ混晶層やＩｎＳｂ動作層の低電子移動度層の低減などに関することは上下の面近傍において等しく成り立つ事である。低電子移動度の層の厚さも上下の面において同じレベルの厚さになる。
また、本発明では、磁気センサ部のＩｎＳｂ薄膜は分子線エピタキシーなどの方法で製作されるが制御された所望の電子移動度やシート抵抗値などの物性値が得られれば、ＭＯＣＶＤなど他の方法であってもよく、方法にはこだわらない。また、本発明では、ＩｎＳｂ薄膜動作層は単結晶でも多結晶でも良いが、単結晶はより好ましい材質である。
本発明によれば、基板上に形成されたＩｎＳｂ薄膜であるＩｎＳｂ動作層と、このＩｎＳｂ動作層より高抵抗又は絶縁性を示し、バンドギャップがＩｎＳｂより大きい層である第１のＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ混晶層（０≦ｘ、ｙ≦１）と、第１のＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ混晶層と同じ第２のＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ混晶層が、ＩｎＳｂ動作層に対して基板と接する面と逆の面上に設けられた絶縁性の半導体保護層として備えられ、第１のＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ混晶層は、基板とＩｎＳｂ動作層との間に設けられ、ＡｌとＧａの原子の含有率（ｘ＋ｙ）が、５．０％から１７％の範囲（０．０５≦ｘ＋ｙ≦０．１７）又はＩｎＳｂ動作層と接する第１のＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ混晶層との格子不整合が、０．２５％から１．０％の範囲であるので、高感度で磁束密度が直接検出でき、かつ消費電力や消費電流の少ない微小なＩｎＳｂ薄膜磁気センサに用いられる薄膜積層体及びそれを用いた高感度ＩｎＳｂ薄膜磁気センサを実現することができる。
本発明の薄膜積層体を磁気センサ部としたＩｎＳｂ薄膜磁気センサの一実施形態を示す断面構成図である。 本発明の薄膜積層体を磁気センサ部としたＩｎＳｂ薄膜磁気センサの一実施形態を示す上面から見た構造図である。 本発明の薄膜積層体を磁気センサ部としたＩｎＳｂ薄膜磁気センサの他の実施形態を示す断面構造図である。 本発明の薄膜積層体を磁気センサ部としたＩｎＳｂ薄膜磁気センサの他の実施形態を示す上面から見た構造図である。 本発明のＩｎＳｂ薄膜磁気センサのＩｎＳｂ薄膜からなる磁気センサ部の基本となる薄膜積層体の断面構成図である。 本発明のＩｎＳｂ薄膜磁気センサのＩｎＳｂ薄膜からなる磁気センサ部の他の薄膜積層体の断面構成図である。 本発明のＩｎＳｂ薄膜磁気センサの磁気センサ部のさらに詳細な薄膜積層体の断面構成図である。 本発明のＩｎＳｂ薄膜磁気センサのさらに他の実施形態を示す図である。 本発明のＩｎＳｂ薄膜磁気センサのさらに他の実施形態を示す図で、ＩｎＳｂ薄膜の表面に絶縁性の半導体保護層が形成されているホール素子の断面構造図である。 本発明のＩｎＳｂ薄膜磁気センサのさらに他の実施形態を示す図で、ＩｎＳｂ薄膜の表面に絶縁性の半導体保護層及び保護層が形成されているホール素子の断面構造図である。 本発明のＩｎＳｂ薄膜磁気センサの磁気センサ部のさらに詳細な他の薄膜積層体の断面構造図である。 本発明の混晶層の含有率と電子移動度の関係を示す図である。 ＧａＡｓ基板上に直接形成したＩｎＳｂ薄膜の膜厚と電子移動度の関係及び本発明の薄膜積層体（ＧａＡｓ基板上にＡｌＩｎＳｂ層の上に形成され、更にＩｎＳｂ層上にＩｎＳｂ薄層が形成され、更にＩｎＳｂ層の上面にはＡｌＩｎＳｂ層とＧａＡｓ層が形成されている場合）と電子移動度の関係を示す図である。
以下、図面を参照して本発明の実施形態について説明する。
（実施形態１）
図１Ａ，図１Ｂは、本発明のＩｎＳｂ薄膜を動作層とする薄膜積層体を磁気センサ部としたＩｎＳｂ薄膜磁気センサの一実施形態を示す図で、ＩｎＳｂ薄膜を磁気センサ部若しくは磁界検出部としたＩｎＳｂ薄膜磁気センサであるホール素子の構成図で、図１Ａ）は断面構造図、図１Ｂは上面から見た構造図である。
図中符号１は基板、２はＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ混晶層（絶縁層）、３は動作層で、磁界の印加によりホール効果を生じるＩｎＳｂ薄膜、４（４１，４２，４３，４４）は、外部接続用の４個の端子電極、５は電極引き回し部分、６はリードに接続されているワイヤー示している。図１Ａで中央部の磁気センサ部が本発明の薄膜積層体の断面構造を示している。
本発明のＩｎＳｂ薄膜磁気センサは、基板１上にＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ混晶層（絶縁層）２が設けられ、さらにその上に、磁界の印加によりホール効果を生じるＩｎＳｂ薄膜、つまり動作層３が設けられ、この動作層３の端部には、図１Ｂに示すように、電極引き回し部分５を介して端子電極４がそれぞれ設けられている。また、この端子電極４の各々にはワイヤー６が取り付けられている。
このように、基板１上に形成されたＩｎＳｂ薄膜であるＩｎＳｂ動作層３と、このＩｎＳｂ動作層３より高抵抗又は絶縁性、若しくはｐ型の伝導性を示し、バンドギャップがＩｎＳｂより大きい層であるＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ混晶層（０≦ｘ、ｙ≦１）２とを備えている。
この混晶層２は、図９に示すように、ＡｌとＧａの原子の含有率（ｘ＋ｙ）が、５．０％から１７％の範囲（０．０５≦ｘ＋ｙ≦０．１７）で、かつ（００４）格子面からのＸ線回折によるロッキングカーブの半値幅が１秒以上１３００秒以下で、基板１とＩｎＳｂ動作層３との間に存在するように構成されている。なお、図９においては、Ｇａを含んでいない場合についての電子移動度をグラフに示しているが、これは上記ｙ＝０の場合で、このときはＡｌｘＩｎ１−ｘＳｂ混晶層であり、ｘの範囲が０．０５≦ｘ≦０．１７のとき、電子移動度が大きいことを示している。
（実施形態２）
図２Ａ，図２Ｂは、本発明のＩｎＳｂ薄膜を動作層とした薄膜積層体を磁気センサ部としたＩｎＳｂ薄膜磁気センサの他の実施形態を示す図で、２端子で複数のショートバー電極を有する磁気抵抗素子の構成図である。図２Ａは断面構造図、図２Ｂは上面から見た構造図である。図１Ａ，図１Ｂと同じ機能を有する構成要素には同一の符号を付してある。図中符号３は動作層で、磁界の印加により抵抗変化を示す層である。
図中符号７（７１，７２）は、２個の端子電極、８は磁気抵抗変化を大きくするためのショートバー電極を示している。磁気抵抗素子部、すなわち磁気センサ部は、両端に外部接続用の２個の端子電極７を備え、これらの端子電極７１と端子電極７２の間に設けられたＩｎＳｂ薄膜３には、複数のショートバー電極８が配置されている。
本発明のＩｎＳｂ薄膜を動作層にした薄膜積層体の基板１は、通常は高温度で安定な物質からなり、絶縁性、又は高抵抗で表面が平坦な基板が用いられる。このため、表面が平滑な結晶面が得られる絶縁性の単結晶基板が好ましく用いられる。特に、ＧａＡｓやＩｎＰ等の絶縁性の基板は好ましく用いられる。または、表面に絶縁性、又は高抵抗の薄層が形成せられており、実質的に絶縁性、又は高抵抗で形成せられた薄層の表面が平坦な基板と同等であればよい。
また、表面に薄い絶縁層を形成したＳｉ単結晶基板はその表面にＧａＡｓ等の絶縁性の化合物半導体層を更にのせることでＩｎＳｂと結晶構造の同じ絶縁性の平滑な表面が得られるので基板として好ましく用いられる。絶縁性がよいサファイアも好ましい基板である。
（実施形態３）
図３は、本発明のＩｎＳｂ薄膜磁気センサのＩｎＳｂ薄膜からなる磁気センサ部の基本となる薄膜積層体の断面構成図である。
基板１上には、ＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ混晶層である絶縁層２が設けられ、さらにその上に、磁界の印加によりホール効果や抵抗変化を生じるＩｎＳｂ薄膜の動作層３が磁気センサ部として設けられている。
（実施形態４）
図４は、本発明のＩｎＳｂ薄膜磁気センサのＩｎＳｂ薄膜からなる磁気センサ部の他の薄膜積層体の断面構成図で、基板の表面にＳｉＯ２のような絶縁物や半導体からなる絶縁性又は高抵抗の薄層が形成されている。符号１（１１，１２）は基板で、第１の基板１１の表面に絶縁性又は高抵抗の薄層である基板表面層１２が設けられている。この基板表面層１２上には、ＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ混晶層（絶縁層）２が設けられ、さらにその上には、動作層３が設けられている。
また、本発明で用いられる基板１は、耐熱性があり絶縁性であればよい。更に、絶縁性、若しくは高抵抗のＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ混晶層２がその上に成長できれば、特に絶縁性には必ずしも拘らない。また、図４に示したように、基板１１は絶縁性であることは好ましいが、図４に示すような絶縁性、若しくは高抵抗の基板表面層１２が形成できれば、基板１１は導電性があっても良い。
次に、基板１の表面は平坦でなくてはならない。ここで言う平坦とは、表面凹凸が０．２ｎｍ以上１０ｎｍ以下、好ましくは５ｎｍ以下、更に、より好ましくは１ｎｍ以下であって、最適な場合は基板の表面に基板を構成する原子からなる結晶の格子面が一原子層の平坦さで格子面に平行に並んでいる状態、すなわち基板は単結晶基板であって結晶の格子面からなる原子一層以下の平坦性が好ましい。若しくは、一格子面の間隔以下の平坦性が最も好ましい平坦性である。
基板１は、絶縁性または高抵抗であれば、単結晶、多結晶、アモルファス状態など特に問わないが、最も好ましいのはＩｎＳｂと同じ結晶構造の単結晶がよく、更にはＩＩＩ−Ｖ族の化合物半導体の単結晶が良く、ＧａＡｓやＩｎＰ、ＧａＮ等の絶縁又は半絶縁基板は好ましい。
これらの単結晶基板の表面は結晶格子面に沿って形成されていることが好ましく、更にはその上に結晶成長がし易いように結晶面からある角度を持って形成されていても良い。例えば、ＧａＡｓの基板の例では（１００）、（１１１）、（１１０）等の基板面から０から１０度程度の範囲で傾けられた表面が形成される場合があり好ましい。基板１の表面は、上述したインデックス面に拘らず使える。近年結晶成長が試みられている高インデックスの面でも良い。また更に、基板１は、高抵抗の単結晶Ｓｉやサファイア、高耐熱ガラス、セラミック基板でも良い。また、基板１は、少なくとも４００℃に加熱したとき分解したりしない基板であることが好ましい。
（実施形態５）
図５は、本発明のＩｎＳｂ薄膜磁気センサの磁気センサ部のさらに詳細な他の薄膜積層体の断面構成図で、ＩｎＳｂ薄膜とＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ混晶層２と基板とのヘテロ界面のＩｎＳｂ薄膜の内部に形成された低電子移動度層を示す図で、符号３１は低電子移動度層を明確に表示している。
図５の磁気センサ部の断面に示すように、基板１上には絶縁層２が設けられ、その上には、動作層３が設けられ、この、動作層３内には、一般には低電子移動度層３１が形成されている。基板１の表面に形成する絶縁層２は、ＡｌＧａＩｎＳｂ層のようなＩＩＩ−Ｖ族の化合物半導体からなる絶縁層が好ましく用いられる。用いられる層としては、絶縁性又は高抵抗ＧａＡｓやＩｎＰの薄層やＧａＮの薄層等が用いられてもよい。さらに、絶縁性、若しくは高抵抗のＡｌ、Ｇａ及びＳｂからなる３元混晶，Ａｌ、Ｇａ、Ａｓ及びＳｂからなる４元の混晶、更に、Ａｌ、Ｉｎ、Ｇａ、Ａｓ及びＳｂからなる５元混晶やこれらに準じる多元の混晶等が好ましく用いられてもよい。また、これらの多元の混晶に更に必要に応じて新たな元素が加えられても良いが、この場合も本発明の技術的範囲である。
ところで、２元、３元、４元、５元の混晶の表記は、ＩＩＩ−Ｖ族の化合物半導体では、一般に、ＡｌｘＩｎｙＧａｚＡｓαＳｂβＮγ、ｘ＋ｙ＋ｚ＝１、α＋β＋γ＝１、と記すことができる。この場合、簡略化のために、例えば、５元の混晶の場合ＡｌＩｎＧａＡｓＳｂなどと本明細書で記す場合もあるが前記の意味である。更に、１２の絶縁層についてであるが、この１２の絶縁層は順次組成を変化（ｘ、ｙ、ｚ、α、βを変化）させた傾斜組成状態で複数形成しても良い。また、複数の層から構成する替わりに１層で組成を連続的に変化させることで絶縁層を構成しても良い。このような化合物半導体の絶縁層または高抵抗層１２の最上面はＩｎＳｂと格子定数の近い単結晶または多結晶層、混晶層を成長させるためにＩｎＳｂと同じ結晶構造の単結晶または多結晶であることが好ましい。
単結晶サファイア基板やＳｉ、ガラス、石英ガラスＳｉＯ２、Ａｌ２Ｏ３からなるアルミナ基板等のＩＩＩ−Ｖ族の化合物半導体と異なった材質の基板を用いる場合は、そのままでも良いが、より好ましくは、その表面にＩＩＩ−Ｖ族の化合物半導体からなる絶縁層または高抵抗層１２を形成することが必要であり、その形成が好ましい。更に、その層の最上面はＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ単結晶、または、表面が平滑な多結晶層を成長させるためにＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂと同じ結晶構造の単結晶または多結晶が形成されていることがより好ましい。
また、Ｓｉ単結晶を基板として用いる場合は、導電性があるので、Ｓｉの表面に直接絶縁性のＧａＡｓ、ＡｌＧａＡｓ等のＩＩＩ−Ｖ族の化合物半導体の絶縁または高抵抗層を形成することや更に好ましくは、より基板との絶縁性を確実にする目的でＳｉの表面にＳｉＯ２、Ａｌ２Ｏ３や希土類金属の絶縁性酸化物、Ｓｉ３Ｎ４など絶縁性の窒化物等の絶縁層を少なくとも一層予め形成した後、その層の最上面はＡｌＩｎＳｂなどの単結晶または表面が平滑な多結晶層を成長させるためにＡｌＩｎＳｂなどと同じ結晶構造の単結晶または多結晶が形成されていることがより好ましい状態として行われる。
上述したように、本発明では、図１Ａ、図２Ａ、更には図３に示したような構成で、結晶成長に関わらない元素である、水素、ヘリウム、ＣＯ２、各種炭化水素、酸素、窒素（窒化物の形成時は除外される）等の全ガス圧が８×１０−９Ｔｏｒｒ以下の超高真空中で、分子線エピタキシー法（ＭＢＥ法）により、基板１の表面上にＩｎＳｂ動作層３より高抵抗又は絶縁性、若しくはｐ型の伝導性を示す層で、且つバンドギャップがＩｎＳｂより大きい層であるＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ混晶層（０≦ｘ、ｙ≦１）を形成する。この混晶層はＡｌとＧａの原子の含有率（ｘ＋ｙ＝）が５．０％から１７％の範囲（０．０５≦ｘ＋ｙ≦０．１７）、若しくは、ＩｎＳｂ導電層との格子不整合が０．２５％から１．０％の範囲のいずれかであり、かつ、この混晶層はＸ線回折により評価した結晶性（結晶の質＝特性）にも特徴があり、（００４）格子面からのＸ線回折によるロッキングカーブの該混晶に対応するピークの半値幅（ＦＷＨＭ）が１３００秒以下である。
次いで、ＭＢＥ法により超高真空中で、特に、結晶成長に関わらない元素である、水素、ヘリウム、ＣＯ２、各種炭化水素、酸素、窒素（窒化物の形成時は除外される）等の全ガス圧が８×１０−９Ｔｏｒｒ以下でＩｎＳｂ薄膜動作層３を成長させることにより、厚さが極めて薄くても高い電子移動度を有するＩｎＳｂ導電層を有する高感度のホール素子や磁気抵抗素子などの磁気センサに用い得るＩｎＳｂ薄膜を製作する。このＩｎＳｂ動作層を含む薄膜の積層構造を所望の形状で加工し、当該ＩｎＳｂ薄膜を動作層とした磁気センサ部を有する高感度ＩｎＳｂ薄膜磁気センサを製作する。
従来例、すなわち、格子ミスマッチが１４％と大きいＧａＡｓ 基板上にＩｎＳｂ薄膜を直接成長した場合、ＧａＡｓとＩｎＳｂとのへテロ界面には、ＩｎＳｂ薄膜の厚さに関わらず、厚さで０．２μｍまたは２００ｎｍのオーダの低電子移動度の層（領域）が形成される。この低電子移動度層の存在のために従来はＩｎＳｂ層が薄い場合、例えば、０．３μｍ以下では高い電子移動度は得られなかった。しかるに、本発明では、ＩｎＳｂ薄膜動作層３との格子定数が極めて近いＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ層２の形成により、ＩｎＳｂ薄膜３とＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ層２とのヘテロ界面に接して出来る低電子移動度層３１の厚さが２０ｎｍ以下で極めて薄い。
この低電子移動度層の厚さが薄いことが本発明のＩｎＳｂ薄膜動作層を有する薄膜積層体の特徴である。このため動作層が薄くても本発明の場合大きなＩｎＳｂ動作層の電子移動度が得られる。また、本発明で、ＩｎＳｂ薄膜３の厚さにとくに限定はない。好ましく用いられる厚さは、８ｎｍ〜２０００ｎｍの範囲、より好ましくは８ｎｍ〜７００ｍｍである。
上述したように、図５には、本発明のＩｎＳｂ薄膜磁気センサの磁気センサ部の断面の一部が示されている。ＩｎＳｂ薄膜と基板とのヘテロ界面に出来る低電子移動度層３１を示した。この低電子移動度層３１で示した層の厚さが、本発明の条件を満たすＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ混晶層２の形成により極めて薄くなり、例えば、３０ｎｍ以下、または２０ｎｍ以下となる。すなわち、基板上に形成されたＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂとの格子の不整合が原因で、ＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ層とのヘテロ界面付近のＩｎＳｂ中に生じた欠陥に起因し、電流を運ぶ際にヘテロ界面を走行する電子数が激減し、かくして、低電子移動度のヘテロ界面の電子移動度への影響は極めて少なくなった。
この結果、ＩｎＳｂ薄膜が極めて薄くても電子移動度が飛躍的に増大した。すなわち、ＩｎＳｂ層が同じ厚さの場合、本発明の条件を満たすＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ層が形成された場合は、形成されていない場合に比較して数倍になる。例えば、８ｎｍ以上３００ｎｍ以下のＩｎＳｂ動作層の場合は、この差は特に顕著であり、電子移動度が飛躍的に向上し、高いシート抵抗値のＩｎＳｂ薄膜で高感度の磁気センサに使えるＩｎＳｂ薄膜を実現した。その結果、ＩｎＳｂの膜厚が０．３μｍ以下では、高感度のＩｎＳｂ薄膜磁気センサを実現できなかったが本発明により実現した。
また、この低電子移動度の層の厚さは、ＩｎＳｂ動作層の厚さにもよるが、一般的にはＩｎＳｂ動作層の厚さが０．３μｍ以下の場合は、ＩｎＳｂ動作層の厚さのおおむね２０％以下の厚さである。このようにして、本発明では格子不整合で形成されるヘテロ界面の低電子移動度層を薄くする条件が見いだされ、その結果、ＩｎＳｂ薄膜動作層が薄くても大きな電子移動度が得られる。かくして、本発明により高感度の磁気センサ材料技術や動作層のＩｎＳｂの電子移動度を大きくできる絶縁層技術が新たに生まれ、高感度のＩｎＳｂ薄膜磁気センサが実現した。さらには、それを応用した電子機器システムの新規機能の実現や付与、性能向上、低コスト化等大きな効用をもたらした。
本発明のＩｎＳｂ薄膜磁気センサは、一般には、図１Ａ、図２Ａあるいは図３に断面を示したような構造で使われる。ＩｎＳｂ薄膜磁気センサは応用において、極めて高度の耐久性や信頼性を要求されることもある。
（実施形態６）
図６は、本発明のＩｎＳｂ薄膜磁気センサのさらに他の実施形態を示す図で、ＩｎＳｂ薄膜の表面に絶縁層である保護層が形成されている図である。符号９は保護層を示している。図１に示した構造において、ＩｎＳｂ薄膜の動作層３上及び電極引き回し部分５の端部を覆うようにして保護層９が設けられている。この保護層は、一般には磁気センサの作成工程で形成される。
磁気センサ部のＩｎＳｂ薄膜の特性劣化を防止することや磁気センサに高度の信頼性、耐久性を付与する目的で、図６に示したように、ＩｎＳｂ薄膜からなる磁気センサ部表面にＩＩＩ−Ｖ族の化合物半導体とは異なった、無機物又は有機物の絶縁層である保護層９を形成することもしばしば行われる。
この場合、無機物の絶縁層である保護層９の好ましい材質例としては、Ｓｉ３Ｎ４、ＳｉＯ２、Ａｌ２Ｏ３、等がある。また、好ましい有機絶縁層の保護層９の例にはポリイミドやポリイミド系の有機絶縁層がある。また、この保護層９は、複数の材質からなる積層構造であっても良く、この積層構造は、複数の無機質層でも複数の有機物層でも良く、無機層、次いで有機層の積層された無機有機の複合層でも良い。
ところで、このような重要な保護層９であるが、ＩｎＳｂの厚さが１μｍ以上のときは、あまり問題とならないが、ＩｎＳｂの厚さが薄いときに保護層９をつけると大きな問題が生じる。すなわち、この様な無機物又は有機物の絶縁層９を薄いＩｎＳｂ薄膜上に直接形成すると、ＩｎＳｂ薄膜３の表面を傷つけ、電子移動度の大幅な低下が起きる。ＩｎＳｂの厚さにもよるが、表１にも示したが、その大きさは３０〜７０％以上である。特にＩｎＳｂの厚さが１μｍ以下、更には０．７μｍ以下、０．５μｍ以下、０．３μｍ以下のような極めて厚さが薄い場合は、この保護層９の影響は大きく、ＩｎＳｂ薄膜３の表面を形成時の衝撃や歪などにより、歪ませたり、あるいは傷つけ、電子移動度の大幅な低下が起きる。ＩｎＳｂの厚さにもよるがその大きさは３０〜７０％又はそれ以上である。更には、０．３μ以下では通常は４０％程度であるが条件によっては７０％以上にも及ぶことがあり、更に、厚さにもよるがＩｎＳｂのシート抵抗値の大きな変化等の特性の劣化を招く。
従って、このＩｎＳｂ薄膜を感磁部又は磁気センサ部にして高感度の磁気センサを製作しようとするとこの様な保護層９による大きなＩｎＳｂの特性変動により高感度の磁気センサを製作することが不可能になる。特に、ＩｎＳｂの厚さが０．５μｍ以下、０．３μｍ以下のような極めて厚さが薄い場合は、所望の特性のＩｎＳｂ薄膜であっても保護膜による特性劣化で高感度の素子製作は不可能である。
このような問題点を克服し、保護層９をつけても特性の劣化を防止するために、図７Ａ，図７Ｂに示した構造の本発明の薄膜積層体を磁気センサ部としたＩｎＳｂ薄膜磁気センサを示した。ホール素子の例でありその断面図を示している。
（実施形態７）
図７Ａ，図７Ｂは、本発明のＩｎＳｂ薄膜磁気センサのさらに他の実施形態を示す図である。図７Ａは、ＩｎＳｂ薄膜の表面に絶縁性の半導体保護層（キャップ層というときもある）１０が形成されているホール素子の断面構造図である。この半導体保護層１０は複数の層構造で形成される場合もあるがここでは簡単のために１層で表示した。
半導体保護層１０は、保護層９を直接ＩｎＳｂ動作層に接して形成すると保護層９との格子のミスマッチや保護層９を形成する工程での衝撃などでＩｎＳｂの特性劣化が大きいので、予めＩｎＳｂと格子のミスマッチが少ない化合物半導体からなる絶縁層をＩｎＳｂ上に形成し、保護層９を形成しても特性劣化が小さくなるようにする目的で形成される層である。したがって、代表的な好ましい半導体保護層は、ＡｌｘＩｎ１−ｘＳｂ混晶層が挙げられる。図７Ｂは、ＩｎＳｂ薄膜の表面に絶縁性の半導体保護層１０及び保護層９が形成されているホール素子の断面構造図である。
本発明では、動作層３に上にバンドギャップがＩｎＳｂより大きい層であるＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ層１０を形成することも屡々行われる。すなわち、ＡｌもしくはＧａの原子の含有率がｘ＋ｙ＝５．０％から１７％の範囲（０．０５≦ｘ＋ｙ≦０．１７）、若しくは、ＩｎＳｂの導電層と接する絶縁性の層との格子不整合が０．２５％から１．０％の範囲であり、シート抵抗値が１０ＫΩ以上あるＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ層１０をＩｎＳｂ薄膜のダメージを防止する絶縁性の半導体保護層を形成することも行われる。図７Ｂに示したように、この予め形成した絶縁性の半導体保護層１０の上に通常の保護層である保護層９を形成することが好ましく行われる。本発明の高感度ＩｎＳｂ薄膜磁気センサはこの様な絶縁性の半導体保護層１０がＩｎＳｂ薄膜に接して形成されて使われることが好ましいが、場合によっては、保護層９を省略して半導体保護層１０のみで製作される場合もある。
（実施形態８）
図８は、本発明のＩｎＳｂ薄膜磁気センサの磁気センサ部のさらに他の薄膜積層体の断面構造図で、ＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ半導体保護層１０と接するＩｎＳｂ薄膜の表面及びＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ混晶層２とのヘテロ界面に接して形成された低電子移動度層が示されている。
基板１上には絶縁層２が設けられ、その上には動作層３が設けられている。この動作層３内には、絶縁層２側に低電子移動度層３１が、反対側に低電子移動度層３２が形成されている。さらにその上には、絶縁性の半導体保護層１０が設けられている。
このような半導体保護層のメリットは、図８には、本発明のＩｎＳｂ磁気センサの磁気センサ部の薄膜積層体の断面を示してあるが、ＩｎＳｂ薄膜表面に自然に形成される低電子移動度層３２の厚さが通常は５０ｎｍ程度であるが、絶縁性の半導体保護層１０の形成により１０ｎｍ以下になり、その影響が少なくなりＩｎＳｂ薄膜の電子移動度が向上することである。ＩｎＳｂの膜厚が薄い場合は特に顕著である。このようにＩｎＳｂ層の下面と表面にＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ混晶層を配置したな構造にすることでＩｎＳｂの薄膜導電層は０．１μｍ以下の膜厚であっても高い電子移動度を示す。
本発明のＩｎＳｂ薄膜磁気センサは、磁気センサ部のＩｎＳｂ薄膜をＩｎＳｂと格子定数が近いＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ絶縁層２及びＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ半導体保護層１０若しくは半導体キャップ層１０でサンドイッチすることでＩｎＳｂの膜厚が薄くても極めて大きな電子移動度を得ることが出来る。特にＩｎＳｂ薄膜の両面にできる低電子移動度層の厚さを１０ｎｍ以下に出来ることは大きなメリットである。ＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ絶縁層２及びＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ半導体保護層１０で薄いＩｎＳｂ層をサンドイッチした場合はＩｎＳｂの量子井戸構造を形成し、この両層はポテンシャルのバリヤ層を形成することになる。
特に、この半導体保護層１０の厚さは限定しないが、ある厚さ以上あることが好ましく、必要に応じて厚さを決めてよい。５ｎｍ程度の厚さでもキャップ層としての効果はあるが、十分な保護層として機能を発揮する厚さとして、例えば、１０ｎｍ〜２００ｎｍの範囲は好ましい。勿論これ以上の厚さも可能である。また、薄い場合もある。
また、この半導体保護層の上に更に、絶縁性の高い２層目の半導体の薄層を形成することでより半導体保護層の効果を完全にすることも好ましく行なわれる。好例としては絶縁性の高いGaAs層がある。図示はしないが、このように半導体保護層１０の上にもう一層の半導体保護層を形成する、又は、半導体保護層１０は２層で形成されても良い。この２層の半導体保護層構造は極めて有効で頻繁に使われる。すなわち、本発明で、ＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ絶縁層２及びＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ半導体保護層であるキャップ層１０は複数の層からなっていても良い。このときＩｎＳｂと接する側の層は前述の格子定数が近い層であり、かつ絶縁性が高い条件が必要である。しかし、ＩｎＳｂに接しない第２層目の半導体絶縁層、若しくは、２層目の半導体保護層はＩｎＳｂとの格子のミスマッチがあっても良い。一例として、キャップ層では、予めＩｎＳｂと格子定数の差が０．２５％〜１．０％以下ＩＩＩ−Ｖ族の化合物半導体であるＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂの層をＩｎＳｂの表面に形成し、次いで、第２層としてＩｎＳｂに比較してバンドギャップが大きく、絶縁性又は高抵抗のＡｌｘＩｎｙＧａｚＡｓαＳｂβＮγ、ｘ＋ｙ＋ｚ＝１、α＋β＋γ＝１、などの層を形成し、しかる後に無機物や有機物の保護層９を形成することも好ましく行われる。この第２層目の半導体絶縁層であり、半導体保護層には絶縁性のＧａＡｓは好ましく用いられる。
このような、本発明のＩｎＳｂ薄膜を動作層とする薄膜積層体を磁気センサ部にするＩｎＳｂ薄膜磁気センサは、ＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ混晶から成る絶縁層２又はＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ混晶から成る半導体保護層であるキャップ層１０の何れかがＩｎＳｂ薄膜に接して形成されていれば良く、基本的なこれらの構造を有するＩｎＳｂ薄膜積層物は全て本発明の技術的範囲である。
また、本発明でＩｎＳｂ層の膜厚は特には限定していない。このため、１μｍ以上の膜厚でも良いが、特にＩｎＳｂの厚さが１μｍ以下、更には０．７ミクロン以下、０．５μｍ以下、０．３μｍ以下のような極めて厚さが薄い場合にあっても高い電子移動度を有し、更には、大きなシート抵抗値が得られる。また、本発明では、ＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ絶縁層２及びＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ半導体保護層であるキャップ層１０によりＩｎＳｂ薄膜がサンドイッチされた場合はＩｎＳｂの厚さが０．１μｍ以下でも高い電子移動度を示す磁気センサ部が得られ、本発明の技術的範囲である。
このように、本発明の技術によれば、ＩｎＳｂ薄膜のヘテロ界面に生成される低電子移動度層を薄くすることができる。
更に、本発明では、抵抗の温度変化や電子移動度の温度変化を低減する目的で、ＩｎＳｂ薄膜にドナー不純物をドープすることも行われる。ドナー不純物は、ＶＩ族元素が好ましいが、ＩＶ族元素も好ましく用いられる。例を挙げると、Ｓ，Ｓｅ、Ｔｅ、Ｓｉ，Ｇｅ，Ｓｎ等である。この中でも、Ｓｉ，Ｓｎは分子線エピタキシー法で本発明のＩｎＳｂ積層物を製作する場合のドナー不純物として、好ましく用いられている。特に、Ｓｎは比較的低温で蒸気圧の制御が容易で好ましい材料である。
ドープする不純物のドープ方法は、ＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂとのヘテロ界面から１０ｎｍ程度は不純物のドープをせず、その他の部分、すなわち、１０ｎｍから表面までドープするのが好ましい。又は、ＩｎＳｂの層の一部をドープする場合や全体をドープする場合などいくつかの方法が選べる。
このように、本発明のＩｎＳｂ薄膜は上述の構造であれば、ＩｎＳｂ薄膜層が薄くても、特にＩｎＳｂの厚さが１μｍ以下、更には０．７μｍ以下、０．５μｍ以下、０．３μｍ以下のような極めて厚さが薄い場合であってもＩｎＳｂ薄膜層の電子移動度は３０，０００ｃｍ２／Ｖｓ以上ある。後出の実施例に拠れば、ＩｎＳｂ層の厚さが０．１５μｍであっても電子移動度は２８，０００ｃｍ２／Ｖｓが得られている。
このように、本発明は、ＩｎＳｂが薄膜であり、電子移動度が大きく高感度の磁気センサが得られるとともに、更に、ＩｎＳｂが薄膜であり、シート抵抗値が大きく、高入力抵抗で消費電力の少ないホール素子や磁気抵抗素子が製作できる。更に、詳しくいえば、本発明ではＩｎＳｂ層が同じ厚さの場合、本発明の条件を満たすＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ層が形成された場合は、形成されていない場合に比較して数倍の電子移動度が得られる。この差は、極めて大きく、その差はＩｎＳｂの膜厚が薄くなるに従ってより大きくなり、極めて顕著になる。特に、ＩｎＳｂ層が０．５μｍ以下、０．３μｍ以下のような極めて厚さが薄い場合、更には、０．１μｍ以下の場合は極めて顕著で、高感度の磁気センサ製作の出来る高い電子移動度は本発明のＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ層の形成によって初めて実現された。
次に、例を持って本発明の効果を示すと、図１に示したＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ層の１例であるＩｎＡｌＳｂ層２の形成により、磁気センサを製作するときはその磁界検出の感度に対応する電子移動度を向上させる効果はきわめて大きい。
例えば、ＧａＡｓ（１００）基板上に厚さ０．１５μｍのＩｎＳｂを直接製作した場合、電子移動度の大きさは凡そ７，０００ｃｍ２／Ｖｓである。厚さ０．１５μｍのＩｎＳｂ薄膜をＧａＡｓ基板上に製作した場合は、上記のように低い電子移動度しか得られないが、本発明の図１に示したＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ層の例の一つであるＩｎＡｌＳｂ層２の形成により、ＩｎＡｌＳｂ層が無い場合に比較して、電子移動度が２８，００００ｃｍ２／Ｖｓ、結晶成長条件によっては４０，０００ｃｍ２／Ｖｓ以上の値が得られる。この値は、直接ＩｎＳｂ層を成長した場合に比較して４ないし５倍の電子移動度の大きさである。また、厚さ０．３μｍのＩｎＳｂ層を成長した場合では、４０，０００ｃｍ２／Ｖｓ以上、結晶成長条件によっては５０，０００ｃｍ２／Ｖｓ以上の高電子移動度のＩｎＳｂ単結晶薄膜が製作できる。このように、本発明は磁気センサをその磁界検出の感度に対応する電子移動度を向上させる効果はきわめて大きい。
更に、本発明のＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ層をキャップ層としてＩｎＳｂ層の表面に形成した場合は、ＩｎＳｂ層が極めて薄い場合、Ｓｉ３Ｎ４やＳｉＯ２等の無機質の保護層を形成したとき、キャップ層がない場合には５０％又はそれ以上の工程変動（感度特性低下）が在ったが、本発明の場合は工程変動が５％以下、更には３％程度となった。こうして工程変動が磁気センサの特性上問題とならない値に小さくなった。すなわち、本発明の技術を使えば、ＩｎＳｂ層が極めて薄くても極めて高い電子移動度が得られ、更に、工程でその特性を劣化させる事も極めて少なく、高感度の磁気センサが製作できる。このように本発明の効果は高感度の磁気センサを造る上で極めて顕著であり、その産業への影響は計り知れない。
特に、ＩｎＳｂ層の厚さが０．７μｍ以下では１．５倍以上、０．５μｍ以下では２倍以上、０．３５μｍ以下では３倍以上、０．２５μｍ以下では４倍又は以上、０．１０μｍ以下では６倍若しくはそれ以上となり、このＩｎＡｌＳｂ層の効果は著しい。ＩｎＡｌＳｂ層により、ＩｎＳｂの膜厚が薄くなったときでも、ＩｎＳｂ層の大きな電子移動度が得られる効果は、ＩｎＳｂ層にドナー不純物としてＳｉ，Ｓｎ，Ｔｅ，Ｓ，Ｓｅ等をドープする場合でも本質的には変わらない。また、ＩｎＳｂ層３にドナー不純物をドープすることで感度や入力抵抗値、ホール係数などの温度依存性が小さい高感度薄膜磁気センサが製作できる。ここで言うドナー不純物は、ＩｎＳｂのｎ型導電性を付与するものであれば何れでもよいが、好例として、Ｓｎ，Ｓｉ，Ｇｅ，Ｃ，Ｓ，Ｓｅ，Ｔｅ，などＶＩ族元素、ＩＶ族元素などがある。
ＩｎＳｂ層３に直接ドープしないで近接した絶縁性又は高抵抗のＡｌｘＩｎｙＧａｚＡｓαＳｂβＮγ、（ｘ＋ｙ＋ｚ＝１、α＋β＋γ＝１）などの層２にドナーとなる不純物をドープし、変調ドープ的に電子をＩｎＳｂ薄膜層に注入しても温度依存性は大幅に改善されるのでこの方法もしばしば用いられる。
次に、本発明のＩｎＳｂ薄膜磁気センサの製造方法について説明する。
本発明では、ＩｎＳｂ薄膜磁気センサの製作は、一般的に、分子線エピタキシー法により、基板１上にＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ混晶層２を成長させ、次いで、ＩｎＳｂ薄膜を該混晶層の上にエピタキシャル成長させる。
次に、製作されたＩｎＳｂ薄膜を感光性のレジストを使ったフォトリソグラフィーをベースにしたＩｎＳｂ薄膜のパターンエッチング、また、キャップ層のＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ混晶の必要な部位を窓あけしてＩｎＳｂ層の表面を露出する工程、金属薄膜を蒸着、スパッタ、湿式メッキ法などによりＩｎＳｂの所要の部位、若しくは窓あけされＩｎＳｂの表面が露出した電極コンタクト部に形成する電極パターンの形成工程、必要に応じて素子の感磁部表面を覆うように、かつ、外部接続のボンデング電極を除いた部位に形成される無機質の保護層形成工程、更には、必要に応じてＳｉ樹脂などゴム弾性を有する薄層を、感磁部を覆うようにフォトリソグラフィー等の手法で形成する工程等からなる本発明の磁気センサに固有のウエーハプロセスにより加工し、微小、かつ、多数のホール素子や磁気抵抗素子などの高感度ＩｎＳｂ薄膜磁気センサのウエーハ上に一度に製作する。
次いで、ダイシングソーにより個別にホール素子チップ等に切りわけられる。更に、このＩｎＳｂ薄膜磁気センサのチップは標準的なトランスファーモールド工程を経て一般にはパッケージされ、特性検査され製品となる。
以下、具体的な実施例について説明する。
本発明の薄膜積層体の作製につかう分子線エピタキシー装置は、真空を保持するための円筒型の真空槽からなり、表面に結晶成長を行うＧａＡｓ基板を水平方向に保持する機構とこの基板面に製作する薄膜の構成元素の蒸気を蒸発源から一様に、かつ均一に照射せしめる回転などの周期的な運動を付与する機構を少なくとも備えている。更に、該基板を結晶成長室の真空を保持した状態で結晶成長室に搬入、搬出する手段を備えた結晶成長装置である。本装置は、以下の工程でＩｎＳｂ薄膜を成長させるＧａＡｓ（１００）面を有する基板に近接し、ＩｎＳｂ薄膜の成長面と反対側に設置した電気的に加熱された高温の熱輻射源である抵抗加熱ヒータおよび基板温度を測定出来る温度センサを備える。
さらに、定められた時間定められた強度で蒸発源にチャージされた元素の蒸気ビームを基板面に照射することが出来る複数の蒸発源、すなわち、電気的に加熱することによって薄膜を形成する構成元素の蒸気を発生する手段である複数の蒸発源（クヌードセンセル：Ｋ―セルとも言う）と共にその蒸気の強度を制御するための蒸発源に夫々設置された温度測定センサと予め定められた蒸気の強度に対応して蒸発源にチャージされた元素の蒸気を発生する状態を保持するために、夫々の蒸発源に対応して設置され、蒸発源を予め定められた蒸発源温度に維持する電力供給手段、更に電力供給手段（機構）を備えている。
また、蒸発源から発生した蒸気を遮断することが出来るシャッターまたはバルブなどの手段を備え、更に、該蒸気の強度を測定することが出来る蒸気強度測定器を備える結晶成長室を有する結晶成長装置である分子線エピタキー装置において、残留不純物ガス、例えば、Ｈ２、ＣＯ、ＣＯ２、Ｈｅ、Ｎ２、Ｏ２、等、（薄膜を形成する元素の蒸気である、例えば、Ａｓ４、Ａｓ２，Ｓｂ２、Ｓｂ４等を除いた）の積算した蒸気圧が基板加熱時において１×１０−８Ｔｏｒｒ以下に保持し、絶縁性の厚さ０．３５ｍｍで直径２インチのＧａＡｓ基板の（１００）面上にＡｓ４若しくはＡｓ２を含むＡｓ蒸気を照射（すなわち、ＧａＡｓ基板表面を構成している成分元素離脱防止工程）しながら６３０℃に加熱した後、４２０±２℃以内で制御した。
次に、Ａｌ，Ｉｎ及びＳｂを予め定められた蒸気圧比で（ビームモニタで測定されたビーム強度比で）同時に入射して、１μｍ／時の成長速度でＧａＡｓ（１００）面上に、Ｉｎ９０％とＡｌ１０％の原子数組成比で、かつ、絶縁又は半絶縁若しくは高抵抗の単結晶のＡｌ０．１Ｉｎ０．９Ｓｂ混晶薄膜（ＩｎＳｂとの格子定数の差は０．５％）を０．７μｍ成長させた。
次いで、基板温度４２０±２℃でＩｎとＳｂを同時に蒸発させ、ＧａＡｓ（１００）面上に形成されたＡｌ０．１Ｉｎ０．９Ｓｂ層の上に、厚さ０．７μｍの単結晶のＩｎＳｂ薄膜を製作した。更に、この試作条件でＧａＡＳ（１００）面上に成長したＡｌＩｎＳｂ層のＸ線回折の実験を行い、Ａｌ０．１Ｉｎ０．９Ｓｂ混晶層の結晶性を評価した。その結果、（００４）面からのＸ線回折のロッキングカーブのＡｌ０．１Ｉｎ０．９Ｓｂ混晶のピークにおける半値幅（ＦＷＨＭ）は１１５０秒であった。尚、Ａｌ０．１Ｉｎ０．９Ｓｂの膜厚を１．０μｍにすると半値幅は６００秒に小さくなったが本例では０．７μｍの厚さとした。
この構造で製作したＩｎＳｂ薄膜の電子移動度は、５３，０００ｃｍ２／Ｖｓ、シート抵抗値は１０１Ω／□であり、電子移動度、シート抵抗値が極めて高い。このＩｎＳｂ薄膜積層物を感磁部に使うことで高感度、高入力抵抗値（２００Ω以上の高感度で）のホール素子や磁気抵抗素子などの磁気センサの製作を行うことが出来る。本例のＩｎＳｂ薄膜を感磁部としたでホール素子を製作し得られた特性は、入力抵抗値が２００Ω、定電圧１Ｖで駆動したとき、５０ｍＴの磁束密度の印加でホール電圧が１３２ｍＶであった。すなわち、磁界での感度は、１３２ｍＶ／Ｖ・５０ｍＴの高感度を示した。
実施例１のＩｎＳｂ薄膜は、そのまま磁気センサの製作に使われる場合もあるが、更に、耐環境性能をより向上した磁気センサを製作する目的で、実施例１のＩｎＳｂ薄膜層上に対環境保護層としてＳｉ３Ｎ４やＳｉＯ２等の保護層をプラズマＣＶＤ法で形成することも頻繁に行われる。特に、ＩｎＳｂ薄膜の厚さが１μｍ以下の実施例１のようにＩｎＳｂ層が薄い場合、ＩｎＳｂの表面にプラズマＣＶＤ法で、例えば、０．３μｍのＳｉ３Ｎ４を直接形成すると厚みによって変わるが少なくとも３５〜４０％の電子移動度とシート抵抗値の低下が生じ、当初期待した磁気センサの高感度の特性が損なわれ所望の高感度特性の磁気センサが製作できないという問題があった。
ＩｎＳｂ薄膜が薄くなると保護層として用いられるＳｉ３Ｎ４をＩｎＳｂ上に直接形成することで本発明のＩｎＳｂ積層物の磁気センサ材料としての良い特性が消滅してしまうこの問題はきわめて大きい問題である。
この問題を解決するために、本発明では、ＩｎＳｂ薄膜の上にＩｎＳｂと格子定数の近い半導体絶縁層である半導体保護層を形成する場合がある。この半導体絶縁層は一層でも、２層でも良いがＩｎＳｂ薄膜に接する面は、ＩｎＳｂと格子定数の近いＡｌＩｎＳｂやＡｌＧａＩｎＳｂ層を形成する。本実施例では、実施例１と同様の方法（構成）で同一厚さ０．７μｍのＩｎＳｂ薄膜を形成した。ついで基板温度４２０±２℃でＡｌ０．１Ｉｎ０．９Ｓｂ層を形成し、更にその上にＧａＡｓ層を形成し、キャップ層、すなわち半導体絶縁層である半導体保護層を形成した。すなわち、Ｉｎ：９０％とＡｌ：１０％の原子数組成比で、かつ、絶縁又は半絶縁若しくは高抵抗の単結晶のＡｌ０．１Ｉｎ０．９Ｓｂ混晶薄膜（ＩｎＳｂとの格子定数の差は０．５％）を５０ｎｍ（０．０５μｍ）の厚さで成長した。
次に、６ｎｍのＧａＡｓを成長した。この化合物半導体の保護層を形成した。本実施例のＩｎＳｂ薄膜の電子移動度は、５１，６００ｃｍ２／Ｖｓ、シート抵抗値は９７Ω／□であった。実施例１と大きな特性変化もなく、大きな電子移動度と大きなシート抵抗値がえられた。すなわち、このＩｎＳｂ薄膜積層を感磁部に使うことで高感度、高入力抵抗値（２００Ω以上）のホール素子や磁気抵抗素子などの磁気センサの製作が可能であり、高感度磁気センサの製作に使えることが実証された。
この半導体保護層の形成により、上述した保護層による特性低下が抑制される効果が得られた。すなわち、ＩｎＳｂ薄膜積層体を磁気センサ部とするホール素子の製作工程で、保護膜形成のためプラズマＣＶＤ法で最上層のＧａＡｓ層上に０．３μｍのＳｉ３Ｎ４を形成したが、電子移動度とシート抵抗値の低下は５％以下と極めて少なかった。すなわち、保護層による大幅な特性低下が無くなり、高い電子移動度と高シート抵抗などの特性が保護層形成工程を経ても低下しなかった。この結果、本実施例のＩｎＳｂ薄膜を用いると高感度、高入力抵抗値（２００Ω以上の高感度で）更にきわめて高い耐環境信頼性を有するホール素子や磁気抵抗素子などの磁気センサの製作ができる。
ホール素子を製作した結果得られた素子の特性は、入力抵抗値が２０５Ω、定電圧１Ｖで駆動したときのホール電圧が５０ｍＴで１２６ｍＶであった。すなわち、磁界での感度は、１２６ｍＶ／Ｖ・５０ｍＴの高感度を示した。実施例１に比較して、ホール素子の特性は余り変わっていないので、このことによりＡｌＩｎＳｂ半導体絶縁層の形成で０．３μｍのＳｉ３Ｎ４保護層の影響は殆ど見られなくなった。
実施例１において使ったと同一の機能と結晶成長室を有する結晶成長装置である分子線エピタキー装置を用い、残留不純物ガス、例えば、Ｈ２、ＣＯ，ＣＯ２、Ｈｅ、Ｎ２、Ｏ２、等、（薄膜を形成する元素の蒸気である、例えば、Ａｓ４、Ａｓ２，Ｓｂ２、Ｓｂ４等を除いた）の積算した蒸気圧が基板加熱時において１×１０−８Ｔｏｒｒ以下に保持し、絶縁性の厚さ０．３５ｍｍで直径２インチのＧａＡｓ基板の（１００）面上にＡｓ４若しくはＡｓ２を含むＡｓ蒸気を照射（すなわち、ＧａＡｓ基板表面を構成している成分元素離脱防止工程）しながら６３０℃（±２℃で制御）に加熱した後、Ａｓ蒸気を照射しながら温度を４２０℃まで下げ、次に４２０℃付近の予め定められた温度パターンに従って基板の温度を中心温度に対して±２℃以内で制御した。
また、蒸発源にチャージされた元素の蒸気を、すなわち、Ａｌ，Ｉｎ及びＳｂを予め定められた蒸気圧比で（ビームモニタで測定されたビーム強度比で）同時に入射して、１μｍ／時の成長速度でＧａＡｓ（１００）面上に、Ｉｎ９０％とＡｌ１０％の原子数組成比で、かつ、絶縁又は半絶縁若しくは高抵抗の単結晶のＡｌ０．１Ｉｎ０．９Ｓｂ混晶薄膜（ＩｎＳｂとの格子定数の差は０．５％）を０．７μｍ成長させた。次いで、ＩｎとＳｂを同時にＩｎとＳｂが夫々チャージされた蒸発源より蒸発させ、ＧａＡｓ（１００）面上に形成されたＡｌ０．１Ｉｎ０．９Ｓｂ層の上に、厚さ０．３μｍでシート電子濃度が５．８×１０１１／ｃｍ２の単結晶のＩｎＳｂ薄膜を製作した。
更に、このＩｎＳｂ薄膜の上にＩｎ：９０％とＡｌ：１０％の原子数組成比で、かつ、絶縁又は半絶縁若しくは高抵抗の単結晶のＡｌ０．１Ｉｎ０．９Ｓｂ混晶薄膜（ＩｎＳｂとの格子定数の差は０．５％）を５０ｎｍ（０．０５μ）の厚さで成長し、次に、６ｎｍのＧａＡｓを成長した。
この構造で製作した本実施例３のＩｎＳｂ薄膜の電子移動度は、３７，０００ｃｍ２／Ｖｓ、シート抵抗値は３００Ω／□であり、電子移動度、シート抵抗値が極めて高く、このＩｎＳｂ薄膜積層物を感磁部に使うことで高感度、高入力抵抗値（５００Ω以上）のホール素子や磁気抵抗素子などの磁気センサの製作が可能であり、ホール素子や磁気抵抗素子などの磁気センサの製作ができる。
このＩｎＳｂ薄膜を感磁部に使うことで高感度、高入力抵抗値（２００Ω以上の高抵抗）のホール素子の製作を行った。その結果得られた素子の特性は、入力抵抗値が５５０Ω、定電圧１Ｖで駆動したときのホール電圧が５０ｍＴで９２ｍＶであった。すなわち、磁界での感度は、９２ｍＶ／Ｖ・５０ｍＴの高感度を示した。また、この素子は入力抵抗値が極めて大きいので駆動電力も少ない。
耐環境性能をより向上した磁気センサを製作する目的で、最上層のＧａＡｓ（ＧａＡｓ無い場合はＡｌ０．１Ｉｎ０．９Ｓｂ絶縁層）の表面にＳｉ３Ｎ４をプラズマＣＶＤ法で０．３μ程度形成することも頻繁に行われる。
特に、ＩｎＳｂ薄膜の厚さが１μｍ以下の本実施例のようにＩｎＳｂ層が薄い場合、ＩｎＳｂの表面にプラズマＣＶＤ法で、例えば、０．３μｍのＳｉ３Ｎ４を直接ＩｎＳｂ薄膜上に形成すると厚みによって変化量は変わるが多くの場合大きな特性変動を伴う。厚さが０．３μｍのＩｎＳｂに直接０．３μｍのＳｉ３Ｎ４をプラズマＣＶＤで形成した場合、少なくとも３５〜５０％以上の電子移動度とシート抵抗値の低下が生じ、当初期待した磁気センサの高感度の特性が損なわれ所望の特性の磁気センサが製作できないという問題があった。
しかし、本実施例では、ＩｎＳｂ薄膜上に、半導体保護層として絶縁性のＡｌ０．１Ｉｎ０．９Ｓｂ更にＧａＡｓ（６ｎｍ）が形成されており、プラズマＣＶＤ法で０．３μｍのＳｉ３Ｎ４を形成しても、電子移動度とシート抵抗値の低下は５％以下と極めて少なかった。
この結果、本実施例の場合は、ＩｎＳｂ薄膜が０．３μｍの薄さにもかかわらず高感度、高入力抵抗値（５００Ω以上の高抵抗）更にきわめて高い耐環境信頼性を有するホール素子や磁気抵抗素子などの磁気センサの製作が出来た。このような０．３μｍのＳｉ３Ｎ４をプラズマＣＶＤ法で形成する保護層の形成工程が磁気センサ製作工程に付加されても製作した素子特性は、殆ど変化を受けない。
すなわち、得られた素子の特性は、入力抵抗値が５９０Ω、定電圧１Ｖで駆動したときのホール電圧が５０ｍＴで８９ｍＶであった。すなわち、磁界での感度は、８９ｍＶ／Ｖ・５０ｍＴの高感度を示し保護層による感度低下の影響は殆ど見られない。一方、ホール素子の対環境性能や長寿命化など高い信頼性がこの０．３μｍのＳｉ３Ｎ４保護膜の形成で付与された。
実施例１の結晶成長装置と同一の機能の結晶成長室を有する結晶成長装置である分子線エピタキー装置を用い、残留不純物ガス、例えば、Ｈ２、ＣＯ，ＣＯ２、Ｈｅ、Ｎ２、Ｏ２、等、（薄膜を形成する元素の蒸気である、例えば、Ａｓ４、Ａｓ２，Ｓｂ２、Ｓｂ４等を除いた）の積算した蒸気圧が基板加熱時において１×１０−８Ｔｏｒｒ以下に保持し、厚さ０．３５ｍｍで直径２インチの絶縁性のＧａＡｓ基板の（１００）面上にＡｓ４若しくはＡｓ２を含むＡｓ蒸気を照射（すなわち、ＧａＡｓ基板表面を構成している成分元素離脱防止工程）しながら６２０℃に加熱した後、降温し、ついで４２０±２℃に設定し保持した。この状態で、蒸発源にチャージされた元素の蒸気を、すなわち、Ａｌ，Ｉｎ及びＳｂを予め定められた蒸気圧比で（ビームモニタで測定されたビーム強度比で）同時に入射して、１μｍ／時の成長速度でＧａＡｓ（１００）面上に、Ｉｎ９０％とＡｌ１０％の原子数組成比で、かつ、絶縁又は半絶縁、若しくは高抵抗の単結晶のＡｌ０．１Ｉｎ０．９Ｓｂ混晶薄膜（ＩｎＳｂとの格子定数の差は０．５％）を０．７μｍ成長させた。次いで、ＩｎとＳｂを同時に蒸発させ、更に、ドナー不純物としてＳｎを入れた蒸発源よりＳｎを蒸発させ、ＧａＡｓ（１００）面上に形成されたＡｌ０．１Ｉｎ０．９Ｓｂ層の上に、厚さ０．３μｍのＳｎをドープしたシート電子濃度が２．０×１０１２／ｃｍ２シート抵抗７７Ω／□電子移動度３４，０００ｃｍ２／Ｖｓの単結晶のＩｎＳｂ薄膜を製作した。
この本実施例のＩｎＳｂ薄膜は、ドナー不純物のＳｎのドープによりＩｎＳｂ薄膜中の電子がアンドープの場合に比べて増加しており、その効果により、シート電子濃度やシート抵抗値の室温周辺（−４０〜１５０℃の範囲）での温度依存性（温度係数）がアンドープの実施例１と比較して凡そ一桁、すなわち、１／１０〜２／１０に低減された。この結果、本実施例のＩｎＳｂ薄膜を用いホール素子を製作した結果は、定電流駆動のホール電圧（磁界の検出信号）の温度依存性が一桁、すなわち、１／１０〜２／１０に低減された。入力抵抗値の温度依存性も１／１０〜２／１０に低減された。このようなホール素子の温度依存性の低減は、実用上は極めて重要で、ホール素子の実用的な性能や機能を格段に向上させた。
得られた素子特性を列記すると、入力抵抗値が１６４Ω、定電圧１Ｖで駆動したときのホール電圧が５０ｍＴで８５ｍＶであった。すなわち、磁界での感度は、８５ｍＶ／Ｖ・５０ｍＴの極めて高い感度を示した。
実施例４において、更に、ＩｎＳｂ薄膜の上にＩｎ：９０％とＡｌ：１０％の原子数組成比で、かつ、絶縁又は半絶縁若しくは高抵抗の単結晶のＡｌ０．１Ｉｎ０．９Ｓｂ混晶薄膜（ＩｎＳｂとの格子定数の差は０．５％）を５０ｎｍ（０．０５μ）の厚さで成長し、次に、６ｎｍのＧａＡｓを成長した。
Ｓｎドーピングにより若干のシート抵抗値の低下や不純物散乱による若干の電子移動ど低下が見られるがＩｎＳｂ薄膜の特性は、電子移動度が３４，０００ｃｍ２／Ｖｓ、シート抵抗値は８０Ω／□であった。電子移動度、シート抵抗値が極めて高く、このＩｎＳｂ薄膜を感磁部に使うことで高感度、高入力抵抗値（抵抗１８０Ω以上）のホール素子や磁気抵抗素子などの磁気センサの製作が可能であり、実施例４と同様に、高感度で、かつ、温度依存性の少ない磁気センサの製作に使えるＩｎＳｂ薄膜である。
更に、この実施例では、ＩｎＳｂ薄膜のシート電子濃度の室温周辺−４０〜１５０℃の範囲での温度依存性（温度係数）が実施例１と比較して凡そ一桁、すなわち、１／１０〜２／１０に低減された。この結果、本実施例のＩｎＳｂ薄膜を磁気センサ部にして製作したホール素子は、定電流駆動のホール電圧（磁界の検出信号）及び、ホール素子の入力抵抗値の温度依存性が一桁、すなわち、アンドープの場合に比較して１／１０〜２／１０に低減された。
ホール素子製作工程中でのＳｉ３Ｎ４の絶縁層０．３μｍの形成は行わないで製作したときのホール素子の特性は、入力抵抗値が１７５Ω、定電圧１Ｖで駆動したときのホール電圧が５０ｍＴで８２ｍＶであった。すなわち、磁界での感度は、８２ｍＶ／Ｖ・５０ｍＴの極めて高い感度を示した。また、Ｓｎドーピングをしているにもかかわらず入力抵抗値も１７５Ωと十分大きい。
さらに、耐環境性能をより向上した磁気センサを製作する目的で、ＩｎＳｂ積層物の最上層のＧａＡｓの表面にＳｉ３Ｎ４をプラズマＣＶＤ法で０．３μｍ形成し、ホール素子を製作した場合について説明する。
ＩｎＳｂ薄膜の厚さが、０．３μｍで半導体保護層が無ければＳｉ３Ｎ４をＩｎＳｂ上に直接形成した場合、３５〜５０％以上の電子移動度とシート抵抗値の低下が生じ、当初期待した磁気センサの高感度の特性が損なわれる。本実施例ではＳｉ３Ｎ４をプラズマＣＶＤ法で０．３μｍ形成する保護層形成工程を実施したときの素子特性への影響を調べた。半導体保護層が形成されているのでプラズマＣＶＤによるダメージは３％程度と少なく、ホール素子の感度、温度依存性、素子抵抗値などホール素子の基本特性は殆ど低下しなかった。従って、製作したホール素子の特性は先に述べたＳｉ３Ｎ４が形成されていない本実施例の前記素子特性と変わらなかった。
実施例１において使われた装置と同一の機能、構造の結晶成長室を有する結晶成長装置である分子線エピタキー装置を用い、残留不純物ガス、例えば、Ｈ、ＣＯ，ＣＯ２、Ｈｅ２、Ｎ２、Ｏ２、等、（薄膜を形成する元素の蒸気である、例えば、Ａｓ４、Ａｓ２，Ｓｂ２、Ｓｂ４等を除いた）の積算した蒸気圧が基板加熱時において１×１０−８Ｔｏｒｒ以下に保持し、厚さ０．３５ｍｍ、直径２インチの絶縁性のＧａＡｓ基板の（１００）面上にＡｓ４若しくはＡｓ２を含むＡｓ蒸気を照射（すなわち、ＧａＡｓ基板表面を構成している成分元素離脱防止工程）しながら６３０℃（±２℃で制御）に加熱した後、Ａｓを照射しながら４２０℃まで降温し、基板温度は予め定められた４２０±２℃に設定した。
この基板温度でＡｌ，Ｉｎ及びＳｂを予め定められた蒸気圧比で（ビームモニタで測定されたビーム強度比で）同時に入射して、１μｍ／時の成長速度でＧａＡｓ（１００）面上に、Ｉｎ９０％とＡｌ１０％の原子数組成比で、かつ、絶縁又は半絶縁若しくは高抵抗の単結晶のＡｌ０．１Ｉｎ０．９Ｓｂ混晶薄膜（ＩｎＳｂとの格子定数の差は０．５％）を０．７μｍ成長させた。次いで、基板温度４２０±２℃でＩｎとＳｂを同時に蒸発源より蒸発させ、更に、ドナー不純物としてＳｎを入れた蒸発源よりＳｎを蒸発させ、Ａｌ０．１Ｉｎ０．９Ｓｂ層の上に、厚さ０．１５μｍの単結晶のＩｎＳｂ薄膜を製作した。更に、ＩｎＳｂ薄膜の上にＩｎ：９０％とＡｌ：１０％の原子数組成比で、かつ、絶縁又は半絶縁、若しくは高抵抗の半導体保護層として単結晶のＡｌ０．１Ｉｎ０．９Ｓｂ混晶薄膜（ＩｎＳｂとの格子定数の差は０．５％）を５０ｎｍ（０．０５μ）の厚さで成長し、次に、６ｎｍのＧａＡｓを成長した。基板温度はこの間全て一定の４２０℃に保持した。
製作したＩｎＳｂ薄膜の電子移動度は、２８，２００ｃｍ２／Ｖｓ、シート抵抗値は７００Ω／□であり、シート電子濃度が３．３×１０１１／ｃｍ２であった。電子移動度、シート抵抗値が極めて高く、このＩｎＳｂ薄膜を感磁部に使うことで高感度、高入力抵抗値（１，０００Ω以上）のホール素子や磁気抵抗素子などの磁気センサの製作が可能であり、極めて消費電力の少ない、かつ、高感度磁気センサの製作に使えることは明らかである。
そこで、本実施例では、このＩｎＳｂ薄膜を用い、０．３μｍ厚さのＳｉ３Ｎ４を形成する保護層の形成（パッチベーション＝ＲＣ形成）工程を実施してホール素子を製作した。特に、ＩｎＳｂ薄膜の厚さが本実施例のように０．１５μｍと極めて薄い場合、ＩｎＳｂの表面に直接プラズマＣＶＤ法で、例えば、０．３μｍのＳｉ３Ｎ４を直接形成すると６０〜７０％以上の電子移動度とシート抵抗値の低下が生じ、当初期待した磁気センサの高感度の特性が損なわれ所望の特性のホール素子は製作できない。
しかし、本実施例の場合はプラズマＣＶＤ法で０．３μｍのＳｉ３Ｎ４を形成しても、電子移動度とシート抵抗値の低下は３％以下と極めて少なく、すなわち、保護層形成工程での特性の低下が極めて少なく、極めて高い耐環境信頼性と、高感度、高入力抵抗値を有するホール素子を製作した。
その特性は、１Ｖの駆動で５０ｍＴの磁界でのホール電圧は７０ｍＶ、入力抵抗値は１２００Ωであった。また、磁界での感度は、７０ｍＶ／Ｖ５０ｍＴの高感度を示した。また、更に加えて、入力抵抗値が１２００Ωと言う高抵抗値が得られ、駆動時の消費電力が極めて少ないホール素子が製作できた。
（ＩｎＰ基板の例）
実施例１の結晶成長装置と同一の機能の結晶成長室を有する結晶成長装置である分子線エピタキー装置を用い、残留不純物ガス、例えば、Ｈ２、ＣＯ，ＣＯ２、Ｈｅ、Ｎ２、Ｏ２、等、（薄膜を形成する元素の蒸気である、例えば、Ａｓ４、Ａｓ２，Ｓｂ２、Ｓｂ４等を除いた）の積算した蒸気圧が基板加熱時において１×１０−８Ｔｏｒｒ以下に保持し、厚さ０．３５ｍｍで直径２インチの絶縁性のＩｎＰ基板の（１００）面上にＡｓ４若しくはＡｓ２を含むＡｓ蒸気を照射しながら６２０℃に加熱した後、４２０℃まで降温し、InSbの結晶成長の最適基板温度である４２０±２℃に保持した。
次に、Ａｌ，Ｉｎ及びＳｂを予め定められた蒸気圧比で（ビームモニタで測定されたビーム強度比で）同時に入射して、１μｍ／時の成長速度でＩｎＰ（１００）面上に、Ｉｎ９０％とＡｌ１０％の原子数組成比で、かつ、絶縁又は半絶縁若しくは高抵抗の単結晶のＡｌ０．１Ｉｎ０．９Ｓｂ混晶薄膜（ＩｎＳｂとの格子定数の差は０．５％）を０．７μｍ成長させた。次いで、基板温度を４２０±２℃に保持し、ＩｎとＳｂを同時に蒸発源より蒸発させ、更に、ドナー不純物としてＳｎを入れた蒸発源よりＳｎを蒸発させ、ＩｎＰ（１００）面上に形成されたＡｌ０．１Ｉｎ０．９Ｓｂ層の上に、厚さ０．３μｍのＳｎをドープしたシート電子濃度が２．４２×１０１２／ｃｍ２の単結晶のＩｎＳｂ薄膜を製作した。更に、このＩｎＳｂ薄膜の上にＩｎ：９０％とＡｌ：１０％の原子数組成比で、かつ、絶縁又は半絶縁若しくは高抵抗の半導体保護層である単結晶のＡｌ０．１Ｉｎ０．９Ｓｂ混晶薄膜（ＩｎＳｂとの格子定数の差は０．５％）を５０ｎｍ（０．０５μ）の厚さで成長し、次に、６ｎｍのＧａＡｓを成長した。
Ｓｎドーピングにより若干のシート抵抗値の低下や不純物散乱による若干の電子移動度の低下が見られるがＩｎＳｂ薄膜の特性は、電子移動度が３８，２００ｃｍ２／Ｖｓ、シート抵抗値は７０Ω／□であった。電子移動度、シート抵抗値が極めて高く、このＩｎＳｂ薄膜を感磁部に使うことで高感度、高入力抵抗値で温度依存性も少ないホール素子や磁気抵抗素子などの磁気センサの製作が可能である。
そこで本実施例のＩｎＳｂ薄膜を使用してホール素子を製作した。ホール素子の製作工程中でのＳｉ３Ｎ４の絶縁層０．３μｍの形成は行わないで製作したときのホール素子の特性は、入力抵抗値が１５０Ω、定電圧１Ｖで駆動したときのホール電圧が５０ｍＴで９５ｍＶであった。すなわち、磁界での感度は、９５ｍＶ／Ｖ・５０ｍＴの極めて高い感度を示した。また、Ｓｎドーピングをしているにもかかわらず入力抵抗値も１５０Ωと十大きい。
このＩｎＳｂ薄膜積層体を使用したホール素子の実施例では、Ｓｎドープにより、室温周辺−４０〜１５０℃の範囲でのホール素子の特性の温度依存性（温度係数）がドープしていない実施例１と比較して凡そ一桁、すなわち、１／１０〜２／１０に低減された。定電流駆動のホール電圧（磁界の検出信号）及び、ホール素子の入力抵抗値の温度依存性が一桁、すなわち、１／１０〜２／１０に低減された。
さらに、耐環境性能をより向上した磁気センサを製作する目的で、保護層を形成したホール素子の特性について説明する。その結果、最上層のＧａＡｓ薄層の上にＳｉ３Ｎ４をプラズマＣＶＤ法で０．３μｍ形成する保護層の形成工程を実施してホール素子を製作したが、その影響は極めて少なく、製作したホール素子の感度、温度依存性、素子抵抗値などホール素子に基本特性は殆ど影響を受けなかった。従って、製作したホール素子の特性は先に述べた本実施例の素子特性と変わらなかった。この例から分かるように、基板がＧａＡｓからＩｎＰに変わっても本発明の結果は殆ど変わらない。
（Ｓｉ基板の例）
実施例１の結晶成長装置と同一の機能の結晶成長室を有する結晶成長装置である分子線エピタキー装置を用い、残留不純物ガス、例えば、Ｈ２、ＣＯ，ＣＯ２、Ｈｅ、Ｎ２、Ｏ２、等、（薄膜を形成する元素の蒸気である、例えば、Ａｓ４、Ａｓ２，Ｓｂ２、Ｓｂ４等を除いた）の積算した蒸気圧が基板加熱時において１×１０−８Ｔｏｒｒ以下に保持し、厚さ０．３５ｍｍで直径２インチ、表面に高周波スパッタリングで形成したＳｉＯ２の絶縁層を１μｍ形成したＳｉ単結晶基板をセットした。このＳｉ基板上のＳｉＯ２表面に絶縁性のＧａＡｓ層をＧａとＡｓのビームを当てることにより０．５μｍ形成した。次いで、Ａｓ４若しくはＡｓ２を含むＡｓ蒸気を照射（すなわち、ＧａＡｓ基板表面を構成している成分元素離脱防止工程）しながら６１０℃に加熱した後、４２０℃に降温し、基板温度を４２０±２℃の予め定められたＩｎＳｂの結晶成長に最適な温度に設定した。
この基板温度で、Ａｌ，Ｉｎ及びＳｂを予め定められた蒸気圧比で（ビームモニタで測定されたビーム強度比で）同時に入射して、１μｍ／時の成長速度でＧａＡｓ薄膜面上に、Ｉｎ９０％とＡｌ１０％の原子数組成比で、かつ、絶縁又は半絶縁若しくは高抵抗の単結晶のＡｌ０．１Ｉｎ０．９Ｓｂ混晶薄膜（ＩｎＳｂとの格子定数の差は０．５％）を０．７μｍ成長させた。次いで、基板温度４２０±２℃でＩｎとＳｂを同時に蒸発源より蒸発させ、更に、ドナー不純物としてＳｎを入れた蒸発源よりＳｎを蒸発させ、Ａｌ０．１Ｉｎ０．９Ｓｂ層の上に、厚さ０．３μのＳｎをドープしたシート電子濃度が２．４２×１０１２／ｃｍ２の単結晶のＩｎＳｂ薄膜を製作した。
この実施例のＩｎＳｂ薄膜は、電子移動度やシート抵抗値、ホール係数、シート抵抗値などの特性が室温周辺−４０〜１５０℃の範囲での温度依存性（温度係数）が実施例１のアンドープＩｎＳｂ薄膜と比較して凡そ一桁、すなわち、１／１０〜２／１０に低減された。この結果、ホール素子を製作したところ、高感度で、かつ定電流駆動のホール電圧（磁気界の検出信号）の温度依存性が一桁、すなわち、１／１０〜２／１０に低減されたホール素子が得られた。
また、本実施例に見られるように、ＧａＡｓ（１００）基板が表面にＳｉＯ２の絶縁層を有するＳｉ基板に変わっても、若干の成長工程や結晶成長時の操作手順の変化はあるが本発明の結果は殆ど変わらず、ＧａＡｓ（１００）基板と同様の結果が得られる。サファイアなど他の基板を用いる場合も同様である。また、本実施例ではＳｉＯ２の絶縁層が用いられたがその上に形成されるＧａＡｓ薄層が、絶縁性が高い（低温度で形成するなどした場合ＧａＡｓ薄層は絶縁性が高い）場合はＳｉＯ２を省略しても良い。
実施例１の結晶成長装置と同一の機能の結晶成長室を有する結晶成長装置である分子線エピタキー装置を用い、残留不純物ガス、例えば、Ｈ２、ＣＯ，ＣＯ２、Ｈｅ、Ｎ２、Ｏ２、等、（薄膜を形成する元素の蒸気である、例えば、Ａｓ４、Ａｓ２，Ｓｂ２、Ｓｂ４等を除いた）の積算した蒸気圧が基板加熱時において１×１０−８Ｔｏｒｒ以下に保持し、厚さ０．３５ｍｍで直径２インチの絶縁性のＧａＡｓ基板の（１００）面上にＡｓ４若しくはＡｓ２を含むＡｓ蒸気を照射（すなわち、ＧａＡｓ基板表面を構成している成分元素離脱防止工程）しながら６３０℃（±２℃で制御）に加熱した後、４２０℃に降温し、基板温度４２０±２℃に設定した。
次に、Ｇａ，Ａｌ、Ｉｎ及びＳｂを予め定められた蒸気圧比で（ビームモニタで測定されたビーム強度比で）同時に蒸発させ、１μｍ／時の成長速度でＧａＡｓ（１００）面上に、Ｇａ５％、Ｉｎ８５％とＡｌ１０％の原子数組成比で、かつ、絶縁又は半絶縁若しくは高抵抗の単結晶のＡｌ０．１Ｇａ０．０５Ｉｎ０．８５Ｓｂ混晶薄膜（ＩｎＳｂとの格子定数の差は０．５％）を０．７μｍ成長させた。次いで、ＩｎとＳｂを同時に蒸発させ、更に、ドナー不純物としてＳｎを蒸発させ、Ａｌ０．１Ｇａ０．０５Ｉｎ０．８５Ｓｂ層の上に、厚さ０．３μｍのＳｎをドープしたシート電子濃度が２．４×１０１２／ｃｍ２シート抵抗７４Ω／□電子移動度３４，０００ｃｍ２／Ｖｓの単結晶のＩｎＳｂ薄膜を製作した。
この本実施例９のＩｎＳｂ薄膜はドナー不純物のＳｎのドープによりＩｎＳｂの導電帯の電子がアンドープの場合に比べて増加しており、その効果により、ホール係数、シート電子濃度やシート抵抗値の室温周辺（−４０〜１５０℃の範囲）での温度依存性（温度係数）が実施例１のアンドープＩｎＳｂ薄膜と比較して比較して凡そ一桁、すなわち、１／１０〜２／１０に低減された。この結果、本例のＩｎＳｂ薄膜を用いホール素子を製作した結果は、定電流駆動のホール電圧（磁界の検出信号）の温度依存性が一桁、すなわち、１／１０〜２／１０に低減された。入力抵抗値の温度依存性も１／１０〜２／１０に低減された。このようなホール素子の温度依存性の低減は、実用上は極めて重要で、ホール素子の実用的な性能や機能を格段に向上させた。
得られた素子の特性を列記すると、入力抵抗値が１６８Ω、定電圧１Ｖで駆動したときのホール電圧が５０ｍＴで９０ｍＶであった。すなわち、磁界での感度は、９０ｍＶ／Ｖ・５０ｍＴの極めて高い感度を示した。
実施例１の結晶成長装置と同一の機能の結晶成長室を有する結晶成長装置である分子線エピタキー装置を用い、残留不純物ガス、例えば、Ｈ２、ＣＯ，ＣＯ２、Ｈｅ、Ｎ２、Ｏ２、等、（薄膜を形成する元素の蒸気である、例えば、Ａｓ４、Ａｓ２，Ｓｂ２、Ｓｂ４等を除いた）の積算した蒸気圧が基板加熱時において１×１０−８Ｔｏｒｒ以下に保持し、厚さ０．３５ｍｍで直径２インチの絶縁性のＧａＡｓ基板の（１００）面上にＡｓ４若しくはＡｓ２を含むＡｓ蒸気を照射（すなわち、ＧａＡｓ基板表面を構成している成分元素離脱防止工程）しながら６２０℃に加熱した後、４２０℃に降温し、基板温度を４２０±２℃の温度に設定した。
次に、Ａｌ，Ｉｎ及びＳｂを予め定められた蒸気圧比で（ビームモニタで測定されたビーム強度比で）同時に蒸発させ、１μｍ／時の成長速度でＧａＡｓ（１００）面上に、Ｉｎ９０％とＡｌ１０％の原子数組成比で、かつ、絶縁又は半絶縁若しくは高抵抗の単結晶のＡｌ０．１Ｉｎ０．９Ｓｂ混晶薄膜（ＩｎＳｂとの格子定数の差は０．５％）を０．７μｍ成長させた。次いで、ＩｎとＳｂを同時に蒸発させ、更に、ドナー不純物としてＳｎを入れた蒸発源よりＳｎを蒸発させ、ＧａＡｓ（１００）面上に形成されたＡｌ０．１Ｉｎ０．９Ｓｂ層の上に、厚さ０．３μｍのＳｎをドープしたシート電子濃度が２．４×１０１２／ｃｍ２シート抵抗７７Ω／□、電子移動度３５，０００ｃｍ２／Ｖｓの単結晶のＩｎＳｂ薄膜を製作した。
本実施例のＩｎＳｂ薄膜積層体はＩｎＳｂの膜厚が薄く、電子移動度も大きく、かつ、シート抵抗値が大きいので、無磁界のとき高抵抗値で、かつ、高抵抗変化率の磁気抵抗素子の製作に適する。更に、この本実施例のＩｎＳｂ薄膜はドナー不純物のＳｎのドープによりＩｎＳｂの導電帯の電子がアンドープの場合に比べて増加しており、その効果により、ホール係数やシート抵抗値の室温周辺（−４０〜１５０℃の範囲）での温度依存性（温度係数）が実施例１のＩｎＳｂ薄膜と比較して凡そ一桁、すなわち、１／１０〜２／１０に低減された。そこで、本実施例のＩｎＳｂ薄膜を使い、磁気抵抗素子を製作してその特性を調べた。
製作した２端子磁気抵抗素子は、多数のショートバーを有する構造で、図２に示してある。端子電極部を除いてＩｎＳｂの薄膜からなる磁気抵抗素子部の長さが１４５０μｍ、ＩｎＳｂ薄膜の幅が１２０μｍ、幅１２０μｍのＩｎＳｂ磁気抵抗素子部を跨いで形成されたＣｕ／Ｎｉ／Ａｕ／Ｎｉの４層からなるショートバー電極は長さ１２０μｍでその幅は９μｍであり、等間隔でＩｎＳｂ薄膜に直接接触して形成した。電極間の抵抗値は磁界の印加がない場合は６５０Ωであった。
磁気抵抗素子を磁気センサとして使うときに加えられる磁束密度領域、すなわち、磁気抵抗変化が磁束密度に直線的に変化する磁束密度の領域でもあり、かつ、高感度で微弱な磁界変化を検出するためのバイアス磁束密度の領域でもある０．４５Ｔの磁束密度のときの絶対的な抵抗変化率は２１０％であり、極めて大きな磁気抵抗変化示した。この厚さのＩｎＳｂ薄膜では、これまで実現できなかった極めて高抵抗変化率の磁気抵抗素子であり、極めて高感度の磁気抵抗素子による磁気センサが製作できた。また、Ｓｎドープの効果で本例の磁気抵抗素子の入力抵抗値の温度依存性は、凡そ０．２％／℃で極めて少なかった。このようなＩｎＳｂ薄膜の磁気抵抗素子の抵抗変化の向上と高入力抵抗値、かつ、入力抵抗の少ない温度依存性は、実用上は極めて重要であり、ＩｎＳｂ薄膜の磁気抵抗素子の実用的な性能や機能を格段に向上させた。
実施例１において使ったと同一の機能と結晶成長室を有する結晶成長装置である分子線エピタキー装置を用い、残留不純物ガス、例えば、Ｈ２、ＣＯ，ＣＯ２、Ｈｅ、Ｎ２、Ｏ２、等、（薄膜を形成する元素の蒸気である、例えば、Ａｓ４、Ａｓ２，Ｓｂ２、Ｓｂ４等を除いた）の積算した蒸気圧が基板加熱時において１×１０−８Ｔｏｒｒ以下に保持し、絶縁性の厚さ０．３５ｍｍで直径２インチのＧａＡｓ基板の（１００）面上にＡｓ４若しくはＡｓ２を含むＡｓ蒸気を照射（すなわち、ＧａＡｓ基板表面を構成している成分元素離脱防止工程）しながら６２０℃に加熱した後、４２０℃まで降温した。次に、４２０±２℃に基板温度を設定した。
次いで、Ａｌ，Ｉｎ及びＳｂを予め定められた蒸気圧比で（ビームモニタで測定されたビーム強度比で）同時に蒸発させ、１μｍ／時の成長速度でＧａＡｓ（１００）面上に、Ｉｎ９０％とＡｌ１０％の原子数組成比で、かつ、絶縁又は半絶縁若しくは高抵抗の単結晶のＡｌ０．１Ｉｎ０．９Ｓｂ混晶薄膜（ＩｎＳｂとの格子定数の差は０．５％）を０．７μｍ成長させた。次いで、同じ基板温度でＩｎとＳｂを同時に蒸発させ、ＧａＡｓ（１００）面上に形成されたＡｌＩｎＳｂ層の上に、厚さ０．０５μｍの単結晶のＩｎＳｂ薄膜を製作した。
更に、このＩｎＳｂ薄膜の上にＩｎ：９０％とＡｌ：１０％の原子数組成比で、かつ、絶縁又は半絶縁若しくは高抵抗の単結晶のＡｌ０．１Ｉｎ０．９Ｓｂ混晶薄膜（ＩｎＳｂとの格子定数の差は０．５％）を５０ｎｍ（０．０５μｍ）の厚さで成長し、次に、６ｎｍのＧａＡｓを成長した。
この構造で製作した本実施例のＩｎＳｂ薄膜の電子移動度は、２０，０００ｃｍ２／Ｖｓ、シート抵抗値は３，０００Ω／□である。また、厚０．０５μｍという極薄のＩｎＳｂ薄膜の電子移動度としては、電子移動度、シート抵抗値が極めて高く、このＩｎＳｂ薄膜積層物を感磁部に使うことで高感度、高入力抵抗値のホール素子や磁気抵抗素子などの磁気センサの製作が可能であり、ホール素子や磁気抵抗素子などの磁気センサの製作ができる。
その結果得られた素子の特性は、入力抵抗値が６，２００Ω、定電圧１Ｖで駆動したときのホール電圧が５０ｍＴで５０ｍＶであった。磁界での感度は、５０ｍＶ／Ｖ・５０ｍＴの高感度を示した。また、この素子は入力抵抗値が極めて大きいので駆動電力も少ない。
耐環境性能をより向上した磁気センサを製作する目的で、最上層のＧａＡｓ（ＧａＡｓ無い場合はＡｌ０．１Ｉｎ０．９Ｓｂ絶縁層）の表面にＳｉ３Ｎ４をプラズマＣＶＤ法で０．３μｍ程度形成することも頻繁に行われる。特に、ＩｎＳｂ薄膜の厚さが１μｍ以下の本実施例のようにＩｎＳｂ層が薄い場合、ＩｎＳｂの表面にプラズマＣＶＤ法で、例えば、０．３μｍのＳｉ３Ｎ４を直接形成すると厚みによって変化量は変わるが多くの場合大きな特性変動を伴う。厚さが０．０５μｍのＩｎＳｂに直接０．３μのＳｉ３Ｎ４をプラズマＣＶＤで形成した場合、少なくとも８０％以上の電子移動度低下やシート抵抗値の低下が生じ、当初期待した磁気センサの高感度の特性が損なわれ所望の特性の磁気センサが製作できない。
しかし、本実施例では、ＩｎＳｂ薄膜上に、絶縁性のＡｌ０．１Ｉｎ０．９Ｓｂ更にＧａＡｓ（６ｎｍ）が形成されており、プラズマＣＶＤ法で０．３μｍのＳｉ３Ｎ４を形成しても、電子移動度とシート抵抗値の低下は５％以下と極めて少なかった。この結果、本実施例の場合は、ＩｎＳｂ薄膜が０．０５μｍの薄さにもかかわらず高感度、高入力抵抗値で、更に、極めて高い耐環境信頼性を有するホール素子や磁気抵抗素子などの磁気センサの製作が出来た。このような０．３μｍのＳｉ３Ｎ４をプラズマＣＶＤ法で形成する保護層の形成工程が磁気センサ製作工程に付加されても製作した素子特性は、殆ど変化を受けない。
得られた素子の特性は、入力抵抗値が５、９００Ω、定電圧１Ｖで駆動したときのホール電圧が５０ｍＴであった。磁界での感度は、５０ｍＶ／Ｖ・５０ｍＴの高感度を示し保護層による感度低下の影響は殆ど見られない。一方、ホール素子の対環境性能や長寿命化など高い信頼性がこの０．３μｍのＳｉ３Ｎ４の保護層の形成で付与された。
実施例１の結晶成長装置と同一の機能の結晶成長室を有する結晶成長装置である分子線エピタキー装置を用い、残留不純物ガス、例えば、Ｈ２、ＣＯ，ＣＯ２、Ｈｅ、Ｎ２、Ｏ２、等、（薄膜を形成する元素の蒸気である、例えば、Ａｓ４、Ａｓ２，Ｓｂ２、Ｓｂ４等を除いた）の積算した蒸気圧が基板加熱時において１×１０−８Ｔｏｒｒ以下に保持し、厚さ０．３５ｍｍで直径２インチの絶縁性のＧａＡｓ基板の（１００）面上にＡｓ４若しくはＡｓ２を含むＡｓ蒸気を照射（すなわち、ＧａＡｓ基板表面を構成している成分元素離脱防止工程）しながら６２０℃に加熱した後、４２０℃まで降温し、ついで４２０±２℃に基板温度を設定した。
次に、Ｇａ、Ａｌ、Ｉｎ及びＳｂを予め定められた蒸気圧比で（ビームモニタで測定されたビーム強度比で）同時に入射して、１μｍ／時の成長速度でＧａＡｓ（１００）面上に、Ｇａ５％、Ｉｎ８５％とＡｌ１０％の原子数組成比で、かつ、絶縁又は半絶縁若しくは高抵抗の単結晶のＡｌ０．１Ｇａ０．０５Ｉｎ０．８５Ｓｂ混晶薄膜（ＩｎＳｂとの格子定数の差は０．５％）を０．７μｍ成長させた。
次いで、ＩｎとＳｂを同時に蒸発させ、更に、ドナー不純物としてＳｎを入れた蒸発源よりＳｎを蒸発させ、Ａｌ０．１Ｇａ０．０５Ｉｎ０．８５Ｓｂ層の上に、厚さ０．３μｍのＳｎをドープしたＩｎＳｂ単結晶薄膜を成長し、更に、このＩｎＳｂ上に２層の半導体保護層としてＩｎ：９０％とＡｌ：１０％の原子数組成比で、かつ、絶縁又は半絶縁若しくは高抵抗の単結晶のＡｌ０．１Ｉｎ０．９Ｓｂ混晶薄膜（ＩｎＳｂとの格子定数の差は０．５％）を５０ｎｍ（０．０５μ）の厚さで成長し、次に、６ｎｍのＧａＡｓを成長した。
この結果、シート電子濃度が２．４×１０１２／ｃｍ２、シート抵抗７６Ω／□電子移動度３５，０００ｃｍ２／Ｖｓの単結晶のＩｎＳｂ薄膜を製作した。
この本実施例１２のＩｎＳｂ薄膜はドナー不純物のＳｎのドープによりＩｎＳｂの導電帯の電子がアンドープの場合に比べて増加しており、その効果により、ホール係数、シート電子濃度やシート抵抗値の室温周辺（−４０〜１５０℃の範囲）での温度依存性（温度係数）が実施例１と比較して凡そ一桁、すなわち、１／１０〜２／１０に低減された。この結果、本実施例のＩｎＳｂ薄膜を用いホール素子を製作した結果は、定電流駆動のホール電圧（磁界の検出信号）の温度依存性が一桁、すなわち、１／１０〜２／１０に低減された。入力抵抗値の温度依存性も１／１０〜２／１０に低減された。このようなホール素子の温度依存性の低減は、実用上は極めて重要で、ＩｎＳｂ層の薄膜化とともにホール素子の実用的な性能や機能を格段に向上させた。
得られた素子の特性を列記すると、入力抵抗値が１７０Ω、定電圧１Ｖで駆動したときのホール電圧が５０ｍＴで９０ｍＶであった。すなわち、磁界での感度は、９０ｍＶ／Ｖ５０ｍＴの極めて高い感度を示した。
真空を保持するための円筒型の真空槽からなり、表面に結晶成長を行うＧａＡｓ基板を水平方向に保持する機構と該基板面に製作する薄膜の構成元素の蒸気を蒸発源から一様に且つ、均一に照射せしめる回転などの周期的な運動を付与する機構を少なくとも備えている。
更に、該基板を結晶成長室の真空を保持した状態で結晶成長室に搬入、搬出する手段を備えた結晶成長装置であって、ＩｎＳｂ薄膜を成長させるＧａＡｓ（１００）面を有する基板に近接し、ＩｎＳｂ薄膜の成長面と反対側に設置した電気的に加熱された高温の熱輻射源である抵抗加熱ヒータ、更に、ＧａＡｓ基板面から３０ｃｍ以上離れて設置されており、定められた時間定められた強度で蒸発源にチャージされた元素の蒸気ビームを基板面に照射することが出来る複数の蒸発源、即ち、電気的に加熱することによって薄膜を形成する構成元素の蒸気を発生する手段である複数の蒸発源（クヌードセンセル：Ｋ―セル）と共にその蒸気の強度を制御する為の蒸発源に夫々設置された温度測定センサと予め定められた蒸気の強度に対応して蒸発源にチャージされた元素の蒸気を発生する状態を保持する為に、夫々の蒸発源に対応して設置され、蒸発源を予め定められた蒸発源温度に維持する加熱手段及び電力供給手段（機構）を備え、かつ、蒸発源から発生した蒸気を遮断することが出来るシャッターまたはバルブなどの手段を備えている。
更に、該蒸気の強度を測定することが出来る蒸気強度測定器を備える結晶成長室を有する結晶成長装置である分子線エピタキー装置において、残留不純物ガス、例えば、Ｈ２、ＣＯ，ＣＯ２、Ｈｅ、Ｎ２、Ｏ２、等、（薄膜を形成する元素の蒸気である、例えば、Ａｓ４、Ａｓ２，Ｓｂ２、Ｓｂ４等を除いた）の積算した蒸気圧が基板加熱時において１×１０−８Ｔｏｒｒ以下に保持し、６２０℃に加熱保持された絶縁性の厚さ０．３５ｍｍで直径２インチのＧａＡｓ基板の（１００）面上にＡｓ４若しくはＡｓ２を含むＡｓ蒸気を照射（即ち、ＧａＡｓ基板表面を構成している成分元素離脱防止工程）した後、基板温度を４２０℃±２℃で設定保持し、Ａｌ，Ｉｎ及びＳｂを予め定められた蒸気圧比で（ビームモニタで測定されたビーム強度比で）同時に入射して、１μｍ／時の成長速度でＧａＡｓ（１００）面上に、Ｉｎ９０％とＡｌ１０％の原子数組成比で、かつ、絶縁又は半絶縁若しくは高抵抗の単結晶のＡｌ０．１Ｉｎ０．９Ｓｂ混晶薄膜（ＩｎＳｂとの格子定数の差は０．５％）を０．７μｍ成長させた。この試作条件でＧａＡｓ（１００）面上に成長したＡｌ０．１Ｉｎ０．９Ｓｂ層のＸ線回折の実験を行い、Ａｌ０．１Ｉｎ０．９Ｓｂ混晶層の結晶性を評価した。
その結果、Ｘ線回折のロッキングカーブのＡｌ０．１Ｉｎ０．９Ｓｂ混晶のピークに於ける半値幅（ＦＷＡＨＭ）は１１５０秒であった。次いで、ＩｎとＳｂを同時に蒸発させ、Ａｌ０．１Ｉｎ０．９Ｓｂ層上に、基板温度をＡｌ０．１Ｉｎ０．９Ｓｂの成長時と同じに保持し、ＩｎＳｂ層を成長した。成長の初期にはＡｌ０．１Ｉｎ０．９Ｓｂ層との格子ミスマッチが０．５％あるので低電子移動度層が形成されるが、順次ＩｎＳｂの膜厚が厚くなるに従って格子ミスマッチの影響が解消され、電子移動度の高い層、高電子移動度層が形成される。このとき形成される低電子移動度層の厚さは成長時の温度などの条件によって異なるが本例では２０ｎｍであった。即ち、単結晶で、全厚さが０．７μｍのＩｎＳｂ薄膜を成長するとともにＩｎＳｂ薄膜を動作層にする薄膜積層体を製作した。
この構造で製作したＩｎＳｂ薄膜は電子移動度は、５３，０００ｃｍ２／Ｖｓ、シート抵抗値は１０１Ω／□であり、電子移動度、シート抵抗値が極めて高い。このＩｎＳｂ薄膜積層物を感磁部に使うことで高感度、高入力抵抗値（２００Ω以上で高感度で）のホール素子や磁気抵抗素子などの磁気センサの製作を行うことが出来る。本例のＩｎＳｂ薄膜を感磁部としたでホール素子を製作し得られた特性は、入力抵抗値が２００Ω、定電圧１Ｖで駆動したとき、５０ｍＴの磁束密度の印加でホール電圧が１３２ｍＶであった。即ち、磁界での感度は、１３２ｍＶ／Ｖ・５０ｍＴの高感度を示した。
試作例１のＩｎＳｂ薄膜はそのまま磁気センサの製作に使われる場合もあるが、更に、耐環境性能をより向上した磁気センサを製作する目的で、試作例１のＩｎＳｂ薄膜層上に対環境保護層としてＳｉ３Ｎ４やＳｉＯ２等のパッシベーション層をプラズマＣＶＤ法で形成することも頻繁に行われる。
本実施例１４では、実施例１３と同様の条件下で、形成した単結晶ＩｎＳｂ薄膜０．７μｍの表面に、更に、Ａｌ０．１Ｉｎ０．９Ｓｂ層を形成し、更にその上にＧａＡｓの薄い層を形成して半導体保護層とした。即ち、単結晶のＡｌ０．１Ｉｎ０．９Ｓｂ混晶薄膜（ＩｎＳｂとの格子定数の差は０．５％）を５０ｎｍ（０．０５μ）、次に、６ｎｍのＧａＡｓ層を、ＩｎＳｂを成長したときと同じ基板温度で成長して化合物半導体保護層を形成した。
このＡｌ０．１Ｉｎ０．９ＳｂとＧａＡｓの薄層とＧａＡｓ層の２層から成る半導体保護層の形成により、ＩｎＳｂの表面直下の部位にはＩｎＳｂとＡｌ０．１Ｉｎ０．９Ｓｂとの格子の微弱な（０．５％）不整合により２０ｎｍの電子移動度の低い層が形成された。この厚さは条件によって一般に異なる。本例の条件では２０ｎｍであった。
本実施例のＩｎＳｂ薄膜の電子移動度は、５１，６００ｃｍ／Ｖｓ、シート抵抗値は９７Ω／□であった。半導体保護層形成によって大きな特性劣化もなく、大きな電子移動度と大きなシート抵抗値がえられた。即ち、このＩｎＳｂ薄膜積層物を感磁部に使うことで高感度、高入力抵抗値（２００Ω以上）のホール素子や磁気抵抗素子などの磁気センサの製作が可能であり、高感度磁気センサの製作に使える薄膜積層体である。
この半導体保護層の形成により、上述のパッシベーションによる特性低下が抑制される効果が得られた。プラズマＣＶＤ法で最上層のＧａＡｓ層上に０．３μｍのＳｉ３Ｎ４を形成しても、電子移動度とシート抵抗値の低下は５％以下と極めて少なかった。即ち、パシベーションによる大きな特性低下が無くなり、高い電子移動度と高シート抵抗などの特性がパシベーション工程を経ても低下しなかった。この結果、本試作例のＩｎＳｂ薄膜積層体を磁気センサ部に用いると高感度、高入力抵抗値（２００Ω以上で高感度）更にきわめて高い耐環境信頼性を有するホール素子や磁気抵抗素子などの磁気センサの製作ができる。
ホール素子を製作し得られた特性は、入力抵抗値が２０５Ω、定電圧１Ｖで駆動したときのホール電圧が５０ｍＴで１２６ｍＶであった。即ち、磁界での感度は、１２６ｍＶ／Ｖ・５０ｍＴの高感度を示した。試作例１に比較して、ホール素子の特性は余り変わっていないので、このことによりＡｌＧａＳｂ半導体絶縁層の形成でパッシベーションの影響は殆ど見られなくなった。
試作例１において使ったと同一の機能と結晶成長室を有する結晶成長装置である分子線エピタキー装置を用い、残留不純物ガス、例えば、Ｈ２、ＣＯ，ＣＯ２、Ｈｅ、Ｎ２、Ｏ２、等、（薄膜を形成する元素の蒸気である、例えば、Ａｓ４、Ａｓ２，Ｓｂ２、Ｓｂ４等を除いた）の積算した蒸気圧が基板加熱時に於いて１×１０−８Ｔｏｒｒ以下に保持し、６２０℃に加熱保持された絶縁性の厚さ０．３５ｍｍで直径２インチのＧａＡｓ基板の（１００）面上に、Ａｓ４若しくはＡｓ２を含むＡｓ蒸気を照射（即ち、ＧａＡｓ基板表面を構成している成分元素離脱防止工程）した後、降温し、基板温度を４２０±２℃に設定保持し、次いで、Ａｌ，Ｉｎ及びＳｂを予め定められた蒸気圧比で（ビームモニタで測定されたビーム強度比で）同時に入射して、１μｍ／時の成長速度でＧａＡｓ（１００）面上に、単結晶のＡｌ０．１Ｉｎ０．９Ｓｂ混晶薄膜（ＩｎＳｂとの格子定数の差は０．５％）を０．７μｍ成長させた。
次いで、ＩｎとＳｂを同時に蒸発源より蒸発させ、ＧａＡｓ（１００）面上に形成されたＡｌ０．１Ｉｎ０．９Ｓｂ層の上に、基板温度をＡｌ０．１Ｉｎ０．９Ｓｂの成長時と同じに保持し、厚さが０．３μｍのＩｎＳｂ層を成長した。成長の初期にはＡｌ０．１Ｉｎ０．９Ｓｂ層との格子ミスマッチが０．５％あるので低電子移動度層が形成されるが、順次ＩｎＳｂの膜厚が厚くなるに従って格子ミスマッチの影響が解消され、電子移動度の高い層、高電子移動度層が形成される。このとき形成される低電子移動度層の厚さは成長時の温度などの条件によって異なる。本例では２０ｎｍであった。更に、このＩｎＳｂ薄膜の上にＩｎ：９０％とＡｌ：１０％の原子数組成比で、かつ、絶縁又は半絶縁若しくは高抵抗の単結晶のＡｌ０．１Ｉｎ０．９Ｓｂ混晶薄膜（ＩｎＳｂとの格子定数の差は０．５％）を５０ｎｍ、次に、６ｎｍのＧａＡｓ層を順次、ＩｎＳｂと同じ基板温度で成長した。キャップ層のＡｌ０．１Ｉｎ０．９Ｓｂ層とＩｎＳｂとの格子のミスマッチの存在により、ＩｎＳｂの表面直下に形成された低電子移動度層は２０ｎｍであった。こうしてＩｎＳｂの厚さが０．３μｍの薄膜積層体を製作した。
この構造で製作した本実施例１５のＩｎＳｂ薄膜の電子移動度は、３７，０００ｃｍ２／Ｖｓ、シート電子濃度が５．８×１０１１／ｃｍ２の単結晶のＩｎＳｂ薄膜である。更に、ＩｎＳｂ薄膜のシート抵抗値は３００Ω／□である。半導体保護層の形成による電子移動度の低下は少なく、電子移動度、シート抵抗値が極めて高い。このＩｎＳｂ薄膜積層体を感磁部に使うことで高感度、高入力抵抗値（５００Ω以上）のホール素子や磁気抵抗素子などの磁気センサの製作が可能であり、ホール素子や磁気抵抗素子などの磁気センサの製作ができる。
このＩｎＳｂ薄膜積層体を感磁部に使うことで高感度、高入力抵抗値（５００Ω以上で高感度）のホール素子の製作を行った。得られた素子の特性は、入力抵抗値が５５０Ω、定電圧１Ｖで駆動したときのホール電圧が５０ｍＴで９２ｍＶであった。即ち、磁界での感度は、９２ｍＶ／Ｖ・５０ｍＴの高感度を示した。また、この素子は入力抵抗値が極めて大きいので駆動電力も少ない。
耐環境性能をより向上した磁気センサを製作する目的で、薄膜積層体の磁気センサ部の表面にＳｉ３Ｎ４をプラズマＣＶＤ法で０．３μ程度形成することも頻繁に行われる。特に、本例のようにＩｎＳｂ層が０．３μmと薄い場合、ＩｎＳｂ層の表面に直接接してプラズマＣＶＤ法で、例えば０．３μｍのＳｉ３Ｎ４を直接形成すると、少なくとも４０％〜５０％以上の電子移動度の低下が生じ、当初期待した磁気センサの高感度の特性が損なわれ所望の特性の磁気センサが製作できないという問題があった。
しかし、本実施例では、ＩｎＳｂ薄膜上に、半導体保護層として２層からなる絶縁性のＡｌ０．１Ｉｎ０．９Ｓｂ、更にＧａＡｓ（６ｎｍ）が形成されており、プラズマＣＶＤ法で０．３μｍのＳｉ３Ｎ４を形成しても、電子移動度とシート抵抗値の低下は３乃至５％と極めて少なかった。この結果、本試作例の場合は、ＩｎＳｂ薄膜が０．３μｍの薄さにもかかわらず、素子製作工程での特性劣化が極めて少なく高感度、高入力抵抗値（５００Ω以上）、更に、高い耐環境信頼性を有するホール素子や磁気抵抗素子などの磁気センサの製作が出来た。この様に、半導体保護層の形成により、０．３μｍのＳｉ３Ｎ４をプラズマＣＶＤ法で形成するパシベーション工程が磁気センサ製作工程に付加されても、この工程の前後で製作した素子特性は、殆ど変化を受けない。
即ち、得られた素子の特性は、入力抵抗値が５９０Ω、定電圧１Ｖで駆動したときのホール電圧が５０ｍＴで８９ｍＶであった。即ち、磁界での感度は、８９ｍＶ／Ｖ・５０ｍＴの高感度を示した。一方、ホール素子の対環境性能や長寿命化など高い信頼性がこの０．３μｍのＳｉ３Ｎ４パッシベーション薄膜の形成で付与された。
実施例１３の結晶成長装置と同一の機能の結晶成長室を有する結晶成長装置である分子線エピタキー装置を用い、残留不純物ガス、例えば、Ｈ２、ＣＯ，ＣＯ２、Ｈｅ、Ｎ２、Ｏ２、等、（薄膜を形成する元素の蒸気である、例えば、Ａｓ４、Ａｓ２，Ｓｂ２、Ｓｂ４等を除いた）の積算した蒸気圧が基板加熱時において１×１０−８Ｔｏｒｒ以下に保持し、４２０℃以上の定められた温度に加熱保持された厚さ０．３５ｍｍで直径２インチの絶縁性のＧａＡｓ基板の（１００）面上に、基板温度６００℃で、Ａｓ４若しくはＡｓ２を含むＡｓ蒸気を照射（即ち、ＧａＡｓ基板表面を構成している成分元素離脱防止工程）した後、降温し、基板の温度を４２０±２℃に設定保持した。次いで、Ａｌ，Ｉｎ及びＳｂを予め定められた蒸気圧比で（ビームモニタで測定されたビーム強度比で）同時に入射して、１μ／時の成長速度でＧａＡｓ（１００）面上に、絶縁又は半絶縁若しくは高抵抗の単結晶のＡｌ０．１Ｉｎ０．９Ｓｂ混晶薄膜（ＩｎＳｂとの格子定数の差は０．５％）を０．７μｍ成長させた。
次いで、ＩｎとＳｂを同時にＩｎとＳｂが夫々チャージされた蒸発源より蒸発させ、更に、ドナー不純物としてＳｎを入れた蒸発源よりＳｎを蒸発させ、Ａｌ０．１Ｉｎ０．９Ｓｂ層の上に、基板温度を４２０±２℃に保持しＩｎＳｂ層を成長した。成長の初期にはＡｌ０．１Ｉｎ０．９Ｓｂ層との格子ミスマッチが０．５％あるので低電子移動度層が形成されるが、順次ＩｎＳｂの膜厚が厚くなるに従って格子ミスマッチの影響が解消され、電子移動度の高い層、高電子移動度層が形成される。このとき形成される低電子移動度層の厚さは本例では２０ｎｍであった。こうして、単結晶で、全厚さが０．３μｍで、Ｓｎが一様にＩｎＳｂ層にドープされたＩｎＳｂ薄膜積層体を製作した。
こうして、全厚さが０．３μｍのＳｎをドープしたシート電子濃度が２．０×１０１２／ｃｍ２シート抵抗７７Ω／□電子移動度３７，０００ｃｍ２／Ｖｓの単結晶のＩｎＳｂ薄膜積層体を製作した。Ｓｎドーピングにより若干のシート抵抗値の低下や不純物散乱による若干の電子移動度低下が見られるが良い特性である。
この本実施例のＩｎＳｂ薄膜積層体はドナー不純物のＳｎのドープによりＩｎＳｂの導電帯の電子がアンドープの場合に比べて増加しており、その効果により、シート電子濃度やシート抵抗値の室温周辺（−４０〜１５０℃の範囲）での温度依存性（温度係数）がＩｎＳｂ層に不純物がドープされていないアンドープの試作例１３のＩｎＳｂ動作層と比較して凡そ一桁、即ち、１／１０〜２／１０に低減された。この結果、本例のＩｎＳｂ薄膜積層体を用いホール素子を製作した結果は、定電流駆動のホール電圧（磁界の検出信号）の温度依存性が一桁、即ち、１／１０〜２／１０に低減された。入力抵抗値の温度依存性も１／１０〜２／１０に低減された。この様なホール素子の温度依存性の低減は実用上は極めて重要で、ＩｎＳｂ層の薄膜化とともにホール素子の実用的な性能や機能を格段に向上させた。
得られた素子の特性を列記すると、入力抵抗値が１６０Ω、定電圧１Ｖで駆動したときのホール電圧が５０ｍＴで９０ｍＶであった。即ち、磁界での感度は、９０ｍＶ／Ｖ・５０ｍＴの極めて高い感度を示した。
実施例１６に於いて、更に、ＩｎＳｂ薄膜の上に絶縁性の２層からなる半導体保護層として単結晶のＡｌ０．１Ｉｎ０．９Ｓｂ混晶薄膜（ＩｎＳｂとの格子定数の差は０．５％）を５０ｎｍ（０．０５μ）の厚さで成長し、次に、６ｎｍのＧａＡｓを基板温度４２０℃±２℃で成長した。
この結果、キャップ層のＡｌ０．１Ｉｎ０．９Ｓｂ層とＩｎＳｂとの格子のミスマッチの存在により、ＩｎＳｂの表面直下に厚さが２０ｎｍの低電子移動度層を持ち、全厚さが０．３μｍのＳｎを一様ドープしたＩｎＳｂ薄膜動作層を有する薄膜積層体を製作した。
特性は、電子移動度が３４，０００ｃｍ２／Ｖｓ、シート抵抗値は８０Ω／□であった。電子移動度、シート抵抗値が極めて高い。このＩｎＳｂ薄膜を感磁部に使うことで高感度、高入力抵抗値（１８０Ω以上）のホール素子や磁気抵抗素子などの磁気センサの製作が可能であり、試作例１６と同様に、高感度で、かつ、温度依存性の少ない磁気センサの製作に使えるＩｎＳｂ薄膜積層体である。
更に、この実施例では、ＩｎＳｂ薄膜のシート電子濃度の室温周辺−４０〜１５０℃の範囲での温度依存性（温度係数）がＩｎＳｂ層に不純物がドープされていない試作例１３のＩｎＳｂ動作層と比較して凡そ一桁、即ち、１／１０〜２／１０に低減されている。この結果、本試作例のＩｎＳｂ薄膜を磁気センサ部にして製作したホール素子は、定電流駆動のホール電圧（磁界の検出信号）及び、ホール素子の入力抵抗値の温度依存性が一桁、即ち、１／１０〜２／１０に低減された。
ホール素子製作工程中でのＳｉ３Ｎ４の絶縁層０．３μｍの形成は行わないで製作したときのホール素子の特性は、入力抵抗値が１７５Ω、定電圧１Ｖで駆動したときのホール電圧が５０ｍＴで８２ｍＶであった。即ち、磁界での感度は、８２ｍＶ／Ｖ・５０ｍＴの極めて高い感度を示した。また、Ｓｎドーピングをしているにもかかわらず入力抵抗値も１７５Ωと十分大きい。
さらに、耐環境性能をより向上した磁気センサを製作する目的で、ＩｎＳｂ薄膜積層体の最上層のＧａＡｓ層の表面にＳｉ３Ｎ４をプラズマＣＶＤ法で０．３μｍ形成するパシベーション工程を実施した。しかし、その影響は極めて少なく、ホール素子の感度、温度依存性、素子抵抗値などホール素子に基本特性は殆ど影響を受けなかった。従って、製作したホール素子の特性は先に述べた本例の素子特性と変わらなかった。
実施例１３の結晶成長装置と同一の機能の結晶成長室を有する結晶成長装置である分子線エピタキー装置を用い、残留不純物ガス、例えば、Ｈ２、ＣＯ，ＣＯ２、Ｈｅ、Ｎ２、Ｏ２、等、（薄膜を形成する元素の蒸気である、例えば、Ａｓ４、Ａｓ２，Ｓｂ２、Ｓｂ４等を除いた）の積算した蒸気圧が基板加熱時に於いて１×１０−８Ｔｏｒｒ以下に保持し、４２０℃以上の定められた温度に加熱保持された厚さ０．３５ｍｍで直径２インチの絶縁性のＧａＡｓ基板の（１００）面上に６２０℃の基板温度でＡｓ４若しくはＡｓ２を含むＡｓ蒸気を照射（即ち、ＧａＡｓ基板表面を構成している成分元素離脱防止工程）した後、降温し、基板温度を４２０±２℃に設定保持し、かつ、蒸発源にチャージされた元素の蒸気を、即ち、Ａｌ，Ｉｎ及びＳｂを予め定められた蒸気圧比で（ビームモニタで測定されたビーム強度比で）同時に入射して、１μｍ／時の成長速度でＧａＡｓ（１００）面上に、単結晶のＡｌ０．１Ｉｎ０．９Ｓｂ混晶薄膜（ＩｎＳｂとの格子定数の差は０．５％）を０．７μｍ成長させた。
次いで、基板温度を変えずに420±２℃に設定保持した状態でＩｎとＳｂを同時に蒸発源より蒸発させ、更に、少し遅れてドナー不純物としてＳｎを入れた蒸発源よりＳｎを蒸発させた。即ち、Ａｌ０．１Ｉｎ０．９Ｓｂとのヘテロ界面より１０ｎｍのアンドープＩｎＳｂ層を形成する目的で、ＩｎとＳｂセルのシャッターを開いた後、３６秒遅れてＳｎセルのシャッターを開いた。こうした手順でＧａＡｓ（１００）面上に形成されたＡｌＩｎＳｂ層の上に、基板温度をＡｌ０．１Ｉｎ０．９Ｓｂの成長時と同じに保持し、ＩｎＳｂ層を成長した。 成長の初期にはＡｌ０．１Ｉｎ０．９Ｓｂ層との格子ミスマッチが０．５％あるので低電子移動度層が形成されるが、順次ＩｎＳｂの膜厚が厚くなるに従って格子ミスマッチの影響が解消され、電子移動度の高い層、高電子移動度層が形成される。このとき形成される低電子移動度層の厚さは２０ｎｍであった。
ＩｎＳｂ層の成長を終了するに当たって、ＳｎのシャッターをＩｎとＳｂセルより３６秒早く閉めた。こうして、単結晶で、ＩｎＳｂ層の上下にアンドープ層１０ｎｍを持ち、中央部に均一にＳｎがドープされており、かつ、全厚さが０．３μｍのＩｎＳｂ単結晶薄膜を成長した。このＩｎＳｂ薄膜のシート電子濃度は１．８×１０１２／ｃｍ２、シート抵抗８２Ω／□、電子移動度４０，０００ｃｍ２／Ｖｓの単結晶のＩｎＳｂ薄膜積層体を製作した。
この本試作例１８のＩｎＳｂ薄膜積層体はＳｎのドープによりＩｎＳｂの導電帯の電子がアンドープの場合に比べて増加しており、その効果により、シート電子濃度やシート抵抗値の室温周辺（−４０〜１５０℃の範囲）での温度依存性（温度係数）がＩｎＳｂ層に不純物がドープされていない試作例１３のＩｎＳｂ動作層と比較して凡そ一桁、即ち、１／１０〜２／１０に低減された。この結果、本例のＩｎＳｂ薄膜積層体を用いホール素子を製作した結果は、定電流駆動のホール電圧（磁界の検出信号）の温度依存性が一桁、即ち、１／１０〜２／１０に低減された。入力抵抗値の温度依存性も１／１０〜２／１０に低減された。この様なホール素子の温度依存性の低減は、実用上は極めて重要で、ＩｎＳｂ層の薄膜化とともにホール素子の実用的な性能や機能を格段に向上させた。
得られた素子の特性を列記すると、入力抵抗値が１７０Ω、定電圧１Ｖで駆動したときのホール電圧が５０ｍＴで９９ｍＶであった。即ち、磁界での感度は、９９ｍＶ／Ｖ・５０ｍＴの極めて高い感度を示した。
このように、ＩｎＳｂの上下の面に接した低電子移動度の部位にＳｎドープをしないと高い電子移動度を得ることができ、しかも、シート抵抗値が下がらないというメリットがある。この為、磁気センサを創ると感度が上がり、素子抵抗値も若干大きくなるメリットが得られる。この効果は、ＩｎＳｂ膜厚に依らず効果があるがＩｎＳｂの膜厚が薄いほど大きい。
実施例１８と同様、ＩｎＳｂ層の上下に１０ｎｍのアンドープ層を持ち、Ｓｎが中央部にドープされた厚さ０．３μｍのＩｎＳｂ薄膜を成長し、更に、ＩｎＳｂ薄膜の上に半導体保護層として単結晶のＡｌ０．１Ｉｎ０．９Ｓｂ混晶薄膜（ＩｎＳｂとの格子定数の差は０．５％）を５０ｎｍ（０．０５μ）の厚さで成長し、次に、６ｎｍのＧａＡｓを成長した。
この結果、Ａｌ０．１Ｉｎ０．９ＳｂとＩｎＳｂとの格子不整合により、ＩｎＳｂの表面直下の部位には薄い厚さが２０ｎｍの低電子移動度層が形成される。こうして、全厚さが０．３μｍ、中央部にＳｎが均一にドープされ、Ａｌ０．１Ｉｎ０．９Ｓｂと接する界面部分の１０ｎｍがアンドープのＩｎＳｂ単結晶薄膜を有する薄膜積層体を製作した。
ＩｎＳｂ薄膜の特性は、電子移動度が３７，２００ｃｍ２／Ｖｓ、シート抵抗値は７５Ω／□であった。Ｓｎの中央部のみのドープにより、電子移動度、シート抵抗値ともに大きくなった。このＩｎＳｂ薄膜を感磁部に使うことで高感度、高入力抵抗値（抵抗値１５０Ω以上）のホール素子や磁気抵抗素子などの磁気センサの製作が可能であり、高感度で、且つ、温度依存性の少ない磁気センサの製作に使えるＩｎＳｂ薄膜である。
更に、この実施例では、ＩｎＳｂ薄膜のシート電子濃度の室温周辺−４０〜１５０℃の範囲での温度依存性（温度係数）がＩｎＳｂ層に不純物がドープされていない試作例１３のＩｎＳｂ動作層と比較して凡そ一桁、即ち、１／１０〜２／１０に低減されている。この結果、本試作例のＩｎＳｂ薄膜を磁気センサ部にして製作したホール素子は、定電流駆動のホール電圧（磁界の検出信号）及び、ホール素子の入力抵抗値の温度依存性が一桁、即ち、１／１０〜２／１０に低減された。
ホール素子製作工程中でのＳｉ３Ｎ４の絶縁層０．３μｍの形成は行わないで製作したときのホール素子の特性は、入力抵抗値が１８０Ω、定電圧１Ｖで駆動したときのホール電圧が５０ｍＴで９２ｍＶであった。即ち、磁界での感度は、９２ｍＶ／Ｖ・５０ｍＴの極めて高い感度を示した。また、Ｓｎドーピングをしているにもかかわらず入力抵抗値も１８０Ωと十分大きい。
さらに、耐環境性能をより向上した磁気センサを製作する目的で、ＩｎＳｂ積層物の最上層のＧａＡｓ（ＧａＡｓ無い場合はＡｌＩｎＳｂ絶縁層）の表面にＳｉ３Ｎ４をプラズマＣＶＤ法で０．３μｍ形成する工程を形成するパシベーション工程を実施した。しかし、その影響は極めて少なく、ホール素子の感度、温度依存性、素子抵抗値などホール素子の基本特性は殆ど影響を受けなかった。従って、製作したホール素子の特性は先に述べた本例の素子特性と変わらなかった。
実施例１３において使われた装置と同一の機能、構造の結晶成長室を有する結晶成長装置である分子線エピタキー装置を用い、残留不純物ガス、例えば、Ｈ２、ＣＯ，ＣＯ２、Ｈｅ２、Ｎ、Ｏ２、等、（薄膜を形成する元素の蒸気である、例えば、Ａｓ４、Ａｓ２，Ｓｂ２、Ｓｂ４等を除いた）の積算した蒸気圧が基板加熱時において１×１０−８Ｔｏｒｒ以下に保持し、厚さ０．３５ｍｍ、直径２インチの絶縁性のＧａＡｓ基板の（１００）面上にＡｓ４若しくはＡｓ２を含むＡｓ蒸気を照射（すなわち、ＧａＡｓ基板表面を構成している成分元素離脱防止工程）しながら６２０℃に加熱した後、Ａｓを照射しながら４２０℃まで降温し、基板温度を４２０±２℃に保持した。
次いで、Ａｌ，Ｉｎ及びＳｂを予め定められた蒸気圧比で（ビームモニタで測定されたビーム強度比で）同時に入射して、１μｍ／時の成長速度でＧａＡｓ（１００）面上に、単結晶のＡｌ０．１Ｉｎ０．９Ｓｂ混晶薄膜（ＩｎＳｂとの格子定数の差は０．５％）を１．０μｍ成長させた。このような条件化で製作したＡｌ０．１Ｉｎ０．９ＳｂのＸ線回折の半値幅は５００ｓｅｃであった。半値幅はＡｌＩｎＳｂの厚さの増大と共に少なくなることも確かめられた。
次いで、ＩｎとＳｂを同時に蒸発させ、更に、ドナー不純物としてＳｎを入れた蒸発源よりＳｎを蒸発させ、ＧａＡｓ（１００）面上に形成されたＡｌ０．１Ｉｎ０．９Ｓｂ層の上に、基板温度をＡｌ０．１Ｉｎ０．９Ｓｂの成長時と同じ４２０±２．０℃に保持し、厚さ０，１５μｍのＩｎＳｂ層を成長した、成長の初期にはＡｌ０．１Ｉｎ０．９Ｓｂ層との格子ミスマッチが０．５％あるので低電子移動度層が形成されるが、順次ＩｎＳｂの膜厚が厚くなるに従って格子ミスマッチの影響が解消され、電子移動度の高い層、高電子移動度層が形成される。このとき形成される低電子移動度層の厚さは本例では１０ｎｍであった。即ち、単結晶で、全厚さが０．１５μｍで、ドナー原子としてＳｎが一様にドープされたＩｎＳｂ薄膜を成長した。
更に、ＩｎＳｂ薄膜の上に単結晶のＡｌ０．１Ｉｎ０．９Ｓｂ混晶薄膜（ＩｎＳｂとの格子定数の差は０．５％）を５０ｎｍ（０．０５μ）の厚さで成長し、次に、６ｎｍのＧａＡｓを成長した。
この結果、Ａｌ０．１Ｉｎ０．９ＳｂとＩｎＳｂとの格子不整合により、ＡｌＩｎＳｂとＩｎＳｂのヘテロ界面に接して１ｎｍ、ＩｎＳｂの表面直下の部位には厚さが２０ｎｍの低電子移動度層が形成される。こうして、全厚さが０．１５μｍ、中央部にＳｎが均一にドープされたＩｎＳｂ単結晶薄膜を有する薄膜積層体を製作した。
このＩｎＳｂ薄膜の電子移動度は、２９，３００ｃｍ２／Ｖｓ、シート抵抗値は６８０Ω／□であり、シート電子濃度が３．２×１０１１／ｃｍ２であった。電子移動度、シート抵抗値が極めて高く、このＩｎＳｂ薄膜を感磁部に使うことで高感度、高入力抵抗値（１，０００Ω以上）のホール素子や磁気抵抗素子などの磁気センサの製作が可能であり、極めて消費電力の少ない、かつ、高感度磁気センサの製作に使えることは明らかである。
更に、本実施例では、このＩｎＳｂ薄膜を用い、０．３μｍ厚さのＳｉ３Ｎ４を形成する保護層の形成（パッシベーション薄膜製作）工程を実施してホール素子を製作した。特に、ＩｎＳｂ薄膜の厚さが本実施例のように０．１５μｍと極めて薄い場合、ＩｎＳｂの表面に直接プラズマＣＶＤ法で、例えば、０．３μｍのＳｉ３Ｎ４を直接形成すると６０〜７０％以上の電子移動度とシート抵抗値の低下が生じ、当初期待した磁気センサの高感度の特性が損なわれ所望の特性のホール素子は製作できない。
しかし、本実施例の場合は、半導体保護層の影響で、プラズマＣＶＤ法で０．３μｍのＳｉ３Ｎ４を形成しても、電子移動度とシート抵抗値の低下は３％以下と極めて少なく、すなわち、保護層形成工程での特性の低下が極めて少なく、極めて高い耐環境信頼性と、高感度、高入力抵抗値を有するホール素子を製作した。
その特性は、１Ｖの駆動で５０ｍＴの磁界でのホール電圧は７５ｍＶ、入力抵抗値は１１５０Ωであった。また、磁界での感度は、７５ｍＶ／Ｖ５０ｍＴの高感度を示した。また、更に加えて、入力抵抗値が１１５０Ωと言う高抵抗値が得られ、駆動時の消費電力が極めて少ないホール素子が製作できた。
実施例１３において使われた装置と同一の機能、構造の結晶成長室を有する結晶成長装置である分子線エピタキー装置を用い、残留不純物ガス、例えば、Ｈ２、ＣＯ，ＣＯ２、Ｈｅ、Ｎ２、Ｏ２、等、（薄膜を形成する元素の蒸気である、例えば、Ａｓ４、Ａｓ２，Ｓｂ２、Ｓｂ４等を除いた）の積算した蒸気圧が基板加熱時において１×１０−８Ｔｏｒｒ以下に保持し、厚さ０．３５ｍｍ、直径２インチの絶縁性のＧａＡｓ基板の（１００）面上にＡｓ４若しくはＡｓ２を含むＡｓ蒸気を照射（すなわち、ＧａＡｓ基板表面を構成している成分元素離脱防止工程）しながら６２０℃に加熱した後、Ａｓを照射しながら４２０℃まで降温し、基板温度を４２０±２℃に設定保持した。
また、Ａｌ，Ｉｎ及びＳｂを予め定められた蒸気圧比で（ビームモニタで測定されたビーム強度比で）同時に入射して、１μｍ／時の成長速度でＧａＡｓ（１００）面上に、絶縁又は半絶縁若しくは高抵抗の単結晶のＡｌ０．１Ｉｎ０．９Ｓｂ混晶薄膜（ＩｎＳｂとの格子定数の差は０．５％）を１．０μｍ成長させた。このような条件化で製作したＡｌ０．１Ｉｎ０．９ＳｂのＸ線回折の半値幅は５００ｓｅｃであった。
次いで、ＩｎとＳｂを同時にＩｎとＳｂが夫々チャージされた蒸発源より蒸発させ、更に、ドナー不純物としてＳｎを入れた蒸発源よりＳｎを蒸発させ、ＧａＡｓ（１００）面上に形成されたＡｌ０．１Ｉｎ０．９Ｓｂ層の上に、基板温度をＡｌ０．１Ｉｎ０．９Ｓｂの成長時と同じに保持し、ＩｎＳｂ層を成長した成長の初期にはＡｌ０．１Ｉｎ０．９Ｓｂ層との格子ミスマッチが０．５％あるので低電子移動度層が形成されるが、順次ＩｎＳｂの膜厚が厚くなるに従って格子ミスマッチの影響が解消され、電子移動度の高い層、高電子移動度層が形成される。このとき形成される低電子移動度層の厚さは、本例では１０ｎｍであった。即ち、単結晶で、全厚さが０．１５μｍで、ドナー原子としてＳｎが一様にドープされたＩｎＳｂ薄膜を成長した。
次いで、半導体保護層として高抵抗の単結晶のＡｌ０．１Ｉｎ０．９Ｓｂ混晶薄膜（ＩｎＳｂとの格子定数の差は０．５％）を７０ｎｍ（０．０７μ）の厚さで成長し、次に、６ｎｍのＧａＡｓを成長した。
この結果、Ａｌ０．１Ｉｎ０．９ＳｂとＩｎＳｂとの格子不整合により、ＩｎＳｂの表面直下の部位には薄い厚さが１０ｎｍの低電子移動度層が形成された。こうして、全厚さが０．１５μｍ、中央部にＳｎが均一にドープされたＩｎＳｂ単結晶薄膜を有する薄膜積層体を製作した。
このＩｎＳｂ薄膜の電子移動度は、２９，８００ｃｍ２／Ｖｓ、シート抵抗値は６７０Ω／□であり、シート電子濃度が３．２×１０１１／ｃｍ２であった。電子移動度、シート抵抗値が極めて高く、このＩｎＳｂ薄膜を感磁部に使うことで高感度、高入力抵抗値（１，０００Ω以上）のホール素子や磁気抵抗素子などの磁気センサの製作が可能であり、極めて消費電力の少ない、かつ、高感度磁気センサの製作に使えることは明らかである。
そこで、本実施例では、このＩｎＳｂ薄膜を用い、０．３μｍ厚さのＳｉ３Ｎ４を形成する保護層の形成（パッシベーション層の形成）工程を実施してホール素子を製作した。特に、ＩｎＳｂ薄膜の厚さが本実施例のように０．１５μｍと極めて薄い場合、ＩｎＳｂの表面に直接プラズマＣＶＤ法で、０．３μｍのＳｉ３Ｎ４を直接形成すると６０〜７０％以上の電子移動度の低下が生じ、当初期待した磁気センサの高感度の特性が損なわれ所望の特性のホール素子は製作できない。
しかし、本実施例の場合はプラズマＣＶＤ法で０．３μｍのＳｉ３Ｎ４を形成しても、電子移動度とシート抵抗値の低下は３％以下と極めて少なく、すなわち、保護層形成工程での特性の低下が極めて少なく、極めて高い耐環境信頼性と、高感度、高入力抵抗値を有するホール素子を製作した。
その特性は、１Ｖの駆動で５０ｍＴの磁界でのホール電圧は７７ｍＶ、入力抵抗値は１１５０Ωであった。また、磁界での感度は、７７ｍＶ／Ｖ５０ｍＴの高感度を示した。
また、更に加えて、入力抵抗値が１１１０Ωと言う高抵抗値が得られ、駆動時の消費電力が極めて少ないホール素子が製作できた。
実施例１３において使われた装置と同一の機能、構造の結晶成長室を有する結晶成長装置である分子線エピタキー装置を用い、残留不純物ガス、例えば、Ｈ２、ＣＯ，ＣＯ２、Ｈｅ、Ｎ２、Ｏ２、等、（薄膜を形成する元素の蒸気である、例えば、Ａｓ４、Ａｓ２，Ｓｂ２、Ｓｂ４等を除いた）の積算した蒸気圧が基板加熱時において１×１０−８Ｔｏｒｒ以下に保持し、厚さ０．３５ｍｍ、直径２インチの絶縁性のＧａＡｓ基板の（１００）面上にＡｓ４若しくはＡｓ２を含むＡｓ蒸気を照射（すなわち、ＧａＡｓ基板表面を構成している成分元素離脱防止工程）しながら６１０℃に加熱した後、Ａｓを照射しながら４２０℃まで降温し、ついで基板温度を４２０±２℃に設定保持した。
次に、Ａｌ，Ｉｎ及びＳｂを予め定められた蒸気圧比で（ビームモニタで測定されたビーム強度比で）同時に入射して、１μｍ／時の成長速度でＧａＡｓ（１００）面上に、絶縁又は半絶縁若しくは高抵抗の単結晶のＡｌ０．１Ｉｎ０．９Ｓｂ混晶薄膜（ＩｎＳｂとの格子定数の差は０．５％）を０．９μｍ成長させた。このような条件化で製作したＡｌ０．１Ｉｎ０．９ＳｂのＸ線回折の半値幅は７００ｓｅｃであった。
次いで、ＩｎとＳｂを同時にＩｎとＳｂが夫々チャージされた蒸発源より蒸発させ、更に、ドナー不純物としてＳｎを入れた蒸発源よりＳｎを蒸発させ、ＧａＡｓ（１００）面上に形成されたＡｌ０．１Ｉｎ０．９Ｓｂ層の上に、基板温度をＡｌ０．１Ｉｎ０．９Ｓｂの成長時と同じ４２０±２℃に設定保持し、ＩｎとＳｂのシャッターを同時に開け、ＩｎＳｂの成長をスタートした。次いで、３６秒遅れてドーパントのＳｎの蒸発源のシャッターを開け、Ｓｎのドーピングを開始した。こうしてＩｎＳｂにＳｎをドープしながらＩｎＳｂ層を成長行った。ＩｎＳｂの成長を終了するに当たっては、ドーパントのＳｎのシャッターを閉めた３６秒後にＩｎとＳｂのシャッターを閉め厚さ０．１５μｍのＩｎＳｂ薄膜の成長を終了した。
ＩｎＳｂの成長の初期にはＡｌ０．１Ｉｎ０．９Ｓｂ層との格子ミスマッチが０．５％あるので低電子移動度層が形成されるが、順次ＩｎＳｂの膜厚が厚くなるに従って格子ミスマッチの影響が解消され、電子移動度の高い層、高電子移動度層が形成される。このとき形成された低電子移動度層の厚さは１０ｎｍであった。こうして製作したＩｎＳｂ薄層は、ＩｎＳｂの成長の初期に積層した低電子移動度の１０ｎｍの部分はアンドープであり、最後に積層した１０ｎｍもアンドープである。中間の１３０ｎｍの高電子移動度部はＳｎがドープされている構造の厚さ０．１５μmのＩｎＳｂ薄膜を製作した。次ぎに、同じ基板温度において、ＩｎＳｂ薄膜の上に単結晶のＡｌ０．１Ｉｎ０．９Ｓｂ混晶薄膜（ＩｎＳｂとの格子定数の差は０．５％）を７０ｎｍ（０．０７μｍ）の厚さで成長し、次に、６ｎｍのＧａＡｓを成長した。
この結果、Ａｌ０．１Ｉｎ０．９ＳｂとＩｎＳｂとの格子不整合により、ＩｎＳｂの表面直下の部位でＳｎがドープされていない厚さが１０ｎｍの部分は低電子移動度層化した。こうして、全厚さが０．１５μｍ、ＩｎＳｂ層の下面、及び、表面部分それぞれ１０ｎｍがアンドープで、中央部の１３０ｎｍ厚さの高電子移動度部のみにＳｎが均一にドープされたＩｎＳｂ単結晶薄膜を有する薄膜積層体を製作した。
このＩｎＳｂ薄膜の電子移動度は、３１，５００ｃｍ２／Ｖｓ、シート抵抗値は６３０Ω／□であり、シート電子濃度が３．０×１０１１／ｃｍ２であった。電子移動度、シート抵抗値が極めて高く、このＩｎＳｂ薄膜を感磁部に使うことで高感度、高入力抵抗値（１，０００Ω以上）のホール素子や磁気抵抗素子などの磁気センサの製作が可能であり、極めて消費電力の少ない、かつ、高感度磁気センサの製作に使えることは明らかである。
そこで、本実施例では、このＩｎＳｂ薄膜を用い、０．３μｍ厚さのＳｉ３Ｎ４を形成する保護層の形成（パッチベーション＝ＲＣ形成）工程を実施してホール素子を製作した。ＩｎＳｂ薄膜の厚さが０．１５μｍと極めて薄い場合、ＩｎＳｂの表面に直接プラズマＣＶＤ法で、０．３μｍのＳｉ３Ｎ４を直接形成すると６０〜７０％以上の電子移動度とシート抵抗値の低下が生じる。しかし、本実施例の場合は、ＩｎＳｂ層の上に半導体絶縁層が形成されているので、プラズマＣＶＤ法で０．３μｍのＳｉ３Ｎ４を形成しても、電子移動度とシート抵抗値の低下は３％以下と極めて少なく、すなわち、保護層形成工程での特性の低下が極めて少なく、極めて高い耐環境信頼性と、高感度、高入力抵抗値を有するホール素子を製作できた。
その特性は、１Ｖの駆動で５０ｍＴの磁界でのホール電圧は８５ｍＶ、入力抵抗値は１０５０Ωであった。また、磁界での感度は、８５ｍＶ／Ｖ５０ｍＴの高感度を示した。
また、更に加えて、入力抵抗値が１０５０Ωと言う高抵抗値のため、駆動時の消費電力が極めて少ないホール素子が製作できた。
実施例１の結晶成長装置と同一の機能の結晶成長室を有する結晶成長装置である分子線エピタキー装置を用い、残留不純物ガス、例えば、Ｈ２、ＣＯ，ＣＯ２、Ｈｅ、Ｎ２、Ｏ２、等、（薄膜を形成する元素の蒸気である、例えば、Ａｓ４、Ａｓ２，Ｓｂ２、Ｓｂ４等を除いた）の積算した蒸気圧が基板加熱時において１×１０−８Ｔｏｒｒ以下に保持し、厚さ０．３５ｍｍで直径２インチの絶縁性のＧａＡｓ基板の（１００）面上にＡｓ４若しくはＡｓ２を含むＡｓ蒸気を照射（すなわち、ＧａＡｓ基板表面を構成している成分元素離脱防止工程）しながら６１０℃に加熱した後、４２０℃まで降温し、次に基板温度を４２０±２℃で設定した。
また、蒸発源にチャージされた元素の蒸気を、Ｉｎ及びＳｂを予め定められた蒸気圧比で（ビームモニタで測定されたビーム強度比で）同時に入射して、１μｍ／時の成長速度でＧａＡｓ（１００）面上に、Ｇａ５％、Ｉｎ８５％とＡｌ１０％の原子数組成比で、かつ、絶縁又は半絶縁若しくは高抵抗の単結晶のＡｌ０．８５Ｇａ０．０５Ｉｎ０．１０Ｓｂ混晶薄膜（ＩｎＳｂとの格子定数の差は０．５％）を０．７μｍ成長させた。
次いで、ＩｎとＳｂを同時に蒸発源より蒸発させ、更に、ドナー不純物としてＳｎを入れた蒸発源よりＳｎを蒸発させ、ＧａＡｓ（１００）面上に形成されたＡｌＩｎＳｂ層の上に、厚さ０．３μｍのＳｎをドープしたＩｎＳｂ単結晶薄膜を成長し、更に、ＩｎＳｂの成長時と同じ基板温度でＩｎＳｂ薄膜上にＩｎ：９０％とＡｌ：１０％の原子数組成比で、かつ、絶縁又は半絶縁若しくは高抵抗の単結晶のＡｌ０．８５Ｇａ０．０５Ｉｎ０．１０Ｓｂ混晶薄膜（ＩｎＳｂとの格子定数の差は０．５％）を５０ｎｍ（０．０５μ）の厚さで成長し、次に、６ｎｍのＧａＡｓを成長した。
この結果、シート電子濃度が２．４×１０１２／ｃｍ２、シート抵抗７６Ω／□電子移動度３５，０００ｃｍ２／Ｖｓの単結晶のＩｎＳｂ薄膜を製作した。ＩｎＳｂ薄膜はドナー不純物のＳｎのドープによりＩｎＳｂの導電帯の電子がアンドープの場合に比べて増加しており、その効果により、ホール係数、シート電子濃度やシート抵抗値の室温周辺（−４０〜１５０℃の範囲）での温度依存性（温度係数）がアンドープのＩｎＳｂと比較して凡そ一桁、すなわち、１／１０〜２／１０に低減された。この結果、本実施例のＩｎＳｂ薄膜を用いホール素子を製作した結果は、定電流駆動のホール電圧（磁界の検出信号）の温度依存性が一桁、すなわち、１／１０〜２／１０に低減された。入力抵抗値の温度依存性も１／１０〜２／１０に低減された。このようなホール素子の温度依存性の低減は、実用上は極めて重要で、ＩｎＳｂ層の薄膜化とともにホール素子の実用的な性能や機能を格段に向上させた。
得られた素子の特性を列記すると、入力抵抗値が１７０Ω、定電圧１Ｖで駆動したときのホール電圧が５０ｍＴで９０ｍＶであった。すなわち、磁界での感度は、９０ｍＶ／Ｖ・５０ｍＴの極めて高い感度を示した。
実施例１の結晶成長装置と同一の機能の結晶成長室を有する結晶成長装置である分子線エピタキー装置を用い、残留不純物ガス、例えば、Ｈ２、ＣＯ，ＣＯ２、Ｈｅ、Ｎ２、Ｏ２、等、（薄膜を形成する元素の蒸気である、例えば、Ａｓ４、Ａｓ２，Ｓｂ２、Ｓｂ４等を除いた）の積算した蒸気圧が基板加熱時において１×１０−８Ｔｏｒｒ以下に保持し、厚さ０．３５ｍｍで直径２インチの絶縁性のＧａＡｓ基板の（１００）面上にＡｓ４若しくはＡｓ２を含むＡｓ蒸気を照射（すなわち、ＧａＡｓ基板表面を構成している成分元素離脱防止工程）しながら６２０℃に加熱した後、４２０℃に降温し、ついで４２０±２℃に設定保持した。
次に、Ａｌ，Ｉｎ及びＳｂを予め定められた蒸気圧比で（ビームモニタで測定されたビーム強度比で）同時に入射して、１μｍ／時の成長速度でＧａＡｓ（１００）面上に、Ｉｎ９０％とＡｌ１０％の原子数組成比で、かつ、絶縁又は半絶縁若しくは高抵抗の単結晶のＡｌ０．１Ｉｎ０．９Ｓｂ混晶薄膜（ＩｎＳｂとの格子定数の差は０．５％）を０．７μｍ成長させた。次いで、ＩｎとＳｂを同時にＩｎとＳｂが夫々チャージされた蒸発源より蒸発させ、更に、ドナー不純物としてＳｎを入れた蒸発源よりＳｎを蒸発させ、ＧａＡｓ（１００）面上に形成されたＡｌ０．１Ｉｎ０．９Ｓｂ層の上に、厚さ０．３μｍのＳｎをドープしたシート電子濃度が２．４×１０１２／ｃｍ２シート抵抗７７Ω／□電子移動度３５，０００ｃｍ２／Ｖｓの単結晶のＩｎＳｂ薄膜を製作した。Ｓｎドーピングにより若干のシート抵抗値の低下や不純物散乱による若干の電子移動度低下が見られるが良い特性である。こうして本発明の薄膜積層体を製作した。
本実施例のＩｎＳｂ薄膜積層体はその膜厚が薄く、電子移動度も大きく、かつ、シート抵抗値が大きいので、無磁界のとき高抵抗値で、かつ、高抵抗変化率の磁気抵抗素子の製作に適する。更に、この本実施例のＩｎＳｂ薄膜はドナー不純物のＳｎのドープによりＩｎＳｂ層の電子がアンドープの場合に比べて増加しており、その効果により、ホール係数やシート抵抗値の室温周辺（−４０〜１５０℃の範囲）での温度依存性（温度係数）がアンドープのＩｎＳｂ薄膜と比較して凡そ一桁、すなわち、１／１０〜２／１０に低減された。そこで、本実施例のＩｎＳｂ薄膜を使い、磁気抵抗素子を製作してその特性を調べた。
製作した２端子磁気抵抗素子は、多数のショートバーを有する構造で、図２に示してある。端子電極部を除いてＩｎＳｂの薄膜からなる磁気抵抗素子部の長さが１４５０μｍ、ＩｎＳｂ薄膜の幅が１２０μｍ、幅１２０μｍのＩｎＳｂ磁気抵抗素子部を跨いで形成されたＣｕ／Ｎｉ／Ａｕ／Ｎｉの４層からなるショートバー電極は長さ１２０μｍでその幅は９μｍであり、等間隔でＩｎＳｂ薄膜に直接接触して形成した。ショートバー電極及び端子電極を形成するに当たって、電極の下部に対応するＩｎＳｂ表面部分にｎ＋層を形成する目的で、端子電極及びショートバー電極下部のＩｎＳｂ層表面には、予めフォトレジストをマスクにしたリフトオフ法でＳｎを２ｎｍ蒸着し、次いでＳｎのＩｎＳｂ層の表面への拡散をするため３００℃で５分間加熱した。こうして製作した磁気抵抗素子の電極間の抵抗値は磁界の印加がない場合は６５０Ωであった。
磁気抵抗素子を磁気センサとして使うときに加えられる磁束密度領域、すなわち、磁気抵抗変化が磁束密度に直線的に変化する磁束密度の領域でもあり、かつ、高感度で微弱な磁界変化を検出するためのバイアス磁束密度の領域でもある０．４５Ｔの磁束密度のときの絶対的な抵抗変化率は２１０％であり、極めて大きな磁気抵抗変化示した。この厚さのＩｎＳｂ薄膜では、これまで実現できなかった極めて高抵抗変化率の磁気抵抗素子であり、極めて高感度の磁気抵抗素子による磁気センサが製作できた。また、Ｓｎドープの効果で本例の磁気抵抗素子の入力抵抗値の温度依存性は、凡そ０．２％／℃で極めて少なかった。このようなＩｎＳｂ薄膜の磁気抵抗素子の抵抗変化の向上と高入力抵抗値、かつ、入力抵抗の少ない温度依存性は、実用上は極めて重要であり、ＩｎＳｂ薄膜の磁気抵抗素子の実用的な性能や機能を格段に向上させた。

Claims (22)

  1. 基板上に形成されたＩｎＳｂ薄膜であるＩｎＳｂ動作層と、
    該ＩｎＳｂ動作層より高抵抗又は絶縁性を示し、バンドギャップがＩｎＳｂより大きい層である第１及び第２のＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ混晶層（０≦ｘ、ｙ≦１）とを備え、
    前記第１のＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ混晶層は、前記基板と前記ＩｎＳｂ動作層との間に前記ＩｎＳｂ動作層と直接接するように設けられ、
    前記第２のＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ混晶層は、前記ＩｎＳｂ動作層に対して前記基板側とは逆の面上に前記ＩｎＳｂ動作層と直接接するように設けられ、
    前記第１のＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ混晶層及び前記第２のＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ混晶層は、各々独立にＡｌとＧａの原子の含有率（ｘ＋ｙ）が、５．０％から１７％の範囲（０．０５≦ｘ＋ｙ≦０．１７）かつ前記ＩｎＳｂ動作層と接する前記第１のＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ混晶層との格子不整合が、０．２５％から１．０％の範囲であることを特徴とする薄膜積層体。
  2. 前記第１のＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ混晶層が、（００４）格子面からのＸ線回折によるロッキングカーブの半値幅が１秒以上１３００秒以下であることを特徴とする請求項１に記載の薄膜積層体。
  3. 前記ＩｎＳｂ動作層の室温の電子濃度が、１．２×１０１６〜５．０×１０１８ｃｍ−３の範囲であることを特徴とする請求項１又は２に記載の薄膜積層体。
  4. 前記ＩｎＳｂ動作層は、Ｓｎ，Ｓｉ，Ｓ，Ｔｅ，Ｓｅのいずれかのドナー不純物がドープされていることを特徴とする請求項１，２又は３に記載の薄膜積層体。
  5. 前記ＩｎＳｂ動作層は低電子移動度層と高電子移動度層を有し、該低電子移動度層は前記第１のＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ混晶層に接する部分及び第２のＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ混晶層に接する部分の双方に存在し、２つの該低電子移動度層の間には該高電子移動度層が存在し、該低電子移動度層の厚みが０．５ｎｍ以上３０ｎｍ以下であることを特徴とする請求項１乃至４のいずれかに記載の薄膜積層体。
  6. 前記第１のＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ混晶層又は前記第２のＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ混晶層、もしくはその何れもが、Ｇａを含まないＡｌｘＩｎ１−ｘＳｂ混晶層であることを特徴とする請求項１乃至５のいずれかに記載の薄膜積層体。
  7. 請求項１乃至６のいずれかに記載の薄膜積層体の製造方法であって、前記基板上に予め定められた基板温度で前記第１のＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ混晶層を積層した後、前記基板温度との差が±５度以内に設定された基板温度で前記ＩｎＳｂ動作層を形成する工程を少なくとも有することを特徴とする薄膜積層体の製造方法。
  8. 請求項１乃至６のいずれかに記載の薄膜積層体の前記ＩｎＳｂ動作層を磁気センサ部としたことを特徴とするＩｎＳｂ薄膜磁気センサ。
  9. 前記ＩｎＳｂ動作層が、ホール素子、ホール効果を利用する素子、磁気抵抗素子又は磁気抵抗効果を利用する素子のいずれかの動作層であることを特徴とする請求項８に記載のＩｎＳｂ薄膜磁気センサ。
  10. 前記ＩｎＳｂ動作層の厚さが、８ｎｍ以上２，０００ｎｍ以下であることを特徴とする請求項９に記載のＩｎＳｂ薄膜磁気センサ。
  11. 前記第１のＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ混晶層の厚さが、５０ｎｍ以上３０００ｎｍ以下であることを特徴とする請求項８乃至１０のいずれかに記載のＩｎＳｂ薄膜磁気センサ。
  12. 前記ＩｎＳｂ動作層が、単結晶であることを特徴とする請求項８乃至１１のいずれかに記載のＩｎＳｂ薄膜磁気センサ。
  13. 前記ＩｎＳｂ動作層の厚さが、８ｎｍ以上３００ｎｍ以下であることを特徴とする請求項８乃至１２のいずれかに記載のＩｎＳｂ薄膜磁気センサ。
  14. 前記第１のＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ混晶層、又は、第２のＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ混晶層、もしくはその何れもが、Ｇａを含まないＡｌｘＩｎ１−ｘＳｂ混晶層であることを特徴とする請求項８乃至１３のいずれかに記載のＩｎＳｂ薄膜磁気センサ。
  15. 前記第１のＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ混晶層、又は、第２のＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ混晶層、もしくはその何れもがＡｌ０．１Ｉｎ０．９Ｓｂ混晶層であることを特徴とする請求項１４に記載のＩｎＳｂ薄膜磁気センサ。
  16. 前記第２のＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ混晶層の上に、更にＧａＡｓ層を備えることを特徴とする請求項８乃至１５のいずれかに記載のＩｎＳｂ薄膜磁気センサ。
  17. 前記ＩｎＳｂ動作層にドナー不純物がドープされていることを特徴とする請求項８乃至１６のいずれかに記載のＩｎＳｂ薄膜磁気センサ。
  18. 前記ドナー不純物が、Ｓｎ，Ｓｉ，Ｓ，Ｔｅ，Ｓｅのいずれかであることを特徴とする請求項１７に記載のＩｎＳｂ薄膜磁気センサ。
  19. 前記ＩｎＳｂ動作層が、前記第１のＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ混晶層との界面から１．５ｎｍ以上２０ｎｍ以下の距離だけ離れた部位にドナー不純物がドープされていることを特徴とする請求項１７又は１８に記載のＩｎＳｂ薄膜磁気センサ。
  20. 前記ＩｎＳｂ動作層の所要の表面部位に、電極としての金属薄膜が接して形成されており、該金属薄膜の形成された部位のＩｎＳｂ薄膜の少なくとも表面には、ドナー不純物が他の部位に比べて多くドープされていることを特徴とする請求項１７乃至１９のいずれかに記載のＩｎＳｂ薄膜磁気センサ。
  21. 前記ＩｎＳｂ薄膜磁気センサが、ホール素子又は磁気抵抗素子であることを特徴とする請求項８乃至２０のいずれかに記載のＩｎＳｂ薄膜磁気センサ。
  22. 請求項８乃至２１のいずれかに記載のＩｎＳｂ薄膜磁気センサの製造方法であって、前記基板上に予め定められた基板温度で前記第１のＡｌｘＧａｙＩｎ１−ｘ−ｙＳｂ混晶層を積層した後、前記基板温度との差が±５度以内に設定された基板温度で前記ＩｎＳｂ動作層を形成する工程を少なくとも有することを特徴とするＩｎＳｂ薄膜磁気センサの製造方法。
JP2007552955A 2005-12-27 2006-12-27 薄膜積層体及びそれを用いたＩｎＳｂ薄膜磁気センサ並びにその製造方法 Expired - Fee Related JP5079525B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007552955A JP5079525B2 (ja) 2005-12-27 2006-12-27 薄膜積層体及びそれを用いたＩｎＳｂ薄膜磁気センサ並びにその製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2005376435 2005-12-27
JP2005376435 2005-12-27
PCT/JP2006/326038 WO2007077865A1 (ja) 2005-12-27 2006-12-27 ＩｎＳｂ薄膜磁気センサ並びにその製造方法
JP2007552955A JP5079525B2 (ja) 2005-12-27 2006-12-27 薄膜積層体及びそれを用いたＩｎＳｂ薄膜磁気センサ並びにその製造方法

Publications (2)

Publication Number Publication Date
JPWO2007077865A1 JPWO2007077865A1 (ja) 2009-06-11
JP5079525B2 true JP5079525B2 (ja) 2012-11-21

Family

ID=38228219

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007552955A Expired - Fee Related JP5079525B2 (ja) 2005-12-27 2006-12-27 薄膜積層体及びそれを用いたＩｎＳｂ薄膜磁気センサ並びにその製造方法

Country Status (6)

Country Link
US (1) US7723814B2 (ja)
EP (1) EP1968129B1 (ja)
JP (1) JP5079525B2 (ja)
KR (1) KR101008543B1 (ja)
CN (1) CN101351902B (ja)
WO (1) WO2007077865A1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5044489B2 (ja) * 2007-08-28 2012-10-10 日本碍子株式会社 ホール素子、ホールｉｃ、およびホール素子の作製方法
JP5392108B2 (ja) * 2010-01-21 2014-01-22 大同特殊鋼株式会社 薄膜磁気センサ及びその製造方法
JP2011216553A (ja) * 2010-03-31 2011-10-27 Asahi Kasei Electronics Co Ltd 磁気センサ
JP6042077B2 (ja) * 2012-02-16 2016-12-14 旭化成エレクトロニクス株式会社 化合物半導体薄膜の製造方法
JP5992182B2 (ja) * 2012-03-05 2016-09-14 旭化成エレクトロニクス株式会社 半導体基板及びその製造方法、並びに半導体装置
EP2980874A4 (en) * 2013-03-25 2016-11-16 Asahi Kasei Microdevices Corp COMPOSITE STACK AND SEMICONDUCTOR ELEMENT
US9835570B2 (en) * 2013-09-13 2017-12-05 The United States Of America As Represented By The Administrator Of Nasa X-ray diffraction (XRD) characterization methods for sigma=3 twin defects in cubic semiconductor (100) wafers
CN103884912B (zh) * 2014-03-14 2016-09-07 京东方科技集团股份有限公司 一种方块电阻的测量方法
TWI619280B (zh) * 2014-04-01 2018-03-21 友達光電股份有限公司 感測元件
CN106153082A (zh) * 2015-06-29 2016-11-23 苏州森特克测控技术有限公司 基于p基层盖帽的霍尔基片及霍尔集成传感器芯片
US10141500B2 (en) * 2016-07-05 2018-11-27 Rohm Co., Ltd. Magnetoelectric converting element and module utilizing the same
CN106252502A (zh) * 2016-08-23 2016-12-21 苏州矩阵光电有限公司 一种霍尔元件及其制备方法
JP6517956B2 (ja) * 2018-01-12 2019-05-22 旭化成エレクトロニクス株式会社 化合物半導体基板
CN110010758A (zh) * 2019-03-28 2019-07-12 浙江森尼克半导体有限公司 一种磷掺锑化铟薄膜、霍尔传感器件及其制备方法
US10868241B2 (en) * 2019-05-16 2020-12-15 Taiwan Semiconductor Manufacturing Company Ltd. Apparatus for polarizing a semiconductor wafer and method for fabricating a magnetic semiconductor device
CN111864056A (zh) * 2020-07-21 2020-10-30 浙江大学 一种铝掺锑化铟薄膜、磁阻传感元件及其制造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07249577A (ja) * 1993-05-28 1995-09-26 Matsushita Electric Ind Co Ltd 半導体薄膜の製造方法および磁電変換素子の製造方法
WO2000008695A1 (fr) * 1998-08-07 2000-02-17 Asahi Kasei Kogyo Kabushiki Kaisha Capteur magnetique et son procede de production
JP2000138403A (ja) * 1998-08-28 2000-05-16 Asahi Chem Ind Co Ltd 薄膜磁気センサ―
JP2000183424A (ja) * 1998-12-15 2000-06-30 Hitachi Cable Ltd 化合物半導体多層薄膜及び半導体装置
JP2000208830A (ja) * 1999-01-11 2000-07-28 Hitachi Cable Ltd 化合物半導体多層薄膜及び磁気センサ
JP2003318459A (ja) * 2002-04-23 2003-11-07 Asahi Kasei Electronics Co Ltd ホール素子及びそれを用いた携帯機器用途向け各種装置
JP2005327861A (ja) * 2004-05-13 2005-11-24 Asahi Kasei Corp 強磁性微粒子検出装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5385864A (en) * 1993-05-28 1995-01-31 Matsushita Electric Industrial Co., Ltd. Method of fabricating semiconductor thin film and a Hall-effect device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07249577A (ja) * 1993-05-28 1995-09-26 Matsushita Electric Ind Co Ltd 半導体薄膜の製造方法および磁電変換素子の製造方法
WO2000008695A1 (fr) * 1998-08-07 2000-02-17 Asahi Kasei Kogyo Kabushiki Kaisha Capteur magnetique et son procede de production
JP2000138403A (ja) * 1998-08-28 2000-05-16 Asahi Chem Ind Co Ltd 薄膜磁気センサ―
JP2000183424A (ja) * 1998-12-15 2000-06-30 Hitachi Cable Ltd 化合物半導体多層薄膜及び半導体装置
JP2000208830A (ja) * 1999-01-11 2000-07-28 Hitachi Cable Ltd 化合物半導体多層薄膜及び磁気センサ
JP2003318459A (ja) * 2002-04-23 2003-11-07 Asahi Kasei Electronics Co Ltd ホール素子及びそれを用いた携帯機器用途向け各種装置
JP2005327861A (ja) * 2004-05-13 2005-11-24 Asahi Kasei Corp 強磁性微粒子検出装置

Also Published As

Publication number Publication date
CN101351902B (zh) 2011-04-13
EP1968129A4 (en) 2011-02-02
WO2007077865A1 (ja) 2007-07-12
KR20080080397A (ko) 2008-09-03
KR101008543B1 (ko) 2011-01-14
US20090001351A1 (en) 2009-01-01
EP1968129A1 (en) 2008-09-10
US7723814B2 (en) 2010-05-25
CN101351902A (zh) 2009-01-21
JPWO2007077865A1 (ja) 2009-06-11
EP1968129B1 (en) 2012-06-27

Similar Documents

Publication Publication Date Title
JP5079525B2 (ja) 薄膜積層体及びそれを用いたＩｎＳｂ薄膜磁気センサ並びにその製造方法
JP5536339B2 (ja) 薄膜積層体及びそれを用いた薄膜磁気センサ並びにその製造方法
CN103022341B (zh) 拓扑绝缘体结构
US5198795A (en) Magnetoelectric transducer and process for producing the same
US20130048952A1 (en) Hole doping of graphene
CN103000803B (zh) 电学器件
CN103022344B (zh) 拓扑绝缘体结构
CN103000804A (zh) 产生量子化反常霍尔效应的方法
Golod et al. High bias anomaly in YBa 2 Cu 3 O 7− x/LaMnO 3+ δ/YBa 2 Cu 3 O 7− x superconductor/ferromagnetic insulator/superconductor junctions: Evidence for a long-range superconducting proximity effect through the conduction band of a ferromagnetic insulator
Khan et al. Layer dependent magnetoresistance of vertical MoS 2 magnetic tunnel junctions
JP2004104070A (ja) 強磁性半導体及び強磁性半導体素子
Ding et al. Bi2O2Se: A rising star for semiconductor devices
Hansen et al. Epitaxy and magnetotransport properties of the diluted magnetic semiconductor p-Be (1− x) Mn x Te
Saito et al. Tunneling Magnetoresistance and Spin-Dependent Diode Performance in Fully Epitaxial Magnetic Tunnel Junctions With a Rocksalt Zn O/Mg O Bilayer Tunnel Barrier
Masuko et al. Strain-engineering of charge transport in the correlated Dirac semimetal of perovskite CaIrO3 thin films
Schopfer et al. Graphene-based quantum Hall effect metrology
JP5048033B2 (ja) 半導体薄膜素子の製造方法
Damsgaard et al. Interfacial, electrical, and spin-injection properties of epitaxial Co2MnGa grown on GaAs (100)
CN114566544A (zh) 一种高迁移率自旋场效应晶体管及其制备方法
CN111430536B (zh) 磁性二维半导体的同质结磁阻器件及其制备方法和应用
Maji et al. Spin valve-like magnetic tunnel diode exhibiting giant positive junction magnetoresistance at low temperature in Co 2 MnSi/SiO 2/p-Si heterostructure
Yuan et al. Peeling off Nanometer‐Thick Ferromagnetic Layers and Their van der Waals Heterostructures
Weißhaupt et al. Formation of Mn 5 Ge 3 on a recess-etched Ge (111) quantum-well structure for semiconductor spintronics
Jobst et al. How graphene-like is epitaxial graphene?\\quantum oscillations and quantum hall effect
KR930000792B1 (ko) 비소화인듐(InAs) 자기저항기를 포함하는 자기저항센서 및 그 제조방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110607

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110808

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120601

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120730

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120824

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120829

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150907

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

LAPS Cancellation because of no payment of annual fees