KR20080080397A - 박막 적층체, 박막 적층체를 사용한 ＩｎＳｂ 박막 자기 센서, 및 ＩｎＳｂ 박막 자기 센서의 제조 방법 - Google Patents

Abstract

본 발명은 고감도로 자속 밀도가 직접 검출될 수 있고, 소비 전력이나 소비 전류의 적은 미소한 InSb 박막 자기 센서에 이용되는 박막 적층체 및 InSb 박막 자기 센서에 관한 것이다. InSb 박막을 자기 센서부, 또는 자계 검출부로 한 InSb 박막 자기 센서이다. 기판(1) 상에 형성된 InSb 박막인 InSb 동작층(3)과, 이 InSb 동작층(3)보다 고저항 또는 절연성 또는 p형의 전도성을 나타내고, 밴드갭이 InSb보다 큰 층인 Al_xGa_yIn_{1 -x- y}Sb 혼정층(0≤x, y≤1)(2)을 구비하고 있다. 혼정층(2)은 기판(1)과 InSb 동작층(3) 사이에 제공되고, Al과 Ga의 원자의 함유율(x+y)이 5.0%로부터 17%의 범위(0.05≤x+y≤0.17)이다.

박막 자기 센서, 박막 적층체, 기판, 동작층, 혼정층

Description

ＩｎＳｂ 박막 자기 센서 및 그 제조 방법{ＩｎＳｂ THIN FILM MAGNETIC SENSOR AND FABRICATION METHOD THEREOF}

본 발명은 박막 적층체 및 그것을 이용한 InSb 박막 자기 센서 및 그 제조 방법에 관한 것으로, 보다 상세하게는 고감도로 자속 밀도가 직접 검출될 수 있고, 또한 소비 전력이나 소비 전류이 적은 미소한 InSb 박막 자기 센서에 이용되는 박막 적층체, 그것을 이용한 고감도 InSb 박막 자기 센서 및 그 제조 방법에 관한 것이다.

휴대 기기나 소형의 배터리 구동의 전자 기기에서는 센서의 구동이나 센서 신호의 제어나 처리 등의 전자 회로의 구동에 전지에 의한 전원이 사용되어진다. 이러한 전자 기기에 이용되는 전자 부품이나 자기 센서에는 소비 전력의 저감이 요구되고 있다.

또한, 비접촉의 고정밀도 회전 센서, 미약자계 센서, 지자기 검출에 의한 방향 센서, 자기 잉크에 의해 생긴 미약한 자계를 검출해서 행하는 자기 잉크 인쇄 패턴의 검출 등의 신규 용도로 사용되어지는 홀 소자나 자기 저항 소자에는 자계에 대하여 고감도, 높은 소자의 입력 저항치, 더욱이 극히 소형이고 소자 표면이 극히 평탄성이 좋고 고정밀도로 소자의 가공이 될 수 있고, 소자의 제작 정밀도가 높고, 특성 편차나 제작 정밀도의 편차가 적고, 고성능, 고신뢰성이 요구되고 있다. 더욱이, 실온 주변에서 온도 의존성이 적은 것 등의 극히 요구되는 항목은 많고, 또한 엄격한 사양이다. 더욱이, 초소형 자기 센서인 것 등이 요구되고 있다.

특히, 최근 홀 소자 등 자기 센서를 이용하는 응용이 검토되고 있는 1마이크론, 또는 서브마이크론의 초미세 자성 미립자 검출에서는 마이크로 테슬라, 나노테슬라의 초미약 자계의 검출 감도가 홀 소자 등 자기 센서에 요구되고 있다.

1) 고감도(μ_H 대)인 것, 2) 온도 의존성이 적은(도너 불순물의 도프, 예컨대, Sn 도프가 되어 있는 동작층) 것, 3) 저소비 전력(높은 소자의 입력 저항=얇은 동작층)인 것, 4) 초소형 소자인 것이 요구되고 있다.

이러한 요구에 따른 자기 센서의 제작에는 전자 이동도가 가장 큰 InSb가 최적이다. 더욱이, 자계 검출 감도가 높은 자기 센서가 제작될 수 있는 큰 전자 이동도를 갖고, 또한 극히 적은 전력이나 전류로 구동할 수 있는 고입력 저항치의 자기 센서가 제작될 수 있는 박막 재료, 즉 시트 저항치가 크고, 따라서 극히 얇은 InSb의 박막이 필요해진다.

종래는 GaAs 등의 절연성 기판 상에 InSb를 직접 성장시켜서 제작한 InSb 박막을 이용해서 홀 소자나 자기 저항 소자 등의 InSb 박막 자기 센서를 제작하는 것이 일반적이었다. 그런데, 이렇게 직접 GaAs 기판에 InSb 박막을 성장시키고, 이 InSb 박막을 자기 센서부로 해서 자기 센서를 제작할 경우 자계에서의 감도를 올리기 위해서 전자 이동도를 크게 하려고 하면 그 결과로서 전기 전도도가 커지고, 시 트 저항치가 저하한다. 더욱이, 결정성을 좋게 하고 전자 이동도를 향상시키는 수단으로서 InSb의 막 두께를 크게 하면 이 경우도 시트 저항치가 저하한다고 하는 문제가 있었다.

더욱이, 온도 의존성을 개선할 목적으로 InSb에 Si나 Sn 등의 도너 불순물을 도핑하는 것도 행할 필요가 있지만, 이들의 수단은 모두 소자 저항치를 내리는 방향이며, 지금까지 InSb 박막의 감자부(感磁部)를 갖는 자기 센서에서는 고감도화 등 특성을 올리려고 하면 소자 저항치가 필연적으로 작아지는 방향이며, 고감도의 특성과 소자 저항치의 값을 크게 하는 것의 양립은 극히 어려웠다.

이러한 과제는 소자부의 InSb 박막을 얇게 하고, 시트 저항치를 크게 함으로써 해결되지만, 격자 정수가 InSb와 같고, 또한 절연성의 기판이 없다. 이 때문에, 절연성을 갖는 GaAs 기판 상에 InSb 박막을 성장시켰을 경우 전자 이동도 등의 특성의 막 두께 의존성이 극히 크고, 더욱이, InSb 박막의 결정성도 막 두께의 감소와 함께 급격히 저하한다. 이 결과, InSb의 막 두께가 얇을 경우는 GaAs 기판에 직접 형성한 InSb 박막의 특성은 극히 나쁘고, 특성을 저하시키지 않음으로써 보다 박막화하는 것은 지금까지 극히 어려웠다.

이 원인은 InSb 박막을 성장시키는 기판과 InSb의 격자 정수의 차이, 즉, InSb와 기판 간의 큰 격자 미스매치에 있다. InSb 박막을 성장시키기 위해서 통상 사용되어지는 절연성의 단결정 기판으로서 GaAs나 InP 등의 기판이 있지만, 이들의 기판은 InSb와 격자 정수가 크게 다르게 되어 있다. 예를 들면, GaAs와 InSb의 격자 정수의 차이는 14%이다. InSb와 격자 정수가 일치하는 절연성의 III-V족의 화합 물 반도체는 존재하지 않는다. 이 때문에, 격자 정수가 InSb와 크게 어긋나고 있는데도 불구하고 GaAs 기판이나 InP 기판, Si 기판, 사파이어 기판 등이 InSb의 단결정 박막을 성장시키는 기판으로서 이용되어 왔다.

이러한 기판과의 큰 격자 정수의 차이를 해소하는 시도가 있다. 예를 들면, 특허문헌 1에는 활성층의 InSb와 격자 정수의 차이를 없애기 위해서(격자 조정시키기 위해서) 기판 상에 억셉터 불순물을 도핑한 InSb 버퍼층을 두고, 또한 언도프의 InSb의 활성층이 형성되고, 그 다음에, 불순물이 도핑되고, 기판면에 대하여 수평방향의 격자 정수가 InSb와 동일한 왜곡 AlGaInSb 캐리어 공급층이 형성되고, 더욱이 그 위에 언도프 InSb 캡층이 형성된 구조를 제안하고 있지만, 극히 복잡하고 실용적으로는 제작하기 어려운 구조이다. 실용적인 소자를 제작하지 않을 경우의 이 구조에서의 InSb층의 특성은 좋은 것이 얻어지는 것과 같이 보이지만, 실용적인 소자를 제작할 경우는 큰 문제를 포함하고 있다.

즉, 이 구조에는 동작층 이외에 동작층과 동일 재질의 도전층인 언도프 InSb층이 그 최상부에 형성되어 있다. 이 구조에서 자기 센서 등의 소자를 제작했을 경우는 통상 이 층에 접해서 그 위에 절연막이 형성되지만, InSb의 박층은 절연막과의 격자의 미스매치나 절연막 형성시의 충격 등으로 격자가 파괴되고, InSb층의 캐리어의 증대나, 더욱이, 전자 이동도도 극단적으로 저하하는 등의 특성 열화하는 것이 알려져 있다.

이 구조에서 홀 소자나 자기 저항 소자 등을 제작했을 경우는 이 열화된 InSb층은 소자의 구동 전류의 단순한 리크층이 되고, 동작층에 흐르는 구동 전류가 분류되고, 실질적으로 적어지고, 자계 감도 등의 특성을 현저하게 저하시킨다. 이 때문에, 실용적인 홀 소자 등의 자기 센서 제작에는 맞지 않는 구조이며, 실용적인 홀 소자나 자기 저항 소자 등의 제작은 어려웠다.

더욱이, 동작층이 되는 언도프의 InSb층에 접해서 격자 정수의 동일한 억셉터 불순물 도프의 InSb층의 형성이 필수적이다. 실온 또는 그 이상의 온도에서 진성반도체인 InSb층에 억셉터 불순물을 도핑해서 실온에서 절연성을 부여하는 것은 밴드갭(0.17eV)이 작기 때문에 일반적으로는 극히 어렵고, 고도의 절연성이나 고저항을 얻는 것은 불가능하다. 실온이나 더욱 고온도에서는 p형화되지 않는 InSb에서는 p-n접합으로 전기적으로 절연하는 것은 불가능하다.

이와 같이, 특허문헌 1의 기술에서는 격자 정수의 차이를 해소하고, 고성능의 InSb 박막 동작층을 제작하려고 하면 극히 복잡한 구조가 필요하고, 그 구성의 최상부에도 동작층이 아닌 InSb의 형성이 필요로 되어 있다. 이러한 구성에서는 자기 센서가 사용되어지는 실온이나 더욱 높은 온도에서는 큰 문제가 있고, 특히 저온도로부터 고온도까지 사용할 수 있는 실용적인 InSb 자기 센서의 제작은 극히 어렵다. -40~150℃의 범위 또는 그 이상의 온도에서 안정한 동작이 요구되는 차적재의 자기 센서 등의 용도에 사용되는 실용적인 자기 센서 제작은 실현되지 않고 있다.

이러한 종래 기술에서 InSb의 박막을 극히 얇게 제작하고, 홀 소자 등의 고감도의 자기 센서를 제작하는 것은 지금까지 불가능했다. 특히, 높은 시트 저항치가 얻어지는 두께가 1.0㎛이하, 더욱이 0.5㎛이하, 0.2㎛이하 등의 극히 얇은 InSb 단결정 박막으로 높은 전자 이동도를 얻어서 고감도의 자기 센서를 제작하는 기술은 지금까지 발견되지 않고 있었다.

그래서, 본 발명자들은 종래 기술에서는 불가능했던 InSb 단결정 박막을 동작층으로 한 고감도이고, 또한 고저항의 실용적인 InSb 자기 센서 및 그 제작법을 검토했다.

InSb와 격자 조정되는 III-V족 화합물 반도체의 절연 기판이 제작될 수 있으면 형편이 좋지만, 그러한 기판은 존재하지 않는다. 이 때문에, InSb 박막의 제작에 있어서는 기판과의 격자 부정합이 극히 큰 문제이다. 이 격자 부정합이 있어도 결정성이 좋은 고전자 이동도의 InSb 단결정 박막을 제작하는 기술을 창작할 필요가 있고, 이것이 본 발명의 목적이다.

그래서, 본 발명자들은 이 격자 조정을 전제로 하지 않아도 양(良)특성의 InSb 박막이 얻어지는 결정 성장 방법의 연구에 도전했다. 즉, InSb를 성장시키는 기판과의 격자 미스매치가 있어도 InSb의 단결정이 성장하고, 특성이 우수한 박막이 얻어지는 결정 성장 기술의 연구이다. 그 결과, 기판 상에 InSb와는 격자 조정되지 않지만, 절연성에서 미스매치가 작은 특별한 조건을 충족한 III-V족의 혼정층을 형성하고, 이 혼정층 상에 InSb를 분자선 에피택시법(MBE법)으로 성장시키면 두께가 얇어도 극히 양질의 InSb가 성장하는 것을 찾아냈다.

즉, InSb 박막이 직접 접촉하는 혼정층(그 위에 InSb가 직접 결정 성장하는 층)과 InSb의 격자의 미스매치가 있어도 어느 값의 범위이며, 더욱이 혼정층의 조성과 결정성이 알맞은 조건을 충족시키면 혼정층 상에 성장하는 InSb의 특성은 양 질인 것을 찾아냈다.

예를 들면, InSb를 GaAs 기판 상에 직접 성장했을 경우는 14%의 격자 부정합이 있고, 두께가 1㎛이하의 InSb 박막의 경우는 단결정 박막이어도 높은 전자 이동도는 얻어지지 않는다. 더욱이, 0.5㎛, 또한 0.2㎛ 등 막 두께의 저하와 함께 InSb의 전자 이동도는 급격히 저하한다. 이것은 도 10에 있어서 □ 기호의 선에서 실험적 데이터가 지시되어 있다.

도 10은 GaAs 기판 상에 직접 형성된 InSb 박막의 막 두께와 전자 이동도의 관계(△)를 나타내는 도이다.

이 도 1O의 데이터로부터 InSb 박막의 두께가 O.1㎛에서는 3,OOO㎝²/Vs라 하는 극히 작은 값이 되고, 고감도의 자기 센서 제작은 어려운 것이 이해된다. 이것은 14%의 격자 부정합으로부터 오는 필연적인 결과이다. 이러한 GaAs 상에 성장된 InSb의 전자 이동도에 대해서는 비특허문헌 1에도 나타내어져 있다.

상술한 특허문헌 1의 것은 그 구조가 AlGaInSb층 상에 형성된 p형 또는 절연체의 InSb(도프)층을 버퍼층으로서 이용함으로써 격자 부정합을 없애고, 그 위에 형성된 동작층으로서의 InSb(언도프)의 막 질을 확보하고 있다.

또한, 비특허문헌 1에 의하면, GaAs 기판 상에 직접 형성된 InSb 박막은 GaAs 기판 결정과 InSb의 격자 상수의 14%차이에 의거하는 격자 부정합에 의해 GaAs 기판과 InSb의 헤테로 계면 근방에 형성된 InSb의 저전자 이동도층의 존재와, InSb 박막 표면에 자연히 형성되는 저전자 이동도층의 존재가 서술되어 있다. 이러 한 InSb 박막의 양면의 저전자 이동층에 의해 InSb 막 두께가 얇아짐에 따라 전자 이동도가 작아지는(저하하는) 것이 알려져 있다. 특히, 0.2㎛의 두께보다 얇아지면 InSb 박막의 전자 이동도 저하는 현저하고, 실용적인 감도의 InSb 홀 소자의 제작은 지금까지 어려웠다.

이러한 InSb의 박막의 전자 이동도의 막 두께 감소에 의한 저하는 결정 성장시에 GaAs 기판과의 헤테로 계면에 생기는 저전자 이동도층의 존재와 그 두께에 대응하고 있다. 이 저전자 이동도층의 두께는 결정 성장 조건에도 따르지만 일반적으로는 0.1~0.2㎛이다. 얇은 막 두께에서 InSb 박막의 전자 이동도를 크게 하기 위해서는 상술한 바와 같은 저전자 이동도층의 두께를 적게 하거나 없애는 것이 필수적이다.

비특허문헌 1에 의하면, GaAs 기판 상에 성장된 InSb 박막은 두께 방향으로 큰 전자 이동도나 전자 농도의 변화가 있는 것이 알려져 있지만, 그 상태는 간단한 박막의 특성의 분포의 모델로 설명하면, 기판과의 헤테로 계면에 접하고, 최초에 성장된 부위인 저전자 이동도층(기판과의 격자의 미스매치에 의해 결함이 많고, 물성적으로 특성이 좋지 않은 층)이 있고, 그 위에 고전자 이동도층(미스매치의 영향이 없어져서 물성적으로 특성이 개선되어 결함 등이 극히 적은 층)으로 구성된다.

높은 전자 이동도를 갖는 고전자 이동도층이 두꺼우면, 즉 저전자 이동도층의 두께의 비율을 적게 함으로써 InSb 박막의 전자 이동도는 커지고, 고감도의 홀 소자 등의 자기 센서 제작이 가능하다.

InSb 막 두께를 단순히 두껍게 하면 용이하게 고전자 이동도층을 두껍게 할 수 있지만, 그러한 경우는 자기 센서를 제작했을 경우에 입력 저항이 작아지고, 소비 전력의 증대 등의 문제가 생기고, 실용성이 결여되는 결점이 생긴다.

입력 저항을 크게 하기 위해서는 InSb 박막을 얇게 할 필요가 있지만, 그 때에는 고전자 이동도층이 극히 얇아지거나, 경우에 따라서는 없어져 버려 전자 이동도의 큰 InSb 박막이 얻어지지 않는다. 예를 들면, 0.2㎛보다 작은 막 두께에서는 고전자 이동도의 부분은 대부분 없어져 버린다. 0.3㎛의 두께에서도 저전자 이동도층이 고전자 이동도층보다 두껍고, 결과로서 기대한 만큼 전자 이동도는 커지지 않는다.

이와 같이, 상술한 헤테로 계면 부근에 형성되는 저전자 이동도층의 두께에 거의 대응하는 두께 이하, 또는 막 두께의 50%이상을 차지하는 바와 같은 경우는 극단적으로 전자 이동도가 저하하고, 이 때문에 종래는 고감도 홀 소자 등의 실용적인 자기 센서를 제작하는 것은 불가능했다. 이것은 비특허문헌 1이나 도 10에 나타내어져 있는 바와 같이 GaAS (100) 기판 상에 직접 언도프 InSb 박막을 성장시켰을 때의 막 두께와 전자 이동도의 관계로부터도 명확하다.

이와 같이, InSb의 막 두께가 얇아지면 상술한 비특허문헌 1에 기재되어 있는 고전자 이동도의 층이 극히 얇아지고, InSb 박막의 대부분은 저전자 이동도가 되므로 InSb 박막 전체의 전자 이동도가 급격히 저하한다.

기판이 GaAs로부터 다른 기판으로 변경되어도 기판과의 격자 부정합이 있을 경우는 같다. 이렇게, 고감도의 자기 센서를 제작하기 위해서는 큰 전자 이동도를 갖는 InSb 박막이 필수적이지만, InSb의 막 두께가 작아지면 전자 이동도가 급격히 저하해버린다. 이 때문에, 극히 얇은 InSb 박막에서는 지금까지 고감도로 자계를 검출할 수 있는 자기 센서의 동작층에 사용되는 InSb의 도전층을 갖는 박막 적층체나 그것을 자기 센서부에 사용한 InSb 자기 센서를 제작할 수 없었다.

그런데, InSb 막 두께를 얇게 하면 높은 시트 저항치가 기대될 수 있지만, 자기 센서의 감도를 정하는 전자 이동도가 극히 작아진다. 예를 들면, GaAS (100) 기판 상에 직접 형성한, 1.Oμ의 InSb 박막의 전자 이동도는 5O,OOO㎝²/Vs를 초과하지만, O.3㎛의 InSb 박막의 전자 이동도는 20,OOO㎝²/Vs정도, O.2㎛의 막 두께에서는 1O.OOO㎝²/Vs 이하, O.15㎛ InSb 박막은 7OOO㎝²/Vs정도이하가 되고, O.1㎛에서는 5,OOO㎝²/Vs이하이며, 급격히 막 두께의 감소와 함께 저하한다. 이것으로부터 InSb 박막의 전자 이동도의 낮은 층의 부분의 두께는 0.15 내지 0.2㎛의 사이에 있는 것이 이해된다.

이와 같이, 전자 이동도는 InSb 막 두께의 감소와 함께 급격히 저하하고, 극히 작은 값이 된다. 따라서, 해당 InSb 박막을 센서부에 사용하는 자기 센서의 감도는 InSb의 막 두께와 함께 급격히 저하하고, 고감도의 실용적인 홀 소자나 자기 저항 소자 등의 자기 센서는 제작할 수 없다. 이렇게, GaAs 기판 상에 직접 제작한 InSb 박막의 예에서는 큰 격자 미스매치에 의해 InSb의 막 두께에 의해 전자 이동도가 크게 변경되는, 즉 막 두께의 감소와 함께 전자 이동도가 급격히 감소하는 것이 알려져 있다.

되풀이하지만, 특히 막 두께 0.2㎛이하로 얇아지면 격자 미스매치의 효과에 의해 GaAs 기판 상에 제작한 InSb 박막의 전자 이동도는 급격히 저하한다. 이것은 GaAs 기판 상에 성장된 InSb 박막의 특성이 막 두께 방향에 있어서 크게 변화되는 것이 원인이다. 이 때문에, 종래 기술에서는 두께가 0.2㎛이하에서는 실용적인 고감도의 홀 소자나 자기 저항 소자의 제작에 적합한 박막은 없었다. 그러나, 얇은 InSb 박막을 자기 센서부에 사용한 고입력 저항치의 InSb 홀 소자나 자기 저항 소자 등의 자기 센서는 응용상 극히 중요하다. 그 요구도 높지만, 지금까지 누구도 실용적인 자기 센서에 사용되는 전자 이동도의 큰 InSb 박막도 자기 센서도 제작 되어 있지 않은 것을 서술해 둔다.

다음에, 이 저전자 이동도층의 생성의 이유에 대해서 설명한다.

그 이유 중 하나는 특히 기판과 InSb의 헤테로 계면 부근에 존재하는 격자결함밀도가 큰 부분의 존재이다. 즉, InSb는 GaAs와의 격자의 미스매치가 크고, GaAs 와의 헤테로 계면으로부터 0.2마이크론이하의 두께의 층은 격자 결함 밀도가 크고, InSb의 결정성이 극히 나쁘고, 전자 이동도가 작아져 있고, 그 결과로서 전자 이동도의 극히 낮은 층을 형성해 두고, 전자 이동도가 수천 이하의 극히 낮은 값이 되어 있는 것이 InSb 박막에 고유한 전자 수송의 현상의 해석에 의해 밝혀져 있었다(예를 들면, 비특허문헌 1 참조). 이 결과, InSb 박막의 전자 이동도는 극히 큰 막 두께 의존성을 갖고, InSb의 두께가 얇아짐에 따라 전자 이동도 등의 자기 센서 제작에 중요한 물리 특성은 급격히 저하하는 것은 필연의 결과이었다.

그러나, InSb와 격자 정수가 일치하는 절연 기판이 있으면, 이 문제는 해결 의 가능성이 있지만, 그러한 III-V족의 화합물 반도체에서, 또한 절연 또는 절연성의 재료는 존재하지 않는 것도 알려져 있었다. 이 결과, 현상론적으로도 이론적으로도 고감도와 고입력 저항치를 구비한 InSb 홀 소자나 자기 저항 소자 등의 실용적인 InSb 박막 자기 센서를 제작할 수 있을 가능성이 높은 두께가 0.3㎛이하, 더욱이 0.2㎛이하의 InSb 박막 또는 박막 적층체는 공업적 규모로 양산 제작될 수 없었다.

더욱이, 상술한 비특허문헌 1에 기재되어 있는 바와 같이, InSb 박막의 표면층에도 InSb 박막의 전자 수송의 현상의 상세한 검토로부터 50㎚정도의 저전자 이동도의 박층이 발견되어 있다. 이것은 InSb 표면은 물질이 아무 것도 없는 공기 또는 진공의 경우 표면의 내측 50㎚정도의 두께의 부분의 격자가 비뚤어짐 저전자 이동도의 박층을 형성한다고 생각되기 때문이다. 이 표면 부분의 저전자 이동도층도 InSb의 막 두께의 감소와 함께 저하하는 막 두께 의존성에 영향을 준다.

따라서, 이 표면과 기판의 헤테로 계면에 형성되는 2개의 저전자 이동도층의 두께를 더한 두께 이하에서는 높은 전자 이동도를 갖는 InSb 박막은 제작이 불가능해진다. 이 두께는 일반적으로 0.2㎛이다.

고감도의 InSb 박막 홀 소자 등의 실용적인 자기 센서를 제작하기 위해서는 상술한 바와 같은 여러 가지의 원인으로 생기는 InSb 박막의 기판과의 계면 부근이나 표면 부근에 형성되는 비교적 두꺼운 저전자 이동도층은 큰 문제이었다. 즉, InSb의 극히 얇은 박막을 자기 센서부로 하는 실용적인 자기 센서를 제작하는 점에서 큰 장해이거나 문제이며, 그 해소나 극박화는 해결해야 할 극히 중요한 기술과 제이다.

실제로 홀 소자 등의 자기 센서를 사용하기 위해서는 종래부터 높은 신뢰성이 요구되어 있었다. 즉, 산업용이나 차적재 센서 용도 등에서는 보다 고신뢰성, 고내구성, 대환경 성능의 향상 등 실용에 관계되는 신뢰성 상의 고성능화의 부여 등이 요구되어 있었다. 이 때문에, InSb 박막 표면의 보호막, 소위 패시베이션막을 형성하는 것이 요구되어 있다. 또한, 다른 응용에서는, 예를 들면 InSb 홀 소자에 의한 자성 미립자 검출에서는 InSb 박막의 센서부를 수십마이크론, 마이크론, 더욱이 서브마이크론의 거리까지 측정 대상에 자기 센서를 근접해서 자계를 검출하는 것이 요구되어 있다. 이 때문에, 자계 계측 시에 InSb 박막이나 그 표면을 손상시키지 않는 InSb 박막 표면의 보호막을 형성하는 것이 요구되어 있다.

또한, 자기 센서부의 InSb 박막의 표면에는 소자의 신뢰성을 확보할 목적이나 패키지 수지 등으로의 열경화시에 생기는 열에 기인하는 박막으로의 스트레스를 완화하는 등의 목적으로 절연막, 예를 들면 Si₃N₄이나 SiO₂ 등의 절연막을 형성한다. 즉, 보호층 또는 보호막을 형성한다. 이 보호층은 그 결정 격자가 InSb와는 다른 것은 물론 격자 정수도 크게 다르고, 더욱이 플라즈마 CVD 등으로 제작할 때에 InSb의 표면이 플라즈마 이온의 충돌에 노출되어 데미지를 받는 것도 자주 있었다. 예외적으로 보호층을 하지 않아서 좋은 것도 있지만, 자기 센서의 제작 공정에서는 이 보호층은 상식적으로 행하여져 필수적이다.

이와 같이, 자기 센서부를 구성하는 InSb 박막의 상면에는 보호막의 형성이 필요로 되어 있었다. 그러나, 이 보호층의 형성에 의해 자기 센서부를 구성하는 InSb 박막의 표면에 근접한 박층 부분이 데미지를 받고, 박막의 특성이 큰 저하를 초래하고, 소망의 자기 센서 특성이 얻어지지 않는다고 하는 큰 문제가 있었다. 이것은 보호층을 형성하는 공정에서 필연적으로 생기는 공정 변동이다.

보호층의 형성에 의한 InSb 박막의 데미지는, 예를 들면 1㎛의 두께의 InSb 박막을 홀 소자에 제작했을 경우 절연막 형성에 의한 감도 저하(InSb 박막의 전자 이동도 저하)는 10%정도이지만, 두께가 얇아지면 이 값은 극히 커지고, 두께 0.3마이크론의 경우는 이 감도 저하량은 40%로부터 경우에 따라서는 70%을 초과하는 값이 된다.

이하에 나타낸 표 1은 0.3㎛두께의 Si3N4를 표면에 형성했을 때의 InSb 박막의 전자 이동도의 저하와 InSb 막 두께의 관계를 나타내는 표이다.

이 때문에 소망의 고감도 자기 센서의 제작은 불가능하게 되어 있었다. 이 이유는 InSb 박막의 표면이 플라즈마 CVD의 충격이나 격자의 미스매치에 의해 파괴되기 때문에 그 부분이 저전자 이동도화되고, InSb 박막의 표면 부근에 저전자 이동도의 비교적 두꺼운 층이 형성되어, 결과로서 InSb 박막의 큰 특성 열화를 생기게 한다고 생각된다.

보호층의 형성이나 형성시의 충격은 결과로서 InSb 박막의 표면을 어떤 두께로 저전자 이동도의 층으로 해 버려서 소자의 특성의 저하를 초래한다. 이 저전자 이동도의 층의 두께는 보호층 형성의 조건에도 따르지만, 50~100㎚(0.10~0.05㎛)이며, InSb 박막의 표면에 자연히 형성되는 저전자 이동도층의 두께 50㎚보다 두껍다. 따라서, 기판 상에 에피택셜 성장시켜서 형성한 InSb의 박막을 고전자 이동도의 막으로 하기 위해서는 이 InSb 박막 표면 및 기판과의 헤테로 계면에 접해서 형성된 저전자 이동도의 층을 아무리 작게 하고, 얇게 하거나 또는 없애는 것이 필수적이다.

이러한 보호막 형성에 관한 InSb층의 특성 열화의 문제점의 해결은 긴 시간 동안 기대되어 있었다. 즉, 자기 센서부의 표면에 형성되는 절연성, 즉, 보호층의 형성 등으로 InSb 박막의 특성을 열화시키지 않는 것이나 구조상 InSb 박막이 특성 열화를 하지 않는 소자 구조의 실현 등, InSb 박막을 소자화하는 공정에서 특성 변동이 생기지 않는 InSb 자기 센서 구조가 요구되어 있었다.

특허문헌 1: 일본 특허 공개 2000-183424호 공보

비특허문헌 1: Journal of Crystal Growth, Vol. 251, pp. 560~564, 및 Vol. 278, pp. 604~609

본 발명은 이러한 문제을 감안하여 이루어진 것으로, 그 목적으로 하는 바는 고감도로 자속 밀도가 직접 검출될 수 있고, 또한 소비 전력이나 소비 전류가 적은 미소한 InSb 박막 자기 센서에 이용되는 박막 적층체, 그것을 이용한 InSb 박막 자기 센서 및 그 제조 방법을 제공하는 것에 있다.

이러한 목적을 달성하기 위해서 이루어진 것으로, 본 발명은 박막 적층체로서, 기판 상에 형성된 InSb 박막인 InSb 동작층과, 상기 InSb 동작층보다 고저항 또는 절연성을 나타내고, 밴드갭이 InSb보다 큰 층인 Al_xGa_yIn_{1 -x- y}Sb 혼정층(0≤x, y≤1)을 구비하고, 상기 혼정층은 상기 기판과 상기 InSb 동작층 사이에 제공되고, Al과 Ga의 원자의 함유율(x+y)이 5.0%로부터 17%의 범위(0.05≤x+y≤0.17) 또는 상기 InSb 동작층과 접하는 상기 혼정층의 격자 부정합이 0.25%로부터 1.0%의 범위인 것을 특징으로 한다.

또한, 상기 혼정층이 (004) 격자면으로부터의 X선 회절에 의한 록킹 커브(rocking curve)의 반치폭이 1초이상 1300초이하인 것을 특징으로 한다.

또한, 상기 InSb 동작층의 실온의 전자 농도가 1.2×10¹⁶~5.0×10¹⁸㎝^-3의 범위인 것을 특징으로 한다.

또한, 상기 InSb 동작층은 Sn, Si, S, Te, Se 중 어느 하나의 도너 불순물이 도핑되어 있는 것을 특징으로 한다.

또한, 상기 Al_xGa_yIn_{1 -x- y}Sb 혼정층과 동일 제 2 Al_xGa_yIn_{1 -x- y}Sb 혼정층이 상기 InSb 동작층에 대하여 상기 기판과 접하는 면과 반대의 면 상에 절연성 반도체 보호층으로서 제공되어 있는 것을 특징으로 한다.

또한, 상기 InSb 동작층은 저전자 이동도층을 구비하고, 상기 저전자 이동도층은 상기 Al_xGa_yIn_{1 -x- y}Sb 혼정층에 접하고, 두께가 0.5㎚이상 30㎚이하인 것을 특징으로 한다.

또한, 상기 저전자 이동도층이 상기 동작층과 상기 기판 및 상기 제 2 Al_xGa_yIn_1-x-ySb 혼정층의 계면에 접해서 존재하는 것을 특징으로 한다.

또한, 상기 Al_xGa_yIn_{1 -x- y}Sb 혼정층 또는 상기 제 2 Al_xGa_yIn_{1 -x- y}Sb 혼정층이 Al_xIn_1-xSb 혼정층인 것을 특징으로 한다.

또한, 본 발명은 박막 적층체의 제조 방법으로서, 상기 기판 상에 미리 정해진 상기 Al_xGa_yIn_{1 -x- y}Sb 혼정층을 적층한 후, 상기 기판 온도와의 차이가 ±5도 이내에 설정된 기판 온도에서 InSb의 저전자 이동도층을 형성하고, 이어서 고전자 이동도층을 더 형성하는 공정을 적어도 갖는 것을 특징으로 한다.

또한, 본 발명은 InSb 박막 자기 센서로서, 상기 박막 적층체의 상기 InSb 동작층을 자기 센서부로 한 것을 특징으로 한다.

또한, 상기 InSb 동작층이 홀 소자, 홀 효과를 이용하는 소자, 자기 저항 소자 또는 자기 저항 효과를 이용하는 소자 중 어느 하나의 동작층인 것을 특징으로 한다.

또한, 상기 InSb 동작층의 두께가 8㎚이상 2,000㎚이하인 것을 특징으로 한다.

또한, 상기 Al_xGa_yIn_{1 -x- y}Sb 혼정층의 두께가 50㎚이상 3000㎚이하인 것을 특징으로 한다.

또한, 상기 InSb 동작층이 단결정인 것을 특징으로 한다.

또한, 상기 InSb 동작층의 두께가 8㎚이상 300㎚이하인 것을 특징으로 한다.

또한, 상기 InSb 동작층 상에 반도체 보호층으로서 제 2 Al_xGa_yIn_{1 -x- y}Sb 혼정층을 구비하는 것을 특징으로 한다.

또한, 상기 Al_xGa_yIn_{1 -x- y}Sb 혼정층, 또는 제 2 Al_xGa_yIn_{1 -x- y}Sb 혼정층, 또는 그 모두가 Ga를 포함하지 않는 Al_xIn_{1 - x}Sb 혼정층인 것을 특징으로 한다.

또한, 상기 Al_xGa_yIn_{1 -x- y}Sb 혼정층, 또는 제 2 Al_xGa_yIn_{1 -x- y}Sb 혼정층, 또는 그 모두가 Al_xIn_{1 - x}Sb 혼정층인 것을 특징으로 한다.

또한, 상기 제 2 AlxGayIn1-x-ySb 혼정층 상에 GaAs층을 더 구비하는 것을 특징으로 한다.

또한, 상기 InSb 동작층에 도너 불순물이 도핑되어 있는 것을 특징으로 한다.

또한, 상기 도너 불순물이, Sn, Si, S, Te, Se 등의 4족, 6족인 것을 특징으로 한다.

또한, 상기 InSb 동작층이 상기 Al_xGa_yIn_{1 -x- y}Sb 혼정층과의 계면으로부터 1.5㎚이상 20㎚이하의 거리만 떨어진 부위에 도너 불순물이 도핑되어 있는 것을 특징으로 한다.

또한, 상기 InSb 박막의 소요의 표면 부상에 전극으로서의 금속 박막이 접해서 형성되어 있고, 상기 금속 박막의 형성된 부위의 InSb 박막의 적어도 표면에는 도너 불순물이 다른 부상에 비해서 많이 도핑되어 있는 것을 특징으로 한다.

또한, 상기 InSb 박막 자기 센서가 홀 소자 또는 자기 저항 소자인 것을 특징으로 한다.

또한, 본 발명은 InSb 박막 자기 센서의 제조 방법으로서, 상기 기판 상에 미리 정해진 기판 온도에서 상기 Al_xGa_yIn_{1 -x- y}Sb 혼정층을 적층한 후, 상기 기판 온도와의 차이가 ±5도 이내에 설정된 기판 온도에서 InSb 박막의 저전자 이동도층을 형성하고, 고전자 이동도층을 더 형성하는 공정을 적어도 갖는 것을 특징으로 한다.

본 발명자들은 이러한 막 두께 의존에 관한 전자 이동도 저하를 해결할 목적으로 새로운 절연성 또는 고저항의 층을 기판과의 사이에 형성하는 기술을 검토했다. InSb에는 결정 구조가 동일한 III-V족 화합물 반도체의 절연성 기판이나 절연층이 존재하지 않는다. InSb와 격자 조정하는 III-V족 반도체는 InSb만이며, InSb는 예컨대 불순물을 도프해도 실온 또는 그보다 고온에서는 n형의 도체이며, 동작층의 하층의 절연층으로서 사용되지 않는다.

또한, InSb와 격자 조정시키기 위해서 비뚤어짐을 포함하는 III-V족 반도체를 이용했을 경우는 비뚤어짐을 포함하는 반도체는 고온에서 열적인 작용이나 외부로부터의 충격 등으로부터 삐뚤어짐 완화를 생기게 할 우려가 있는 것으로부터 고온도에서도 사용되어지는 실용적인 자기 센서에는 피해야 하다고 생각했다.

그래서, 본 발명자들은 격자 조정은 바람직하지만, 종래의 컨셉과 전혀 달랐던 격자 조정을 전제라고 하지 않는, 즉 격자 부정합을 전제로 한 결정 성장, 박막구조에서 양질의 InSb 박막을 성장시켜 자기 센서 제작을 할 수 있을 가능성을 검토했다. 그 결과, 격자 조정을 전제로 하지 않아도 양질의 InSb 박막을 성장시키는 것이 가능한 것을 찾아냈다.

본 발명자가 최초에 주목한 것은 격자 정수는 InSb와 일치하지 않지만, 가까운 값을 갖는 작은 미스매치 재료이며, 또한 절연성 또는 고저항이 넓은 온도 영역에서 기대할 수 있는 Al_xIn_{1 -x}Sb(0<x<1) 혼정층이다.

Al의 함유량이 제로 또는 제로에 가까울 때는 이 3종의 원자로 이루어지는 혼정층은 InSb에 가까운 협밴드갭의 재료로서 절연층에서는 없어진다. 그러나, Al의 함유량이 어느 정도 있을 경우는 이 조성의 결정은 고저항 또는 절연성 또는 p형의 전도를 나타내고, 기판상의 절연층으로서의 기능을 가질 가능성이 있어 이것을 검토했다.

이 Al_xIn_{1 -x}Sb(0<x<1) 혼정층의 제작이지만, 예를 들면 GaAs 기판 상에 분자선 에피택시법에 의해 적당한 성장 조건을 선택함으로써 성장시킬 수 있다. 그러나, Al 조성이 작을 때는 도전성이 되고, 절연층으로서 기능하지 않는다. 또한, Al 조성이 큰 조성은 InSb와의 격자 정수가 크게 벗어나는 재료이며, 격자의 미스매치가 크다. 따라서, 지금까지 상세한 연구의 대상으로는 되어 있지 않고, InSb를 성장하는 절연층으로서는 지금까지는 생각될 수 없는 재료이었다. 이 재료를 채택함으로써 분자선 에피택시법에 의해 절연층의 성장과 그 위에 InSb 박층을 성장시키는 실험을 반복했다.

그 결과, 이 Al_xIn_{1 -x}Sb(0<x<1) 혼정층은 Al과 In의 조성비가 적절히 선택되면 절연성 또는 고저항치의 층으로서 활동하고, 더욱이 Al_xIn_{1 -x}Sb(0<x<1) 혼정층은 InSb와 결정 격자 간격(격자 정수)이 같지 않아도, 즉 격자의 부정합, 소위 격자 미스매치가 있어도, 어떤 조건을 충족시킬 경우는 해당 혼정층 상에 분자선 에피택시법으로 성장시킨 InSb 박막은 두께가 얇어도 전자 이동도가 극히 큰 것이 찾아내어졌다. 즉, 전자 이동도의 작은 저전자 이동도층의 두께가 작아진다.

더욱이, 상술한 3종의 원자로 되는 Al_xIn_{1 -x}Sb(0<x<1) 혼정층에 약간의 Ga가첨가된 4종의 원자로 이루어지는 Al_xGa_yIn_{1 -x- y}Sb 혼정층(0<x<1, 0≤y<1)도 적절한 조성값 파라미터(x, y)를 선택함으로써 절연성 또는 고저항치의 층으로서 활동하는 것을 알고, 더욱이 어떤 조건을 충족시킬 경우는 그 위에 분자선 에피택시법으로 성장시킨 InSb 박막은 전자 이동도가 극히 큰 것도 찾아내어졌다.

본 명세서에서는 필요에 따라 Al_xGa_yIn_{1 -x-y}Sb(0<x<1 , 0≤y<1)의 표기를 AlGaInSb, 마찬가지로 Al_xIn_{1 -x}Sb(0<x<1)를 AlInSb로 간략화해서 기재되어 있는 것도 있다.

더욱이, 본 발명에서는 AlGaInSb 혼정층이 의미하는 바는 특별히 거절되지 않는 한, 즉 Al_xGa_yIn_{1 -x- y}Sb 혼정층(0≤x, y≤1)은 Al과 Ga의 원자의 함유율(x×y)이 5.0%로부터 17%의 범위(0.05≤x+y≤0.17), 또는 InSb 도전층과 접하는 절연성의 Al_xGa_yIn_1-x-ySb 혼정층과의 격자 부정합이 0.25%로부터 1.0%의 범위 중 어느 하나인 것을 의미하고 있다. y=0의 Al_xIn_{1 - x}Sb의 경우도 이 중에 포함되는 것은 물론이다.

또한, InSb 동작층보다 고저항 또는 절연성, 또는 p형의 전도성을 나타내는 층이며, 또한 밴드갭이 InSb보다 큰 층인 Al_xGa_yIn_{1 -x- y}Sb 혼정층(0≤x, y≤1), 더욱이 Al과 Ga의 원자의 함유율(x+y)이 5.0%로부터 17%의 범위(0.05≤x+y≤017), 또는 InSb 도전층과 접하는 절연성의 Al_xGa_yIn_{1 -x- y}Sb 혼정층의 격자 부정합이 0.25%로부터 1.0%의 범위를 갖는 본 발명에서 말하는 Al_xGa_yIn_{1 -x- y}Sb 혼정층은 절연층으로도 또는 버퍼층 등으로도 호칭되지만, 상술한 InSb 동작층보다 고저항 또는 절연성, 또는 p형의 전도성을 나타내는 층이고, 또한 밴드갭이 InSb보다 큰 층과 동의이며, 실질적으로 절연층으로서 활동하는 층이며, 단순히 절연층이라 칭할 경우도 있지만 상술한 의미이다.

본 발명자들의 연구에 의하면, GaAs 기판 상에 분자선 에피택시법으로 Al_xIn_1-xSb(0<x<1)의 박층을 성장시키고, 더욱이 그 위에 InSb를 성장시킨 예에서는 성장된 InSb층의 전자 이동도는 Al_xIn_{1 -x}Sb(0<x<1)의 층의 결정성에 크게 의존하는 것이 발견되었다. 더욱이, Al의 함유량의 증대에 따른 Al_xIn_{1 -x}Sb(0<x<1)의 혼정층은 일반적으로 결정성이 나빠지고, 또한 InSb와의 격자의 미스매치도 Al 함유량의 증가에 따라 커지므로 Al의 함유량이 17%이상(격자 정수의 차이 1.0%이상)에서는 고전자 이동도의 InSb 단결정 박막은 성장하지 않는 것을 알았다.

더욱이, 격자 정수가 InSb에 극히 가까운 Al 조성, 즉 Al 함유량이 5%이하(격자 정수의 차이 0.25%이하)에서는 혼정층의 저항율이 급감해서 도체층이 되어 Al_xIn_1-xSb(0<x<1) 층은 절연층의 역할을 다하지 않게 된다. 이 결과, Al 조성이 17%와 5%의 사이이며, 혼정층의 결정성이 있는 레벨이상의 질을 갖는 경우에만 두께 0.15㎛이어도 전자 이동도가 27000㎝²/Vs이상, 결정 성장 조건에 따라서는 40,0OO㎝²/Vs이상의 값이 얻어진다.

또한, 두께 O.3㎛의 InSb층을 성장했을 경우에서는 36,OOO㎝²/Vs이상, 결정 성장 조건에 따라서는 5O,OOO㎝²/Vs이상의 고전자 이동도의 InSb 단결정 박막을 제작할 수 있는 것이 밝혀졌다. 그래서, 높은 전자 이동도의 InSb 박막이 성장하기 위한 Al_xIn_{1 -x}Sb(0<x<1)층의 결정성을 X선 회절에 의해 조사했다.

즉, GaAs 기판 상에 성장된 Al_xIn_{1 -x}Sb(0<x<1) 혼정층이나, 또한 Al_xGa_yIn_{1 -x-y}Sb(0<x<1, 0≤y<1) 혼정층의 결정성을 Cu의 Kα선을 X선원으로서 이용하고, 평행 광학계에서 실시한 X선 회절의 Al_xGa_yIn_{1 -x- y}Sb 혼정층의 (004) 회절면으로부터 얻어진 록킹 커브의 상기 혼정층에 대응하는 피크에 있어서의 반치폭과 InSb의 전자 물성이나 헤테로 계면 부근에 형성되는 저전자 이동도의 층의 두께의 관계를 조사했다.

GaAs 기판 상에 InSb 박막을 직접 성장시키면 InSb와 GaAs 기판의 헤테로 계면에 저전자 이동도의 층(격자의 미스매치의 영향으로 생기는 전위의 많은 저전자 이동도의 부분에서 격자 결함 유래의 전자 농도가 큰 층)이 생긴다. 전자 이동도가 1O,OOO㎝²/Vs이하의 저전자 이동도의 층의 두께는, 대체로 O.2㎛ 또는 2OO㎚이다. 따라서, GaAs 기판 상에 직접 InSb층을 얇게 하고, 예를 들면 0.15㎛ 형성한 예에서는 7,0OO㎝²/Vs정도의 낮은 전자 이동도밖에 얻을 수 없다.

그런데, 격자 정수가 InSb와 일치하지 않고 있어도, InSb와의 격자 부정합이 0.25%로부터 1.0%의 범위이며, 이 AlInSb 혼정층의 결정의 질을 나타내는 (004) 면으로부터 얻어지는 X선 회절의 피크의 반치폭이 1300초이하의 경우에는 보다 바람직하게는 1,000초이하, 더욱 바람직하게는 500초이하의 경우에는 InSb 도전층의 전자 이동도의 큰 값이 얻어지는 것을 알았다.

즉, 일예를 나타내면, GaAS (100) 기판 상에 상술한 조건을 충족시킨 Al_xIn_{1 -x}Sb(0<x<1) 혼정층을 형성하고, 그 위에 두께 0.15㎛의 InSb를 성장했을 경우는 InSb층의 전자 이동도는 27,000㎝²/Vs를 초과하는 큰 값을 나타낸다. GaAs 기판 상에 직접 InSb층을 O.15㎛ 성장시켰을 경우는 7,OOO㎝²/Vs정도의 낮은 전자 이동도이며, 그 차이는 극히 크고, 상술한 조건을 충족시키는 절연층의 존재에 의해 InSb층의 전자 이동도는 4배의 크기가 얻어진다. 도 10에 본 발명 예와 종래 기술의 비교를 나타냈다.

무엇 때문에 이러한 큰 차이가 나타날지는 완전히는 해명되지 않고 있지만, InSb가 성장하는 AlInSb 혼정층의 격자 정수가 InSb와 가까운 것과, 더욱이 X선 회절의 피크의 반치폭이 1300초이하라 하는 결정성의 장점이 InSb의 결정 성장에 있어서 격자의 미스매치의 영향을 극소로 하는 이상적인 결정 성장 조건을 준다고 추정된다. 이 결과, 헤테로 계면에 인접하는 InSb의 저전자 이동도층이 극히 얇아지고, 결정성이 우수하고, 또한 전자 이동도의 큰 InSb 박막이 얻어진다고 생각된다.

예를 들면, 3원혼정인 AlInSb 혼정층과 InSb의 헤테로 계면의 InSb 박막내에 형성되는 저전자 이동도의 층은 극히 얇고, 전자 농도의 두께 의존성 등으로부터 두께가 10㎚ 또는 30㎚정도인 것을 알고, 극히 얇게 할 수 있는 것이 찾아내어졌다. 또한, 경우에 따라서는 저전자 이동도층은 3㎚정도인 것이 찾아내어졌다.

이 예와 같이, 본 발명에서는 상술한 혼정층의 격자 미스매치나 X선 회절의 반치폭의 1300초이하의 조건을 만족시키는 Al_xGa_yIn_{1 -x-y}Sb(0<x<1, 0≤y<1) 혼정층의 상에 극히 얇은 InSb 도전층을 형성했을 경우와, 혼정층을 형성하지 않고 직접 GaAs(1OO) 기판 상에 InSb층을 형성했을 경우의 InSb층의 전자 이동도의 차이는 극히 크다.

그러나, 상술한 예에 있어서 InSb의 높은 전자 이동도가 얻어지는 조건을 충족시키는 AlInSb 혼정층이 용이하게 얻을 수 있는 것은 아니다. MBE법에 의한 결정 성장 조건이 혼정층의 결정성을 결정하는 것은 물론이다. 또한, AlInSb 혼정층은 절연성이 아니면 안되기 때문에, 또한 InSb에 가까운 격자 정수를 가지므로 기판과의 격자 부정합은 제로가 아니게 존재한다. 따라서, AlInSb 혼정층은 어떤 레벨이상의 두께를 가지지 않으면 X선 회절의 피크의 반치폭이 1초이상 1300초이하에는 안되고, 더욱이 결정 성장 조건이 적절하지 않으면 X선 회절의 피크의 반치폭이 1300초이하에는 안된다.

이 경우는 당연하지만 InSb 도전층의 전자 이동도가 큰 값이 얻어지지 않는다. 일반적으로는 이 최저한의 두께는 혼정의 성장 조건이나 그 아래의 기판의 표면의 상황에도 의존하므로 명확하지 않지만, 적절한 결정 성장 조건이 선택되고, 일정하게 유지되는 조건하에서는 두께의 증가에 따른 혼정층의 질은 향상하므로 특별한 경우를 제외하고, 통상은 혼정층의 두께는 적어도 50㎚이상이 바람직하고, 600㎚ 이상이면 안정해서 X선 회절의 피크의 반치폭이 1300초이하의 혼정층이 얻어진다.

또한, 혼정층이 두꺼워지면 X선 회절의 피크의 반치폭이 1300초이하보다 더욱 저하해서 1000초이하, 더욱이 500초이하와 같이 보다 결정성이 좋은 조건도 얻어지고, 거기에 따라 InSb 도전층의 전자 이동도의 보다 큰 값이 얻어지는 것을 알았다.

이와 같이, 본 발명자들의 연구에 의해, InSb 도전층의 전자 이동도와 혼정층의 결정성의 상관이 명확해지고, InSb 동작층의 큰 전자 이동도가 얻어지는 혼정의 결정성이나 그 조건이 명확하게 되었다.

더욱이, 중요한 것은 상술한 바와 같은 조건을 충족시키는 AlInSb 혼정층에 접하고, 그 위에 제작한 InSb는 해당 AlInSb 혼정과의 헤테로 계면에 형성되는 저전자 이동도의 층이 극히 얇아져 있는 것이다.

본 발명에서는, 상술한 바와 같이, InSb의 헤테로 계면에 접한 부분에 생기는 저전자 이동도층(전자 이동도는 약 7,OOO㎝²/Vs이하)의 두께를 어떻게 저감할지가 중요하다. 상술한 바와 같은 AlInSb 혼정 상에 InSb 동작층을 형성했을 경우는 그 두께는 최대30㎚, 통상은 20㎚이하, 보다 좋은 조건의 경우는 더욱이 10㎚이하이다. 또한, 최저값은 1.5㎚이다. 즉, 저전자 이동도의 층의 두께가 극히 얇아져 있다. 상술한 X선 회절의 조건은 이렇게 InSb의 저전자 이동도의 층을 얇게 하기 위한 결정의 질을 결정하는 조건이다.

즉, InSb는 AlInSb와의 격자 부정합이 있어도, X선 회절의 피크의 반치폭이 1300초이하의 결정성을 AlInSb층이 가지면 저전자 이동도층은 극히 얇아지고, 결정성이 우수한 고전자 이동도의 층의 전자 이동도가 전기 전도를 지배하고, 그 결과 AlInSb에 형성된 InSb 도전층의 전자 이동도는 큰 값이 얻어진다.

종래는 격자의 미스매치가 있으면 양질인 InSb 결정이 성장하지 않는다고 되어 있었지만, 본 발명자들의 실험에 의하면, 이렇게 격자 정수가 InSb와 일치하지 않고 있어도, 예를 들면 InSb와 AlInSb 혼정층의 격자 부정합이 0.25%로부터 1.0%의 범위이며, 또한 Al_xGa_yIn_{1 -x-y}Sb(0<x<1, 0≤y<1) 혼정층의 결정의 질을 나타내는 X선 회절의 피크의 반치폭이 1300초이하의 경우에는 InSb 도전층의 전자 이동도는 극히 큰 값이 얻어진다.

그러나, 이러한 얇은 저전자 이동도층이 형성되는 성장 조건은 AlGaInSb층의 성장을 종료하고, 다음의 InSb층의 성장으로 옮겨갈 때의 기판 온도의 변화가 작은 것이다. 더욱이, InSb 상에 AlGaInSb층을 성장시킬 때의 기판 온도의 변화도 작은 것이다. 허용되는 AlInSb의 성장의 종료시의 기판 온도와 InSb의 결정 성장을 스타트할 때의 기판 온도의 차이는 최대 InSb의 최적 기판 온도로 했을 때 0℃가 가장 바람직하고 ±5℃이내이면 좋다. AlInSb의 결정 성장시의 기판 온도는 InSb의 결정 성장의 최적 온도로부터 ±5℃이내의 최적값을 선택해서 정해진다. 특히 AlInSb의 성장의 종료시의 기판 온도는 InSb의 결정 성장의 최적 온도로부터 ±5℃이내에서 정해진다. 제 2 AlInSb층을 InSb 박층 상에 성장시킬 때의 기판 온도나 그 설정 조건도 마찬가지이다.

이렇게 하여 성장된 AlInSb층의 효과는 InSb가 얇을 경우는 특히 현저하다. 본 발명자들의 연구에 의하면, InSb의 두께가 같을 경우에 비교하면 얻어지는 InSb층의 전자 이동도는 몇 배 또는 그 이상이 된다. InSb의 두께가 얇을 만큼 큰 효과가 얻어진다. 0.5㎛이하나, 더욱이 0.3㎛ 이하와 같이 InSb층의 두께가 얇아짐에 따라 큰 효과가 발현되어진다. 특히, InSb층이 극히 얇은 O.1㎛이하의 경우는 7 내지 10배 이상이 된다. 도 10에는 본 발명의 박막 적층체의 InSb의 동작층의 전자 이동도와 종래 기술의 InSb 박막의 경우의 실험적인 비교가 지시되어 있다.

이들의 검토 결과, 본 발명자들은 InSb층의 막 두께가 얇아도 고감도의 자기 센서를 제작할 수 있는 큰 전자 이동도를 갖는 InSb 박막의 성장할 수 있는 조건으로서, 1) AlGaInSb층의 조성(Al과 Ga의 원자의 함유율이 5.0%로부터 17%의 범위, 2) 격자 정수의 차이, 즉 격자 부정합값 또는 미스매치(InSb 도전층과 접하는 절연성의 Al_xGa_yIn_{1 -x- y}Sb 혼정층의 격자 부정합이 0.25%로부터 1.0%의 범위), 3) AlGaInSb 혼정층의 결정성의 장점을 나타내는 X선 회절의 록킹 커브의 상기 혼정층에 대응하는 피크의 반치폭; 1300초이하를 찾아냈다. 또한, AlGaInSb의 성장시의 기판 온도와 InSb 성장시의 기판 온도의 차이는 ±5℃이내이다.

더욱이, 이러한 경우 InSb와 Al_xGa_yIn_{1 -x- y}Sb 혼정층의 헤테로 계면의 미소한 격자 부정합에 의해 형성되는 InSb 박막의 내부에 형성되는 저전자 이동도층은 극히 얇아서 0.5㎚이상 30㎚이하, 결정 성장 조건이 보다 적절하게 선택된 경우(보다 반치폭이 작을 경우, 예를 들면 500초이하) 및 두께가 얇을 경우에는 0.5 내지 20㎚이하, 또는 더욱이 0.5 내지 10㎚이하로 할 수 있는 것을 찾아냈다. 또한, Sn, Si, S, Te, Se 등 InSb에 대한 도너 불순물을 도핑된 InSb 도전층에 있어서도 같은 효과가 얻어지고, 상술한 결과는 변경되지 않는다(전자 농도가 작은, 예를 들면 언도프의 InSb 박막의 전자 이동도는 저온에서 일반적으로 저하하지만, Sn, Si, S, Te, Se 등 도너 불순물을 도핑함으로써 저온 영역에 있어서도 고전자 이동도를 얻을 수 있다).

더욱이, 본 발명자들은 절연성 또는 고저항의 Al_xGa_yIn_{1 -x- y}Sb 혼정층을 얇은 InSb 박막 상에 성장시켰을 경우에 대해서도 조사해서 연구를 거듭했다. 그 결과, Al_xGa_yIn_1-x-ySb 혼정층이 InSb 박막 상에 형성되었을 경우는 그다지 InSb의 특성을 저하시키지 않는 것이 명확하게 되었다. 제 2 AlInSb 혼정의 결정 성장시의 기판 온도는 InSb의 결정 성장의 최적 온도로부터 ±5℃이내의 최적값을 선택해서 정해진다. 특히 AlInSb의 성장의 스타트의 기판 온도는 InSb의 결정 성장의 최적 온도와 같은 것이 가장 바람직하지만 ±5℃이내로 정해도 좋다.

InSb층이 극히 얇을 경우 표면이 공기에 접촉하거나, 또는 홀 소자나 자기 저항 소자 등 자기 센서를 제작했을 경우 보호막으로서 사용되어지는 SiO₂나 Si₃N₄ 등의 무기질막과의 접촉, 또는 수지 패키지했을 때의 스트레스나 이질의 유기 재료의 영향 등으로 크게 특성을 저하시킬 경우가 빈번히 일어난다. InSb에 직접 보호막을 형성했을 때는 40~70%의 특성 저하가 보여졌지만, Al_xGa_yIn_{1 -x- y}Sb 혼정층을 InSb 박막 상에 형성했을 경우는 이 혼정막의 형성에 의한 InSb의 특성은 저하하지 않는다. 이 혼정층을 통해서 상술한 보호층인 SiO₂나 Si₃N₄를 형성했을 경우는 상술한 보호막의 큰 영향이나, 더욱이 수지 패키지했을 때의 스트레스나 이질의 유기 재료의 영향 등이 극히 작아지는 것을 알았다. 이 결과, 보호층 형성에 의한 InSb층의 40~70%의 특성 저하는 겨우 3%정도의 값으로 감소하는 것이 관찰되었다.

즉, Al_xGa_yIn_{1 -x- y}Sb 혼정층은 InSb층의 특성을 열화시키지 않고, 더욱이 상술한 바와 같은 보호막이나 패키지의 영향에 의한 InSb층의 특성 열화를 방지하기 위한 반도체 보호층적 활동이 큰 것이 명확하게 되었다.

이러한 InSb 박막의 동작층 상에 형성된 절연성의 박층 또는 보호층은 캡층(또는 반도체 보호층)이라 불린다. 또한, 이러한 절연성 반도체 보호층인 Al_xGa_yIn_{1 -x-y}Sb 혼정층은 밴드갭이 InSb와 비교해서 크므로 InSb층이 극히 얇을 때는 InSb의 양자 우물을 구성하는 포텐셜의 배리어층으로서의 활동도 하므로 포텐셜의 배리어층, 또는 단지 배리어층이라 불리는 것도 있다. Al_xGa_yIn_{1 -x- y}Sb 반도체 보호층 상에 더욱이 GaAs층을 형성해서 양자의 조합에 의해 보다 강고한 보호층으로 할 경우도 많다. 이 GaAs층은 AlGaInSb층에 비해서 내산화성이 좋고 빈번히 사용되어진다. AlGaInSb의 성장시의 기판 온도와 같은 것이 바람직하지만 특별히 큰 제한은 없다.

본 발명자들은 상술한 바와 같은 격자의 매칭에 관한 전술한 조건이 필요하지만, Al_xGa_yIn_{1 -x- y}Sb 혼정층은 InSb와의 격자 미스매치가 0.25%~1.0%의 범위이면 InSb의 박막의 표면 보호층으로서 극히 유효한 것을 찾아냈다. 이 표면 보호층의 경우는 그 위에 InSb를 결정 성장을 하지 않으므로 X선으로 나타내어지는 반치폭의 조건은 그다지 영향을 주지 않는 것도 예측할 수 있었다.

그러나, 양자 우물 등의 배리어로서 사용할 경우는 InSb의 두께가 극히 얇으므로 헤테로 계면에 형성되는 버퍼층과 같이 결정성이 문제가 되고, 상술한 바와 같은 격자의 매칭에 관한 조건이나 X선의 반치폭의 조건이 InSb의 고전자 이동도를 얻기 위해서 필요해진다. 그 정도는 InSb의 막 두께에 의존하고, 얇아짐에 따라 우수한 결정성이 요구된다.

이러한 캡층을 형성했을 경우는 캡층과 접해서 InSb 박막의 표면 부근에 형성되는 저전자 이동도의 층이 캡층이 없을 경우와 비교해서 얇고, 30㎚이하, 또는 20㎚이하, 더욱이 10㎚이하로 최소값은 0,5㎚에서 극히 얇아진다.

이러한 검토 결과로부터 본 발명자들은 에피택셜 성장한 InSb 박막 적층체를 기(氣) 센서부에 사용하는 고감도 InSb 박막 홀 소자에 있어서, 1) 자기 센서부의 InSb 박막의 기판과의 헤테로 계면 부근에 형성되는 저전자 이동도층의 두께를 극히 얇게 하는 적층 구조를 찾아냈다. 또한, 2) 기판과 반대측에 있는 InSb 박막의 표면에 근접해서 형성되는 저전자 이동도층을 얇게 하는 기술, 즉 자연히 형성될 경우도 있지만, 많은 경우는 홀 소자를 제작하는 공정에서 직접 InSb에 접해서 보호막을 형성했을 경우나 수지 패키지 등에 의한 표면의 비뚤어짐 등에 의해 자기 센서부의 InSb 표면 근방에 소자 제작 공정에서 할 수 없이 형성되는 저전자 이동도층을 극히 얇게 하는 기술을 찾아냈다.

이와 같이, 본 발명자들은 박막 적층체의 InSb 도전층 박막의 패시베이션 보호막의 형성에 따른 특성 변동이나 자기 센서의 수지 패키지에 따른 감자(感磁)면의 비뚤어짐이나 스트레스에 의해 생기는 특성 변동을 극히 작게 하는 InSb의 표면 보호층, 즉 캡층 또는 반도체 보호층의 기술을 찾아냈다. 또한, 반도체 보호층은 InSb와 격자 정수가 가까운 절연성의 III-V족 화합물 반도체의 박층이 바람직하게 우수하다는 것도 찾아냈다.

이 결과, 본 발명자들은 처음에 InSb의 두께가 극히 얇은 0.15㎛ 또는 그보다 얇을 경우이어도 전자 이동도가 30,OOO㎝²/Vs이상의 값이 O.O5㎛이어도 전자 이동도 2O,OOO㎝²/Vs 또는 그 이상이 얻어지는 기술을 확립함과 아울러 홀 소자나 자기 저항 소자 등의 고감도로 실용적인 자기 센서의 자기 검출부에 응용하고, 고감도 InSb 박막 자기 센서를 제작하는 기술을 완성하였다.

즉, 본 발명자들은 헤테로 계면의 저전자 이동도층이 극히 얇은, 또는 InSb 표면의 저전자 이동도층을 극히 얇게 한 박막 적층체를 제작하고, 또한, 상기 양 저전자 이동도층이 극히 얇은 InSb 홀 소자나 자기 저항 소자와 같은 자기 센서 및 그 제작 기술을 완성 실현했다. 더욱이, 본 발명의 박막 적층체나 InSb 자기 센서에서는 자기 센서부의 InSb 박막에 도너 원자가 도핑되어 있어도, 도핑되어 있지 않은 어느 것의 경우도 저전자 이동도층이 극히 얇게 하는 것이 가능하다. 본 발명의 결과는 도핑된 InSb 홀 소자에 있어서도, 언도프의 InSb 홀 소자 어느 것의 경우도 저전자 이동도층이 극히 얇은 InSb 홀 소자의 제작이 가능하다. 자기 저항 소자의 경우도 마찬가지이다.

즉, 기판 상에 에피택셜 형성된 InSb 박막의 도전층을 동작층으로 하고, 이 동작층의 적어도 한쪽의 측에는 이 동작층보다 고저항 또는 절연성 또는 p형의 전도성을 나타내는 층으로 밴드갭이 InSb보다 큰 층인 Al_xGa_yIn_{1 -x- y}Sb 혼정층(0≤x, y≤1)이 형성되어 있고, Al의 원자의 함유율이 x=5.0%로부터 17%의 범위(0.05≤x≤0.17), 또는 InSb 도전층과 접하는 절연성의 혼정층(Al_xGa_yIn_1-x-ySb)과의 격자 부정합이 0.25%로부터 1.0%의 범위 중 어느 하나인 것을 특징으로 하고, 또한 X선 회절의 록킹 커브의 상기 혼정층에 대응하는 피크의 반치폭이 1300초이하의 Al_xGa_yIn_{1 -x-y}Sb 혼정층과 직접 접한 InSb 박막을 동작층으로 하는 박막 적층체를 자기 센서부로서 갖는 고감도 InSb 박막 자기 센서이다.

기판 상에 에피택셜 형성되어 실온의 전자 농도가 1.2×10¹⁶~5.0×10¹⁸㎝^-3의 범위에 있는 InSb 박막을 동작층으로 하고, 이 동작층의 적어도 한쪽의 측에는 이 동작층보다 고저항 또는 절연성 또는 p형의 전도성을 나타내는 층으로 밴드갭이 InSb보다 큰 층인 Al_xGa_yIn_{1 -x- y}Sb 혼정층(0≤x, y≤1)이 형성되어 있고, Al의 원자의 함유율이 x=5.0%로부터 17%의 범위(0.05≤x≤0.17), 또는 InSb 도전층과 접하는 절연성의 혼정층(Al_xGa_yIn_1-x-ySb)과의 격자 부정합이 0.25%로부터 1.0%의 범위 중 어느 하나인 것을 특징으로 하고, 또한 X선 회절의 록킹 커브의 상기 혼정층에 대응하는 피크의 반치폭이 1300초이하의 Al_xGa_yIn_{1 -x- y}Sb 혼정층과 직접 접한 InSb 박막을 동작층으로 하는 박막 적층체의 자기 센서부를 갖는 고감도 InSb 박막 자기 센서이다.

기판 상에 에피택셜 형성되어 실온의 전자 농도가 1.2×10¹⁶~5.0×10¹⁸㎝^-3의 범위에 있는 InSb 박막을 동작층으로 하고, 이 동작층의 적어도 한쪽의 측에는 이 동작층보다 고저항 또는 절연성 또는 p형의 전도성을 나타내는 층으로 밴드갭이 InSb보다 큰 층인 Al_xGa_yIn_{1 -x- y}Sb 혼정층(0≤x, y≤1)이 형성되어 있고, Al의 원자의 함유율이 x=5.0%로부터 17%의 범위(0.05≤x≤0.17), 또는 InSb 도전층과 접하는 절연성의 혼정층(Al_xGa_yIn_1-x-ySb)과의 격자 부정합이 0.25%로부터 1.0%의 범위 중 어느 하나인 것을 특징으로 하고, 또한 X선 회절의 록킹 커브의 상기 혼정층에 대응하는 피크의 반치폭이 1초이상 1300초이하의 Al_xGa_yIn_{1 -x- y}Sb 혼정층과 직접 접하고, 또한 Sn, Si, S, Te, Se 등 InSb에 대한 도너 불순물이 도핑된 InSb 박막을 동작층으로 하는 박막 적층체의 자기 센서부를 갖는 고감도 InSb 박막 자기 센서이다.

기판 상에 에피택셜 형성되어 실온의 전자 농도가 1.2×10¹⁶~5.0×10¹⁸㎝^-3의 범위에 있는 InSb 박막을 동작층으로 하고, 이 동작층의 적어도 한쪽의 측에는 이 동작층보다 고저항 또는 절연성 또는 p형의 전도성을 나타내는 층으로 밴드갭이 InSb보다 큰 층인 Al_xGa_yIn_{1 -x- y}Sb 혼정층(0≤x, y≤1)이 형성되어 있고, Al_xGa_yIn_{1 -x-y}Sb 혼정층은 Al의 원자의 함유율이 x=5.0%로부터 17%의 범위(0.05≤x≤0.17), 또는 (0.05≤x+y≤0.17), 또는 InSb 동작층과 접하는 절연성의 혼정층(Al_xGa_yIn_1-x-ySb)과의 격자 부정합이 0.25%로부터 1.0%의 범위 중 어느 하나이며, 또한 X선 회절의 록킹 커브의 상기 혼정층에 대응하는 피크의 반치폭이 1300초이하인 것을 특징으로 하고, 더욱이 Al_xGa_yIn_{1 -x- y}Sb 혼정층(0≤x, y≤1)과의 헤테로 계면에 접해서 형성된 저전자 이동도의 층의 두께가 0.5㎚이상 30㎚이하인 InSb 박막을 동작층으로 하는 박막 적층체이며, 이 박막 적층체로 이루어지는 자기 센서부를 갖는 고감도 InSb 박막 자기 센서이다.

기판 상에 에피택셜 형성된 InSb를 도전층으로 하고, 이 동작층의 적어도 힌쪽의 측에는 이 동작층보다 고저항 또는 절연성 또는 p형의 전도성을 나타내는 층으로 밴드갭이 InSb보다 큰 층인 Al_xGa_yIn_{1 -x- y}Sb 혼정층(0≤x, y≤1)이 형성되어 있고, Al의 원자의 함유율이 x=5.0%로부터 17%의 범위(0.05≤x≤0.17)이며, 또한 InSb 도전층과 접하는 절연성의 층(Al_xGa_yIn_{1 -x- y}Sb)과의 격자 부정합이 0.25%로부터 1.0%의 범위인 것을 특징으로 한 InSb 박막의 동작층을 갖는 박막 적층체로 이루어지는 자기 센서부를 갖는 고감도 InSb 박막 자기 센서이다. 더욱이, Al_xGa_yIn_{1 -x- y}Sb 혼정층의 시트 저항치가 10KΩ이상 2000MΩ이하인 것을 특징으로 하고 있는 박막 적층체의 자기 센서부를 갖는 고감도 InSb 박막 자기 센서이다.

더욱이, 기판 상에 에피택셜 형성된 InSb 박막을 동작으로 하고, 이 동작층의 적어도 한쪽의 측에는 이 동작층보다 고저항 또는 절연성 또는 p형의 전도성을 나타내는 층으로 밴드갭이 InSb보다 큰 층인 Al_xGa_yIn_{1 -x- y}Sb층이 형성되어 있고, Al 또는 Ga의 원자의 함유율이 x+y=5.0%로부터 17%의 범위(0.05≤x+y≤0.17)이며, 양자의(접하는 면에서의) 밴드갭 차이가 바람직하게는 0.3eV이상 2.4eV이하, 또한 InSb의 도전층과 접하는 절연성의 층과의 격자 부정합이 0.25%로부터 1.0%의 범위이며, 더욱이 Al_xGa_yIn_{1 -x- y}Sb층의 시트 저항치가 10KΩ이상 2000MΩ이하인 것을 특징으로 한 InSb 박막 적층체를 자기 센서부로 한 고감도 InSb 박막 자기 센서이다.

본 발명에서는 InSb 동작층과 Al_xGa_yIn_{1 -x- y}Sb 혼정층의 헤테로 계면 근방에 형성되는 저전자 이동도의 층의 두께가 바람직하게는 20㎚이하, 보다 바람직하게는 10㎚이하인 것을 특징으로 한 InSb 박막 적층체로 이루어지는 자기 센서부를 갖는 고감도 InSb 박막 자기 센서이다. 또한, Al_xGa_yIn_{1 -x- y}Sb 혼정층과 InSb가 접하는 헤테로 계면에서의 밴드갭 차이는 Al_xGa_yIn_{1 -x- y}Sb층이 절연 또는 고저항이면 좋으므로 특별히 한정은 하지 않지만, 바람직하게는 0.3eV이상이다. 더욱이, 자기 센서부가 홀 소자, 홀 효과를 이용하는 소자, 자기 저항 소자 또는 자기 저항 효과를 이용하는 소자인 것을 특징으로 하는 고감도 InSb 박막 자기 센서이다.

Al_xGa_yIn_{1 -x- y}Sb 혼정층의 X선 회절의 피크값에 있어서의 반치폭은 바람직하게는 1000초이하, 보다 바람직하게는 500초이하다.

자기 센서부의 InSb 박막의 두께는 특별히 한정은 하지 않지만, 바람직하게는 8㎚이상 2,000㎚이하, 더욱 바람직하게는 1,000㎚이하, 보다 바람직하게는 500㎚이하, 가장 바람직한 영역은 300㎚이하인 것을 특징으로 하는 고감도 InSb 박막 자기 센서이다.

또한, 더욱이 2OO㎚이하에서는 본 발명의 효과는 현저하고, 1OO㎚이하이어도 극히 InSb의 전자 이동도가 크고, 자계에서 고감도, 또한 입력 저항치의 큰 자기 센서가 제작될 수 있다.

동작층의 InSb 박막층의 Al_xGa_yIn_{1 -x- y}Sb 혼정층과의 헤테로 계면에 접해서 형성되는 저전자 이동도층이 용용되는 두께는 InSb 동작층의 두께에 의해 다르다. 150㎚ 이상의 두께에서는 30㎚이어도 좋지만, 보다 작은 두께가 바람직하다. 또한, 100㎚이하의 InSb 동작층의 경우는 저전자 이동도의 두께는 20㎚이하가 바람직하고, 더욱이 50㎚이하의 경우는 저전자 이동도층의 두께는 5㎚이하로 하는 것이 필수적이다. 즉, 동작층의 두께의 20%이하로 저전자 이동도층의 두께를 하는 것이 필수적이다. 혼정층의 X선 회절의 피크값에 있어서의 반치폭은 작은 값이 바람직하지만, 동작층의 InSb 박막의 두께가 얇을 때는 보다 작은 값이 바람직하고, InSb의 두께가 200㎚이하에서는 1300초이하라도 좋지만, 1000초이하는 바람직하고, 500초이하는 더욱 바람직하다. 이러한 조건은 AlGaInSb층의 두께를 0.7㎛ 내지 1.0㎛으로 하면 얻어진다.

이상의 설명에 있어서, 기판 상에 형성된 절연층인 Al_xGa_yIn_{1 -x- y}Sb 혼정층 상에 성장된 InSb 박막 동작층을 예로 나타냈지만, InSb 박막 동작층의 상면(기판과 반대측의 면)에 상술된 마찬가지의 절연층인 Al_xGa_yIn_{1 -x- y}Sb 혼정층(0≤x, y≤1)에서 Al과 Ga의 원자의 함유율(x+y)이 5.0%로부터 17%의 범위(0.05≤x+y≤017), 또는 InSb 도전층과 접하는 절연성의 Al_xGa_yIn_{1 -x- y}Sb 혼정층과의 격자 부정합이 0.25%로부터 1.0%의 범위 중 어느 하나인 혼정층이 형성될 경우도 있다. 더욱이, 이 경우 필수적이지 않지만, InSb 박막 동작층의 표면에 형성되는 절연층인 Al_xGa_yIn_{1 -x- y}Sb 혼정층의 (004) 격자면으로부터의 X선 회절에 의한 록킹 커브의 반치폭이 1300초이하인 결정성인 것이 바람직한 것은 물론이다.

일반적으로, 공기층과 접촉하는 InSb 박막 동작층의 표면에 형성되는 저전자 이동도층은 얇고 최대 50㎚이하로 추정되지만, 신뢰성 부여나 보호층의 목적으로 InSb 표면에 자기 센서 제작시에 형성되는 무기질의 보호층, 예를 들면 Si₃N₄, SiO₂ 등이 형성되었을 경우는 형성시의 데미지나 형성후의 격자 부정합이나 면내의 비뚤어짐 등에 의한 InSb 표면층의 데미지층의 두께는 이보다 크고, InSb 박막의 전자 이동도 등의 특성이 크게 손상될 경우가 자주 있다. 이 데미지에 의해 형성되는 InSb의 저전자 이동도층(이 경우는 데미지층으로 해도 좋음)은 보호막 등의 형성에 의한 큰 InSb 박막의 특성 열화나 그 막 두께 의존성으로부터 50~100㎚의 두께에 미친다. 이들 보호막 형성에 의한 특성 변화는 일반적으로 소자 제작 공정에서의 변동으로서 파악되고, 저감이 필수적이다. InSb 동작층이 극히 얇을 경우는 이들 공정 변동값은 극히 크고, 고감도의 자기 센서 제작을 불가능하게 한다.

이러한 InSb의 보호막 형성이나 형성 공정에서의 충격 등에 따른 InSb층의 표면 부근의 데미지를 방지할 목적으로 본 발명에서는 절연성 반도체 보호층을 InSb의 표면에 접해서 형성할 경우도 있다.

이와 같이, InSb층에 접해서 형성되는 박층은 반도체 보호층은 절연성의 화합물 반도체 박층이 바람직하게 이용된다. 또한, 이 반도체 보호층은 InSb의 표면에 데미지를 주지 않기 때문에 InSb와의 격자 미스매치가 작은 재료가 선택된다. 이 때문에, InSb의 표면에 접해서 형성되는 저전자 이동도의 층의 두께의 저감에도 적절한 조건이 선택되면 효과가 있다.

따라서, 본 발명에서는 InSb 박막 동작층의 상면(기판과 반대측의 면)에 Al_xGa_yIn_1-x-ySb 혼정층이 주로 InSb 동작층의 표면 부분을 보호층이나 패키지의 수지 등으로부터의 비뚤어짐이나 그들을 형성하는 소자 제작 공정에서의 데미지로부터의 보호할 목적으로 형성된다.

이 경우는 Al_xGa_yIn_{1 -x- y}Sb 혼정층을 InSb의 표면에 형성함으로써 보호막의 형성시에 InSb 박막의 표면에 형성되는 저전자 이동도의 두꺼운 데미지층 형성을 방지, 또는 두께를 극소로 하는 것이 가능하다. 예를 들면, 이 층의 형성에 의해 InSb 박막 표면의 저전자 이동도층은 자연 표면의 경우와 같거나 또는 더 적은 두께로 하는 것이 가능하다. 즉, 표면의 저전자 이동도층의 두께가 기판과 InSb의 계면의 경우와 같이 극소가 된다. 동작층의 InSb두께가 0.5㎛이하의 경우는 Al_xGa_yIn_{1 -x-y}Sb 혼정층을 InSb 박막의 상면에 접해서 형성하는 효과는 특히 현저하고, 바람직하게 행하여진다. 이러한 역할의 Al_xGa_yIn_{1 -x- y}Sb 혼정층은 캡층이라 불려지는 것도 있다. 따라서, Al_xGa_yIn_{1 -x- y}Sb 혼정층은 자기 센서부의 InSb 박막의 상하의 면에 접해서 형성되는 것이 InSb 박막 홀 소자 등 본 발명의 InSb의 박막 적층체를 감자부와 슬라이딩하는 자기 센서를 제작함에 있어서는 가장 바람직하다. 더욱이, AlGaInSb 보호층 상에 GaAs층을 더 형성해서 양자의 조합으로 보다 강고한 보호층으로 할 경우도 있다. 이 GaAs층은 AlGaInSb층에 비해서 내산화성이 우수해서 빈번히 사용되어진다.

InSb 동작층의 두께가 8㎚이상 200㎚이하, 즉 200㎚이하에서는 InSb 박막의 양면에 Al_xGa_yIn_{1 -x- y}Sb 혼정층을 형성하고, 저전자 이동도층을 저감함과 아울러 공정 변동의 저감이나 방지의 필요가 있어 본 발명에서는 바람직하게 행하여진다. 1OO㎚ 이하의 동작층, 더욱이 60㎚이하의 InSb 동작층을 갖는 자기 센서를 제작하는 본 발명의 경우는 양자 우물 구조의 제작의 목적, 즉 캐리어인 전자를 InSb 동작층 중에 한정하는 목적으로도 이용된다.

이와 같이, 본 발명에서는 InSb 박막 동작층의 상면(기판과 반대측의 면)에 Al_xGa_yIn_1-x-ySb 혼정층이 형성될 경우도 있고, 그 경우에도 같이 상술한 Al_xGa_yIn_{1 -x-y}Sb 혼정층이나 InSb 동작층의 저전자 이동도층의 저감 등에 관한 것은 상하의 면 근방에 있어서 같이 성립되는 것이다. 저전자 이동도의 층의 두께도 상하의 면에 있어서 같은 레벨의 두께가 된다.

또한, 본 발명에서는 자기 센서부의 InSb 박막은 분자선 에피택시 등의 방법으로 제작되지만, 제어된 소망의 전자 이동도나 시트 저항치 등의 물성값이 얻어지면 MOCVD 등 다른 방법이어도 좋고, 방법에는 구애되지 않는다. 또한, 본 발명에서는 InSb 박막 동작층은 단결정에서도 다결정이라도 좋지만, 단결정은 보다 바람직한 재질이다.

본 발명에 의하면, 기판 상에 형성된 InSb 박막인 InSb 동작층과, 이 InSb 동작층보다 고저항 또는 절연성 또는 p형의 전도성을 나타내고, 밴드갭이 InSb보다 큰 층인 Al_xGa_yIn_{1 -x- y}Sb 혼정층(0<x<1, 0≤y<1)을 구비하고, 혼정층은 기판과 InSb 동작층 사이에 제공되고, Al과 Ga의 원자의 함유율(x+y)이 5.0%로부터 17%의 범위(0.05≤x+y≤0.17) 또는 InSb 도전층과 접하는 혼정층의 격자 부정합이 0.25%로부터 1.0%의 범위이므로 고감도로 자속 밀도가 직접 검출될 수 있고, 또한 소비 전력이나 소비 전류의 적은 미소한 InSb 박막 자기 센서에 이용되는 박막 적층체 및 그것을 이용한 고감도 InSb 박막 자기 센서를 실현할 수 있다.

도 1A는 본 발명의 박막 적층체를 자기 센서부로 한 InSb 박막 자기 센서의 일실시형태를 나타내는 단면 구성도이다.

도 1B는 본 발명의 박막 적층체를 자기 센서부로 한 InSb 박막 자기 센서의 일실시형태를 나타내는 상면으로부터 본 구조도이다.

도 2A는 본 발명의 박막 적층체를 자기 센서부로 한 InSb 박막 자기 센서의 다른 실시형태를 나타내는 단면 구조도이다.

도 2B는 본 발명의 박막 적층체를 자기 센서부로 한 InSb 박막 자기 센서의 다른 실시형태를 나타내는 상면으로부터 본 구조도이다.

도 3은 본 발명의 InSb 박막 자기 센서의 InSb 박막으로 이루어지는 자기 센서부의 기본이 되는 박막 적층체의 단면 구성도이다.

도 4는 본 발명의 InSb 박막 자기 센서의 InSb 박막으로 이루어지는 자기 센서부의 다른 박막 적층체의 단면 구성도이다.

도 5는 본 발명의 InSb 박막 자기 센서의 자기 센서부의 더욱 상세한 박막 적층체의 단면 구성도이다.

도 6은 본 발명의 InSb 박막 자기 센서의 또 다른 실시형태를 나타내는 도이다.

도 7A는 본 발명의 InSb 박막 자기 센서의 또 다른 실시형태를 나타내는 도이고, InSb 박막의 표면에 절연성 반도체 보호층이 형성되어 있는 홀 소자의 단면 구조도이다.

도 7B는 본 발명의 InSb 박막 자기 센서의 또 다른 실시형태를 나타내는 도이고, InSb 박막의 표면에 절연성 반도체 보호층 및 보호층이 형성되어 있는 홀 소자의 단면 구조도이다.

도 8은 본 발명의 InSb 박막 자기 센서의 자기 센서부의 더욱 상세한 것 외의 박막 적층체의 단면 구조도이다.

도 9는 본 발명의 혼정층의 함유율과 전자 이동도의 관계를 나타내는 도이다.

도 10은 GaAs 기판 상에 직접 형성된 InSb 박막의 막 두께와 전자 이동도의 관계 및 본 발명의 박막 적층체(GaAs 기판 상에 AlInSb층 상에 형성되고, 더욱이 InSb층 상에 InSb 박층이 형성되고, 더욱이 InSb층의 표면에는 AlInSb층과 GaAs층이 형성되어 있을 경우)와 전자 이동도의 관계를 나타내는 도이다.

이하, 도면을 참조해서 본 발명의 실시형태에 대해서 설명한다.

(실시형태 1)

도 1A, 도 1B는 본 발명의 InSb 박막을 동작층으로 하는 박막 적층체를 자기 센서부로 한 InSb 박막 자기 센서의 일실시형태를 나타내는 도이고, InSb 박막을 자기 센서부 또는 자계 검출부로 한 InSb 박막 자기 센서인 홀 소자의 구성도이고, 도 1A는 단면 구조도, 도 1B는 상면으로부터 본 구조도이다.

도중 부호 1은 기판, 2는 Al_xGa_yIn_{1 -x- y}Sb 혼정층(절연층), 3은 동작층이고, 자계의 인가에 의해 홀 효과를 생기게 하는 InSb 박막, 4(41, 42, 43, 44)는 외부 접속용의 4개의 단자 전극, 5는 전극 접속 부분, 6은 리드에 접속되어 있는 와이어를 나타내고 있다. 도 1A에서 중앙부의 자기 센서부가 본 발명의 박막 적층체의 단면 구조를 나타내고 있다.

본 발명의 InSb 박막 자기 센서는 기판(1) 상에 Al_xGa_yIn_{1 -x- y}Sb 혼정층(절연층)(2)이 제공되고, 더욱이 그 위에 자계의 인가에 의해 홀 효과를 생기게 하는 InSb 박막, 즉 동작층(3)이 제공되고, 이 동작층(3)의 단부에는, 도 1B에 나타낸 바와 같이, 전극 접속 부분(5)을 통해서 단자 전극(4)이 각각 제공되어 있다. 또한, 이 단자 전극(4)의 각각에는 와이어(6)가 부착되어 있다.

이와 같이, 기판(1) 상에 형성된 InSb 박막인 InSb 동작층(3)과, 이 InSb 동작층(3)보다 고저항 또는 절연성, 또는 p형의 전도성을 나타내고, 밴드갭이 InSb보다 큰 층인 Al_xGa_yIn_{1 -x- y}Sb 혼정층(0≤x, y≤1)(2)을 구비하고 있다.

이 혼정층(2)은, 도 9에 나타낸 바와 같이, Al과 Ga의 원자의 함유율(x+y)이 5.0%로부터 17%의 범위(0.05≤x+y≤0.17)이며, 또한 (004) 격자면으로부터의 X선 회절에 의한 록킹 커브의 반치폭이 1초이상 1300초이하이고, 기판(1)과 InSb 동작층(3) 사이에 존재하도록 구성되어 있다. 또한, 도 9에 있어서는 Ga를 포함하지 않고 있을 경우에 대한 전자 이동도를 그래프로 나타내고 있지만, 이것은 상기 y=0의 경우에서 이 때는 Al_xIn_{1 - x}Sb 혼정층이며, x의 범위가 0.05≤x≤0.17일 때 전자 이동 도가 큰 것을 나타내고 있다.

(실시형태 2)

도 2A, 도 2B는 본 발명의 InSb 박막을 동작층으로 한 박막 적층체를 자기 센서부로 한 InSb 박막 자기 센서의 다른 실시형태를 나타내는 도이고, 2단자에서 복수의 쇼트 바(short bar) 전극을 갖는 자기 저항 소자의 구성도이다. 도 2A는 단면 구조도, 도 2B은 상면으로부터 본 구조도이다. 도 1A, 도 1B와 같은 기능을 갖는 구성 요소에는 동일한 부호를 부여하고 있다. 도중 부호 3은 동작층이고, 자계의 인가에 의해 저항 변화를 나타내는 층이다.

도중 부호 7(71, 72)은 2개의 단자 전극, 8은 자기 저항 변화를 크게 하기 위한 쇼트 바 전극을 나타내고 있다. 자기 저항 소자부, 즉 자기 센서부는 양단에 외부 접속용의 2개의 단자 전극(7)을 구비하고, 이들의 단자 전극(71)과 단자 전극(72) 사이에 제공된 InSb 박막(3)에는 복수의 쇼트 바 전극(8)이 배치되어 있다.

본 발명의 InSb 박막을 동작층으로 한 박막 적층체의 기판(1)은 통상은 고온도에서 안정한 물질로 이루어지고, 절연성 또는 고저항으로 표면이 평탄한 기판이 이용된다. 이 때문에, 표면이 평활한 결정면이 얻어지는 절연성의 단결정 기판이 바람직하게 이용된다. 특히, GaAs나 InP 등의 절연성의 기판은 바람직하게 이용된다. 또는, 표면에 절연성 또는 고저항의 박층이 형성되어 있고, 실질적으로 절연성 또는 고저항으로 형성된 박층의 표면이 평탄한 기판으로 동등하면 좋다.

또한, 표면에 얇은 절연층을 형성한 Si 단결정 기판은 그 표면에 GaAs 등의 절연성의 화합물 반도체층을 더욱 형성함으로써 InSb와 결정 구조의 동일 절연성의 평활한 표면이 얻어지므로 기판으로서 바람직하게 이용된다. 절연성이 좋은 사파이어도 바람직한 기판이다.

(실시형태 3)

도 3은 본 발명의 InSb 박막 자기 센서의 InSb 박막으로 이루어지는 자기 센서부의 기체가 되는 박막 적층체의 단면 구성도이다.

기판(1) 상에는 Al_xGa_yIn_{1 -x- y}Sb 혼정층인 절연층(2)이 제공되고, 더욱이 그 위에 자계의 인가에 의해 홀 효과나 저항 변화를 생기게 하는 InSb 박막의 동작층(3)이 자기 센서부로서 제공되어 있다.

(실시형태 4)

도 4는 본 발명의 InSb 박막 자기 센서의 InSb 박막으로 이루어지는 자기 센서부의 다른 박막 적층체의 단면 구성도이고, 기판의 표면에 SiO₂와 같은 절연물이나 반도체로 이루어지는 절연성 또는 고저항의 박층이 형성되어 있다. 부호 1(11, 12)은 기판이고, 제 1 기판(11)의 표면에 절연성 또는 고저항의 박층인 기판 표면층(12)이 제공되어 있다. 이 기판 표면층(12) 상에는 Al_xGa_yIn_{1 -x- y}Sb 혼정층(절연층)(2)이 제공되고, 더욱이 그 위에는 동작층(3)이 제공되어 있다.

또한, 본 발명에서 이용되는 기판(1)은 내열성이 있고 절연성이면 좋다. 더욱, 절연성 또는 고저항의 Al_xGa_yIn_{1 -x- y}Sb 혼정층(2)이 그 위에 성장될 수 있으면 특히 절연성에는 반드시 영향을 미치지 않는다. 또한, 도 4에 나타낸 바와 같이, 기판(11)은 절연성인 것은 바람직하지만, 도 4에 나타낸 바와 같은 절연성 또는 고저 항의 기판 표면층(12)이 형성될 수 있으면, 기판(11)은 도전성이 있어도 좋다.

다음에, 기판(1)의 표면은 평탄하지 않으면 안된다. 여기에서 말하는 평탄은 표면 요철이 O.2㎚이상 10㎚이하, 바람직하게는 5㎚이하, 더욱이 보다 바람직하게는 1㎚이하이며, 최적일 경우는 기판의 표면에 기판을 구성하는 원자로 이루어지는 결정의 격자면이 일원자층의 평탄으로 격자면에 평행하게 나열해 있는 상태, 즉 기판은 단결정 기판이며 결정의 격자면으로 이루어지는 원자 일층이하의 평탄성이 바람직하다. 또는, 1격자면의 간격이하의 평탄성이 가장 바람직한 평탄성이다.

기판(1)은 절연성 또는 고저항이면, 단결정, 다결정, 아모퍼스 상태 등 특히 묻지 않지만, 가장 바람직한 것은 InSb와 동일 결정 구조의 단결정이 좋고, 더욱이 III-V족의 화합물 반도체의 단결정이 좋고, GaAs나 InP, GaN 등의 절연 또는 반절연 기판은 바람직하다.

이들의 단결정 기판의 표면은 결정 격자면에 따라 형성되어 있는 것이 바람직하고, 또한 그 위에 결정 성장이 쉬워지도록 결정면으로부터 어떤 각도를 가져서 형성되어 있어도 좋다. 예를 들면, GaAs의 기판의 예에서는 (100), (111), (110) 등의 기판면으로부터 0으로부터 10도 정도의 범위로 경사진 표면이 형성될 경우가 바람직하다. 기판(1)의 표면은 상술한 인덱스면에도 심지어 사용된다. 최근 결정 성장이 시도되고 있는 고인덱스의 면에서도 좋다. 또한, 더욱이 기판(1)은 고저항의 단결정 Si나 사파이어, 고내열 글래스, 세라믹 기판이어도 좋다. 또한, 기판(1)은 적어도 400℃로 가열했을 때 분해되지 않는 기판인 것이 바람직하다.

(실시형태 5)

도 5는 본 발명의 InSb 박막 자기 센서의 자기 센서부의 더욱 상세한 것 외의 박막 적층체의 단면 구성도이고, InSb 박막과 Al_xGa_yIn_{1 -x- y}Sb 혼정층(2)과 기판의 헤테로 계면의 InSb 박막의 내부에 형성된 저전자 이동도층을 나타내는 도이고, 부호 31은 저전자 이동도층을 명확히 표시하고 있다.

도 5의 자기 센서부의 단면에 나타낸 바와 같이, 기판(1) 상에는 절연층(2)이 제공되고, 그 위에는 동작층(3)이 제공되고, 이, 동작층(3) 내에는 일반적으로는 저전자 이동도층(31)이 형성되어 있다. 기판(1)의 표면에 형성되는 절연층(2)은 AlGaInSb층과 같은 III-V족의 화합물 반도체로 이루어지는 절연층이 바람직하게 이용된다. 이용되는 층으로서는 절연성 또는 고저항 GaAs나 InP의 박층이나 GaN의 박층 등이 이용되어도 좋다. 더욱이, 절연성 또는 고저항의 Al, Ga 및 Sb로 이루어지는 3원 혼정, Al, Ga, As 및 Sb로 이루어지는 4원 혼정, 더욱이 Al, In, Ga, As 및 Sb로 이루어지는 5원 혼정이나 이들에 준하는 다원 혼정 등이 바람직하게 사용되어도 좋다. 또한, 이들의 다원 혼정에 더욱 필요에 따라 새로운 원소가 더해져도 좋지만, 이 경우도 본 발명의 기술적 범위이다.

그런데, 2원, 3원, 4원, 5원 혼정의 표기는 III-V족의 화합물 반도체에서는 일반적으로 Al_xIn_yGazAs_αSb_βN_γ, x+y+z=1, α+β+γ=1로 기재될 수 있다. 이 경우, 간략화 때문에, 예를 들면 5원 혼정의 경우 AlInGaAsSb 등과 본 명세서에서 기재되는 경우도 있지만 상기의 의미이다. 더욱이, 12의 절연층에 대해서이지만, 이 12의 절연층은 순차 조성을 변화(x, y, z, α, β를 변화)시킨 경사 조성 상태에서 복수 형성해도 좋다. 또한, 복수의 층으로 구성하는 대신에 1층으로 조성을 연속적으로 변화시킴으로써 절연층을 구성해도 좋다. 이러한 화합물 반도체의 절연층 또는 고저항층(12)의 최상면은 InSb와 격자 정수의 가까운 단결정 또는 다결정층, 혼정층을 성장시키기 위해서 InSb와 같은 결정 구조의 단결정 또는 다결정인 것이 바람직하다.

단결정 사파이어 기판이나 Si, 글래스, 석영 유리 SiO₂, Al₂O₃로 이루어지는 알루미나 기판 등의 III-V족의 화합물 반도체와 다른 재질의 기판을 이용할 경우는 그대로라도 좋지만, 보다 바람직하게는 그 표면에 III-V족의 화합물 반도체로 이루어지는 절연층 또는 고저항층(12)을 형성하는 것이 필요하고, 그 형성이 바람직하다. 더욱이, 그 층의 최상면은 Al_xGa_yIn_{1 -x- y}Sb 단결정, 또는 표면이 평활한 다결정층을 성장시키기 위해서 Al_xGa_yIn_{1 -x- y}Sb와 같은 결정 구조의 단결정 또는 다결정이 형성되어 있는 것이 보다 바람직하다.

또한, Si 단결정을 기판으로서 이용할 경우는 도전성이 있으므로 Si의 표면에 직접 절연성의 GaAs, AlGaAs 등의 III-V족의 화합물 반도체의 절연 또는 고저항층을 형성하는 것이나 더욱 바람직하게는 보다 기판과의 절연성을 확실하게 할 목적으로 Si의 표면에 SiO₂, Al₂O₃나 희토류 금속의 절연성 산화물, Si₃N₄ 등 절연성의 질화물 등의 절연층을 적어도 일층 미리 형성한 후, 그 층의 최상면은 AlInSb 등의 단결정 또는 표면이 평활한 다결정층을 성장시키기 위해서 AlInSb 등과 같은 결정 구조의 단결정 또는 다결정이 형성되어 있는 것이 보다 바람직한 상태로서 행하여 진다.

상술한 바와 같이, 본 발명에서는 도 1A, 도 2A, 또한 도 3에 나타낸 바와 같은 구성에서 결정 성장에 관계되지 않는 원소인 수소, 헬륨, CO₂, 각종 탄화수소, 산소, 질소(질화물의 형성시는 제외됨) 등의 전체 가스압이 8×10^-9Torr이하의 초고진공중에서 분자선 에피택시법(MBE법)에 의해 기판(1)의 표면상에 InSb 동작층(3)보다 고저항 또는 절연성, 또는 p형의 전도성을 나타내는 층이고, 또한 밴드갭이 InSb보다 큰 층인 Al_xGa_yIn_{1 -x- y}Sb 혼정층(0≤x, y≤1)을 형성한다. 이 혼정층은 Al과 Ga의 원자의 함유율(x+y=)이 5.0%로부터 17%의 범위(0.05≤x+y≤0.17), 또는 InSb 도전층과의 격자 부정합이 0.25%로부터 1.0%의 범위 중 어느 하나이며, 또한 이 혼정층은 X선 회절에 의해 평가된 결정성(결정의 질=특성)에도 특징이 있고, (004) 격자면으로부터의 X선 회절에 의한 록킹 커브의 상기 혼정에 대응하는 피크의 반치폭(FWHM)이 1300초이하이다.

다음에, MBE법에 의해 초고진공중에서 특히 결정 성장에 관계되지 않는 원소다, 수소, 헬륨, CO₂, 각종 탄화수소, 산소, 질소(질화물의 형성시는 제외됨) 등의 전체 가스압이 8×10^-9Torr이하로 InSb 박막 동작층(3)을 성장시킴으로써 두께가 극히 얇어도 높은 전자 이동도를 갖는 InSb 도전층을 갖는 고감도의 홀 소자나 자기 저항 소자 등의 자기 센서에 이용될 수 있는 InSb 박막을 제작한다. 이 InSb 동작층을 포함하는 박막의 적층 구조를 소망의 형상으로 가공하고, 해당 InSb 박막을 동작층으로 한 자기 센서부를 갖는 고감도 InSb 박막 자기 센서를 제작한다.

종래 예, 즉 격자 미스매치가 14%로 큰 GaAs 기판 상에 InSb 박막을 직접 성장시킨 경우 GaAs와 InSb의 헤테로 계면에는 InSb 박막의 두께에 관계없이 두께로 0.2㎛ 또는 200㎚의 오더의 저전자 이동도의 층(영역)이 형성된다. 이 저전자 이동도층의 존재 때문에 종래는 InSb층이 얇을 경우 예를 들면 0.3㎛이하에서는 높은 전자 이동도는 얻어지지 않았다. 그런데, 본 발명에서는 InSb 박막 동작층(3)과의 격자 정수가 극히 가까운 Al_xGa_yIn_{1 -x- y}Sb층(2)의 형성에 의해 InSb 박막(3)과 Al_xGa_yIn_1-x-ySb층(2)의 헤테로 계면에 접할 수 있는 저전자 이동도층(31)의 두께가 20㎚이하로 극히 얇다.

이 저전자 이동도층의 두께가 얇은 것이 본 발명의 InSb 박막 동작층을 갖는 박막 적층체의 특징이다. 이 때문에 동작층이 얇어도 본 발명의 경우 큰 InSb 동작층의 전자 이동도가 얻어진다. 또한, 본 발명에서 InSb 박막(3)의 두께에 특별히 한정은 없다. 바람직하게 이용되는 두께는 8㎚~2000㎚의 범위, 보다 바람직하게는 8㎚~700mm이다.

상술한 바와 같이, 도 5에는 본 발명의 InSb 박막 자기 센서의 자기 센서부의 단면의 일부가 지시되어 있다. InSb 박막과 기판의 헤테로 계면에 형성된 저전자 이동도층(31)을 나타냈다. 이 저전자 이동도층(31)으로 지시된 층의 두께가 본 발명의 조건을 충족시키는 Al_xGa_yIn_{1 -x- y}Sb 혼정층(2)의 형성에 의해 극히 얇아지고, 예를 들면, 30㎚이하, 또는 20㎚이하가 된다. 즉, 기판 상에 형성된 Al_xGa_yIn_{1 -x- y}Sb 와의 격자의 부정합이 원인이고, Al_xGa_yIn_{1 -x- y}Sb층과의 헤테로 계면 부근의 InSb층 중에 생긴 결함에 기인하고, 전류를 운반할 때에 헤테로 계면을 주행하는 전자수가 격감되고, 이리하여 저전자 이동도의 헤테로 계면의 전자 이동도로의 영향은 지극히 적어졌다.

그 결과, InSb 박막이 극히 얇어도 전자 이동도가 비약적으로 증대했다. 즉, InSb층이 동일 두께인 경우 본 발명의 조건을 충족시키는 Al_xGa_yIn_{1 -x- y}Sb층이 형성된 경우는 형성되어 있지 않은 경우와 비교해서 몇 배가 된다. 예를 들면, 8㎚이상 300㎚이하의 InSb 동작층의 경우는 이 차이는 특히 현저하고, 전자 이동도가 비약적으로 향상하고, 높은 시트 저항치의 InSb 박막으로 고감도의 자기 센서에 사용되는 InSb 박막을 실현했다. 그 결과, InSb의 막 두께가 0.3㎛이하에서는 고감도의 InSb 박막 자기 센서를 실현할 수 없었지만 본 발명에 의해 실현했다.

또한, 이 저전자 이동도의 층의 두께는 InSb 동작층의 두께에도 따르지만, 일반적으로는 InSb 동작층의 두께가 0.3㎛이하의 경우는 InSb 동작층의 두께의 대강 20%이하의 두께이다. 이렇게 하여, 본 발명에서는 격자 부정합으로 형성되는 헤테로 계면의 저전자 이동도층을 얇게 하는 조건이 찾아내져, 그 결과 InSb 박막 동작층이 얇어도 큰 전자 이동도가 얻어진다. 이리하여, 본 발명에 의해 고감도의 자기 센서 재료 기술이나 동작층의 InSb의 전자 이동도를 크게 할 수 있는 절연층 기술이 새롭게 생겨났고, 고감도의 InSb 박막 자기 센서가 실현되었다. 또한, 그것을 응용한 전자 기기 시스템의 신규 기능의 실현이나 부여, 성능 향상, 저가격화 등 큰 효용을 초래했다.

본 발명의 InSb 박막 자기 센서는 일반적으로는 도 1A, 도 2A 또는 도 3에 단면을 나타낸 바와 같은 구조로 사용되어진다. InSb 박막 자기 센서는 응용에 있어서 극히 고도의 내구성이나 신뢰성을 요구할 것도 있다.

(실시형태 6)

도 6은 본 발명의 InSb 박막 자기 센서의 또 다른 실시형태를 나타내는 도이고, InSb 박막의 표면에 절연층인 보호층이 형성되어 있는 도이다. 부호 9는 보호층을 나타내고 있다. 도 1에 나타낸 구조에 있어서 InSb 박막의 동작층(3) 위 및 전극 접속 부분(5)의 단부를 커버하도록 해서 보호층(9)이 제공되어 있다. 이 보호층은 일반적으로는 자기 센서의 작성 공정으로 형성된다.

자기 센서부의 InSb 박막의 특성 열화를 방지하는 것이나 자기 센서에 고도의 신뢰성, 내구성을 부여할 목적으로, 도 6에 나타낸 바와 같이, InSb 박막으로 이루어지는 자기 센서부 표면에 III-V족의 화합물 반도체와는 다른 무기물 또는 유기물의 절연층인 보호층(9)을 형성하는 것도 자주 행하여진다.

이 경우, 무기물의 절연층인 보호층(9)의 바람직한 재질예로서는 Si₃N₄, SiO₂, Al₂O₃ 등이 있다. 또한, 바람직한 유기 절연층의 보호층(9)의 예에는 폴리이미드나 폴리이미드계의 유기 절연층이 있다. 또한, 이 보호층(9)은 복수의 재질로 이루어지는 적층 구조이어도 좋고, 이 적층 구조는 복수의 무기질층이어도 복수의 유기물층이어도 좋고, 무기층, 다음으로 유기층이 적층된 무기 유기의 복합층이어 도 좋다.

그런데, 이렇게 중요한 보호층(9)이지만, InSb의 두께가 1㎛이상인 때는 그다지 문제가 안되지만, InSb의 두께가 얇을 때에 보호층(9)을 내면 큰 문제가 생긴다. 즉, 이러한 무기물 또는 유기물의 절연층(9)을 얇은 InSb 박막 상에 직접 형성하면 InSb 박막(3)의 표면을 손상시키고, 전자 이동도의 대폭적인 저하가 일어난다. InSb의 두께에도 따르지만, 표 1에도 나타냈지만, 그 크기는 30~70%이상이다. 특히, InSb의 두께가 1㎛이하, 더욱이 0.7㎛이하, 0.5㎛이하, 0.3㎛이하와 같은 극히 두께가 얇을 경우는 이 보호층(9)의 영향은 크고, InSb 박막(3)의 표면을 형성시의 충격이나 비틀어짐 등에 의해 비틀거나, 또는 손상시키고, 전자 이동도의 대폭적인 저하가 일어난다. InSb의 두께에도 따르지만 그 크기는 30~70% 또는 그 이상이다. 또한, 0.3μ이하에서는 통상은 40%정도이지만, 조건에 따라서는 70%이상에도 미치는 것이 있고, 더욱이 두께에도 따르지만 InSb의 시트 저항치의 큰 변화 등의 특성의 열화를 초래한다.

따라서, 이 InSb 박막을 감자부 또는 자기 센서부로 해서 고감도의 자기 센서를 제작하려고 하면 이러한 보호층(9)에 의한 큰 InSb의 특성 변동에 의해 고감도의 자기 센서를 제작하는 것이 불가능해진다. 특히, InSb의 두께가 0.5㎛이하, 0.3㎛이하와 같은 극히 두께가 얇을 경우는 소망의 특성의 InSb 박막이어도 보호막에 의한 특성 열화로 고감도의 소자 제작은 불가능하다.

이러한 문제점을 극복하고, 보호층(9)을 부착해서 특성의 열화를 방지하기 위해 도 7A, 도 7B에 나타낸 구조의 본 발명의 박막 적층체를 자기 센서부로 한 InSb 박막 자기 센서를 나타냈다. 홀 소자의 예이며 그 단면도를 나타내고 있다.

(실시형태 7)

도 7A, 도 7B는 본 발명의 InSb 박막 자기 센서의 또 다른 실시형태를 나타내는 도이다. 도 7A는 InSb 박막의 표면에 절연성 반도체 보호층(캡층이라 할 때도 있음)(10)이 형성되어 있는 홀 소자의 단면 구조도이다. 이 반도체 보호층(10)은 복수의 층 구조로 형성될 경우도 있지만, 여기에서는 간단함을 위해 1층으로 표시했다.

반도체 보호층(10)은 보호층(9)을 직접 InSb 동작층에 접해서 형성하면 보호층(9)과의 격자의 미스매치나 보호층(9)을 형성하는 공정에서의 충격 등으로 InSb의 특성 열화가 크므로 미리 InSb와 격자의 미스매치가 적은 화합물 반도체로 이루어지는 절연층을 InSb 상에 형성하고, 보호층(9)을 형성해도 특성 열화가 작아지도록 할 목적으로 형성되는 층이다. 따라서, 대표적으로 바람직한 반도체 보호층은 Al_xIn_1-xSb 혼정층이 열거된다. 도 7B는 InSb 박막의 표면에 절연성 반도체 보호층(10) 및 보호층(9)이 형성되어 있는 홀 소자의 단면 구조도이다.

본 발명에서는 동작층(3) 상에 밴드갭이 InSb보다 큰 층인 Al_xGa_yIn_{1 -x- y}Sb층(10)을 형성하는 것도 자주 행하여진다. 즉, Al 또는 Ga의 원자의 함유율이 x+y=5.0%로부터 17%의 범위(0.05≤x+y≤0.17), 또는 InSb의 도전층과 접하는 절연성의 층과의 격자 부정합이 0.25%로부터 1.0%의 범위이며, 시트 저항치가 10KΩ이상인 Al_xGa_yIn_{1 -x- y}Sb층(10)을 InSb 박막의 데미지를 방지하는 절연성 반도체 보호층 을 형성하는 것도 행하여진다. 도 7B에 나타낸 바와 같이, 이 미리 형성된 절연성 반도체 보호층(10) 상에 통상의 보호층인 보호층(9)을 형성하는 것이 바람직하게 행하여진다. 본 발명의 고감도 InSb 박막 자기 센서는 이러한 절연성 반도체 보호층(10)이 InSb 박막에 접해서 형성되어 사용되어지는 것이 바람직하지만, 경우에 따라서는 보호층(9)을 생략해서 반도체 보호층(10)만으로 제작될 경우도 있다.

(실시형태 8)

도 8은 본 발명의 InSb 박막 자기 센서의 자기 센서부의 또 다른 박막 적층체의 단면 구조도이며, Al_xGa_yIn_{1 -x- y}Sb 반도체 보호층(10)과 접하는 InSb 박막의 표면 및 Al_xGa_yIn_{1 -x- y}Sb 혼정층(2)과의 헤테로 계면에 접해서 형성된 저전자 이동도층이 나타내어져 있다.

기판(1) 상에는 절연층(2)이 제공되며, 그 위에는 동작층(3)이 제공되어 있다. 이 동작층(3) 내에는 절연층(2) 측에 저전자 이동도층(31)이 반대측에 저전자 이동도층(32)이 형성되어 있다. 더욱이, 그 위에는 절연성 반도체 보호층(10)이 제공되어 있다.

이러한 반도체 보호층의 메리트는 도 8에는 본 발명의 InSb 자기 센서의 자기 센서부의 박막 적층체의 단면을 나타내고 있지만, InSb 박막 표면에 자연히 형성되는 저전자 이동도층(32)의 두께가 통상은 50㎚정도이지만, 절연성 반도체 보호층(10)의 형성에 의해 1O㎚이하가 되고, 그 영향이 적어져 InSb 박막의 전자 이동도가 향상되는 것이다. InSb의 막 두께가 얇을 경우는 특히 현저하다. 이렇게 InSb 층의 하면과 표면에 Al_xGa_yIn_{1 -x- y}Sb 혼정층을 배치한 구조로 함으로써 InSb의 박막 도전층은 O.1㎛이하의 막 두께이어도 높은 전자 이동도를 나타낸다.

본 발명의 InSb 박막 자기 센서는 자기 센서부의 InSb 박막을 InSb와 격자 정수가 가까운 Al_xGa_yIn_{1 -x- y}Sb 절연층(2) 및 Al_xGa_yIn_{1 -x- y}Sb 반도체 보호층(10) 또는 반도체 캡층(10)에서 샌드위칭함으로써 InSb의 막 두께가 얇어도 극히 큰 전자 이동도를 얻을 수 있다. 특히, InSb 박막의 양면에 생기는 저전자 이동도층의 두께를 10㎚이하로 할 수 있는 것은 큰 메리트이다. Al_xGa_yIn_{1 -x- y}Sb 절연층(2) 및 Al_xGa_yIn_{1 -x-y}Sb 반도체 보호층(10)에서 얇은 InSb층을 샌드위칭했을 경우는 InSb의 양자 우물 구조를 형성하고, 이 양 층은 포텐셜의 배리어층을 형성하게 된다.

특히, 이 반도체 보호층(10)의 두께는 한정하지 않지만, 어떤 두께 이상인 것이 바람직하고, 필요에 따라 두께를 정해서 좋다. 5㎚ 정도의 두께에서도 캡층으로서의 효과는 있지만, 충분한 보호층으로서 기능을 발휘하는 두께로서, 예를 들면, 10㎚~200㎚의 범위는 바람직하다. 물론, 그 이상의 두께도 가능하다. 또한, 얇을 경우도 있다.

또한, 이 반도체 보호층 상에 더욱이 절연성이 높은 2층째의 반도체의 박층을 형성함으로써 보다 반도체 보호층의 효과를 완전히 하는 것도 바람직하게 행하여진다. 좋은 예로서는 절연성이 높은 GaAs층이 있다. 도시는 되지 않지만, 이렇게 반도체 보호층(10) 상에 이미 일층의 반도체 보호층을 형성하거나, 또는 반도체 보호층(10)은 2층으로 형성되어도 좋다. 이 2층의 반도체 보호층 구조는 극히 유효해 서 빈번히 사용되어진다. 즉, 본 발명에서, Al_xGa_yIn_{1 -x- y}Sb 절연층(2) 및 Al_xGa_yIn_{1 -x-y}Sb 반도체 보호층(10)은 복수의 층으로 이루어져 있어도 좋다. 이 때 InSb와 접하는 측의 층은 전술한 격자 정수가 가까운 층이며, 또한 절연성이 높은 조건이 필요하다. 그러나, InSb에 접하지 않는 제 2 층째의 반도체 절연층, 또는 2층째의 반도체 보호층은 InSb와의 격자의 미스매치가 있어도 좋다. 일예로서 캡층에서는 미리 InSb와 격자 정수의 차이가 0.25%~1.0%이하 III-V족의 화합물 반도체인 Al_xGa_yIn_{1 -x-y}Sb의 층을 InSb의 표면에 형성하고, 다음으로 제 2 층으로서 InSb에 비교해서 밴드갭이 크고, 절연성 또는 고저항의 Al_xIn_yGa_zAs_αSb_βN_γ, x+y+z=1, α+β+γ=1 등의 층을 형성하고, 그 후에 무기물이나 유기물의 보호층(9)을 형성하는 것도 바람직하게 행하여진다. 이 제 2 층째의 반도체 절연층이며, 반도체 보호층에는 절연성의 GaAs는 바람직하게 이용된다.

이러한 본 발명의 InSb 박막을 동작층으로 하는 박막 적층체를 자기 센서부로 하는 InSb 박막 자기 센서는 Al_xGa_yIn_{1 -x- y}Sb 혼정으로 이루어지는 절연층(2) 또는 Al_xGa_yIn_1-x-ySb 혼정으로 이루어지는 반도체 보호층인 캡층(10) 중 어느 하나가 InSb 박막에 접해서 형성되어 있으면 좋고, 기본적인 이들의 구조를 갖는 InSb 박막 적층물은 모두 본 발명의 기술적 범위이다.

또한, 본 발명에서 InSb층의 막 두께는 특별히 한정하지 않고 있다. 이 때문에, 1㎛이상의 막 두께에서도 좋지만, 특히 InSb의 두께가 1㎛이하, 더욱이 0.7마 이크론이하, 0.5㎛이하, 0.3㎛이하와 같은 극히 두께가 얇을 경우이어도 높은 전자 이동도를 갖고, 또한 큰 시트 저항치가 얻어진다. 또한, 본 발명에서는 Al_xGa_yIn_{1 -x-y}Sb 절연층(2) 및 Al_xGa_yIn_{1 -x- y}Sb 반도체 보호층인 캡층(10)에 의해 InSb 박막이 샌드위칭된 경우는 InSb의 두께가 O.1㎛ 이하에서 높은 전자 이동도를 나타내는 자기 센서부가 얻어지고, 본 발명의 기술적 범위이다.

이와 같이, 본 발명의 기술에 의하면, InSb 박막의 헤테로 계면에 생성되는 저전자 이동도층을 얇게 할 수 있다.

더욱이, 본 발명에서는 저항의 온도 변화나 전자 이동도의 온도 변화를 저감할 목적으로 InSb 박막에 도너 불순물을 도핑하는 것도 행하여진다. 도너 불순물은 VI족 원소가 바람직하지만, IV족 원소도 바람직하게 이용된다. 예를 제시하면, S, Se, Te, Si, Ge, Sn 등이다. 이 중에서도, Si, Sn은 분자선 에피택시법에서 본 발명의 InSb 적층물을 제작할 경우의 도너 불순물로서 바람직하게 이용되고 있다. 특히, Sn은 비교적 저온에서 증기압의 제어가 용이해서 바람직한 재료이다.

도핑되는 불순물의 도프 방법은 Al_xGa_yIn_{1 -x- y}Sb와의 헤테로 계면으로부터 10㎚ 정도는 불순물의 도프를 하지 않고, 그 밖의 부분, 즉 1O㎚로부터 표면까지 도핑하는 것이 바람직하다. 또는, InSb의 층의 일부를 도핑할 경우나 전체를 도핑할 경우 등 몇 개의 방법이 선택된다.

이와 같이, 본 발명의 InSb 박막은 상술한 구조이면 InSb 박막층이 얇어도, 특히 InSb의 두께가 1㎛이하, 더욱이 0.7㎛이하, 0.5㎛이하, 0.3㎛이하와 같은 극 히 두께가 얇을 경우이어도 InSb 박막층의 전자 이동도는 30,000㎝²/Vs이상이다. 후술의 실시예에 의하면, InSb층의 두께가 0.15㎛이어도 전자 이동도는 28,000㎝²/Vs가 얻어진다.

이와 같이, 본 발명은 InSb가 박막이며, 전자 이동도가 크고 고감도의 자기 센서가 얻어짐과 아울러, 더욱이 InSb가 박막이며, 시트 저항치가 크고, 고입력 저항으로 소비 전력이 적은 홀 소자나 자기 저항 소자가 제작될 수 있다. 더욱이, 자세하게 하면, 본 발명에서는 InSb층이 같은 두께인 경우 본 발명의 조건을 충족시키는 Al_xGa_yIn_{1 -x- y}Sb층이 형성되었을 경우, 형성되지 않은 경우와 비교해서 몇 배의 전자 이동도가 얻어진다. 이 차이는 극히 크고, 그 차이는 InSb의 막 두께가 얇아짐에 따라 보다 커지고, 극히 현저해진다. 특히, InSb층이 0.5㎛이하, 0.3㎛이하와 같은 극히 두께가 얇을 경우 더욱이 O.1㎛ 이하의 경우는 극히 현저하고, 고감도의 자기 센서 제작을 할 수 있는 높은 전자 이동도는 본 발명의 Al_xGa_yIn_{1 -x- y}Sb층의 형성에 의해 처음으로 실현되었다.

다음으로, 예를 가져서 본 발명의 효과를 나타내면, 도 1에 나타낸 Al_xGa_yIn_1-x-ySb층의 일예인 InAlSb층(2)의 형성에 의해 자기 센서를 제작할 때는 그 자계 검출의 감도에 대응하는 전자 이동도를 향상시키는 효과는 극히 크다.

예를 들면, GaAS (100) 기판 상에 두께 0.15㎛의 InSb를 직접 제작했을 경우 전자 이동도의 크기는 대충 7,000㎝²/Vs이다. 두께 0.15㎛의 InSb 박막을 GaAs 기판 상에 제작했을 경우는 상기한 바와 같이 낮은 전자 이동도만 얻어지지만, 본 발명의 도 1에 나타낸 Al_xGa_yIn_{1 -x- y}Sb층의 예의 하나인 InAlSb층(2)의 형성에 의해 InAlSb층이 없을 경우와 비교해서 전자 이동도가 28,OOOO㎝²/Vs, 결정 성장 조건에 따라서는 4O,OOO㎝²/Vs이상의 값이 얻어진다. 이 값은 직접 InSb층을 성장시켰을 경우와 비교해서 4 내지 5배의 전자 이동도의 크기이다. 또한, 두께 0.3㎛의 InSb층을 성장시켰을 경우에서는 40,000㎝²/Vs이상, 결정 성장 조건에 따라서는 50,00O㎝²/Vs이상의 고전자 이동도의 InSb 단결정 박막이 제작될 수 있다. 이렇게, 본 발명은 자기 센서를 그 자계 검출의 감도에 대응하는 전자 이동도를 향상시키는 효과는 극히 크다.

더욱이, 본 발명의 Al_xGa_yIn_{1 -x- y}Sb층을 캡층으로서 InSb층의 표면에 형성한 경우는 InSb층이 극히 얇을 경우, Si₃N₄나 SiO₂ 등의 무기질의 보호층을 형성한 때 캡층이 없을 경우에는 50% 또는 그 이상의 공정 변동(감도 특성 저하)이 있었지만, 본 발명의 경우는 공정 변동이 5%이하, 더욱이 3%정도가 되었다. 이렇게 해서 공정변동이 자기 센서의 특성상 문제가 안되는 값으로 작아졌다. 즉, 본 발명의 기술을 사용하면 InSb층이 극히 얇어도 극히 높은 전자 이동도가 얻어지고, 더욱이 공정에서 그 특성을 열화시키는 것도 극히 적고, 고감도의 자기 센서가 제작될 수 있다. 이렇게 본 발명의 효과는 고감도의 자기 센서를 제조함으로써 극히 현저해서 그 산 업으로의 영향은 헤아릴 수 없다.

특히, InSb층의 두께가 0.7㎛이하에서는 1.5배이상, 0.5㎛이하에서는 2배이상, 0.35㎛이하에서는 3배이상, 0.25㎛이하에서는 4배 또는 이상, 0.10㎛이하에서는 6배 또는 그 이상이 되고, 이 InAlSb층의 효과는 현저하다. InAlSb층에 의해 InSb의 막 두께가 얇아졌을 때라도 InSb층의 큰 전자 이동도가 얻어지는 효과는 InSb층에 도너 불순물로서 Si, Sn, Te, S, Se 등을 도핑할 경우에서도 본질적으로는 변하지 않는다. 또한, InSb층(3)에 도너 불순물을 도핑함으로써 감도나 입력 저항치, 홀 계수 등의 온도 의존성이 작은 고감도 박막 자기 센서가 제작될 수 있다. 여기에서 말하는 도너 불순물은 InSb의 n형 도전성을 부여하는 것이면 어느 것이라도 좋지만, 바람직한 예로서 Sn, Si, Ge, C, S, Se, Te 등 VI족 원소, IV족 원소 등이 있다.

InSb층(3)에 직접 도프하지 않고 근접한 절연성 또는 고저항의 Al_xIn_yGa_zAs_αSb_βN_γ, (x+y+z=1, α+β+γ=1) 등의 층(2)에 도너가 되는 불순물을 도핑하고, 변조 도프적으로 전자를 InSb 박막층에 주입해도 온도 의존성은 대폭 개선되므로 이 방법도 자주 이용된다.

다음에, 본 발명의 InSb 박막 자기 센서의 제조 방법에 대해서 설명한다.

본 발명에서는 InSb 박막 자기 센서의 제작은 일반적으로 분자선 에피택시법에 의해 기판(1) 상에 Al_xGa_yIn_{1 -x- y}Sb 혼정층(2)을 성장시키고, 다음으로 InSb 박막을 상기 혼정층 상에 에피택셜 성장시킨다.

다음에, 제작된 InSb 박막을 감광성의 레지스트를 사용한 포토리스그래피를 베이스로 한 InSb 박막의 패턴 에칭, 또한 캡층의 Al_xGa_yIn_{1 -x- y}Sb 혼정의 필요한 부위를 윈도우해서 InSb층의 표면을 노출하는 공정, 금속 박막을 증착, 스퍼터링, 습식 도금법 등에 의해 InSb의 소요의 부위, 또는 윈도우되어 InSb의 표면이 노출된 전극 콘택트부에 형성되는 전극 패턴의 형성 공정, 필요에 따라 소자의 감자부 표면을 커버하도록, 또한 외부 접속의 본딩 전극을 제외한 부상에 형성되는 무기질의 보호층 형성 공정, 또한, 필요에 따라 Si 수지 등 고무 탄성을 갖는 박층을 감자부를 커버하도록 포토리소그래피 등의 수법으로 형성하는 공정 등으로 이루어지는 본 발명의 자기 센서에 고유한 웨이퍼 프로세스에 의해 가공하고, 미소, 또한 다수의 홀 소자나 자기 저항 소자 등의 고감도 InSb 박막 자기 센서의 웨이퍼 상에 한번에 제작한다.

다음에, 다이싱 소(dicing saw)에 의해 개별로 홀 소자 칩 등으로 커팅된다. 더욱이, 이 InSb 박막 자기 센서의 칩은 표준적인 트랜스퍼 몰드 공정을 통해서 일반적으로는 패키징되고 특성 검사되어 제품이 된다.

이하, 구체적인 실시예에 대해서 설명한다.

(실시예 1)

본 발명의 박막 적층체의 제작에 사용되는 분자선 에피택시 장치는 진공을 유지하기 위한 원통형의 진공조로 이루어지고, 표면에 결정 성장을 행하는 GaAs 기판을 수평 방향으로 유지하는 기구와 이 기판면에 제작되는 박막의 구성 원소의 증 기를 증발원으로부터 한결같이, 또한 균일하게 조사하게 하는 회전 등의 주기적인 운동을 부여하는 기구를 적어도 구비하고 있다. 더욱이, 상기 기판을 결정 성장실의 진공을 유지한 상태에서 결정 성장실에 반입, 반출하는 수단을 구비한 결정 성장 장치이다. 본 장치는 이하의 공정에서 InSb 박막을 성장시키는 GaAs (100)면을 갖는 기판에 근접하고, InSb 박막의 성장면과 반대측에 설치된 전기적으로 가열된 고온의 열복사열인 저항 가열 히터 및 기판 온도를 측정할 수 있는 온도 센서를 구비한다.

더욱이, 정해진 시간 정해진 강도로 증발원에 챠지된 원소의 증기 빔을 기판면에 조사할 수 있는 복수의 증발원, 즉 전기적으로 가열함으로써 박막을 형성하는 구성 원소의 증기를 발생시키는 수단인 복수의 증발원(Knudsen cells, K-cells라 불림)과 함께 그 증기의 강도를 제어하기 위한 증발원에 각기 설치된 온도 측정 센서와 미리 정해진 증기의 강도에 대응해서 증발원에 챠지된 원소의 증기를 발생시키는 상태를 유지하기 위해서 각기의 증발원에 대응해서 설치되고, 증발원을 미리 정해진 증발원 온도에 유지하는 전력 공급 수단, 더욱이 전력 공급 수단(기구)을 구비하고 있다.

또한, 증발원으로부터 발생된 증기를 차단할 수 있는 셔터 또는 밸브 등의 수단을 구비하고, 더욱이 상기 증기의 강도를 측정할 수 있는 증기 강도 측정기를 구비하는 결정 성장실을 갖는 결정 성장 장치인 분자선 에피택시 장치에 있어서, 잔류 불순물 가스, 예를 들면 H₂, CO, CO₂, He, N₂, O₂ 등 (박막을 형성하는 원소의 증기인 예를 들면, As₄, As₂, Sb₂, Sb₄ 등을 제외함)의 적산된 증기압이 기판 가열 시에 있어서 1×10^-8Torr이하로 유지되고, 절연성의 두께 0.35mm으로 직경 2인치의 GaAs 기판의 (100)면 상에 As₄ 또는 As₂를 포함하는 As 증기를 조사(즉, GaAs 기판 표면을 구성하고 있는 성분 원소 이탈 방지 공정)하면서 630℃로 가열한 후, 420±2℃이내로 제어했다.

다음에, Al, In 및 Sb를 미리 정해진 증기압비로(빔 모니터로 측정된 빔 강도비로) 동시에 입사해서 1㎛/시의 성장 속도로 GaAs (100)면 상에 In 90%와 Al 10%의 원자수 조성비이고, 또한 절연 또는 반절연 또는 고저항의 단결정의 Al_{0 .1}In_{0 .9}Sb 혼정 박막(InSb와의 격자 정수의 차이는 0.5%)을 0.7㎛ 성장시켰다.

다음으로, 기판 온도 420±2℃로 In과 Sb를 동시에 증발시켜 GaAs (100)면 상에 형성된 Al_{0 .1}In_{0 .9}Sb층 상에 두께 0.7㎛의 단결정의 InSb 박막을 제작했다. 더욱이, 이 시작(試作) 조건으로 GaAS (100)면 상에 성장된 Al_{0 .1}In_{0 .9}Sb층의 X선 회절의 실험을 행하고, Al_{0 .1}In_{0 .9}Sb 혼정층의 결정성을 평가했다. 그 결과, (004)면으로부터의 X선 회절의 록킹 커브의 Al_{0 .1}In_{0 .9}Sb 혼정의 피크에 있어서의 반치폭(FWHM)은 1150초이었다. 한편, Al_{0 .1}In_{0 .9}Sb의 막 두께를 1.0㎛로 하면 반치폭은 600초로 작아졌지만, 본 예에서는 0.7㎛의 두께로 했다.

이 구조로 제작한 InSb 박막의 전자 이동도는 53,OOO㎝²/Vs, 시트 저항치는 1O1Ω/□이며, 전자 이동도, 시트 저항치가 극히 높다. 이 InSb 박막 적층물을 감자부에 사용함으로써 고감도, 고입력 저항치(200Ω이상의 고감도로)의 홀 소자나 자기 저항 소자 등의 자기 센서의 제작을 행할 수 있다. 본 예의 InSb 박막을 감자부로 한 홀 소자를 제작할 수 있었던 특성은 입력 저항치가 200Ω, 정전압 1V로 구동했을 때 50mT의 자속 밀도의 인가로 홀 전압이 132mV이었다. 즉, 자계에서의 감도는 132mV/Vㆍ50mT의 고감도를 나타냈다.

(실시예 2)

실시예 1의 InSb 박막은 그대로 자기 센서의 제작에 사용되어질 경우도 있지만, 더욱이 내환경 성능을 보다 향상시킨 자기 센서를 제작할 목적으로 실시예 1의 InSb 박막층 상에 대환경 보호층으로서 Si₃N₄나 SiO₂ 등의 보호층을 플라즈마 CVD법으로 형성하는 것도 빈번히 행하여진다. 특히, InSb 박막의 두께가 1㎛이하의 실시예 1과 같이 InSb층이 얇을 경우 InSb의 표면에 플라즈마 CVD법으로, 예를 들면 0.3㎛의 Si₃N₄를 직접 형성하면 두께에 의해 변하지만 적어도 35~40%의 전자 이동도와 시트 저항치의 저하가 생기고, 당초 기대한 자기 센서의 고감도의 특성이 손상되어 소망의 고감도 특성의 자기 센서를 제작할 수 없다고 하는 문제가 있었다.

InSb 박막이 얇아지면 보호층으로서 이용되는 Si₃N₄를 InSb 상에 직접 형성함으로써 본 발명의 InSb 적층물의 자기 센서 재료로서의 좋은 특성이 소멸해버리는 이 문제는 극히 큰 문제이다.

이 문제를 해결하기 위해서, 본 발명에서는 InSb 박막 상에 InSb와 격자 정 수의 가까운 반도체 절연층인 반도체 보호층을 형성할 경우가 있다. 이 반도체 절연층은 일층이어도, 2층이어도 좋지만, InSb 박막에 접하는 면은 InSb와 격자 정수의 가까운 AlInSb나 AlGaInSb층을 형성한다. 본 실시예에서는 실시예 1과 같은 방법(구성)으로 동일 두께 0.7㎛의 InSb 박막을 형성했다. 그 다음에 기판 온도 420±2℃로 Al_{0 .1}In_{0 .9}Sb층을 형성하고, 더욱이 그 위에 GaAs층을 형성하고, 캡층, 즉 반도체 절연층인 반도체 보호층을 형성했다. 즉, In:90%와 Al:10%의 원자수 조성비이고, 또한 절연 또는 반절연 또는 고저항의 단결정의 Al_{0 .1}In_{0 .9}Sb 혼정 박막(InSb와의 격자 정수의 차이는 0.5%)을 50㎚(0.05㎛)의 두께로 성장시켰다.

다음에, 6㎚의 GaAs를 성장시켰다. 이 화합물 반도체의 보호층을 형성했다. 본 실시예의 InSb 박막의 전자 이동도는 51,600㎝²/Vs, 시트 저항치는 97Ω/□이었다. 실시예 1과 큰 특성 변화도 없고, 큰 전자 이동도와 큰 시트 저항치가 얻어졌다. 즉, 이 InSb 박막 적층을 감자부에 사용함으로써 고감도, 고입력 저항치(200Ω이상)의 홀 소자나 자기 저항 소자 등의 자기 센서의 제작이 가능해서 고감도 자기 센서의 제작에 사용되는 것이 실증되었다.

이 반도체 보호층의 형성에 의해 상술한 보호층에 의한 특성 저하가 억제되는 효과가 얻어졌다. 즉, InSb 박막 적층체를 자기 센서부로 하는 홀 소자의 제작 공정에서 보호막 형성을 위해 플라즈마 CVD법으로 최상층의 GaAs층 상에 0.3㎛의 Si₃N₄를 형성했지만, 전자 이동도와 시트 저항치의 저하는 5%이하로 극히 적었다. 즉, 보호층에 의한 대폭적인 특성 저하가 없어지고, 높은 전자 이동도와 고시트 저 항 등의 특성이 보호층 형성 공정을 통해서도 저하하지 않았다. 이 결과, 본 실시예의 InSb 박막을 이용하면 고감도, 고입력 저항치(200Ω이상의 고감도로) 더욱이 극히 높은 내환경 신뢰성을 갖는 홀 소자나 자기 저항 소자 등의 자기 센서의 제작이 될 수 있다.

홀 소자를 제작한 결과 얻어진 소자의 특성은 입력 저항치가 205Ω, 정전압 1V로 구동되었을 때의 홀 전압이 50mT에서 126mV이었다. 즉, 자계에서의 감도는 126mV/Vㆍ50mT의 고감도를 나타냈다. 실시예 1에 비교해서 홀 소자의 특성은 그다지 변화되지 않으므로 이것에 의해 AlInSb 반도체 절연층의 형성으로 0.3㎛의 Si₃N₄ 보호층의 영향은 대부분 보여지지 않게 되었다.

(실시예 3)

실시예 1에 있어서 사용한 것과 동일한 기능과 결정 성장실을 갖는 결정 성장 장치인 분자선 에피택시 장치를 이용하여 잔류 불순물 가스, 예를 들면 H₂, CO, CO₂, He, N₂ 등(박막을 형성하는 원소의 증기인 예를 들면 As₄, As₂, Sb₂, Sb₄ 등을 제외함)의 적산한 증기압이 기판 가열시에 있어서 1×1O^-8Torr이하로 유지되고, 절연성의 두께 0.35mm으로 직경 2인치의 GaAs 기판의 (100)면 상에 As₄ 또는 As₂를 포함하는 증기를 조사(즉, GaAs 기판 표면을 구성하고 있는 성분 원소 이탈 방지 공정)하면서 630℃(±2℃에서 제어)로 가열한 후, As 증기를 조사하면서 온도를 420℃까지 내리고, 다음에 420℃ 부근의 미리 정해진 온도 패턴에 따라 기판의 온도를 중심 온도에 대하여 ±2℃이내로 제어했다.

또한, 증발원에 챠지된 원소의 증기를, 즉 Al, In 및 Sb를 미리 정해진 증기압비로(빔 모니터로 측정된 빔 강도비로) 동시에 입사해서 1㎛/시의 성장 속도로 GaAS (100)면 상에 In 90%와 Al 10%의 원자수 조성비이고, 또한 절연 또는 반절연 또는 고저항의 단결정의 Al_{0 .1}In_{0 .9}Sb 혼정 박막(InSb와의 격자 정수의 차이는 0.5%)을 0.7㎛ 성장시켰다. 그 다음에, In과 Sb를 동시에 In과 Sb이 각기 챠지된 증발원으로부터 증발시켜, GaAS (100)면 상에 형성된 Al_{0 .1}In_{0 .9}Sb층 상에 두께 0.3㎛로 시트 전자 농도가 5.8×10¹¹/㎝²의 단결정의 InSb 박막을 제작했다.

더욱이, 이 InSb 박막 상에 In:90%와 Al:10%의 원자수 조성비이고, 또한 절연 또는 반절연 또는 고저항의 단결정의 Al_{0 .1}In_{0 .9}Sb 혼정 박막(InSb와의 격자 정수의 차이는 0.5%)을 50㎚(0.05μ)의 두께로 성장시키고, 그 다음에 6㎚의 GaAs를 성장시켰다.

이 구조로 제작한 본 실시예 3의 InSb 박막의 전자 이동도는 37,OOO㎝²/Vs, 시트 저항치는 300Ω/□이며, 전자 이동도, 시트 저항치가 극히 높고, 이 InSb 박막 적층물을 감자부에 사용함으로써 고감도, 고입력 저항치(500Ω이상)의 홀 소자나 자기 저항 소자 등의 자기 센서의 제작이 가능해서 홀 소자나 자기 저항 소자 등의 자기 센서의 제작을 할 수 있다.

이 InSb 박막을 감자부에 사용함으로써 고감도, 고입력 저항치(2OOΩ이상의 고저항)의 홀 소자의 제작을 행했다. 그 결과 얻어진 소자의 특성은 입력 저항치가 550Ω, 정전압 1V로 구동되었을 때의 홀 전압이 50mT에서 92mV이었다. 즉, 자계에서의 감도는 92mV/Vㆍ50mT의 고감도를 나타냈다. 또한, 이 소자는 입력 저항치가 극히 크므로 구동 전력도 작다.

내환경 성능을 보다 향상시킨 자기 센서를 제작할 목적으로 최상층의 GaAs(GaAs 없을 경우는 Al_{0 .1}In_{0 .9}Sb 절연층)의 표면에 Si₃N₄를 플라즈마 CVD법으로 0.3μ정도 형성하는 것도 빈번히 행하여진다.

특히, InSb 박막의 두께가 1㎛이하의 본 실시예와 같이 InSb층이 얇을 경우 InSb의 표면에 플라즈마 CVD법으로, 예를 들면 0.3㎛의 Si₃N₄를 직접 InSb 박막 상에 형성하면 두께에 의해 변화량은 변하지만, 많은 경우 큰 특성 변동을 수반한다. 두께가 0.3㎛의 InSb에 직접 0.3㎛의 Si₃N₄를 플라즈마 CVD로 형성했을 경우, 적어도 35~50%이상의 전자 이동도와 시트 저항치의 저하가 생기고, 당초 기대한 자기 센서의 고감도의 특성이 손상되어 소망의 특성의 자기 센서가 제작될 수 없다고 하는 문제가 있었다.

그러나, 본 실시예에서는 InSb 박막 상에 반도체 보호층으로서 절연성의 Al_0.1In_0.9Sb 더욱이 GaAs(6㎚)가 형성되어 있고, 플라즈마 CVD법으로 0.3㎛의 Si₃N₄를 형성해도 전자 이동도와 시트 저항치의 저하는 5%이하로 극히 적었다.

이 결과, 본 실시예의 경우는 InSb 박막이 O.3㎛의 얇음에도 불구하고 고감도, 고입력 저항치(500Ω이상의 고저항) 더욱이 극히 높은 내환경 신뢰성을 갖는 홀 소자나 자기 저항 소자 등의 자기 센서의 제작을 할 수 있었다. 이러한 0.3㎛의 Si₃N₄를 플라즈마 CVD법으로 형성하는 보호층의 형성 공정이 자기 센서 제작 공정에 부가되어도 제작한 소자 특성은 대부분 변화를 받지 않는다.

즉, 얻어진 소자의 특성은 입력 저항치가 59OΩ, 정전압 1V로 구동되었을 때의 홀 전압이 50mT에서 89mV이었다. 즉, 자계에서의 감도는 89mV/Vㆍ50mT의 고감도를 나타내어 보호층에 의한 감도 저하의 영향은 대부분 보여지지 않는다. 한편, 홀 소자의 대환경 성능이나 장수명화 등 높은 신뢰성이 이 0.3㎛의 Si₃N₄ 보호막의 형성에 부여되었다.

(실시예 4)

실시예 1의 결정 성장 장치와 동일한 기능의 결정 성장실을 갖는 결정 성장 장치인 분자선 에피택시 장치를 이용하여 잔류 불순물 가스, 예를 들면 H₂, CO, CO₂, He, N₂, O₂ 등 (박막을 형성하는 원소의 증기인 예를 들면 As₄, As₂, Sb₂, Sb₄ 등을 제외함)의 적산한 증기압이 기판 가열시에 있어서 1×10^-8Torr이하로 유지되고, 두께 O.35mm로 직경 2인치의 절연성의 GaAs 기판의 (100)면 상에 As₄ 또는 As₂를 포함하는 증기를 조사(즉, GaAs 기판 표면을 구성하고 있는 성분 원소 이탈 방지 공정)하면서 620℃로 가열한 후, 강온(降溫)하고, 이어서 420±2℃로 설정해서 유지했다. 이 상태에서 증발원에 챠지된 원소의 증기를, 즉 Al, In 및 Sb를 미리 정해진 증기압비로(빔 모니터로 측정된 빔 강도비로) 동시에 입사해서 1㎛/시의 성 장 속도로 GaAS (100)면 상에 In 90%와 Al 10%의 원자수 조성비이고, 또한 절연 또는 반절연 또는 고저항의 단결정의 Al_{0 .1}In_{0 .9}Sb 혼정 박막(InSb와의 격자 정수의 차이는 0.5%)을 0.7㎛ 성장시켰다. 그 다음에, In과 Sb를 동시에 증발시키고, 더욱이 도너 불순물로서 Sn을 넣은 증발원으로부터 Sn을 증발시켜, GaAS (100)면 상에 형성된 Al_0.1In_0.9Sb층 상에 두께 0.3㎛의 Sn을 도핑한 시트 전자 농도가 2.O×1O¹²/㎝² 시트 저항 77Ω/□ 전자 이동도 34,OOO㎝²/Vs의 단결정의 InSb 박막을 제작했다.

이 본 실시예의 InSb 박막은 도너 불순물의 Sn의 도프에 의해 InSb 박막 중의 전자가 언도프의 경우에 비해서 증가되어 있고, 그 효과에 의해 시트 전자 농도나 시트 저항치의 실온 주변(-40~150℃의 범위)에서의 온도 의존성(온도 계수)이 언도프의 실시예 1과 비교해서 대충 1자리, 즉 1/10~2/10으로 저감되었다. 이 결과, 본 실시예의 InSb 박막을 이용하는 홀 소자를 제작한 결과는 정전류 구동의 홀 전압(자계의 검출 신호)의 온도 의존성이 1자리, 즉 1/10~2/10으로 저감되었다. 입력 저항치의 온도 의존성도 1/10~2/10으로 저감되었다. 이러한 홀 소자의 온도 의존성의 저감은 실용상은 극히 중요해서 홀 소자의 실용적인 성능이나 기능을 각별히 향상시켰다.

얻어진 소자 특성을 열기하면 입력 저항치가 164Ω, 정전압 1V로 구동되었을 때의 홀 전압이 50mT에서 85mV이었다. 즉, 자계에서의 감도는 85mV/Vㆍ50mT의 극히 높은 감도를 나타냈다.

(실시예 5)

실시예 4에 있어서, 더욱이 InSb 박막 상에 In:90%와 Al:10%의 원자수 조성비이고, 또한 절연 또는 반절연 또는 고저항의 단결정의 Al_{0 .1}In_{0 .9}Sb 혼정 박막(InSb와의 격자 정수의 차이는 0.5%)을 50㎚(0.05μ)의 두께로 성장시키고, 그 다음에 6㎚의 GaAs를 성장시켰다.

Sn 도핑에 의해 약간의 시트 저항치의 저하나 불순물 산란에 의한 약간의 전자 이동과 저하가 보여지지만, InSb 박막의 특성은 전자 이동도가 34,000㎝²/Vs, 시트 저항치는 80Ω/□이었다. 전자 이동도, 시트 저항치가 극히 높고, 이 InSb 박막을 감자부에 사용함으로써 고감도, 고입력 저항치(저항 180Ω이상)의 홀 소자나 자기 저항 소자 등의 자기 센서의 제작이 가능해서, 실시예 4과 같이 고감도이고, 또한 온도 의존성이 적은 자기 센서의 제작에 사용되는 InSb 박막이다.

더욱이, 이 실시예에서는 InSb 박막의 시트 전자 농도의 실온 주변 140~150℃의 범위에서의 온도 의존성(온도 계수)이 실시예 1과 비교해서 대충 1자리, 즉 1/10~2/10으로 저감되었다. 이 결과, 본 실시예의 InSb 박막을 자기 센서부로 해서 제작한 홀 소자는 정전류 구동의 홀 전압(자계의 검출 신호) 및, 홀 소자의 입력 저항치의 온도 의존성이 1자리, 즉 언도프의 경우와 비교해서 1/10~2/10으로 저감되었다.

홀 소자 제작 공정 중에서의 Si₃N₄의 절연층 0.3㎛의 형성은 행하지 않고 제작된 때의 홀 소자의 특성은 입력 저항치가 175Ω, 정전압 1V로 구동되었을 때의 홀 전압이 50mT에서 82mV이었다. 즉, 자계에서의 감도는 82mV/Vㆍ50mT의 극히 높은 감도를 나타냈다. 또한, Sn 도핑을 하고 있는데도 불구하고 입력 저항치도 175Ω으로 충분히 크다.

더욱이, 내환경 성능을 보다 향상시킨 자기 센서를 제작할 목적으로 InSb 적층물의 최상층의 GaAs의 표면에 Si₃N₄를 플라즈마 CVD법으로 0.3㎛ 형성하고, 홀 소자를 제작했을 경우에 대해서 설명한다.

InSb 박막의 두께가 0.3㎛에서 반도체 보호층이 없으면 Si₃N₄를 InSb 상에 직접 형성했을 경우 35~50%이상의 전자 이동도와 시트 저항치의 저하가 생기고, 당초 기대한 자기 센서의 고감도의 특성이 손상된다. 본 실시예에서는 Si₃N₄를 플라즈마 CVD법으로 0.3㎛ 형성하는 보호층 형성 공정을 실시했을 때의 소자 특성으로의 영향을 조사했다. 반도체 보호층이 형성되어 있으므로 플라즈마 CVD에 의한 데미지는 3%정도로 적고, 홀 소자의 감도, 온도 의존성, 소자 저항치 등 홀 소자의 기본 특성은 대부분 저하하지 않았다. 따라서, 제작한 홀 소자의 특성은 먼저 말한 Si₃N₄가 형성되어 있지 않은 본 실시예의 전기 소자 특성으로 바뀌지 않았다.

(실시예 6)

실시예 1에 있어서 사용되어진 장치와 동일한 기능, 구조의 결정 성장실을 갖는 결정 성장 장치인 분자선 에피택시 장치를 이용하여 잔류 불순물 가스, 예를 들면 H, CO, CO₂, He₂, N₂, O₂ 등 (박막을 형성하는 원소의 증기인 예를 들면, As₄, As₂, Sb₂, Sb₄ 등을 제외함)의 적산한 증기압이 기판 가열시에 있어서 1×10^-8Torr이하로 유지되고, 두께 0.35mm, 직경 2인치의 절연성의 GaAs 기판의 (100)면 상에 As₄ 또는 As₂를 포함하는 As 증기를 조사(즉, GaAs 기판 표면을 구성하고 있는 성분 원소 이탈 방지 공정)하면서 630℃(±2℃에서 제어)로 가열한 후, As를 조사하면서 420℃까지 강온하고, 기판 온도는 미리 정해진 420±2℃로 설정되었다.

이 기판 온도에서 Al, In 및 Sb를 미리 정해진 증기압비로(빔 모니터로 측정된 빔 강도비로) 동시에 입사해서 1㎛/시의 성장 속도로 GaAS (100)면 상에 In 90%와 Al 10%의 원자수 조성비이고, 또한 절연 또는 반절연 또는 고저항의 단결정의 Al_0.1In_0.9Sb 혼정 박막(InSb와의 격자 정수의 차이는 0.5%)을 0.7㎛성장시켰다. 그 다음에, 기판 온도 420±2℃에서 In과 Sb를 동시에 증발원으로부터 증발시키고, 더욱이 불순물로서 Sn을 넣은 증발원으로부터 Sn을 증발시키고, Al_{0 .1}In_{0 .9}Sb층 상에 두께 0.15㎛의 단결정의 InSb 박막을 제작했다. 더욱이, InSb 박막 상에 In:90%와 Al:10%의 원자수 조성비이고, 또한 절연 또는 반절연 또는 고저항의 반도체 보호층으로서 단결정의 Al_{0 .1}In_{0 .9}Sb 혼정 박막(InSb와의 격자 정수의 차이는 0.5%)을 50㎚(0.05μ)의 두께로 성장시키고, 그 다음에 6㎚의 GaAs를 성장시켰다. 기판 온도는 그 동안 모두 일정한 420℃로 유지되었다.

제작한 InSb 박막의 전자 이동도는 28,200㎝²/Vs, 시트 저항치는 700Ω/□이 며, 시트 전자 농도가 3.3×10¹¹/㎝²이었다. 전자 이동도, 시트 저항치가 극히 높고, 이 InSb 박막을 감자부에 사용함으로써 고감도, 고입력 저항치(1,OOOΩ이상)의 홀 소자나 자기 저항 소자 등의 자기 센서의 제작이 가능해서 극히 소비 전력이 적고, 또한 고감도 자기 센서의 제작에 이용되는 명확하다.

그래서, 본 실시예에서는 이 InSb 박막을 이용하는 0.3㎛ 두께의 Si₃N₄를 형성하는 보호층의 형성(패시베이션=RC 형성) 공정을 실시해서 홀 소자를 제작했다. 특히, InSb 박막의 두께가 본 실시예와 같이 0.15㎛로 극히 얇을 경우 InSb의 표면에 직접 플라즈마 CVD법으로, 예를 들면 0.3㎛의 Si₃N₄를 직접 형성하면 60~70%이상의 전자 이동도와 시트 저항치의 저하가 생기고, 당초 기대한 자기 센서의 고감도의 특성이 손상되어 소망의 특성의 홀 소자는 제작할 수 없다.

그러나, 본 실시예의 경우는 플라즈마 CVD법으로 0.3㎛의 Si₃N₄를 형성해도 전자 이동도와 시트 저항치의 저하는 3%이하로 극히 적고, 즉 보호층 형성 공정에서의 특성의 저하가 극히 적고, 극히 높은 내환경 신뢰성과, 고감도, 고입력 저항치를 갖는 홀 소자를 제작했다.

그 특성은 1V의 구동으로 50mT의 자계에서의 홀 전압은 70mV, 입력 저항치는 1200Ω이었다. 또한, 자계에서의 감도는 70mV/V50mT의 고감도를 나타냈다. 또한, 입력 저항치가 1200Ω이라 말하는 고저항치가 얻어지고, 구동시의 소비 전력이 극히 작은 홀 소자가 제작될 수 있었다.

(실시예 7)(InP기판의 예)

실시예 1의 결정 성장 장치와 동일한 기능의 결정 성장실을 갖는 결정 성장 장치인 분자선 에피택시 장치를 이용하여 잔류 불순물 가스, 예를 들면 H₂, CO, CO₂, He, N₂, O₂ 등(박막을 형성하는 원소의 증기인 예를 들면, As₄, As₂, Sb₂, Sb₄ 등을 제외함)의 적산한 증기압이 기판 가열시에 있어서 1×10^-8Torr이하로 유지되고, 두께 O.35mm로 직경 2인치의 절연성의 InP 기판의 (100)면 상에 As₄ 또는 As₂를 포함하는 As 증기를 조사하면서 620℃로 가열한 후, 420℃까지 강온하고, InSb의 결정 성장의 최적 기판 온도인 420±2℃로 유지되었다.

다음에, Al, In 및 Sb를 미리 정해진 증기압비로(빔 모니터로 측정된 빔 강도비로) 동시에 입사해서 1㎛/시의 성장 속도로 InP (100)면 상에, In 90%와 Al 10%의 원자수 조성비이고, 또한 절연 또는 반절연 또는 고저항의 단결정의 Al_{0 .1}In_{0 .9}Sb 혼정 박막(InSb와의 격자 정수의 차이는 0.5%)을 0.7㎛성장시켰다. 이어서, 기판 온도를 420±2℃로 유지하고, In과 Sb를 동시에 증발원으로부터 증발시키고, 더욱이 도너 불순물로서 Sn을 넣은 증발원으로부터 Sn을 증발시키고, InP (100)면 상에 형성된 Al_{0 .1}In_{0 .9}Sb층 상에 두께 0.3㎛의 Sn을 도핑한 시트 전자 농도가 2.42×1O¹²/㎝²의 단결정의 InSb 박막을 제작했다. 더욱이, 이 InSb 박막 상에 In:9O%와 Al:10%의 원자수 조성비이고, 또한 절연 또는 반절연 또는 고저항의 반도체 보호층인 단결정의 Al_{0 .1}In_{0 .9}Sb 혼정 박막(InSb와의 격자 정수의 차이는 0.5%)을 50㎚(0.05μ)의 두께로 성장시키고, 그 다음에 6㎚의 GaAs를 성장시켰다.

Sn 도핑에 의해 약간의 시트 저항치의 저하나 불순물 산란에 의한 약간의 전자 이동도의 저하가 보여지지만, InSb 박막의 특성은, 전자 이동도가 38,200㎝²/Vs, 시트 저항치는 70Ω/□이었다. 전자 이동도, 시트 저항치가 극히 높고, 이 InSb 박막을 감자부에 사용함으로써 고감도, 고입력 저항치에서 온도 의존성도 적은 홀 소자나 자기 저항 소자 등의 자기 센서의 제작이 가능하다.

그래서, 본 실시예의 InSb 박막을 사용해서 홀 소자를 제작했다. 홀 소자의 제작 공정 중에서의 Si₃N₄의 절연층 0.3㎛의 형성은 행하지 않고 제작했을 때의 홀 소자의 특성은 입력 저항치가 150Ω, 정전압 1V로 구동되었을 때의 홀 전압이 50mT에서 95mV이었다. 즉, 자계에서의 감도는 95mV/Vㆍ50mT의 극히 높은 감도를 나타냈다. 또한, Sn 도핑을 하고 있는데도 불구하고 입력 저항치도 150Ω으로 충분히 크다.

이 InSb 박막 적층체를 사용한 홀 소자의 실시예에서는 Sn 도프에 의해 실온 주변 140~150℃의 범위에서의 홀 소자의 특성의 온도 의존성(온도 계수)이 도핑되어 있지 않은 실시예 1과 비교해서 대충 1자리, 즉 1/10~2/10으로 저감되었다. 정전류 구동의 홀 전압(자계의 검출 신호) 및, 홀 소자의 입력 저항치의 온도 의존성이 1자리, 즉 1/10~2/10으로 저감되었다.

더욱이, 내환경 성능을 보다 향상시킨 자기 센서를 제작할 목적으로 보호층을 형성한 홀 소자의 특성에 대해서 설명한다. 그 결과, 최상층의 GaAs 박층 상에 Si₃N₄를 플라즈마 CVD법으로 0.3㎛ 형성하는 보호층의 형성 공정을 실시해서 홀 소자를 제작했지만, 그 영향은 극히 적고, 제작한 홀 소자의 감도, 온도 의존성, 소자 저항치 등 홀 소자에 기본 특성은 대부분 영향을 받지 않았다. 따라서, 제작한 홀 소자의 특성은 먼저 말한 본 실시예의 소자 특성으로 바뀌지 않았다. 이 예로부터 알 수 있는 바와 같이, 기판이 GaAs로부터 InP로 변해도 본 발명의 결과는 대부분 변경되지 않는다.

(실시예 8)(Si 기판의 예)

실시예 1의 결정 성장 장치와 동일한 기능의 결정 성장실을 갖는 결정 성장 장치인 분자선 에피택시 장치를 이용하여 잔류 불순물 가스, 예를 들면 H₂, CO, CO₂, He, N₂, O₂ 등(박막을 형성하는 원소의 증기인 예를 들면, As₄, As₂, Sb₂, Sb₄ 등을 제외함)의 적산한 증기압이 기판 가열시에 있어서 1×10^-8Torr이하로 유지되고, 두께 O035mm로 직경 2인치, 표면에 고주파 스퍼터링으로 형성한 SiO₂의 절연층을 1㎛ 형성한 Si 단결정 기판을 세팅했다. 이 Si 기판상의 SiO₂ 표면에 절연성의 GaAs층을 Ga와 As의 빔을 조사함으로써 0.5㎛ 형성했다. 그 다음에, As₄ 또는 As₂를 포함하는 As 증기를 조사(즉, GaAs 기판 표면을 구성하고 있는 성분 원소 이탈 방지 공정)하면서 610℃로 가열한 후, 420℃로 강온하고, 기판 온도를 420±2℃의 미리 정해진 InSb의 결정 성장에 최적인 온도에 설정했다.

이 기판 온도에서 Al, In 및 Sb를 미리 정해진 증기압비로(빔 모니터로 측정 된 빔 강도비로) 동시에 입사해서 1㎛/시의 성장 속도로 GaAs 박막면 상에 In 90%와 Al 10%의 원자수 조성비이고, 또한 절연 또는 반절연 또는 고저항의 단결정의 Al_0.1In_0.9Sb 혼정 박막(InSb와의 격자 정수의 차이는 0.5%)을 0.7㎛성장시켰다. 그 다음에, 기판 온도 420±2℃로 In과 Sb를 동시에 증발원으로부터 증발시키고, 더욱이 불순물로서 Sn을 넣은 증발원으로부터 Sn을 증발시키고, Al_{0 .1}In_{0 .9}Sb층 상에 두께 0.3μ의 Sn을 도핑한 시트 전자 농도가 2.42×10¹²/㎝²의 단결정의 InSb 박막을 제작했다.

이 실시예의 InSb 박막은 전자 이동도나 시트 저항치, 홀 계수, 시트 저항치 등의 특성이 실온 주변 140~150℃의 범위에서의 온도 의존성(온도 계수)이 실시예 1의 언도프 InSb 박막과 비교해서 대충 1자리, 즉 1/10~2/10으로 저감되었다. 이 결과, 홀 소자를 제작한 바 고감도이고, 또한 정전류 구동의 홀 전압(자기계의 검출 신호)의 온도 의존성이 1자리, 즉 1/10~2/10으로 저감된 홀 소자가 얻어졌다.

또한, 본 실시예에서 보여지는 바와 같이, GaAS (100)기판이 표면에 SiO₂의 절연층을 갖는 Si 기판으로 변해도, 약간의 성장 공정이나 결정 성장시의 조작 순서의 변화는 있지만 본 발명의 결과는 대부분 바뀌지 않고, GaAS (100) 기판과 마찬가지의 결과가 얻어진다. 사파이어 등 다른 기판을 이용할 경우도 같다. 또한, 본 실시예에서는 SiO₂의 절연층이 이용되었지만, 그 위에 형성되는 GaAs 박층이 절연성이 높은(저온도로 형성하는 등 했을 경우 GaAs 박층은 절연성이 높은)경우는 SiO₂를 생략해도 좋다.

(실시예 9)

실시예 1의 결정 성장 장치와 동일한 기능의 결정 성장실을 갖는 결정 성장 장치인 분자선 에피택시 장치를 이용하여 잔류 불순물 가스, 예를 들면 H₂, CO, CO₂, He, N₂, O₂ 등(박막을 형성하는 원소의 증기인 예를 들면, As₄, As₂, Sb₂, Sb₄ 등을 제외함)의 적산한 증기압이 기판 가열시에 있어서 1×10^-8Torr이하로 유지되고, 두께 O.35mm로 직경 2인치의 절연성의 GaAs 기판의 (100)면 상에 As₄ 또는 As₂를 포함하는 As 증기를 조사(즉, GaAs 기판 표면을 구성하고 있는 성분 원소 이탈 방지 공정)하면서 630℃(±2℃에서 제어)로 가열한 후, 420℃로 강온하고, 기판 온도 420±2℃로 설정했다.

다음에, Ga, Al, In 및 Sb를 미리 정해진 증기압비로(빔 모니터로 측정된 빔 강도비로) 동시에 증발시켜 1㎛/시의 성장 속도로 GaAS (100)면 상에 Ga 5%, In 85%와 Al 10%의 원자수 조성비이고, 또한 절연 또는 반절연 또는 고저항의 단결정의 Al_{0 .1}Ga_{0 .05}In_{0 .85}Sb 혼정 박막(InSb와의 격자 정수의 차이는 0.5%)을 0.7㎛성장시켰다. 그 다음에, In과 Sb를 동시에 증발시키고, 더욱이 도너 불순물로서 Sn을 증발시키고, Al_{0 .1}Ga_{0 .05}In_{0 .85}Sb층 상에 두께 0.3㎛의 Sn을 도핑한 시트 전자 농도가 2.4×10¹²/㎝² 시트 저항 74Ω/□ 전자 이동도 34,000㎝²/Vs의 단결정의 InSb 박막을 제작했다.

이 본 실시예 9의 InSb 박막은 도너 불순물의 Sn의 도프에 의해 InSb의 도전대의 전자가 언도프의 경우에 비해서 증가되어 있고, 그 효과에 의해 홀 계수, 시트 전자 농도나 시트 저항치의 실온 주변(-40~150℃의 범위)에서의 온도 의존성(온도 계수)이 실시예 1의 언도프 InSb 박막과 비교해서 비교해서 대충 1자리, 즉 1/10~2/10으로 저감되었다. 이 결과, 본 예의 InSb 박막을 이용해서 홀 소자를 제작한 결과는 정전류 구동의 홀 전압(자계의 검출 신호)의 온도 의존성이 1자리, 즉 1/10~2/10으로 저감되었다. 입력 저항치의 온도 의존성도 1/10~2/10으로 저감되었다. 이러한 홀 소자의 온도 의존성의 저감은 실용상은 극히 중요해서 홀 소자의 실용적인 성능이나 기능을 각별히 향상시켰다.

얻어진 소자의 특성을 열기하면 입력 저항치가 168Ω, 정전압 1V로 구동되었을 때의 홀 전압이 50mT에서 90mV이었다. 즉, 자계에서의 감도는 90mV/Vㆍ50mT의 극히 높은 감도를 나타냈다.

(실시예 1O)

실시예 1의 결정 성장 장치와 동일한 기능의 결정 성장실을 갖는 결정 성장 장치인 분자선 에피택시 장치를 이용하여 잔류 불순물 가스, 예를 들면 H₂, CO, CO₂, He, N₂, O₂ 등(박막을 형성하는 원소의 증기인 예를 들면, As₄, As₂, Sb₂, Sb₄ 등을 제외함)의 적산한 증기압이 기판 가열시에 있어서 1×10^-8Torr이하로 유지되고, 두께 0.35mm로 직경 2인치의 절연성의 GaAs 기판의 (100)면 상에 As₄ 또는 As₂ 를 포함하는 증기를 조사(즉, GaAs 기판 표면을 구성하고 있는 성분 원소 이탈 방지 공정)하면서 620℃로 가열한 후, 420℃로 강온하고, 기판 온도를 420±2℃의 온도에 설정했다.

다음에, Al, In 및 Sb를 미리 정해진 증기압비로(빔 모니터로 측정된 빔 강도비로) 동시에 증발시켜, 1㎛/시의 성장 속도로 GaAS (100)면 상에 In 90%와 Al 10%의 원자수 조성비이고, 또한 절연 또는 반절연 또는 고저항의 단결정의 Al_{0 .1}In_{0 .9}Sb 혼정 박막(InSb와의 격자 정수의 차이는 0.5%)을 0.7㎛성장시켰다. 이어서, In과 Sb를 동시에 증발시키고, 더욱이 도너 불순물로서 Sn을 넣은 증발원으로부터 Sn을 증발시키고, GaAS (100)면 상에 형성된 Al_{0 .1}In_{0 .9}Sb층 상에 두께 0.3μm의 Sn을 도핑한 시트 전자 농도가 2.4×10¹²/㎝² 시트 저항 77Ω/□, 전자 이동도 35,OOO㎝²/Vs의 단결정의 InSb 박막을 제작했다.

본 실시예의 InSb 박막 적층체는 InSb의 막 두께가 얇고, 전자 이동도도 크고, 또한 시트 저항치가 크므로 무자계인 때 고저항치이고, 또한 고저항 변화율의 자기 저항 소자의 제작에 적합하다. 더욱이, 이 본 실시예의 InSb 박막은 도너 불순물의 Sn의 도프에 의해 InSb의 도전대의 전자가 언도프의 경우에 비해서 증가되어 있고, 그 효과에 의해 홀 계수나 시트 저항치의 실온 주변(-40~150℃의 범위)에서의 온도 의존성(온도 계수)이 실시예 1의 InSb 박막과 비교해서 대충 1자리, 즉 1/1O~2/10으로 저감되었다. 그래서, 본 실시예의 InSb 박막을 사용하여 자기 저항 소자를 제작해서 그 특성을 조사했다.

제작한 2단자 자기 저항 소자는 다수의 쇼트 바를 갖는 구조이고, 도 2에 나타내어져 있다. 단자 전극부를 제외하고 InSb의 박막으로 이루어지는 자기 저항 소자부의 길이가 1450㎛, InSb 박막의 폭이 120㎛, 폭 120㎛의 InSb 자기 저항 소자부를 넘어서 형성된 Cu/Ni/Au/Ni의 4층으로 이루어지는 쇼트 바 전극은 길이 120㎛로 그 폭은 9㎛이며, 등간격으로 InSb 박막에 직접 접촉해서 형성했다. 전극간의 저항치는 자계의 인가가 없을 경우는 650Ω이었다.

자기 저항 소자를 자기 센서로서 사용할 때에 더하여지는 자속 밀도 영역, 즉 자기 저항 변화가 자속 밀도에 직선적으로 변화되는 자속 밀도의 영역이기도 하고, 또한 고감도로 미약한 자계 변화를 검출하기 위한 바이어스 자속 밀도의 영역이기도 한 0.45T의 자속 밀도일 때의 절대적인 저항 변화율은 210%이며, 극히 큰 자기 저항 변화를 나타냈다. 이 두께의 InSb 박막에서는 지금까지 실현되지 않은 극히 고저항 변화율의 자기 저항 소자이며, 극히 고감도의 자기 저항 소자에 의한 자기 센서를 제작할 수 있었다. 또한, Sn 도프의 효과로 본 예의 자기 저항 소자의 입력 저항치의 온도 의존성은 대충 0.2%/℃에서 극히 적었다. 이러한 InSb 박막의 자기 저항 소자의 저항 변화의 향상과 고입력 저항치, 또한 입력 저항이 적은 온도 의존성은 실용상은 극히 중요해서 InSb 박막의 자기 저항 소자의 실용적인 성능이나 기능을 각별히 향상시켰다.

(실시예 11)

실시예 1에 있어서 사용한 것과 동일한 기능과 결정 성장실을 갖는 결정 성 장 장치인 분자선 에피택시 장치를 이용하여 잔류 불순물 가스, 예를 들면 H₂, CO, CO₂, He, N₂, O₂ 등(박막을 형성하는 원소의 증기인 예를 들면, As₄, As₂, Sb₂, Sb₄ 등을 제외함)의 적산한 증기압이 기판 가열시에 있어서 1×1O^-8Torr이하로 유지되고, 절연성의 두께 0.35mm로 직경 2인치의 GaAs 기판의 (100)면 상에 As₄ 또는 As₂를 포함하는 As 증기를 조사(즉, GaAs 기판 표면을 구성하고 있는 성분 원소 이탈 방지 공정)하면서 620℃로 가열한 후, 420℃까지 강온되었다. 그 다음에, 420±2℃에 기판 온도를 설정했다.

이어서, Al, In 및 Sb를 미리 정해진 증기압비로(빔 모니터로 측정된 빔 강도비로) 동시에 증발시키고, 1㎛/시의 성장 속도로 GaAS (100)면 상에 In 90%와 Al 10%의 원자수 조성비이고, 또한 절연 또는 반절연 또는 고저항의 단결정의 Al_{0 .1}In_{0 .9}Sb 혼정 박막(InSb와의 격자 정수의 차이는 0.5%)을 0.7㎛성장시켰다. 그 다음에, 같은 기판 온도에서 In과 Sb를 동시에 증발시키고, GaAS (100)면 상에 형성된 AlInSb층 상에 두께 0.05㎛의 단결정의 InSb 박막을 제작했다.

더욱이, 이 InSb 박막 상에 In:90%와 Al:10%의 원자수 조성비이고, 또한 절연 또는 반절연 또는 고저항의 단결정의 Al_{0 .1}In_{0 .9}Sb 혼정 박막(InSb와의 격자 정수의 차이는 0.5%)을 50㎚(0.05㎛)의 두께로 성장되고, 그 다음에 6㎚의 GaAs를 성장시켰다.

이 구조로 제작한 본 실시예의 InSb 박막의 전자 이동도는 2O,OOO㎝²/Vs, 시 트 저항치는 3,000Ω/□이다. 또한, 두께 0.05㎛라 하는 극박(極薄)의 InSb 박막의 전자 이동도로서는 전자 이동도, 시트 저항치가 극히 높고, 이 InSb 박막 적층물을 감자부에 사용함으로써 고감도, 고입력 저항치의 홀 소자나 자기 저항 소자 등의 자기 센서의 제작이 가능해서 홀 소자나 자기 저항 소자 등의 자기 센서의 제작을 할 수 있다.

그 결과 얻어진 소자의 특성은 입력 저항치가 6,200Ω, 정전압 1V로 구동되었을 때의 홀 전압이 50mT에서 50mV이었다. 자계에서의 감도는 50mV/Vㆍ50mT의 고감도를 나타냈다. 또한, 이 소자는 입력 저항치가 극히 크므로 구동 전력도 적다.

내환경 성능을 보다 향상시킨 자기 센서를 제작할 목적으로 최상층의 GaAs(GaAs 없을 경우는 Al_{0 .1}In_{0 .9}Sb 절연층)의 표면에 Si₃N₄를 플라즈마 CVD법으로 0.3㎛정도 형성하는 것도 빈번히 행하여진다. 특히, InSb 박막의 두께가 1㎛이하의 본 실시예와 같이 InSb층이 얇을 경우 InSb의 표면에 플라즈마 CVD법으로, 예를 들면 0.3㎛의 Si₃N₄를 직접 형성하면 두께에 의해 변화량은 변하지만 많은 경우 큰 특성 변동을 수반한다. 두께가 0.05㎛의 InSb에 직접 0.3μ의 Si₃N₄를 플라즈마 CVD로 형성한 경우 적어도 80%이상의 전자 이동도 저하나 시트 저항치의 저하가 생기고, 당초 기대한 자기 센서의 고감도의 특성이 손상되어 소망의 특성의 자기 센서를 제작할 수 없다.

그러나, 본 실시예에서는 InSb 박막 상에 절연성의 Al_{0 .1}In_{0 .9}Sb 더욱 GaAs(6 ㎚)가 형성되어 있고, 플라즈마 CVD법으로 0.3㎛의 Si₃N₄를 형성해도 전자 이동도와 시트 저항치의 저하는 5%이하로 극히 적었다. 이 결과, 본 실시예의 경우는 InSb 박막이 0.05㎛로 얇음에도 불구하고 고감도, 고입력 저항치이고, 더욱이 극히 높은 내환경 신뢰성을 갖는 홀 소자나 자기 저항 소자 등의 자기 센서의 제작을 할 수 있었다. 이러한 0.3㎛의 Si₃N₄를 플라즈마 CVD법으로 형성하는 보호층의 형성 공정이 자기 센서 제작 공정에 부가되어도 제작한 소자 특성은 대부분 변화를 받지 않았다.

얻어진 소자의 특성은 입력 저항치가 5,900Ω, 정전압 1V로 구동되었을 때의 홀 전압이 50mT이었다. 자계에서의 감도는 50mV/Vㆍ50mT의 고감도를 나타내고 보호층에 의한 감도 저하의 영향은 대부분 보여지지 않는다. 한편, 홀 소자의 대환경 성능이나 장수명화 등 높은 신뢰성이 이 0.3㎛의 Si₃N₄의 보호층의 형성으로 부여되었다.

(실시예 12)

실시예 1의 결정 성장 장치와 동일한 기능의 결정 성장실을 갖는 결정 성장 장치인 분자선 에피택시 장치를 이용하여 잔류 불순물 가스, 예를 들면 H₂, CO, CO₂, He, N₂, O₂ 등(박막을 형성하는 원소의 증기인 예를 들면, As₄, As₂, Sb₂, Sb₄ 등을 제외함)의 적산한 증기압이 기판 가열시에 있어서 1×10^-8Torr이하로 유지되고, 두께 0.35mm로 직경 2인치의 절연성의 GaAs 기판의 (100)면 상에 As₄ 또는 As₂ 를 포함하는 증기를 조사(즉, GaAs 기판 표면을 구성하고 있는 성분 원소 이탈 방지 공정)하면서 620℃로 가열한 후, 420℃까지 강온하고, 이어서 420±2℃에 기판 온도를 설정했다.

다음에, Ga, Al, In 및 Sb를 미리 정해진 증기압비로(빔 모니터로 측정된 빔 강도비로) 동시에 입사해서 1㎛/시의 성장 속도로 GaAS (100)면 상에 Ga 5%, In 85%와 Al10%의 원자수 조성비이고, 또한 절연 또는 반절연 또는 고저항의 단결정의 Al_0.1Ga_0.05In_0.85Sb 혼정 박막(InSb와의 격자 정수의 차이는 0.5%)을 0.7㎛성장시켰다.

이어서, In과 Sb를 동시에 증발시키고, 더욱이 도너 불순물로서 Sn을 넣은 증발원으로부터 Sn을 증발시키고, Al_{0 .1}Ga_{0 .05}In_{0 .85}Sb층 상에 두께 0.3㎛의 Sn을 도핑한 단결정 박막을 성장시키고, 더욱이 이 InSb 상에 2층의 반도체 보호층으로서 In:90%와 Al:10%의 원자수 조성비이고, 또한 절연 또는 반절연 또는 고저항의 단결정의 Al_{0 .1}In_{0 .9}Sb 혼정 박막(InSb와의 격자 정수의 차이는 0.5%)을 50㎚(0.05μ)의 두께로 성장시키고, 그 다음에 6㎚의 GaAs를 성장시켰다.

이 결과, 시트 전자 농도가 2.4×1O¹²/㎝², 시트 저항 76Ω/□ 전자 이동도 35,OOO㎝²/Vs의 단결정의 InSb 박막을 제작했다.

이 본 실시예 12의 InSb 박막은 도너 불순물의 Sn의 도프에 의해 InSb의 도전대의 전자가 언도프의 경우에 비해서 증가되어 있고, 그 효과에 의해 홀 계수, 시트 전자 농도나 시트 저항치의 실온 주변(-40~150℃의 범위)에서의 온도 의존성(온도 계수)이 실시예 1과 비교해서 대충 1자리, 즉 1/10~2/10으로 저감되었다. 이 결과, 본 실시예의 InSb 박막을 이용해서 홀 소자를 제작한 결과는 정전류 구동의 홀 전압(자계의 검출 신호)의 온도 의존성이 1자리, 즉 1/10~2/10으로 저감되었다. 입력 저항치의 온도 의존성도 1/10~2/10으로 저감되었다. 이러한 홀 소자의 온도 의존성의 저감은 실용상은 극히 중요해서 InSb층의 박막화와 함께 홀 소자의 실용적인 성능이나 기능을 각별히 향상시켰다.

얻어진 소자의 특성을 열기하면 입력 저항치가 17OΩ, 정전압 1V로 구동되었을 때의 홀 전압이 50mT에서 90mV이었다. 즉, 자계에서의 감도는 90mV/V50mT의 극히 높은 감도를 나타냈다.

(실시예 13)

진공을 유지하기 위한 원통형의 진공조로 이루어지고, 표면에 결정 성장을 행하는 GaAs 기판을 수평 방향으로 유지하는 기구와 상기 기판면에 제작하는 박막의 구성 원소의 증기를 증발원으로 한결같이 또한, 균일하게 조사하게 하는 회전 등의 주기적인 운동을 부여하는 기구를 적어도 구비하고 있다.

더욱이, 상기 기판을 결정 성장실의 진공을 유지한 상태에서 결정 성장실에 반입, 반출하는 수단을 구비한 결정 성장 장치이며, InSb 박막을 성장시키는 GaAS (100)면을 갖는 기판에 근접하고, InSb 박막의 성장면과 반대측에 설치된 전기적으로 가열된 고온의 열복사원인 저항 가열 히터, 더욱이 GaAs 기판면으로부터 30㎝이상 떨어져서 설치되어 있고, 정해진 시간 정해진 강도로 증발원에 챠지된 원소의 증기 빔을 기판면에 조사할 수 있는 복수의 증발원, 즉 전기적으로 가열함으로써 박막을 형성하는 구성 원소의 증기를 발생시키는 수단인 복수의 증발원(Knudsen cells: K-cells)과 함께 그 증기의 강도를 제어하기 위한 증발원에 각기 설치된 온도 측정 센서와 미리 정해진 증기의 강도에 대응해서 증발원에 챠지된 원소의 증기를 발생하는 상태를 유지하기 위해서 각기 증발원에 대응해서 설치되어 증발원을 미리 정해진 증발원 온도에 유지하는 가열 수단 및 전력 공급 수단(기구)을 구비하고, 또한 증발원으로부터 발생된 증기를 차단할 수 있는 셔터 또는 밸브 등의 수단을 구비하고 있다.

더욱이, 상기 증기의 강도를 측정할 수 있는 증기 강도 측정기를 구비하는 결정 성장실을 갖는 결정 성장 장치인 분자선 에피택시 장치에 있어서, 잔류 불순물 가스, 예를 들면 H₂, CO, CO₂, He, N₂, O₂ 등(박막을 형성하는 원소의 증기인 예를 들면 As₄, As₂, Sb₂, Sb₄ 등을 제외함)의 적산한 증기압이 기판 가열시에 있어서 1×10^-8Torr이하로 유지되고, 620℃로 가열 유지된 절연성의 두께 0.35mm로 직경 2인치의 GaAs 기판의 (100)면 상에 As₄ 또는 As2를 포함하는 As 증기를 조사(즉, GaAs 기판 표면을 구성하고 있는 성분 원소 이탈 방지 공정)한 후, 기판 온도를 420℃±2℃에 설정 유지하고, Al, In 및 Sb를 미리 정해진 증기압비로(빔 모니터로 측정된 빔 강도비로) 동시에 입사해서 1㎛/시의 성장 속도로 GaAS (100)면 상에 In 90%와 Al 10%의 원자수 조성비이고, 또한 절연 또는 반절연 또는 고저항의 단결정 의 Al_{0 .1}In_{0 .9}Sb 혼정 박막(InSb와의 격자 정수의 차이는 0.5%)을 0.7㎛성장시켰다. 이 시작 조건에서 GaAS (100)면 상에 성장한 Al_{0 .1}In_{0 .9}Sb층의 X선 회절의 실험을 행하고, Al_{0 .1}In_{0 .9}Sb 혼정층의 결정성을 평가했다.

그 결과, X선 회절의 록킹 커브의 Al_{0 .1}In_{0 .9}Sb 혼정의 피크에 있어서의 반치폭(FWAHM)은 1150초이었다. 그 다음에, In과 Sb를 동시에 증발시켜 Al_{0 .1}In_{0 .9}Sb층 상에 기판 온도를 Al_{0 .1}In_{0 .9}Sb의 성장시와 같이 유지하고, InSb층을 성장시켰다. 성장의 초기에는 Al_{0 .1}In_{0 .9}Sb층과의 격자 미스매치가 0.5%이므로 저전자 이동도층이 형성되지만, 순차 InSb의 막 두께가 두꺼워짐에 따라 격자 미스매치의 영향이 해소되어 전자 이동도의 높은 층, 고전자 이동도층이 형성된다. 이 때 형성되는 저전자 이동도층의 두께는 성장시의 온도 등의 조건에 의해 다르지만 본 예에서는 20㎚이었다. 즉, 단결정에서 전체 두께가 0.7㎛의 InSb 박막을 성장함과 아울러 InSb 박막을 동작층으로 하는 박막 적층체를 제작했다.

이 구조로 제작한 InSb 박막은 전자 이동도는 53,OOO㎝²/Vs, 시트 저항치는 1O1Ω/□이며, 전자 이동도, 시트 저항치가 극히 높다. 이 InSb 박막 적층물을 감자부에 사용함으로써 고감도, 고입력 저항치(200Ω이상으로 고감도로)의 홀 소자나 자기 저항 소자 등의 자기 센서의 제작을 행할 수 있다. 본 예의 InSb 박막을 감자부로 한 홀 소자를 제작해서 얻어진 특성은 입력 저항치가 200Ω, 정전압 1V로 구 동했을 때 50mT의 자속 밀도의 인가에서 홀 전압이 132mV이었다. 즉, 자계에서의 감도는 132mV/Vㆍ50mT의 고감도를 나타냈다.

(실시예 14)

시작 예 1의 InSb 박막은 그대로 자기 센서의 제작에 사용되어질 경우도 있지만, 더욱이 내환경 성능을 보다 향상시킨 자기 센서를 제작할 목적으로 시작 예 1의 InSb 박막층 상에 대환경 보호층으로서 Si₃N₄나 SiO₂ 등의 패시베이션층을 플라즈마 CVD법으로 형성하는 것도 빈번히 행하여진다.

본 실시예 14에서는 실시예 13와 마찬가지의 조건하에서 형성한 단결정 InSb 박막 0.7㎛의 표면에, 더욱이 Al_{0 .1}In_{0 .9}Sb층을 형성하고, 더욱이 그 위에 GaAs의 얇은 층을 형성해서 반도체 보호층으로 했다. 즉, 단결정의 Al_{0 .1}In_{0 .9}Sb 혼정 박막(InSb와의 격자 정수의 차이는 0.5%)을 50㎚(0.05μ), 그 다음에 6㎚의 GaAs층을 InSb를 성장시켰을 때와 같은 기판 온도에서 성장시켜서 화합물 반도체 보호층을 형성했다.

이 Al_{0 .1}In_{0 .9}Sb와 GaAs의 박층과 GaAs층의 2층으로 이루어지는 반도체 보호층의 형성에 의해 InSb의 표면 직하의 부위에는 InSb와 Al_{0 .1}In_{0 .9}Sb와의 격자의 미약한 (0.5%) 부정합에 의해 20㎚의 전자 이동도가 낮은 층이 형성되었다. 이 두께는 조건에 의해 일반적으로 다르다. 본 예의 조건에서는 20㎚이었다.

본 실시예의 InSb 박막의 전자 이동도는 51,600㎝/Vs, 시트 저항치는 97Ω/ □이었다. 반도체 보호층 형성에 의해 큰 특성 열화도 없고, 큰 전자 이동도와 큰 시트 저항치가 얻어졌다. 즉, 이 InSb 박막 적층물을 감자부에 사용함으로써 고감도, 고입력 저항치(200Ω이상)의 홀 소자나 자기 저항 소자 등의 자기 센서의 제작이 가능해서 고감도 자기 센서의 제작에 사용되는 박막 적층체이다.

이 반도체 보호층의 형성에 의해 상술한 패시베이션에 의한 특성 저하가 억제되는 효과가 얻어졌다. 플라즈마 CVD법으로 최상층의 GaAs층 상에 0.3㎛의 Si₃N₄를 형성해도 전자 이동도와 시트 저항치의 저하는 5%이하로 극히 적었다. 즉, 패시베이션에 의한 큰 특성 저하가 없어지고, 높은 전자 이동도와 고시트 저항 등의 특성이 패시베이션 공정을 경과해도 저하하지 않았다. 이 결과, 본 시작 예의 InSb 박막 적층체를 자기 센서부에 이용하면 고감도, 고입력 저항치(200Ω이상으로 고감도) 더욱이 극히 높은 내환경 신뢰성을 갖는 홀 소자나 자기 저항 소자 등의 자기 센서의 제작을 할 수 있다.

홀 소자를 제작해서 얻어진 특성은 입력 저항치가 205Ω, 정전압 1V로 구동되었을 때의 홀 전압이 50mT에서 126mV이었다. 즉, 자계에서의 감도는 126mV/Vㆍ50mT의 고감도를 나타냈다. 시작 예 1과 비교해서 홀 소자의 특성은 그다지 변하지 않으므로, 이것에 의해 AlGaSb 반도체 절연층의 형성으로 패시베이션의 영향은 대부분 보여지지 않게 되었다.

(실시예 15)

시작 예 1에 있어서 사용한 것과 동일한 기능과 결정 성장실을 갖는 결정 성 장 장치인 분자선 에피택시 장치를 이용하여 잔류 불순물 가스, 예를 들면 H₂, CO, CO₂, He, N₂, O₂ 등(박막을 형성하는 원소의 증기인 예를 들면, As₄, As₂, Sb₂, Sb₄ 등을 제외함)의 적산한 증기압이 기판 가열시에 있어서 1×10^-8Torr이하로 유지되고, 620℃로 가열 유지된 절연성의 두께 0.35mm로 직경 2인치의 GaAs 기판의 (100)면 상에 As₄ 또는 As₂를 포함하는 As 증기를 조사(즉, GaAs 기판 표면을 구성하고 있는 성분 원소 이탈 방지 공정)한 후, 강온하고, 기판 온도를 420±2℃에 설정 유지하고, 이어서 Al, In 및 Sb를 미리 정해진 증기압비로(빔 모니터로 측정된 빔 강도비로) 동시에 입사해서 1㎛/시의 성장 속도로 GaAS (100)면 상에 단결정의 Al_0.1In_0.9SbSb 혼정 박막(InSb와의 격자 정수의 차이는 0.5%)을 0.7㎛성장시켰다.

다음에, In과 Sb를 동시에 증발원으로부터 증발시키고, GaAS (100)면 상에 형성된 Al_{0 .1}In_{0 .9}Sb층 상에 기판 온도를 Al_{0 .1}In_{0 .9}Sb의 성장시와 같이 유지하고, 두께가 0.3㎛의 InSb층을 성장시켰다. 성장의 초기에는 Al_{0 .1}In_{0 .9}Sb층과의 격자 미스매치가 0.5%이므로 저전자 이동도층이 형성되지만, 순차 InSb의 막 두께가 두꺼워짐에 따라 격자 미스매치의 영향이 해소되어 전자 이동도가 높은 층, 고전자 이동도층이 형성된다. 이 때 형성되는 저전자 이동도층의 두께는 성장시의 온도 등의 조건에 의해 다르다. 본 예에서는 20㎚이었다. 더욱이, 이 InSb 박막 상에 In:90%와 Al:10%의 원자수 조성비이고, 또한 절연 또는 반절연 또는 고저항의 단결정의 Al_0.1In_0.9Sb 혼정 박막(InSb와의 격자 정수의 차이는 0.5%)을 50㎚, 그 다음에, 6㎚의 GaAs층을 순차, InSb와 같은 기판 온도로 성장시켰다. 캡층의 Al_{0 .1}In_{0 .9}Sb층과 InSb의 격자의 미스매치의 존재에 의해 InSb의 표면 바로 아래에 형성된 저전자 이동도층은 20㎚이었다. 이렇게 해서 InSb의 두께가 0.3㎛의 박막 적층체를 제작했다.

이 구조로 제작한 본 실시예 15의 InSb 박막의 전자 이동도는 37,OOO㎝²/Vs, 시트 전자 농도가 5.8×10¹¹/㎝²의 단결정의 InSb 박막이다. 더욱이, InSb 박막의 시트 저항치는 300Ω/□이다. 반도체 보호층의 형성에 의한 전자 이동도의 저하는 적고, 전자 이동도, 시트 저항치가 극히 높다. 이 InSb 박막 적층체를 감자부에 사용함으로써 고감도, 고입력 저항치(500Ω이상)의 홀 소자나 자기 저항 소자 등의 자기 센서의 제작이 가능해서 홀 소자나 자기 저항 소자 등의 자기 센서의 제작을 할 수 있다.

이 InSb 박막 적층체를 감자부에 사용함으로써 고감도, 고입력 저항치(5OOΩ이상으로 고감도)의 홀 소자의 제작을 행했다. 얻어진 소자의 특성은 입력 저항치가 550Ω, 정전압 1V로 구동되었을 때의 홀 전압이 50mT에서 92mV이었다. 즉, 자계에서의 감도는 92mV/Vㆍ50mT의 고감도를 나타냈다. 또한, 이 소자는 입력 저항치가 극히 크므로 구동 전력도 적다.

내환경 성능을 보다 향상시킨 자기 센서를 제작할 목적으로 박막 적층체의 자기 센서부의 표면에 Si₃N₄를 플라즈마 CVD법으로 0.3μ정도 형성하는 것도 빈번히 행하여진다. 특히, 본 예와 같이 InSb층이 0.3㎛으로 얇을 경우 InSb층의 표면에 직접 접해서 플라즈마 CVD법으로, 예를 들면 0.3㎛의 Si₃N₄를 직접 형성하면 적어도 40%~50%이상의 전자 이동도의 저하가 생기고, 당초 기대한 자기 센서의 고감도의 특성이 손상되어 소망의 특성의 자기 센서를 제작할 수 없다고 하는 문제가 있었다.

그러나, 본 실시예에서는 InSb 박막 상에 반도체 보호층으로서 2층으로 이루어지는 절연성의 Al_{0 .1}In_{0 .9}Sb, 더욱이 GaAs(6㎚)이 형성되어 있고, 플라즈마 CVD법으로 0.3㎛의 Si₃N₄를 형성해도 전자 이동도와 시트 저항치의 저하는 3 내지 5%로 극히 작았다. 이 결과, 본 시작 예의 경우는 InSb 박막이 0.3㎛로 얇아짐에도 불구하고, 소자 제작 공정에서의 특성 열화가 극히 적고 고감도, 고입력 저항치(500Ω이상), 더욱이 높은 내환경 신뢰성을 갖는 홀 소자나 자기 저항 소자 등의 자기 센서의 제작을 할 수 있었다. 이렇게, 반도체 보호층의 형성에 의해 0.3㎛의 Si₃N₄를 플라즈마 CVD법으로 형성하는 패시베이션 공정이 자기 센서 제작 공정에 부가되어도 이 공정의 전후에서 제작한 소자 특성은 대부분 변화를 받지 않는다.

즉, 얻어진 소자의 특성은 입력 저항치가 590Ω, 정전압 1V로 구동되었을 때의 홀 전압이 50mT에서 89mV이었다. 즉, 자계에서의 감도는 89mV/Vㆍ50mT의 고감도를 나타냈다. 한편, 홀 소자의 대환경 성능이나 장수명화 등 높은 신뢰성이 이 0.3 ㎛의 Si₃N₄ 패시베이션 박막의 형성에 부여되었다.

(실시예 16)

실시예 13의 결정 성장 장치와 동일한 기능의 결정 성장실을 갖는 결정 성장 장치인 분자선 에피택시 장치를 이용하여 잔류 불순물 가스, 예를 들면 H₂, CO, CO₂, He, N₂, O₂ 등(박막을 형성하는 원소의 증기인 예를 들면, As₄, As₂, Sb₂, Sb₄ 등을 제외함)의 적산한 증기압이 기판 가열시에 있어서 1×10^-8Torr이하로 유지되고, 420℃ 이상의 정해진 온도로 가열 유지된 두께 0.35mm로 직경 2인치의 절연성의 GaAs 기판의 (100)면 상에 기판 온도 600℃로, As₄ 또는 As₂를 포함하는 As 증기를 조사(즉, GaAs 기판 표면을 구성하고 있는 성분 원소 이탈 방지 공정)한 후 강온하고, 기판의 온도를 420±2℃에 설정 유지했다. 그 다음에, Al, In 및 Sb를 미리 정해진 증기압비로(빔 모니터로 측정된 빔 강도비로) 동시에 입사해서 1μ/시의 성장 속도로 GaAS (100)면 상에 절연 또는 반절연 또는 고저항의 단결정의 Al_0.1In_0.9Sb 혼정 박막(InSb와의 격자 정수의 차이는 0.5%)을 0.7㎛성장시켰다.

이어서, In과 Sb를 동시에 In과 Sb가 각기 챠지된 증발원으로부터 증발시키고, 더욱이 도너 불순물로서 Sn을 넣은 증발원으로부터 Sn을 증발시키고, Al_0.1In_0.9Sb층 상에 기판 온도를 420±2℃에 유지해서 InSb층을 성장시켰다. 성장의 초기에는 Al_{0 .1}In_{0 .9}Sb층과의 격자 미스매치가 0.5%이므로 저전자 이동도층이 형성되 지만, 순차 InSb의 막 두께가 두꺼워짐에 따라 격자 미스매치의 영향이 해소되어 전자 이동도의 높은 층, 고전자 이동도층이 형성된다. 이 때 형성되는 저전자 이동도층의 두께는 본 예에서는 20㎚이었다. 이렇게 해서, 단결정에서 전체 두께가 0.3㎛이고, Sn이 한결같이 InSb층에 도핑된 InSb 박막 적층체를 제작했다.

이렇게 해서, 전체 두께가 O.3㎛의 Sn을 도핑한 시트 전자 농도가 2.O×1O¹²/㎝ 시트 저항 77Ω/□ 전자 이동도 37,000㎝²/Vs의 단결정의 InSb 박막 적층체를 제작했다. Sn 도핑에 의해 약간의 시트 저항치의 저하나 불순물 산란에 의한 약간의 전자 이동도 저하가 보여지지만 좋은 특성이다.

이 본 실시예의 InSb 박막 적층체는 도너 불순물의 Sn의 도프에 의해 InSb의 도전대의 전자가 언도프의 경우에 비해서 증가되어 있고, 그 효과에 의해 시트 전자 농도나 시트 저항치의 실온 주변(-40~150℃의 범위)에서의 온도 의존성(온도 계수)이 InSb층에 불순물이 도핑되지 않은 언도프의 시작 예 13의 InSb 동작층과 비교해서 대충 1자리, 즉 1/10~2/10으로 저감되었다. 이 결과, 본 예의 InSb 박막 적층체를 이용해서 홀 소자를 제작한 결과는 정전류 구동의 홀 전압(자계의 검출 신호)의 온도 의존성이 1자리, 즉 1/10~2/10으로 저감되었다. 입력 저항치의 온도 의존성도 1/10~2/10으로 저감되었다. 이러한 홀 소자의 온도 의존성의 저감은 실용상은 극히 중요해서 InSb층의 박막화와 함께 홀 소자의 실용적인 성능이나 기능을 각별히 향상시켰다.

얻어진 소자의 특성을 열기하면 입력 저항치가 16OΩ, 정전압 1V로 구동되었 을 때의 홀 전압이 50mT에서 90mV이었다. 즉, 자계에서의 감도는 90mV/Vㆍ50mT의 극히 높은 감도를 나타냈다.

(실시예 17)

실시예 16에 있어서, 더욱이 InSb 박막 상에 절연성의 2층으로 이루어지는 반도체 보호층으로서 단결정의 Al_{0 .1}In_{0 .9}Sb 혼정 박막(InSb와의 격자 정수의 차이는 0.5%)을 50㎚(00.10.905μ)의 두께로 성장시키고, 그 다음에 6㎚의 GaAs를 기판 온도 420℃±2℃로 성장시켰다.

이 결과, 캡층의 Al_{0 .1}In_{0 .9}Sb층과 InSb의 격자의 미스매치의 존재에 의해 InSb의 표면 바로 아래에 두께가 20㎚의 저전자 이동도층을 가지고, 전체 두께가 0.3㎛의 Sn을 한결같이 도핑한 InSb 박막 동작층을 갖는 박막 적층체를 제작했다.

특성은 전자 이동도가 34,000㎝²/Vs, 시트 저항치는 80Ω/□이었다. 전자 이동도, 시트 저항치가 극히 높다. 이 InSb 박막을 감자부에 사용함으로써 고감도, 고입력 저항치(180Ω이상)의 홀 소자나 자기 저항 소자 등의 자기 센서의 제작이 가능해서 시작 예 16과 같이 고감도이고, 또한 온도 의존성이 적은 자기 센서의 제작에 사용되는 InSb 박막 적층체이다.

더욱이, 이 실시예에서는 InSb 박막의 시트 전자 농도의 실온 주변 140~150℃의 범위에서의 온도 의존성(온도 계수)이 InSb층에 불순물이 도핑되지 않은 시작 예 13의 InSb 동작층과 비교해서 대충 1자리, 즉 1/10~2/10으로 저감되어 있다. 이 결과, 본 시작 예의 InSb 박막을 자기 센서부로 해서 제작한 홀 소자는 정전류 구 동의 홀 전압(자계의 검출 신호) 및, 홀 소자의 입력 저항치의 온도 의존성이 1자리, 즉 1/10~2/10으로 저감되었다.

홀 소자 제작 공정 중에서의 Si₃N₄의 절연층 0.3㎛의 형성은 행하지 않고 제작했을 때의 홀 소자의 특성은 입력 저항치가 175Ω, 정전압 1V로 구동되었을 때의 홀 전압이 50mT에서 82mV이었다. 즉, 자계에서의 감도는 82mV/Vㆍ50mT의 극히 높은 감도를 나타냈다. 또한, Sn 도핑을 하고 있는데도 불구하고 입력 저항치도 175Ω으로 충분히 크다.

더욱이, 내환경 성능을 보다 향상시킨 자기 센서를 제작할 목적으로 InSb 박막 적층체의 최상층의 GaAs층의 표면에 Si₃N₄를 플라즈마 CVD법으로 0.3㎛ 형성하는 패시베이션 공정을 실시했다. 그러나, 그 영향은 극히 적고, 홀 소자의 감도, 온도 의존성, 소자 저항치 등 홀 소자에 기본 특성은 대부분 영향을 받지 않았다. 따라서, 제작한 홀 소자의 특성은 먼저 말한 본 예의 소자 특성으로 변경되지 않았다.

(실시예 18)

실시예 13의 결정 성장 장치와 동일한 기능의 결정 성장실을 갖는 결정 성장 장치인 분자선 에피택시 장치를 이용하여 잔류 불순물 가스, 예를 들면 H₂, CO, CO₂, He, N₂, O₂ 등(박막을 형성하는 원소의 증기인 예를 들면, As₄, As₂, Sb₂, Sb₄ 등을 제외함)의 적산한 증기압이 기판 가열시에 있어서 1×10^-8Torr이하로 유지되고, 420℃ 이상이 정해진 온도에 가열 유지된 두께 0.35mm로 직경 2인치의 절연성 의 GaAs 기판의 (100)면 상에 620℃의 기판 온도로 As₄ 또는 As₂를 포함하는 As 증기를 조사(즉, GaAs 기판 표면을 구성하고 있는 성분 원소 이탈 방지 공정)한 후, 강온하고, 기판 온도를 420±2℃에 설정 유지하고, 또한 증발원에 챠지된 원소의 증기를, 즉 Al, In 및 Sb를 미리 정해진 증기압비로(빔 모니터로 측정된 빔 강도비로) 동시에 입사해서 1㎛/시의 성장 속도로 GaAS (100)면 상에 단결정의 Al_{0 .1}In_{0 .9}Sb 혼정 박막(InSb와의 격자 정수의 차이는 0.5%)을 0.7㎛성장시켰다.

이어서, 기판 온도를 바꾸지 않고 420±2℃에 설정 유지한 상태에서 In과 Sb를 동시에 증발원으로부터 증발시키고, 더욱이 조금 지연해서 도너 불순물로서 Sn을 넣은 증발원으로부터 Sn을 증발시켰다. 즉, Al_{0 .1}In_{0 .9}Sb과의 헤테로 계면에서 10㎚의 언도프 InSb층을 형성할 목적으로 In과 Sb 셀 셔터를 개방한 후, 36초 지연해서 Sn 셀 셔터를 개방했다. 이러한 순서로 GaAS (100)면 상에 형성된 Al_{0 .1}In_{0 .9}Sb층 상에 기판 온도를 Al_{0 .1}In_{0 .9}Sb의 성장시와 같이 유지하고, InSb층을 성장시켰다. 성장의 초기에는 Al_{0 .1}In_{0 .9}Sb층과의 격자 미스매치가 0.5%이므로 저전자 이동도층이 형성되지만, 순차 InSb의 막 두께가 두꺼워짐에 따라 격자 미스매치의 영향이 해소되어 전자 이동도가 높은 층, 고전자 이동도층이 형성된다. 이 때 형성되는 저전자 이동도층의 두께는 20㎚이었다.

InSb층의 성장을 종료함에 있어서 Sn의 셔터를 In과 Sb 셀보다 36초 빨리 폐쇄했다. 이렇게 해서, 단결정에서 InSb층의 상하에 언도프층 10㎚을 갖고, 중앙부 에 균일하게 Sn이 도핑되어 있고, 또한 전체 두께가 0.3㎛의 InSb 단결정 박막을 성장시켰다. 이 InSb 박막의 시트 전자 농도는 1.8×1O¹²/㎝², 시트 저항 82Ω/□, 전자 이동도 4O,OOO㎝²/Vs의 단결정의 InSb 박막 적층체를 제작했다.

본 시작 예 18의 InSb 박막 적층체는 Sn의 도프에 의해 InSb의 도전대의 전자가 언도프의 경우에 비해서 증가되어 있고, 그 효과에 의해 시트 전자 농도나 시트 저항치의 실온 주변(-40~150℃의 범위)에서의 온도 의존성(온도 계수)이 InSb층에 불순물이 도핑되어 있지 않은 시작 예 13의 InSb 동작층과 비교해서 대충 1자리, 즉 1/10~2/10으로 저감되었다. 이 결과, 본 예의 InSb 박막 적층체를 이용해서 홀 소자를 제작한 결과는 정전류 구동의 홀 전압(자계의 검출 신호)의 온도 의존성이 1자리, 즉 1/10~2/10으로 저감되었다. 입력 저항치의 온도 의존성도 1/10~2/10으로 저감되었다. 이러한 홀 소자의 온도 의존성의 저감은 실용상은 극히 중요해서 InSb층의 박막화와 함께 홀 소자의 실용적인 성능이나 기능을 각별히 향상시켰다.

얻어진 소자의 특성을 열기하면 입력 저항치가 170Ω, 정전압 1V로 구동되었을 때의 홀 전압이 50mT에서 99mV이었다. 즉, 자계에서의 감도는 99mV/Vㆍ50mT의 극히 높은 감도를 나타냈다.

이와 같이, InSb의 상하의 면에 접한 저전자 이동도의 부위에 Sn 도프를 하지 않으면 높은 전자 이동도를 얻을 수 있고, 게다가 시트 저항치가 낮아지지 않는다고 하는 메리트가 있다. 이 때문에, 자기 센서를 만들면 감도가 오르고, 소자 저항치도 약간 커지는 메리트가 얻어진다. 이 효과는 InSb 막 두께에 따르지 않고 효 과가 있지만 InSb의 막 두께가 얇을 만큼 크다.

(실시예 19)

실시예 18과 같이 InSb층의 상하에 10㎚의 언도프층을 갖고, Sn이 중앙부에 도핑된 두께 0.3㎛의 InSb 박막을 성장시키고, 더욱이 InSb 박막 상에 반도체 보호층으로서 단결정의 Al_{0 .1}In_{0 .9}Sb 혼정 박막(InSb와의 격자 정수의 차이는 0.5%)을 50nm(0.05μ)의 두께로 성장시키고, 그 다음에 6㎚의 GaAs를 성장시켰다.

이 결과, Al_{0 .1}In_{0 .9}Sb와 InSb의 격자 부정합에 의해 InSb의 표면 직하의 부위에는 얇은 두께가 20㎚의 저전자 이동도층이 형성된다. 이렇게 해서, 전체 두께가 0.3㎛, 중앙부에 Sn이 균일하게 도핑되고, Al_{0 .1}In_{0 .9}Sb와 접하는 계면 부분의 10㎚가 언도프의 InSb 단결정 박막을 갖는 박막 적층체를 제작했다.

InSb 박막의 특성은 전자 이동도가 37,200㎝²/Vs, 시트 저항치는 75Ω/□이었다. Sn의 중앙부만의 도프에 의해 전자 이동도, 시트 저항치도 함께 커졌다. 이 InSb 박막을 감자부에 사용함으로써 고감도, 고입력 저항치(저항치 150Ω이상)의 홀 소자나 자기 저항 소자 등의 자기 센서의 제작이 가능해서 고감도이고, 또한 온도 의존성이 적은 자기 센서의 제작에 이용되는 InSb 박막이다.

더욱이, 이 실시예에서는 InSb 박막의 시트 전자 농도의 실온 주변 140~150℃의 범위에서의 온도 의존성(온도 계수)이 InSb층에 불순물이 도핑되어 있지 않은 시작 예 13의 InSb 동작층과 비교해서 대충 1자리, 즉 1/10~2/10으로 저감되어 있다. 이 결과, 본 시작 예의 InSb 박막을 자기 센서부로 해서 제작한 홀 소자는 정 전류 구동의 홀 전압(자계의 검출 신호) 및, 홀 소자의 입력 저항치의 온도 의존성이 1자리, 즉 1/10~2/10으로 저감되었다.

홀 소자 제작 공정 중에서의 Si₃N₄의 절연층 0.3㎛의 형성은 행하지 않고 제작된 때의 홀 소자의 특성은 입력 저항치가 180Ω, 정전압 1V로 구동되었을 때의 홀 전압이 50mT에서 92mV이었다. 즉, 자계에서의 감도는 92mV/Vㆍ50mT의 극히 높은 감도를 나타냈다. 또한, Sn 도핑을 하고 있음에도 불구하고 입력 저항치도 180Ω으로 충분히 크다.

더욱이, 내환경 성능을 보다 향상시킨 자기 센서를 제작할 목적으로 InSb 적층물의 최상층의 GaAs(GaAs 없을 경우는 AlInSb 절연층)의 표면에 Si₃N₄를 플라즈마 CVD법으로 0.3㎛ 형성하는 공정을 형성하는 패시베이션 공정을 실시했다. 그러나, 그 영향은 극히 적고, 홀 소자의 감도, 온도 의존성, 소자 저항치 등 홀 소자의 기본 특성은 대부분 영향을 받지 않았다. 따라서, 제작한 홀 소자의 특성은 먼저 말한 본 예의 소자 특성으로 바뀌지 않았다.

(실시예 20)

실시예 13에 있어서 사용되어진 장치와 동일한 기능, 구조의 결정 성장실을 갖는 결정 성장 장치인 분자선 에피택시 장치를 이용하여 잔류 불순물 가스, 예를 들면 H₂, CO, CO₂, He₂, N, O₂ 등(박막을 형성하는 원소의 증기인 예를 들면, As₄, As₂, Sb₂, Sb₄ 등을 제외함)의 적산한 증기압이 기판 가열시에 있어서 1×1O^-8Torr이 하로 유지되고, 두께 0.35mm, 직경 2인치의 절연성의 GaAs 기판의 (100)면 상에 As₄ 또는 As₂를 포함하는 As 증기를 조사(즉, GaAs 기판 표면을 구성하고 있는 성분 원소 이탈 방지 공정)하면서 620℃로 가열한 후, As를 조사하면서 420℃까지 강온하고, 기판 온도를 420±2℃로 유지하였다.

다음으로, Al, In 및 Sb를 미리 정해진 증기압비로(빔 모니터로 측정된 빔 강도비로) 동시에 입사해서 1㎛/시의 성장 속도로 GaAS (100)면 상에 단결정의 Al_0.1In_0.9Sb 혼정 박막(InSb와의 격자 정수의 차이는 0.5%)을 1.0㎛성장시켰다. 이러한 조건화로 제작한 Al_{0 .1}In_{0 .9}Sb의 X선 회절의 반치폭은 500sec이었다. 반치폭은 AlInSb의 두께의 증대와 함께 적어지는 것도 확인할 수 있었다.

다음으로, In과 Sb를 동시에 증발시키고, 더욱이 도너 불순물로서 Sn을 넣은 증발원으로부터 Sn을 증발시키고, GaAS (100)면 상에 형성된 Al_{0 .1}In_{0 .9}Sb층 상에 기판 온도를 Al_{0 .1}In_{0 .9}Sb의 성장시와 같은 420±2.0℃로 유지하고, 두께 0,15㎛의 InSb층을 성장시켰고, 성장의 초기에는 Al_{0 .1}In_{0 .9}Sb층과의 격자 미스매치가 0.5%이므로 저전자 이동도층이 형성되지만, 순차 InSb의 막 두께가 두꺼워짐에 따라 격자 미스매치의 영향이 해소되어 전자 이동도의 높은 층, 고전자 이동도층이 형성된다. 이 때 형성되는 저전자 이동도층의 두께는 본 예에서는 1O㎚이었다. 즉, 단결정에서 전체 두께가 0.15㎛이고, 도너 원자로서 Sn이 한결같이 도핑된 InSb 박막을 성장시켰다.

더욱, InSb 박막 상에 단결정의 Al_{0 .1}In_{0 .9}Sb 혼정 박막(InSb와의 격자 정수의 차이는 0.5%)을 50㎚(0.05μ)의 두께로 성장lzl고, 그 다음에 6㎚의 GaAs를 성장시켰다.

이 결과, Al_{0 .1}In_{0 .9}Sb와 InSb의 격자 부정합에 의해 AlInSb와 InSb의 헤테로계면에 접해서 1㎚, InSb의 표면 직하의 부위에는 두께가 20㎚의 저전자 이동도층이 형성된다. 이렇게 해서, 전체 두께가 0.15㎛, 중앙부에 Sn이 균일하게 도핑된 InSb 단결정 박막을 갖는 박막 적층체를 제작했다.

이 InSb 박막의 전자 이동도는 29,3OO㎝²/Vs, 시트 저항치는 68OΩ/□이며, 시트 전자 농도가 3.2×10¹¹/㎝²이었다. 전자 이동도, 시트 저항치가 극히 높고, 이 InSb 박막을 감자부에 사용함으로써 고감도, 고입력 저항치(1,OOOΩ이상)의 홀 소자나 자기 저항 소자 등의 자기 센서의 제작이 가능해서 극히 소비 전력이 적고, 또한 고감도 자기 센서의 제작에 사용되는 것은 명확하다.

더욱이, 본 실시예에서는 이 InSb 박막을 이용하여 0.3㎛ 두께의 Si₃N₄를 형성하는 보호층의 형성(패시베이션 박막 제작) 공정을 실시해서 홀 소자를 제작했다. 특히, InSb 박막의 두께가 본 실시예와 같이 0.15㎛로 극히 얇을 경우 InSb의 표면에 직접 플라즈마 CVD법으로, 예를 들면 0.3㎛의 Si₃N₄를 직접 형성하면 60~70%이상의 전자 이동도와 시트 저항치의 저하가 생기고, 당초 기대한 자기 센서의 고감도의 특성이 손상되어 소망의 특성의 홀 소자는 제작될 수 없다.

그러나, 본 실시예의 경우는 반도체 보호층의 영향으로 플라즈마 CVD법으로 0.3㎛의 Si₃N₄를 형성해도 전자 이동도와 시트 저항치의 저하는 3%이하로 극히 적고, 즉 보호층 형성 공정에서의 특성의 저하가 극히 적고, 극히 높은 내환경 신뢰성과, 고감도, 고입력 저항치를 갖는 홀 소자를 제작했다.

그 특성은 1V의 구동으로 50mT의 자계에서의 홀 전압은 75mV, 입력 저항치는 1150Ω이었다. 또한, 자계에서의 감도는 75mV/V50mT의 고감도를 나타냈다. 또한, 입력 저항치가 1150Ω이라 말하는 고저항치가 얻어지고, 구동시의 소비 전력이 극히 적은 홀 소자가 제작될 수 있었다.

(실시예 21)

실시예 13에 있어서 사용되어진 장치와 동일한 기능, 구조의 결정 성장실을 갖는 결정 성장 장치인 분자선 에피택시 장치를 이용하여 잔류 불순물 가스, 예를 들면 H₂, CO, CO₂, He, N₂, O₂ 등(박막을 형성하는 원소의 증기인 예를 들면, As₄, As₂, Sb₂, Sb₄ 등을 제외함)의 적산한 증기압이 기판 가열시에 있어서 1×1O^-8Torr이하로 유지되고, 두께 0.35mm, 직경 2인치의 절연성의 GaAs 기판의 (100)면 상에 As₄ 또는 As₂를 포함하는 As 증기를 조사(즉, GaAs 기판 표면을 구성하고 있는 성분 원소 이탈 방지 공정)하면서 620℃로 가열한 후, As를 조사하면서 420℃까지 강온하고, 기판 온도를 420±2℃에 설정 유지했다.

또한, Al, In 및 Sb를 미리 정해진 증기압비로(빔 모니터로 측정된 빔 강도 비로) 동시에 입사해서 1㎛/시의 성장 속도로 GaAS (100)면 상에 절연 또는 반절연 또는 고저항의 단결정의 Al_{0 .1}In_{0 .9}Sb 혼정 박막(InSb와의 격자 정수의 차이는 0.5%)을 1.0㎛성장시켰다. 이러한 조건화로 제작한 Al_{0 .1}In_{0 .9}Sb의 X선 회절의 반치폭은 500sec이었다.

다음으로, In과 Sb를 동시에 In과 Sb가 각기 챠지된 증발원으로부터 증발시키고, 더욱이 도너 불순물로서 Sn을 넣은 증발원으로부터 Sn을 증발시키고, GaAS (100)면 상에 형성된 Al_{0 .1}In_{0 .9}Sb층 상에 기판 온도를 Al_{0 .1}In_{0 .9}Sb의 성장시와 같이 유지하고, InSb층을 성장시킨 성장의 초기에는 Al_{0 .1}In_{0 .9}Sb층과의 격자 미스매치가 0.5%이므로 저전자 이동도층이 형성되지만, 순차 InSb의 막 두께가 두꺼워짐에 따라 격자 미스매치의 영향이 해소되어 전자 이동도의 높은 층, 고전자 이동도층이 형성된다. 이 때 형성되는 저전자 이동도층의 두께는 본 예에서는 1O㎚이었다. 즉, 단결정에서 전체 두께가 0.15㎛이고, 도너 원자로서 Sn이 한결같이 도핑된 InSb 박막을 성장시켰다.

다음으로, 반도체 보호층으로서 고저항의 단결정의 Al_{0 .1}In_{0 .9}Sb 혼정 박막(InSb와의 격자 정수의 차이는 0.5%)을 70㎚(0.07μ)의 두께로 성장시키고, 그 다음에 6㎚의 GaAs를 성장시켰다.

이 결과, Al_{0 .1}In_{0 .9}Sb와 InSb의 격자 부정합에 의해 InSb의 표면 직하의 부위에는 얇은 두께가 10㎚인 저전자 이동도층이 형성되었다. 이렇게 해서, 전체 두께 가 0.15㎛, 중앙부에 Sn이 균일하게 도핑된 InSb 단결정 박막을 갖는 박막 적층체를 제작했다.

이 InSb 박막의 전자 이동도는 29,800㎝²/Vs, 시트 저항치는 670Ω/□이며, 시트 전자 농도가 3.2×10¹¹/㎝²이었다. 전자 이동도, 시트 저항치가 극히 높고, 이 InSb 박막을 감자부에 사용함으로써 고감도, 고입력 저항치(1,OOOΩ이상)의 홀 소자나 자기 저항 소자 등의 자기 센서의 제작이 가능해서 극히 소비 전력의 적고, 또한 고감도 자기 센서의 제작에 사용되는 것은 명확하다.

그래서, 본 실시예에서는 이 InSb 박막을 이용해서 0.3㎛ 두께의 Si₃N₄를 형성하는 보호층의 형성(패시베이션층의 형성) 공정을 실시해서 홀 소자를 제작했다. 특히, InSb 박막의 두께가 본 실시예와 같이 0.15㎛로 극히 얇을 경우 InSb의 표면에 직접 플라즈마 CVD법으로 0.3㎛의 Si₃N₄를 직접 형성하면 60~70%이상의 전자 이동도의 저하가 생기고, 당초 기대한 자기 센서의 고감도의 특성이 손상되어 소망의 특성의 홀 소자는 제작될 수 없다.

그러나, 본 실시예의 경우는 플라즈마 CVD법으로 0.3㎛의 Si₃N₄를 형성해도 전자 이동도와 시트 저항치의 저하는 3%이하로 극히 적고, 즉 보호층 형성 공정에서의 특성의 저하가 극히 적고, 극히 높은 내환경 신뢰성과, 고감도, 고입력 저항치를 갖는 홀 소자를 제작했다.

그 특성은 1V의 구동으로 50mT의 자계에서의 홀 전압은 77mV, 입력 저항치는 1150Ω이었다. 또한, 자계에서의 감도는 77mV/V50mT의 고감도를 나타냈다.

또한, 입력 저항치가 111OΩ이라 말하는 고저항치가 얻어지고, 구동시의 소비 전력이 극히 적은 홀 소자가 제작될 수 있었다.

(실시예 22)

실시예 13에 있어서 사용되어진 장치와 동일한 기능, 구조의 결정 성장실을 갖는 결정 성장 장치인 분자선 에피택시 장치를 이용하여 잔류 불순물 가스, 예를 들면 H₂, CO, CO₂, He, N₂, O₂ 등(박막을 형성하는 원소의 증기인 예를 들면, As₄, As₂, Sb₂, Sb₄ 등을 제외함)의 적산한 증기압이 기판 가열시에 있어서 1×1O^-8Torr이하로 유지되고, 두께 0.35mm, 직경 2인치의 절연성의 GaAs 기판의 (100)면 상에 As₄ 또는 As₂를 포함하는 As 증기를 조사(즉, GaAs 기판 표면을 구성하고 있는 성분 원소 이탈 방지 공정)하면서 610℃로 가열한 후, As를 조사하면서 420℃까지 강온하고, 이어서 기판 온도를 420±2℃에 설정 유지했다.

다음에, Al, In 및 Sb를 미리 정해진 증기압비로(빔 모니터로 측정된 빔 강도비로) 동시에 입사해서 1㎛/시의 성장 속도로 GaAS (100)면 상에 절연 또는 반절연 또는 고저항의 단결정의 Al_{0 .1}In_{0 .9}Sb 혼정 박막(InSb와의 격자 정수의 차이는 0.5%)을 0.9㎛성장시켰다. 이러한 조건화로 제작한 Al_{0 .1}In_{0 .9}Sb의 X선 회절의 반치폭은 700sec이었다.

다음으로, In과 Sb를 동시에 In과 Sb이 각기 챠지된 증발원으로부터 증발시 키고, 더욱이 도너 불순물로서 Sn을 넣은 증발원으로부터 Sn을 증발시키고, GaAS (100)면 상에 형성된 Al_{0 .1}In_{0 .9}Sb층 상에 기판 온도를 Al_{0 .1}In_{0 .9}Sb의 성장시와 같은 420±2℃에 설정 유지하고, In과 Sb의 셔터를 동시에 개방하고, InSb의 성장을 스타트했다. 그 다음에, 36초 지연해서 도펀트의 Sn의 증발원의 셔터를 개방하고, Sn 의 도핑을 개시했다. 이렇게 해서 InSb에 Sn을 도핑하면서 InSb층을 성장해 갔다. InSb의 성장을 종료함에 있어서는 도펀트의 Sn의 셔터를 폐쇄한 36초 후에 In과 Sb의 셔터를 폐쇄해서 두께 0.15㎛의 InSb 박막의 성장을 종료했다.

InSb의 성장의 초기에는 Al_{0 .1}In_{0 .9}Sb층과의 격자 미스매치가 0.5%이므로 저전자 이동도층이 형성되지만, 순차 InSb의 막 두께가 두꺼워짐에 따라 격자 미스매치의 영향이 해소되어 전자 이동도의 높은 층, 고전자 이동도층이 형성된다. 이 때 형성된 저전자 이동도층의 두께는 1O㎚이었다. 이렇게 해서 제작한 InSb 박층은 InSb의 성장의 초기에 적층된 저전자 이동도의 1O㎚의 부분은 언도프이며, 최후에 적층된 10㎚도 언도프이다. 중간의 130㎚의 고전자 이동도부는 Sn이 도핑되어 있는 구조의 두께 0.15㎛의 InSb 박막을 제작했다. 다음에, 같은 기판 온도에 있어서 InSb 박막 상에 단결정의 Al_{0 .1}In_{0 .9}Sb 혼정 박막(InSb와의 격자 정수의 차이는 0.5%)을 70㎚(0.07㎛)의 두께로 성장시키고, 그 다음에 6㎚의 GaAs를 성장시켰다.

이 결과, Al_{0 .1}In_{0 .9}Sb와 InSb의 격자 부정합에 의해 InSb의 표면 직하의 부위에서 Sn이 도핑되지 않은 두께가 1O㎚의 부분은 저전자 이동도층화되었다. 이렇게 해서, 전체 두께가 0.15㎛, InSb층의 하면, 및 표면 부분 각각 10㎚이 언도프이고, 중앙부의 130㎚두께의 고전자 이동도부에만 Sn이 균일하게 도핑된 InSb 단결정 박막을 갖는 박막 적층체를 제작했다.

이 InSb 박막의 전자 이동도는 31,5OO㎝²/Vs, 시트 저항치는 63OΩ/□이며, 시트 전자 농도가 3.O×10¹¹/㎝²이었다. 전자 이동도, 시트 저항치가 극히 높고, 이 InSb 박막을 감자부에 사용함으로써 고감도, 고입력 저항치(1,OOOΩ이상)의 홀 소자나 자기 저항 소자 등의 자기 센서의 제작이 가능해서 극히 소비 전력이 적고, 또한 고감도 자기 센서의 제작에 사용되는 것은 명확하다.

그래서, 본 실시예에서는 이 InSb 박막을 이용해서 0.3㎛ 두께의 Si₃N₄를 형성하는 보호층의 형성(패시베이션=RC 형성) 공정을 실시해서 홀 소자를 제작했다. InSb 박막의 두께가 0.15㎛로 극히 얇을 경우 InSb의 표면에 직접 플라즈마 CVD법으로 0.3㎛의 Si₃N₄를 직접 형성하면 60~70%이상의 전자 이동도와 시트 저항값의 저하가 생긴다. 그러나, 본 실시예의 경우는 InSb층 상에 반도체 절연층이 형성되어 있으므로 플라즈마 CVD법으로 0.3㎛의 Si₃N₄를 형성해도 전자 이동도와 시트 저항치의 저하는 3%이하로 극히 적고, 즉 보호층 형성 공정에서의 특성의 저하가 극히 적고, 극히 높은 내환경 신뢰성과, 고감도, 고입력 저항치를 갖는 홀 소자를 제작할 수 있었다.

그 특성은 1V의 구동으로서 50mT의 자계에서의 홀 전압은 85mV, 입력 저항치는 1050Ω이었다. 또한, 자계에서의 감도는 85mV/V50mT의 고감도를 나타냈다. 또 한, 입력 저항치가 1050Ω이라 말하는 고저항치 때문에 구동시의 소비 전력이 극히 적은 홀 소자가 제작될 수 있었다.

(실시예 23)

실시예 1의 결정 성장 장치와 동일한 기능의 결정 성장실을 갖는 결정 성장 장치인 분자선 에피택시 장치를 이용하여 잔류 불순물 가스, 예를 들면 H₂, CO, CO₂, He, N₂, O₂ 등(박막을 형성하는 원소의 증기인 예를 들면, As₄, As₂, Sb₂, Sb₄ 등을 제외함)의 적산한 증기압이 기판 가열시에 있어서 1×10^-8Torr이하로 유지되고, 두께 0.35mm로 직경 2인치의 절연성의 GaAs 기판의 (100)면 상에 As₄ 또는 As₂를 포함하는 증기를 조사(즉, GaAs 기판 표면을 구성하고 있는 성분 원소 이탈 방지 공정)하면서 610℃로 가열한 후, 420℃까지 강온하고, 다음에 기판 온도를 420±2℃에 설정했다.

또한, 증발원에 챠지된 원소의 증기를 In 및 Sb를 미리 정해진 증기압비로(빔 모니터로 측정된 빔 강도비로) 동시에 입사해서 1㎛/시의 성장 속도로 GaAS (100)면 상에, Ga 5%, In 85%와 Al 10%의 원자수 조성비이고, 또한 절연 또는 반절연 또는 고저항의 단결정의 Al_{0 .10}Ga_{0 .05}In_{0 .85}Sb 혼정 박막(InSb와의 격자 정수의 차이는 0.5%)을 0.7㎛성장시켰다.

다음으로, In과 Sb를 동시에 증발원으로부터 증발시키고, 더욱이 도너 불순물로서 Sn을 넣은 증발원으로부터 Sn을 증발시키고, GaAS (100)면 상에 형성된 AlInSb층 상에 두께 0.3㎛의 Sn을 도핑한 InSb 단결정 박막을 성장시키고, 더욱이 InSb의 성장시와 같은 기판 온도로 InSb 박막 상에 In:90%와 Al:10%의 원자수 조성비이고, 또한 절연 또는 반절연 또는 고저항의 단결정의 Al_{0 .10}In_{0 .90}Sb 혼정 박막(InSb와의 격자정수의 차이는 0.5%)을 50㎚(0.05μ)의 두께로 성장시키고, 그 다음에 6㎚의 GaAs를 성장시켰다.

이 결과, 시트 전자 농도가 2.4×1O¹²/㎝², 시트 저항 76Ω/□ 전자 이동도 35,OOO㎝²/Vs의 단결정의 InSb 박막을 제작했다. InSb 박막은 도너 불순물의 Sn의 도프에 의해 InSb의 도전대의 전자가 언도프의 경우에 비해서 증가되어 있고, 그 효과에 의해 홀 계수 시트 전자 농도나 시트 저항치의 실온 주변(-40~15O℃의 범위)에서의 온도 의존성(온도 계수)이 언도프의 InSb와 비교해서 대충 1자리, 즉 1/10~2/10으로 저감되었다. 이 결과, 본 실시예의 InSb 박막을 이용해서 홀 소자를 제작한 결과는 정전류 구동의 홀 전압(자계의 검출 신호)의 온도 의존성이 1자리, 즉 1/10~2/10으로 저감되었다. 입력 저항치의 온도 의존성도 1/10~2/10으로 저감되었다. 이러한 홀 소자의 온도 의존성의 저감은 실용상은 극히 중요해서 InSb층의 박막화와 함께 홀 소자의 실용적인 성능이나 기능을 각별히 향상시켰다.

얻어진 소자의 특성을 열기하면 입력 저항치가 170Ω, 정전압 1V로 구동되었을 때의 홀 전압이 50mT에서 90mV이었다. 즉, 자계에서의 감도는 90mV/Vㆍ50mT의 극히 높은 감도를 나타냈다.

(실시예 24)

실시예 1의 결정 성장 장치와 동일한 기능의 결정 성장실을 갖는 결정 성장 장치인 분자선 에피택시 장치를 이용하여 잔류 불순물 가스, 예를 들면 H₂, CO, CO₂, He, N₂, O₂ 등(박막을 형성하는 원소의 증기인 예를 들면, As₄, As₂, Sb₂, Sb₄ 등을 제외함)의 적산한 증기압이 기판 가열시에 있어서 1×10^-8Torr이하로 유지되고, 두께 0.35mm로 직경 2인치의 절연성의 GaAs 기판의 (100)면 상에 As₄ 또는 As₂를 포함하는 증기를 조사(즉, GaAs 기판 표면을 구성하고 있는 성분 원소 이탈 방지 공정)하면서 620℃로 가열한 후, 420℃로 강온하고, 이어서 420±2℃에 설정 유지했다.

그 다음에, Al, In 및 Sb를 미리 정해진 증기압비로(빔 모니터로 측정된 빔 강도비로) 동시에 입사해서 1㎛/시의 성장 속도로 GaAS (100)면 상에, In 90%와 Al 10%의 원자수 조성비이고, 또한 절연 또는 반절연 또는 고저항의 단결정의 Al_0.1In_0.9Sb 혼정 박막(InSb와의 격자 정수의 차이는 0.5%)을 0.7㎛성장시켰다. 다음으로, In과 Sb를 동시에 In과 Sb가 각기 챠지된 증발원으로부터 증발시키고, 더욱이 도너 불순물로서 Sn을 넣은 증발원으로부터 Sn을 증발시키고, GaAS (100)면 상에 형성된 Al_{0 .1}In_{0 .9}Sb층 상에 두께 0.3㎛의 Sn을 도핑한 시트 전자 농도가 2.4×1O¹²/㎝² 시트 저항 77Ω/□ 전자 이동도 35,OOO㎝²/Vs의 단결정의 InSb 박막을 제작했다. Sn 도핑에 의해 약간의 시트 저항치의 저하나 불순물 산란에 의한 약간의 전자 이동도 저하가 보여지지만 좋은 특성이다. 이렇게 해서 본 발명의 박막 적층체 를 제작했다.

본 실시예의 InSb 박막 적층체는 그 막 두께가 얇고, 전자 이동도도 크고, 또한 시트 저항치가 크므로, 무자계인 때 고저항치이고, 또한 고저항 변화율의 자기 저항 소자의 제작에 적합하다. 더욱이, 이 본 실시예의 InSb 박막은 도너 불순물의 Sn의 도프에 의해 InSb층의 전자가 언도프의 경우에 비해서 증가되어 있고, 그 효과에 의해 홀 계수나 시트 저항치의 실온 주변(-40~150℃의 범위)에서의 온도 의존성(온도 계수)이 언도프의 InSb 박막과 비교해서 대충 1자리, 즉 1/10~2/10으로 저감되었다. 그래서, 본 실시예의 InSb 박막을 사용하고, 자기 저항 소자를 제작해서 그 특성을 조사했다.

제작한 2단자 자기 저항 소자는 다수의 쇼트 바를 갖는 구조이고, 도 2에 나타내어져 있다. 단자 전극부를 제외해서 InSb의 박막으로 이루어지는 자기 저항 소자부의 길이가 1450㎛, InSb 박막의 폭이 120㎛, 폭 120㎛의 InSb 자기 저항 소자부를 넘어서 형성된 Cu/Ni/Au/Ni의 4층으로 이루어지는 쇼트 바 전극은 길이 120㎛으로 그 폭은 9㎛이며, 등간격으로 InSb 박막에 직접 접촉해서 형성했다. 쇼트 바 전극 및 단자 전극을 형성함에 있어서 전극의 하부에 대응하는 InSb 표면 부분에 n+층을 형성할 목적으로 단자 전극 및 쇼트 바 전극 하부의 InSb층 표면에는 미리 포토레지스트를 마스크로 한 리프트오프(liftoff) 법으로 Sn을 2㎚증착하고, 이어서 Sn의 InSb층의 표면으로의 확산을 하기 위해서 300℃에서 5분간 가열했다. 이렇게 해서 제작한 자기 저항 소자의 전극간의 저항치는 자계의 인가가 없을 경우는 650Ω이었다.

자기 저항 소자를 자기 센서로서 사용할 때에 더하여지는 자속 밀도 영역, 즉 자기 저항 변화가 자속 밀도에 직선적으로 변화되는 자속 밀도의 영역이기도 하고, 또한 고감도로 미약한 자계 변화를 검출하기 위한 바이어스 자속 밀도의 영역이기도 한 0.45T의 자속 밀도의 때의 절대적인 저항 변화율은 210%이며, 극히 큰 자기 저항 변화를 나타냈다. 이 두께의 InSb 박막에서는 지금까지 실현되지 않은 극히 고저항 변화율의 자기 저항 소자이며, 극히 고감도의 자기 저항 소자에 의한 자기 센서가 제작될 수 있었다. 또한, Sn 도프의 효과로 본 예의 자기 저항 소자의 입력 저항치의 온도 의존성은 대충 0.2%/℃에서 극히 적었다. 이러한 InSb 박막의 자기 저항 소자의 저항 변화의 향상과 고입력 저항치, 또한 입력 저항이 적은 온도 의존성은 실용상은 극히 중요해서, InSb 박막의 자기 저항 소자의 실용적인 성능이나 기능을 각별히 향상시켰다.

Claims (25)

1. 기판 상에 형성된 InSb 박막인 InSb 동작층; 및

   상기 InSb 동작층보다 고저항 또는 절연성을 나타내고, 밴드갭이 InSb보다 큰 층인 Al_xGa_yIn_{1 -x- y}Sb 혼정층(0≤x, y≤1)을 구비하고;

   상기 혼정층은 상기 기판과 상기 InSb 동작층 사이에 제공되고, Al과 Ga의 원자의 함유율(x+y)이 5.0%로부터 17%의 범위(0.05≤x+y≤0.17) 또는 상기 InSb 동작층과 접하는 상기 혼정층의 격자 부정합이 0.25%로부터 1.0%의 범위인 것을 특징으로 하는 박막 적층체.
2. 제 1 항에 있어서,

   상기 혼정층은 (004) 격자면으로부터의 X선 회절에 의한 록킹 커브의 반치폭이 1초이상 1300초이하인 것을 특징으로 하는 박막 적층체.
3. 제 1 항 또는 제 2 항에 있어서,

   상기 InSb 동작층의 실온의 전자 농도는 1.2×10¹⁶~5.0×10¹⁸㎝^-3의 범위인 것을 특징으로 하는 박막 적층체.
4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,

   상기 InSb 동작층은 Sn, Si, S, Te, Se 중 어느 하나의 도너 불순물이 도핑되어 있는 것을 특징으로 하는 박막 적층체.
5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,

   상기 Al_xGa_yIn_{1 -x- y}Sb 혼정층과 동일 제 2 Al_xGa_yIn_{1 -x- y}Sb 혼정층은 상기 InSb 동작층에 대하여 상기 기판과 접하는 면과 반대의 면 상에 절연성 반도체 보호층으로서 제공되어 있는 것을 특징으로 하는 박막 적층체.
6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,

   상기 InSb 동작층은 저전자 이동도층을 구비하고; 상기 저전자 이동도층은 상기 Al_xGa_yIn_{1 -x- y}Sb 혼정층에 접하고, 두께가 0.5㎚이상 30㎚이하인 것을 특징으로 하는 박막 적층체.
7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,

   상기 저전자 이동도층은 상기 동작층과 상기 기판 및 상기 제 2 Al_xGa_yIn_{1 -x-y}Sb 혼정층의 계면에 접해서 존재하는 것을 특징으로 하는 박막 적층체.
8. 제 5 항 내지 제 7 항 중 어느 한 항에 있어서,

   상기 Al_xGa_yIn_{1 -x- y}Sb 혼정층 또는 상기 제 2 Al_xGa_yIn_{1 -x- y}Sb 혼정층은 Al_xIn_{1 -x}Sb 혼정층인 것을 특징으로 하는 박막 적층체.
9. 제 1 항 내지 제 8 항 중 어느 한 항에 기재된 박막 적층체의 제조 방법으로서:

   상기 기판 상에 미리 정해진 상기 Al_xGa_yIn_{1 -x- y}Sb 혼정층을 적층한 후, 상기 기판 온도와의 차이가 ±5도 이내에 설정된 기판 온도에서 InSb의 저전자 이동도층을 형성하고, 이어서 고전자 이동도층을 더 형성하는 공정을 적어도 갖는 것을 특징으로 하는 박막 적층체의 제조 방법.
10. 제 1 항 내지 제 8 항 중 어느 한 항에 기재된 상기 박막 적층체의 상기 InSb 동작층을 자기 센서부로 한 것을 특징으로 하는 InSb 박막 자기 센서.
11. 제 10 항에 있어서,

    상기 InSb 동작층은 홀 소자, 홀 효과를 이용하는 소자, 자기 저항 소자, 또는 자기 저항 효과를 이용하는 소자 중 어느 하나의 동작층인 것을 특징으로 하는 InSb 박막 자기 센서.
12. 제 11 항에 있어서,

    상기 InSb 동작층의 두께는 8㎚이상 2,000㎚이하인 것을 특징으로 하는 InSb 박막 자기 센서.
13. 제 10 항 내지 제 12 항 중 어느 한 항에 있어서,

    상기 Al_xGa_yIn_{1 -x- y}Sb 혼정층의 두께는 50㎚이상 3000㎚이하인 것을 특징으로 하는 InSb 박막 자기 센서.
14. 제 10 항 내지 제 13 항 중 어느 한 항에 있어서,

    상기 InSb 동작층은 단결정인 것을 특징으로 하는 InSb 박막 자기 센서.
15. 제 10 항 내지 제 14 항 중 어느 한 항에 있어서,

    상기 InSb 동작층의 두께는 8㎚이상 300㎚이하인 것을 특징으로 하는 InSb 박막 자기 센서.
16. 제 10 항 내지 제 15 항 중 어느 한 항에 있어서,

    상기 InSb 동작층 상에 반도체 보호층으로서 제 2 Al_xGa_yIn_{1 -x- y}Sb 혼정층을 구비하는 것을 특징으로 하는 InSb 박막 자기 센서.
17. 제 10 항 내지 제 16 항 중 어느 한 항에 있어서,

    상기 Al_xGa_yIn_{1 -x- y}Sb 혼정층, 또는 제 2 Al_xGa_yIn_{1 -x- y}Sb 혼정층, 또는 그 모두는 Ga를 포함하지 않는 Al_xIn_{1 - x}Sb 혼정층인 것을 특징으로 하는 InSb 박막 자기 센서.
18. 제 10 항 내지 제 17 항 중 어느 한 항에 있어서,

    상기 Al_xGa_yIn_{1 -x- y}Sb 혼정층, 또는 제 2 Al_xGa_yIn_{1 -x- y}Sb 혼정층, 또는 그 모두는 Al_{0 .1}In_{0 .9}Sb 혼정층인 것을 특징으로 하는 InSb 박막 자기 센서.
19. 제 10 항 내지 제 18 항 중 어느 한 항에 있어서,

    상기 제 2 Al_xGa_yIn_{1 -x- y}Sb 혼정층 상에 GaAs층을 더 구비하는 것을 특징으로 하는 InSb 박막 자기 센서.
20. 제 10 항 내지 제 19 항 중 어느 한 항에 있어서,

    상기 InSb 동작층에 도너 불순물이 도핑되어 있는 것을 특징으로 하는 InSb 박막 자기 센서.
21. 제 20 항에 있어서,

    상기 도너 불순물은 Sn, Si, S, Te, Se 등의 4족, 6족인 것을 특징으로 하는 InSb 박막 자기 센서.
22. 제 10 항 내지 제 21 항 중 어느 한 항에 있어서,

    상기 InSb 동작층은 상기 Al_xGa_yIn_{1 -x- y}Sb 혼정층과의 계면으로부터 1.5㎚이상 20㎚이하의 거리만큼 떨어진 부상에 도너 불순물이 도핑되어 있는 것을 특징으로 하는 InSb 박막 자기 센서.
23. 제 10 항 내지 제 22 항 중 어느 한 항에 있어서,

    상기 InSb 박막의 소요의 표면 부상에 전극으로서의 금속 박막이 접해서 형성되어 있고, 상기 금속 박막의 형성된 부위의 InSb 박막의 적어도 표면에는 도너 불순물이 다른 부상에 비해서 많이 도핑되어 있는 것을 특징으로 하는 InSb 박막 자기 센서.
24. 제 10 항 내지 제 23 항 중 어느 한 항에 있어서,

    상기 InSb 박막 자기 센서는 홀 소자 또는 자기 저항 소자인 것을 특징으로 하는 InSb 박막 자기 센서.
25. 제 10 항 내지 제 24 항 중 어느 한 항에 기재된 InSb 박막 자기 센서의 제조 방법으로서:

    상기 기판 상에 미리 정해진 기판 온도에서 상기 Al_xGa_yIn_{1 -x- y}Sb 혼정층을 적층한 후, 상기 기판 온도와의 차이가 ±5도 이내에 설정된 기판 온도에서 InSb 박막의 저전자 이동도층을 형성하고, 고전자 이동도층을 더 형성하는 공정을 적어도 갖는 것을 특징으로 하는 InSb 박막 자기 센서의 제조 방법.

Images