JP6042077B2 - 化合物半導体薄膜の製造方法 - Google Patents

Description

本発明は、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）装置を使用して、単結晶基板上に直接または緩衝層を介して、Ａｌ_xＩｎ_1-xＳｂ薄膜（０≦ｘ≦０．２５）の単層膜もしくは積層膜を堆積させる成膜方法において、成膜速度をＡ（μｍ／ｈｒ）、基板温度をＴｓ（℃）、Ｉｎ原料供給量とＡｌ原料供給量の和に対するＳｂ原料供給量の比をＢとしたとき、α（Ａ）≦Ｂ≦β（Ａ、Ｔｓ）の関係式を満たす条件で成膜することを特徴とする化合物半導体薄膜の製造方法であり、α（Ａ）＝７．２、β（Ａ、Ｔｓ）＝（１６．３×Ａ^-0.36）×（５．９×１０^-3×Ｔｓ−０．８８）であり、かつ、α（Ａ）＜β（Ａ、Ｔｓ）、２９０≦Ｔｓ≦３５０、１．５≦Ａ≦８．０の条件を満たす製造方法に関するものである。

ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）とは、超高真空環境下の成膜室へ基板を導入し、成膜させたい化合物半導体薄膜の構成元素材料を別々のルツボ状の容器（セル）に入れて加熱し、蒸発昇華により気相として基板上に供給し、結晶成膜を行う方法である。

さらに、ＭＢＥは、超高真空環境下での成膜方法であり、成膜チャンバ内に不純物が少なく、他の成膜方法と比較して成膜速度が遅いため、薄膜が結晶性や平坦性、あるいは、膜厚の制御性が他の成膜方法に比べて優れている。

特開平７−５０２６７号公報 特開２００７−２９９９４４号公報

しかしながら、上述のＭＢＥを使用した半導体素子の製法には、以下の問題がある。ＭＢＥは、他の成膜方法と比較して成膜速度が遅く、通常０．１〜１μｍ／ｈｒである。そのため厚膜の形成には適さないという欠点が挙げられ、成膜させる化合物半導体薄膜が厚くなればなるほど、成膜時間の長時間化となり生産性が悪いといえた。このことは、特許文献１に開示及び記載されている。

さらに、特許文献２に開示されているように、IIIV族化合物半導体であるＩｎＳｂの薄膜を赤外線センサで使用する場合、製品として要求される出力特性を満足するには膜に対し垂直方向に光電変換領域を十分な長さを設けて量子効率を大きくする、つまり、化合物半導体薄膜の膜厚が厚いほど好ましい。特許文献２では、その厚みは、少なくとも２．５２μｍ以上必要であると記載されている。

ＭＢＥで、このような厚膜を製造する場合、一般的な成膜速度である１μｍ／ｈｒでは成膜時間だけでも単純に２．５２ｈｒ必要となり、これに諸々製造条件準備等を含んだ、１成膜バッチあたりに要する時間は、５ｈｒ以上必要となる。そのためＴＡＴ（Ｔｕｒｎ Ａｒｏｕｎｄ Ｔｉｍｅ）の遅延や装置占有時間の増加、コストの増加が避けられない。

従って、ネックとなっているＭＢＥでの遅い成膜速度を向上することができれば、これらの課題は解決できる。しかし、ＭＢＥの成膜速度を向上させると電子移動度の低下や、化合物半導体薄膜のロッキングカーブの半値幅（ＦＷＨＭ）の低下、表面粗さの悪化などが起こる。そのため、上記の薄膜特性を悪化させることなく成膜速度の向上を達成した報告はない。

よって現状の課題は、化合物半導体薄膜の電子移動度、ロッキングカーブの半値幅（ＦＷＨＭ）、表面粗さを損なうことなく成膜速度を向上させ、ＴＡＴ（Ｔｕｒｎ Ａｒｏｕｎｄ Ｔｉｍｅ）及びコストを低減させることである。

本発明の目的は、化合物半導体薄膜の電子移動度、ロッキングカーブの半値幅（ＦＷＨＭ）及び表面荒さを劣化させることなく化合物半導体薄膜の成膜速度を向上し、上記問題を解決できる化合物半導体薄膜の製造方法を提供することにある。

本発明者らは、下記式を満足する成膜条件で化合物半導体薄膜の製造を行うことで、化合物半導体薄膜の電子移動度、ロッキングカーブの半値幅（ＦＷＨＭ）及び表面荒さを劣化させることなく化合物半導体薄膜の成膜速度が可能であることを発見し、本発明を完成するに至った。具体的には、以下のとおりである。

上記課題を解決するために、本発明の請求項１に記載の化合物半導体薄膜の製造方法は、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）装置を使用して、ＧａＡｓ基板上に直接、単層のＩｎＳｂ薄膜を成膜する化合物半導体薄膜の製造方法において、 Ｉｎ原料とＳｂ原料を供給して成膜するステップを含み、該ステップにおいて、成膜速度をＡ（μｍ／ｈｒ）、基板温度をＴｓ（℃）、Ｉｎ原料供給量に対するＳｂ原料供給量の比をＢとしたとき、７．２≦Ｂ≦β（Ａ、Ｔｓ）の関係式を満たす条件で成膜することを特徴とし、かつ、β（Ａ、Ｔｓ）＝（１６．３×Ａ^-0.36）×（５．９×１０^-3×Ｔｓ−０．８８）であり、かつ、７．２＜β（Ａ、Ｔｓ）であり、さらに、Ａ＝３、２９０≦Ｔｓ≦３５０、又は、１．５≦Ａ≦８、３２０≦Ｔｓ≦３５０の条件を満たすことを特徴とする。

また、本発明の請求項２に記載の化合物半導体薄膜の製造方法は、請求項１に記載の化合物半導体薄膜の製造方法において、上記化合物半導体薄膜に不純物がドーピングされ、該不純物がＳｎ、Ｓｉ、Ｚｎのいずれかであることを特徴とする。

また、本発明の請求項３に記載の化合物半導体薄膜の製造方法は、請求項１又は２に記載の化合物半導体薄膜の製造方法において、上記化合物半導体薄膜についてのＸ線回折法によるωスキャンにより測定された面方位（４００）の化合物半導体薄膜のロッキングカーブの半値幅（ＦＷＨＭ）が３０００ｓ以下であることを特徴とする。

また、本発明の請求項４に記載の化合物半導体薄膜の製造方法は、請求項１乃至３のいずれか１項に記載の化合物半導体薄膜の製造方法において、５μｍ×５μｍの範囲の表面粗さが２０ｎｍ以下である事を特徴とする。

また、請求項５に記載の化合物半導体薄膜の製造方法は、請求項１乃至４のいずれか１項に記載の化合物半導体薄膜の製造方法において、上記単結晶基板の基板表面の面方位が（１００）である事を特徴とする。

本発明によれば、ＭＢＥ装置を使用して、Ａｌ_xＩｎ_1-xＳｂ薄膜（０≦ｘ≦０．２５）の単層膜もしくは、積層膜を製造する方法において、薄膜の電子移動度、結晶性及び表面粗さを劣化させることなく、成膜速度を一般的な成膜速度である１μｍ／ｈｒに対し８倍の速度まで成膜速度を向上させることが可能な製造方法を提供できる。

本発明の化合物半導体薄膜の製造方法による成膜フローチャートを示す図である。 高い電子移動度を得るためのＳｂ供給量／Ｉｎ供給量幅の成長速度依存性を示す図である。 高い電子移動度を得るためのＳｂ供給量／Ｉｎ供給量幅の基板温度依存性を示す図である。 本発明の一実施の形態に係る結晶成長方法に使用するＭＢＥ装置の構成を示す図である。 化合物半導体薄膜の製造方法により、製造される化合物半導体薄膜の構造を示す図である。

以下、図面を参照して、本発明の実施形態について説明するが、本発明は、以下の形態に限定されない。

図４は、本発明の一実施の形態に係る結晶成長方法に使用するＭＢＥ装置の構成を示す図である。図４において、このＭＢＥ装置４００は、真空蒸着装置の一種であり、図示しない超高真空排気装置に接続された真空容器４０１を備えている。この真空容器の内部には、基板を保持するための基板ホルダ４０２が設けられている。

真空容器４０１には、基板４０３に対向するように複数の原料セル４０４が配設されている。原料セル４０４は、内部に充填された各原料を蒸発もしくは昇華させ分子線として基板に対してそれぞれ照射するものであり、クヌーセンセル（Ｋセル）やバルブセルにより構成されている。

分子線の供給量の調整は、各原料の温度を調整することで行う。モニタリング方法は分子線の圧力（分圧）を備えつけの真空ゲージ４０５で測定することにより行う。

本実施の形態に係る結晶成長方法では、このようなＭＢＥ装置４００を使用し、化合物半導体の結晶を基板の上に成長させる。

また、図５に示すように、本発明の化合物半導体薄膜の製造方法により製造される化合物半導体薄膜５００は、ＧａＡｓ基板もしくはＳｉ基板５０１上に、Ａｌ_xＩｎ_1-xＳｂ薄膜（０≦ｘ≦０．２５）の単層膜もしくは積層膜５０２を堆積させる成膜方法構造である。

また、本発明の化合物半導体薄膜の製造方法において、成膜速度をＡ（μｍ／ｈｒ）、基板温度をＴｓ（℃）、Ｉｎ原料供給量とＡｌ原料供給量との和に対するＳｂ原料供給量の比をＢとしたとき、α（Ａ）≦Ｂ≦β（Ａ、Ｔｓ）の関係式を満たす条件で成膜することを特徴とする化合物半導体薄膜の製造方法であり、α（Ａ）＝７．２、β（Ａ、Ｔｓ）＝（１６．３×Ａ^-0.36）×（５．９×１０^-3×Ｔｓ−０．８８）であり、かつ、α（Ａ）＜β（Ａ、Ｔｓ）、２９０≦Ｔｓ≦３５０、１．５≦Ａ≦８．０の条件を満たす製造方法である。なお、ここでは、Ｉｎ原料と、Ｓｂ原料のみを用いて検討する。

図１に、本発明の化合物半導体多層薄膜の製造方法の実施形態を示す。

請求項１に記載の半絶縁性基板はＧａＡｓ基板であり、面方位は（１００）である。図１の化合物半導体多層薄膜の製造方法１００において、ステップＳ１１０において、上記ＧａＡｓ基板をＭＢＥ準備室へロードする。

続いて、ステップＳ１２０において、上記ＧａＡｓ基板を準備室において２５０℃で６０分加熱する。

続いて、ステップＳ１３０において、上記ＧａＡｓ基板を成長室へロードし、ステップＳ１４０において、Ａｓを照射させながら６００℃以上で１０分以上酸化膜除去処理を行う。

続いて、ステップＳ１５０において、ＧａＡｓ基板を２００℃以上、５００℃以下に降温させる。

続いて、ステップＳ１６０において、成長室の真空度は、１×１０^-5（mbar）以下でＩｎとＳｂの供給を開始し、成膜を行う。

次に、実施例について説明するが、本発明は、以下の実施例に限定されない。

［実施例１］
表１は、本発明の一実施例に係る化合物半導体薄膜の製造方法における成膜条件を示す表である。

表１において、サンプルＡ乃至Ｅは、比較例として試作した通常の成膜速度である１μｍ／ｈｒでの化合物半導体薄膜の成膜条件、ファン・デル・ポー（ｖａｎｄｅｒ Ｐａｕｗ）法による電子移動度の測定結果、Ｘ線回折法によるωスキャンにより測定された面方位（４００）の化合物半導体薄膜のロッキングカーブの半値幅（ＦＷＨＭ）の測定結果、及び、原子間力顕微鏡（ＡＦＭ）により測定された５μｍ×５μｍの範囲の表面荒さの測定結果を記載している。

具体的に説明すると、半絶縁性のＧａＡｓ基板に、ＭＢＥ（分子線エピタキシャル成長）装置を使用して、基板温度３２０℃で膜厚７００ｎｍのＩｎＳｂ活性層を４２分かけて成膜させた化合物半導体薄膜である。

一方、本発明の実施例であるサンプルＦ乃至Ｉは、成膜速度５μｍ／ｈｒの化合物半導体薄膜の成膜条件とファン・デル・ポー（ｖａｎｄｅｒ Ｐａｕｗ）法による電子移動度の測定結果、Ｘ線回折法によるωスキャンにより測定された面方位（４００）の化合物半導体薄膜のロッキングカーブの半値幅（ＦＷＨＭ）の測定結果、及び、原子間力顕微鏡（ＡＦＭ）により測定された５μｍ×５μｍの範囲の表面荒さの測定結果である。

具体的に説明すると、半絶縁性のＧａＡｓ基板に、ＭＢＥ（分子線エピタキシャル成長）装置を使用して、基板温度３２０℃で膜厚７００ｎｍのＩｎＳｂ活性層を８．４分かけて成膜させた化合物半導体薄膜である。

表１からわかるように、比較例であるサンプルＡ乃至Ｅは、成膜速度１μｍ／ｈｒでのＩｎ供給量に対するＳｂ供給量を５．５から２１に変化させている。電子移動度４００００ｃｍ²／Ｖｓ以上の膜特性を得るためには、Ｓｂ供給量に対するＩｎ供給量を７．２から１８．８にする必要があることがわかる。

一方、実施例であるサンプルＦ乃至Ｉは、Ｉｎ供給量に対するＳｂ供給量を５．８から１１．３に変化させた場合、電子移動度が大きく変化している。例えば、Ｉｎ供給量に対するＳｂ供給量を７．０から１１．３に変化させた場合、電子移動度が１８％程度変動してしまっている。電子移動度４００００ｃｍ²／Ｖｓ以上であり、かつＸ線回折法によるωスキャンにより測定された面方位（４００）の化合物半導体薄膜のロッキングカーブの半値幅（ＦＷＨＭ）が５００ｓ以下であり、さらに、５μｍ×５μｍの範囲の表面荒さが１０ｎｍ以下である薄膜を得るためには、Ｉｎ供給量に対するＳｂ供給量を７．２〜９．２にする必要があることがわかる。

このように成膜速度を向上させた場合には、Ｉｎ供給量に対するＳｂ供給量をより狭い範囲内に制御する必要があるが、その狭い制御範囲では電子移動度や化合物半導体薄膜のロッキングカーブの半値幅（ＦＷＨＭ）及び表面荒さの劣化がみられなかった。

この結果から高い電子移動度の膜特性を維持するためのＩｎ供給量に対するＳｂ供給量の最適幅は成長速度によって大きく影響を受けることが判明した。

［実施例２］
実施例１より、成長速度によって、成膜速度１μｍ／ｈｒの膜特性を維持するためのＩｎ供給量に対するＳｂ供給量の最適幅が変わることが判明した。そのため、成膜速度を２μｍ／ｈｒ〜８μｍ／ｈｒまで変化させ、Ｉｎ供給量に対するＳｂ供給量の成長速度による最適幅の変化度合いを検討した。

具体的に説明すると、半絶縁性のＧａＡｓ基板に、ＭＢＥ（分子線エピタキシャル成長）装置を使用して、基板温度３２０℃で、膜厚７００ｎｍのＩｎＳｂ活性層を成膜速度２μｍ／ｈｒ〜８μｍ／ｈｒまで変化させ、電子移動度４００００ｃｍ²／Ｖｓ以上が得られるＩｎ供給量に対するＩｎ供給量の最大値と最小値を調査した。その結果を図２に示す。

図２より、基板温度３２０℃において、成膜速度を向上させつつ、電子移動度を４００００ｃｍ²／Ｖｓ以上を得るためには、Ｉｎ原料供給量に対するＳｂ原料供給量をより狭い範囲にする必要があることがわかった。この実験結果から、電子移動度を４００００ｃｍ²／Ｖｓ以上を得るためには成膜速度をＡ（μｍ／ｈｒ）、Ｉｎ原料供給量に対するＳｂ原料供給量の比をＢとしたとき、Ｉｎ供給量に対するＳｂ供給量が、α（Ａ）≦Ｂ≦β（Ａ）の関係式を満たす必要があることがわかる。（このとき、α(Ａ)＝７．２、β（Ａ）＝（１６．３×Ａ^-0.36）であり、かつα（Ａ）＜β（Ａ）、１．５≦Ａ≦８．０）

また、この関係式を満たす場合、Ｘ線回折法によるωスキャンにより測定された面方位（４００）の化合物半導体薄膜のロッキングカーブの半値幅（ＦＷＨＭ）が５００ｓ以下であり、さらに５μｍ×５μｍの範囲の表面荒さが１０ｎｍ以下であり、成膜速度１μｍ／ｈｒの薄膜の特性と比較しても遜色がない結果であった。

上記の現象は、化合物半導体薄膜にＳｎ、Ｓｉ、Ｚｎ等のドープを行った化合物半導体薄膜を形成しても同様である。

このように、成膜速度を向上させた場合には、Ｉｎ供給量に対するＳｂ供給量をより狭い範囲内に制御する必要があるが、その狭い制御範囲では、電子移動度の劣化がみられない。その範囲は、基板温度３２０℃では成膜速度をＡ（μｍ／ｈｒ）、Ｉｎ原料供給量に対するＳｂ原料供給量の比をＢとしたときα（Ａ）≦Ｂ≦β（Ａ）の関係式を満たす必要があることがわかった。（このとき、α(Ａ)＝７．２、β（Ａ）＝（１６．３×Ａ^-0.36）であり、かつα（Ａ）＜β（Ａ）、１．５≦Ａ≦８．０）

この結果から、Ｉｎ供給量に対するＳｂ供給量をより狭い範囲内に制御することで、ＭＢＥの成膜速度を通常の速度である１μｍ／ｈｒの８倍である８μｍ／ｈｒまで向上させることができることが判明した。

この技術を使用すれば、ＩｎＳｂ薄膜の電子移動度、結晶性及び表面粗さを維持したまま、量産性に優れたＩｎＳｂ薄膜の製造が可能となる。

［実施例３］
実施例１、２より、Ｉｎ供給量に対するＳｂ供給量を適切な範囲に制御することで、ＩｎＳｂ薄膜の電子移動度、結晶性及び表面粗さを維持することができることが判明した。また、一般的にＭＢＥの基板温度が上昇すると、Ｓｂは蒸気圧が比較的高いため、基板に付着しても再蒸発してしまう確率が増えることや、Ｉｎが基板に到達した後の表面の拡散長が増加し、膜の隙間を埋め、高品質な薄膜を生成することができることが知られている。

したがって、基板温度を変化させた場合に、Ｉｎ供給量に対するＳｂ供給量の適切な範囲が変化することが考えられる。そのため、成長速度を３μｍ／ｈｒとし、そのときの基板温度を３００℃〜３４０℃に変化させた場合のＩｎ供給量に対するＳｂ供給量の最大値と最小値を検討した。

具体的に説明すると、半絶縁性のＧａＡｓ基板に、ＭＢＥ（分子線エピタキシャル成長）装置を使用して、成長速度３μｍ／ｈｒで、膜厚７００ｎｍのＩｎＳｂ活性層を基板温度３００℃〜３４０℃で変化させ、電子移動度４００００ｃｍ²／Ｖｓ以上が得られるＩｎ供給量に対するＳｂ供給量の最大値と最小値を検討した。その結果を図３に示す。

図３は、基板温度３２０℃を基準とした場合で、成膜速度３μｍ／ｈｒとし、基板温度を３００℃〜３４０℃で変化させた場合のＩｎ供給量に対するＳｂ供給量の最大値と最小値の変化を表している。

図３より、基板温度が上昇すると、電子移動度４００００ｃｍ²／Ｖｓ以上を得るためのＩｎ供給量に対するＳｂ供給量の最大値が増加することがわかる。よって、電子移動度４００００ｃｍ²／Ｖｓ以上を得るためのＩｎ供給量に対するＳｂ供給量の最大値は基板温度によって変化することが判明した。この実験結果から、実施例２の関係式と組み合わせると成膜速度をＡ（μｍ／ｈｒ）、基板温度をＴｓ（℃）、Ｉｎ原料供給量に対するＳｂ原料供給量をＢとしたとき、α（Ａ）≦Ｂ≦β（Ａ、Ｔｓ）の関係式を満たす条件で成膜する必要があることがわかった。（このとき、α(Ａ)＝７．２、β（Ａ、Ｔｓ）＝（１６．３×Ａ^-0.36）×（５．９×１０^-3×Ｔｓ−０．８８）であり、かつα（Ａ）＜β（Ａ、Ｔｓ）、２９０≦Ｔｓ≦３５０、１．５≦Ａ≦８．０）

このように、基板温度が高い方が電子移動度４００００ｃｍ²／Ｖｓ以上を得るためのＩｎ供給量に対するＳｂ供給量の最大値は増加する傾向である。この理由は、基板温度が高いことによりＩｎが基板に到達した後の薄膜表面の拡散長が増加し、膜の隙間を埋め、高品質な薄膜を生成していることが要因と考えられる。

また、反対に基板温度が低くなると、Ｓｂの再蒸発が減り、余分なＳｂが薄膜表面に多く存在する状態となる。そのため、その余分なＳｂがＩｎの薄膜表面の拡散を妨げてしまい、表面の拡散長が減少してしまう。その結果、膜の隙間を埋めることができず、品質が悪化し、移動度が低下しやすいと考えられる。

上記の現象は、化合物半導体薄膜にＳｎ、Ｓｉ、Ｚｎ等のドープを行った化合物半導体薄膜を形成しても同様である。

この技術を使用すれば、基板温度及びＩｎ供給量に対するＳｂ供給量を適切な範囲に制御することで、ＩｎＳｂ薄膜の電子移動度、結晶性及び表面粗さを維持したまま、量産性に優れたＩｎＳｂ薄膜の製造が可能となる。

Claims (5)

1. ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）装置を使用して、ＧａＡｓ基板上に直接、単層のＩｎＳｂ薄膜を成膜する化合物半導体薄膜の製造方法において、
   Ｉｎ原料とＳｂ原料を供給して成膜するステップを含み、該ステップにおいて、
   成膜速度をＡ（μｍ／ｈｒ）、基板温度をＴｓ（℃）、Ｉｎ原料供給量に対するＳｂ原料供給量の比をＢとしたとき、７．２≦Ｂ≦β（Ａ、Ｔｓ）の関係式を満たす条件で成膜することを特徴とし、
   かつ、β（Ａ、Ｔｓ）＝（１６．３×Ａ^-0.36）×（５．９×１０^-3×Ｔｓ−０．８８）であり、かつ、７．２＜β（Ａ、Ｔｓ）であり、
   さらに、Ａ＝３、２９０≦Ｔｓ≦３５０、又は、１．５≦Ａ≦８、３２０≦Ｔｓ≦３５０の条件を満たすことを特徴とする化合物半導体薄膜の製造方法。
2. 請求項１に記載の化合物半導体薄膜の製造方法において、
   前記化合物半導体薄膜に不純物がドーピングされ、該不純物がＳｎ、Ｓｉ、Ｚｎのいずれかであることを特徴とする化合物半導体薄膜の製造方法。
3. 請求項１又は２に記載の化合物半導体薄膜の製造方法において、
   前記化合物半導体薄膜についてのＸ線回折法によるωスキャンにより測定された面方位（４００）の化合物半導体薄膜のロッキングカーブの半値幅（ＦＷＨＭ）が３０００ｓ以下であることを特徴とする化合物半導体薄膜の製造方法。
4. 請求項１乃至３のいずれか１項に記載の化合物半導体薄膜の製造方法において、
   ５μｍ×５μｍの範囲の表面粗さが２０ｎｍ以下である事を特徴とする化合物半導体薄膜の製造方法。
5. 請求項１乃至４のいずれか１項に記載の化合物半導体薄膜の製造方法において、
   前記基板の基板表面の面方位が（１００）である事を特徴とする化合物半導体膜の製造方法。

Images