JP6557538B2 - 化合物半導体基板、半導体装置及び化合物半導体基板の製造方法 - Google Patents
化合物半導体基板、半導体装置及び化合物半導体基板の製造方法 Download PDFInfo
- Publication number
- JP6557538B2 JP6557538B2 JP2015150899A JP2015150899A JP6557538B2 JP 6557538 B2 JP6557538 B2 JP 6557538B2 JP 2015150899 A JP2015150899 A JP 2015150899A JP 2015150899 A JP2015150899 A JP 2015150899A JP 6557538 B2 JP6557538 B2 JP 6557538B2
- Authority
- JP
- Japan
- Prior art keywords
- insb layer
- insb
- layer
- compound semiconductor
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Chemical Vapour Deposition (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Hall/Mr Elements (AREA)
Description
本発明は、化合物半導体基板、半導体装置及び化合物半導体基板の製造方法に関する。
ＩｎＳｂ薄膜は電子移動度が大きく、ホール素子や磁気センサの材料として適していることが知られている。磁気センサへの応用では高感度、低消費電力かつ低ノイズが必要とされる。言い換えれば、高電子移動度、膜厚が薄いこと、かつ結晶性が良いことが必須となる。これらの電子デバイスにおけるＩｎＳｂ薄膜は電流リークを防ぐために半絶縁基板であるＧａＡｓやＩｎＰ基板上に形成されていた（非特許文献１参照）。
Ｏｈ ｅｔ．ａｌ．著、「Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ」、Ｖｏｌｕｍｅ ６６、１９８９年１０月、ｐ．３６１８−３６２１
非特許文献１のようにＧａＡｓやＩｎＰ基板上にＩｎＳｂ薄膜を形成すると、基板とＩｎＳｂ薄膜との間には大きな格子ミスマッチが存在するため、形成したＩｎＳｂ薄膜中にミスフィット転移や結晶欠陥が大量に生成される。これらの転移や欠陥は余剰電子を生成し、電子移動度を著しく低下させる。またこれらの転移や欠陥は結晶配列を乱すため、結晶性を低下させる。
一般に、基板と薄膜との格子ミスマッチによる欠陥生成は、基板と薄膜との界面近傍で著しい。ＩｎＳｂ薄膜の成長に伴い欠陥密度は減少していくが、欠陥密度が高く電子移動度の低い薄膜下部のＩｎＳｂ層も電気特性に寄与するため、全体としての電子移動度が低下してしまう。ＩｎＳｂ薄膜として数ミクロンオーダーの薄膜を形成すれば界面付近の欠陥による影響は微小になるが、デバイス作製においては現実的でないばかりでなく、膜厚増加による抵抗減少、消費電力増加等の問題も生じる。
また、ＩｎＳｂ薄膜をホール素子や磁気センサなどのデバイスに用いる場合、ＩｎＳｂ薄膜の面内の電気的な異方性が大きいと、検知する磁場の方向によってホール電流の大きさが異なってしまう。この問題を解決するためには、ホール素子の形状を変えて面内の異方性を小さくする必要があり、デバイス設計が複雑になる。
そこで、本発明は、このような事情に鑑みてなされたものであって、ＩｎＳｂ層の厚さが薄くて移動度が高く、デバイス設計を容易にすることが可能な化合物半導体基板と、この化合物半導体基板を用いた半導体装置、及び、化合物半導体基板の製造方法を提供することを目的とする。
そこで、本発明は、このような事情に鑑みてなされたものであって、ＩｎＳｂ層の厚さが薄くて移動度が高く、デバイス設計を容易にすることが可能な化合物半導体基板と、この化合物半導体基板を用いた半導体装置、及び、化合物半導体基板の製造方法を提供することを目的とする。
本発明者らは上記課題を解決するために鋭意検討した結果、以下の化合物半導体基板及び半導体装置及び化合物半導体基板の製造方法により、上記課題を解決できることを見出し、本発明を完成させた。
即ち、本発明の一態様に係る化合物半導体基板は、基板と、前記基板上に形成されたＩｎＳｂ層と、を備え、前記ＩｎＳｂ層の膜厚は１０［ｎｍ］以上、６００［ｎｍ］以下であり、前記ＩｎＳｂ層のＸ線回折によるωスキャンロッキングカーブ測定から算出される半値幅ＦＷＨＭは、下記式（１）で算出される範囲であり、前記ＩｎＳｂ層のＶａｎ ｄｅｒ Ｐａｕｗ法によるホール測定で算出される電気抵抗の面内異方性は１以上、１．３以下であることを特徴とする。
即ち、本発明の一態様に係る化合物半導体基板は、基板と、前記基板上に形成されたＩｎＳｂ層と、を備え、前記ＩｎＳｂ層の膜厚は１０［ｎｍ］以上、６００［ｎｍ］以下であり、前記ＩｎＳｂ層のＸ線回折によるωスキャンロッキングカーブ測定から算出される半値幅ＦＷＨＭは、下記式（１）で算出される範囲であり、前記ＩｎＳｂ層のＶａｎ ｄｅｒ Ｐａｕｗ法によるホール測定で算出される電気抵抗の面内異方性は１以上、１．３以下であることを特徴とする。
３７０［ａｒｃｓｅｃ］≦ＦＷＨＭ［ａｒｃｓｅｃ］≦−３００×ｌｎ（ｔ）＋１６６０［ａｒｃｓｅｃ］・・・（１）
（ｔ＝ＩｎＳｂ層の膜厚［ｎｍ］）
本発明の一態様に係る半導体装置は、上記の化合物半導体基板と、前記化合物半導体基板に形成された素子と、を備え、前記ＩｎＳｂ層は、前記素子の少なくとも一部として機能する活性層であることを特徴とする。
（ｔ＝ＩｎＳｂ層の膜厚［ｎｍ］）
本発明の一態様に係る半導体装置は、上記の化合物半導体基板と、前記化合物半導体基板に形成された素子と、を備え、前記ＩｎＳｂ層は、前記素子の少なくとも一部として機能する活性層であることを特徴とする。
本発明の一態様に係る化合物半導体基板の製造方法は、電気抵抗率が１×１０５Ωｃｍ以上の基板を用意する工程と、前記基板の温度を２６０℃以上、３６０℃以下に保持した状態で、有機金属気相成長法を用いて前記基板上にＩｎ原料とＳｂ原料とを供給して第１のＩｎＳｂ層を成長させる工程と、前記基板の温度を２６０℃以上、３６０℃以下に保持した状態で、有機金属気相成長法を用いて前記第１のＩｎＳｂ層上にＩｎ原料とＳｂ原料とを交互に供給して第２のＩｎＳｂ層を成長させる工程と、を備えることを特徴とする。
本発明の一態様によれば、ＩｎＳｂ層の厚さが薄くて移動度が高く、デバイス設計を容易にすることが可能な化合物半導体基板と、この化合物半導体基板を用いた半導体装置とを実現することができる。
以下、本発明を実施するための形態（以下、本実施形態と称する）について詳細に説明する。
＜化合物半導体基板＞
本実施形態に係る化合物半導体基板は、基板と、基板上に形成されたＩｎＳｂ層とを備える。ＩｎＳｂ層の膜厚は１０［ｎｍ］以上、６００［ｎｍ］以下である。ＩｎＳｂ層のＸ線回折によるωスキャンロッキングカーブ測定から算出される半値幅ＦＷＨＭは、下記式（１）で算出される範囲である。また、ＩｎＳｂ層のＶａｎ ｄｅｒ Ｐａｕｗ法によるホール測定で算出される電気抵抗の面内異方性は１以上１．３以下である。
３７０［ａｒｃｓｅｃ］≦ＦＷＨＭ［ａｒｃｓｅｃ］≦−３００×ｌｎ（ｔ）＋１６６０［ａｒｃｓｅｃ］・・・（１）
（ｔ＝ＩｎＳｂ層の膜厚［ｎｍ］）
これにより、結晶性が良好で、かつ薄く、面内の電気的な異方性が小さく、高移動度な化合物半導体基板が実現される。
＜化合物半導体基板＞
本実施形態に係る化合物半導体基板は、基板と、基板上に形成されたＩｎＳｂ層とを備える。ＩｎＳｂ層の膜厚は１０［ｎｍ］以上、６００［ｎｍ］以下である。ＩｎＳｂ層のＸ線回折によるωスキャンロッキングカーブ測定から算出される半値幅ＦＷＨＭは、下記式（１）で算出される範囲である。また、ＩｎＳｂ層のＶａｎ ｄｅｒ Ｐａｕｗ法によるホール測定で算出される電気抵抗の面内異方性は１以上１．３以下である。
３７０［ａｒｃｓｅｃ］≦ＦＷＨＭ［ａｒｃｓｅｃ］≦−３００×ｌｎ（ｔ）＋１６６０［ａｒｃｓｅｃ］・・・（１）
（ｔ＝ＩｎＳｂ層の膜厚［ｎｍ］）
これにより、結晶性が良好で、かつ薄く、面内の電気的な異方性が小さく、高移動度な化合物半導体基板が実現される。
また 本実施形態に係る化合物半導体基板は、基板とＩｎＳｂ層の間に、基板とＩｎＳｂ層との格子不整合を緩和するバッファ層をさらに備えてもよい。これにより、基板とＩｎＳｂ層との格子不整合が緩和され、ＩｎＳｂ層の結晶性が向上する。
また、本実施形態に係る化合物半導体基板において、ＩｎＳｂ層は、第１のＩｎＳｂ層と、第１のＩｎＳｂ層上に形成された第２のＩｎＳｂ層と、を有してもよい。第２のＩｎＳｂ層は、第２のＩｎＳｂ層の厚さ方向に向かってＩｎ単原子層とＳｂ単原子層とが交互に繰り返し配置された構造を有してもよい。これにより、ＩｎＳｂ結晶が一層から複数層ずつ成長し、膜厚が薄い場合にも結晶性の優れた第２のＩｎＳｂ層を実現することができる。なお、単原子層とは、原子１個の厚さで形成された層のことを意味する。
また、本実施形態に係る化合物半導体基板において、ＩｎＳｂ層は、第１のＩｎＳｂ層と、第１のＩｎＳｂ層上に形成された第２のＩｎＳｂ層と、を有してもよい。第２のＩｎＳｂ層は、第２のＩｎＳｂ層の厚さ方向に向かってＩｎ単原子層とＳｂ単原子層とが交互に繰り返し配置された構造を有してもよい。これにより、ＩｎＳｂ結晶が一層から複数層ずつ成長し、膜厚が薄い場合にも結晶性の優れた第２のＩｎＳｂ層を実現することができる。なお、単原子層とは、原子１個の厚さで形成された層のことを意味する。
［基板］
本実施形態に係る化合物半導体基板において、基板としては、ＩｎＳｂ層を形成可能なものであれば特に制限されない。ＩｎＳｂ層を各種電子デバイスに応用する際の絶縁性を確保する観点から、電気抵抗率が１×１０５Ωｃｍ以上の基板であることが好ましい。基板は、結晶性が良好なＩｎＳｂ層を形成する観点から、ＩｎＳｂと同じ結晶対称性を有する基板であることが好ましく、さらに安価かつ大型の基板が入手しやすいことからＧａＡｓ、Ｓｉ、ＩｎＡｓまたはＧａＳｂのいずれか一つで構成される基板であることが好ましい。
本実施形態に係る化合物半導体基板において、基板としては、ＩｎＳｂ層を形成可能なものであれば特に制限されない。ＩｎＳｂ層を各種電子デバイスに応用する際の絶縁性を確保する観点から、電気抵抗率が１×１０５Ωｃｍ以上の基板であることが好ましい。基板は、結晶性が良好なＩｎＳｂ層を形成する観点から、ＩｎＳｂと同じ結晶対称性を有する基板であることが好ましく、さらに安価かつ大型の基板が入手しやすいことからＧａＡｓ、Ｓｉ、ＩｎＡｓまたはＧａＳｂのいずれか一つで構成される基板であることが好ましい。
［ＩｎＳｂ層］
本実施形態に係る化合物半導体基板において、ＩｎＳｂ層は、膜厚が１０ｎｍ以上、６００ｎｍ以下である。このＩｎＳｂ層のＸ線回折によるωスキャンロッキングカーブ測定から算出される半値幅ＦＷＨＭは、下記式（１）で算出される範囲である。また、このＩｎＳｂ層のＶａｎ ｄｅｒ Ｐａｕｗ法によるホール測定で算出される電気抵抗の面内異方性は、１以上１．３以下である。
３７０≦ＦＷＨＭ［ａｒｃｓｅｃ］≦−３００×ｌｎ（ｔ）＋１６６０［ａｒｃｓｅｃ］・・・（１）
（ｔ＝ＩｎＳｂ層の膜厚［ｎｍ］）
本実施形態に係る化合物半導体基板において、ＩｎＳｂ層は、膜厚が１０ｎｍ以上、６００ｎｍ以下である。このＩｎＳｂ層のＸ線回折によるωスキャンロッキングカーブ測定から算出される半値幅ＦＷＨＭは、下記式（１）で算出される範囲である。また、このＩｎＳｂ層のＶａｎ ｄｅｒ Ｐａｕｗ法によるホール測定で算出される電気抵抗の面内異方性は、１以上１．３以下である。
３７０≦ＦＷＨＭ［ａｒｃｓｅｃ］≦−３００×ｌｎ（ｔ）＋１６６０［ａｒｃｓｅｃ］・・・（１）
（ｔ＝ＩｎＳｂ層の膜厚［ｎｍ］）
（半値幅ＦＷＨＭの定義）
ここでいう半値幅ＦＷＨＭとは、化合物半導体基板上のＩｎＳｂ層の主面に対し、Ｘ線回折によるωスキャンロッキングカーブを測定したとき、ピークトップ（すなわち、測定された回折強度のピーク値）から回折強度が半分になる角度幅のことである。
ここでいう半値幅ＦＷＨＭとは、化合物半導体基板上のＩｎＳｂ層の主面に対し、Ｘ線回折によるωスキャンロッキングカーブを測定したとき、ピークトップ（すなわち、測定された回折強度のピーク値）から回折強度が半分になる角度幅のことである。
（面内異方性の定義）
ここでいう面内異方性とは、Ｖａｎ ｄｅｒ Ｐａｕｗ法によってＩｎＳｂを電気測定したときに得られる値である。ある一定の電流を基板に対して基板平面上のある方向（Ｘ方向）と基板平面内でそれに垂直な方向（Ｙ方向）とにそれぞれ印加し、それぞれの方向で電圧を測定する。そのようにして得られた電圧のうち、絶対値の大きい方の電圧を分子、絶対値の小さな方の電圧を分母としたときに、その両者の比を面内異方性と定義している。つまり面内異方性は、ここでは１以上の値として定義されている。
ここでいう面内異方性とは、Ｖａｎ ｄｅｒ Ｐａｕｗ法によってＩｎＳｂを電気測定したときに得られる値である。ある一定の電流を基板に対して基板平面上のある方向（Ｘ方向）と基板平面内でそれに垂直な方向（Ｙ方向）とにそれぞれ印加し、それぞれの方向で電圧を測定する。そのようにして得られた電圧のうち、絶対値の大きい方の電圧を分子、絶対値の小さな方の電圧を分母としたときに、その両者の比を面内異方性と定義している。つまり面内異方性は、ここでは１以上の値として定義されている。
すなわち、Ｖ１は、Ｘ方向に一定電流を印加したときにＸ方向で得られる電圧値、また、Ｖ２は、Ｙ方向に一定電流を印加したときにＹ方向で得られる電圧値としたときに、Ｖ１とＶ２の比が面内異方性となる。Ｖ１、Ｖ２の絶対値の大きい方を分子とするため、面内異方性は１以上の値となる。
また本実施形態に係る化合物半導体基板において、ＩｎＳｂ層は、原子間力顕微鏡（ＡＦＭ）による測定（以下、ＡＭＦ測定）から算出される表面二乗粗さが、０．２ｎｍ以上、１．５ｎｍ以下であってもよい。ＩｎＳｂ層の表面二乗粗さが上述した範囲にあることで、光デバイスへの応用適合性が高まる。
また本実施形態に係る化合物半導体基板において、ＩｎＳｂ層は、原子間力顕微鏡（ＡＦＭ）による測定（以下、ＡＭＦ測定）から算出される表面二乗粗さが、０．２ｎｍ以上、１．５ｎｍ以下であってもよい。ＩｎＳｂ層の表面二乗粗さが上述した範囲にあることで、光デバイスへの応用適合性が高まる。
（表面二乗粗さの定義）
ここでいう表面二乗粗さとは、原子間力顕微鏡（ＡＦＭ）測定における表面観察から算出される値である。表面二乗粗さは、二乗平均粗さ（Ｒｍｓ）と同じ意味である。ここでＡＦＭ測定は、基板内の５μｍ×５μｍのエリアで測定を行う。
また本実施形態の化合物半導体基板において、ＩｎＳｂ層は、当該化合物半導体基板に形成される素子の少なくとも一部として機能する活性層であってもよい。結晶性の優れたＩｎＳｂ層を活性層として用いることで、高特性の半導体装置を得ることが可能となる。
ここでいう表面二乗粗さとは、原子間力顕微鏡（ＡＦＭ）測定における表面観察から算出される値である。表面二乗粗さは、二乗平均粗さ（Ｒｍｓ）と同じ意味である。ここでＡＦＭ測定は、基板内の５μｍ×５μｍのエリアで測定を行う。
また本実施形態の化合物半導体基板において、ＩｎＳｂ層は、当該化合物半導体基板に形成される素子の少なくとも一部として機能する活性層であってもよい。結晶性の優れたＩｎＳｂ層を活性層として用いることで、高特性の半導体装置を得ることが可能となる。
ここで、後述のバッファ層としてＩｎＳｂを用いる場合は、バッファ層のＩｎＳｂも含め、ＩｎＳｂ層として定義する。またバッファ層としてＩｎＳｂ以外の材料を用いる場合には、その上に形成されるＩｎＳｂのみをＩｎＳｂ層として定義する。ＩｎＳｂ層の膜厚としては、１０ｎｍ以上、６００ｎｍ以下であれば本実施形態の効果を奏するが、膜厚の下限としては、ＩｎＳｂ層の表面二乗粗さを改善する観点から、５８ｎｍ以上の範囲が好ましく、１１１ｎｍ以上の範囲がより好ましく、１１６ｎｍ以上の範囲がさらに好ましい。
ＩｎＳｂ層の表面二乗粗さが小さい程、ＩｎＳｂ層上にさらに化合物半導体層を形成する際に、優れた膜特性の化合物半導体層を形成することができるため好ましい。膜厚の上限としては、同じ膜厚で比較した際に、従来技術によって形成されるＩｎＳｂ層と比べて結晶性及び異方性がより改善するという観点から、５８０ｎｍ以下の範囲が好ましく、３８０ｎｍ以下の範囲がより好ましく、２９０ｎｍ以下の範囲がさらに好ましい。
［バッファ層］
本実施形態に係る化合物半導体基板において、バッファ層は、格子不整合を緩和する観点から、ＩｎＳｂであることが好ましい。バッファ層の膜厚に特に制限はないが、全体の膜厚を薄く保つという観点からは、５ｎｍ以上、３０ｎｍ以下であることが好ましい。
［応用］
ＩｎＳｂ化合物半導体層上にさらに複数の化合物半導体、保護膜または電極を形成することも可能である。この場合、化合物半導体として物質は特に制限されない。またドーピングに関しても特に制限はされない。
本実施形態に係る化合物半導体基板において、バッファ層は、格子不整合を緩和する観点から、ＩｎＳｂであることが好ましい。バッファ層の膜厚に特に制限はないが、全体の膜厚を薄く保つという観点からは、５ｎｍ以上、３０ｎｍ以下であることが好ましい。
［応用］
ＩｎＳｂ化合物半導体層上にさらに複数の化合物半導体、保護膜または電極を形成することも可能である。この場合、化合物半導体として物質は特に制限されない。またドーピングに関しても特に制限はされない。
［断面構造の具体例］
次に、本実施形態に係る化合物半導体基板の断面構造の具体例を、添付図面を参照して説明する。なお、以下に説明する各図において、同一の構成を有する部分には同一の符号を付し、その繰り返しの説明は省略する。また、各図は模式的なものであり、各層の厚さは現実のものとは異なり、各層の厚さの比率も現実のものとは異なる場合がある。具体的な厚さと寸法は、本実施形態や実施例の説明を参酌して判断すべきものである。
次に、本実施形態に係る化合物半導体基板の断面構造の具体例を、添付図面を参照して説明する。なお、以下に説明する各図において、同一の構成を有する部分には同一の符号を付し、その繰り返しの説明は省略する。また、各図は模式的なものであり、各層の厚さは現実のものとは異なり、各層の厚さの比率も現実のものとは異なる場合がある。具体的な厚さと寸法は、本実施形態や実施例の説明を参酌して判断すべきものである。
図１は、本実施形態に係る化合物半導体基板１００の第１の構成例を示す断面図である。
図１に示すように、本実施形態に係る化合物半導体基板は、基板１と、基板１上に形成されたＩｎＳｂ層１０とを備える。また、ＩｎＳｂ層１０は、第１のＩｎＳｂ層１１と、第１のＩｎＳｂ層１１上に形成された第２のＩｎＳｂ層１２とを備える。ＩｎＳｂ層１０の膜厚は１０［ｎｍ］以上、６００［ｎｍ］以下である。ＩｎＳｂ層１０のＸ線回折によるωスキャンロッキングカーブ測定から算出される半値幅ＦＷＨＭは、上述の式（１）で算出される範囲である。また、ＩｎＳｂ層１０のＶａｎ ｄｅｒ Ｐａｕｗ法によるホール測定で算出される電気抵抗の面内異方性は１以上１．３以下である。
図１に示すように、本実施形態に係る化合物半導体基板は、基板１と、基板１上に形成されたＩｎＳｂ層１０とを備える。また、ＩｎＳｂ層１０は、第１のＩｎＳｂ層１１と、第１のＩｎＳｂ層１１上に形成された第２のＩｎＳｂ層１２とを備える。ＩｎＳｂ層１０の膜厚は１０［ｎｍ］以上、６００［ｎｍ］以下である。ＩｎＳｂ層１０のＸ線回折によるωスキャンロッキングカーブ測定から算出される半値幅ＦＷＨＭは、上述の式（１）で算出される範囲である。また、ＩｎＳｂ層１０のＶａｎ ｄｅｒ Ｐａｕｗ法によるホール測定で算出される電気抵抗の面内異方性は１以上１．３以下である。
図２は、本実施形態に係る化合物半導体基板１００の第２の構成例を示す断面図である。図２に示すように、本実施形態に係る化合物半導体基板は、基板１とＩｎＳｂ層１０との間に、基板１とＩｎＳｂ層１０との格子不整合を緩和するバッファ層５を備えている。
図３は、第２のＩｎＳｂ層１２の構成例を示す断面図である。図３に示すように、第２のＩｎＳｂ層１２は、例えば、Ｉｎ単原子層１２ａとＳｂ単原子層１２ｂとが交互に繰り返し成長した構造を有する。
図３は、第２のＩｎＳｂ層１２の構成例を示す断面図である。図３に示すように、第２のＩｎＳｂ層１２は、例えば、Ｉｎ単原子層１２ａとＳｂ単原子層１２ｂとが交互に繰り返し成長した構造を有する。
＜化合物半導体基板の製造方法＞
次に、本実施形態の化合物半導体層の製造方法について説明する。
本実施形態に係る化合物半導体基板の製造方法は、電気抵抗率が１×１０５Ωｃｍ以上の基板を用意する工程と、基板の温度を２６０℃以上、３６０℃以下に保持した状態で、有機金属気相成長法を用いて基板上にＩｎ原料とＳｂ原料とを供給して第１のＩｎＳｂ層を成長させる工程と、基板の温度を２６０℃以上、３６０℃以下に保持した状態で、有機金属気相成長法を用いて第１のＩｎＳｂ層上にＩｎ原料とＳｂ原料とを交互に供給して第２のＩｎＳｂ層を成長させる工程と、を備える。
次に、本実施形態の化合物半導体層の製造方法について説明する。
本実施形態に係る化合物半導体基板の製造方法は、電気抵抗率が１×１０５Ωｃｍ以上の基板を用意する工程と、基板の温度を２６０℃以上、３６０℃以下に保持した状態で、有機金属気相成長法を用いて基板上にＩｎ原料とＳｂ原料とを供給して第１のＩｎＳｂ層を成長させる工程と、基板の温度を２６０℃以上、３６０℃以下に保持した状態で、有機金属気相成長法を用いて第１のＩｎＳｂ層上にＩｎ原料とＳｂ原料とを交互に供給して第２のＩｎＳｂ層を成長させる工程と、を備える。
また、第２のＩｎＳｂ層を成長させる工程では、Ｉｎ原料の供給量を３×１０−７ｍｏｌ／回以上、１．５×１０−５ｍｏｌ／回以下とし、Ｓｂ原料の供給量を３×１０−７ｍｏｌ／回以上、６×１０−６ｍｏｌ／回以下としてもよい。
また、第２のＩｎＳｂ層を成長させる工程では、Ｉｎ原料の供給時間を１秒／回以上、１２秒／回以下とし、Ｓｂ原料の供給時間を１秒／回以上、１．５秒／回以下としてもよい。
また、第２のＩｎＳｂ層を成長させる工程では、Ｉｎ原料の供給時間を１秒／回以上、１２秒／回以下とし、Ｓｂ原料の供給時間を１秒／回以上、１．５秒／回以下としてもよい。
また、基板はＧａＡｓ、Ｓｉ、ＩｎＡｓまたはＧａＳｂのいずれか一つであってもよい。以下でより詳細に説明する。
有機金属気相成長（ＭＯＣＶＤ）装置を用いて、電気抵抗率が１×１０５Ωｃｍ以上の基板の温度（以下、基板温度）を２６０℃以上、３６０℃以下に保持した状態で、この基板上にＩｎ原料とＳｂ原料とを供給して第１のＩｎＳｂ層を成長させる。ここで基板温度とは、パイロメーターによって測定した化合物半導体基板表面の温度である。
有機金属気相成長（ＭＯＣＶＤ）装置を用いて、電気抵抗率が１×１０５Ωｃｍ以上の基板の温度（以下、基板温度）を２６０℃以上、３６０℃以下に保持した状態で、この基板上にＩｎ原料とＳｂ原料とを供給して第１のＩｎＳｂ層を成長させる。ここで基板温度とは、パイロメーターによって測定した化合物半導体基板表面の温度である。
第１のＩｎＳｂ層の成膜に用いる原料は特に制限されないが、ＩｎＳｂの原料として、トリメチルインジウム（ＴＭＩｎ）、トリスジメチルアミノアンチモン（ＴＤＭＡＳｂ）などを用いることが可能である。トリメチルインジウム（ＴＭＩｎ）はＩｎ原料の一例であり、トリスジメチルアミノアンチモン（ＴＤＭＡＳｂ）はＳｂ原料の一例である。原料キャリアガスに特に制限はないが、不純物を含まない観点から純度が保障された水素または窒素を用いることが好ましい。
次に、第１のＩｎＳｂ層が形成された基板をＭＯＣＶＤ装置内にそのまま保持し、かつ、基板温度を２６０℃以上３６０℃以下に保持した状態で、第１のＩｎＳｂ層上にＩｎ原料とＳｂ原料を交互に供給し、第２のＩｎＳｂ層を成長させる。第２のＩｎＳｂ層を成長させる際に、Ｉｎ原料とＳｂ原料とを交互に供給することで、第１のＩｎＳｂ層上にＩｎ原子とＳｂ原子とを交互に、単原子層ずつ成長させることが可能となる。すなわち、Ｉｎ単原子層とＳｂ単原子層とを一層ずつ交互に、厚さ方向に成長させることができる。この交互の成長を繰り返すことにより、ＩｎＳｂ結晶を一層ずつ成長させることができ、膜厚が薄い場合にも結晶性の優れたＩｎＳｂ層の化合物半導体層を得ることができる。
第１のＩｎＳｂ層と同様、第２のＩｎＳｂ層の成膜に用いる原料は特に制限されないが、ＩｎＳｂの原料として、トリメチルインジウム（ＴＭＩｎ）、トリスジメチルアミノアンチモン（ＴＤＭＡＳｂ）などを用いることが可能である。トリメチルインジウム（ＴＭＩｎ）はＩｎ原料の一例であり、トリスジメチルアミノアンチモン（ＴＤＭＡＳｂ）はＳｂ原料の一例である。原料キャリアガスに特に制限はないが、不純物を含まない観点から純度が保障された水素または窒素を用いることが好ましい。
また、第２のＩｎＳｂ層を成長させる際に、Ｉｎ原料の供給量は３×１０−７ｍｏｌ／回以上、１．５×１０−５ｍｏｌ／回以下であり、Ｓｂ原料の供給量は３×１０−７ｍｏｌ／回以上、６×１０−６ｍｏｌ／回以下であってもよい。また、Ｉｎ原料とＳｂ原料とを交互に供給する際に、その切り替え時には数秒間〜数十秒間程度のインターバルをとってもよい。インターバルの期間を設けることで、配管中の原料ガスが完全にパージされ、ＩｎおよびＳｂの独立供給が可能となる。それにより高品質なＩｎＳｂの成膜が可能となる。
（供給量の限定による効果）
Ｉｎ原料およびＳｂ原料の各供給量を３×１０−７ｍｏｌ／回より小さくすると、マスフローコントローラー（ＭＦＣ）による供給量の制御が困難になる。また、Ｉｎ原料及びＳｂ原料の各供給量をそれぞれ１．５×１０−５ｍｏｌ／回および６×１０−６ｍｏｌ／回より大きくすると、ＩｎおよびＳｂのドロップレットが発生し、白濁膜となり、結晶性および表面粗さが悪化する。第２のＩｎＳｂ層を成長させる際に、Ｉｎ原料の供給時間は１秒／回以上、１２秒／回以下、Ｓｂ原料の供給時間は１秒／回以上、１．５秒／回以下であってもよい。
Ｉｎ原料およびＳｂ原料の各供給量を３×１０−７ｍｏｌ／回より小さくすると、マスフローコントローラー（ＭＦＣ）による供給量の制御が困難になる。また、Ｉｎ原料及びＳｂ原料の各供給量をそれぞれ１．５×１０−５ｍｏｌ／回および６×１０−６ｍｏｌ／回より大きくすると、ＩｎおよびＳｂのドロップレットが発生し、白濁膜となり、結晶性および表面粗さが悪化する。第２のＩｎＳｂ層を成長させる際に、Ｉｎ原料の供給時間は１秒／回以上、１２秒／回以下、Ｓｂ原料の供給時間は１秒／回以上、１．５秒／回以下であってもよい。
（供給時間の限定による効果）
Ｉｎ原料およびＳｂ原料の供給時間を１秒より小さくすると、エアバルブの開閉制御が困難になる。またＩｎまたはＳｂの供給時間をそれぞれ１２秒または１．５秒より大きくするとＩｎおよびＳｂのドロップレットが発生し、白濁膜となり、結晶性および表面粗さが悪化する。
Ｉｎ原料およびＳｂ原料の供給時間を１秒より小さくすると、エアバルブの開閉制御が困難になる。またＩｎまたはＳｂの供給時間をそれぞれ１２秒または１．５秒より大きくするとＩｎおよびＳｂのドロップレットが発生し、白濁膜となり、結晶性および表面粗さが悪化する。
＜半導体装置＞
また、本実施形態に係る化合物半導体基板を用いて半導体装置を作製してもよく、その場合は、化合物半導体基板のＩｎＳｂ層を活性層としてもよい。ＩｎＳｂ層を活性層とする半導体装置の具体例としては、磁気センサやホール素子や赤外線センサ素子等が挙げられる。いずれも公知の方法を用いて作製することが可能である。結晶性が良好で、かつ薄く、面内の電気的な異方性が小さく、高移動度な化合物半導体基板を用いているため、高特性の半導体装置を得ることが可能である。
また、本実施形態に係る化合物半導体基板を用いて半導体装置を作製してもよく、その場合は、化合物半導体基板のＩｎＳｂ層を活性層としてもよい。ＩｎＳｂ層を活性層とする半導体装置の具体例としては、磁気センサやホール素子や赤外線センサ素子等が挙げられる。いずれも公知の方法を用いて作製することが可能である。結晶性が良好で、かつ薄く、面内の電気的な異方性が小さく、高移動度な化合物半導体基板を用いているため、高特性の半導体装置を得ることが可能である。
［断面構造の具体例］
図４は、本実施形態に係る半導体装置２００の構成例を示す断面図である。
図４に示すように、この半導体装置２００は、化合物半導体基板１００と、この化合物半導体基板１００に形成された素子１５０とを備える。素子１５０は、例えばホール素子であり、その上面側に複数の電極１５１を有する。化合物半導体基板１００が有するＩｎＳｂ層１０は、この素子１５０の少なくとも一部として機能する活性層（例えば、感磁層）である。
図４は、本実施形態に係る半導体装置２００の構成例を示す断面図である。
図４に示すように、この半導体装置２００は、化合物半導体基板１００と、この化合物半導体基板１００に形成された素子１５０とを備える。素子１５０は、例えばホール素子であり、その上面側に複数の電極１５１を有する。化合物半導体基板１００が有するＩｎＳｂ層１０は、この素子１５０の少なくとも一部として機能する活性層（例えば、感磁層）である。
＜実施形態の効果＞
本実施形態によれば、ＩｎＳｂ層１０は厚さが薄いため、ＩｎＳｂ層１０の電気抵抗を低くすることができ、低消費電力化が可能である。また、ＩｎＳｂ層１０は、結晶性が良好であるため移動度が高い。さらに、ＩｎＳｂ層１０は電気的な異方性が小さいため、ＩｎＳｂ層１０の少なくとも一部が活性層として機能する素子の形状を変えて、面内の異方性を小さくする必要がない。このため、デバイス設計が容易である。
本実施形態によれば、ＩｎＳｂ層１０は厚さが薄いため、ＩｎＳｂ層１０の電気抵抗を低くすることができ、低消費電力化が可能である。また、ＩｎＳｂ層１０は、結晶性が良好であるため移動度が高い。さらに、ＩｎＳｂ層１０は電気的な異方性が小さいため、ＩｎＳｂ層１０の少なくとも一部が活性層として機能する素子の形状を変えて、面内の異方性を小さくする必要がない。このため、デバイス設計が容易である。
このように、本実施形態によれば、ＩｎＳｂ層の厚さが薄くて移動度が高く、デバイス設計を容易にすることが可能な化合物半導体基板１００と、この化合物半導体基板１００を用いた半導体装置２００とを実現することができる。
以下、本発明の実施例と、比較例とについてそれぞれ説明する。
［実施例１］
４インチの半絶縁ＧａＡｓ基板を用意した。この半絶縁ＧａＡｓ基板の電気抵抗率は８×１０７Ωｃｍである。この半絶縁ＧａＡｓ基板上に、表面温度を３４０℃に保ちながらＩｎＳｂの原料としてトリメチルインジウム（ＴＭＩｎ）、トリスジメチルアミノアンチモン（ＴＤＭＡＳｂ）を用いて、第１のＩｎＳｂ層を形成した。ＴＭＩｎはＩｎ原料であり、ＴＤＭＡＳｂはＳｂ原料である。この第１のＩｎＳｂ層の形成には、ＭＯＣＶＤ装置を用いた。この第１のＩｎＳｂ層の膜厚は、蛍光Ｘ線分析装置（ＸＲＦ）による測定（以下、ＸＲＦ測定）によるファンダメンタルパラメーター法（ＦＰ法）から２０ｎｍであった。
［実施例１］
４インチの半絶縁ＧａＡｓ基板を用意した。この半絶縁ＧａＡｓ基板の電気抵抗率は８×１０７Ωｃｍである。この半絶縁ＧａＡｓ基板上に、表面温度を３４０℃に保ちながらＩｎＳｂの原料としてトリメチルインジウム（ＴＭＩｎ）、トリスジメチルアミノアンチモン（ＴＤＭＡＳｂ）を用いて、第１のＩｎＳｂ層を形成した。ＴＭＩｎはＩｎ原料であり、ＴＤＭＡＳｂはＳｂ原料である。この第１のＩｎＳｂ層の形成には、ＭＯＣＶＤ装置を用いた。この第１のＩｎＳｂ層の膜厚は、蛍光Ｘ線分析装置（ＸＲＦ）による測定（以下、ＸＲＦ測定）によるファンダメンタルパラメーター法（ＦＰ法）から２０ｎｍであった。
この第１のＩｎＳｂ層上に、表面温度を３６０℃に保ちながら、ＩｎＳｂの原料としてＴＭＩｎ、ＴＤＭＡＳｂを用いて、ＩｎとＳｂとを交互に供給し、第２のＩｎＳｂ層を形成した。この第２のＩｎＳｂ層の形成には、ＭＯＣＶＤ装置を用いた。ＴＭＩｎの供給量は２．４３×１０−６ｍｏｌ／回、１回あたりの供給時間は３秒とした、またＴＤＭＡＳｂの供給量は２．９５×１０−６ｍｏｌ／回、１回あたりの供給時間は１秒とした。ＴＭＩｎとＴＤＭＡＳｂとをそれぞれ１回ずつ供給することを、交互供給の１サイクルとしたとき、実施例１ではこの交互供給を１８０サイクル行った。ＴＭＩｎの供給とＴＤＭＡＳｂの供給との切り替え時には、１秒間のインターバルをとった。このようにして形成された化合物半導体層のＸＲＦ測定を行い、ＦＰ法から算出したＩｎＳｂ層全体の膜厚は５５ｎｍであった。
［実施例２］
第２のＩｎＳｂ層を形成する際に表面温度を３４０℃にし、交互供給回数を２１５回にした以外は実施例１と同様の方法で化合物半導体基板を作製した。ＸＲＦ測定から、ＩｎＳｂ層全体の膜厚は４９ｎｍであった。このようにして形成された試料に対してＶａｎ ｄｅｒ Ｐａｕｗ法によるホール測定を行った結果、２３５０ｃｍ２／Ｖｓの電子移動度、Ｖ１／Ｖ２＝１．３の面内異方性が得られた。同様にＸ線回折測定を行い、結晶性を算出したところ、５２０ａｒｃｓｅｃが得られた。またＡＦＭによる表面測定を行った結果、表面二乗粗さが０．８ｎｍであった。
第２のＩｎＳｂ層を形成する際に表面温度を３４０℃にし、交互供給回数を２１５回にした以外は実施例１と同様の方法で化合物半導体基板を作製した。ＸＲＦ測定から、ＩｎＳｂ層全体の膜厚は４９ｎｍであった。このようにして形成された試料に対してＶａｎ ｄｅｒ Ｐａｕｗ法によるホール測定を行った結果、２３５０ｃｍ２／Ｖｓの電子移動度、Ｖ１／Ｖ２＝１．３の面内異方性が得られた。同様にＸ線回折測定を行い、結晶性を算出したところ、５２０ａｒｃｓｅｃが得られた。またＡＦＭによる表面測定を行った結果、表面二乗粗さが０．８ｎｍであった。
［実施例３］
第２のＩｎＳｂ層を形成する際に表面温度を３４０℃にし、ＴＭＩｎの供給量は０．４０×１０−６ｍｏｌ／回、１回あたりの供給時間は１０秒とした、またＴＤＭＡＳｂの供給量は０．４０×１０−６ｍｏｌ／回、１回あたりの供給時間は１秒とした。この交互供給を１１６０サイクル行った以外は実施例１と同様の方法で化合物半導体基板を作製した。ＸＲＦ測定から、ＩｎＳｂ層全体の膜厚は５８ｎｍであった。このようにして形成された試料に対してＶａｎ ｄｅｒ Ｐａｕｗ法によるホール測定を行った結果、２１００ｃｍ２／Ｖｓの電子移動度、Ｖ１／Ｖ２＝１．３の面内異方性が得られた。同様にＸ線回折測定を行い、結晶性を算出したところ、５７０ａｒｃｓｅｃが得られた。またＡＦＭによる表面測定を行った結果、表面二乗粗さが０．８ｎｍであった。
第２のＩｎＳｂ層を形成する際に表面温度を３４０℃にし、ＴＭＩｎの供給量は０．４０×１０−６ｍｏｌ／回、１回あたりの供給時間は１０秒とした、またＴＤＭＡＳｂの供給量は０．４０×１０−６ｍｏｌ／回、１回あたりの供給時間は１秒とした。この交互供給を１１６０サイクル行った以外は実施例１と同様の方法で化合物半導体基板を作製した。ＸＲＦ測定から、ＩｎＳｂ層全体の膜厚は５８ｎｍであった。このようにして形成された試料に対してＶａｎ ｄｅｒ Ｐａｕｗ法によるホール測定を行った結果、２１００ｃｍ２／Ｖｓの電子移動度、Ｖ１／Ｖ２＝１．３の面内異方性が得られた。同様にＸ線回折測定を行い、結晶性を算出したところ、５７０ａｒｃｓｅｃが得られた。またＡＦＭによる表面測定を行った結果、表面二乗粗さが０．８ｎｍであった。
［実施例４］
第２のＩｎＳｂ層を形成する際に表面温度を３４０℃にし、ＴＭＩｎの供給量は４．０５×１０−６ｍｏｌ／回、供給時間は５秒とした、またＴＤＭＡＳｂの供給量は２．９５×１０−６ｍｏｌ／回、１回あたりの供給時間は１秒とした。この交互供給を４４５サイクル行った以外は実施例１と同様の方法で化合物半導体基板を作製した。ＸＲＦ測定から、ＩｎＳｂ層全体の膜厚は１３８ｎｍであった。このようにして形成された試料に対してＶａｎ ｄｅｒ Ｐａｕｗ法によるホール測定を行った結果、６３００ｃｍ２／Ｖｓの電子移動度、Ｖ１／Ｖ２＝１．２の面内異方性が得られた。同様にＸ線回折測定を行い、結晶性を算出したところ、４９５ａｒｃｓｅｃが得られた。またＡＦＭによる表面測定を行った結果、表面二乗粗さが０．６ｎｍであった。
第２のＩｎＳｂ層を形成する際に表面温度を３４０℃にし、ＴＭＩｎの供給量は４．０５×１０−６ｍｏｌ／回、供給時間は５秒とした、またＴＤＭＡＳｂの供給量は２．９５×１０−６ｍｏｌ／回、１回あたりの供給時間は１秒とした。この交互供給を４４５サイクル行った以外は実施例１と同様の方法で化合物半導体基板を作製した。ＸＲＦ測定から、ＩｎＳｂ層全体の膜厚は１３８ｎｍであった。このようにして形成された試料に対してＶａｎ ｄｅｒ Ｐａｕｗ法によるホール測定を行った結果、６３００ｃｍ２／Ｖｓの電子移動度、Ｖ１／Ｖ２＝１．２の面内異方性が得られた。同様にＸ線回折測定を行い、結晶性を算出したところ、４９５ａｒｃｓｅｃが得られた。またＡＦＭによる表面測定を行った結果、表面二乗粗さが０．６ｎｍであった。
［実施例５］
第２のＩｎＳｂ層を形成する際に表面温度を３４０℃にし、ＴＭＩｎの供給量は１１．６０×１０−６ｍｏｌ／回、１回あたりの供給時間は１０秒とした、またＴＤＭＡＳｂの供給量は５．６８×１０−６ｍｏｌ／回、１回あたりの供給時間は１秒とした。この交互供給を３９２サイクル行った以外は実施例１と同様の方法で化合物半導体基板を作製した。ＸＲＦ測定から、ＩｎＳｂ層全体の膜厚は２９０ｎｍであった。このようにして形成された試料に対してＶａｎ ｄｅｒ Ｐａｕｗ法によるホール測定を行った結果、１７０００ｃｍ２／Ｖｓの電子移動度、Ｖ１／Ｖ２＝１．２の面内異方性が得られた。同様にＸ線回折測定を行い、結晶性を算出したところ、５３０ａｒｃｓｅｃが得られた。またＡＦＭによる表面測定を行った結果、表面二乗粗さが０．５ｎｍであった。
第２のＩｎＳｂ層を形成する際に表面温度を３４０℃にし、ＴＭＩｎの供給量は１１．６０×１０−６ｍｏｌ／回、１回あたりの供給時間は１０秒とした、またＴＤＭＡＳｂの供給量は５．６８×１０−６ｍｏｌ／回、１回あたりの供給時間は１秒とした。この交互供給を３９２サイクル行った以外は実施例１と同様の方法で化合物半導体基板を作製した。ＸＲＦ測定から、ＩｎＳｂ層全体の膜厚は２９０ｎｍであった。このようにして形成された試料に対してＶａｎ ｄｅｒ Ｐａｕｗ法によるホール測定を行った結果、１７０００ｃｍ２／Ｖｓの電子移動度、Ｖ１／Ｖ２＝１．２の面内異方性が得られた。同様にＸ線回折測定を行い、結晶性を算出したところ、５３０ａｒｃｓｅｃが得られた。またＡＦＭによる表面測定を行った結果、表面二乗粗さが０．５ｎｍであった。
［実施例６］
第２のＩｎＳｂ層を形成する際に表面温度を３４０℃にし、交互供給回数を５００回にした以外は実施例１と同様の方法で化合物半導体基板を作製した。ＸＲＦ測定から、ＩｎＳｂ層全体の膜厚は１１６ｎｍであった。このようにして形成された試料に対してＶａｎ ｄｅｒ Ｐａｕｗ法によるホール測定を行った結果、５１００ｃｍ２／Ｖｓの電子移動度、Ｖ１／Ｖ２＝１．３の面内異方性が得られた。同様にＸ線回折測定を行い、結晶性を算出したところ、５１０ａｒｃｓｅｃが得られた。またＡＦＭによる表面測定を行った結果、表面二乗粗さが０．６ｎｍであった。
第２のＩｎＳｂ層を形成する際に表面温度を３４０℃にし、交互供給回数を５００回にした以外は実施例１と同様の方法で化合物半導体基板を作製した。ＸＲＦ測定から、ＩｎＳｂ層全体の膜厚は１１６ｎｍであった。このようにして形成された試料に対してＶａｎ ｄｅｒ Ｐａｕｗ法によるホール測定を行った結果、５１００ｃｍ２／Ｖｓの電子移動度、Ｖ１／Ｖ２＝１．３の面内異方性が得られた。同様にＸ線回折測定を行い、結晶性を算出したところ、５１０ａｒｃｓｅｃが得られた。またＡＦＭによる表面測定を行った結果、表面二乗粗さが０．６ｎｍであった。
［実施例７］
第２のＩｎＳｂ層を形成する際に表面温度を３４０℃にし、交互供給回数を１６５０回にした以外は実施例１と同様の方法で化合物半導体基板を作製した。ＸＲＦ測定から、ＩｎＳｂ層全体の膜厚は３８０ｎｍであった。このようにして形成された試料に対してＶａｎ ｄｅｒ Ｐａｕｗ法によるホール測定を行った結果、２６５００ｃｍ２／Ｖｓの電子移動度、Ｖ１／Ｖ２＝１．１の面内異方性が得られた。同様にＸ線回折測定を行い、結晶性を算出したところ、４９０ａｒｃｓｅｃが得られた。またＡＦＭによる表面測定を行った結果、表面二乗粗さが０．４ｎｍであった。
第２のＩｎＳｂ層を形成する際に表面温度を３４０℃にし、交互供給回数を１６５０回にした以外は実施例１と同様の方法で化合物半導体基板を作製した。ＸＲＦ測定から、ＩｎＳｂ層全体の膜厚は３８０ｎｍであった。このようにして形成された試料に対してＶａｎ ｄｅｒ Ｐａｕｗ法によるホール測定を行った結果、２６５００ｃｍ２／Ｖｓの電子移動度、Ｖ１／Ｖ２＝１．１の面内異方性が得られた。同様にＸ線回折測定を行い、結晶性を算出したところ、４９０ａｒｃｓｅｃが得られた。またＡＦＭによる表面測定を行った結果、表面二乗粗さが０．４ｎｍであった。
［実施例８］
第２のＩｎＳｂ層を形成する際に表面温度を３４０℃にし、交互供給回数を２５２０回にした以外は実施例１と同様の方法で化合物半導体基板を作製した。ＸＲＦ測定から、ＩｎＳｂ層全体の膜厚は５８０ｎｍであった。このようにして形成された試料に対してＶａｎ ｄｅｒ Ｐａｕｗ法によるホール測定を行った結果、３６０００ｃｍ２／Ｖｓの電子移動度、Ｖ１／Ｖ２＝１．０の面内異方性が得られた。同様にＸ線回折測定を行い、結晶性を算出したところ、４２０ａｒｃｓｅｃが得られた。またＡＦＭによる表面測定を行った結果、表面二乗粗さが０．４ｎｍであった。
第２のＩｎＳｂ層を形成する際に表面温度を３４０℃にし、交互供給回数を２５２０回にした以外は実施例１と同様の方法で化合物半導体基板を作製した。ＸＲＦ測定から、ＩｎＳｂ層全体の膜厚は５８０ｎｍであった。このようにして形成された試料に対してＶａｎ ｄｅｒ Ｐａｕｗ法によるホール測定を行った結果、３６０００ｃｍ２／Ｖｓの電子移動度、Ｖ１／Ｖ２＝１．０の面内異方性が得られた。同様にＸ線回折測定を行い、結晶性を算出したところ、４２０ａｒｃｓｅｃが得られた。またＡＦＭによる表面測定を行った結果、表面二乗粗さが０．４ｎｍであった。
［実施例９］
第２のＩｎＳｂ層を形成する際に表面温度を３００℃にし、交互供給回数を４９０回にした以外は実施例１と同様の方法で化合物半導体基板を作製した。ＸＲＦ測定から、ＩｎＳｂ層全体の膜厚は９８ｎｍであった。このようにして形成された試料に対してＶａｎ ｄｅｒ Ｐａｕｗ法によるホール測定を行った結果、３７００ｃｍ２／Ｖｓの電子移動度、Ｖ１／Ｖ２＝１．２の面内異方性が得られた。同様にＸ線回折測定を行い、結晶性を算出したところ、５３０ａｒｃｓｅｃが得られた。またＡＦＭによる表面測定を行った結果、表面二乗粗さが０．８ｎｍであった。
第２のＩｎＳｂ層を形成する際に表面温度を３００℃にし、交互供給回数を４９０回にした以外は実施例１と同様の方法で化合物半導体基板を作製した。ＸＲＦ測定から、ＩｎＳｂ層全体の膜厚は９８ｎｍであった。このようにして形成された試料に対してＶａｎ ｄｅｒ Ｐａｕｗ法によるホール測定を行った結果、３７００ｃｍ２／Ｖｓの電子移動度、Ｖ１／Ｖ２＝１．２の面内異方性が得られた。同様にＸ線回折測定を行い、結晶性を算出したところ、５３０ａｒｃｓｅｃが得られた。またＡＦＭによる表面測定を行った結果、表面二乗粗さが０．８ｎｍであった。
［実施例１０］
第２のＩｎＳｂ層を形成する際に表面温度を３００℃にし、ＴＭＩｎの供給量は０．８１×１０−６ｍｏｌ／回、１回あたりの供給時間は１秒とした、またＴＤＭＡＳｂの供給量は０．８２×１０−６ｍｏｌ／回、１回あたりの供給時間は１秒とした。この交互供給を９３０サイクル行った以外は実施例１と同様の方法で化合物半導体基板を作製した。ＸＲＦ測定から、ＩｎＳｂ層全体の膜厚は５６ｎｍであった。このようにして形成された試料に対してＶａｎ ｄｅｒ Ｐａｕｗ法によるホール測定を行った結果、２２００ｃｍ２／Ｖｓの電子移動度、Ｖ１／Ｖ２＝１．２の面内異方性が得られた。同様にＸ線回折測定を行い、結晶性を算出したところ、５７０ａｒｃｓｅｃが得られた。またＡＦＭによる表面測定を行った結果、表面二乗粗さが１．０ｎｍであった。
第２のＩｎＳｂ層を形成する際に表面温度を３００℃にし、ＴＭＩｎの供給量は０．８１×１０−６ｍｏｌ／回、１回あたりの供給時間は１秒とした、またＴＤＭＡＳｂの供給量は０．８２×１０−６ｍｏｌ／回、１回あたりの供給時間は１秒とした。この交互供給を９３０サイクル行った以外は実施例１と同様の方法で化合物半導体基板を作製した。ＸＲＦ測定から、ＩｎＳｂ層全体の膜厚は５６ｎｍであった。このようにして形成された試料に対してＶａｎ ｄｅｒ Ｐａｕｗ法によるホール測定を行った結果、２２００ｃｍ２／Ｖｓの電子移動度、Ｖ１／Ｖ２＝１．２の面内異方性が得られた。同様にＸ線回折測定を行い、結晶性を算出したところ、５７０ａｒｃｓｅｃが得られた。またＡＦＭによる表面測定を行った結果、表面二乗粗さが１．０ｎｍであった。
［実施例１１］
第２のＩｎＳｂ層を形成する際に表面温度を３００℃にし、ＴＭＩｎの供給量は１１．６０×１０−６ｍｏｌ／回、１回あたりの供給時間は１０秒とした、またＴＤＭＡＳｂの供給量は５．６８×１０−６ｍｏｌ／回、１回あたりの供給時間は１秒とした。この交互供給を２２０サイクル行った以外は実施例１と同様の方法で化合物半導体基板を作製した。ＸＲＦ測定から、ＩｎＳｂ層全体の膜厚は７７ｎｍであった。このようにして形成された試料に対してＶａｎ ｄｅｒ Ｐａｕｗ法によるホール測定を行った結果、２４００ｃｍ２／Ｖｓの電子移動度、Ｖ１／Ｖ２＝１．２の面内異方性が得られた。同様にＸ線回折測定を行い、結晶性を算出したところ、４９５ａｒｃｓｅｃが得られた。またＡＦＭによる表面測定を行った結果、表面二乗粗さが０．８ｎｍであった。
第２のＩｎＳｂ層を形成する際に表面温度を３００℃にし、ＴＭＩｎの供給量は１１．６０×１０−６ｍｏｌ／回、１回あたりの供給時間は１０秒とした、またＴＤＭＡＳｂの供給量は５．６８×１０−６ｍｏｌ／回、１回あたりの供給時間は１秒とした。この交互供給を２２０サイクル行った以外は実施例１と同様の方法で化合物半導体基板を作製した。ＸＲＦ測定から、ＩｎＳｂ層全体の膜厚は７７ｎｍであった。このようにして形成された試料に対してＶａｎ ｄｅｒ Ｐａｕｗ法によるホール測定を行った結果、２４００ｃｍ２／Ｖｓの電子移動度、Ｖ１／Ｖ２＝１．２の面内異方性が得られた。同様にＸ線回折測定を行い、結晶性を算出したところ、４９５ａｒｃｓｅｃが得られた。またＡＦＭによる表面測定を行った結果、表面二乗粗さが０．８ｎｍであった。
［実施例１２］
第２のＩｎＳｂ層を形成する際に表面温度を３００℃にし、ＴＭＩｎの供給量は８．１０×１０−６ｍｏｌ／回、１回あたりの供給時間は１０秒とした、またＴＤＭＡＳｂの供給量は４．１６×１０−６ｍｏｌ／回、１回あたりの供給時間は１秒とした。この交互供給を３８２サイクル行った以外は実施例１と同様の方法で化合物半導体基板を作製した。ＸＲＦ測定から、ＩｎＳｂ層全体の膜厚は１１１ｎｍであった。このようにして形成された試料に対してＶａｎ ｄｅｒ Ｐａｕｗ法によるホール測定を行った結果、３７００ｃｍ２／Ｖｓの電子移動度、Ｖ１／Ｖ２＝１．１の面内異方性が得られた。同様にＸ線回折測定を行い、結晶性を算出したところ、５５０ａｒｃｓｅｃが得られた。またＡＦＭによる表面測定を行った結果、表面二乗粗さが０．７ｎｍであった。
第２のＩｎＳｂ層を形成する際に表面温度を３００℃にし、ＴＭＩｎの供給量は８．１０×１０−６ｍｏｌ／回、１回あたりの供給時間は１０秒とした、またＴＤＭＡＳｂの供給量は４．１６×１０−６ｍｏｌ／回、１回あたりの供給時間は１秒とした。この交互供給を３８２サイクル行った以外は実施例１と同様の方法で化合物半導体基板を作製した。ＸＲＦ測定から、ＩｎＳｂ層全体の膜厚は１１１ｎｍであった。このようにして形成された試料に対してＶａｎ ｄｅｒ Ｐａｕｗ法によるホール測定を行った結果、３７００ｃｍ２／Ｖｓの電子移動度、Ｖ１／Ｖ２＝１．１の面内異方性が得られた。同様にＸ線回折測定を行い、結晶性を算出したところ、５５０ａｒｃｓｅｃが得られた。またＡＦＭによる表面測定を行った結果、表面二乗粗さが０．７ｎｍであった。
［実施例１３］
第２のＩｎＳｂ層を形成する際に表面温度を２６０℃にし、交互供給回数を１０８０回にした以外は実施例１と同様の方法で化合物半導体基板を作製した。ＸＲＦ測定から、ＩｎＳｂ層全体の膜厚は５４ｎｍであった。このようにして形成された試料に対してＶａｎ ｄｅｒ Ｐａｕｗ法によるホール測定を行った結果、２４００ｃｍ２／Ｖｓの電子移動度、Ｖ１／Ｖ２＝１．１の面内異方性が得られた。同様にＸ線回折測定を行い、結晶性を算出したところ、５００ａｒｃｓｅｃが得られた。またＡＦＭによる表面測定を行った結果、表面二乗粗さが０．８ｎｍであった。
第２のＩｎＳｂ層を形成する際に表面温度を２６０℃にし、交互供給回数を１０８０回にした以外は実施例１と同様の方法で化合物半導体基板を作製した。ＸＲＦ測定から、ＩｎＳｂ層全体の膜厚は５４ｎｍであった。このようにして形成された試料に対してＶａｎ ｄｅｒ Ｐａｕｗ法によるホール測定を行った結果、２４００ｃｍ２／Ｖｓの電子移動度、Ｖ１／Ｖ２＝１．１の面内異方性が得られた。同様にＸ線回折測定を行い、結晶性を算出したところ、５００ａｒｃｓｅｃが得られた。またＡＦＭによる表面測定を行った結果、表面二乗粗さが０．８ｎｍであった。
［比較例１］
４インチの半絶縁ＧａＡｓ基板を用意した。この半絶縁ＧａＡｓ基板の電気抵抗率は８×１０７Ωｃｍである。この半絶縁ＧａＡｓ基板上に、表面温度を３４０℃に保ちながらＩｎＳｂの原料としてトリメチルインジウム（ＴＭＩｎ）、トリスジメチルアミノアンチモン（ＴＤＭＡＳｂ）を用いて、第１のＩｎＳｂ層を形成した。この第１のＩｎＳｂ層の形成には、ＭＯＣＶＤ装置を用いた。この第１のＩｎＳｂ層は、ＸＲＦ測定によるファンダメンタルパラメーター法（ＦＰ法）から膜厚が２０ｎｍであった。
４インチの半絶縁ＧａＡｓ基板を用意した。この半絶縁ＧａＡｓ基板の電気抵抗率は８×１０７Ωｃｍである。この半絶縁ＧａＡｓ基板上に、表面温度を３４０℃に保ちながらＩｎＳｂの原料としてトリメチルインジウム（ＴＭＩｎ）、トリスジメチルアミノアンチモン（ＴＤＭＡＳｂ）を用いて、第１のＩｎＳｂ層を形成した。この第１のＩｎＳｂ層の形成には、ＭＯＣＶＤ装置を用いた。この第１のＩｎＳｂ層は、ＸＲＦ測定によるファンダメンタルパラメーター法（ＦＰ法）から膜厚が２０ｎｍであった。
この第１のＩｎＳｂ層上に、表面温度を４００℃に保ちながら、ＩｎＳｂの原料としてＴＭＩｎ、ＴＤＭＡＳｂを用いて、ＩｎとＳｂとを交互に供給し、第２のＩｎＳｂ層を形成した。この第２のＩｎＳｂ層の形成には、ＭＯＣＶＤ装置を用いた。ＴＭＩｎの供給量は２．４３×１０−６ｍｏｌ／回、１回あたりの供給時間は３秒とした、またＴＤＭＡＳｂの供給量は２．９５×１０−６ｍｏｌ／回、１回あたりの供給時間は１秒とした。この交互供給を１６６サイクル行った。ＩｎとＳｂの切り替え時には１秒間のインターバルをとった。このようにして形成された化合物半導体層のＸＲＦ測定を行い、ＦＰ法から算出したＩｎＳｂ層全体の膜厚は７０ｎｍであった。
試料に対してＶａｎ ｄｅｒ Ｐａｕｗ法によるホール測定を行った結果、１３３０ｃｍ２／Ｖｓの電子移動度、Ｖ１／Ｖ２＝１．３の面内異方性が得られた。同様にＸ線回折測定を行い、結晶性を算出したところ、８５０ａｒｃｓｅｃが得られた。またＡＦＭによる表面測定を行った結果、表面二乗粗さが３．４ｎｍであった。
試料に対してＶａｎ ｄｅｒ Ｐａｕｗ法によるホール測定を行った結果、１３３０ｃｍ２／Ｖｓの電子移動度、Ｖ１／Ｖ２＝１．３の面内異方性が得られた。同様にＸ線回折測定を行い、結晶性を算出したところ、８５０ａｒｃｓｅｃが得られた。またＡＦＭによる表面測定を行った結果、表面二乗粗さが３．４ｎｍであった。
［比較例２］
第２のＩｎＳｂ層を形成する際に表面温度を２４０℃にし、交互供給回数を１２００回にした以外は比較例１と同様の方法で化合物半導体基板を作製した。ＸＲＦ測定を実施したが、ＩｎＳｂの膜厚は測定できず、膜が成長しなかった。
［比較例３］
第２のＩｎＳｂ層を形成する際に表面温度を３４０℃にし、ＴＭＩｎの供給量は７．４１×１０−６ｍｏｌ／回、１回あたりの供給時間は４０秒とした、またＴＤＭＡＳｂの供給量は２．９５×１０−６ｍｏｌ／回、１回あたりの供給時間は１秒とした。この交互供給を１５０サイクル行った以外は実施例１と同様の方法で化合物半導体基板を作製した。このようにして形成された試料は完全に白濁しており、各種測定の実施が困難であった。ＡＦＭによる表面測定を行った結果、表面二乗粗さが２０．５ｎｍであった。
第２のＩｎＳｂ層を形成する際に表面温度を２４０℃にし、交互供給回数を１２００回にした以外は比較例１と同様の方法で化合物半導体基板を作製した。ＸＲＦ測定を実施したが、ＩｎＳｂの膜厚は測定できず、膜が成長しなかった。
［比較例３］
第２のＩｎＳｂ層を形成する際に表面温度を３４０℃にし、ＴＭＩｎの供給量は７．４１×１０−６ｍｏｌ／回、１回あたりの供給時間は４０秒とした、またＴＤＭＡＳｂの供給量は２．９５×１０−６ｍｏｌ／回、１回あたりの供給時間は１秒とした。この交互供給を１５０サイクル行った以外は実施例１と同様の方法で化合物半導体基板を作製した。このようにして形成された試料は完全に白濁しており、各種測定の実施が困難であった。ＡＦＭによる表面測定を行った結果、表面二乗粗さが２０．５ｎｍであった。
［比較例４］
第２のＩｎＳｂ層を形成する際に表面温度を３４０℃にし、ＴＭＩｎの供給量は１１．６×１０−６ｍｏｌ／回、１回あたりの供給時間は１０秒とした、またＴＤＭＡＳｂの供給量は２．９５×１０−６ｍｏｌ／回、１回あたりの供給時間は２秒とした。この交互供給を１８０サイクル行った以外は実施例１と同様の方法で化合物半導体基板を作製した。このようにして形成された試料は完全に白濁しており、各種測定の実施が困難であった。ＡＦＭによる表面測定を行った結果、表面二乗粗さが５０．４ｎｍであった。
第２のＩｎＳｂ層を形成する際に表面温度を３４０℃にし、ＴＭＩｎの供給量は１１．６×１０−６ｍｏｌ／回、１回あたりの供給時間は１０秒とした、またＴＤＭＡＳｂの供給量は２．９５×１０−６ｍｏｌ／回、１回あたりの供給時間は２秒とした。この交互供給を１８０サイクル行った以外は実施例１と同様の方法で化合物半導体基板を作製した。このようにして形成された試料は完全に白濁しており、各種測定の実施が困難であった。ＡＦＭによる表面測定を行った結果、表面二乗粗さが５０．４ｎｍであった。
［比較例５］
第２のＩｎＳｂ層を形成する際に表面温度を３４０℃にし、ＴＭＩｎの供給量は１３．００×１０−６ｍｏｌ／回、１回あたりの供給時間は３秒とした、またＴＤＭＡＳｂの供給量は２．９５×１０−６ｍｏｌ／回、１回あたりの供給時間は１秒とした。この交互供給を２３０サイクル行った以外は実施例１と同様の方法で化合物半導体基板を作製した。このようにして形成された試料は完全に白濁しており、各種測定の実施が困難であった。ＡＦＭによる表面測定を行った結果、表面二乗粗さが３４．３ｎｍであった。
第２のＩｎＳｂ層を形成する際に表面温度を３４０℃にし、ＴＭＩｎの供給量は１３．００×１０−６ｍｏｌ／回、１回あたりの供給時間は３秒とした、またＴＤＭＡＳｂの供給量は２．９５×１０−６ｍｏｌ／回、１回あたりの供給時間は１秒とした。この交互供給を２３０サイクル行った以外は実施例１と同様の方法で化合物半導体基板を作製した。このようにして形成された試料は完全に白濁しており、各種測定の実施が困難であった。ＡＦＭによる表面測定を行った結果、表面二乗粗さが３４．３ｎｍであった。
［比較例６］
第２のＩｎＳｂ層を形成する際に表面温度を３４０℃にし、ＴＭＩｎの供給量は２．４３×１０−６ｍｏｌ／回、１回あたりの供給時間は１０秒とした、またＴＤＭＡＳｂの供給量は９．００×１０−６ｍｏｌ／回、１回あたりの供給時間は１秒とした。この交互供給を２１５サイクル行った以外は実施例１と同様の方法で化合物半導体基板を作製した。このようにして形成された試料は完全に白濁しており、各種測定の実施が困難であった。ＡＦＭによる表面測定を行った結果、表面二乗粗さが４４．１ｎｍであった。
第２のＩｎＳｂ層を形成する際に表面温度を３４０℃にし、ＴＭＩｎの供給量は２．４３×１０−６ｍｏｌ／回、１回あたりの供給時間は１０秒とした、またＴＤＭＡＳｂの供給量は９．００×１０−６ｍｏｌ／回、１回あたりの供給時間は１秒とした。この交互供給を２１５サイクル行った以外は実施例１と同様の方法で化合物半導体基板を作製した。このようにして形成された試料は完全に白濁しており、各種測定の実施が困難であった。ＡＦＭによる表面測定を行った結果、表面二乗粗さが４４．１ｎｍであった。
［比較例７］
４インチの半絶縁ＧａＡｓ基板を用意した。この半絶縁ＧａＡｓ基板の電気抵抗率は８×１０７Ωｃｍである。この半絶縁ＧａＡｓ基板上に、表面温度を３４０℃に保ちながらＩｎＳｂの原料としてトリメチルインジウム（ＴＭＩｎ）、トリスジメチルアミノアンチモン（ＴＤＭＡＳｂ）を用いて、第１のＩｎＳｂ層を形成した。この第１のＩｎＳｂ層の形成には、ＭＯＣＶＤ装置を用いた。この第１のＩｎＳｂ層は、ＸＲＦ測定によるファンダメンタルパラメーター法（ＦＰ法）から膜厚が１２５ｎｍであった。このようにして形成された試料に対してＶａｎ ｄｅｒ Ｐａｕｗ法によるホール測定を行った結果、８４００ｃｍ２／Ｖｓの電子移動度、Ｖ１／Ｖ２＝１．２の面内異方性が得られた。同様にＸ線回折測定を行い、結晶性を算出したところ、９４０ａｒｃｓｅｃが得られた。またＡＦＭによる表面測定を行った結果、表面二乗粗さが８．５ｎｍであった。
４インチの半絶縁ＧａＡｓ基板を用意した。この半絶縁ＧａＡｓ基板の電気抵抗率は８×１０７Ωｃｍである。この半絶縁ＧａＡｓ基板上に、表面温度を３４０℃に保ちながらＩｎＳｂの原料としてトリメチルインジウム（ＴＭＩｎ）、トリスジメチルアミノアンチモン（ＴＤＭＡＳｂ）を用いて、第１のＩｎＳｂ層を形成した。この第１のＩｎＳｂ層の形成には、ＭＯＣＶＤ装置を用いた。この第１のＩｎＳｂ層は、ＸＲＦ測定によるファンダメンタルパラメーター法（ＦＰ法）から膜厚が１２５ｎｍであった。このようにして形成された試料に対してＶａｎ ｄｅｒ Ｐａｕｗ法によるホール測定を行った結果、８４００ｃｍ２／Ｖｓの電子移動度、Ｖ１／Ｖ２＝１．２の面内異方性が得られた。同様にＸ線回折測定を行い、結晶性を算出したところ、９４０ａｒｃｓｅｃが得られた。またＡＦＭによる表面測定を行った結果、表面二乗粗さが８．５ｎｍであった。
［比較例８］
４インチの半絶縁ＧａＡｓ基板を用意した。この半絶縁ＧａＡｓ基板の電気抵抗率は８×１０７Ωｃｍである。この半絶縁ＧａＡｓ基板上に、表面温度を３４０℃に保ちながらＩｎＳｂの原料としてトリメチルインジウム（ＴＭＩｎ）、トリスジメチルアミノアンチモン（ＴＤＭＡＳｂ）を用いて、第１のＩｎＳｂ層を形成した。この第１のＩｎＳｂ層の形成には、ＭＯＣＶＤ装置を用いた。この第１のＩｎＳｂ層は、ＸＲＦ測定によるファンダメンタルパラメーター法（ＦＰ法）から膜厚が２３２ｎｍであった。このようにして形成された試料に対してＶａｎ ｄｅｒ Ｐａｕｗ法によるホール測定を行った結果、１１６００ｃｍ２／Ｖｓの電子移動度、Ｖ１／Ｖ２＝１．３の面内異方性が得られた。同様にＸ線回折測定を行い、結晶性を算出したところ、７３０ａｒｃｓｅｃが得られた。またＡＦＭによる表面測定を行った結果、表面二乗粗さが６．９ｎｍであった。
４インチの半絶縁ＧａＡｓ基板を用意した。この半絶縁ＧａＡｓ基板の電気抵抗率は８×１０７Ωｃｍである。この半絶縁ＧａＡｓ基板上に、表面温度を３４０℃に保ちながらＩｎＳｂの原料としてトリメチルインジウム（ＴＭＩｎ）、トリスジメチルアミノアンチモン（ＴＤＭＡＳｂ）を用いて、第１のＩｎＳｂ層を形成した。この第１のＩｎＳｂ層の形成には、ＭＯＣＶＤ装置を用いた。この第１のＩｎＳｂ層は、ＸＲＦ測定によるファンダメンタルパラメーター法（ＦＰ法）から膜厚が２３２ｎｍであった。このようにして形成された試料に対してＶａｎ ｄｅｒ Ｐａｕｗ法によるホール測定を行った結果、１１６００ｃｍ２／Ｖｓの電子移動度、Ｖ１／Ｖ２＝１．３の面内異方性が得られた。同様にＸ線回折測定を行い、結晶性を算出したところ、７３０ａｒｃｓｅｃが得られた。またＡＦＭによる表面測定を行った結果、表面二乗粗さが６．９ｎｍであった。
［比較例９］
４インチの半絶縁ＧａＡｓ基板を用意した。この半絶縁ＧａＡｓ基板の電気抵抗率は８×１０７Ωｃｍである。この半絶縁ＧａＡｓ基板上に、表面温度を３４０℃に保ちながらＩｎＳｂの原料としてトリメチルインジウム（ＴＭＩｎ）、トリスジメチルアミノアンチモン（ＴＤＭＡＳｂ）を用いて、第１のＩｎＳｂ層を形成した。この第１のＩｎＳｂ層の形成には、ＭＯＣＶＤ装置を用いた。この第１のＩｎＳｂ層は、ＸＲＦ測定によるファンダメンタルパラメーター法（ＦＰ法）から膜厚が３１８ｎｍであった。このようにして形成された試料に対してＶａｎ ｄｅｒ Ｐａｕｗ法によるホール測定を行った結果、１８５００ｃｍ２／Ｖｓの電子移動度、Ｖ１／Ｖ２＝１．３の面内異方性が得られた。同様にＸ線回折測定を行い、結晶性を算出したところ６４０ａｒｃｓｅｃが得られた。またＡＦＭによる表面測定を行った結果、表面二乗粗さが６．５ｎｍであった。
４インチの半絶縁ＧａＡｓ基板を用意した。この半絶縁ＧａＡｓ基板の電気抵抗率は８×１０７Ωｃｍである。この半絶縁ＧａＡｓ基板上に、表面温度を３４０℃に保ちながらＩｎＳｂの原料としてトリメチルインジウム（ＴＭＩｎ）、トリスジメチルアミノアンチモン（ＴＤＭＡＳｂ）を用いて、第１のＩｎＳｂ層を形成した。この第１のＩｎＳｂ層の形成には、ＭＯＣＶＤ装置を用いた。この第１のＩｎＳｂ層は、ＸＲＦ測定によるファンダメンタルパラメーター法（ＦＰ法）から膜厚が３１８ｎｍであった。このようにして形成された試料に対してＶａｎ ｄｅｒ Ｐａｕｗ法によるホール測定を行った結果、１８５００ｃｍ２／Ｖｓの電子移動度、Ｖ１／Ｖ２＝１．３の面内異方性が得られた。同様にＸ線回折測定を行い、結晶性を算出したところ６４０ａｒｃｓｅｃが得られた。またＡＦＭによる表面測定を行った結果、表面二乗粗さが６．５ｎｍであった。
［比較例１０］
４インチの半絶縁ＧａＡｓ基板を用意した。この半絶縁ＧａＡｓ基板の電気抵抗率は８×１０７Ωｃｍである。この半絶縁ＧａＡｓ基板上に、表面温度を３４０℃に保ちながらＩｎＳｂの原料としてトリメチルインジウム（ＴＭＩｎ）、トリスジメチルアミノアンチモン（ＴＤＭＡＳｂ）を用いて、第１のＩｎＳｂ層を形成した。この第１のＩｎＳｂ層の形成には、ＭＯＣＶＤ装置を用いた。この第１のＩｎＳｂ層は、ＸＲＦ測定によるファンダメンタルパラメーター法（ＦＰ法）から膜厚が２０ｎｍであった。
４インチの半絶縁ＧａＡｓ基板を用意した。この半絶縁ＧａＡｓ基板の電気抵抗率は８×１０７Ωｃｍである。この半絶縁ＧａＡｓ基板上に、表面温度を３４０℃に保ちながらＩｎＳｂの原料としてトリメチルインジウム（ＴＭＩｎ）、トリスジメチルアミノアンチモン（ＴＤＭＡＳｂ）を用いて、第１のＩｎＳｂ層を形成した。この第１のＩｎＳｂ層の形成には、ＭＯＣＶＤ装置を用いた。この第１のＩｎＳｂ層は、ＸＲＦ測定によるファンダメンタルパラメーター法（ＦＰ法）から膜厚が２０ｎｍであった。
この第１のＩｎＳｂ層上に、表面温度を５００℃に保ちながら、ＩｎＳｂの原料として、ＴＭＩｎ、ＴＤＭＡＳｂを用いて第２のＩｎＳｂ層を形成した。この第２のＩｎＳｂ層の形成には、ＭＯＣＶＤ装置を用いた。このようにして形成された化合物半導体層のＸＲＦ測定を行い、ＦＰ法から算出したＩｎＳｂ層全体の膜厚は１２１ｎｍであった。試料に対してＶａｎ ｄｅｒ Ｐａｕｗ法によるホール測定を行った結果、５０００ｃｍ２／Ｖｓの電子移動度、Ｖ１／Ｖ２＝２．０の面内異方性が得られた。同様にＸ線回折測定を行い、結晶性を算出したところ、４１０ａｒｃｓｅｃが得られた。またＡＦＭによる表面測定を行った結果、表面二乗粗さが０．４ｎｍであった。
［比較例１１］
４インチの半絶縁ＧａＡｓ基板を用意した。この半絶縁ＧａＡｓ基板の電気抵抗率は８×１０７Ωｃｍである。この半絶縁ＧａＡｓ基板上に、表面温度を３５０℃に保ちながら第１のＩｎＳｂ層を形成した。この第１のＩｎＳｂ層の形成には、ＭＢＥ装置を用いた。この第１のＩｎＳｂ層は、ＸＲＦ測定によるファンダメンタルパラメーター法（ＦＰ法）から膜厚が３４ｎｍであった。このようにして形成された試料に対してＶａｎ ｄｅｒ Ｐａｕｗ法によるホール測定を行った結果、１２００ｃｍ２／Ｖｓの電子移動度、Ｖ１／Ｖ２＝１．２の面内異方性が得られた。同様にＸ線回折測定を行い、結晶性を算出したところ１５００ａｒｃｓｅｃが得られた。またＡＦＭによる表面測定を行った結果、表面二乗粗さが０．６ｎｍであった。
４インチの半絶縁ＧａＡｓ基板を用意した。この半絶縁ＧａＡｓ基板の電気抵抗率は８×１０７Ωｃｍである。この半絶縁ＧａＡｓ基板上に、表面温度を３５０℃に保ちながら第１のＩｎＳｂ層を形成した。この第１のＩｎＳｂ層の形成には、ＭＢＥ装置を用いた。この第１のＩｎＳｂ層は、ＸＲＦ測定によるファンダメンタルパラメーター法（ＦＰ法）から膜厚が３４ｎｍであった。このようにして形成された試料に対してＶａｎ ｄｅｒ Ｐａｕｗ法によるホール測定を行った結果、１２００ｃｍ２／Ｖｓの電子移動度、Ｖ１／Ｖ２＝１．２の面内異方性が得られた。同様にＸ線回折測定を行い、結晶性を算出したところ１５００ａｒｃｓｅｃが得られた。またＡＦＭによる表面測定を行った結果、表面二乗粗さが０．６ｎｍであった。
［比較例１２］
４インチの半絶縁ＧａＡｓ基板を用意した。この半絶縁ＧａＡｓ基板の電気抵抗率は８×１０７Ωｃｍである。この半絶縁ＧａＡｓ基板上に、表面温度を３５０℃に保ちながら第１のＩｎＳｂ層を形成した。この第１のＩｎＳｂ層の形成には、ＭＢＥ装置を用いた。この第１のＩｎＳｂ層は、ＸＲＦ測定によるファンダメンタルパラメーター法（ＦＰ法）から膜厚が５８ｎｍであった。このようにして形成された試料に対してＶａｎ ｄｅｒ Ｐａｕｗ法によるホール測定を行った結果、２１００ｃｍ２／Ｖｓの電子移動度、Ｖ１／Ｖ２＝１．１の面内異方性が得られた。同様にＸ線回折測定を行い、結晶性を算出したところ１３００ａｒｃｓｅｃが得られた。またＡＦＭによる表面測定を行った結果、表面二乗粗さが０．５ｎｍであった。
４インチの半絶縁ＧａＡｓ基板を用意した。この半絶縁ＧａＡｓ基板の電気抵抗率は８×１０７Ωｃｍである。この半絶縁ＧａＡｓ基板上に、表面温度を３５０℃に保ちながら第１のＩｎＳｂ層を形成した。この第１のＩｎＳｂ層の形成には、ＭＢＥ装置を用いた。この第１のＩｎＳｂ層は、ＸＲＦ測定によるファンダメンタルパラメーター法（ＦＰ法）から膜厚が５８ｎｍであった。このようにして形成された試料に対してＶａｎ ｄｅｒ Ｐａｕｗ法によるホール測定を行った結果、２１００ｃｍ２／Ｖｓの電子移動度、Ｖ１／Ｖ２＝１．１の面内異方性が得られた。同様にＸ線回折測定を行い、結晶性を算出したところ１３００ａｒｃｓｅｃが得られた。またＡＦＭによる表面測定を行った結果、表面二乗粗さが０．５ｎｍであった。
［比較例１３］
４インチの半絶縁ＧａＡｓ基板を用意した。この半絶縁ＧａＡｓ基板の電気抵抗率は８×１０７Ωｃｍである。この半絶縁ＧａＡｓ基板上に、表面温度を３５０℃に保ちながら第１のＩｎＳｂ層を形成した。この第１のＩｎＳｂ層の形成には、ＭＢＥ装置を用いた。この第１のＩｎＳｂ層は、ＸＲＦ測定によるファンダメンタルパラメーター法（ＦＰ法）から膜厚が１１５ｎｍであった。このようにして形成された試料に対してＶａｎ ｄｅｒ Ｐａｕｗ法によるホール測定を行った結果、４７００ｃｍ２／Ｖｓの電子移動度、Ｖ１／Ｖ２＝１．１の面内異方性が得られた。同様にＸ線回折測定を行い、結晶性を算出したところ１０４０ａｒｃｓｅｃが得られた。またＡＦＭによる表面測定を行った結果、表面二乗粗さが０．６ｎｍであった。
４インチの半絶縁ＧａＡｓ基板を用意した。この半絶縁ＧａＡｓ基板の電気抵抗率は８×１０７Ωｃｍである。この半絶縁ＧａＡｓ基板上に、表面温度を３５０℃に保ちながら第１のＩｎＳｂ層を形成した。この第１のＩｎＳｂ層の形成には、ＭＢＥ装置を用いた。この第１のＩｎＳｂ層は、ＸＲＦ測定によるファンダメンタルパラメーター法（ＦＰ法）から膜厚が１１５ｎｍであった。このようにして形成された試料に対してＶａｎ ｄｅｒ Ｐａｕｗ法によるホール測定を行った結果、４７００ｃｍ２／Ｖｓの電子移動度、Ｖ１／Ｖ２＝１．１の面内異方性が得られた。同様にＸ線回折測定を行い、結晶性を算出したところ１０４０ａｒｃｓｅｃが得られた。またＡＦＭによる表面測定を行った結果、表面二乗粗さが０．６ｎｍであった。
［比較例１４］
４インチの半絶縁ＧａＡｓ基板を用意した。この半絶縁ＧａＡｓ基板の電気抵抗率は８×１０７Ωｃｍである。この半絶縁ＧａＡｓ基板上に、表面温度を３５０℃に保ちながら第１のＩｎＳｂ層を形成した。この第１のＩｎＳｂ層の形成には、ＭＢＥ装置を用いた。この第１のＩｎＳｂ層は、ＸＲＦ測定によるファンダメンタルパラメーター法（ＦＰ法）から膜厚が２３４ｎｍであった。このようにして形成された試料に対してＶａｎ ｄｅｒ Ｐａｕｗ法によるホール測定を行った結果、１２３５０ｃｍ２／Ｖｓの電子移動度、Ｖ１／Ｖ２＝１．０の面内異方性が得られた。同様にＸ線回折測定を行い、結晶性を算出したところ８４０ａｒｃｓｅｃが得られた。またＡＦＭによる表面測定を行った結果、表面二乗粗さが０．６ｎｍであった。
４インチの半絶縁ＧａＡｓ基板を用意した。この半絶縁ＧａＡｓ基板の電気抵抗率は８×１０７Ωｃｍである。この半絶縁ＧａＡｓ基板上に、表面温度を３５０℃に保ちながら第１のＩｎＳｂ層を形成した。この第１のＩｎＳｂ層の形成には、ＭＢＥ装置を用いた。この第１のＩｎＳｂ層は、ＸＲＦ測定によるファンダメンタルパラメーター法（ＦＰ法）から膜厚が２３４ｎｍであった。このようにして形成された試料に対してＶａｎ ｄｅｒ Ｐａｕｗ法によるホール測定を行った結果、１２３５０ｃｍ２／Ｖｓの電子移動度、Ｖ１／Ｖ２＝１．０の面内異方性が得られた。同様にＸ線回折測定を行い、結晶性を算出したところ８４０ａｒｃｓｅｃが得られた。またＡＦＭによる表面測定を行った結果、表面二乗粗さが０．６ｎｍであった。
［比較例１５］
４インチの半絶縁ＧａＡｓ基板を用意した。この半絶縁ＧａＡｓ基板の電気抵抗率は８×１０７Ωｃｍである。この半絶縁ＧａＡｓ基板上に、表面温度を３５０℃に保ちながら第１のＩｎＳｂ層を形成した。この第１のＩｎＳｂ層の形成には、ＭＢＥ装置を用いた。この第１のＩｎＳｂ層は、ＸＲＦ測定によるファンダメンタルパラメーター法（ＦＰ法）から膜厚が４６６ｎｍであった。このようにして形成された試料に対してＶａｎ ｄｅｒ Ｐａｕｗ法によるホール測定を行った結果、２９６００ｃｍ２／Ｖｓの電子移動度、Ｖ１／Ｖ２＝１．０の面内異方性が得られた。同様にＸ線回折測定を行い、結晶性を算出したところ５９０ａｒｃｓｅｃが得られた。またＡＦＭによる表面測定を行った結果、表面二乗粗さが０．６ｎｍであった。
４インチの半絶縁ＧａＡｓ基板を用意した。この半絶縁ＧａＡｓ基板の電気抵抗率は８×１０７Ωｃｍである。この半絶縁ＧａＡｓ基板上に、表面温度を３５０℃に保ちながら第１のＩｎＳｂ層を形成した。この第１のＩｎＳｂ層の形成には、ＭＢＥ装置を用いた。この第１のＩｎＳｂ層は、ＸＲＦ測定によるファンダメンタルパラメーター法（ＦＰ法）から膜厚が４６６ｎｍであった。このようにして形成された試料に対してＶａｎ ｄｅｒ Ｐａｕｗ法によるホール測定を行った結果、２９６００ｃｍ２／Ｖｓの電子移動度、Ｖ１／Ｖ２＝１．０の面内異方性が得られた。同様にＸ線回折測定を行い、結晶性を算出したところ５９０ａｒｃｓｅｃが得られた。またＡＦＭによる表面測定を行った結果、表面二乗粗さが０．６ｎｍであった。
［比較例１６］
４インチの半絶縁ＧａＡｓ基板を用意した。この半絶縁ＧａＡｓ基板の電気抵抗率は８×１０７Ωｃｍである。この半絶縁ＧａＡｓ基板上に、表面温度を３５０℃に保ちながら第１のＩｎＳｂ層を形成した。この第１のＩｎＳｂ層の形成には、ＭＢＥ装置を用いた。この第１のＩｎＳｂ層は、ＸＲＦ測定によるファンダメンタルパラメーター法（ＦＰ法）から膜厚が７０２ｎｍであった。このようにして形成された試料に対してＶａｎ ｄｅｒ Ｐａｕｗ法によるホール測定を行った結果、４１１５０ｃｍ２／Ｖｓの電子移動度、Ｖ１／Ｖ２＝１．０の面内異方性が得られた。同様にＸ線回折測定を行い、結晶性を算出したところ４４０ａｒｃｓｅｃが得られた。またＡＦＭによる表面測定を行った結果、表面二乗粗さが０．６ｎｍであった。
４インチの半絶縁ＧａＡｓ基板を用意した。この半絶縁ＧａＡｓ基板の電気抵抗率は８×１０７Ωｃｍである。この半絶縁ＧａＡｓ基板上に、表面温度を３５０℃に保ちながら第１のＩｎＳｂ層を形成した。この第１のＩｎＳｂ層の形成には、ＭＢＥ装置を用いた。この第１のＩｎＳｂ層は、ＸＲＦ測定によるファンダメンタルパラメーター法（ＦＰ法）から膜厚が７０２ｎｍであった。このようにして形成された試料に対してＶａｎ ｄｅｒ Ｐａｕｗ法によるホール測定を行った結果、４１１５０ｃｍ２／Ｖｓの電子移動度、Ｖ１／Ｖ２＝１．０の面内異方性が得られた。同様にＸ線回折測定を行い、結晶性を算出したところ４４０ａｒｃｓｅｃが得られた。またＡＦＭによる表面測定を行った結果、表面二乗粗さが０．６ｎｍであった。
［結果］
表１に、実施例１〜１３におけるＩｎＳｂ膜の成膜条件と、測定された物性値を示す。
表１に、実施例１〜１３におけるＩｎＳｂ膜の成膜条件と、測定された物性値を示す。
表２に、比較例１〜１６におけるＩｎＳｂ膜の成膜条件と、測定された物性値を示す。なお、表２の比較例７〜１６における空欄は、ＩｎＳｂ層の成膜条件が比較例１と異なることにより、該当する数値がないことを意味する。
図５は、実施例１〜１３及び比較例１〜１６における、ＩｎＳｂ層の膜厚と結晶性（ＦＷＨＭ）との関係を示す図である。図５の横軸は、ＩｎＳｂ層の膜厚を示し、縦軸は結晶性（ＦＷＨＭ）を示す。ここで、ＩｎＳｂ層の膜厚とは、ＩｎＳｂ層として第１のＩｎＳｂ層と第２のＩｎＳｂ層とを形成した場合はその総厚を意味し、ＩｎＳｂ層として第１のＩｎＳｂ層を形成しかつ第２のＩｎＳｂ層を形成しなかった場合（すなわち、単膜の場合）は、第１のＩｎＳｂ層の厚さを意味する。
図５からわかるように、実施例１〜１３におけるＩｎＳｂ層の膜厚と結晶性（ＦＷＨＭ）との関係は、上述の式（１）を満たしている。
図５からわかるように、実施例１〜１３におけるＩｎＳｂ層の膜厚と結晶性（ＦＷＨＭ）との関係は、上述の式（１）を満たしている。
＜その他の実施形態＞
本発明は、以上に記載した実施形態と実施例に限定されるものではない。当業者の知識に基づいて実施形態と実施例に設計の変更等を加えることが可能であり、そのような変更等を加えた態様も本発明に含まれる。
本発明は、以上に記載した実施形態と実施例に限定されるものではない。当業者の知識に基づいて実施形態と実施例に設計の変更等を加えることが可能であり、そのような変更等を加えた態様も本発明に含まれる。
１ 基板
５ バッファ層
１０ ＩｎＳｂ層
１１ 第１のＩｎＳｂ層
１２ 第２のＩｎＳｂ層
１２ａ Ｉｎ単原子層
１２ｂ Ｓｂ単原子層
１００ 化合物半導体基板
１５０ 素子
１５１ 電極
２００ 半導体装置
５ バッファ層
１０ ＩｎＳｂ層
１１ 第１のＩｎＳｂ層
１２ 第２のＩｎＳｂ層
１２ａ Ｉｎ単原子層
１２ｂ Ｓｂ単原子層
１００ 化合物半導体基板
１５０ 素子
１５１ 電極
２００ 半導体装置
Claims (7)
- ＧａＡｓ、Ｓｉ、ＩｎＡｓまたはＧａＳｂのいずれか一つで構成される基板と、
前記基板上に形成されたＩｎＳｂ層と、を備え、
前記ＩｎＳｂ層は、
第１のＩｎＳｂ層と、
前記第１のＩｎＳｂ層上に形成された第２のＩｎＳｂ層と、を有し、
前記第２のＩｎＳｂ層は、前記第２のＩｎＳｂ層の厚さ方向に向かってＩｎ単原子層とＳｂ単原子層とが交互に繰り返し配置された構造を有し、
前記ＩｎＳｂ層の膜厚は４９［ｎｍ］以上、５８０［ｎｍ］以下であり、
前記ＩｎＳｂ層のＸ線回折によるωスキャンロッキングカーブ測定から算出される半値幅ＦＷＨＭは、下記式（１）で算出される範囲であり、
前記ＩｎＳｂ層のＶａｎ ｄｅｒ Ｐａｕｗ法によるホール測定で算出される電気抵抗の面内異方性は１以上、１．３以下である化合物半導体基板。
３７０［ａｒｃｓｅｃ］≦ＦＷＨＭ［ａｒｃｓｅｃ］≦−３００×ｌｎ（ｔ）＋１６６０［ａｒｃｓｅｃ］・・・（１）
（ｔ＝ＩｎＳｂ層の膜厚［ｎｍ］） - 前記ＩｎＳｂ層のＡＦＭ測定から算出される表面二乗粗さが、０．２ｎｍ以上、１．５ｎｍ以下である請求項１に記載の化合物半導体基板。
- 前記基板と前記ＩｎＳｂ層との間に、前記基板と前記ＩｎＳｂ層との格子不整合を緩和するバッファ層をさらに備える請求項１または請求項２に記載の化合物半導体基板。
- 請求項１から請求項３のいずれか一項に記載の化合物半導体基板と、
前記化合物半導体基板に形成された素子と、を備え、
前記ＩｎＳｂ層は、前記素子の少なくとも一部として機能する活性層である半導体装置。 - ＧａＡｓ、Ｓｉ、ＩｎＡｓまたはＧａＳｂのいずれか一つで構成され、電気抵抗率が１×１０５Ωｃｍ以上の基板を用意する工程と、
前記基板の温度を２６０℃以上、３６０℃以下に保持した状態で、有機金属気相成長法を用いて前記基板上にＩｎ原料とＳｂ原料とを供給して第１のＩｎＳｂ層を成長させる工程と、
前記基板の温度を２６０℃以上、３６０℃以下に保持した状態で、有機金属気相成長法を用いて前記第１のＩｎＳｂ層上にＩｎ原料とＳｂ原料とを交互に供給して、厚さ方向に向かってＩｎ単原子層とＳｂ単原子層とが交互に繰り返し配置された構造を有する第２のＩｎＳｂ層を成長させる工程と、を備える化合物半導体基板の製造方法。 - 前記第２のＩｎＳｂ層を成長させる工程では、
Ｉｎ原料の供給量を３×１０−７ｍｏｌ／回以上、１．５×１０−５ｍｏｌ／回以下とし、
Ｓｂ原料の供給量を３×１０−７ｍｏｌ／回以上、６×１０−６ｍｏｌ／回以下とする請求項５に記載の化合物半導体基板の製造方法。 - 前記第２のＩｎＳｂ層を成長させる工程では、
Ｉｎ原料の供給時間を１秒／回以上、１２秒／回以下とし、
Ｓｂ原料の供給時間を１秒／回以上、１．５秒／回以下とする請求項５または請求項６に記載の化合物半導体基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015150899A JP6557538B2 (ja) | 2015-07-30 | 2015-07-30 | 化合物半導体基板、半導体装置及び化合物半導体基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015150899A JP6557538B2 (ja) | 2015-07-30 | 2015-07-30 | 化合物半導体基板、半導体装置及び化合物半導体基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017034032A JP2017034032A (ja) | 2017-02-09 |
| JP6557538B2 true JP6557538B2 (ja) | 2019-08-07 |
Family
ID=57989398
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015150899A Active JP6557538B2 (ja) | 2015-07-30 | 2015-07-30 | 化合物半導体基板、半導体装置及び化合物半導体基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6557538B2 (ja) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH078756B2 (ja) * | 1986-07-04 | 1995-02-01 | 日本電信電話株式会社 | 化合物半導体薄膜形成法 |
| JP3414833B2 (ja) * | 1993-05-28 | 2003-06-09 | 松下電器産業株式会社 | 半導体薄膜の製造方法および磁電変換素子の製造方法 |
| JP2010219314A (ja) * | 2009-03-17 | 2010-09-30 | Asahi Kasei Electronics Co Ltd | 半導体素子及びそれを備えた半導体装置 |
| JP6042077B2 (ja) * | 2012-02-16 | 2016-12-14 | 旭化成エレクトロニクス株式会社 | 化合物半導体薄膜の製造方法 |
| JP5992182B2 (ja) * | 2012-03-05 | 2016-09-14 | 旭化成エレクトロニクス株式会社 | 半導体基板及びその製造方法、並びに半導体装置 |
| CN105103320A (zh) * | 2013-03-25 | 2015-11-25 | 旭化成微电子株式会社 | 化合物半导体层叠体以及半导体装置 |
-
2015
- 2015-07-30 JP JP2015150899A patent/JP6557538B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2017034032A (ja) | 2017-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10711369B2 (en) | Method for producing silicon carbide single crystal and silicon carbide single crystal substrate | |
| Kummer et al. | Low energy plasma enhanced chemical vapor deposition | |
| KR101082709B1 (ko) | 실리콘 에피택셜 웨이퍼 및 그 제조 방법 | |
| KR101837423B1 (ko) | 접합 soi 웨이퍼의 휨을 산출하는 방법, 및 접합 soi 웨이퍼의 제조방법 | |
| Aidam et al. | Strain control of AlGaN/GaN high electron mobility transistor structures on silicon (111) by plasma assisted molecular beam epitaxy | |
| Makin et al. | Growth of ordered and disordered ZnSnN2 | |
| Ryu et al. | Two-dimensional material templates for van der Waals epitaxy, remote epitaxy, and intercalation growth | |
| Jia et al. | STM and MBE: one of the best combinations | |
| Wang et al. | Electronic and topological properties of Bi (110) ultrathin films grown on a Cu (111) substrate | |
| JP6557538B2 (ja) | 化合物半導体基板、半導体装置及び化合物半導体基板の製造方法 | |
| JP5857153B2 (ja) | 化合物半導体積層体及び半導体装置 | |
| Parida et al. | Determining the polarity of droplet epitaxy grown AlGaN nanorods using piezoresponse force microscopy | |
| Talley et al. | Synthesis of ferroelectric LaWN3--the first nitride perovskite | |
| Mathieu et al. | Determination of the intrinsic anomalous Hall effect of Sr Ru O 3 | |
| US9525117B2 (en) | Thermoelectric materials based on single crystal AlInN—GaN grown by metalorganic vapor phase epitaxy | |
| JP6527667B2 (ja) | 窒化物半導体基板の製造方法 | |
| Schönherr et al. | Free-standing millimetre-long Bi 2 Te 3 sub-micron belts catalyzed by TiO 2 nanoparticles | |
| Chrastina et al. | Thin relaxed SiGe virtual substrates grown by low-energy plasma-enhanced chemical vapor deposition | |
| Ni et al. | Influence of Mn Concentration on Magnetic Topological Insulator Mn x Bi 2− x Te 3 Thin-Film Hall-Effect Sensor | |
| Schmeidel et al. | Coulomb blockade effects in Ag/Si (111): The role of the wetting layer | |
| Cui et al. | The property optimization of n-GaN films grown on n-SiC substrates by incorporating a SiN x interlayer | |
| JP6130774B2 (ja) | 半導体素子とその作製方法 | |
| JP6517530B2 (ja) | 化合物半導体積層体 | |
| Sapkota et al. | Bulk transport properties of Bismuth selenide thin films approaching the two-dimensional limit | |
| KR101726735B1 (ko) | 세슘 이온을 이용한 밴드갭 보유 그래핀 제조 방법 및 이로부터 제조한 밴드갭 보유 그래핀 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180412 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190221 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190402 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190524 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190709 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190712 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6557538 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |