JP5857153B2 - 化合物半導体積層体及び半導体装置 - Google Patents

化合物半導体積層体及び半導体装置 Download PDF

Info

Publication number
JP5857153B2
JP5857153B2 JP2015508062A JP2015508062A JP5857153B2 JP 5857153 B2 JP5857153 B2 JP 5857153B2 JP 2015508062 A JP2015508062 A JP 2015508062A JP 2015508062 A JP2015508062 A JP 2015508062A JP 5857153 B2 JP5857153 B2 JP 5857153B2
Authority
JP
Japan
Prior art keywords
compound semiconductor
insb
layer
semiconductor layer
carbon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015508062A
Other languages
English (en)
Other versions
JPWO2014156123A1 (ja
Inventor
陽 吉川
陽 吉川
森安　嘉貴
嘉貴 森安
睦郎 小倉
睦郎 小倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Asahi Kasei EMD Corp
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Asahi Kasei EMD Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST, Asahi Kasei EMD Corp filed Critical National Institute of Advanced Industrial Science and Technology AIST
Priority to JP2015508062A priority Critical patent/JP5857153B2/ja
Application granted granted Critical
Publication of JP5857153B2 publication Critical patent/JP5857153B2/ja
Publication of JPWO2014156123A1 publication Critical patent/JPWO2014156123A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02466—Antimonides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02549—Antimonides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0304—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L31/03042—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds characterised by the doping material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/101—Semiconductor Hall-effect devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Hall/Mr Elements (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は、ＩｎとＳｂを含む化合物半導体多層膜を備える化合物半導体積層体及び半導体装置に関する。
ＩｎＳｂ薄膜は電子移動度が大きく、ホール素子や磁気センサの材料として適していることが知られている。磁気センサへの応用では高感度かつ低消費電力が必要とされる。言い換えれば、高電子移動度かつ膜厚が薄いことが必須となる。これらの電子デバイスにおけるＩｎＳｂ薄膜は電流リークを防ぐために半絶縁基板であるＧａＡｓやＩｎＰ基板上に形成されていた（非特許文献１参照）。
Ｏｈ ｅｔ．ａｌ．著、「Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ」、Ｖｏｌｕｍｅ ６６、１９８９年１０月、ｐ．３６１８−３６２１ Ｌｉｕ ｅｔ．ａｌ．著、「Ｊｏｕｒｎａｌ ｏｆ Ｖａｃｃｕｍ Ｓｃｉｅｎｃｅ＆Ｔｅｃｈｎｏｌｏｇｙ Ｂ」、Ｖｏｌｕｍｅ １４、１９９６年５月、ｐ．２３３９−２３４２
非特許文献１に記載されているように、ＧａＡｓやＩｎＰ基板上にＩｎＳｂ薄膜を形成すると、基板とＩｎＳｂの間には大きな格子ミスマッチが存在するため、形成したＩｎＳｂ層中にはミスフィット転移や結晶欠陥が大量に存在する。これらの転移や欠陥は余剰電子を生成し、電子移動度を著しく低下させる。
また、一般に、基板とのミスマッチによる薄膜の結晶欠陥は、基板との界面近傍で著しい。薄膜の成長に伴い結晶欠陥の密度は減少していくが、結晶欠陥濃度が高く電子移動度の低い下部のＩｎＳｂ層も電気特性に寄与するため、結晶欠陥が存在することにより、全体としての電子移動度が低下してしまう。数ミクロンオーダーの、比較的厚めの薄膜を形成すれば界面付近の欠陥による影響は微小になるが、デバイス作製においては現実的でないばかりでなく、膜厚増加による抵抗減少、消費電力増加等の問題も生じる。
この問題を解決するためＧａＡｓ基板上に格子不整合を緩和するバッファ層として、高抵抗なＡｌｘＩｎ１−ｘＳｂ（ｘ≧０．０７）を製膜し、その上にＩｎＳｂを製膜させる方法も知られている（非特許文献２参照）。
しかし、ＡｌＩｎＳｂバッファ層を用いるとバッファ層上に製膜されたＩｎＳｂの結晶性が悪化してしまう、これを避けるためにはＡｌＩｎＳｂバッファ層を厚く形成する必要があるが、全体の膜厚が増加するという悪影響が出てしまう。
以上より、高移動度かつ高い結晶性を保ったまま、全体の膜厚が薄いＩｎＳｂを製膜する技術は知られていなかったのが実情である。
そこで、本発明はこのような事情に鑑みてなされたものであって、基板との界面付近での余剰電子の発生を抑制し、かつ、結晶性が良好で薄い、高移動度な化合物半導体多層膜を備える化合物半導体積層体及び半導体装置を提供することを目的とする。
本発明者らは上記課題を解決するために鋭意検討した結果、電気抵抗率が１×１０５Ωｃｍ以上の基板と、前記基板上に形成された、炭素がドーピングされたＩｎとＳｂを含む第一の化合物半導体層と、前記第一の化合物半導体層上に形成され、ＩｎとＳｂを含む第二の化合物半導体層と、を備え、前記第一の化合物半導体層の膜厚が０．００５μｍ以上、０．２μｍ以下であり、前記第一の化合物半導体層の炭素の濃度が１×１０１５ｃｍ−３以上、５×１０１８ｃｍ−３以下であることより上記課題を解決できることを見出し、本発明を完成させた。
すなわち、本発明の一態様に係る化合物半導体積層体は、電気抵抗率が１×１０５Ωｃｍ以上の基板と、前記基板上に形成され、炭素がドーピングされたＩｎとＳｂを含む第一の化合物半導体層と、前記第一の化合物半導体層上に形成され、前記第一の化合物半導体層よりも炭素の濃度が小さく、且つＩｎとＳｂを含む第二の化合物半導体層と、を備え、前記第一の化合物半導体層の膜厚が０．００５μｍ以上、０．２μｍ以下であり、前記第一の化合物半導体層の炭素の濃度が１×１０１５ｃｍ−３以上、５×１０１８ｃｍ−３以下であることを特徴とする。
また、上記の化合物半導体積層体において、前記基板がＳｉまたはＧａＡｓであることを特徴としてもよい。
また、上記の化合物半導体積層体において、前記第一の化合物半導体層が前記基板と前記第二の化合物半導体層の格子不整合を緩和するバッファ層であり、前記第二の化合物半導体層が素子の少なくとも一部として機能する活性層であることを特徴としてもよい。
本発明の別の態様に係る半導体装置は、上記の化合物半導体積層体を用いて得られることを特徴とする。
本発明の一態様によれば、基板との界面付近での余剰電子の発生を抑制し、かつ、結晶性が良好で薄い、高移動度な化合物半導体多層膜を実現することができる。
本発明に係る化合物半導体積層体を示す断面図である。
以下、本発明を実施するための形態（以下、本実施形態と称する）について詳細に説明する。
［化合物半導体積層体］
図１に示した本実施形態の化合物半導体積層体１０は、電気抵抗率が１×１０５Ωｃｍ以上の基板１０１と、この基板上に形成され、膜厚が０．００５μｍ以上０．２μｍ以下であり、炭素濃度が１×１０１５ｃｍ−３以上、５×１０１８ｃｍ−３以下であり、ＩｎとＳｂを含む第一の化合物半導体層１０２と、第一の化合物半導体層１０２上に形成され、第一の化合物半導体層１０２よりも炭素の濃度（即ち、ドーピング量）が小さく、且つＩｎとＳｂを含む第二の化合物半導体層１０３と、を備える。これら第一の化合物半導体層１０１と第二の化合物半導体層１０２とにより、化合物半導体多層膜１１０を構成している。
基板１０１と第二の化合物半導体層１０３との間に、膜厚が０．００５μｍ以上０．２μｍ以下であり、炭素濃度が１×１０１５ｃｍ−３以上、５×１０１８ｃｍ−３以下であり、ＩｎとＳｂを含む第一の化合物半導体層１０２を備えることにより、基板１０１と化合物半導体多層膜１１０との界面付近での余剰電子の発生を抑制する。また、第一の化合物半導体層１０２は、基板１０１と第二の化合物半導体層１０３との間の格子不整合を緩和する。
［基板］
本実施形態の化合物半導体積層体における基板１０１としては、電気抵抗率が１×１０５Ωｃｍ以上の基板であれば特に制限されない。ＩｎＳｂと同じ結晶対称性を持っていることが好ましく、さらに安価かつ大型の基板が入手しやすいことから、基板１０１はＳｉ、ＧａＡｓのいずれか一つであることが好ましい。
［第一の化合物半導体層］
本実施形態の化合物半導体積層体における第一の化合物半導体層１０２としては、膜厚が０．００５μｍ以上、０．２μｍ以下であり、炭素濃度が１×１０１５ｃｍ−３以上、５×１０１８ｃｍ−３以下であり、ＩｎとＳｂを含む化合物半導体からなるものである。具体的には、第一の化合物半導体層１０２として、炭素がドーピングされたＩｎＳｂＩｎＡｌＳｂ，ＩｎＧａＳｂ，ＩｎＡｓＳｂ、ＩｎＰＳｂ、ＩｎＡｓＰＳｂ、ＩｎＡｌＧａＳｂ，ＩｎＡｌＡｓＳｂ，ＩｎＧａＡｓＳｂ、ＩｎＧａＰＳｂ、ＩｎＡｌＰＳｂ、ＩｎＡｌＧａＡｓＳｂ、ＩｎＡｌＧａＰＳｂなどが挙げられるが、これに制限されない。
全体の膜厚および電気絶縁層としての観点から、第一の化合物半導体層１０２の膜厚は、０．００５μｍ以上０．２μｍ以下であり、０．００５μｍ以上０．２μｍ未満であることが好ましく、０．００５μｍ以上０．１５μｍ以下であることがより好ましく、０．０１μｍ以上０．１５μｍ以下であることがさらに好ましい。第一の化合物半導体層の膜厚が０．００５μｍよりも薄い場合は、低抵抗層として電流の漏れを防止する効果が十分でなく、移動度の低下も生じる。また０．２μｍよりも厚い場合は、基板との界面近傍での余剰電子の発生を抑制する効果以上に余剰の正孔を発生させ、膜の移動度が低下するなどの問題が生じるため好ましくない。また、第一の化合物半導体層１０２の膜厚は、化合物半導体積層体を表面から深さ方向に対して二次イオン質量分析測定（ＳＩＭＳ）したときの、後述の炭素の濃度のピーク値を含むピークの半値全幅を意味する。
余剰電子を相殺するために必要十分な炭素量を適用する観点から、第一の化合物半導体層１０２の炭素の濃度が１×１０１５ｃｍ−３以上、５×１０１８ｃｍ−３以下であり、５×１０１５ｃｍ−３以上、３×１０１８ｃｍ−３以下であることが好ましく、１×１０１６ｃｍ−３以上、２×１０１８ｃｍ−３以下であることがより好ましく、５×１０１６ｃｍ−３以上、２×１０１８ｃｍ−３以下であることがさらに好ましい。炭素のドーピング量が多すぎると、生成した過剰な正孔によって第一の化合物半導体層の抵抗率が下がってしまい、正孔電流によって移動度が低下するなどの問題が生じるため実用上好ましくない。また、ドーピング量が少なすぎると、余剰電子の補償が十分に起こらず、リーク電流発生の原因となる。第一の化合物半導体層１０２の炭素の濃度は、化合物半導体積層体を表面から深さ方向に対して二次イオン質量分析測定（ＳＩＭＳ）したときの炭素の濃度のピーク値を意味する。
［第二の化合物半導体層］
本実施形態の化合物半導体積層体における第二の化合物半導体層１０３としては、第一の化合物半導体層よりも炭素の濃度が小さく、ＩｎとＳｂを含むものであれば特に制限されない。具体的には、第二の化合物半導体層１０３として、ＩｎＳｂ、ＩｎＡｌＳｂ，ＩｎＧａＳｂ，ＩｎＡｓＳｂ、ＩｎＰＳｂ、ＩｎＡｓＰＳｂ、ＩｎＡｌＧａＳｂ，ＩｎＡｌＡｓＳｂ，ＩｎＧａＡｓＳｂ、ＩｎＧａＰＳｂ、ＩｎＡｌＰＳｂ、ＩｎＡｌＧａＡｓＳｂ、ＩｎＡｌＧａＰＳｂなどが挙げられるが、これに制限されない。
格子不整合を緩和する観点から、第二の化合物半導体層１０３は、ドーパントである炭素を除いて第一の化合物半導体層１０２と同じ材料であることが好ましい。高移動度な化合物半導体層を得る観点から、第二の化合物半導体層１０３は、ＩｎＳｂであることが好ましい。第二の化合物半導体層１０３の膜厚に特に制限はないが、工業製造の観点から０．５μｍ以上３μｍ以下が好ましい。
なお、第二の化合物半導体層１０２の炭素の濃度は、例えばＳＩＭＳによる検出下限以下である。
［応用］
第二の化合物半導体層１０３上にさらに複数の化合物半導体、保護膜または電極を形成することも可能である。この場合、化合物半導体として物質は特に制限されない。またドーピングに関しても特に制限はされない。
［化合物半導体積層体の製造方法］
次に、本実施形態の化合物半導体積層体の製造方法について説明する。
図１に示した基板１０１上に例えば有機金属気相成長（ＭＯＣＶＤ）装置を用いて第一の化合物半導体層１０２を形成する。第一の化合物半導体層１０２の成長温度に特に制限はないが、原料の分解率およびＩｎＳｂの融点から２２０℃以上５３０℃以下が好ましく、２２０℃以上４００℃未満がより好ましい。第一の化合物半導体層の成長温度が２２０℃以上であれば、原料の分解効率が良好で成長速度が遅くならず、目的の膜厚を成長するために著しく時間を要することがないため好ましい。また第一の化合物半導体層の成長温度が５３０℃以下の場合は、成長した膜の一部または全部が溶融することがなく、著しく結晶性を悪化させてしまうことがないため好ましい。第一の化合物半導体層１０２の成膜に用いる装置として特に制限はなく、分子線蒸着、電子線蒸着、抵抗加熱蒸着、化学蒸着などを行う各種装置を用いることが可能である。第一の化合物半導体層１０２の成膜に用いる原料は特に制限されないが、ＩｎＳｂの原料として、トリメチルインジウム（ＴＭＩｎ）、トリスジメチルアミノアンチモン（ＴＤＭＡＳｂ）、ドーピング原料として四臭化炭素（ＣＢｒ４）などを用いることが可能である。原料キャリアガスに特に制限はないが、不純物を含まない観点から純度が保証された水素または窒素を用いることが好ましい。
次に、第一の化合物半導体層１０２上に例えばＭＯＣＶＤ装置を用いて第二の化合物半導体層１０３を形成する。第二の化合物半導体層１０３の成長温度に特に制限はないが、原料の分解率およびＩｎＳｂの融点から２２０℃以上５３０℃以下が好ましい。第二の化合物半導体層の成長温度が２２０℃以上であれば、原料の分解効率が良好で成長速度が遅くならず、目的の膜厚を成長するために著しく時間を要することがないため、好ましい。また第二の化合物半導体層の成長温度が５３０℃以下の場合は、成長した膜の一部または全部が溶融することがなく、著しく結晶性を悪化させてしまうことがないため好ましい。
第二の化合物半導体層１０３の成膜に用いる装置として特に制限はなく、分子線蒸着、電子線蒸着、抵抗加熱蒸着、化学蒸着などを行う各種装置を用いることが可能である。第二の化合物半導体層１０３の成膜に用いる原料は特に制限されないが、ＩｎＳｂの原料として、トリメチルインジウム（ＴＭＩｎ）、トリスジメチルアミノアンチモン（ＴＤＭＡＳｂ）などを用いることが可能である。原料キャリアガスに特に制限はないが、不純物を含まない観点から純度が保証された水素または窒素を用いることが好ましい。
［半導体装置］
また、本実施形態の化合物半導体積層体を用いて半導体装置を作製してもよい。具体的には、化合物半導体積層体の第二の化合物半導体層を活性層とすればよい。ＩｎおよびＳｂを含む第二の化合物半導体層を活性層として用いる半導体装置の具体例としては、磁気センサやホール素子や赤外線センサ素子等が挙げられる。いずれも公知の方法を用いて作製することが可能である。基板との界面付近での余剰電子の発生を抑制し、かつ、結晶性が良好で薄い、高移動度な化合物半導体積層体を用いているため、高特性の半導体装置を得ることが可能である。
［実施形態の効果］
本発明の実施形態によれば、基板１０１と第二の化合物半導体層１０３との間に、膜厚が０．００５μｍ以上０．２μｍ以下であり、炭素濃度が１×１０１５ｃｍ−３以上、５×１０１８ｃｍ−３以下であり、ＩｎとＳｂを含む第一の化合物半導体層１０２を備える。これにより、基板１０１との界面付近での余剰電子の発生を抑制し、結果として、高移動度の化合物半導体多層膜１１０となる。即ち、第一の化合物半導体層１０２は、その炭素が欠陥起因の余剰電子を相殺することにより高抵抗な層として存在する。また、第一の化合物半導体層１０２は、基板１０１と第二の化合物半導体層１０３との間の格子不整合を緩和し、かつ第二の化合物半導体層１０３との間の格子不整合をなくすことができるため、第二の化合物半導体層１０３の結晶性を高める。
このように、第一の化合物半導体層１０２が余剰電子を相殺して高抵抗な層として存在することと、基板１０１と第二の化合物半導体層１０３との間の格子不整合を緩和することの両方により、結晶性が良好で薄い、高移動度の化合物半導体多層膜１１０を実現することができる。
［実施例１］
４インチの半絶縁ＧａＡｓ基板（基板１０１）を用意した。この半絶縁ＧａＡｓ基板の電気抵抗率は８×１０７Ωｃｍである。この半絶縁ＧａＡｓ基板上に、３６０℃でＩｎＳｂの原料としてトリメチルインジウム（ＴＭＩｎ）、トリスジメチルアミノアンチモン（ＴＤＭＡＳｂ）と、炭素ドーピングの原料として四臭化炭素（ＣＢｒ４）を用いて、炭素がドーピングされた第一のＩｎＳｂ層（第一の化合物半導体層１０２）を形成した。この炭素がドーピングされた第一のＩｎＳｂ層の形成には、ＭＯＣＶＤ装置を用いた。
この第一のＩｎＳｂ層上に、ＩｎＳｂの原料として、トリメチルインジウム（ＴＭＩｎ）、トリスジメチルアミノアンチモン（ＴＤＭＡＳｂ）を用いて４６０℃で第二のＩｎＳｂ層（第二の化合物半導体層１０３）を形成した。この第二のＩｎＳｂ層の形成には、ＭＯＣＶＤ装置を用いた。ファンダメンタルパラメータ法を用いた蛍光Ｘ線分光（ＸＲＦ）測定から、第一のＩｎＳｂ層と第二のＩｎＳｂ層を併せたＩｎＳｂ層全体の膜厚は０．９５μｍであった。
また、第一のＩｎＳｂ層中での炭素の濃度を調べるため、膜の一部を切り出してＳＩＭＳによる分析を行った。この結果、第一のＩｎＳｂ層（第一の化合物半導体層１０２）の位置に１．０×１０１８ｃｍ−３を最大値とするピークが観察され、所定量だけ炭素がドーピングされていることを確認した。また第一のＩｎＳｂ層の厚さとして、ＳＩＭＳによる炭素の濃度測定におけるピークが半値に減少する範囲を求めたところ、０．０３８μｍであった。
このようにして形成された試料に対してｖａｎ ｄｅｒ Ｐａｕｗ法によるホール測定を行った結果、４７３００ｃｍ２／Ｖｓの電子移動度、１．６×１０１６ｃｍ−３のｎ型キャリア濃度が得られた。
［実施例２］
４インチの半絶縁ＧａＡｓ基板（基板１０１）を用意した、この半絶縁性ＧａＡｓ基板の電気抵抗率は８×１０７Ωｃｍである。この半絶縁性ＧａＡｓ基板上に、３６０℃でＩｎＳｂの原料としてトリメチルインジウム（ＴＭＩｎ）、トリスジメチルアミノアンチモン（ＴＤＭＡＳｂ）を用いて、炭素がドーピングされた第一のＩｎＳｂ層（第一の化合物半導体層１０２）を形成した。この炭素がドーピングされた第一のＩｎＳｂ層の形成には、ＭＯＣＶＤ装置を用いた。
ＩｎＳｂ層を低温成長させることにより、未分解の原料側鎖から炭素が膜中に取り込まれる。この効果によりＳＩＭＳ測定から、第一のＩｎＳｂ層には炭素がドーピングされており、炭素のドーピング量が５×１０１７ｃｍ−３であることを確認した。
この第一のＩｎＳｂ層上に、ＩｎＳｂの原料としてトリメチルインジウム（ＴＭＩｎ）、トリスジメチルアミノアンチモン（ＴＤＭＡＳｂ）を用いて、４６０℃で第二のＩｎＳｂ層（第二の化合物半導体層１０３）を形成した。この第二のＩｎＳｂ層の形成にはＭＯＣＶＤ装置を用いた。ＸＲＦ測定から、第一のＩｎＳｂ層と第二のＩｎＳｂ層を併せたＩｎＳｂ層全体の膜厚は０．９５μｍであった。また第一のＩｎＳｂ層の厚さとして、ＳＩＭＳによる炭素濃度測定におけるピークが半値に減少する範囲を求めたところ、０．０３５μｍであった。
このようにして形成された試料に対してｖａｎ ｄｅｒ Ｐａｕｗ法によるホール測定を行った結果、４８０００ｃｍ２／Ｖｓの電子移動度、１．７×１０１６ｃｍ−３のｎ型キャリア濃度が得られた。
［実施例３］
４インチの半絶縁ＧａＡｓ基板（基板１０１）を用意した。この半絶縁ＧａＡｓ基板の電気抵抗率は８×１０７Ωｃｍである。この半絶縁ＧａＡｓ基板上に、３６０℃でＩｎＳｂの原料としてトリメチルインジウム（ＴＭＩｎ）、トリスジメチルアミノアンチモン（ＴＤＭＡＳｂ）を、炭素ドーピングの原料として四臭化炭素（ＣＢｒ４）を用いて、炭素がドーピングされた第一のＩｎＳｂ層（第一の化合物半導体層１０２）を形成した。この炭素がドーピングされた第一のＩｎＳｂ層の形成には、ＭＯＣＶＤ装置を用いた。この第一のＩｎＳｂ層は、ＳＩＭＳ測定から炭素のドーピング量が１×１０１８ｃｍ−３であった。
この第一のＩｎＳｂ層上に、ＩｎＳｂの原料としてトリメチルインジウム（ＴＭＩｎ）、トリスジメチルアミノアンチモン（ＴＤＭＡＳｂ）を用いて４６０℃で第二のＩｎＳｂ層（第二の化合物半導体層１０３）を形成した。この第二のＩｎＳｂ層の形成にはＭＯＣＶＤ装置を用いた。ＸＲＦ測定から、第一のＩｎＳｂ層と第二のＩｎＳｂ層を併せたＩｎＳｂ層全体の膜厚は０．９３μｍであった。また第一のＩｎＳｂ層の厚さとして、ＳＩＭＳによる炭素の濃度測定におけるピークが半値に減少する範囲を求めたところ、０．００８μｍであった。
このようにして形成された試料に対してｖａｎ ｄｅｒ Ｐａｕｗ法によるホール測定を行った結果、４０８００ｃｍ２／Ｖｓの電子移動度、２．１×１０１６ｃｍ−３のｎ型キャリア濃度が得られた。
［実施例４］
４インチの半絶縁ＧａＡｓ基板（基板１０１）を用意した。この半絶縁ＧａＡｓ基板の電気抵抗率は８×１０７Ωｃｍである。この半絶縁ＧａＡｓ基板上に、３６０℃でＩｎＳｂの原料としてトリメチルインジウム（ＴＭＩｎ）、トリスジメチルアミノアンチモン（ＴＤＭＡＳｂ）を、炭素ドーピングの原料として四臭化炭素（ＣＢｒ４）を用いて、炭素がドーピングされた第一のＩｎＳｂ層（第一の化合物半導体層１０２）を形成した。この炭素がドーピングされた第一のＩｎＳｂ層の形成には、ＭＯＣＶＤ装置を用いた。この第一のＩｎＳｂ層は、ＳＩＭＳ測定から炭素のドーピング量が１×１０１８ｃｍ−３であった。
この第一のＩｎＳｂ層上にＩｎＳｂの原料としてトリメチルインジウム（ＴＭＩｎ）、トリスジメチルアミノアンチモン（ＴＤＭＡＳｂ）を用いて４６０℃で第二のＩｎＳｂ層（第二の化合物半導体層１０３）を形成した。この第二のＩｎＳｂ層の形成にはＭＯＣＶＤ装置を用いた。ＸＲＦ測定から、第一のＩｎＳｂ層と第二のＩｎＳｂ層を併せたＩｎＳｂ層全体の膜厚は０．９５μｍであった。また第一のＩｎＳｂ層の厚さとして、ＳＩＭＳによる炭素濃度測定におけるピークが半値に減少する範囲を求めたところ、０．２０μｍであった。
このようにして形成された試料に対してｖａｎ ｄｅｒ Ｐａｕｗ法によるホール測定を行った結果、３５６００ｃｍ２／Ｖｓの電子移動度、１．７×１０１６ｃｍ−３のｎ型キャリア濃度が得られた。
［実施例５］
４インチの半絶縁ＧａＡｓ基板（基板１０１）を用意した。この半絶縁ＧａＡｓ基板の電気抵抗率は８×１０７Ωｃｍである。この半絶縁ＧａＡｓ基板上に、３６０℃でＩｎＳｂの原料としてトリメチルインジウム（ＴＭＩｎ）、トリスジメチルアミノアンチモン（ＴＤＭＡＳｂ）と、炭素ドーピングの原料として四臭化炭素（ＣＢｒ４）を用いて、炭素がドーピングされた第一のＩｎＳｂ層（第一の化合物半導体層１０２）を形成した。この炭素がドーピングされた第一のＩｎＳｂ層の形成には、ＭＯＣＶＤ装置を用いた。この第一のＩｎＳｂ層は、ＳＩＭＳ測定から炭素のドーピング量が４×１０１６ｃｍ−３であった。
この第一のＩｎＳｂ層上に、ＩｎＳｂの原料として、トリメチルインジウム（ＴＭＩｎ）、トリスジメチルアミノアンチモン（ＴＤＭＡＳｂ）を用いて４６０℃で第二のＩｎＳｂ層（第二の化合物半導体層１０３）を形成した。この第二のＩｎＳｂ層の形成にはＭＯＣＶＤ装置を用いた。ＸＲＦ測定から、第一のＩｎＳｂ層と第二のＩｎＳｂ層を併せたＩｎＳｂ層全体の膜厚は０．９５μｍであった。また第一のＩｎＳｂ層の厚さとして、ＳＩＭＳによる炭素濃度測定におけるピークが半値に減少する範囲を求めたところ、０．０２８μｍであった。
このようにして形成された試料に対してｖａｎ ｄｅｒ Ｐａｕｗ法によるホール測定を行った結果、３０５００ｃｍ２／Ｖｓの電子移動度、２．６×１０１６ｃｍ−３のｎ型キャリア濃度が得られた。
［実施例６］
４インチの半絶縁ＧａＡｓ基板（基板１０１）を用意した、この半絶縁性ＧａＡｓ基板の電気抵抗率は８×１０７Ωｃｍである。この半絶縁性ＧａＡｓ基板上に、２４０℃でＩｎＳｂの原料としてトリメチルインジウム（ＴＭＩｎ）、トリスジメチルアミノアンチモン（ＴＤＭＡＳｂ）を用いて、炭素がドーピングされた第一のＩｎＳｂ層（第一の化合物半導体層１０２）を形成した。この炭素がドーピングされた第一のＩｎＳｂ層の形成には、ＭＯＣＶＤ装置を用いた。
実施例２の場合と同様に、ＩｎＳｂ層を低温成長させることにより、未分解の原料側鎖から炭素が膜中に取り込まれるが、実施例２に比べて成長温度が低いためにより多くの炭素がドーピングされ、ＳＩＭＳ測定から第一のＩｎＳｂ層中の炭素のドーピング量が２×１０１８ｃｍ−３であることを確認した。
この第一のＩｎＳｂ層上に、ＩｎＳｂの原料としてトリメチルインジウム（ＴＭＩｎ）、トリスジメチルアミノアンチモン（ＴＤＭＡＳｂ）を用いて、４６０℃で第二のＩｎＳｂ層（第二の化合物半導体層１０３）を形成した。この第二のＩｎＳｂ層の形成にはＭＯＣＶＤ装置を用いた。ＸＲＦ測定から、第一のＩｎＳｂ層と第二のＩｎＳｂ層を併せたＩｎＳｂ層全体の膜厚は０．９８μｍであった。また第一のＩｎＳｂ層の厚さとして、ＳＩＭＳによる炭素濃度測定におけるピークが半値に減少する範囲を求めたところ、０．０３８μｍであった。
このようにして形成された試料に対してｖａｎ ｄｅｒ Ｐａｕｗ法によるホール測定を行った結果、５５６００ｃｍ２／Ｖｓの電子移動度、１．６×１０１６ｃｍ−３のｎ型キャリア濃度が得られた。
［比較例１］
４インチの半絶縁ＧａＡｓ基板（電気抵抗率：８×１０７Ωｃｍ）上に、４６０℃でＩｎＳｂの原料としてトリメチルインジウム（ＴＭＩｎ）、トリスジメチルアミノアンチモン（ＴＤＭＡＳｂ）を用いて、炭素のドーパントを用いないこと以外は実施例１と同じ条件で第一のＩｎＳｂ層を形成した。この炭素がドーピングされていない第一のＩｎＳｂ層の形成には、ＭＯＣＶＤ装置を用いた。
この第一のＩｎＳｂ層上にＩｎＳｂの原料としてトリメチルインジウム（ＴＭＩｎ）、トリスジメチルアミノアンチモン（ＴＤＭＡＳｂ）を用いて４６０℃で第二のＩｎＳｂ層を形成した。ＸＲＦ測定から、第一のＩｎＳｂ層と第二のＩｎＳｂ層を併せたＩｎＳｂ層全体の膜厚は０．９５μｍであった。またＳＩＭＳによる炭素濃度測定を行ったところ、第一のＩｎＳｂ層の存在する部分にＳＩＭＳ測定における検出感度の下限値以上の炭素がある領域は観察されなかった。
このようにして形成された試料に対してｖａｎ ｄｅｒ Ｐａｕｗ法によるホール測定を行った結果、２３０００ｃｍ２／Ｖｓの電子移動度、３．４×１０１６ｃｍ−３のｎ型キャリア濃度が得られた。
［比較例２］
４インチの半絶縁ＧａＡｓ基板（基板１０１）を用意した。この半絶縁ＧａＡｓ基板の電気抵抗率は８×１０７Ωｃｍである。この半絶縁ＧａＡｓ基板上に、４６０℃でＩｎＳｂの原料としてトリメチルインジウム（ＴＭＩｎ）、トリスジメチルアミノアンチモン（ＴＤＭＡＳｂ）と、炭素ドーピングの原料として四臭化炭素（ＣＢｒ４）を用いて、炭素を６×１０１４ｃｍ−３の濃度になるように調整して第一のＩｎＳｂ層（第一の化合物半導体層１０２）を形成した。この炭素がドーピングされた第一のＩｎＳｂ層の形成には、ＭＯＣＶＤ装置を用いた。
この第一のＩｎＳｂ層上にＩｎＳｂの原料としてトリメチルインジウム（ＴＭＩｎ）、トリスジメチルアミノアンチモン（ＴＤＭＡＳｂ）を用いて４６０℃で第二のＩｎＳｂ層を形成した。ＸＲＦ測定から、第一のＩｎＳｂ層と第二のＩｎＳｂ層を併せたＩｎＳｂ層全体の膜厚は０．９５μｍであった。本比較例においても、第一のＩｎＳｂ層に、ＳＩＭＳ測定における検出感度の下限値以上の炭素がある領域は観察されなかった。
このようにして形成された試料に対してｖａｎ ｄｅｒ Ｐａｕｗ法によるホール測定を行った結果、２３５００ｃｍ２／Ｖｓの電子移動度、２．８×１０１６ｃｍ−３のｎ型キャリア濃度が得られた。
［比較例３］
４インチの半絶縁ＧａＡｓ基板（基板１０１）を用意した。この半絶縁ＧａＡｓ基板の電気抵抗率は８×１０７Ωｃｍである。この半絶縁ＧａＡｓ基板上に、４６０℃でＩｎＳｂの原料としてトリメチルインジウム（ＴＭＩｎ）、トリスジメチルアミノアンチモン（ＴＤＭＡＳｂ）と、炭素ドーピングの原料として四臭化炭素（ＣＢｒ４）を用いて、炭素を５×１０１８ｃｍ−３よりも多くなるように流量を調整して第一のＩｎＳｂ層（第一の化合物半導体層１０２）を形成した。この炭素がドーピングされた第一のＩｎＳｂ層の形成には、ＭＯＣＶＤ装置を用いた。この第一のＩｎＳｂ層は、ＳＩＭＳ測定から炭素のドーピング量が５×１０２０ｃｍ−３であった。
この第一のＩｎＳｂ層上に、ＩｎＳｂの原料としてトリメチルインジウム（ＴＭＩｎ）、トリスジメチルアミノアンチモン（ＴＤＭＡＳｂ）を用いて、４６０℃で第二のＩｎＳｂ層（第二の化合物半導体層１０３）を形成した。この第二のＩｎＳｂ層の形成にはＭＯＣＶＤ装置を用いた。ＸＲＦ測定から、第一のＩｎＳｂ層と第二のＩｎＳｂ層を併せたＩｎＳｂ層全体の膜厚は０．９８μｍであった。また第一のＩｎＳｂ層の厚さとして、ＳＩＭＳによる炭素濃度測定におけるピークが半値に減少する範囲を求めたところ、０．０４５μｍであった。
このようにして形成された試料に対してｖａｎ ｄｅｒ Ｐａｕｗ法によるホール測定を行った結果、９８００ｃｍ２／Ｖｓの電子移動度、４．０×１０１７ｃｍ−３のｎ型キャリア濃度が得られた。
［比較例４］
４インチの半絶縁ＧａＡｓ基板（基板１０１）を用意した。この半絶縁ＧａＡｓ基板の電気抵抗率は８×１０７Ωｃｍである。この半絶縁ＧａＡｓ基板上に、４６０℃でＩｎＳｂの原料としてトリメチルインジウム（ＴＭＩｎ）、トリスジメチルアミノアンチモン（ＴＤＭＡＳｂ）を、炭素ドーピングの原料として四臭化炭素（ＣＢｒ４）を用いて、第一のＩｎＳｂ層（第一の化合物半導体層１０２）を形成した。この炭素がドーピングされた第一のＩｎＳｂ層の形成には、ＭＯＣＶＤ装置を用いた。この第一のＩｎＳｂ層は、ＳＩＭＳ測定から炭素のドーピング量が３×１０１６ｃｍ−３であった。
この第一のＩｎＳｂ層上に、ＩｎＳｂの原料としてトリメチルインジウム（ＴＭＩｎ）、トリスジメチルアミノアンチモン（ＴＤＭＡＳｂ）を用いて４６０℃で第二のＩｎＳｂ層（第二の化合物半導体層１０３）を形成した。この第二のＩｎＳｂ層の形成にはＭＯＣＶＤ装置を用いた。ＸＲＦ測定から、第一のＩｎＳｂ層と第二のＩｎＳｂ層を併せたＩｎＳｂ層全体の膜厚は０．９３μｍであった。また第一のＩｎＳｂ層の厚さとして、ＳＩＭＳによる炭素濃度測定におけるピークが半値に減少する範囲を求めたところ、０．００４μｍであった。
このようにして形成された試料に対してｖａｎ ｄｅｒ Ｐａｕｗ法によるホール測定を行った結果、２５５００ｃｍ２／Ｖｓの電子移動度、２．３×１０１６ｃｍ−３のｎ型キャリア濃度が得られた。
［比較例５］
４インチの半絶縁ＧａＡｓ基板（基板１０１）を用意した。この半絶縁ＧａＡｓ基板の電気抵抗率は８×１０７Ωｃｍである。この半絶縁性ＧａＡｓ基板上に、４００℃でＩｎＳｂの原料としてトリメチルインジウム（ＴＭＩｎ）、トリスジメチルアミノアンチモン（ＴＤＭＡＳｂ）を用いて、炭素がドーピングされた第一のＩｎＳｂ層（第一の化合物半導体層１０２）を形成した。この炭素がドーピングされた第一のＩｎＳｂ層の形成には、ＭＯＣＶＤ装置を用いた。実施例２の場合と同様に、ＩｎＳｂ層を低温成長させることにより、未分解の原料側鎖から炭素が膜中に取り込まれるが、その割合は実施例２と比べて少なく、ＳＩＭＳ測定から、第一のＩｎＳｂ層中の炭素のドーピング量は８×１０１４ｃｍ−３であることを確認した。
この第一のＩｎＳｂ層上に、ＩｎＳｂの原料としてトリメチルインジウム（ＴＭＩｎ）、トリスジメチルアミノアンチモン（ＴＤＭＡＳｂ）を用いて４６０℃で第二のＩｎＳｂ層（第二の化合物半導体層１０３）を形成した。この第二のＩｎＳｂ層の形成にはＭＯＣＶＤ装置を用いた。ＸＲＦ測定から、第一のＩｎＳｂ層と第二のＩｎＳｂ層を併せたＩｎＳｂ層全体の膜厚は０．９３μｍであった。また第一のＩｎＳｂ層の厚さとして、ＳＩＭＳによる炭素濃度測定におけるピークが半値に減少する範囲を求めたところ、０．０１７μｍであった。
このようにして形成された試料に対してｖａｎ ｄｅｒ Ｐａｕｗ法によるホール測定を行った結果、２７０００ｃｍ２／Ｖｓの電子移動度、２．２×１０１６ｃｍ−３のｎ型キャリア濃度が得られた。
［比較の結果］
以上の結果より、膜厚が０．００５μｍ以上、０．２μｍ以下であり、炭素の濃度が１×１０１５ｃｍ−３以上、５×１０１８ｃｍ−３以下であり、ＩｎとＳｂを含む第一の化合物半導体層と、この第一の化合物半導体層よりも炭素の濃度が小さく、且つＩｎとＳｂを含む第二の化合物半導体層とを備えることにより、界面近傍の欠陥より生成した余剰電子を相殺することで、化合物半導体多層膜全体のキャリア濃度が減少し、電子移動度が向上していることを確認できた。
本発明のＩｎとＳｂを含む化合物半導体多層膜は、磁気センサ、赤外線センサ用の化合
物半導体多層膜として好適である。
１０ 化合物半導体積層体
１０１ 基板
１０２ 第一の化合物半導体層
１０３ 第二の化合物半導体層
１１０ 化合物半導体多層膜

Claims (4)

  1. 電気抵抗率が１×１０５Ωｃｍ以上の基板と、
    前記基板上に形成され、炭素がドーピングされたＩｎとＳｂを含む第一の化合物半導体層と、
    前記第一の化合物半導体層上に形成され、前記第一の化合物半導体層よりも炭素の濃度が小さく、且つＩｎとＳｂを含む第二の化合物半導体層と、を備え、
    前記第一の化合物半導体層の膜厚が０．００５μｍ以上、０．２μｍ以下であり、前記第一の化合物半導体層の炭素の濃度が１×１０１５ｃｍ−３以上、５×１０１８ｃｍ−３以下である化合物半導体積層体。
  2. 前記基板がＳｉまたはＧａＡｓである請求項１に記載の化合物半導体積層体。
  3. 前記第一の化合物半導体層が前記基板と前記第二の化合物半導体層の格子不整合を緩和するバッファ層であり、
    前記第二の化合物半導体層が素子の少なくとも一部として機能する活性層である請求項１または請求項２に記載の化合物半導体積層体。
  4. 請求項１から請求項３のいずれか一項に記載の化合物半導体積層体を用いて得られる半導体装置。
JP2015508062A 2013-03-25 2014-03-25 化合物半導体積層体及び半導体装置 Active JP5857153B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015508062A JP5857153B2 (ja) 2013-03-25 2014-03-25 化合物半導体積層体及び半導体装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2013062469 2013-03-25
JP2013062469 2013-03-25
PCT/JP2014/001703 WO2014156123A1 (ja) 2013-03-25 2014-03-25 化合物半導体積層体及び半導体装置
JP2015508062A JP5857153B2 (ja) 2013-03-25 2014-03-25 化合物半導体積層体及び半導体装置

Publications (2)

Publication Number Publication Date
JP5857153B2 true JP5857153B2 (ja) 2016-02-10
JPWO2014156123A1 JPWO2014156123A1 (ja) 2017-02-16

Family

ID=51623136

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015508062A Active JP5857153B2 (ja) 2013-03-25 2014-03-25 化合物半導体積層体及び半導体装置

Country Status (6)

Country Link
US (1) US20160035839A1 (ja)
EP (1) EP2980874A4 (ja)
JP (1) JP5857153B2 (ja)
KR (1) KR101812394B1 (ja)
CN (1) CN105103320A (ja)
WO (1) WO2014156123A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6517530B2 (ja) * 2015-02-19 2019-05-22 旭化成エレクトロニクス株式会社 化合物半導体積層体
JP6557538B2 (ja) * 2015-07-30 2019-08-07 旭化成エレクトロニクス株式会社 化合物半導体基板、半導体装置及び化合物半導体基板の製造方法
CN106252502A (zh) * 2016-08-23 2016-12-21 苏州矩阵光电有限公司 一种霍尔元件及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005327861A (ja) * 2004-05-13 2005-11-24 Asahi Kasei Corp 強磁性微粒子検出装置
WO2007077865A1 (ja) * 2005-12-27 2007-07-12 Asahi Kasei Kabushiki Kaisha ＩｎＳｂ薄膜磁気センサ並びにその製造方法
JP2011216553A (ja) * 2010-03-31 2011-10-27 Asahi Kasei Electronics Co Ltd 磁気センサ

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4860067A (en) * 1986-06-20 1989-08-22 International Business Machines Corporation Semiconductor heterostructure adapted for low temperature operation
US4767494A (en) * 1986-07-04 1988-08-30 Nippon Telegraph & Telephone Corporation Preparation process of compound semiconductor
US5117543A (en) * 1988-12-23 1992-06-02 General Motors Corporation Method of making indium arsenide magnetoresistor
US5116455A (en) * 1991-01-24 1992-05-26 Spire Corporation Process of making strain-free, carbon-doped epitaxial layers and products so made
US5184106A (en) * 1991-01-28 1993-02-02 General Motors Corporation Magnetic field sensor with improved electron mobility
US5132763A (en) * 1991-02-07 1992-07-21 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration InAs hole-immobilized doping superlattice long-wave-infrared detector
US5275966A (en) * 1991-07-08 1994-01-04 The United States Of America As Represented By The Secretary Of The Navy Low temperature process for producing antimony-containing semiconductor materials
US5385864A (en) * 1993-05-28 1995-01-31 Matsushita Electric Industrial Co., Ltd. Method of fabricating semiconductor thin film and a Hall-effect device
US5883564A (en) * 1994-04-18 1999-03-16 General Motors Corporation Magnetic field sensor having high mobility thin indium antimonide active layer on thin aluminum indium antimonide buffer layer
US5491461A (en) * 1994-05-09 1996-02-13 General Motors Corporation Magnetic field sensor on elemental semiconductor substrate with electric field reduction means
US5650635A (en) * 1995-07-14 1997-07-22 Northwestern University Multiple stacked Sb-based heterostructures
JP3082719B2 (ja) * 1997-09-03 2000-08-28 日本電気株式会社 半導体装置の製造方法
US6630882B1 (en) * 1999-08-05 2003-10-07 Delphi Technologies, Inc. Composite magnetic sensor
US6707122B1 (en) * 1999-11-30 2004-03-16 Nec Laboratories America, Inc. Extraordinary magnetoresistance at room temperature in inhomogeneous narrow-gap semiconductors
US6580139B1 (en) * 2000-07-20 2003-06-17 Emcore Corporation Monolithically integrated sensing device and method of manufacture
US7082838B2 (en) * 2000-08-31 2006-08-01 Tdk Corporation Extraordinary piezoconductance in inhomogeneous semiconductors
KR100762772B1 (ko) * 2003-09-09 2007-10-02 아사히 가세이 일렉트로닉스 가부시끼가이샤 적외선 센서 ｉｃ, 적외선 센서 및 그 제조 방법
US7518196B2 (en) * 2005-02-23 2009-04-14 Intel Corporation Field effect transistor with narrow bandgap source and drain regions and method of fabrication
US8183556B2 (en) * 2005-12-15 2012-05-22 Intel Corporation Extreme high mobility CMOS logic
US8304734B2 (en) * 2006-04-24 2012-11-06 Asahi Kasei Emd Corporation Infrared sensor
EP2131398B1 (en) * 2007-03-23 2015-05-20 Asahi Kasei EMD Corporation Compound semiconductor laminate, process for producing the compound semiconductor laminate, and semiconductor device
KR100921693B1 (ko) * 2007-10-23 2009-10-15 한국과학기술연구원 Ｉｎ(Ａｓ)Ｓｂ 반도체의 격자 부정합 기판상 제조방법 및이를 이용한 반도체 소자
US7670894B2 (en) * 2008-04-30 2010-03-02 Intel Corporation Selective high-k dielectric film deposition for semiconductor device
WO2009148134A1 (ja) * 2008-06-04 2009-12-10 旭化成エレクトロニクス株式会社 量子型赤外線センサおよびそれを用いた量子型赤外線ガス濃度計
US8237236B2 (en) * 2009-06-03 2012-08-07 Korea Institute Of Science And Technology InSb-based switching device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005327861A (ja) * 2004-05-13 2005-11-24 Asahi Kasei Corp 強磁性微粒子検出装置
WO2007077865A1 (ja) * 2005-12-27 2007-07-12 Asahi Kasei Kabushiki Kaisha ＩｎＳｂ薄膜磁気センサ並びにその製造方法
JP2011216553A (ja) * 2010-03-31 2011-10-27 Asahi Kasei Electronics Co Ltd 磁気センサ

Also Published As

Publication number Publication date
KR20150123855A (ko) 2015-11-04
CN105103320A (zh) 2015-11-25
EP2980874A4 (en) 2016-11-16
WO2014156123A1 (ja) 2014-10-02
EP2980874A1 (en) 2016-02-03
JPWO2014156123A1 (ja) 2017-02-16
US20160035839A1 (en) 2016-02-04
KR101812394B1 (ko) 2017-12-26

Similar Documents

Publication Publication Date Title
JP5665171B2 (ja) Ｉｉｉ族窒化物半導体電子デバイス、ｉｉｉ族窒化物半導体電子デバイスを作製する方法
Lee et al. Epitaxial growth of molecular crystals on van der Waals substrates for high‐performance organic electronics
JP5818853B2 (ja) ｎ型窒化アルミニウム単結晶基板を用いた縦型窒化物半導体デバイス
JP5079525B2 (ja) 薄膜積層体及びそれを用いたＩｎＳｂ薄膜磁気センサ並びにその製造方法
JP5892495B2 (ja) Ｇａ２Ｏ３系結晶膜の成膜方法、及び結晶積層構造体
JP6473017B2 (ja) 化合物半導体基板
KR101321660B1 (ko) 횡방향을 전류 도통 방향으로 하는 전자 디바이스용 에피택셜 기판 및 그 제조방법
JP6132746B2 (ja) 赤外線検出素子
Kneiß et al. Suppression of Grain Boundary Scattering in Multifunctional p‐Type Transparent γ‐CuI Thin Films due to Interface Tunneling Currents
JP5857153B2 (ja) 化合物半導体積層体及び半導体装置
WO2016110906A1 (ja) 電子デバイス用エピタキシャル基板、電子デバイス、電子デバイス用エピタキシャル基板の製造方法、並びに電子デバイスの製造方法
TWI751999B (zh) 半導體元件及使用其之電氣機器
Devi et al. Band offset studies in pulse laser deposited Zn1− xCdxO/ZnO hetero-junctions
WO2020009020A1 (ja) トンネル電界効果トランジスタ
JP4933513B2 (ja) 窒化物半導体成長用基板
JP2014022698A (ja) 窒化物半導体成長用Ｓｉ基板およびそれを用いた電子デバイス用エピタキシャル基板およびそれらの製造方法
JP6764705B2 (ja) 赤外線受光素子
JP2000183424A (ja) 化合物半導体多層薄膜及び半導体装置
JP6517530B2 (ja) 化合物半導体積層体
KR101456518B1 (ko) 결정 및 적층체
JP6557538B2 (ja) 化合物半導体基板、半導体装置及び化合物半導体基板の製造方法
Choi et al. Oxygen Vacancy Effects of Two-Dimensional Electron Gas in SrTiO 3/KNbO 3 Hetero Structure
Zvonkov et al. Fabrication and properties of GaAsSb/GaAs heterostructures doped with a magnetic impurity
JP6622106B2 (ja) 化合物半導体基板の製造方法及び化合物半導体基板、半導体装置
Zhang et al. Growth mechanism of vertical compositional inhomogeneities in AlInN films

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151201

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151214

R150 Certificate of patent or registration of utility model

Ref document number: 5857153

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250