JP2000183424A - 化合物半導体多層薄膜及び半導体装置 - Google Patents
化合物半導体多層薄膜及び半導体装置Info
- Publication number
- JP2000183424A JP2000183424A JP10356131A JP35613198A JP2000183424A JP 2000183424 A JP2000183424 A JP 2000183424A JP 10356131 A JP10356131 A JP 10356131A JP 35613198 A JP35613198 A JP 35613198A JP 2000183424 A JP2000183424 A JP 2000183424A
- Authority
- JP
- Japan
- Prior art keywords
- insb
- layer
- thin film
- compound semiconductor
- doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Hall/Mr Elements (AREA)
Abstract
(57)【要約】
【課題】 抵抗の温度による変化が抑制され、広い温度
範囲で高性能・低消費電力の特性を有する化合物半導体
多層薄膜及びこれを用いた半導体装置を提供する。 【解決手段】 半絶縁性乃至絶縁性基板上に、ドーピン
グされたＩｎＳｂ層、アンドープＩｎＳｂ層、ＡＩＧａ
ＩｎＳｂ層及びアンドープＩｎＳｂ層が順次に形成され
た化合物半導体多層薄膜を構成し、この様な化合物半導
体多層薄膜上にさらに絶縁性保護膜を形成し、次いで適
宜に電極形成された半導体装置を構成する。
範囲で高性能・低消費電力の特性を有する化合物半導体
多層薄膜及びこれを用いた半導体装置を提供する。 【解決手段】 半絶縁性乃至絶縁性基板上に、ドーピン
グされたＩｎＳｂ層、アンドープＩｎＳｂ層、ＡＩＧａ
ＩｎＳｂ層及びアンドープＩｎＳｂ層が順次に形成され
た化合物半導体多層薄膜を構成し、この様な化合物半導
体多層薄膜上にさらに絶縁性保護膜を形成し、次いで適
宜に電極形成された半導体装置を構成する。
Description
【０００１】
【発明の属する技術分野】本発明は、化合物半導体多層
薄膜及びこれを用いて作製された半導体装置に関するも
のである。
薄膜及びこれを用いて作製された半導体装置に関するも
のである。
【０００２】本発明は、さらに詳しくは、シート抵抗値
とキャリア移動度の両方が向上され、かつシート抵抗値
の温度による変化が大幅に減少されたＩｎＳｂ系化合物
半導体多層薄膜、及び上記化合物半導体多層薄膜を用い
て作製した、低消費電力、高性能かつ広い温度領域での
動作信頼性を兼ね備える、優れた特徴を有する半導体装
置に関するものである。
とキャリア移動度の両方が向上され、かつシート抵抗値
の温度による変化が大幅に減少されたＩｎＳｂ系化合物
半導体多層薄膜、及び上記化合物半導体多層薄膜を用い
て作製した、低消費電力、高性能かつ広い温度領域での
動作信頼性を兼ね備える、優れた特徴を有する半導体装
置に関するものである。
【０００３】
【従来の技術】ＩｎＳｂ薄膜は、全てのIII-V 族化合物
半導体結晶のうちで最高のキャリア移動度を有する等の
特徴を有するが、これを半導体装置に応用するに当たっ
ては種々の問題があった。
半導体結晶のうちで最高のキャリア移動度を有する等の
特徴を有するが、これを半導体装置に応用するに当たっ
ては種々の問題があった。
【０００４】ＩｎＳｂ薄膜を応用した半導体装置とし
て、例えば磁電変換素子（磁気抵抗素子やＨａｌｌ効果
素子などの磁気センサ）などの電子デバイスが知られて
いる。これら電子デバイスにおけるＩｎＳｂ薄膜は、電
流のリークを防ぐため半絶縁性あるいは絶縁性の基板上
に形成される必要がある。このためＩｎＳｂ薄膜は、
「電気論Ａ，１１７，７（１９９７）」に示されるよう
に絶縁体である雲母や磁性酸化物の基板上に形成される
か、あるいは「ジャーナル・オブ・アプライド・フィジ
クス，６６，３６１８（１９８９）」に示されるように
半絶縁体であるＧａＡｓやＩｎＰ基板上に形成されてい
た。また同じＧａＡｓ基板を用いる場合においても、
「ジャーナル・オブ・ヴァキューム・サイエンス・テク
ノロジー，Ｂ１４，２３３９（１９９６）」に示される
ように、ＧａＡｓ基板上に格子不整合緩和層としてＡｌ
x Ｉｎ1xＳｂ（ｘ≧０．０７）層を形成し、その上に臨
界膜厚以下のＩｎＳｂ活性層を成長させる方法も知られ
ている。
て、例えば磁電変換素子（磁気抵抗素子やＨａｌｌ効果
素子などの磁気センサ）などの電子デバイスが知られて
いる。これら電子デバイスにおけるＩｎＳｂ薄膜は、電
流のリークを防ぐため半絶縁性あるいは絶縁性の基板上
に形成される必要がある。このためＩｎＳｂ薄膜は、
「電気論Ａ，１１７，７（１９９７）」に示されるよう
に絶縁体である雲母や磁性酸化物の基板上に形成される
か、あるいは「ジャーナル・オブ・アプライド・フィジ
クス，６６，３６１８（１９８９）」に示されるように
半絶縁体であるＧａＡｓやＩｎＰ基板上に形成されてい
た。また同じＧａＡｓ基板を用いる場合においても、
「ジャーナル・オブ・ヴァキューム・サイエンス・テク
ノロジー，Ｂ１４，２３３９（１９９６）」に示される
ように、ＧａＡｓ基板上に格子不整合緩和層としてＡｌ
x Ｉｎ1xＳｂ（ｘ≧０．０７）層を形成し、その上に臨
界膜厚以下のＩｎＳｂ活性層を成長させる方法も知られ
ている。
【０００５】このようなＩｎＳｂ薄膜に係る従来技術に
おける問題点を整理すると以下の如くになる。
おける問題点を整理すると以下の如くになる。
【０００６】（問題点１）ＩｎＳｂ薄膜を成長させる基
板物質として雲母やＧａＡｓを用いた場合、基板とＩｎ
Ｓｂとの間には大きな格子定数の差が有るため、成長し
たＩｎＳｂ層中にはミスフィット転位など、大量の結晶
欠陥が混入している。これらの結晶欠陥はＩｎＳｂ層中
を走行する電子や正孔を散乱し、ＩｎＳｂ中の移動度を
著しく低下させる。この結果、ＩｎＳｂ層を活性層とし
て用いた電子デバイスにおいて、動作速度や感度の低下
が起こる。
板物質として雲母やＧａＡｓを用いた場合、基板とＩｎ
Ｓｂとの間には大きな格子定数の差が有るため、成長し
たＩｎＳｂ層中にはミスフィット転位など、大量の結晶
欠陥が混入している。これらの結晶欠陥はＩｎＳｂ層中
を走行する電子や正孔を散乱し、ＩｎＳｂ中の移動度を
著しく低下させる。この結果、ＩｎＳｂ層を活性層とし
て用いた電子デバイスにおいて、動作速度や感度の低下
が起こる。
【０００７】（問題点２）上に挙げた移動度低下の傾向
は、特に基板とＩｎＳｂ層の界面近傍で著しいが、成長
に伴い欠陥が緩和されるため、厚く成長したＩｎＳｂ層
の上部即ち表面付近においては結晶欠陥の密度が減少す
る。この結果として、ＩｎＳｂ膜厚が充分厚くなると移
動度低下がある程度まで減少する。この様な効果は、
「ジャーナル・オブ・アプライド・フィジクス，７４，
１７９３（１９９３）」に記載されている。しかしなが
ら、この場合には、結晶欠陥濃度が高く移動度が低い下
部のＩｎＳｂ層もまた電気伝導に寄与するため、ＩｎＳ
ｂ層全体の抵抗値が著しく低下してしまうという欠点が
ある。この様な抵抗値の低いＩｎＳｂ薄膜を組み込んだ
電子デバイスは動作時に激しく発熱し、消費電力が大幅
に増大するとともに、雪崩的にキャリアーが発生するこ
とによって自己破壊が起こる恐れもある。
は、特に基板とＩｎＳｂ層の界面近傍で著しいが、成長
に伴い欠陥が緩和されるため、厚く成長したＩｎＳｂ層
の上部即ち表面付近においては結晶欠陥の密度が減少す
る。この結果として、ＩｎＳｂ膜厚が充分厚くなると移
動度低下がある程度まで減少する。この様な効果は、
「ジャーナル・オブ・アプライド・フィジクス，７４，
１７９３（１９９３）」に記載されている。しかしなが
ら、この場合には、結晶欠陥濃度が高く移動度が低い下
部のＩｎＳｂ層もまた電気伝導に寄与するため、ＩｎＳ
ｂ層全体の抵抗値が著しく低下してしまうという欠点が
ある。この様な抵抗値の低いＩｎＳｂ薄膜を組み込んだ
電子デバイスは動作時に激しく発熱し、消費電力が大幅
に増大するとともに、雪崩的にキャリアーが発生するこ
とによって自己破壊が起こる恐れもある。
【０００８】（問題点３）その他、ＩｎＳｂはIII-V 族
化合物半導体中でも最も狭い禁制帯幅を持っており、室
温以上での固有キャリア濃度の温度による変化が極めて
大きい。このため、キャリア濃度に反比例する素子の抵
抗値は、温度の上昇とともに著しく低下してしまう。こ
の様な温度上昇による抵抗値の減少は、上記（問題点
２）にも示したように素子の自己破壊等に至ることか
ら、温度が変化しやすい環境においては信頼性を欠くこ
ととなり、ＩｎＳｂ系電子デバイスの使用を困難にす
る。
化合物半導体中でも最も狭い禁制帯幅を持っており、室
温以上での固有キャリア濃度の温度による変化が極めて
大きい。このため、キャリア濃度に反比例する素子の抵
抗値は、温度の上昇とともに著しく低下してしまう。こ
の様な温度上昇による抵抗値の減少は、上記（問題点
２）にも示したように素子の自己破壊等に至ることか
ら、温度が変化しやすい環境においては信頼性を欠くこ
ととなり、ＩｎＳｂ系電子デバイスの使用を困難にす
る。
【０００９】（問題点４）上記問題点に対応する方法と
して、ドナーあるいはアクセプターとなる原子をＩｎＳ
ｂ活性層中にドーピングし、ＩｎＳｂ層中の電気伝導に
寄与する主なキャリアを不純物キャリアとすることによ
り、高温での大幅なキャリア濃度の変化を防止する方法
も試みられた。しかしこの場合には、ＩｎＳｂ層中のキ
ャリアがドーピングされた不純物によって散乱され、そ
の結果としてＩｎＳｂ中の移動度が低下してしまう。
して、ドナーあるいはアクセプターとなる原子をＩｎＳ
ｂ活性層中にドーピングし、ＩｎＳｂ層中の電気伝導に
寄与する主なキャリアを不純物キャリアとすることによ
り、高温での大幅なキャリア濃度の変化を防止する方法
も試みられた。しかしこの場合には、ＩｎＳｂ層中のキ
ャリアがドーピングされた不純物によって散乱され、そ
の結果としてＩｎＳｂ中の移動度が低下してしまう。
【００１０】
【発明が解決しようとする課題】本発明の目的は、高移
動度と高抵抗を両立し、かつ抵抗値の温度による変化が
小さいＩｎＳｂ系化合物半導体多層薄膜を提供するこ
と、及び上記ＩｎＳｂ系化合物半導体多層薄膜を利用し
て、電気特性に優れ、消費電力が少なくかつ特性の温度
による変化が小さい半導体装置を提供することにある。
動度と高抵抗を両立し、かつ抵抗値の温度による変化が
小さいＩｎＳｂ系化合物半導体多層薄膜を提供するこ
と、及び上記ＩｎＳｂ系化合物半導体多層薄膜を利用し
て、電気特性に優れ、消費電力が少なくかつ特性の温度
による変化が小さい半導体装置を提供することにある。
【００１１】
【課題を解決するための手段】本発明による化合物半導
体多層薄膜は、（１）単位面積当たりの電気伝導率が
０．００５Ｓ（ジ−メンス）以下である半絶縁性または
絶縁性の物質からなる基板、（２）上記基板上に形成さ
れ、不純物がドーピングされたアンチモン化インジウム
（ＩｎＳｂ）バッファ層、（３）上記ＩｎＳｂバッファ
層上に形成されたアンドープＩｎＳｂ活性層、（４）上
記アンドープＩｎＳｂ活性層上に形成され、不純物がド
ーピングされ、基板面に対して水平方向の格子定数がＩ
ｎＳｂと同一である、歪みアンチモン化アルミニウム・
ガリウム・インジウム（ＡＩＧａＩｎＳｂ）キャリア供
給層、及び（５）上記歪みＡＩＧａＩｎＳｂキャリア供
給層上に形成されたアンドープＩｎＳｂキャップ層から
なるＩｎＳｂ系化合物半導体多層薄膜である。
体多層薄膜は、（１）単位面積当たりの電気伝導率が
０．００５Ｓ（ジ−メンス）以下である半絶縁性または
絶縁性の物質からなる基板、（２）上記基板上に形成さ
れ、不純物がドーピングされたアンチモン化インジウム
（ＩｎＳｂ）バッファ層、（３）上記ＩｎＳｂバッファ
層上に形成されたアンドープＩｎＳｂ活性層、（４）上
記アンドープＩｎＳｂ活性層上に形成され、不純物がド
ーピングされ、基板面に対して水平方向の格子定数がＩ
ｎＳｂと同一である、歪みアンチモン化アルミニウム・
ガリウム・インジウム（ＡＩＧａＩｎＳｂ）キャリア供
給層、及び（５）上記歪みＡＩＧａＩｎＳｂキャリア供
給層上に形成されたアンドープＩｎＳｂキャップ層から
なるＩｎＳｂ系化合物半導体多層薄膜である。
【００１２】また、本発明による半導体装置は、（Ａ）
上記ＩｎＳｂ系化合物半導体多層薄膜、（Ｂ）上記Ｉｎ
Ｓｂ系化合物半導体多層薄膜におけるアンドープＩｎＳ
ｂ層上に設けられた複数の電極及び（Ｃ）上記アンドー
プＩｎＳｂキャップ層上に形成された絶縁性保護膜を有
する半導体装置である。
上記ＩｎＳｂ系化合物半導体多層薄膜、（Ｂ）上記Ｉｎ
Ｓｂ系化合物半導体多層薄膜におけるアンドープＩｎＳ
ｂ層上に設けられた複数の電極及び（Ｃ）上記アンドー
プＩｎＳｂキャップ層上に形成された絶縁性保護膜を有
する半導体装置である。
【００１３】本発明の化合物半導体多層薄膜及び半導体
装置におけるＩｎＳｂバッファ層（基板上に形成され
る）にドーピングされる不純物としては、アルミニウム
（Ａｌ）、ベリリウム（Ｂｅ）、亜鉛（Ｚｎ）、マグネ
シウム（Ｍｇ）、酸素（Ｏ）またはガリウム（Ｇａ）が
挙げられる。上記のドーピング用不純物のドーピング濃
度としては、Ｂｅ、ＺｎまたはＭｇの濃度が１×１０16
〜１×１０19ｃｍ-3とするのが好ましく、さらにＢｅ、
ＺｎまたはＭｇの濃度が１×１０17〜１×１０18ｃｍ-3
とするのがより好ましい。
装置におけるＩｎＳｂバッファ層（基板上に形成され
る）にドーピングされる不純物としては、アルミニウム
（Ａｌ）、ベリリウム（Ｂｅ）、亜鉛（Ｚｎ）、マグネ
シウム（Ｍｇ）、酸素（Ｏ）またはガリウム（Ｇａ）が
挙げられる。上記のドーピング用不純物のドーピング濃
度としては、Ｂｅ、ＺｎまたはＭｇの濃度が１×１０16
〜１×１０19ｃｍ-3とするのが好ましく、さらにＢｅ、
ＺｎまたはＭｇの濃度が１×１０17〜１×１０18ｃｍ-3
とするのがより好ましい。
【００１４】本発明の化合物半導体多層薄膜及び半導体
装置における歪みＡＩＧａＩｎＳｂキャリア供給層（ア
ンドープＩｎＳｂ活性層上に形成される）にドーピング
される不純物としては、シリコン（Ｓｉ）、テルル（Ｔ
ｅ）及びセレン（Ｓｅ）が挙げられる。上記のドーピン
グ用不純物のドーピング濃度としては、歪みＡＩＧａＩ
ｎＳｂキャリア供給層のＳｉ、ＴｅまたはＳｅの濃度を
１×１０16〜１×１０19ｃｍ-3とするのが好ましく、さ
らにＳｉ、ＴｅまたはＳｅの濃度を１×１０17〜１×１
０18ｃｍ-3とするのがより好ましい。
装置における歪みＡＩＧａＩｎＳｂキャリア供給層（ア
ンドープＩｎＳｂ活性層上に形成される）にドーピング
される不純物としては、シリコン（Ｓｉ）、テルル（Ｔ
ｅ）及びセレン（Ｓｅ）が挙げられる。上記のドーピン
グ用不純物のドーピング濃度としては、歪みＡＩＧａＩ
ｎＳｂキャリア供給層のＳｉ、ＴｅまたはＳｅの濃度を
１×１０16〜１×１０19ｃｍ-3とするのが好ましく、さ
らにＳｉ、ＴｅまたはＳｅの濃度を１×１０17〜１×１
０18ｃｍ-3とするのがより好ましい。
【００１５】
【発明の実施の形態】本発明の化合物半導体多層薄膜の
一例について、図１によって説明する。半絶縁性基板０
１上に成長したＩｎＳｂ系化合物半導体多層薄膜層０２
〜０５の内、最下層のドーピングされたＩｎＳｂ層０２
は、殊に結晶特性が低下する傾向に有る界面部分に、Ａ
ｌ、Ｂｅ、Ｚｎ、Ｍｇ、ＯまたはＧａが不純物としてド
ーピングされ、これによって上記界面部分の抵抗率が増
大し、結果的に上記のドーピングされたＩｎＳｂ層０２
への電流の漏れ量が大幅に減少される。すると、アンド
ープＩｎＳｂ層０３にのみ電流の大部分が流れることに
なるが、このＩｎＳｂ層０３は上記界面からの悪影響を
ほとんど受けないので、移動度などの電気特性が高水準
となる。さらに、上記アンドープＩｎＳｂ層０３上に、
Ｓｉ、ＳｅまたはＴｅがドーピングされた歪みＡＩＧａ
ＩｎＳｂキャリア供給層０４が形成され、電子が上記歪
みＡＩＧａＩｎＳｂキャリア供給層０４から上記アンド
ープＩｎＳｂ層０３へ供給される。これによって、薄膜
層中のキャリアの大多数は、温度による濃度変化のな
い、外因性キャリアとなるので、結果的に薄膜の抵抗率
の温度による変化が抑制される。この様な化合物半導体
多層薄膜を用いた半導体装置は、寒暖の差が激しい環境
においても素子作動の高い信頼性を有する。
一例について、図１によって説明する。半絶縁性基板０
１上に成長したＩｎＳｂ系化合物半導体多層薄膜層０２
〜０５の内、最下層のドーピングされたＩｎＳｂ層０２
は、殊に結晶特性が低下する傾向に有る界面部分に、Ａ
ｌ、Ｂｅ、Ｚｎ、Ｍｇ、ＯまたはＧａが不純物としてド
ーピングされ、これによって上記界面部分の抵抗率が増
大し、結果的に上記のドーピングされたＩｎＳｂ層０２
への電流の漏れ量が大幅に減少される。すると、アンド
ープＩｎＳｂ層０３にのみ電流の大部分が流れることに
なるが、このＩｎＳｂ層０３は上記界面からの悪影響を
ほとんど受けないので、移動度などの電気特性が高水準
となる。さらに、上記アンドープＩｎＳｂ層０３上に、
Ｓｉ、ＳｅまたはＴｅがドーピングされた歪みＡＩＧａ
ＩｎＳｂキャリア供給層０４が形成され、電子が上記歪
みＡＩＧａＩｎＳｂキャリア供給層０４から上記アンド
ープＩｎＳｂ層０３へ供給される。これによって、薄膜
層中のキャリアの大多数は、温度による濃度変化のな
い、外因性キャリアとなるので、結果的に薄膜の抵抗率
の温度による変化が抑制される。この様な化合物半導体
多層薄膜を用いた半導体装置は、寒暖の差が激しい環境
においても素子作動の高い信頼性を有する。
【００１６】（実施例）本発明の化合物半導体多層薄膜
及び半導体装置の一実施例について、図２によって説明
する。
及び半導体装置の一実施例について、図２によって説明
する。
【００１７】（１）基板：半絶縁性ＧａＡｓ基板１１上
に、半導体薄膜成長装置を用いて、格子不整合の一部を
緩和するための半絶縁性Ａｌ０．１０５Ｇａ０．０４５
Ｉｎ０．８５Ｓｂ層１２（膜厚：０．８μｍ）が形成さ
れた。
に、半導体薄膜成長装置を用いて、格子不整合の一部を
緩和するための半絶縁性Ａｌ０．１０５Ｇａ０．０４５
Ｉｎ０．８５Ｓｂ層１２（膜厚：０．８μｍ）が形成さ
れた。
【００１８】（２）ドーピングされたＩｎＳｂ層：上記
半絶縁性ＡＩＧａＩｎＳｂ層１２上に、同様にして、不
純物としてＢｅを濃度３×１０17ｃｍ-3にドーピングさ
れたＩｎＳｂバッファ層１３（膜厚：０．２μｍ）が形
成された。
半絶縁性ＡＩＧａＩｎＳｂ層１２上に、同様にして、不
純物としてＢｅを濃度３×１０17ｃｍ-3にドーピングさ
れたＩｎＳｂバッファ層１３（膜厚：０．２μｍ）が形
成された。
【００１９】（３）アンドープＩｎＳｂ層：上記ドーピ
ングされたＩｎＳｂバッファ層１３上に、同様にして、
アンドープＩｎＳｂ活性層１４（膜厚：０．０４μｍ）
が形成された。
ングされたＩｎＳｂバッファ層１３上に、同様にして、
アンドープＩｎＳｂ活性層１４（膜厚：０．０４μｍ）
が形成された。
【００２０】（４）歪みＡＩＧａＩｎＳｂキャリア供給
層：上記アンドープＩｎＳｂ活性層１４上に、同様にし
て、不純物としてＳｅを濃度２．７×１０17／ｃｍ-3に
ドーピングした歪みＡｌ0.105 Ｇａ0.045 Ｉｎ0.85Ｓｂ
層１５（膜厚：１５ｎｍ，基板面に対して水平方向の格
子定数がＩｎＳｂと同一である）が形成された。
層：上記アンドープＩｎＳｂ活性層１４上に、同様にし
て、不純物としてＳｅを濃度２．７×１０17／ｃｍ-3に
ドーピングした歪みＡｌ0.105 Ｇａ0.045 Ｉｎ0.85Ｓｂ
層１５（膜厚：１５ｎｍ，基板面に対して水平方向の格
子定数がＩｎＳｂと同一である）が形成された。
【００２１】（５）アンドープＩｎＳｂキャップ層：上
記歪みＡＩＧａＩｎＳｂキャリア供給層１５上に、同様
にして、アンドープＩｎＳｂキャップ層１６（膜厚：５
ｎｍ）が形成された。以上によって、層１１〜１６が順
次積層された化合物半導体多層薄膜が作成された。
記歪みＡＩＧａＩｎＳｂキャリア供給層１５上に、同様
にして、アンドープＩｎＳｂキャップ層１６（膜厚：５
ｎｍ）が形成された。以上によって、層１１〜１６が順
次積層された化合物半導体多層薄膜が作成された。
【００２２】（６）絶縁性有機保護膜：上記アンドープ
ＩｎＳｂキャップ層１６上に絶縁性保護膜（ポリイミド
系ポリマ：日立化成株式会社製のＰＩＱ及びＰＩＸシリ
ーズのポリマ等）１７（膜厚：０．４μｍ）が形成され
た。
ＩｎＳｂキャップ層１６上に絶縁性保護膜（ポリイミド
系ポリマ：日立化成株式会社製のＰＩＱ及びＰＩＸシリ
ーズのポリマ等）１７（膜厚：０．４μｍ）が形成され
た。
【００２３】（７）電極：上記絶縁性有機保護膜１７が
形成された化合物半導体多層薄膜の表面の一部分に対し
て従来技術であるフォトリソグラフィー法などを施し
て、上記絶縁性有機保護膜１７の一部を除去し、次いで
この部分に蒸着法によって電極を形成し、アンドープＩ
ｎＳｂキャップ層１６上に金属電極１８が形成された。
以上によって層１１〜１６からなる化合物半導体多層薄
膜、絶縁性有機保護膜１７及び複数電極１８を有する化
合物半導体装置が作成された。
形成された化合物半導体多層薄膜の表面の一部分に対し
て従来技術であるフォトリソグラフィー法などを施し
て、上記絶縁性有機保護膜１７の一部を除去し、次いで
この部分に蒸着法によって電極を形成し、アンドープＩ
ｎＳｂキャップ層１６上に金属電極１８が形成された。
以上によって層１１〜１６からなる化合物半導体多層薄
膜、絶縁性有機保護膜１７及び複数電極１８を有する化
合物半導体装置が作成された。
【００２４】（半導体装置の評価）以上に示した構造を
一部あるいは全体として有する半導体装置について、Ｖ
ａｎ ｄｅｒ Ｐａｕｗ法によるホール測定を行った結
果、４０，４００ｃｍ2 ／Ｖｓの移動度が得られた。ま
た、−５０℃から１００℃までの間で本半導体装置のシ
ート抵抗値の変化を測定した結果、従来のＩｎＳｂ薄膜
と比較し、抵抗値の温度による変化が極めて微少である
という結果が得られた。すなわち本発明の構造により、
広い温度領域での高動作信頼性と高移動度を併せ持つ半
導体装置が得ることが確認された。
一部あるいは全体として有する半導体装置について、Ｖ
ａｎ ｄｅｒ Ｐａｕｗ法によるホール測定を行った結
果、４０，４００ｃｍ2 ／Ｖｓの移動度が得られた。ま
た、−５０℃から１００℃までの間で本半導体装置のシ
ート抵抗値の変化を測定した結果、従来のＩｎＳｂ薄膜
と比較し、抵抗値の温度による変化が極めて微少である
という結果が得られた。すなわち本発明の構造により、
広い温度領域での高動作信頼性と高移動度を併せ持つ半
導体装置が得ることが確認された。
【００２５】（歪みＡＩＧａＩｎＳｂキャリア層の臨界
膜厚）図３はＪ．Ｗ．Ｍａｔｔｈｅｗｓ等（ジャーナル
・オブ・クリスタル・グロウス １９７４年．２７号．
１１８ページ）により提案された式を用いて計算され
た、歪みＡＩＧａＩｎＳｂキャリア供給層におけるＡｌ
及びＧａの組成比に対する臨界膜厚を示している。例え
ばＡｌとＧａの組成比が７／３である歪み（Ａｌ0.7 Ｇ
ａ0.3 ）x Ｉｎ1-x Ｓｂキャリア供給層中のｘ値を０．
１５とした場合には、キャリア供給層の臨界膜厚は１
５．６７ｎｍであって、この膜厚を超えて成長させた場
合には格子不整合による応力に耐えきれず、成長層中に
ミスフィット転位が導入され、結晶の電気特性が著しく
劣化することとなる。従って、アンドープＩｎＳｂ活性
層上に形成され、不純物がドーピングされ、基板面に対
して水平方向の格子定数がＩｎＳｂと同一である、上記
歪みＡＩＧａＩｎＳｂキャリア供給層は、図３に示す曲
線より下の領域で形成することが望ましい。またより具
体的には、ＡｌとＧａの組成比が７／３である歪み（Ａ
ｌ0.7 Ｇａ0.3 ）x Ｉｎ1-x Ｓｂキャリア供給層中にお
いては、ｘ≧０．１２即ち膜厚≦２０．６９（ｎｍ）と
することが望ましい。
膜厚）図３はＪ．Ｗ．Ｍａｔｔｈｅｗｓ等（ジャーナル
・オブ・クリスタル・グロウス １９７４年．２７号．
１１８ページ）により提案された式を用いて計算され
た、歪みＡＩＧａＩｎＳｂキャリア供給層におけるＡｌ
及びＧａの組成比に対する臨界膜厚を示している。例え
ばＡｌとＧａの組成比が７／３である歪み（Ａｌ0.7 Ｇ
ａ0.3 ）x Ｉｎ1-x Ｓｂキャリア供給層中のｘ値を０．
１５とした場合には、キャリア供給層の臨界膜厚は１
５．６７ｎｍであって、この膜厚を超えて成長させた場
合には格子不整合による応力に耐えきれず、成長層中に
ミスフィット転位が導入され、結晶の電気特性が著しく
劣化することとなる。従って、アンドープＩｎＳｂ活性
層上に形成され、不純物がドーピングされ、基板面に対
して水平方向の格子定数がＩｎＳｂと同一である、上記
歪みＡＩＧａＩｎＳｂキャリア供給層は、図３に示す曲
線より下の領域で形成することが望ましい。またより具
体的には、ＡｌとＧａの組成比が７／３である歪み（Ａ
ｌ0.7 Ｇａ0.3 ）x Ｉｎ1-x Ｓｂキャリア供給層中にお
いては、ｘ≧０．１２即ち膜厚≦２０．６９（ｎｍ）と
することが望ましい。
【００２６】（半導体装置の動作信頼性温度領域）図４
は、温度変化（−５０℃から１００℃まで）によるシー
ト抵抗率の変化を示す。図中のシート抵抗率曲線２２
は、上記実施例の本発明による化合物半導体多層膜につ
いての数値を示す。また、図中のシート抵抗率曲線２１
は、「ジャーナル・オブ・アプライド・フィジクス，６
６，３６１８（１９８９）」等に記載された、従来公知
の方法に従ってＧａＡｓ基板上に形成された膜厚０．４
μｍのＩｎＳｂ層についての数値を示す。
は、温度変化（−５０℃から１００℃まで）によるシー
ト抵抗率の変化を示す。図中のシート抵抗率曲線２２
は、上記実施例の本発明による化合物半導体多層膜につ
いての数値を示す。また、図中のシート抵抗率曲線２１
は、「ジャーナル・オブ・アプライド・フィジクス，６
６，３６１８（１９８９）」等に記載された、従来公知
の方法に従ってＧａＡｓ基板上に形成された膜厚０．４
μｍのＩｎＳｂ層についての数値を示す。
【００２７】図４に示されるように、従来の方法でＧａ
Ａｓ基板上に成長された、膜厚０．４μｍのＩｎＳｂ層
のシート抵抗率（曲線２１）は、温度が−５０℃から１
００℃まで変化する間に大きく変化し、約一桁も減少す
る。これに対して、本発明による上記実施例の化合物半
導体多層薄膜の場合（曲線２２）は、若干の変化が認め
られるものの、その変化は前者の場合と比較して非常に
小さく抑えられている。この比較試験の結果からも、本
発明の化合物半導体多層薄膜及び半導体装置が広い温度
領域にわたって高い動作信頼性を有することが明らかで
ある。
Ａｓ基板上に成長された、膜厚０．４μｍのＩｎＳｂ層
のシート抵抗率（曲線２１）は、温度が−５０℃から１
００℃まで変化する間に大きく変化し、約一桁も減少す
る。これに対して、本発明による上記実施例の化合物半
導体多層薄膜の場合（曲線２２）は、若干の変化が認め
られるものの、その変化は前者の場合と比較して非常に
小さく抑えられている。この比較試験の結果からも、本
発明の化合物半導体多層薄膜及び半導体装置が広い温度
領域にわたって高い動作信頼性を有することが明らかで
ある。
【００２８】従来技術においては、ＩｎＳｂ系多層薄膜
における抵抗値の温度による変化を抑制することは困難
であったが、不純物がドーピングされ、基板面に大して
水平方向の格子定数がＩｎＳｂと同一である、歪みアン
チモン化アルミニウム・ガリウム・インジウム（ＡＩＧ
ａＩｎＳｂ）キャリア供給層を設けることによって、広
い温度範囲にわたって信頼性に優れた高移動度・高抵抗
ＩｎＳｂ系化合物半導体多層薄膜及びこれを用いた半導
体装置が可能となった。この様な本発明のＩｎＳｂ系化
合物半導体多層薄膜乃至半導体装置を、磁電変換素子な
どに応用することによってその高性能・低消費電力化に
も成功した。
における抵抗値の温度による変化を抑制することは困難
であったが、不純物がドーピングされ、基板面に大して
水平方向の格子定数がＩｎＳｂと同一である、歪みアン
チモン化アルミニウム・ガリウム・インジウム（ＡＩＧ
ａＩｎＳｂ）キャリア供給層を設けることによって、広
い温度範囲にわたって信頼性に優れた高移動度・高抵抗
ＩｎＳｂ系化合物半導体多層薄膜及びこれを用いた半導
体装置が可能となった。この様な本発明のＩｎＳｂ系化
合物半導体多層薄膜乃至半導体装置を、磁電変換素子な
どに応用することによってその高性能・低消費電力化に
も成功した。
【００２９】
【発明の効果】本発明は、高キャリア移動度と高シート
抵抗値を有し、かつシート抵抗値の温度による変化を大
きく抑制されたＩｎＳｂ系化合物半導体多層薄膜を可能
とし、この様な化合物半導体多層薄膜を用いた、高性能
かつ広い温度領域での動作信頼性を有しかつ低消費電力
の半導体装置を可能とする。
抵抗値を有し、かつシート抵抗値の温度による変化を大
きく抑制されたＩｎＳｂ系化合物半導体多層薄膜を可能
とし、この様な化合物半導体多層薄膜を用いた、高性能
かつ広い温度領域での動作信頼性を有しかつ低消費電力
の半導体装置を可能とする。
【図１】本発明の化合物半導体多層薄膜の一実施態様を
示す縦断面概略図である。
示す縦断面概略図である。
【図２】本発明の半導体装置の一実施態様を示す縦断面
概略図である。
概略図である。
【図３】本発明におけるＡｌとＧａの組成比が７／３で
ある歪み（Ａｌ0.7 Ｇａ0.3 ）x Ｉｎ1-x Ｓｂキャリア
供給層中のｘ値と臨界膜厚（ｎｍ）の関係を示すグラフ
である。
ある歪み（Ａｌ0.7 Ｇａ0.3 ）x Ｉｎ1-x Ｓｂキャリア
供給層中のｘ値と臨界膜厚（ｎｍ）の関係を示すグラフ
である。
【図４】本発明の半導体装置及び従来技術によるＩｎＳ
ｂ層におけるシート抵抗値の温度による変化を比較した
グラフである。
ｂ層におけるシート抵抗値の温度による変化を比較した
グラフである。
１ 半絶縁性基板 ２ ドーピングされたＩｎＳｂバッファ層 ３ アンドープＩｎＳｂ活性層 ４ ドーピングされた歪みＡＩＧａＩｎＳｂキャリア供
給層 ５ アンドープＩｎＳｂキャップ層 １１ 半絶縁性ＧａＡｓ基板 １２ Ａｌ0.105 Ｇａ0.045 Ｉｎ0.85Ｓｂ層 １３ ドーピングされたＩｎＳｂバッファ層 １４ アンドープＩｎＳｂ活性層 １５ ドーピングされた歪みＡｌ0.105 Ｇａ0.045 Ｉｎ
0.85Ｓｂ層 １６ ＩｎＳｂキャップ層 １７ 絶縁性有機保護膜 １８ 金属電極 ２１ 従来法によるＩｎＳｂ薄膜のシート抵抗値曲線 ２２ 本発明の化合物半導体薄膜のシート抵抗値曲線
給層 ５ アンドープＩｎＳｂキャップ層 １１ 半絶縁性ＧａＡｓ基板 １２ Ａｌ0.105 Ｇａ0.045 Ｉｎ0.85Ｓｂ層 １３ ドーピングされたＩｎＳｂバッファ層 １４ アンドープＩｎＳｂ活性層 １５ ドーピングされた歪みＡｌ0.105 Ｇａ0.045 Ｉｎ
0.85Ｓｂ層 １６ ＩｎＳｂキャップ層 １７ 絶縁性有機保護膜 １８ 金属電極 ２１ 従来法によるＩｎＳｂ薄膜のシート抵抗値曲線 ２２ 本発明の化合物半導体薄膜のシート抵抗値曲線
Claims (10)
- 【請求項１】 （１）単位面積当たりの電気伝導率が
０．００５Ｓ（ジ−メンス）以下である半絶縁性または
絶縁性の物質からなる基板、（２）上記基板上に形成さ
れ、不純物がドーピングされたアンチモン化インジウム
（ＩｎＳｂ）バッファ層、（３）上記ＩｎＳｂバッファ
層上に形成されたアンドープＩｎＳｂ活性層（４）上記
アンドープＩｎＳｂ活性層上に形成され、不純物がドー
ピングされ、基板面に対して水平方向の格子定数がＩｎ
Ｓｂと同一である、歪みアンチモン化アルミニウム・ガ
リウム・インジウム（ＡＩＧａＩｎＳｂ）キャリア供給
層、及び（５）上記歪みＡＩＧａＩｎＳｂキャリア供給
層上に形成されたアンドープＩｎＳｂキャップ層からな
ることを特徴とする化合物半導体多層薄膜。 - 【請求項２】 請求項１に記載の化合物半導体多層薄膜
において、上記ＩｎＳｂバッファ層中にドーピングされ
る不純物が、アルミニウム（Ａｌ）、ベリリウム（Ｂ
ｅ）、亜鉛（Ｚｎ）、マグネシウム（Ｍｇ）、酸素
（Ｏ）またはガリウム（Ｇａ）であることを特徴とする
化合物半導体多層薄膜。 - 【請求項３】 請求項２に記載の化合物半導体多層薄膜
において、上記ＩｎＳｂバッファ層中に不純物としてド
ーピングされるＢｅ、ＺｎまたはＭｇの濃度が１×１０
16〜１×１０19ｃｍ-3であり、さらに望ましくはＢｅ、
ＺｎまたはＭｇの濃度が１×１０17〜１×１０18ｃｍ-3
であることを特徴とする化合物半導体多層薄膜。 - 【請求項４】 請求項１に記載の化合物半導体多層薄膜
において、上記歪みＡＩＧａＩｎＳｂキャリア供給層中
にドーピングされる不純物が、シリコン（Ｓｉ）、テル
ル（Ｔｅ）またはセレン（Ｓｅ）であることを特徴とす
る化合物半導体多層薄膜。 - 【請求項５】 請求項４に記載の化合物半導体多層薄膜
において、上記歪みＡＩＧａＩｎＳｂキャリア供給層中
に不純物としてドーピングされるＳｉ、ＴｅまたはＳｅ
の濃度が１×１０16〜１×１０19ｃｍ-3であり、さらに
望ましくはＳｉ、ＴｅまたはＳｅの濃度が１×１０17〜
１×１０18ｃｍ-3であることを特徴とする化合物半導体
多層薄膜。 - 【請求項６】 請求項１に記載の化合物半導体多層薄膜
において、上記ＩｎＳｂバッファ層中にドーピングされ
る不純物が、アルミニウム（Ａｌ）、ベリリウム（Ｂ
ｅ）、亜鉛（Ｚｎ）、マグネシウム（Ｍｇ）、酸素
（Ｏ）またはガリウム（Ｇａ）であり、また上記の歪み
ＡＩＧａＩｎＳｂキャリア供給層中にドーピングされる
不純物が、シリコン（Ｓｉ）、テルル（Ｔｅ）またはセ
レン（Ｓｅ）であることを特徴とする化合物半導体多層
薄膜。 - 【請求項７】 請求項１に記載の化合物半導体多層薄膜
において、上記の歪みＡＩＧａＩｎＳｂキャリア供給層
の厚さが臨界膜厚以下であることを特徴とする化合物半
導体薄膜。 - 【請求項８】 ＧａＡｓ基板と、上記ＧａＡｓ基板上に
形成された格子不整合を緩和する半絶縁性ＡＩＧａＩｎ
Ｓｂ層、上記半絶縁性ＡＩＧａＩｎＳｂ層上に形成され
かつＢｅがドーピングされたＩｎＳｂバッファ層、上記
ＩｎＳｂバッファ層上に形成されたアンドープＩｎＳｂ
活性層、上記アンドープＩｎＳｂ活性層上に形成されか
つＳｅがドーピングされた歪みＡＩＧａＩｎＳｂキャリ
ア供給層及び上記歪みＡＩＧａＩｎＳｂキャリア供給層
上に形成されたアンドープＩｎＳｂキャップ層からなる
化合物半導体多層薄膜。 - 【請求項９】 （１）単位面積当たりの電気伝導率が
０．００５Ｓ（ジ−メンス）以下である半絶縁性または
絶縁性の物質からなる基板、（２）上記基板上に形成さ
れ、不純物がドーピングされたＩｎＳｂバッファ層、
（３）上記ＩｎＳｂバッファ層上に形成されたアンドー
プＩｎＳｂ活性層、（４）上記アンドープＩｎＳｂ活性
層上に形成され、不純物がドーピングされ、基板面に対
して水平方向の格子定数がＩｎＳｂと同一である、歪み
ＡＩＧａＩｎＳｂキャリア供給層、（５）上記歪みＡＩ
ＧａＩｎＳｂキャリア供給層上に形成されたアンドープ
ＩｎＳｂキャップ層、（６）上記アンドープＩｎＳｂキ
ャップ層上に設けられた複数の電極、及び（７）上記ア
ンドープＩｎＳｂキャップ層上に形成された絶縁性保護
膜を有することを特徴とする半導体装置。 - 【請求項１０】 請求項２〜８のいずれかに記載の化合
物半導体多層薄膜と、上記アンドープＩｎＳｂキャップ
層上に設けられた複数の電極と、上記アンドープＩｎＳ
ｂキャップ層上に形成された絶縁性保護膜とを有するこ
とを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10356131A JP2000183424A (ja) | 1998-12-15 | 1998-12-15 | 化合物半導体多層薄膜及び半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10356131A JP2000183424A (ja) | 1998-12-15 | 1998-12-15 | 化合物半導体多層薄膜及び半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000183424A true JP2000183424A (ja) | 2000-06-30 |
Family
ID=18447496
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10356131A Pending JP2000183424A (ja) | 1998-12-15 | 1998-12-15 | 化合物半導体多層薄膜及び半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000183424A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003061025A1 (en) * | 2002-01-15 | 2003-07-24 | Asahi Kasei Electronics Co., Ltd. | Compound semiconductor multilayer structure, hall device, and hall device manufacturing method |
| WO2007077865A1 (ja) | 2005-12-27 | 2007-07-12 | Asahi Kasei Kabushiki Kaisha | ＩｎＳｂ薄膜磁気センサ並びにその製造方法 |
| US7372119B2 (en) | 2001-10-01 | 2008-05-13 | Asahi Kasei Microsystems Co., Ltd. | Cross-shaped Hall device having extensions with slits |
| US7843190B2 (en) | 2005-12-16 | 2010-11-30 | Asahi Kasei Emd Corporation | Position detection apparatus |
| JP2013183132A (ja) * | 2012-03-05 | 2013-09-12 | Asahi Kasei Electronics Co Ltd | 半導体基板及びその製造方法、並びに半導体装置 |
| CN106153082A (zh) * | 2015-06-29 | 2016-11-23 | 苏州森特克测控技术有限公司 | 基于p基层盖帽的霍尔基片及霍尔集成传感器芯片 |
| CN106252502A (zh) * | 2016-08-23 | 2016-12-21 | 苏州矩阵光电有限公司 | 一种霍尔元件及其制备方法 |
-
1998
- 1998-12-15 JP JP10356131A patent/JP2000183424A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7372119B2 (en) | 2001-10-01 | 2008-05-13 | Asahi Kasei Microsystems Co., Ltd. | Cross-shaped Hall device having extensions with slits |
| WO2003061025A1 (en) * | 2002-01-15 | 2003-07-24 | Asahi Kasei Electronics Co., Ltd. | Compound semiconductor multilayer structure, hall device, and hall device manufacturing method |
| US7388268B2 (en) | 2002-01-15 | 2008-06-17 | Asahi Kasei Electronics Co., Ltd. | Compound semiconductor multilayer structure, hall device, and hall device manufacturing method |
| US7843190B2 (en) | 2005-12-16 | 2010-11-30 | Asahi Kasei Emd Corporation | Position detection apparatus |
| WO2007077865A1 (ja) | 2005-12-27 | 2007-07-12 | Asahi Kasei Kabushiki Kaisha | ＩｎＳｂ薄膜磁気センサ並びにその製造方法 |
| US7723814B2 (en) | 2005-12-27 | 2010-05-25 | Asahi Kasei Kabushiki Kaisha | InSb thin film magnetic sensor and fabrication method thereof |
| KR101008543B1 (ko) * | 2005-12-27 | 2011-01-14 | 아사히 가세이 가부시키가이샤 | 박막 적층체, 박막 적층체를 사용한 ＩｎＳｂ 박막 자기 센서, 및 ＩｎＳｂ 박막 자기 센서의 제조 방법 |
| JP5079525B2 (ja) * | 2005-12-27 | 2012-11-21 | 旭化成株式会社 | 薄膜積層体及びそれを用いたＩｎＳｂ薄膜磁気センサ並びにその製造方法 |
| JP2013183132A (ja) * | 2012-03-05 | 2013-09-12 | Asahi Kasei Electronics Co Ltd | 半導体基板及びその製造方法、並びに半導体装置 |
| CN106153082A (zh) * | 2015-06-29 | 2016-11-23 | 苏州森特克测控技术有限公司 | 基于p基层盖帽的霍尔基片及霍尔集成传感器芯片 |
| CN106252502A (zh) * | 2016-08-23 | 2016-12-21 | 苏州矩阵光电有限公司 | 一种霍尔元件及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Tiwari et al. | Rectifying electrical characteristics of La 0.7 Sr 0.3 MnO 3/ZnO heterostructure | |
| US7723814B2 (en) | InSb thin film magnetic sensor and fabrication method thereof | |
| von Wenckstern et al. | pn‐Heterojunction diodes with n‐type In2O3 | |
| JP2884707B2 (ja) | ホール素子 | |
| WO2010119666A1 (ja) | 半導体基板の電気的特性の測定方法 | |
| Delfanazari et al. | On-chip hybrid superconducting-semiconducting quantum circuit | |
| JP2000183424A (ja) | 化合物半導体多層薄膜及び半導体装置 | |
| Wei et al. | Interfacial and rectifying characteristic of epitaxial SrTiO3-δ/GaAs p–n junctions | |
| WO2020009020A1 (ja) | トンネル電界効果トランジスタ | |
| Okamoto et al. | InSb thin films grown on GaAs substrate and their magneto-resistance effect | |
| JP5857153B2 (ja) | 化合物半導体積層体及び半導体装置 | |
| Badoz et al. | Insulating, metallic, or semimetallic electronic nature of XSi2 compounds: Application to WSi2 | |
| JP2010050467A (ja) | 半導体薄膜素子の製造方法 | |
| KR930000825B1 (ko) | 개선된 자기저항기 | |
| US5982024A (en) | High concentration doped semiconductor | |
| JPH0567056B2 (ja) | ||
| Vengalis et al. | Growth and Investigation of Heterostructures Based on Multiferroic BiFeO_3 | |
| Partin et al. | Effect of an In 1− x Al x Sb buffer layer on InSb thin film mobility | |
| JP2000208830A (ja) | 化合物半導体多層薄膜及び磁気センサ | |
| JP3275895B2 (ja) | ＧａＩｎＰ系積層構造体の製造方法 | |
| KR940006709B1 (ko) | GaAs단결정 및 그의 제조방법 | |
| JP3567500B2 (ja) | ホール素子 | |
| Perla et al. | Te-doped selective-area grown InAs nanowires for superconducting hybrid devices | |
| JPH01245574A (ja) | ヘテロ接合磁気センサ | |
| JP3287054B2 (ja) | 磁電変換素子 |