JP3275895B2 - ＧａＩｎＰ系積層構造体の製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はＧａＩｎＰ系積層構
造体に関し、さらに詳しくは、高移動度電界効果型トラ
ンジスタを構成するのに用いられる、インジウム組成比
が均一なＩＩＩ−Ｖ族化合物半導体電子走行層、スペー
サ層、電子供給層を有するＧａＩｎＰ系積層構造体に関
する。

【０００２】

【従来の技術】マイクロ（ｍｉｃｒｏ）波帯域或いはミ
リ（ｍｉｌｌｉ）波帯で動作するショットキー（Ｓｃｈ
ｏｔｔｋｙ）接合型電界効果トランジスタ（略称：ＭＥ
ＳＦＥＴ）に、リン化ガリウム・インジウム混晶（Ｇａ
_XＩｎ_1-XＰ：０≦Ｘ≦１）を利用したＧａＩｎＰ系高電
子移動度トランジスタ（ＴＥＧＦＥＴ、ＭＯＤＦＥＴな
どと略称される）がある（ＩＥＥＥ Ｔｒａｎｓ．Ｅｌ
ｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ，Ｖｏｌ．３７、Ｎｏ．
１０（１９９０）、２１４１〜２１４７頁参照）。Ｇａ
ＩｎＰ系ＭＯＤＦＥＴは、例えば、マイクロ波帯域での
信号増幅用途の低雑音（ｌｏｗ−ｎｏｉｓｅ）ＭＥＳＦ
ＥＴとして（ＩＥＥＥ Ｔｒａｎｓ．Ｅｌｅｃｔｒｏｎ
Ｄｅｖｉｃｅｓ、Ｖｏｌ．４６、Ｎｏ．１（１９９
９）、４８〜５４頁参照）、また、発信用途の電力（ｐ
ｏｗｅｒ）ＭＥＳＦＥＴとして利用されている（ＩＥＥ
Ｅ Ｔｒａｎｓ．Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ、
Ｖｏｌ．４４、Ｎｏ．９（１９９７）、１３４１〜１３
４８頁参照）。

【０００３】図１は、従来のＧａＩｎＰ系ＴＥＧＦＥＴ
の、断面構造の模式図である。基板１０には、｛００
１｝結晶面を主面とする半絶縁性の砒化ガリウム（化学
式：ＧａＡｓ）が利用される。基板１０の表面上には、
高抵抗のＩＩＩ−Ｖ族化合物半導体層からなる緩衝層１
１が堆積される。緩衝層１１上には、ｎ形の砒化ガリウ
ム・インジウム混晶（Ｇａ_ZＩｎ_1-ZＡｓ：０＜Ｚ≦１）
からなる電子走行層（チャネル層）１２が堆積される。
チャネル（ｃｈａｎｎｅｌ）層１２上には、スペーサ
（ｓｐａｃｅｒ）層１３が堆積される。スペーサ層１３
上には、ｎ形のリン化ガリウム・インジウム混晶（Ｇａ
_XＩｎ_1-XＰ：０＜Ｘ≦１）からなる電子供給層１４が堆
積される。電子供給層１４のキャリア（電子）濃度は、
珪素（Ｓｉ）などの拡散し難いｎ形不純物を故意に添加
（ドーピング）して調整される。電子供給層１４上に
は、低接触抵抗のソース（ｓｏｕｒｃｅ）電極１６及び
ドレイン（ｄｒａｉｎ）電極１７の、各オーミック（Ｏ
ｈｍｉｃ）電極の形成を期して、ｎ形ＧａＡｓなどから
なるコンタクト（ｃｏｎｔａｃｔ）層１５が設けられる
のが一般的である。ソース及びドレイン電極１６，１７
の間には、コンタクト層１５を除去し、リセス（ｒｅｃ
ｅｓｓ）構造部に露呈させたＧａ_XＩｎ_1-XＰ（０＜Ｘ≦
１）電子供給層１４の表面に、ショットキー接合型ゲー
ト（ｇａｔｅ）電極１８が設けられてＴＥＧＦＥＴが構
成されている。

【０００４】スペーサ層１３は、チャネル層１２の内部
での２次元電子がイオン化散乱に因り妨害されない様
に、チャネル層１２と電子供給層１４とを空間的に分離
するために設ける機能層である（日本物理学会編、「半
導体超格子の物理と応用」（（株）培風館、昭和６１年
９月３０日発行、初版第４刷）、２３６〜２４０頁参
照）。ＧａＩｎＰ系ＴＥＧＦＥＴにあって、スペーサ層
１３は、アンドープのＧａ _XＩｎ_1-XＰ（０＜Ｘ≦１）か
ら一般に構成されている（上記のＩＥＥＥ Ｔｒａｎ
ｓ．Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ，Ｖｏｌ．４４
（１９９７）参照）。ＧａＩｎＰ系ＴＥＧＦＥＴの場合
に拘わらず、スペーサ層は総不純物量の少ない高純度の
アンドープ（ｕｎｄｏｐｅ）層から構成され、その層厚
は大凡、約２ナノメータ（単位：ｎｍ）から約１０ｎｍ
の範囲とするのが一般的である（上記の「半導体超格子
の物理と応用」、１８〜２０頁参照）。

【０００５】例えば、低雑音ＧａＩｎＰ系ＴＥＧＦＥＴ
にあって、雑音指数（ｎｏｉｓｅ−ｆｉｇｕｒｅ：Ｎ
Ｆ）などの主要な特性は電子移動度に依存して変化し、
電子移動度が大である程、都合良く低いＮＦがもたらさ
れる。これ故に、ｎ形電子供給層１４から供給される電
子を、アンドープのＧａ_XＩｎ_1-XＰ（０＜Ｘ≦１）から
なるスペーサ層１３との接合界面１２ａ近傍のＧａ_ZＩ
ｎ_1-ZＡｓ（０＜Ｚ≦１）電子走行層１２の内部領域１
２ｂに、２次元電子（ｔｗｏ−ｄｉｍｅｎｓｉｏｎａｌ
ｅｌｅｃｔｒｏｎ：ＴＥＧ）として蓄積させるため
に、電子走行層１２とスペーサ層１３と接合界面で組成
を急峻に変化させて、高い電子移動度を発現する必要が
ある。

【０００６】このため、接合界面１２ａでの組成の急峻
化の容易さ、及びＧａ_XＩｎ_1-XＰ等のリン（元素記号：
Ｐ）をＩＩＩ−Ｖ族化合物半導体結晶層の成膜の容易さ
から、図１に例示したＧａＩｎＰ系ＭＯＤＦＥＴ用途の
積層構造体１Ａを構成する各構成層１１〜１５は、従来
よりもっぱら有機金属熱分解気相成長（ＭＯＣＶＤ）法
により成長されている。ＭＯＣＶＤ法に依る、ＧａＩｎ
Ｐ系ＴＥＧＦＥＴ用積層構造体の構成層に関する従来の
成膜技術を省みれば、ガリウム（元素記号：Ｇａ）の原
料を変化させることなく気相成長を継続して構成するの
が一般的となっている。例えば、従来では、トリメチル
ガリウム（化学式：（ＣＨ₃）₃Ｇａ）やトリメチルイン
ジウム（化学式：（ＣＨ₃）₃Ｉｎ）等のトリメチル（ｔ
ｒｉ−ｍｅｔｈｙｌ）化合物を第ＩＩＩ族構成元素の原
料とする従来例が知れている（特表平１０−５０４６８
５号公報明細書参照）。

【０００７】

【発明が解決しようとする課題】しかしながら、ＧａＩ
ｎＰ系ＴＥＧＦＥＴにあって、スペーサ層はインジウム
含有ＩＩＩ−Ｖ族化合物半導体であるＧａ_XＩｎ_1-XＰ
（０＜Ｘ≦１）から構成され、しかも、スペーサ層は一
般的に上記の如くの薄膜から構成される。ＧａＩｎＰ系
ＴＥＧＦＥＴ用途の積層構造体の各構成層を第ＩＩＩ族
構成元素の原料を同一として成膜する従来のＭＯＣＶＤ
技術にあっては、インジウム組成比（＝１−Ｘ）を均一
とする薄膜状のスペーサ層が安定して得られないのが問
題となっている。

【０００８】このため、インジウム組成比が充分に均一
ではないＧａ_XＩｎ_1-XＰ（０＜Ｘ≦１）層をスペーサ層
として具備する従来のＧａＩｎＰ系高電子移動度電界効
果型トランジスタにあっては、スペーサ層内でのインジ
ウム組成比の「揺らぎ」により、チャネル層との間で均
一なバンドオフセット（ｂａｎｄ ｏｆｆ−ｓｅｔ）が
確保されず、故に均一な相互コンダクタンス（略称：ｇ
_m）並びにピンチオフ（ｐｉｎｃｈ−ｏｆｆ）電圧が帰
結されない不都合が生じている。

【０００９】本発明では、インジウム組成の均一性に優
れるＧａ_XＩｎ_1-XＰ（０＜Ｘ≦１）スペーサ層をもたら
すＴＥＧＦＥＴ用途の積層構成を提示する。これより、
ピンチオフ電圧等の特性の均一性に優れるＧａＩｎＰ系
高電子移動度トランジスタを提供するものである。

【００１０】

【課題を解決するための手段】本発明者は、上記の課題
を解決すべく鋭意努力検討した結果、本発明に到達し
た。即ち、本発明は、［１］半絶縁性のＧａＡｓ単結晶
基板上に、緩衝層、Ｇａ_ZＩｎ_1-ZＡｓ（０＜Ｚ≦１）電
子走行層、それぞれＧａ_XＩｎ_1-XＰ（０＜Ｘ≦１）から
なるスペーサ層と電子供給層とを含むＧａＩｎＰ系積層
構造体に於いて、緩衝層が第ＩＩＩ族元素のトリメチル
化合物を原料として気相成長されたＡｌ_YＧａ_1-YＡｓ
（０≦Ｙ≦１）層からなり、緩衝層と電子走行層との間
にトリエチルガリウムをガリウム原料として気相成長さ
れたＧａＡｓ層を有し、電子走行層がｎ形の導電形を有
し、スペーサ層と電子供給層とがトリメチルガリウムを
ガリウム原料として気相成長されたｎ形層であり、各層
のインジウム組成比（１−Ｘ）の均一性が±２％以内で
あり、スペーサ層と電子供給層とが接していることを特
徴とするＧａＩｎＰ系積層構造体、［２］電子走行層の
成膜後の表面粗さ（ヘイズ：ｈａｚｅ）が６０ｐｐｍ以
下であり、電子走行層がトリエチルガリウムをガリウム
原料として気相成長させたＧａＡｓ層に接していること
を特徴とする［１］に記載のＧａＩｎＰ系積層構造体、
［３］スペーサ層と電子走行層とが接し、スペーサ層の
成膜後の、表面のヘイズが１００ｐｐｍ以下であること
を特徴とする［１］または［２］に記載のＧａＩｎＰ系
積層構造体、［４］電子供給層の成膜後の、表面のヘイ
ズが２００ｐｐｍ以下であることを特徴とする［１］〜
［３］の何れか１項に記載のＧａＩｎＰ系積層構造体、
［５］電子走行層、スペーサ層、電子供給層を、結合価
を１価とするシクロペンタジエニルインジウムをインジ
ウムの原料として有機金属熱分解気相成長法により形成
することを特徴とする［１］〜［４］の何れか１項に記
載のＧａＩｎＰ系積層構造体、に関する。

【００１１】

【発明の実施の形態】図２は、本発明の請求項１に記載
の発明に係わる第１の実施形態を概念的に説明するため
の積層構造体２Ａの断面模式図である。本形態の実施に
あたり、基板２０１として、｛１００｝結晶面を主面と
する半絶縁性のＧａＡｓ単結晶が利用できる。｛１０
０｝面より例えば［１１０］結晶方向に角度にして±１
０度程度に傾斜した表面を有する｛１００｝面を主面と
する半絶縁性ＧａＡｓ単結晶も基板２０１として利用で
きる。また、基板２０１には、室温の抵抗率（比抵抗）
を１０⁷オーム・センチメートル（単位：Ω・ｃｍ）以
上とするＧａＡｓ単結晶が好ましく利用できる。

【００１２】基板２０１の表面上の緩衝層２０２は、ト
リメチルガリウム（（ＣＨ₃）₃Ｇａ）等のトリアルキル
ガリウム化合物をガリウム（Ｇａ）源としするＭＯＣＶ
Ｄ法により気相成長させた、好ましくはアンドープのＡ
ｌ_XＧａ_1-XＡｓ（０≦Ｘ≦１）層からなる超格子周期構
造体から構成する。トリメチル（ｔｒｉ−ｍｅｔｈｙ
ｌ）ガリウム化合物に付加しているメチル基は、Ａｌ_Y
Ｇａ_1-YＡｓ（０≦Ｙ≦１）層内へ混入する炭素不純物
の発生源となり、層内の残留ドナーを電気的に補償（ｃ
ｏｍｐｅｎｓａｔｉｏｎ）して、アンドープ状態で高抵
抗のＡｌ_YＧａ_1-YＡｓ（０≦Ｙ≦１）層をもたらす作用
を有する。従って、トリメチルガリウム化合物を原料と
すれば、簡便に高抵抗の緩衝層を構成することができ
る。３個の炭化水素基を付加してなるトリアルキルガリ
ウム化合物にあって、２個の付加基がメチル基であるガ
リウム化合物でも、類似の作用は得られるが、その効用
はトリメチルガリウム化合物に比較して弱小となる。例
えば、ジエチルメチル（ｄｉ−ｅｔｈｙｌ ｍｅｔｈｙ
ｌ）Ｇａ化合物等のモノメチル化合物をガリウム源とす
る場合は、炭素不純物の電気的補償効果による高抵抗化
の効用は更に弱小となる。

【００１３】超格子構造体は、アルミニウム組成比（＝
Ｙ）を相違するＡｌ_YＧａ_1-YＡｓ（０≦Ｙ≦１）層を交
互に周期的に反復させて積層して構成する。例えば、ア
ルミニウム組成比を０．３とするＡｌ_0.3Ｇａ_0.7Ａｓと
アルミニウム組成比が０に相当するＧａＡｓとの周期的
積層構造から構成できる。また、例えば、Ａｌ_0.1Ｇａ
_0.9Ａｓと砒化アルミニウム（化学式：ＡｌＡｓ）との
周期的積層構造から構成する。アルミニウム組成比を相
違する２層の重層構成を一単位とする周期的積層構造に
あって、超格子構造体の各構成層２０２−１，２０２−
２の層厚は、約１０ナノメータ（単位：ｎｍ）以上で約
１００ｎｍ以下とするのが適切である。構成層２０２−
１、２０２−２は、のキャリア濃度が５×１０¹⁴ｃｍ^-3
未満の高抵抗層であるのが好ましい。積層周期数は、望
ましくは２以上で、好ましくは５以上とする。アルミニ
ウム組成比を相違するＡｌ_YＧａ_1-YＡｓ（０≦Ｙ≦１）
層からなる重層単位を５周期以上積層して構成されたヘ
テロ（ｈｅｔｅｒｏ）接合構成の超格子構造体からなる
高抵抗の緩衝層は、基板２０１からチャネル層２０４等
の上層への転位等の伝搬を抑制する作用を有し、結晶欠
陥密度が小さく高品質で、且つ表面の平坦性に優れるＧ
ａ_ZＩｎ_1-ZＡｓチャネル層２０４等をもたらすのに効果
を奏する。

【００１４】超格子構造体からなる緩衝層２０２上に積
層させる、トリエチルガリウム（化学式：（Ｃ₂Ｈ₅）₃
Ｇａ））を原料とするＧａＡｓ層２０３は、例えば、
（Ｃ₂Ｈ ₅）₃Ｇａ）／アルシン（ＡｓＨ₃）／水素
（Ｈ₂）反応系を利用するＭＯＣＶＤ法により成長でき
る。エチル化合物の一種である（Ｃ₂Ｈ₅）₃Ｇａをガリ
ウム源としたＧａＡｓ成長層２０３を利用すれば、イン
ジウム組成を均一とするインジウム含有ＩＩＩ−Ｖ族化
合物半導体層を上層として堆積できる効果がある。これ
は、熱分解によりエチル化合物より脱離したエチル基が
再結合してエタン（分子式：Ｃ₂Ｈ₆）などの揮発性成分
となり、気相成長反応系外へ排出されるため、上層の被
堆積面となる成長層の表面が炭素含有残査で被覆される
確率が小さく、清浄な表面が露呈されることとなるのが
一因と思量される。

【００１５】トリエチルガリウムを原料とするとＧａＡ
ｓ層内への炭素不純物の混入量は減少し、トリメチルガ
リウムを原料としたＧａＡｓ層に比較してアンドープ状
態でのキャリア濃度は一般に高くなる。例えば、ＭＯＣ
ＶＤ反応系に供給するＡｓＨ ₃／（ＣＨ₃）₃Ｇａの供給
濃度比率（所謂、Ｖ／ＩＩＩ比率）を１０．０と同一に
設定した場合、トリメチルガリウムではアンドープでｐ
形のキャリア濃度を約５×１０¹³ｃｍ^-3以下とする緩衝
層２０２を構成するに好都合な高抵抗ＧａＡｓ層が帰結
される。これに対し、トリエチルガリウムではキャリア
濃度が１桁以上高いｎ形の導電性のＧａＡｓ層となる。
この様な導電性を呈する極端に厚い層をＧａ_ZＩｎ_1-ZＡ
ｓチャネル層２０４の直下に配置すると、チャネル層２
０４の漏洩電流を増すばかりである。従って、トリエチ
ルガリウムを原料とするＧａＡｓ層２０３は、数ｎｍか
ら約１００ｎｍ前後の層厚とするのが好適である。Ｇａ
Ａｓ層２０３の層厚は、キャリア濃度が高い程、薄くす
ると好結果が得られる。例えば、キャリア濃度を１×１
０¹⁵ｃｍ^-3とするｎ形ＧａＡｓ層２０３にとって、好適
となる最大の層厚は約３０ｎｍである。

【００１６】トリエチルガリウムを原料としたＧａＡｓ
層２０３上には、Ｇａ_ZＩｎ_1-ZＡｓチャネル層２０４と
Ｇａ_XＩｎ_1-XＰ電子供給層２０６を順次、積層する。ト
リエチルガリウムを原料としたＧａＡｓ層２０３は、上
層２０４〜２０６をなすインジウム含有ＩＩＩ−Ｖ族化
合物半導体層のインジウム組成の均一性を±２％以内と
向上させる作用を発揮する。インジウム組成が±２％を
越えて悪化したインジウム含有ＩＩＩ−Ｖ族化合物半導
体層では、ピンチオフ電圧や相互コンダクタンス
（ｇ_m）の均一なＴＥＧＦＥＴを得るのに支障を来す。
また、トリエチルガリウムを原料とするＡｌ_CＧａ_1-CＡ
ｓ層（０＜Ｃ≦１）であっても、上層をインジウム組成
の均一性に優れるインジウム含有ＩＩＩ−Ｖ族化合物半
導体層となす作用を有するが、アルミニウム（Ａｌ）を
含む結晶層を配置すると、ドレイン電流の光応答（Ｇ．
Ｊ．Ｒｅｅ編著、“Ｓｅｍｉ−Ｉｎｓｕｌａｔｉｎｇ
ＩＩＩ−Ｖ Ｍａｔｅｒｉａｌｓ”（Ｓｈｉｖａ Ｐｕ
ｂ．Ｌｔｄ．（Ｋｅｎｔ、ＵＫ）、１９８０）、３４９
〜３５２頁参照）が顕著となる不都合を招き易い。ま
た、ソース・ドレイン電流の“ヒステリシス（ｈｙｓｔ
ｅｒｅｓｉｓ）”（菊池 誠、垂井 康夫編著、「図解
半導体用語辞典」（日刊工業新聞社、昭和５３年１月２
５日発行、７版）、２３８頁参照）や“キンク（ｋｉｎ
ｋ）”が発生し易くなる不都合が発生する（特開平１０
−２４７７２７号及び特開平１０−３３５３５０号公報
明細書）。

【００１７】本発明の請求項２の発明に係わる第２の実
施形態に記す表面粗さの小さいＧａ_ZＩｎ_1-ZＡｓからな
るチャネル層２０４は、特に、上記のＧａＡｓ層２０３
を下地層として、特に、トリメチル化合物をＩＩＩ族構
成元素の原料としたＭＯＣＶＤ法に依り形成できる。ト
リメチル化合物をＩＩＩ族構成元素の原料とするＭＯＣ
ＶＤ法とは、ガリウム或いはインジウムの少なくとも一
種のＩＩＩ族原料にトリメチル化合物を利用する意味で
あって、例えば、トリメチルガリウム（（ＣＨ₃）₃Ｇ
ａ））をガリウム源とし、トリメチルインジウム（化学
式：（ＣＨ₃）₃Ｉｎ）をインジウム源とする減圧或いは
常圧ＭＯＣＶＤ法を指す。特に、インジウム源として、
結合価を一価とするシクロペンタジエニルインジウム
（化学式：Ｃ₅Ｈ₅Ｉｎ）が利用できる。（ＣＨ₃）₃Ｇａ
／（ＣＨ₃）₃Ｉｎ／ＡｓＨ₃／Ｈ₂反応系に依れば、トリ
エチルガリウムを原料としたＧａＡｓ層２０３上には、
インジウム組成比の均一性を１％以内とするＧａ_ZＩｎ_{1
ー Z}Ａｓ層２０４を成膜できる。インジウム組成の均一性
とは、インジウム組成の最大値と最小値の差異をインジ
ウム組成の平均値で除した値で与えられる。ガリウム源
をトリエチルガリウムとした（Ｃ₂Ｈ₅）₃Ｇａ／（Ｃ
Ｈ₃）₃Ｉｎ／ＡｓＨ₃／Ｈ₂反応系では、Ｇａ_ZＩｎ_{1 ー Z}Ａ
ｓ層のインジウム組成の均一性は一般には、±６％程度
と劣るものとなる。

【００１８】また、トリエチルガリウムを原料としたＧ
ａＡｓ層２０３上に、トリメチル化合物をＩＩＩ族構成
元素の原料としたＭＯＣＶＤ法に依れば、インジウム組
成の均一性に優れると共に、インジウムの偏析等に起因
する表面の荒れが少ない平坦なＧａ_ZＩｎ_{1 ー Z}Ａｓ層が得
られる。表面の粗さをヘイズ（ｈａｚｅ）で表すとすれ
ば（ｈａｚｅについては、阿部 孝夫著、「シリコン
結晶成長とウェーハ加工」（（株）培風館、１９９４年
５月２０日発行、初版）、３２２〜３２６頁参照）、ト
リエチルガリウムを原料としたＧａＡｓ層２０３は上層
のインジウム含有ＩＩＩ−Ｖ族化合物半導体層２０４〜
２０６のヘイズを低減する作用も有する。表面粗さの小
さい、即ち、ヘイズの小さいが故に層厚が均一となった
チャネル層２０４上には、接合面を平滑としてスペーサ
層２０５が接合できる。接合面が平滑であるならば、２
次元電子（ｔｗｏ−ｄｉｍｅｎｓｉｏｎａｌ ｅｌｅｃ
ｔｒｏｎ ｇａｓ：略称ＴＥＧ）をチャネル層２０４の
接合領域近傍の領域に局在させることができる利点があ
る。２次元電子を効率的に局在させるのに好都合なヘテ
ロ接合界面をもたらすのには、ヘイズにして望ましくは
６０百万分率（ｐｐｍ）以下である。ヘイズにして６０
ｐｐｍを越える表面粗さを有するＧａ_ZＩｎ_{1 ー Z}Ａｓ層か
らなるチャネル層では、スペーサ層との接合界面は平坦
性を欠き乱雑となり、得られる電子移動度も不均一化さ
れ、結果として高い相互コンダクタンス（ｇ_m）を有す
るＧａＩｎＰ系ＴＥＧＦＥＴが得られない。

【００１９】本発明の請求項３に記載の発明に係わる第
３の実施形態では、トリメチル化合物をＩＩＩ族構成元
素の原料とするＭＯＣＶＤ法に依り成膜したＧａ_XＩｎ
_1-XＰ（０≦Ｘ≦１）層からスペーサ層２０５を構成す
ることとする。上記の如く、トリエチルガリウムを原料
としたＧａＡｓ層２０３上には、インジウム組成比の均
一性に優れるＧａ_ZＩｎ_1-ZＡｓ層からなるチャネル層２
０４が構成できる。インジウム組成の均一性であるチャ
ネル層２０４上には、インジウム組成の均一性に優れる
Ｇａ_XＩｎ_{1 ー X}Ｐ（０≦Ｘ≦１）スペーサ層２０５を積層
することができる。更に、少なくとも一種のＩＩＩ族原
料にトリメチル化合物を利用する、例えば、（ＣＨ₃）₃
Ｇａ／（ＣＨ₃）₃Ｉｎ／ＡｓＨ₃反応系に依る減圧或い
は常圧ＭＯＣＶＤ法に依れば、より均一性に優れるＧａ
_XＩｎ_{1 ー X}Ｐ（０≦Ｘ≦１）層を得ることができる。イン
ジウム組成比の均一性を±１％未満とするＧａ_XＩｎ_{1 ー X}
Ｐ層はスペーサ層として充分に実用に耐え得る。

【００２０】また、（ＣＨ₃）₃Ｇａ原料系の減圧或いは
常圧ＭＯＣＶＤ法に依れば、インジウム組成比の均一性
に加え、より表面の平坦性に優れるスペーサ層２０５が
提供される。例えば、（ＣＨ₃）₃Ｇａ／（ＣＨ₃）₃Ｉｎ
／ＡｓＨ₃／Ｈ₂反応系に依れば、スペーサ層２０５を堆
積した時点で、スペーサ層２０５の表面でのヘイズを１
００ｐｐｍ以下とする、電子供給層２０６と平坦な接合
界面をもって接合をなせるスペーサ層２０５が供給され
る。Ｇａ_XＩｎ_{1 ー X}Ｐスペーサ層２０５の表面のヘイズが
１００ｐｐｍを越えるものとなると、表面の平滑性の欠
如に因る領域に依るスペーサ層２０５の層厚に差異が顕
著となる。このため、２次元電子を蓄積するチャネル層
２０４と電子供給層２０６との空間的に隔離する幅が領
域によって異なるものとなり、チャネル層２０４内の２
次元電子が被るイオン化散乱の程度が不均一となる。従
って、得られる２次元電子の移動度が領域毎に変化する
不都合を生ずる。

【００２１】スペーサ層２０５を構成するＧａ_XＩｎ_{1 ー X}
Ｐ（０≦Ｘ≦１）層のキャリア濃度は１×１０¹⁶ｃｍ^-3
未満であるのが好ましい。キャリア濃度は低い程、好適
であり、場合に依っては高抵抗であっても差し支えはな
い。スペーサ層２０５の伝導形は、ｎ形であるのが好ま
しい。層厚としては一般に、約１ｎｍから約１５ｎｍで
あるのが適する。スペーサ層２０５の層厚を厚くする
と、２次元電子により発現される電子移動度は増加する
が、逆にそのシートキャリア（ｓｈｅｅｔ ｃａｒｒｉ
ｅｒ）濃度は減少する。キャリア濃度を約２×１０¹⁸ｃ
ｍ^-3とするＧａ_XＩｎ_1-XＰ電子供給層については、約
１．５×１０¹²ｃｍ^-2前後のシートキャリア濃度を与え
る層厚が好適である。シートキャリア濃度は一般的なホ
ール（Ｈａｌｌ）効果測定法より求められる。

【００２２】本発明の請求項４に記載の発明に係わる第
４の実施形態では、表面のヘイズを２００ｐｐｍ以下と
するｎ形のＧａ_XＩｎ_1-XＰ（０＜Ｘ≦１）層から電子供
給層２０６を構成する。この様な表面粗さを有するＧａ
_XＩｎ_1-XＰ層は、トリエチルガリウムを原料としたＧａ
Ａｓ層２０３を下層として配置した上で、トリメチルガ
リウム（（ＣＨ₃）₃Ｇａ）やトリメチルインジウム
（（ＣＨ₃）₃Ｉｎ）をＩＩＩ族構成原料として形成でき
る。ガリウム源とインジウム源の双方をトリメチル化合
物とする反応系を利用すれば、尚一層のこと安定して表
面粗さの少ないＧａ _XＩｎ_1-XＰ層がもたらされる。ヘイ
ズは入射レーザー光の散乱強度を測定する手段などをも
って測定できる。電子供給層２０６の層厚は、２０〜４
０ｎｍとするのが適する。

【００２３】電子供給層２０６は、ｎ形の不純物がドー
ピングされたＧａ_XＩｎ_1-XＰ（０＜Ｘ≦１）から好まし
く構成できる。インジウム組成比（＝１−Ｘ）を０．４
９とするＧａ_0.51Ｉｎ_0.49Ｐ結晶層からは、特に好まし
く電子供給層２０６を構成できる。Ｇａ_0.51Ｉｎ_0.49Ｐ
はＧａＡｓと格子整合の関係にあるため、例えば、上層
として格子不整合性に起因する結晶欠陥の少ないＧａＡ
ｓコンタクト層が構成できる。Ｇａ_0.51Ｉｎ_0.49Ｐにド
ーピングするｎ形不純物としては、拡散係数の小さい珪
素（元素記号：Ｓｉ）などが適する。Ｇａ_0.51Ｉｎ_0.49
Ｐ電子供給層２０６のキャリア濃度は、２〜３×１０¹⁸
ｃｍ^-3とするのが好ましい。キャリア濃度は一般的な容
量−電圧（Ｃ−Ｖ）法により測定できる。表面粗さの小
さいインジウム組成の均一性に優れるＧａ_XＩｎ_1-XＰ電
子供給層は、キャリア濃度の均一性にも優れるため、し
いては２次元電子に主に係わるシートキャリア濃度の均
一化を果たす作用を有する。

【００２４】本発明の請求項５に記載の発明に係わる第
５の実施形態では、表面のヘイズにより優れるインジウ
ム含有ＩＩＩ−Ｖ族化合物半導体層を有機金属熱分解気
相成長法に依り形成するのに際し、結合価を１価とする
シクロペンタジエニルインジウム（化学式：Ｃ₅Ｈ₅Ｉｎ
（Ｉ））をインジウム源として用いる（Ｊ．Ｅｌｅｃｔ
ｒｏｎ．Ｍａｔｅｒ．，２５（３）（１９９６）、４０
７−４０９頁参照）。Ｃ₅Ｈ₅Ｉｎ（Ｉ）はルイス（Ｌｅ
ｗｉｓ）塩基性的な性質を呈するため、代表的な第Ｖ族
元素源であるルイス酸性のアルシン（化学式：Ａｓ
Ｈ₃）やフォスフィン（化学式：ＰＨ₃）との気相成長環
境内に於ける複合体化（ポリマー化）反応が抑制できる
（Ｊ．Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ、１０７（１９９
１）、３６０〜３５４頁参照）。このため、例えば、有
機インジウム・リンポリマー（Ｊ．Ｃｈｅｍ．Ｓｏ
ｃ．，［１９５１］（１９５１）、２００３〜２０１３
頁参照）の発生が抑制されるため、インジウム組成の均
一性に優れ、表面粗さの小さいインジウム含有ＩＩＩ−
Ｖ族化合物半導体気相成長層を得るのに本質的に優位と
なる。

【００２５】また、Ｃ₅Ｈ₅Ｉｎ（Ｉ）はトリメチルイン
ジウム（（ＣＨ₃）₃Ｉｎ）に比較して蒸気圧（昇華圧）
が低く、成膜速度が小さいが故に、Ｇａ_ZＩｎ_1-ZＡｓチ
ャネル層２０４、Ｇａ_XＩｎ_1-XＰスペーサ層２０５及び
電子供給層２０６等の薄膜層を形成するのに特に適して
いる。薄膜成長に適する昇華圧を発生させるには、Ｃ ₅
Ｈ₅Ｉｎ（Ｉ）を大凡、約４０℃から約７０℃の範囲内
に保持するのが好適である。昇華したＣ₅Ｈ₅Ｉｎ（Ｉ）
の蒸気を随伴する随伴ガスの例としては水素が挙げられ
る。

【００２６】

【実施例】本実施例では、ＭＯＣＶＤ法に依りＧａＩｎ
Ｐ系２次元電子電界効果型トランジスタを構成する場合
を例にして、本発明を詳細に説明する。図３は本実施例
に係わるＴＥＧＦＥＴ３００の断面模式図である。

【００２７】ＴＥＧＦＥＴ３００用途のエピタキシャル
積層構造体３Ａは、アンドープ半絶縁性の（１００）２
°オフ（ｏｆｆ）ＧａＡｓ単結晶を基板３０１として構
成した。基板３０１としたＧａＡｓ単結晶の比抵抗は室
温で約３×１０⁷Ω・ｃｍである。直径を約１００ｍｍ
とする基板３０１の表面上には、緩衝層３０２を構成す
るＡｌ_CＧａ_1-CＡｓ／ＧａＡｓ系超格子構造を堆積させ
た。超格子構造体はアルミニウム組成比（＝Ｃ）を０．
３０とするアンドープのＡｌ_0.30Ｇａ_0.70Ａｓ層３０２
ａと、アンドープでｐ形のＧａＡｓ層３０２ｂとから構
成した。Ａｌ_{0. 30}Ｇａ_0.70Ａｓ層３０２ａのキャリア濃
度は１×１０¹⁴ｃｍ^-3とし、層厚は４５ｎｍとした。ｐ
形ＧａＡｓ層３０２ｂのキャリア濃度は７×１０¹³ｃｍ
^-3とし、層厚は５０ｎｍとした。Ａｌ_0.30Ｇａ_0.70Ａｓ
層３０２ａとｐ形ＧａＡｓ層３０２ｂとの積層周期数は
５周期とした。Ａｌ_0.30Ｇａ_0.70Ａｓ層３０２ａとｐ形
ＧａＡｓ層３０２ｂは、何れも（ＣＨ₃）₃Ｇａ／（ＣＨ
₃）₃Ａｌ／ＡｓＨ₃／Ｈ₂反応系に依る減圧ＭＯＣＶＤ法
に依り、６４０℃で成膜した。成膜時の圧力は約１×１
０⁴パスカル（Ｐａ）とした。キャリア（輸送）ガスに
は水素を利用した。

【００２８】緩衝層３０２上には、ガリウム源をトリエ
チルガリウム（（Ｃ₂Ｈ₅）₃Ｇａ）とした（Ｃ₂Ｈ₅）₃Ｇ
ａ／ＡｓＨ₃／Ｈ₂反応系減圧ＭＯＣＶＤ法に依り成膜し
たＧａＡｓ層３０３を積層した。成膜温度は６４０℃と
し、成膜時の圧力は約１．３×１０⁴Ｐａとした。アン
ドープでｎ形のＧａＡｓ層３０３のキャリア濃度は２×
１０¹⁵ｃｍ^-3とし、層厚は２０ｎｍとした。

【００２９】ＧａＡｓ層３０３上には、（ＣＨ₃）₃Ｇａ
／Ｃ₅Ｈ₅Ｉｎ／ＡｓＨ₃／Ｈ₂反応系を利用した減圧ＭＯ
ＣＶＤ法に依り、アンドープのｎ形Ｇａ_0.80Ｉｎ_0.20Ａ
ｓ層をチャネル層３０４として積層した。チャネル層３
０４を構成するＧａ_0.80Ｉｎ _0.20Ａｓ層のキャリア濃度
は１×１０¹⁵ｃｍ^-3とし、層厚は１３ｎｍとした。イン
ジウム組成の均一性は、通常のフォトルミネッセンス
（ＰＬ）発光波長の均一性から０．２０±０．４％と求
められた。レーザー入射光の散乱強度から計測した同層
３０４の表面のヘイズ（ｈａｚｅ）値は１２ｐｐｍとな
った。

【００３０】Ｇａ_0.80Ｉｎ_0.20Ａｓチャネル層３０４の
上には、（ＣＨ₃）₃Ｇａ／Ｃ₅Ｈ₅Ｉｎ／ＰＨ₃／Ｈ₂反応
系を利用した減圧ＭＯＣＶＤ法に依り、アンドープのｎ
形のＧａ_0.51Ｉｎ_0.49Ｐからなるスペーサ層３０５を積
層させた。スペーサ層３０５のキャリア濃度は１×１０
¹⁵ｃｍ^-3以下とし、層厚は３ｎｍとした。スペーサ層３
０５の表面のヘイズ値は約１３ｐｐｍと計測された。

【００３１】Ｇａ_0.51Ｉｎ_0.49Ｐからなるスペーサ層３
０５の上には、Ｓｉドープのｎ形Ｇａ_0.51Ｉｎ_0.49Ｐか
らなる電子供給層３０６を、（ＣＨ₃）₃Ｇａ／Ｃ₅Ｈ₅Ｉ
ｎ／ＰＨ₃／Ｈ₂反応系を利用した減圧ＭＯＣＶＤ法に依
り積層させた。Ｓｉのドーピング源には、水素−ジシラ
ン（Ｓｉ₂Ｈ₆）（濃度１０体積ｐｐｍ）混合ガスを使用
した。電子供給層３０６のキャリア濃度は２×１０¹⁸ｃ
ｍ^-3とし、層厚は２５ｎｍとした。電子供給層３０６を
構成するＧａ_0.51Ｉｎ_0.49Ｐのインジウム組成の均一性
は、通常のフォトルミネッセンス（ＰＬ）発光波長の均
一性から０．４９±０．５％と求められた。同層３０６
を積層させた後に測定されたヘイズ値は１８ｐｐｍとな
った。

【００３２】ｎ形Ｇａ_0.51Ｉｎ_0.49Ｐからなる電子供給
層３０６の表面上には、（ＣＨ₃）₃Ｇａ／ＡｓＨ₃／Ｈ₂
反応系により，Ｓｉドープｎ形ＧａＡｓからなるコンタ
クト（ｃｏｎｔａｃｔ）層３０７を積層させた。Ｓｉの
ドーピング源は上記の水素−ジシラン（ｄｉｓｉｌａｎ
ｅ）混合ガスを使用した。コンタクト層３０７のキャリ
ア濃度は２×１０¹⁸ｃｍ^-3とし、層厚は約１００ｎｍと
した。コンタクト層３０７の表面のヘイズは２３ｐｐｍ
と計測された。以上をもって、積層構造体３Ａをなす構
成層３０２〜３０７のエピタキシャル成長を終了した
後、アルシン（ＡｓＨ₃）を含む雰囲気内で約５００℃
迄降温し、その後、水素雰囲気内で室温迄冷却した。

【００３３】積層構造体３Ａの最表層をなすｎ形ＧａＡ
ｓコンタクト層３０７の表面にインジウム・錫（Ｉｎ・
Ｓｎ）合金からなるオーミック電極を形成した。次に、
通常のホール（Ｈａｌｌ）効果測定法に依り、２次元電
子走行層（チャネル層）３０４を走行する２次元電子
（Ｔｗｏ−ｄｉｍｅｎｓｉｏｎａｌ Ｅｌｅｃｔｒｏｎ
Ｇａｓ：ＴＥＧ）に関する電子移動度を測定した。室温
（約３００ケルビン（Ｋ））でのシート（ｓｈｅｅｔ）
キャリア濃度（ｎ_s）は約１．６×１０¹²ｃｍ^-2であ
り、平均的な電子移動度（μ_RT）は約５８００±２％
（ｃｍ²／Ｖ・ｓ）であった。また、液体窒素温度（７
７Ｋ）でのｎｓは約１．５×１０¹²ｃｍ^-2で、また、μ
は約２２，０００ｃｍ²／Ｖ・ｓであり、高い電子移動
度が発現された。

【００３４】冷却後、公知のフォトリソグライー技術を
駆使したパターニング法を利用して、積層構造体３Ａの
最表層をなすｎ形ＧａＡｓコンタクト層３０７の表面を
リセス（ｒｅｃｅｓｓ）状に加工した。メサ（ｍｅｓ
ａ）状に残置させたｎ形ＧａＡｓコンタクト層３０７上
にはソース電極３０８及びドレイン電極３０９を形成し
た。ソース及びドレイン各オーミック電極３０８、３０
９は、金・ゲルマニウム（Ａｕ９３重量％・Ｇｅ７重量
％）・ニッケル（Ｎｉ）・金（Ａｕ）重層構造から構成
した。ソース電極３０８とドレイン電極３０９との間隔
は１０μｍとした。

【００３５】リセス部に露呈したＧａ_0.51Ｉｎ_0.49Ｐ電
子供給層３０６の表面に、下層をチタン（Ｔｉ）とし、
上層をアルミニウム（Ａｌ）とする重層構造のショット
キー（Ｓｃｈｏｔｔｋｙ）接合型ゲート電極３１０を形
成した。ゲート電極３１０の所謂、ゲート長は約１μｍ
とした。

【００３６】ＧａＩｎＰ系ＴＥＧＦＥＴ３００の直流
（ＤＣ）特性を評価した。ソース／ドレイン間電圧を３
ボルト（Ｖ）とした際の飽和ドレイン電流（Ｉ_dss）は
約７０ミリアンペア（ｍＡ）となった。ドレイン電圧を
０Ｖから５Ｖの間で掃引した際に、ドレイン電流上にル
ープ（ヒステリシス）は殆ど観測されなかった。ソース
／ドレイン間電圧を３．０Ｖとして計測された室温の相
互コンダクタンス（ｇ_m）は１６０±５ミリジーメンス
（ｍＳ）／ｍｍと高く、且つ均一となった。また、緩衝
層３０２の表面を露呈して形成した、間隔を１００μｍ
とするＡｕ・Ｇｅオーミック電極間に流通する漏洩電流
は４０Ｖで１μＡ未満の高耐圧性を示した。このため、
緩衝層３０２の漏洩電流をドレイン電流のピンチ・オフ
電圧は約２．３８Ｖ±０．０３Ｖとなり、閾値電圧が均
一であるＧａＩｎＰ系ＴＥＧＦＥＴが提供された。

【００３７】

【発明の効果】本発明の請求項１に記載の発明に依れ
ば、トリエチルガリウムを原料として気相成長されたＧ
ａＡｓ薄膜層を下地層として、インジウム含有ＩＩＩ−
Ｖ族化合物半導体層を設ける構成としたので、インジウ
ム組成の均一性に優れ、且つ表面粗さに優れるＧａ_ZＩ
ｎ_1-ZＡｓチャネル層、及びＧａ_XＩｎ_1-XＰスペーサ層
並びに電子供給層とが形成でき、従って、相互コンダク
タンスとピンチオフ電圧との均一性に優れるＧａＩｎＰ
系積層構造体が提供できる。

【００３８】本発明の請求項２に記載の発明に依れば、
チャネル層を、表面粗さを規定したｎ形のＧａ_ZＩｎ_1-Z
Ａｓから構成したので、従って、相互コンダクタンスと
ピンチオフ電圧との均一性に優れるＧａＩｎＰ系積層構
造体が提供できる。

【００３９】本発明の請求項３に記載の発明に依れば、
スペーサ層を、表面粗さを規定したのｎ形のＧａ_XＩｎ
_1-XＰから構成したので、従って、相互コンダクタンス
とピンチオフ電圧との均一性に優れるＧａＩｎＰ系積層
構造体が提供できる。

【００４０】本発明の請求項４に記載の発明に依れば、
電子供給層層を、表面粗さを規定した、ｎ形の不純物を
ドーピングしたＧａ_XＩｎ_1-XＰから構成したので、相互
コンダクタンスとピンチオフ電圧との均一性に優れるＧ
ａＩｎＰ系積層構造体が提供できる。

【００４１】本発明の請求項５に記載の発明に依れば、
ｎ形のＧａ_ZＩｎ_1-ZＡｓチャネル層、及びｎ形Ｇａ_XＩ
ｎ_1-XＰスペーサ層並びに電子供給層を、シクロペンタ
ジエニルインジウムをインジウム原料として有機金属熱
分解気相成長法により形成することとしたので、インジ
ウム組成の均一性に優れ、表面粗さの少ないチャネル
層、スペーサ層及び電子供給層がもたらされ、しいて
は、相互コンダクタンスとピンチオフ電圧との均一性に
優れるＧａＩｎＰ系積層構造体が提供できる。

【図面の簡単な説明】

【図１】従来のＧａＩｎＰ系ＴＥＧＦＥＴ用途の、積層
構造体の断面模式図である。

【図２】本発明の実施形態を説明するためのＧａＩｎＰ
系ＴＥＧＦＥＴの断面模式図である。

【図３】実施例に記載のＧａＩｎＰ系ＴＥＧＦＥＴの断
面模式図である。

【符号の説明】

１Ａ 従来のＧａＩｎｐ系ＴＥＧＦＥＴ用途積層構造
体 １０ 半絶縁性ＧａＡｓ単結晶基板 １１ 緩衝層 １２ チャネル層 １２ａ スペーサ層との接合界面 １２ｂ チャネル層内部領（２次元電子走行領域） １３ スペーサ層 １４ 電子供給層 １５ コンタクト層 １６ ソース電極 １７ ドレイン電極 １８ ゲート電極 ２Ａ 本発明に係わるＧａＩｎＰ系ＴＥＧＦＥＴ用途
積層構造体 ２０１ 半絶縁性ＧａＡｓ単結晶基板 ２０２ ＡｌＧａＡｓ／ＧａＡｓ超格子構造緩衝層 ２０２−１ 超格子構造緩衝層の一構成層 ２０２−２ 超格子構造緩衝層の一構成層 ２０３ ガリウム源をトリエチルガリウムとしたＧａ
Ａｓ層 ２０４ ＧａＩｎＡｓチャネル層 ２０５ ＧａＩｎＰスペーサ層層 ２０６ ＧａＩｎＰ電子供給層 ３Ａ ＧａＩｎＰ系ＴＥＧＦＥＴ用積層構造体 ３００ ＧａＩｎＰ ＴＥＧＦＥＴ ３０１ 半絶縁性ＧａＡｓ基板 ３０２ 緩衝層 ３０２−１ 第１の緩衝層構成部位 ３０２−２ 第２の緩衝層構成部位 ３０２ａ Ａｌ_0.30Ｇａ_0.70Ａｓ超格子構造構成層 ３０２ｂ ＧａＡｓ超格子構造構成層 ３０３ ガリウム源をトリエチルガリウムとしたＧａ
Ａｓ層 ３０４ Ｇａ_0.80Ｉｎ_0.20Ａｓチャネル層 ３０５ Ｇａ_0.51Ｉｎ_0.49Ｐスペーサ層 ３０６ Ｇａ_0.51Ｉｎ_0.49Ｐ電子供給層 ３０７ ｎ形ＧａＡｓコンタクト層 ３０８ ソース電極 ３０９ ドレイン電極 ３１０ ゲート電極

フロントページの続き (72)発明者 宇田川 隆 埼玉県秩父市大字下影森１、505番地 昭和電工株式会社 総合研究所秩父研究 室内 (56)参考文献 特開 平６−275523（ＪＰ，Ａ) 特開2001−102566（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 21/338 H01L 21/205 H01L 29/778 H01L 29/812

Claims (5)

(57)【特許請求の範囲】
1. 【請求項１】有機金属熱分解気相成長（ＭＯＣＶＤ）法
   により、半絶縁性のＧａＡｓ単結晶基板上に、緩衝層、
   Ｇａ_ZＩｎ_1-ZＡｓ（０＜Ｚ≦１）からなる電子走行層、
   それぞれＧａ_XＩｎ_1-XＰ（０＜Ｘ≦１）からなるスペー
   サ層と電子供給層を順次成長するＧａＩｎＰ系積層構造
   体の製造方法に於いて、Ａｌ_YＧａ_1-YＡｓ（０≦Ｙ≦
   １）層からなる緩衝層を第ＩＩＩ族元素のトリメチル化
   合物を原料として気相成長し、緩衝層と電子走行層との
   間にＧａＡｓ層をトリエチルガリウムをガリウム原料と
   して気相成長し、電子走行層とスペーサ層と電子供給層
   とがｎ形の導電形を有し、スペーサ層と電子供給層とを
   トリメチルガリウムをガリウム原料として気相成長し、
   スペーサ層と電子供給層とが接していることを特徴とす
   るＧａＩｎＰ系積層構造体の製造方法。
2. 【請求項２】電子走行層の成膜後の表面粗さ（ヘイズ：
   ｈａｚｅ）が６０ｐｐｍ以下であり、電子走行層がトリ
   エチルガリウムをガリウム原料として気相成長させたＧ
   ａＡｓ層に接していることを特徴とする請求項１に記載
   のＧａＩｎＰ系積層構造体の製造方法。
3. 【請求項３】スペーサ層と電子走行層とが接し、スペー
   サ層の成膜後の、表面のヘイズが１００ｐｐｍ以下であ
   ることを特徴とする請求項１または２に記載のＧａＩｎ
   Ｐ系積層構造体の製造方法。
4. 【請求項４】電子供給層の成膜後の、表面のヘイズが２
   ００ｐｐｍ以下であることを特徴とする請求項１〜３の
   何れか１項に記載のＧａＩｎＰ系積層構造体の製造方
   法。
5. 【請求項５】電子走行層、スペーサ層、電子供給層を、
   結合価を１価とするシクロペンタジエニルインジウムを
   インジウムの原料として有機金属熱分解気相成長法によ
   り形成することを特徴とする請求項１〜４の何れか１項
   に記載のＧａＩｎＰ系積層構造体の製造方法。