JP3228277B2 - GaInP系エピタキシャル構造体 - Google Patents

GaInP系エピタキシャル構造体

Info

Publication number
JP3228277B2
JP3228277B2 JP26438999A JP26438999A JP3228277B2 JP 3228277 B2 JP3228277 B2 JP 3228277B2 JP 26438999 A JP26438999 A JP 26438999A JP 26438999 A JP26438999 A JP 26438999A JP 3228277 B2 JP3228277 B2 JP 3228277B2
Authority
JP
Japan
Prior art keywords
layer
gainp
epitaxial structure
based epitaxial
boron
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP26438999A
Other languages
English (en)
Other versions
JP2001085673A (ja
Inventor
隆 宇田川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko KK
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Priority to JP26438999A priority Critical patent/JP3228277B2/ja
Publication of JP2001085673A publication Critical patent/JP2001085673A/ja
Application granted granted Critical
Publication of JP3228277B2 publication Critical patent/JP3228277B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Junction Field-Effect Transistors (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、主として高電子移
動度電界効果型トランジスタを構成するためのGaIn
P系エピタキシャル構造体に関し、更に詳しくは、均一
なインジウム組成を有する2次元電子走行層と電子供給
層とを具備するGaInP系エピタキシャル構造体に関
する。
【0002】
【従来の技術】ミリ(milli)波帯域で動作するシ
ョットキー(Schottky)接合型電界効果トラン
ジスタ(略称:MESFET)に、リン化ガリウム・イ
ンジウム混晶(GaXIn1-XP:0≦X≦1)を利用し
たGaInP系高電子移動度トランジスタ(略称:TE
GFET)がある(IEEE Trans.Elect
ron Devices,Vol.37、No.10
(1990)、2141〜2147頁参照)。GaIn
P系TEGFETは、例えば、信号増幅用途の低雑音
(low−noise)MESFETとして(IEEE
Trans.Electron Devices、V
ol.46、No.1(1999)、48〜54頁参
照)、また、発信用途の電力(power)MESFE
Tとして利用されている(IEEE Trans.El
ectron Devices、Vol.44、No.
9(1997)、1341〜1348頁参照)。
【0003】図1は、従来のGaInP系TEGFET
の断面構造を示す模式図である。基板10には、{00
1}結晶面を主面とする半絶縁性の砒化ガリウム(化学
式:GaAs)が利用される。基板10の表面上には、
高抵抗のIII−V族化合物半導体層からなる緩衝層1
1が堆積される。緩衝層11上には、n形の砒化ガリウ
ム・インジウム混晶(GaYIn1-YAs:0<Y≦1)
からなる2次元電子走行層(チャネル層)12が堆積さ
れる。チャネル(channel)層12上には、スペ
ーサ(spacer)層13を介して、n形のリン化ガ
リウム・インジウム混晶(GaZIn1-ZP:0<Z≦
1)からなる電子供給層14が堆積される。電子供給層
14のキャリア(電子)濃度は、珪素(Si)などの拡
散し難いn形不純物を故意に添加(ドーピング)して調
整される。電子供給層14上には、低接触抵抗のソース
(source)電極16、及びドレイン(drai
n)電極17の各オーミック(Ohmic)電極の形成
を期して、n形GaAsなどからなるコンタクト(co
ntact)層15が設けられるが一般的である。ソー
ス及びドレイン電極16,17の中間には、コンタクト
層15を除去してなしたリセス(recess)構造部
に露呈させたGaZIn1-ZP(0<Z≦1)電子供給層
14の表面にショットキー接合型ゲート(gate)電
極18が設けられてTEGFET100が構成されてい
る。
【0004】半絶縁性GaAs基板10上に設けられ
る、緩衝層11や2次元電子供給層12等の機能層11
〜15は、従来から一般に有機金属気相成長法(MOC
VD法)により形成されている。また、従来技術に於い
ては、ガリウム(元素記号:Ga)の原料種を変化させ
ることなく気相成長を継続して機能層11〜15を構成
するのが一般的となっている。例えば、リン化インジウ
ム(InP)系TEGFETを、トリメチルガリウム
(化学式:(CH33Ga)などの第III族構成元素
のトリメチル化合物を利用してMOCVD法に依り成膜
したInP、砒化アルミニウム・インジウム(化学式:
AlInAs)、AlGaAsから構成する技術が開示
されている(特表平10−504685号公報明細書参
照)。また、従来の、GaInP系TEGFETの積層
構造体1Aの積層構造を省みれば、第III族構成元素
源を、メチル化合物を変えずに一定として気相成長させ
た2次元電子走行層(図1では、図番12)を緩衝層
(図1で11)上に直接、接合させる構成となってい
る。
【0005】
【発明が解決しようとする課題】しかしながら、GaI
nP系TEGFETに関して、メチル化合物を原料とし
て成膜されたIII−V族化合物半導体層に直接、接合
させて設けたGaYIn1 -YAs層のインジウム組成比
(=1−Y)は不均一となることが知られている。この
ため、緩衝層の漏洩電流の大小と併せて、TEGFET
のピンチオフ(pinch−off)電圧が不均一とな
る問題が発生している。ゲート電極のピンチオフ電圧
(閾値電圧)の不均一さは、特に、複数のゲート電極を
敷設するため、合計のゲート電極幅が数ミリメートル
(mm)に達する電力用GaInP系TEGFETにあ
っては、電力利得(power gain)を悪化させ
る第一の要因となっている。
【0006】また、GaYIn1-YAsチャネル層上に設
ける電子供給層を構成するGaZIn1-ZP層のインジウ
ム組成比(=1−Z)も、GaYIn1-YAsチャネル層
のインジウム組成に関する不均一さを引き継ぎ、不均一
なものとなる。インジウム組成が不均一である電子供給
層では、インジウム組成に依存して禁止帯幅が不均一と
なり、従って、閾値(所謂、Vth)の不均一さがより
助長される不都合が発生している。
【0007】本発明では、インジウム組成の均一性に優
れるGaYIn1-YAsチャネル層及びGaZIn1-Z
(0<Z≦1)電子供給層をもたらす積層構成を提供す
ることを目的とする。また、併せて、緩衝層への漏洩電
流の低減をも果す積層構成を具備するエピタキシャル積
層構造体を提供する。
【0008】
【課題を解決するための手段】本発明者は、上記の課題
を解決すべく鋭意努力検討した結果、本発明に到達し
た。即ち、本発明は、[1]半絶縁性のGaAs単結晶
基板上に、GaYIn1-YAs(0<Y≦1)からなる2
次元電子走行層と、GaZIn1-ZP(0<Z≦1)から
なる電子供給層とを含むGaInP系エピタキシャル構
造体に於いて、基板と2次元電子走行層との間に、トリ
エチルガリウムを用いて気相成長され、硼素が添加され
たAlXGa1-XAs(0≦X≦1)層を有することを特
徴とするGaInP系エピタキシャル構造体、[2]2
次元電子走行層が、AlXGa1-XAs層と接しているこ
とを特徴とする[1]に記載のGaInP系エピタキシ
ャル構造体、[3]2次元電子走行層が、トリメチルガ
リウムを用いて気相成長された、n形GaYIn1-YAs
(0<Y≦0.70)層から構成されていることを特徴
とする[1]または[2]に記載のGaInP系エピタ
キシャル構造体、[4]電子供給層が、トリメチルガリ
ウムを用いて気相成長され、珪素を添加したn形のGa
0.51In0.49P層から構成されていることを特徴とする
[1]〜[3]の何れか1項に記載のGaInP系エピ
タキシャル構造体、[5]AlXGa1-XAs層が、トリ
エチル硼素をドーピング源とする有機金属熱分解法で形
成されていることを特徴とする[1]〜[4]の何れか
1項に記載のGaInP系エピタキシャル構造体、に関
する。
【0009】
【発明の実施の形態】図2は、本発明の請求項1に記載
の発明に係わる第1の実施形態を説明するために例示す
るエピタキシャル積層構造体2Aの断面模式図である。
基板結晶201には、{100}結晶面を主面とする半
絶縁性のGaAs単結晶が利用できる。また、{10
0}面より例えば[110]結晶方向に角度にして±1
0度程度に傾斜した表面を有する{100}面を主面と
する半絶縁性GaAs単結晶も利用できる。半絶縁性の
程度を抵抗率(比抵抗)で表現すれば、比抵抗は107
オーム・センチメートル(単位:Ω・cm)以上とする
のが好ましい。また、例えば、転位密度を望ましくは5
×103cm-2以下とする結晶欠陥密度が低い半絶縁性
のGaAs単結晶が基板201として良好に利用でき
る。
【0010】基板201の表面上に設ける緩衝層202
は、例えば、n形或いはp形またはi(高抵抗)形のA
MGa1-MAs(0≦M≦1)単一層から構成できる。
層厚は約0.05μmから約5μm未満が適する。キャ
リア濃度は約1×1015cm -3未満で、望ましくは約1
×1014cm-3以下とする。或いは、n形或いはp形ま
たはi(高抵抗)形のGaAs層とAlMGa1-MAs層
とを交互に重層させた超格子構造から構成できる。例え
ば、図2に例示する様に、アンドープのp形GaAs層
202−1と、アンドープのi(高抵抗)形AlMGa
1-MAs層202−2との超格子構造から構成できる。
ちなみに、図2の緩衝層202は、周期数を3とするG
aAs/AlMGa1-MAs超格子構造体からなってい
る。積層周期数は、基板201からのGaYIn1-YAs
チャネル層203への結晶欠陥の伝搬の、抑止の程度に
鑑みて適宣、決定する。緩衝層202を構成するAlM
Ga1-MAsのアルミニウム組成比(=M)は、好まし
くは、0.30以下とする。アルミニウム組成比が高い
AlMGa1-MAs層を備えた緩衝層は、ドレイン電流の
ヒステリシスを増長させる場合があり不都合となる。
【0011】緩衝層202はドレイン電流の漏洩を阻止
する必要性から、高抵抗層から構成する必要がある。高
抵抗の緩衝層202の構成層(例えば、202−1,2
02−1)は、例えば、MOCVD法に依り、第III
族構成元素のメチル化合物を第III族源として利用す
れば、メチル(methyl)基の熱分解を介しての炭
素(元素記号:C)アクセプターの取込みに因り、珪素
(元素記号:Si)等の残留ドナー(residual
donor)が電気的に補償(compensati
on)されるため、高抵抗のAlMGa1-MAs層が形成
され得て好都合である。特に、トリメチルガリウムとト
リメチルアルミニウム(化学式:(CH 33Al)を各
々、ガリウム(Ga)源及びアルミニウム(Al)源と
するMOCVD法に依れば、高抵抗のAlMGa1-MAs
(0≦M≦1)層が定常的に形成され得て利便である。
一方の、第III族構成元素源にエチル(ethyl)
化合物を利用しても高抵抗のAlMGa1-MAs層は供給
されるが、上記のメチル原料系の場合に比較して、安定
して高抵抗層を得るのは難儀である。高抵抗の緩衝層2
02の構成層として好都合に利用できるAlMGa1-M
s層とは、キャリア濃度にして1×1014cm-3以下
の、ドナー濃度(Nd)とアクセプタ濃度(Na)との
比率で定義される補償比(Na/Nd比またはNd/N
a比)が0.9以上で1.0以下である、比抵抗にして
102Ω・cmを越える単結晶層である。Nd及びNa
は液体窒素温度(77K)でのホール(Hall)測定
値を基に計算できる。
【0012】第1の実施形態に於ける積層構成上の特徴
は、GaAs基板201の表面上に設けた緩衝層202
と、GaYIn1-YAs(0<Y≦1)チャネル層203
との中間に、トリエチルガリウムをガリウム源として気
相成長させたAlXGa1-XAs(0≦X≦1)206層
が配置されていることにある。緩衝層202上に設ける
AlXGa1-XAs(0≦X≦1)206は、例えば、第
V族構成元素の砒素(元素記号:As)源をアルシン
(化学式:AsH3)とする(C253Ga/(C
33Ga/AsH3/水素(H2)反応系を利用して形
成できる。または、(C253Ga/(C253Al
/AsH3/H2反応系を利用して形成できる。第III
族構成元素のエチル化合物は、メチル化合物より分解温
度が一般に低いため、メチル化合物原料系の場合に比較
してより低い温度である約550℃から約650℃の範
囲での成膜が適する。エチル原料系により成膜されたA
XGa1 -XAs(0≦X≦1)206層では、その表面
に炭化水素(hydorocarbon)基が残存する
確率が少ないため、上層となるインジウム含有III−
V族化合物半導体層203、204のインジウム組成を
均一となす作用を有する。この作用はトリエチル化合物
で最も大きく、エチル基の付加数が減ると共に効果は減
じられる。モノエチル化合物では、トリメチル化合物と
略同様の効果しか得られない。
【0013】しかし、エチル原料系により成膜したAl
XGa1-XAs(0≦X≦1)206層は一般には、アン
ドープ状態でn形の伝導を呈する、キャリア濃度が約1
×1015cm-3を越えるn形の伝導を呈する比較的に抵
抗の小さな層となる。従って、緩衝層202上にこの様
な導通性のAlXGa1-XAs層206を設けたとする
と、緩衝層202への漏洩電流が増加するばかりであ
る。従って、本発明では、エチル原料系によるAlX
1-XAs(0≦X≦1)206層の成膜時に、硼素
(B)をドーピングすることをもって、同層206を高
抵抗層となす。硼素は、気相成長時に於ける成長反応系
からのAlXGa1-XAs(0≦X≦1)206層内への
珪素不純物の混入を抑制する作用を有する。この硼素の
ドナー成分を層外へ追放する働きにより、メチル原料系
に比べれば低い炭素不純物に依るドナー不純物の補償効
果が補なわれて、高抵抗のAlXGa1-XAs(0≦X≦
1)206層が帰結される。
【0014】硼素(B)の添加量(ドーピング量)は、
AlXGa1-XAs(0≦X≦1)層のドナー濃度(N
d)が高く、補償比(Na/Nd比)が低い場合である
程、多量とする。例えば、(C253Ga/AsH3
2反応系で、同反応系へのAsH3/(CH33Ga供
給比率を5に設定してアンドープのGaAsを成長させ
るに際しては、ドナー濃度(Nd)が約8×1015cm
-3であることを基に、少なくとも、そのドナー濃度を越
える原子濃度となる様に硼素不純物を添加する。硼素の
原子半径(=0.90オングストローム)は、AlX
1-XAs(0≦X≦1)層206を構成するGa(原
子半径=1.24オングストローム或いは1.38オン
グストローム)或いはAl(原子半径=1.43オング
ストローム)の何れよりも小さく、極端に多量にドーピ
ングすると同層206には縮小歪に起因する亀裂(cr
ack)が発生し好ましくはない(原子半径値は何れ
も、「岩波理化学辞典 第3版」((株)岩波書店、1
976年4月5日発行)による)。従って、硼素不純物
の添加量は、望ましくは約5×1019cm-3、更に好ま
しくは1×1019cm-3以下とする。残留ドナーが硼素
不純物に因り補償され、ドナー成分とアクセプター成分
との濃度の不均衡に依り、結果として同層206がp形
の高抵抗層と化しても差し支えはない。硼素が添加され
たAlXGa1-XAs(0≦X≦1)層206は、緩衝層
202内部へのドレイン電流の漏洩を阻止する高抵抗層
としての機能を担うものとなる。
【0015】エチル原料系により成膜したAlXGa1-X
As(0≦X≦1)206の層厚は、概ね、2nm以上
で100nm以下とする。好ましくは、10nm以上で
50nm以下とする。キャリア濃度は、好ましくは、1
×1015cm-3以下とする。キャリア濃度は低い程、好
都合である。本発明の請求項2の発明に係わる第2の実
施形態は、この様なAlXGa1-XAs(0≦X≦1)層
206をGaYIn1-YAs(0<Y≦1)2次元電子走
行層(チャネル層)203の直下に、接合させて設ける
こととする。このチャネル層203についての接合構成
に依れば、チャネル層203をなすGaYIn1-YAs層
のインジウム組成比(=1−Y)の均一性を向上させる
ことができる。これにより、インジウム(In)の組成
の「揺らぎ」或いは微小領域に於けるインジウムの析出
に起因するGaYIn1-YAsチャネル層203の「表面
粗さ」(haze:hazeについては、阿部 孝夫
著、「シリコン 結晶成長とウェーハ加工」((株)培
風館、1994年5月20日発行、初版)、322〜3
26頁参照)を低減するのに格段の効果が挙げられる。
例えば、トリメチルガリウムをガリウム源としたMOC
VD法で成膜したGaAs層に接合させて設けた珪素ド
ープGa0.85In0.15As層(厚さ約1μm)のhaz
eが約1600ppm(百万分率)〜約2400ppm
であるのに対し、トリエチルガリウムをGa源とした場
合のそれは約230ppm〜約270ppmに低減され
る。GaYIn1-YAs層の層厚が薄くなるに伴い、ha
zeは更に低減する。この様なGaYIn1-YAs層表面
のhazeが低減される効果は、上記の硼素をドーピン
グした場合でも発揮される。
【0016】チャネル層203を構成するGaYIn1-Y
As層を、直下のAlXGa1-XAs(0≦X≦1)層2
06の場合とは異なり、トリメチルガリウムをガリウム
源として気相成長させると、インジウム組成比の均一性
に優れる結晶層が得られる。例えば、ガリウム源を(C
33Gaとし、インジウム源を同じくトリメチル化合
物であるトリメチルインジウム(化学式:(CH33
n)としてMOCVD法に依り成膜すれば、インジウム
組成比の面内均一性に優れるGaYIn1-YAs層が形成
される。例えば、直径4インチ(inch)の面内に於
いて、インジウム組成比の均一性を±1%以内とするG
0 85In0.15As層を得ることができる。ちなみに、
(C253Ga/(CH33In/AsH3/H2反応
系により、略同一の条件下で成膜されたGa0.85In
0.15Asの直径4インチの面内でのインジウム組成比の
均一性は0.15±6%程度と劣るものとなる。従っ
て、本発明の請求項3に記載の発明に係わる第3の実施
形態では、トリメチルガリウムをガリウム源として気相
成長させたGaYIn1-YAs層をチャネル層203とし
て利用してGaInP系TEGFET用途の積層構造体
を構成する。
【0017】特に、インジウム組成比(=1−Y)を
0.30以下と低く抑制したGaYIn1-YAs(0.7
0≦Y≦1)層203では、下層206のAlXGa1-X
Asとの格子の不整合性も小さく抑えられ、インジウム
組成の「揺らぎ」の少ない結晶層が得られる。従って、
この様なインジウム組成のGaYIn1-YAs(0.70
≦Y≦1)層203では、禁止帯幅が均一となり、ま
た、GaZIn1-ZP電子供給層205とのバンド構造に
於ける均一なオフセットがもたらされるため、例えば、
均一な相互コンダクタンス(gm)を有するGaInP
系TEGFETが構成され得る。GaYIn1-YAs
(0.70≦Y≦1)からなるチャネル層203の厚さ
は、周知の約10nmから約30nmであるのを好適と
する。チャネル層203の層厚は、インジウム組成比
(=1−Y)を大とする程、薄層とする。例えば、イン
ジウム組成比を0.15とするGa0.85In0.15Asの
場合、好適な最大の層厚は約20nmであるのに対し、
Ga0.80In0.20Asでは、約15nmとなる。最大の
層厚は、下層206をなすAlXGa1-XAsとの格子不
整合性に基づく歪みが緩和されない臨界膜厚で決定され
る。最小の層厚は、チャネル層203の通流抵抗に鑑み
て決定されるが、通常は約5nm以上とする。
【0018】本発明の請求項4に係わる第4の実施形態
に於いて、硼素を添加したAlXGa1-XAs(0≦X≦
1)層206上に設けられる2次元電子走行層203を
介して設ける珪素ドープのn形Ga0.51In0.49As電
子供給層205は、トリメチルガリウムをガリウム源と
して気相成長させて形成する。例えば、(CH33Ga
/(CH33In/PH3/H2反応系のMOCVD法に
依り形成できる。珪素のドーピング源には、シラン(化
学式:SiH4)やジシラン(化学式:Si26)が利
用できる。有機Si化合物にあっては、例えば、ジメチ
ルシラン(化学式:(CH32SiH2)の様なメチル
基が付加された化合物がドーパント源として好適とな
る。炭素数を2以上とするアルキル基を付加した有機S
i化合物は、GaInP電子供給層205のインジウム
組成比の均一性を悪化させかねず、不都合である。四塩
化珪素(化学式:SiCl4)等のハロゲン(halo
gen)を付加したSi化合物は、ハロゲンに因りGa
InP層がエッチングされ、表面の粗さが増大する。表
面の平滑性が劣ると電子供給層205の表面に設けるゲ
ート電極のリーク電流が増長され、電力利得(powe
r gain)が高い、或いは雑音指数(NF)が小さ
い高性能のGaInP系TEGFETが構成できない不
都合を生ずる。
【0019】インジウム組成を0.49とするGa0.51
In0.49PはGaAsと格子整合することは公知である
(例えば、H.C.Casey,Jr.and M.
B.Panish、“Heterostructure
Lasers Part B”(Academic
Press、1978)、28頁参照)。従って、電子
供給層205をGa0.51In0.49Asから構成すれば、
同層205上には良好な格子整合性をもって例えば、G
aAsからなるコンタクト層207が積層できる。格子
整合の関係をもって接合された両層205、207にあ
っては、不整合性に起因する格子歪みの発生を回避する
ことができる。従って、電子供給層205上には、歪領
域或いは格子歪みに起因する結晶欠陥を介して流通する
リーク電流が少ないゲート電極が形成できる。また、電
子供給層205と格子整合するIII−V族化合物半導
体材料からなるコンタクト層207上には、入出力抵抗
の小さなオーミック性ソース電極及びドレイン電極が形
成できる。
【0020】インジウム組成を0.49とするアンドー
プのGa0.51In0.49Pは、GaYIn1-YAsチャネル
層203とGaZIn1-ZP電子供給層205との中間に
配置するスペーサ層204としても好適に利用できる。
キャリア濃度を約1×10 16cm-3以下とする高純度の
Ga0.51In0.49P層は、スペーサ層204を構成する
のに好適に用いられる。層厚は約1nmから約10nm
の範囲で、特に好ましくは、2nm〜3nmの層厚とす
る。電子供給層205或いはスペーサ層204を構成す
るGa0.51In0.49P層は、インジウム源をシクロペン
タジエニルインジウム(化学式:C55In)とする
(CH33Ga/C55In/PH3/H2系MOCVD
法に依り都合良く形成できる(J.Crystal G
rowth、107(1990)、360〜364頁参
照)。ルイス(Lewis)塩基性的なC55Inは、
ルイス酸性のホスフィン(PH3)と気相で複合体化
(ポリマー)反応を起こし難く、従って、インジウム組
成を均一とするGa0.51In0.49P層が得られる。
【0021】硼素ドープAlXGa1-XAs206は、例
えば、トリメチル硼素(化学式:(CH33B)を硼素
のドーピング源としてMOCVD法に依り形成できる。
しかし、上述の如く、AlXGa1-XAsはトリエチルガ
リウムをガリウム源として成膜すると、上層のチャネル
層203,スペーサ層204、及び電子供給層205を
構成するインジウム含有III−V族化合物半導体層の
インジウム組成の均一性を向上させるのに効果が挙げら
れる。従って、本発明の請求項5に記載の発明に係わる
第5の実施形態では、このエチル基を付加したエチル化
合物の効用に鑑み、トリエチル硼素(化学式:(C
253B)を硼素のドーピング源として利用する。ト
リエチル硼素を利用すれば、エチル原料系で成膜したA
XGa1-XAsのインジウム組成の均一性を向上させる
効果を損なうことなく、硼素ドープAlXGa1-XAsが
形成できる。
【0022】
【実施例】本実施例では、MOCVD法に依りGaIn
P系TEGFET(2次元電子(TEG)電界効果型ト
ランジスタ)用途のエピタキシャル積層構造体を形成す
る場合を例にして、本発明を詳細に説明する。図3は本
実施例に係わる積層構造体3Aの断面模式図である。
【0023】エピタキシャル積層構造体3Aは、アンド
ープ半絶縁性の(100)2°オフ(off)GaAs
単結晶を基板301として構成した。基板301とした
GaAs単結晶の比抵抗は室温で約3×107Ω・cm
である。直径を約100mmとする基板301の表面上
には、AlCGa1-CAs/GaAs系超格子構造からな
る緩衝層302を堆積させた。超格子構造は、アルミニ
ウム組成比(=C)を0.29とするアンドープのAl
0.29Ga0.71As層302aと、アンドープでp形のG
aAs層302bとから構成した。Al0.29Ga0.71
s層302aのキャリア濃度は1×1014cm-3とし、
層厚は50nmとした。GaAs層302bのキャリア
濃度は6×1013cm-3とし、層厚は50nmとした。
Al0.29Ga0.71As層302aとp形GaAs層30
2bとの積層周期数は3周期とした。Al0.29Ga0.71
As層302aとp形GaAs層302bは、何れも
(CH33Ga/(CH33Al/AsH3/H2反応系
に依る減圧MOCVD法に依り、640℃で成膜した。
成膜時の圧力は約1.3×104パスカル(Pa)とし
た。キャリア(輸送)ガスには水素を使用した。
【0024】緩衝層302上には、ガリウム源を(CH
33Gaからトリエチルガリウムに変更して、(C
253Ga/AsH3/H2反応系に依る減圧MOCV
D法に依り、硼素ドープGaAs層306を積層した。
硼素のドーピング源には、トリエチル硼素を利用した。
(C253Bを収納するステンレス鋼製のバブラー
(発泡)容器の温度は0℃に保持した。成膜温度は64
0℃とし、成膜時の圧力は約1.3×104Paとし
た。硼素はその原子濃度が約6×1017cm-3となる様
にドーピングした。硼素ドープGaAs層306のキャ
リア濃度は1×1014cm-3未満の高抵抗層とした。層
厚は20nmとした。
【0025】硼素ドープGaAs層306上には、(C
33Ga/(CH33In/AsH3/H2反応系を利
用した減圧MOCVD法に依り、アンドープのn形Ga
0.80In0.20As層をチャネル層303として積層し
た。チャネル層303を構成するGa0.80In0.20As
層のキャリア濃度は3×1015cm-3とし、層厚は14
nmとした。レーザー入射光の散乱強度を利用して計測
したGa0.80In0.20As層の表面のヘイズ(haz
e)は約15ppmとなった。また、2結晶X線回折法
に依り測定されたインジウム組成の均一性は、0.20
±0.4%であった。
【0026】Ga0.80In0.20Asチャネル層303の
上には、(CH33Ga/(CH33In/PH3/H2
反応系を利用した減圧MOCVD法に依り、アンドープ
のn形のGa0.51In0.49Pからなるスペーサ層304
を積層させた。スペーサ層304のキャリア濃度は2×
1015cm-3以下とし、層厚は2.5nmとした。
【0027】Ga0.51In0.49Pからなるスペーサ層3
04の上には、珪素ドープのn形Ga0.51In0.49Pか
らなる電子供給層305を、(CH33Ga/C55
n/PH3/H2反応系を利用した減圧MOCVD法に依
り積層させた。Siのドーピング源には、水素−ジシラ
ン(濃度10体積ppm)混合ガスを使用した。電子供
給層305のキャリア濃度は2×1018cm-3とし、層
厚は25nmとした。電子供給層305を構成するGa
0.51In0.49Pのインジウム組成の均一性は、通常のフ
ォトルミネッセンス(PL)発光波長の均一性から0.
49±0.5%と求められた。同層305を積層させた
後に測定されたヘイズ値は20ppmとなった。
【0028】n形Ga0.51In0.49Pからなる電子供給
層305の表面上には、(CH33Ga/AsH3/H2
反応系により,Siドープn形GaAsからなるコンタ
クト層307を積層させた。Siのドーピング源は上記
の水素−ジシラン混合ガスを使用した。コンタクト層3
07のキャリア濃度は2×1018cm-3とし、層厚は約
100nmとした。コンタクト層307の表面には、ク
ロスハッチパターンなどは認められず、下層の電子供給
層305との良好な格子整合の達成を伺わせた。また、
コンタクト層307の表面のヘイズは28ppmと計測
された。以上をもって、積層構造体3Aをなす構成層3
03〜307のエピタキシャル成長を終了した後、アル
シンを含む雰囲気内で約500℃迄降温し、その後、水
素雰囲気内で室温迄冷却して積層構造体3Aの形成を完
了した。
【0029】本発明に係わる構成からなる積層構造体3
Aから発現される基本的な電気的特性の優位性を評価し
た。先ず、積層構造体3Aの最表層をなすn形GaAs
コンタクト層307をリン酸(化学式:H3PO4)・過
酸化水素(化学式:H22)・純水系エッチング液によ
り除去した。次に、露呈したGa0.51In0.49P電子供
給層305の表面に、直径が200μmのチタン(元素
記号:Ti)(下層)/アルミニウム(上層)の重層構
造からなるショットキー(Schottky)電極を形
成した。ショットキー電極に負電圧を印可する通常の容
量(capacitance)−電圧(voltag
e)法(所謂、C−V法)により、電子供給層305の
表面より緩衝層302に向けての深さ方向のキャリア濃
度分布(プロファイル)を測定した。図4にキャリア濃
度プロファイルの一例を示す。キャリア濃度は、電子供
給層305より硼素ドープGaAs層306の領域を経
由して緩衝層302に至る迄、単調に減少している。特
に、緩衝層302の深部領域のキャリア濃度は1×10
14cm-3未満であり、緩衝層302が高抵抗層であるこ
とが証された。
【0030】また、n形GaAsコンタクト層307を
上記のリン酸系エッチング液で除去した後、引き続き、
塩酸(化学式:HCl)・H22・H2O系混合液でn
形Ga0.51In0.49P305の全体を除去した。次に、
露呈させたGa0.51In0.49P電子供給層305の表面
に、金・ゲルマニウム(Au93重量%・Ge7重量
%)・ニッケル(Ni)・金(Au)重層構造からなる
電極を対向させて設けた。各電極は幅100μmとし、
長さを200μmとした。幅方向に平行に配列した電極
間の間隔は10μmとした。両電極間に20ボルト
(V)の直流電圧を印可した際の緩衝層302に流通す
る漏洩電流は30ナノアンペア(単位:nA)未満であ
り、高耐圧の緩衝層302がもたらされているのが証さ
れた。
【0031】積層構造体3Aの最表層をなすn形GaA
sコンタクト層307の表面にインジウム・錫(In・
Sn)合金からなるオーミック電極を形成し、ホール
(Hall)抵抗及び磁気抵抗の磁場強度依存性を測定
したところ、図5に掲示する如く、量子化された電子
(2次元電子)の存在を示すホール抵抗及び磁気抵抗の
振動が確認された。また、通常のホール(Hall)効
果測定法に依り、2次元電子走行層(チャネル層)30
3を走行する2次元電子(Two−dimension
al Electron Gas:TEG)に係わる電
子移動度を測定した。室温(約300ケルビン(K))
でのシート(sheet)キャリア濃度(n s)は約
1.5×1012cm-2であり、平均的な電子移動度(μ
RT)は約5500cm2/V・sであった。また、μRT
は5400cm2/V・s〜5600cm 2/V・sの範
囲にあり、安定して高い室温電子移動度が顕現された。
また、液体窒素温度(77K)でのnsは約1.3×1
12cm-2であり、μは約22,000cm2/V・s
〜23,000cm2/V・sであり、高電子移動度が
安定して発現された。
【0032】
【発明の効果】本発明では、有機ガリウム源を異にして
成膜したエピタキシャル層からGaInP系高電子移動
度トランジスタ用途の積層構造体を構成したので次の効
果がある。
【0033】本発明の請求項1に記載の発明に依れば、
GaZIn1-ZP(0<Z≦1)からなる電子供給層を、
トリエチルガリウムをガリウム源として気相成長した、
トリエチルガリウムをガリウム源とし、硼素をドーピン
グして高抵抗となしたAlXGa1-XAs(0≦X≦1)
層上に設ける構成としたので、インジウム組成を均一と
する2次元電子走行層がもたらされ、高電子移動度を発
現するGaInP系TEGFET用途のエピタキシャル
積層構造体を提供できる。
【0034】特に、本発明の請求項2に記載の発明に依
れば、GaYIn1-YAs(0<Y≦1)2次元電子走行
層を、硼素を添加したAlXGa1-XAs(0≦X≦1)
層に接合させて設ける構成としたので、インジウムの偏
析等に因る表面の粗さが小さく、且つインジウム組成比
の均一性に優れるチャネル層が構成でき、安定して高い
電子移動度を発現するGaInP系エピタキシャル積層
構造体を提供できる。
【0035】本発明の請求項3に記載の発明に依れば、
硼素を添加したAlXGa1-XAs(0≦X≦1)層上に
設ける2次元電子走行層を、トリメチルガリウムをガリ
ウム源として気相成長され、インジウム組成比を0.3
0以下とするn形のGaYIn1-YAs(0.70≦Y<
1)層から構成することとしたので、よりインジウム組
成の均一性に優れる、従って、電子供給層との禁止帯幅
の差異の変動を小さく抑制できるため、高い電子移動度
を安定して発現するGaInP系エピタキシャル積層構
造体を提供できる。
【0036】本発明の請求項4に記載の発明に依れば、
硼素を添加したAlXGa1-XAs(0≦X≦1)層上に
設けられる2次元電子走行層を介して設ける電子供給層
を、トリメチルガリウムをガリウム源として気相成長さ
れた、インジウム組成比を0.49とする、珪素を添加
したn形のGa0.51In0.49As層から構成したので、
積層構造体を構成するGaAs系構成層との良好な格子
整合性が確保でき、結晶性に優れ、尚且つ、インジウム
組成の均一性に優れる電子供給層がもたらされ、よっ
て、高電子移動度を安定して発現するGaInP系エピ
タキシヤル積層構造体を提供できる。
【0037】本発明の請求項5に記載の発明に依れば、
GaYIn1-YAs2次元電子走行層並びにGaZIn1-Z
P電子供給層の下方に配置する、硼素を添加したAlX
Ga1 -XAs(0≦X≦1)層を、トリエチル硼素をド
ーピング源とするMOCVD法で形成することとしたの
で、インジウム含有III−V族化合物半導体層を特
に、インジウム組成比に優れるチャネル層や電子供給層
等から構成できる効果がある。
【図面の簡単な説明】
【図1】従来のGaInP高電子移動度トランジスタの
断面構造を示す模式図である。
【図2】本発明の実施形態を説明するための積層構造体
の断面構造を示す模式図である。
【図3】実施例1に記載の積層構造体の断面模式図であ
る。
【図4】実施例1の積層構造体に係わるキャリア濃度プ
ロファイルの一例である。
【図5】実施例1の積層構造体の、ホール抵抗及び磁気
抵抗の磁場強度依存性測定結果である。
【符号の説明】
1A 従来の積層構造体 2A 本発明に係わる積層構造体 10 単結晶基板 11 緩衝層 12 チャネル(2次元電子供給)層 13 スペーサ層 14 電子供給層 15 コンタクト層 16 ソース電極 17 ドレイン極 18 ゲート電極 100 GaInP系TEGFET 201 半絶縁性GaAs単結晶基板 202 超格子構造緩衝層 202−1 第1の緩衝層構成層 202−2 第2の緩衝層構成層 203 GaYIn1-YAsチャネル層 204 GaZIn1-ZPスペーサ層 205 GaZIn1-ZP電子供給層 206 硼素ドープAlXGa1-XAs層 207 GaAsコンタクト層 301 半絶縁性GaAs単結晶基板 302 AlGaAs/GaAs超格子構造緩衝層 302a Al0.29Ga0.71As緩衝層構成層 302b GaAs緩衝層構成層 303 Ga0.80In0.20Asチャネル層 304 Ga0.51In0.49Pスペーサ層 305 Ga0.51In0.49P電子供給層 306 硼素ドープGaAs層 307 n形GaAsコンタクト層
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 29/778 H01L 21/205 H01L 21/338 H01L 29/812

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項1】半絶縁性のGaAs単結晶基板上に、Ga
    YIn1-YAs(0<Y≦1)からなる2次元電子走行層
    と、GaZIn1-ZP(0<Z≦1)からなる電子供給層
    とを含むGaInP系エピタキシャル構造体に於いて、
    基板と2次元電子走行層との間に、トリエチルガリウム
    を用いて気相成長され、硼素が添加されたAlXGa1-X
    As(0≦X≦1)層を有することを特徴とするGaI
    nP系エピタキシャル構造体。
  2. 【請求項2】2次元電子走行層が、AlXGa1-XAs層
    と接していることを特徴とする請求項1に記載のGaI
    nP系エピタキシャル構造体。
  3. 【請求項3】2次元電子走行層が、トリメチルガリウム
    を用いて気相成長された、n形GaYIn1-YAs(0<
    Y≦0.70)層から構成されていることを特徴とする
    請求項1または2に記載のGaInP系エピタキシャル
    構造体。
  4. 【請求項4】電子供給層が、トリメチルガリウムを用い
    て気相成長され、珪素を添加したn形のGa0.51In
    0.49P層から構成されていることを特徴とする請求項1
    〜3の何れか1項に記載のGaInP系エピタキシャル
    構造体。
  5. 【請求項5】AlXGa1-XAs層が、トリエチル硼素を
    ドーピング源とする有機金属熱分解法で形成されている
    ことを特徴とする請求項1〜4の何れか1項に記載のG
    aInP系エピタキシャル構造体。
JP26438999A 1999-09-17 1999-09-17 GaInP系エピタキシャル構造体 Expired - Fee Related JP3228277B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26438999A JP3228277B2 (ja) 1999-09-17 1999-09-17 GaInP系エピタキシャル構造体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26438999A JP3228277B2 (ja) 1999-09-17 1999-09-17 GaInP系エピタキシャル構造体

Publications (2)

Publication Number Publication Date
JP2001085673A JP2001085673A (ja) 2001-03-30
JP3228277B2 true JP3228277B2 (ja) 2001-11-12

Family

ID=17402486

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26438999A Expired - Fee Related JP3228277B2 (ja) 1999-09-17 1999-09-17 GaInP系エピタキシャル構造体

Country Status (1)

Country Link
JP (1) JP3228277B2 (ja)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Semiconductor Science and Technology,Vol.12,No.1(January 1997)p.121−127

Also Published As

Publication number Publication date
JP2001085673A (ja) 2001-03-30

Similar Documents

Publication Publication Date Title
JP3751791B2 (ja) ヘテロ接合電界効果トランジスタ
US8653561B2 (en) III-nitride semiconductor electronic device, and method of fabricating III-nitride semiconductor electronic device
US7902571B2 (en) III-V group compound semiconductor device including a buffer layer having III-V group compound semiconductor crystal
US7948009B2 (en) Nitride semiconductor epitaxial wafer and nitride semiconductor device
JP2011166067A (ja) 窒化物半導体装置
JP2003297849A (ja) ヘテロ接合バイポーラトランジスタ及びその製造方法
JP3086748B2 (ja) 高電子移動度トランジスタ
JPH0766366A (ja) 半導体積層構造体およびそれを用いた半導体装置
US6841435B2 (en) Method for fabricating a GaInP epitaxial stacking structure
JP3428838B2 (ja) Mis型電界効果トランジスタ
JP4717319B2 (ja) 化合物半導体エピタキシャル基板
JPWO2010113501A1 (ja) 半導体デバイス
JP3228277B2 (ja) GaInP系エピタキシャル構造体
JP3547320B2 (ja) GaN系化合物半導体装置
JP3275895B2 (ja) GaInP系積層構造体の製造方法
JP2011054685A (ja) 半導体基板
CN117012814B (zh) InP基异质结双极性晶体管的外延结构及其制备方法
JP2006012915A (ja) Iii−v族化合物半導体装置及びその製造方法
JP4984511B2 (ja) Iii−v族化合物半導体装置
JP2980630B2 (ja) 化合物半導体装置
JP3275894B2 (ja) GaInP系積層構造体の製造方法
JP3456254B2 (ja) ホール素子用エピタキシャルウェーハ及びその製造方法
JP2007235062A (ja) エピタキシャルウェハ及び電子デバイス並びにiii−v族化合物半導体結晶の気相エピタキシャル成長法
JP2002176169A (ja) GaInP系積層構造体およびそれを用いて作製した電界効果型トランジスタ
JP3246067B2 (ja) 電界効果型トランジスタ用ウエハ及びトランジスタ

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100907

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110907

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110907

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120907

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees