JPH10125973A - GaAsホール素子及びその製造方法 - Google Patents
GaAsホール素子及びその製造方法Info
- Publication number
- JPH10125973A JPH10125973A JP8279041A JP27904196A JPH10125973A JP H10125973 A JPH10125973 A JP H10125973A JP 8279041 A JP8279041 A JP 8279041A JP 27904196 A JP27904196 A JP 27904196A JP H10125973 A JPH10125973 A JP H10125973A
- Authority
- JP
- Japan
- Prior art keywords
- cross
- gaas
- conductive layer
- hall element
- photoresist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 47
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 23
- 238000005530 etching Methods 0.000 claims description 9
- 238000005468 ion implantation Methods 0.000 claims description 8
- 238000000034 method Methods 0.000 abstract description 29
- 230000035945 sensitivity Effects 0.000 abstract description 13
- 238000000137 annealing Methods 0.000 abstract description 3
- 238000000206 photolithography Methods 0.000 abstract description 3
- 230000001681 protective effect Effects 0.000 abstract description 3
- 229910052710 silicon Inorganic materials 0.000 abstract description 3
- 239000010703 silicon Substances 0.000 abstract description 3
- -1 silicon ions Chemical class 0.000 abstract description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 38
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 8
- 150000002500 ions Chemical class 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000004907 flux Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000002513 implantation Methods 0.000 description 3
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 3
- 230000005355 Hall effect Effects 0.000 description 2
- 238000003776 cleavage reaction Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000007017 scission Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
Landscapes
- Hall/Mr Elements (AREA)
Abstract
(57)【要約】
【課題】 エッチング技術を用いて感磁部を製作するG
aAsホール素子にあって、高感度が得られるようにす
る。 【解決手段】 表面の最近接面が(100)である半絶
縁性のGaAs基板10上に導電層により十字形の感磁
部11を形成する。この感磁部11は、十字の直線部の
方向が<110>方向から±5°以内になるようにして
いる。これにより、ホール電圧が最大になり、感度を上
げることが可能になる。
aAsホール素子にあって、高感度が得られるようにす
る。 【解決手段】 表面の最近接面が(100)である半絶
縁性のGaAs基板10上に導電層により十字形の感磁
部11を形成する。この感磁部11は、十字の直線部の
方向が<110>方向から±5°以内になるようにして
いる。これにより、ホール電圧が最大になり、感度を上
げることが可能になる。
Description
【0001】
【発明の属する技術分野】本発明は、位置検出センサ等
に用いられているホールセンサに組み込まれるGaAs
ホール素子及びその製造方法に関するものである。
に用いられているホールセンサに組み込まれるGaAs
ホール素子及びその製造方法に関するものである。
【0002】
【従来の技術】例えば、ブラシレスモータのロータの位
置検出センサにはホールセンサが用いられている。この
ホールセンサには、ホール効果を用いた磁気センサであ
るGaAsホール素子が使用されている。このGaAs
ホール素子の材料には、主にInSb(インジウム・ア
ンチモン)或いはGaAs(ガリウム・砒素)が用いら
れる。GaAsはInSbに比べて電子の移動度が小さ
いため、感度は落ちるものの、エネルギーバンドギャッ
プ幅が大きいため、温度変化は小さい。ホール電圧の磁
界に対するリニアリティが良好である等の特長を有し、
広くホール素子の材料として採用されている。
置検出センサにはホールセンサが用いられている。この
ホールセンサには、ホール効果を用いた磁気センサであ
るGaAsホール素子が使用されている。このGaAs
ホール素子の材料には、主にInSb(インジウム・ア
ンチモン)或いはGaAs(ガリウム・砒素)が用いら
れる。GaAsはInSbに比べて電子の移動度が小さ
いため、感度は落ちるものの、エネルギーバンドギャッ
プ幅が大きいため、温度変化は小さい。ホール電圧の磁
界に対するリニアリティが良好である等の特長を有し、
広くホール素子の材料として採用されている。
【0003】ホール素子の感磁部は、形状に基づく磁気
依存性を小さくするため、通常、平面から見て十字形に
構成されている。この感磁部の製作方法には、以下の2
種類の方法がある。図3は感磁部の製作方法を示す工程
説明図である。表面の面方位が(100)である半絶縁
性のGaAs基板1上には、感磁部のパターンの開孔部
2がフォトレジスト3によって形成されている。このフ
ォトレジスト3の上方から、(a)に示すように、表面
全体にSiイオンを注入する。この注入により、開孔部
2にのみSiイオンが通るため、(b)に示すように、
感磁部のパターンに対してのみ導電層が形成される。そ
の後、フォトレジスト3を除去することにより、感磁部
4が形成される。このような製作方法は、選択イオン注
入法と呼ばれる。
依存性を小さくするため、通常、平面から見て十字形に
構成されている。この感磁部の製作方法には、以下の2
種類の方法がある。図3は感磁部の製作方法を示す工程
説明図である。表面の面方位が(100)である半絶縁
性のGaAs基板1上には、感磁部のパターンの開孔部
2がフォトレジスト3によって形成されている。このフ
ォトレジスト3の上方から、(a)に示すように、表面
全体にSiイオンを注入する。この注入により、開孔部
2にのみSiイオンが通るため、(b)に示すように、
感磁部のパターンに対してのみ導電層が形成される。そ
の後、フォトレジスト3を除去することにより、感磁部
4が形成される。このような製作方法は、選択イオン注
入法と呼ばれる。
【0004】この選択イオン注入法は、LSIプロセス
等でかなりの実績があり、ホール素子に広く採用されて
いる。しかし、フォトレジスト3に開孔部2を設け、こ
こを通してイオンを注入するため、イオンを注入する角
度、フォトレジスト3の厚さ等によって感磁部4の特性
が大きく変わる、導電部と半絶縁部の境界が鋭くない等
の理由により、安定した特性を得ることが難しい。ま
た、イオンを注入した部分は、視覚で区別ができないた
め、基板にマスク合わせ用のマークを付けるためのフォ
トプロセスが1回多く必要になる。
等でかなりの実績があり、ホール素子に広く採用されて
いる。しかし、フォトレジスト3に開孔部2を設け、こ
こを通してイオンを注入するため、イオンを注入する角
度、フォトレジスト3の厚さ等によって感磁部4の特性
が大きく変わる、導電部と半絶縁部の境界が鋭くない等
の理由により、安定した特性を得ることが難しい。ま
た、イオンを注入した部分は、視覚で区別ができないた
め、基板にマスク合わせ用のマークを付けるためのフォ
トプロセスが1回多く必要になる。
【0005】図4は感磁部の製作方法の他の例を示す工
程説明図である。(a)に示すような形状で、表面の面
方位が(100)である半絶縁性のGaAs基板5上に
は、Siイオンの注入或いはMOVPE等によりエピタ
キシャル層を成長させることにより、(b)のように導
電層6が形成される。ついで、フォトレジスト7を導電
層6上に形成し、(c)のように感磁部のパターンを形
成する。次に、フォトレジスト7面及び導電層6面をエ
ッチング液に漬け、非レジスト面の導電層を除去する。
ついで、導電層6からフォトレジスト7を除去すれば、
(d)のように感磁部が完成する。このような製作方法
を、上記した選択イオン注入法と区別するため、以下、
エッチング法と呼ぶことにする。
程説明図である。(a)に示すような形状で、表面の面
方位が(100)である半絶縁性のGaAs基板5上に
は、Siイオンの注入或いはMOVPE等によりエピタ
キシャル層を成長させることにより、(b)のように導
電層6が形成される。ついで、フォトレジスト7を導電
層6上に形成し、(c)のように感磁部のパターンを形
成する。次に、フォトレジスト7面及び導電層6面をエ
ッチング液に漬け、非レジスト面の導電層を除去する。
ついで、導電層6からフォトレジスト7を除去すれば、
(d)のように感磁部が完成する。このような製作方法
を、上記した選択イオン注入法と区別するため、以下、
エッチング法と呼ぶことにする。
【0006】このエッチング法は、フォトレジスト7の
開孔部を通してイオンを注入するのではなく、基板全面
にイオンを注入するため、安定したイオン注入条件を見
つけることは比較的容易である。また、感磁部の境界線
(周辺)がエッチングでシャープに形成されるため、選
択イオン注入法に比べ、安定な特性を得やすい。(10
0)面に形成したGaAsホール素子は、通常、GaA
s基板が<110>方向で劈開されることを利用して素
子の分離を行っている。このとき、素子の角に電極がき
た場合、素子を小型化でき、結果的に低価格化が図れ
る。このため、図5に示すように、GaAs基板8上に
十字形のパターン9が直交する2つの<110>方向に
対して45°回転した方向に形成される。
開孔部を通してイオンを注入するのではなく、基板全面
にイオンを注入するため、安定したイオン注入条件を見
つけることは比較的容易である。また、感磁部の境界線
(周辺)がエッチングでシャープに形成されるため、選
択イオン注入法に比べ、安定な特性を得やすい。(10
0)面に形成したGaAsホール素子は、通常、GaA
s基板が<110>方向で劈開されることを利用して素
子の分離を行っている。このとき、素子の角に電極がき
た場合、素子を小型化でき、結果的に低価格化が図れ
る。このため、図5に示すように、GaAs基板8上に
十字形のパターン9が直交する2つの<110>方向に
対して45°回転した方向に形成される。
【0007】ここで、ホール素子の製作に用いるGaA
s基板表面の面方位は(100)面が一般的であるが、
エピタキシャル成長後の表面状態やイオン注入状態等を
改善するため、(100)面から0〜5°傾けた基板を
使用する場合もある。そこで以下の説明では、「最近接
面が(100)面であるGaAs基板」をGaAs基板
に用いるものとする。
s基板表面の面方位は(100)面が一般的であるが、
エピタキシャル成長後の表面状態やイオン注入状態等を
改善するため、(100)面から0〜5°傾けた基板を
使用する場合もある。そこで以下の説明では、「最近接
面が(100)面であるGaAs基板」をGaAs基板
に用いるものとする。
【0008】
【発明が解決しようとする課題】しかし、従来のGaA
sホール素子によると、ホール電圧の温度変化が小さ
い、ホール電圧の磁界に対するリニアリティが良好であ
る等の特長を有する反面、InSbホール素子に比べて
感度が低いため、マグネットの近傍に設置しなければな
らないという制約がある。この理由は、主に電子の移動
度の違いによるものであり、InSbの電子移動度が約
80,000cm2 /V・secであるのに対し、Ga
Asの電子移動度は約1/10である。このような大差
のため、感度を上げることは難しい。
sホール素子によると、ホール電圧の温度変化が小さ
い、ホール電圧の磁界に対するリニアリティが良好であ
る等の特長を有する反面、InSbホール素子に比べて
感度が低いため、マグネットの近傍に設置しなければな
らないという制約がある。この理由は、主に電子の移動
度の違いによるものであり、InSbの電子移動度が約
80,000cm2 /V・secであるのに対し、Ga
Asの電子移動度は約1/10である。このような大差
のため、感度を上げることは難しい。
【0009】例えば、本発明者らは、エッチング法によ
り、直交する2つの<110>方向に対して45°回転
した方向に感磁部の十字形のパターンをGaAs基板上
に形成した。その結果は、入力電流=1mA、磁束密度
=0.1T、ホール電圧=約16mVという値であっ
た。使用条件にもよるが、一般的な小型DCブラシレス
モータに使用する場合、入力電流=1mA、磁束密度=
0.1T、ホール電圧=約20mV以上という規格を満
たすことが要求され、上記した約16mVのホール電圧
では感度的に不十分である。
り、直交する2つの<110>方向に対して45°回転
した方向に感磁部の十字形のパターンをGaAs基板上
に形成した。その結果は、入力電流=1mA、磁束密度
=0.1T、ホール電圧=約16mVという値であっ
た。使用条件にもよるが、一般的な小型DCブラシレス
モータに使用する場合、入力電流=1mA、磁束密度=
0.1T、ホール電圧=約20mV以上という規格を満
たすことが要求され、上記した約16mVのホール電圧
では感度的に不十分である。
【0010】そこで本発明は、エッチング技術を用いて
感磁部を製作しながら、高感度を得ることのできるGa
Asホール素子及びその製造方法を提供することを目的
としている。
感磁部を製作しながら、高感度を得ることのできるGa
Asホール素子及びその製造方法を提供することを目的
としている。
【0011】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明は、表面の最近接面が(100)である半
絶縁性のGaAs基板上に導電層により十字形の感磁部
が形成されたGaAsホール素子において、前記感磁部
は、前記十字形の軸の方向が<110>方向から±5°
以内にしたことを特徴とするGaAsホール素子にして
いる。
めに、本発明は、表面の最近接面が(100)である半
絶縁性のGaAs基板上に導電層により十字形の感磁部
が形成されたGaAsホール素子において、前記感磁部
は、前記十字形の軸の方向が<110>方向から±5°
以内にしたことを特徴とするGaAsホール素子にして
いる。
【0012】この構成によれば、十字形の縦、横の線の
方向を<110>方向に対し、角度を付けることによっ
て、電子の移動度が結晶方向によって異なるようにな
り、±5°以内にしたときにホール電圧が最大になる。
これにより、感度を上げることが可能になる。また、上
記の目的は、表面の最近接面が(100)であるGaA
s基板にイオン注入又はエピタキシャル成長により導電
層を形成し、軸方向が<110>方向から±5°以内に
なるようにして十字形のフォトレジストパターンを形成
し、前記フォトレジストパターンが設けられていない部
分の導電層をエッチングにより除去することにより前記
導電層を前記十字形の感磁部にすることを特徴とするG
aAsホール素子の製造方法によっても達成される。
方向を<110>方向に対し、角度を付けることによっ
て、電子の移動度が結晶方向によって異なるようにな
り、±5°以内にしたときにホール電圧が最大になる。
これにより、感度を上げることが可能になる。また、上
記の目的は、表面の最近接面が(100)であるGaA
s基板にイオン注入又はエピタキシャル成長により導電
層を形成し、軸方向が<110>方向から±5°以内に
なるようにして十字形のフォトレジストパターンを形成
し、前記フォトレジストパターンが設けられていない部
分の導電層をエッチングにより除去することにより前記
導電層を前記十字形の感磁部にすることを特徴とするG
aAsホール素子の製造方法によっても達成される。
【0013】この方法によれば、感磁部としての十字形
のパターンの直線方向をGaAs基板の<110>方向
に対して±5°以内にすることにより、ホール電圧が最
も高くなるようにすることができる。この結果、感度を
高めることが可能になる。
のパターンの直線方向をGaAs基板の<110>方向
に対して±5°以内にすることにより、ホール電圧が最
も高くなるようにすることができる。この結果、感度を
高めることが可能になる。
【0014】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を基に説明する。図1は本発明によるGaAsホ
ール素子を示す平面図である。GaAs基板10は半絶
縁性で表面が(100)面であり、この面に導電層によ
る十字形の感磁部11が設けられている。GaAs基板
1の十字形の方向は、GaAs基板10の劈開方向、す
なわち<110>方向に一致している。そして、ホール
電圧を20mV以上にするため、図2の(a)に示すよ
うに、感磁部11の十字形の方向の<110>方向から
のずれθを±5°以下にしている。この理由について
は、以下に説明する。
て図面を基に説明する。図1は本発明によるGaAsホ
ール素子を示す平面図である。GaAs基板10は半絶
縁性で表面が(100)面であり、この面に導電層によ
る十字形の感磁部11が設けられている。GaAs基板
1の十字形の方向は、GaAs基板10の劈開方向、す
なわち<110>方向に一致している。そして、ホール
電圧を20mV以上にするため、図2の(a)に示すよ
うに、感磁部11の十字形の方向の<110>方向から
のずれθを±5°以下にしている。この理由について
は、以下に説明する。
【0015】図2の(a)における感磁部11の十字形
の方向の<110>方向からのずれ角度θが、0°、5
°、10°、30°、45°、60°、80°、90°
の各回転位置にあるときのホール電圧を測定したのが図
2の(b)である。同図において、横軸はずれ角度θ、
縦軸は入力電流1mAで磁束密度が0.1Tの場合のホ
ール電圧を示している。図2の(b)から明らかなよう
に、ホール電圧は、θ=0°,90°のとき、つまり感
磁部11の十字形の方向が<110>方向に一致すると
きに最も大きく(約22.5mV)なり、θ=0°,9
0°からずれるにしたがって小さくなり、45°で最小
(約16mV)になる。この理由は、電子の移動度が結
晶方向によって異なるためと考えられる。そして、ホー
ル電圧が20mV以上になるずれ角度θは、0°側では
約5°以内、90°側では約7.5°以内である。した
がって、20mV以上のホール電圧を得るためには、感
磁部11の十字形の方向を<110>方向から±5°以
内にすることが好ましいことがわかる。
の方向の<110>方向からのずれ角度θが、0°、5
°、10°、30°、45°、60°、80°、90°
の各回転位置にあるときのホール電圧を測定したのが図
2の(b)である。同図において、横軸はずれ角度θ、
縦軸は入力電流1mAで磁束密度が0.1Tの場合のホ
ール電圧を示している。図2の(b)から明らかなよう
に、ホール電圧は、θ=0°,90°のとき、つまり感
磁部11の十字形の方向が<110>方向に一致すると
きに最も大きく(約22.5mV)なり、θ=0°,9
0°からずれるにしたがって小さくなり、45°で最小
(約16mV)になる。この理由は、電子の移動度が結
晶方向によって異なるためと考えられる。そして、ホー
ル電圧が20mV以上になるずれ角度θは、0°側では
約5°以内、90°側では約7.5°以内である。した
がって、20mV以上のホール電圧を得るためには、感
磁部11の十字形の方向を<110>方向から±5°以
内にすることが好ましいことがわかる。
【0016】
【実施例】次に、本発明の実施例について説明する。な
お、製造工程は従来と同じであるので、ここでは図4を
参照して説明する。GaAs基板10は図4の(a)に
示すような形状にし、その面方位は(100)、半絶縁
性で比抵抗が1×107 Ω・cm以上のものを用いた。
そして、シリコンイオン(Si+ )を5×1012Ω・c
m以上のドーズ量によりGaAs基板10の全面に注入
した。この後、750℃以上の温度で数十分間にわたり
アニール処理を施し、(b)のように導電層を形成し
た。この導電層はMOVPE又はMBEにより形成し
た。次に、フォトリソ技術によって、(c)のように十
字形のフォトレジストパターンを形成した。この時、図
1に示したように、十字形の方向を<110>方向から
±5°以内になるようにした。次に、GaAs基板のフ
ォトレジストから露出した部分をエッチングし、更に
(d)のようにフォトレジストを除去し、十字形の感磁
部(11)を形成した。なお、エッチング深さは、導電
層の深さより十分に深い1μm程度にし、アイソレーシ
ョンが確実に行われるようにした。その後、保護膜及び
電極等を形成し、スクライブでチップを分離してホール
素子を完成させた。
お、製造工程は従来と同じであるので、ここでは図4を
参照して説明する。GaAs基板10は図4の(a)に
示すような形状にし、その面方位は(100)、半絶縁
性で比抵抗が1×107 Ω・cm以上のものを用いた。
そして、シリコンイオン(Si+ )を5×1012Ω・c
m以上のドーズ量によりGaAs基板10の全面に注入
した。この後、750℃以上の温度で数十分間にわたり
アニール処理を施し、(b)のように導電層を形成し
た。この導電層はMOVPE又はMBEにより形成し
た。次に、フォトリソ技術によって、(c)のように十
字形のフォトレジストパターンを形成した。この時、図
1に示したように、十字形の方向を<110>方向から
±5°以内になるようにした。次に、GaAs基板のフ
ォトレジストから露出した部分をエッチングし、更に
(d)のようにフォトレジストを除去し、十字形の感磁
部(11)を形成した。なお、エッチング深さは、導電
層の深さより十分に深い1μm程度にし、アイソレーシ
ョンが確実に行われるようにした。その後、保護膜及び
電極等を形成し、スクライブでチップを分離してホール
素子を完成させた。
【0017】以上の様にして製作されたホール素子は、
入力電流=1mA、磁束密度=0.1T、ホール電圧=
20〜22mVという結果が得られ、従来のホール素子
より25〜40%も高いホール電圧を得ることができ
た。このように、本発明によれば感度アップが可能にな
る。
入力電流=1mA、磁束密度=0.1T、ホール電圧=
20〜22mVという結果が得られ、従来のホール素子
より25〜40%も高いホール電圧を得ることができ
た。このように、本発明によれば感度アップが可能にな
る。
【0018】
【発明の効果】以上より明らかな如く、本発明によれ
ば、GaAs基板上に形成する感磁部の十字形のパター
ンの直線部の方向が<110>方向から±5°以内にな
るようにしたので、最大のホール電圧が得られ、感度を
上げることが可能になる。また、本発明の製造方法によ
れば、GaAs基板に導電層を形成するに際し、導電層
上に設けるフォトレジストパターンが、十字形の直線部
を<110>方向から±5°以内になるようにしたの
で、ホール電圧が最も高くなるようにすることができ、
感度を高めることが可能になる。
ば、GaAs基板上に形成する感磁部の十字形のパター
ンの直線部の方向が<110>方向から±5°以内にな
るようにしたので、最大のホール電圧が得られ、感度を
上げることが可能になる。また、本発明の製造方法によ
れば、GaAs基板に導電層を形成するに際し、導電層
上に設けるフォトレジストパターンが、十字形の直線部
を<110>方向から±5°以内になるようにしたの
で、ホール電圧が最も高くなるようにすることができ、
感度を高めることが可能になる。
【図1】本発明によるGaAsホール素子を示す平面図
である。
である。
【図2】本発明の効果を説明するもので、(a)は感磁
部の十字形のパターンの方向と<110>方向の角度を
示す説明図、(b)は各角度値におけるホール電圧特性
図である。
部の十字形のパターンの方向と<110>方向の角度を
示す説明図、(b)は各角度値におけるホール電圧特性
図である。
【図3】感磁部の製作方法を示す工程説明図である。
【図4】感磁部の製作方法の他の例を示す工程説明図で
ある。
ある。
【図5】従来のGaAsホール素子における感磁部の十
字形のパターンと<110>方向の角度設定を説明する
説明図である。
字形のパターンと<110>方向の角度設定を説明する
説明図である。
10 GaAs基板 11 感磁部
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成8年12月27日
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】0002
【補正方法】変更
【補正内容】
【0002】
【従来の技術】例えば、ブラシレスモータのロータの位
置検出センサにはホールセンサが用いられている。この
ホールセンサには、ホール効果を用いた磁気センサであ
るホール素子が使用されている。このホール素子の材料
には、主にInSb(インジウム・アンチモン)或いは
GaAs(ガリウム・砒素)が用いられる。GaAsは
InSbに比べて電子の移動度が小さいため、感度は落
ちるものの、エネルギーバンドギャップ幅が大きいた
め、温度変化が小さい、ホール電圧の磁界に対するリニ
アリティが良好である等の特長を有し、広くホール素子
の材料として採用されている。
置検出センサにはホールセンサが用いられている。この
ホールセンサには、ホール効果を用いた磁気センサであ
るホール素子が使用されている。このホール素子の材料
には、主にInSb(インジウム・アンチモン)或いは
GaAs(ガリウム・砒素)が用いられる。GaAsは
InSbに比べて電子の移動度が小さいため、感度は落
ちるものの、エネルギーバンドギャップ幅が大きいた
め、温度変化が小さい、ホール電圧の磁界に対するリニ
アリティが良好である等の特長を有し、広くホール素子
の材料として採用されている。
【手続補正2】
【補正対象書類名】明細書
【補正対象項目名】0016
【補正方法】変更
【補正内容】
【0016】
【実施例】次に、本発明の実施例について説明する。な
お、製造工程は従来と同じであるので、ここでは図4を
参照して説明する。GaAs基板10は図4の(a)に
示すような形状にし、その面方位は(100)、半絶縁
性で比抵抗が1×107 Ω・cm以上のものを用いた。
そして、シリコンイオン(Si+ )を5×1012Ω・c
m以上のドーズ量によりGaAs基板10の全面に注入
した。この後、750℃以上の温度で数十分間にわたり
アニール処理を施し、(b)のように導電層を形成し
た。この導電層はMOVPE又はMBEにより形成す
る。次に、フォトリソ技術によって、(c)のように十
字形のフォトレジストパターンを形成した。この時、図
1に示したように、十字形の方向を<110>方向から
±5°以内になるようにした。次に、GaAs基板のフ
ォトレジストから露出した部分をエッチングし、更に
(d)のようにフォトレジストを除去し、十字形の感磁
部(11)を形成した。なお、エッチング深さは、導電
層の深さより十分に深い1μm程度にし、アイソレーシ
ョンが確実に行われるようにした。その後、保護膜及び
電極等を形成し、スクライブでチップを分離してホール
素子を完成させた。
お、製造工程は従来と同じであるので、ここでは図4を
参照して説明する。GaAs基板10は図4の(a)に
示すような形状にし、その面方位は(100)、半絶縁
性で比抵抗が1×107 Ω・cm以上のものを用いた。
そして、シリコンイオン(Si+ )を5×1012Ω・c
m以上のドーズ量によりGaAs基板10の全面に注入
した。この後、750℃以上の温度で数十分間にわたり
アニール処理を施し、(b)のように導電層を形成し
た。この導電層はMOVPE又はMBEにより形成す
る。次に、フォトリソ技術によって、(c)のように十
字形のフォトレジストパターンを形成した。この時、図
1に示したように、十字形の方向を<110>方向から
±5°以内になるようにした。次に、GaAs基板のフ
ォトレジストから露出した部分をエッチングし、更に
(d)のようにフォトレジストを除去し、十字形の感磁
部(11)を形成した。なお、エッチング深さは、導電
層の深さより十分に深い1μm程度にし、アイソレーシ
ョンが確実に行われるようにした。その後、保護膜及び
電極等を形成し、スクライブでチップを分離してホール
素子を完成させた。
【手続補正3】
【補正対象書類名】図面
【補正対象項目名】図2
【補正方法】変更
【補正内容】
【図2】
Claims (2)
- 【請求項1】 表面の最近接面が(100)である半絶
縁性のGaAs基板上に導電層により十字形の感磁部が
形成されたGaAsホール素子において、前記感磁部
は、前記十字形の軸の方向が<110>方向から±5°
以内にしたことを特徴とするGaAsホール素子。 - 【請求項2】 表面の最近接面が(100)であるGa
As基板にイオン注入又はエピタキシャル成長により導
電層を形成し、軸方向が<110>方向から±5°以内
になるようにして十字形のフォトレジストパターンを形
成し、前記フォトレジストパターンが設けられていない
部分の導電層をエッチングにより除去することにより前
記導電層を前記十字形の感磁部にすることを特徴とする
GaAsホール素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8279041A JPH10125973A (ja) | 1996-10-22 | 1996-10-22 | GaAsホール素子及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8279041A JPH10125973A (ja) | 1996-10-22 | 1996-10-22 | GaAsホール素子及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH10125973A true JPH10125973A (ja) | 1998-05-15 |
Family
ID=17605581
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8279041A Pending JPH10125973A (ja) | 1996-10-22 | 1996-10-22 | GaAsホール素子及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH10125973A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000138403A (ja) * | 1998-08-28 | 2000-05-16 | Asahi Chem Ind Co Ltd | 薄膜磁気センサ― |
CN100383993C (zh) * | 2002-04-05 | 2008-04-23 | 北京华源科半光电子科技有限责任公司 | 高线性度砷化镓霍尔器件的制备工艺 |
JP2016004918A (ja) * | 2014-06-17 | 2016-01-12 | 旭化成エレクトロニクス株式会社 | ホールセンサ |
KR101689362B1 (ko) * | 2015-07-03 | 2016-12-26 | 나노스 주식회사 | GaAs 홀센서 칩 및 그 제조방법 |
CN112259679A (zh) * | 2020-10-21 | 2021-01-22 | 佛山中科芯蔚科技有限公司 | 一种霍尔传感器及其制作方法 |
-
1996
- 1996-10-22 JP JP8279041A patent/JPH10125973A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000138403A (ja) * | 1998-08-28 | 2000-05-16 | Asahi Chem Ind Co Ltd | 薄膜磁気センサ― |
CN100383993C (zh) * | 2002-04-05 | 2008-04-23 | 北京华源科半光电子科技有限责任公司 | 高线性度砷化镓霍尔器件的制备工艺 |
JP2016004918A (ja) * | 2014-06-17 | 2016-01-12 | 旭化成エレクトロニクス株式会社 | ホールセンサ |
KR101689362B1 (ko) * | 2015-07-03 | 2016-12-26 | 나노스 주식회사 | GaAs 홀센서 칩 및 그 제조방법 |
CN112259679A (zh) * | 2020-10-21 | 2021-01-22 | 佛山中科芯蔚科技有限公司 | 一种霍尔传感器及其制作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9287497B2 (en) | Integrated circuits with hall effect sensors and methods for producing such integrated circuits | |
JP2007281157A (ja) | 半導体装置の製造方法 | |
JPH10125973A (ja) | GaAsホール素子及びその製造方法 | |
JP6586682B2 (ja) | 磁電変換素子およびその製造方法 | |
CA1095180A (en) | High carrier velocity fet magnetic sensor | |
EP0375107B1 (en) | Improved magnetoresistors | |
JP2788275B2 (ja) | 半導体装置の製造方法 | |
JP5424469B2 (ja) | 磁気抵抗素子 | |
JP2000138403A (ja) | 薄膜磁気センサ― | |
JPH0299824A (ja) | 改善された位置センサー | |
JP3332417B2 (ja) | ホール素子及びその製造方法 | |
JPH0340415A (ja) | アライメントマーク及びアライメントマーク形成方法 | |
JPH07162055A (ja) | ホール素子 | |
Owusu‐Sekyere et al. | Fabrication of gatable submicron channels in AlxGa1− xAs‐GaAs heterostructures | |
JPS60733A (ja) | 半導体装置とその製造方法 | |
JP2001320107A (ja) | ホール素子 | |
JP2514394B2 (ja) | ショットキゲ―トのゲ―ト長または位置合せ精度の測定方法 | |
JP2768184B2 (ja) | 磁電変換素子の製造方法 | |
JPH11260701A (ja) | 電子ビーム露光の位置合わせマーク | |
JP2709086B2 (ja) | 半導体装置の電極形成方法 | |
JPS62204576A (ja) | 縦型トランジスタの製造方法 | |
JP3404843B2 (ja) | ホール素子の製造方法 | |
JPH0864887A (ja) | GaAsホール素子 | |
JPH10326921A (ja) | 半導体薄膜磁気抵抗素子の製造方法 | |
JPH0478034B2 (ja) |