JPH04168784A - 半導体ホール素子およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的コ （産業上の利用分野） 本発明は、磁気検出に使用される半導体ホール素子、特
に半導体基板表面の傾斜面部に磁電変換部が形成された
半導体ホール素子およびその製造方法に関する。

（従来の技術） 半導体ホール素子は、一般に、■■族の半導体単結晶基
板（通常は、ＧａＡｓ単結晶基板）上に形成されており
、例えば第５図（ａ）に示すような平面パターンを有し
、そのＢ−Ｂ線に沿う断面構造を第５図（ｂ）に示して
いる。即ち、このホール素子は、ＧａＡｓ単結晶基板表
面５ｏの水平面部に上に磁電変換部（活性層）５１、電
流入力あるいは電圧出力のための電極５２・・・が形成
された後に方形のチップに分割されている。なお、５３
は絶縁膜である。

このような構成のホール素子は、基板表面に垂直な磁束
に対しては十分な感度を有するものの、基板表面に平行
な磁束に対しぞは殆んど感度を有さない。

ここで、ホール素子の感度について、第６図を参照しな
がら数式を用いて説明する。第６図に示すように、ホー
ル素子の長さをρ、厚さを６１幅をｗ１入力端子をＩｃ
、磁束の強さをＢｍ、よく知られているように、出力電
圧ＶＨは次式で表わされる。

ＶＨＩ＝ＫＨ−ＩＣ拳Ｂｍｓ１ｎθ　−＝（１）ここで
、 θ　・磁束Ｂｍの方向か素子の基板表面となす角度 ＲＨ、ホール係数 ｆＨ：形状因子 上式において、磁束Ｂｍが一様であると仮定すれば、θ
＝９０°　（基板表面に垂直な磁束）の場合に出力電圧
ＶＨは最大になり、θ−ｏ０　（基板表面に水平な磁束
）の場合に出力電圧ｖＨは最小になる。

そこで、従来のホール素子を使用する際には、検出すべ
き磁束に対して基板表面が極力垂直に向かうように実装
上の工夫をこらしていた。

しかし、最近は、ホール素子を使用する機器の小型化、
薄型化の傾向が強く、前記したようなホール素子の実装
上の制約を受けて上記したような工夫をこらすことが困
難になることが多くなり、ホール素子の信頼性が低下し
、最悪の場合にはホール素子を使用することが不可能に
なる。

（発明が解決しようとする課題） 上記したように従来のホール素子は、基板表面に平行な
磁束に対しては殆んど感度を有さないので、その使用に
際して、検出すべき磁束に対して基板表面が極力垂直に
向かうように実装上の工夫をこらすことが困難になるこ
とが多くなると、ホール素子の信頼性が低下し、最悪の
場合にはホール素子を使用することが不可能になるとい
う問題がある。

本発明は、上記問題点を解決すべくなされたもので、そ
の目的は、基板表面に垂直な磁束だけでなく、基板表面
に平行な磁束に対しても十分な感度を有し、その使用に
際して実装上の工夫をこらす必要をなくし、信頼性が高
く、用途を拡大し得る半導体ホール素子を提供すること
にある。

［発明の構成］ （課題を解決するための手段） 本発明の半導体ホール素子は、半導体基板と、この半導
体基板表面の傾斜面部に形成された磁電変換用活性層と
、この活性層の端部に接続された一対の電流入力電極お
よび一対の電圧出力電極とを具備することを特徴とする
。

（作　用） 半導体基板表面の傾斜面部に磁電変換用活性層が形成さ
れているので、基板表面に垂直な磁束だけでなく、基板
表面に平行な磁束に対しても十分な感度を有し、その使
用に際して実装上の工夫をこらす必要がなくなり、信頼
性が高く、用途を拡大し得る半導体ホール素子が得られ
る。

（実施例） 以下、図面を参照して本発明の実施例を詳細に説明する
。

第１図（ａ）は、第１実施例に係る半導体ホール素子１
１をウェハ状態で上面からみたパターンを示しており、
図中ＢｍＢ線に沿う断面構造を第１図（’ｂ）に示して
いる。このホール素子２は、例えば（１００）表面を有
するＧａＡｓ単結晶基板１０上に形成された後に方形の
チップに分割されるものであり、１２は基板表面に化学
的なエツチングあるいは機械的な切削により形成された
傾斜面部、１３はこの傾斜面部１２にイオン注入あるい
はエピタキシャル成長により形成された平面十字形状の
磁電変換用活性層（Ｎ−層）、１４・・・はこの活性層
１３の十字形の一方の一対の端部にコンタクトするよう
に形成された一対の電流入力電極（ポンディングパッド
）、１５・・・は上記活性層１３の十字形の他方の一対
の端部にコンタクトするように形成された一対の電圧出
力電極（ポンディングパッド）である。なお、１６はホ
ール素子１１をチップに分割する際のダイシングライン
を示している。

次に、上記ホール素子１１の製造方法の一例について、
第２図（ａ）乃至（Ｃ）を参照しながら説明する。

まず、第２図（ａ）に示すように、半絶縁性のＧａＡｓ
単結晶基板１０の（１００）表面上にＰＥＰ　（光蝕刻
）工程によりフォトレジストマスク２１を形成し、例え
ばＢ　ｒ２　ＣＨ３０Ｈ（臭化メチル）により基板表面
を１００μｍ程度異方的にエツチングする。１これによ
り、基板表面の一部に５４°４４′の方位で（１１１）
、（１１１）の順メサ面からなる傾斜面部１２が現われ
る。

次に、第２図（ｂ）に示すように、前記フォトレジスト
マスク２１を除去した後、前記（１１１）面、（１１１
）面のうちの例えば（１〒１）面に対して、通常の方法
により平面十字形状の活性層（Ｎ−層）１３を形成する
。例えば上記（１１１）面およびその周辺の基板表面に
平面十字形状の活性層形成予定領域を残してそれ以外の
基板表面を覆うようにＰＥＰ工程によりフォトレジスト
マスク２２を形成し、シリコンイオンＳｔ＋を例えば加
速電圧３００ｋｅＶ、　ドーズ量５．ＯＸＩＯ１２Ｃｍ
””で注入し、さらに、上記フォトレジストマスク２２
を除去し、Ａｒ雰囲気中で９００’Ｃ。

３０分前後のアニールを行う。

次に、第２図（ｃ）に示すように、電極形成予定領域を
残してそれ以外の基板表面を覆うようにフォトレジスト
マスク２３を形成した後、全面に蒸着法により金属膜（
例えば下層膜が厚さ５００人のＡｕＧｅ、上層膜が厚さ
２５００人のＡｕ）２４を形成し、フォトレジスト２３
をリフトオフし、４００℃、２分の熱処理を行う。これ
により、オーミックにコンタクトした電極が第１図（ａ
）、（ｂ）中に１４・・・、１５・・・で示すように得
られる。

なお、活性層１Ｂの形成に際して、上記のようなイオン
注入法によらず、エピタキシャル成長法を用いてもよい
。

また、活性層１３の形成に際して、端部（電極接続予定
領域）をＮ−層よりも不純物濃度の高いＮ層として形成
してもよい。

また、活性層１３の形成に際して、前記（１１１）面、
（１，１１）面の両面にそれぞれ平面十字形状の活性層
（Ｎ″層）１３を形成し、この各傾斜面部の活性層にそ
れぞれ対応して電極を接続するようにしてもよい。

また、電極１４・・・、１５・・・の形成に際して、上
記のようなフォトレジスト２３のリフトオフ法によらず
、ＣＶＤ　（気相成長）法により基板上に５ｉ０２膜を
堆積した後、フォトリソグラフィとエツチングによって
ＳｉＯ２膜にコンタクトホールを開口し、さらに、全面
に蒸着法により金属膜を形成した後にフォトリングラフ
ィとエツチングによって電極をパターニングするように
してもよい。

上記したようなホール素子によれば、半導体基板表面の
傾斜面部に磁電変換用活性層が形成されているので、基
板表面に垂直な磁束だけでなく、基板表面に平行な磁束
に対しても十分な感度を有するようになる。従って、そ
の使用に際して実装上の工夫をこらす必要がなくなり、
信頼性が高く、用途を拡大することが可能になる。

ここで、基板表面に垂直な磁束だけでなく、基板表面に
平行な磁束に対しても十分な感度を有することについて
、第６図および前式（１）を参照しながら説明する。

即ち、本実施例のように、半導体基板表面のほぼ５４°
の傾斜面部に磁電変換用活性層が形成されていると、式
（１）において、θ−９０°　（基板表面に垂直な磁束
）の場合に実際に磁束Ｂｍの方向が活性層表面となす角
度は３６６となり、また、θ−０６（基板表面に水平な
磁束）の場合に実際に磁束Ｂｍの方向が活性層表面とな
す角度は５４°となるので、それぞれ十分な感度を有す
ることになる。

−１０＝ また、上記したようなホール素子の製造方法によれば、
基板表面上にフォトレジストマスクを形成して異方性エ
ツチングを行うことにより、傾斜面部を安定、正確、容
易に得ることができる。この場合、基板の（１００）表
面から異方性エツチングを行うことにより、傾斜面部の
角度として、基板表面に垂直な磁束あるいは基板表面に
平行な磁束に対してほぼ等しい感度を有する４５°に近
い５４°４４′を得ることかできるが、エツチング面な
どの選択を行うことにより様々な傾斜角度を容易に得る
ことができる 第３図（ａ）乃至（Ｃ）は、基板表面に化学的なエツチ
ングにより傾斜面部を形成する方法の他の例を示してい
る。即ち、 まず、第３図（ａ）に示すように、半絶縁性のＧａＡｓ
単結晶基板３０の（１００）表面上にＣＶＤ法により３
５０℃で８１０２膜３１を５０００人程度堆積し、さら
に、ＰＥＰ工程によりフォトレジストマスク３２を形成
した後にフッ化アンモン溶液によりエツチングする。こ
れ＝　１１− により、フォトレジストマスク３２の開口下のＳｉＯ２
膜部にサイドエツチング部３３が形成される。

次に、第３図（ｂ）に示すように、前記フォトレジスト
マスク３２を除去し、Ａｒイオンミリング法により５ｉ
０２膜３１を削る。

この５ｉ０２膜３１を削り取ると、第３図（Ｃ）に示す
ように、５１０２膜のサイドエツチング部３３の傾斜面
部に対応して基板１０表面に傾斜面部３４が形成される
。

なお、基板表面に傾斜面部を形成する方法は、上記した
ような化学的なエツチングに限らず、半導体圧力センサ
の製造に際して用いられている機械的な切削を採用して
もよい。この場合には、傾斜面部の傾斜角度を比較的に
自由に設定できる。

また、方形のチップ上におけるパターンレイアウト上の
デッドスペースを小さくしてチップサイズを小さくする
ため、あるいは、パターンレイアウトを容易化するため
に、傾斜面部における電極１４・・・、１５・・のパタ
ーンや配置などを変更してもよい。例えば第４図に示す
ように、複数の電極１４・・・、１５・のうちの少なく
とも一部が基板１０表面の水平面部上に位置するように
、電極１４・・・あるいは１５・・・と一体向な同一の
金属膜１７・・・により活性層端部と電極とを接続すれ
ば、従来と同様に、基板表面の水平面部上の電極に対し
てワイヤーボンディングを行うことができる。

［発明の効果コ 上述したように本発明の半導体ホール素子によれば、基
板表面に垂直な磁束だけでなく、基板表面に平行な磁束
に対しても十分な感度を有し、その使用に際して実装上
の工夫をこらす必要をなくし、信頼性が高く、用途（電
流検出センサ、位置検出センサ、回転検出センサ、近接
スイッチなど）を拡大することができる。

【図面の簡単な説明】

第１図（ａ）は本発明の一実施例に係る半導体ホール素
子のウェハ状態を示す上面図、第１図（ｂ）は同図（ａ
）中のＢ−Ｂ線に沿う断面構造を示す図、第２図（ａ）
乃至（Ｃ）は第１図中の半導体ホール素子の製造方法の
一例における各工程での断面構造を示す図、第３図（ａ
）乃至（Ｃ）は基板表面に化学的なエツチングにより傾
斜面部を形成する方法の他の例を示す断面図、第４図は
本発明の他の実施例に係る半導体ホール素子のウェハ状
態を示す上面図、第５図（ａ）および（ｂ）は従来の半
導体ホール素子を示す上面図およびＢ−Ｂ線に沿う断面
図、第６図は半導体ホール素子の入出力特性を説明する
ために素子の各要素を示す図である。 １０．３０・・・ＧａＡｓ単結晶基板、１１・・半導体
ホール素子、１２．３４・・・傾斜面部、１３・・・磁
電変換用活性層、１４．１５・・・電極、１７・・・金
属膜、２１．２２．２３．３２・・・フォトレジストマ
スク、３１・・・ＳｉＯ２膜、３３・・・サイドエツチ
ング部。 出願人代理人　弁理士　鈴江武彦

Claims (3)

【特許請求の範囲】
1. （１）半導体基板と、 この半導体基板表面の傾斜面部に形成された磁電変換用
   活性層と、 この活性層の端部に接続された一対の電流入力電極およ
   び一対の電圧出力電極と を具備することを特徴とする半導体ホール素子。
2. （２）請求項１記載の半導体ホール素子において、前記
   複数の電極の少なくとも一部は半導体基板表面の水平面
   部上に配置されており、この水平面部上の電極と前記活
   性層の端部とは上記電極と一体的な同一の金属により接
   続されていることを特徴とする半導体ホール素子。
3. （３）半導体基板の表面上にフォトレジストマスクを形
   成し、基板表面を異方的にエッチングして基板表面の一
   部に傾斜面部を形成する工程と、この傾斜面部に磁電変
   換用活性層を形成する工程と、 この活性層の端部に接続するように一対の電流入力電極
   および一対の電圧出力電極を形成する工程と を具備することを特徴とする半導体ホール素子の製造方
   法。