DE102005008772B4

DE102005008772B4 - Chip mit einem Bauelement in einem schrägen Bereich mit einer verringerten Stressabhängigkeit

Info

Publication number: DE102005008772B4
Application number: DE102005008772A
Authority: DE
Inventors: Dipl.-Ing. Dr. Ausserlechner Udo
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2005-02-25
Filing date: 2005-02-25
Publication date: 2011-11-10
Anticipated expiration: 2025-02-26
Also published as: DE102005008772A1

Abstract

Chip (11), mit folgenden Merkmalen: einem Silizium-Substrat, das eine Substratoberfläche (13) und einen schrägen Bereich (15) in der Substratoberfläche (13) hat, wobei der schräge Bereich (15) eine Bereichsoberfläche hat, die die Substratoberfläche (13) schneidet, wobei das Silizium-Substrat bezüglich der Substratoberfläche und der Bereichsoberfläche so ausgebildet ist, dass eine erste Stressabhängigkeit eines Verhaltens eines Vergleichsbauelements, das in der Substratoberfläche (13) integrierbar ist, größer ist als eine Stressabhängigkeit des Verhaltens eines dem Vergleichsbauelement entsprechenden Bauelements, das in dem schrägen Bereich (13) integriert ist, wobei das Bauelement wenigstens eine dotierte Zone (17) in dem schrägen Bereich (15) und einer Kontaktierungsstruktur (19, 21) zum Kontaktieren der dotierten Zone (17) aufweist, wobei die Dotierung der dotierten Zone so ausgeführt ist, dass sie größer ist als eine Grunddotierung des Silizium-Substrats oder eine Dotierung mit einem anderen Dotierungstyp als das Silizium-Substrat hat, und wobei das Bauelement aufweist: einen L-förmigen Widerstand mit zwei in Serie...

Description

Die vorliegende Erfindung bezieht sich auf einen Chip mit einem elektrischen Bauelement mit einer veränderten Stressabhängigkeit seines elektrischen Verhaltens.
Häufig werden zur Implementierung von Schaltungsstrukturen indirekte Halbleitermaterialien, wie z. B. Silizium oder Germanium eingesetzt, in denen starke Piezo-Effekte auftreten. Unter indirekten Halbleitermaterialien versteht man Halbleitermaterialien, bei denen das Energiemaximum des Valenzbandes und das Energieminimum des Leitungsbandes bei verschiedenen Kristallimpulsen vorliegen. Speziell bei diesen treten sehr starke Piezo-Effekt auf.
Unter Piezo-Effekten werden in diesem Zusammenhang die Änderungen von elektrischen Parametern des Halbleitermaterials unter dem Einfluss einer mechanischen Spannung in dem Halbleitermaterial bezeichnet. Hierbei unterscheidet man zwischen dem piezo-resistiven Effekt und dem Piezo-Hall-Effekt.
Der piezo-resistive Effekt gibt dabei an, wie sich der spezifische Ohmsche Widerstand des jeweiligen Halbleitermaterials unter dem Einfluss eines mechanischen Spannungszustands verändert. Der Piezo-Hall-Effekt gibt hingegen an, wie die Hallkonstante sich in Abhängigkeit von einem mechanischen Spannungszustand in dem Halbleitermaterial verändert.
Moderne IC-Technologien für CMOS und Bipolarprozesse oder auch BiCMOS-Prozesse setzen häufig {100}-Silizium ein, das einen hohen piezo-resistiven Effekt oder einen hohen Piezo-Hall-Effekt für n-dotierte Gebiete hat. Insbesondere für Hallsonden verwendet man praktisch ausschließlich n-Dotierungen, da diese aufgrund der ca. 3 mal höheren Beweglichkeit gegenüber p-Dotierungen eine ebenso größere magnetische Empfindlichkeit aufweisen.
In den bisher eingesetzten Schaltungsstrukturen wurde, wenn überhaupt, eine Abhängigkeit des elektrischen Verhaltens von mechanischen Spannungen aufgrund der Piezo-Effekte bzw. der Piezo-Abhängigkeiten bei der Angabe der Toleranzen des elektrischen Verhaltens der Chips, in denen diese Schaltungsstrukturen eingesetzt sind, berücksichtigt. Dies führt dazu, dass diese Ungenauigkeiten des elektrischen Verhaltens der Chips bei einem Entwurf von elektrischen Schaltungen, in denen die Chips eingesetzt werden, zu berücksichtigen sind, oder eine Schaltung bei nicht ausreichender Berücksichtigung fehlerhaft arbeitet.
Die JP 04168784 A zeigt ein Hallelement mit Eingangselektroden. Das Hallelement weist außerdem Ausgangselektroden auf, die auf einer schrägen Oberfläche 12 angeordnet sind. Das Hallelement weist somit eine ausreichende Empfindlichkeit auf gegenüber einem magnetischen Feld, welches parallel zu einer Substratoberfläche ist.
Die DE 10331096 A1 lehrt eine Halbleiteranordnung, die zwei Serienschaltungen aufweist. Die Serienschaltung weist dabei zwei Widerstände auf, die als Piezowiderstände ausgeführt sind, einen n-Leitfähigkeitstyp aufweisen, und in einem Winkel von 90° zueinander angeordnet sind. Eine Auswerteschaltung ist über Anschlüsse mit den beiden Serienschaltungen verbunden, wobei die Auswerteschaltung dazu dient, eine mechanische Spannung in einer Ebene in temperaturkompensierter Weise zu messen und zusätzlich die Temperatur in einer druckunabhängigen Weise zu messen.
Ein Artikel ”The piezo-resistive effect in silicon for arbitrary crystal orientation”, IEEE Sensors 2004, S. 1121–1124 von U. Ausserlechner erläutert einen Wert des differenziellen Widerstands in einem {100}-Silizium-Wafer und einem {111}-Siliziumwafer in Abhängigkeit davon, ob der Widerstand als n-Leitfähigkeitstyp-Widerstand oder als p-Leitfähigkeitstyp-Widerstand implementiert ist. Des Weiteren führt der Artikel aus, dass dadurch, dass zwei in Serie geschaltete Widerstände gleichen Werts in orthogonalen Richtungen zueinander angeordnet werden, sich der Piezo-Widerstandseffekt eines Diffusions- oder Implantations-Widerstands in Silizium reduzieren lässt.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, einen Chip zu schaffen, in dem die Abhängigkeit eines Verhaltens eines Bauelements von einem mechanischen Stress verbessert ist.
Diese Aufgabe wird durch einen Chip gemäß Anspruch 1 oder Anspruch 11 gelöst.
Die vorliegende Erfindung schafft einen Chip mit einem Substrat, das eine Substratoberfläche hat, die eine erste Stressabhängigkeit eines Verhaltens eines Bauelements hat, das in der Substratoberfläche integriert ist, einem schrägen Bereich in der Substratoberfläche, der eine Bereichsoberfläche hat, die die Substratoberfläche schneidet, und die in dem schrägen Bereich eine zweite Stressabhängigkeit eines Verhaltens eines Bauelements hat, das in dem schrägen Bereich angeordnet ist, wobei die zweite Stressabhängigkeit zu der ersten Stressabhängigkeit unterschiedlich ist, und einem Bauelement mit wenigstens einer dotierten Zone in dem schrägen Bereich, deren Dotierung so ausgeführt ist, dass sie größer ist als eine Grunddotierung des Substrats und einer Kontaktierungsstruktur zum Kontaktieren der strukturierten Zone in dem schrägen Bereich.
Der vorliegenden Erfindung liegt die Erkenntnis zugrunde, dass in einem Substrat, das eine Substratoberfläche hat, ein schräger Bereich in der Substratoberfläche, der eine Bereichsoberfläche hat, so angeordnet werden kann, dass eine Stressabhängigkeit eines Verhaltens eines Bauelements, das an einer Bereichsoberfläche in dem schrägen Bereich integriert ist, sich von einer Stressabhängigkeit eines Verhaltens eines Bauelements, das an der Substratoberfläche angeordnet ist, unterscheidet. Hierdurch lassen sich in einem Chip zwei Bereiche schaffen, in denen die dort implementierten Bauelemente eine unterschiedliche Abhängigkeit ihres elektrischen Verhaltens von einem an dem Chip herrschenden mechanischen Stress zeigen.
Vorteilhaft ist hierbei, dass ein Bauelement in einem Chip, dessen elektrisches Verhalten möglichst unabhängig von einer an dem Chip anliegenden mechanischen Spannung sein soll, in einem zur Substratoberfläche schrägen Bereich angeordnet werden kann, sodass die Abhängigkeit des elektrischen Verhaltens von einer an dem Bauelement anliegenden mechanischen Spannung reduziert ist. Dadurch lassen sich beispielsweise Änderungen eines Ohmschen Widerstands einer dotierten Zone in Folge einer in einem Chip eindringenden Feuchtigkeit, die zu einer Änderung der mechanischen Spannung an dem Chip führt, vermeiden.
So haben Bauelemente in anderen Waferorientierungen bessere Eigenschaften bezüglich der Abhängigkeit der elektrischen Eigenschaften von den in ihnen herrschenden mechanischen Spannungen. Dabei ist die Abhängigkeit der magnetischen Empfindlichkeit einer n-dotierten Hallsonde von einem mechanischen Stress in {111}-Silizium 15-mal geringer als in {100}-Silizium, wie in einem Artikel „The piezo-Hall effect in n-silicon for arbitrary crystal orientation”, Udo Ausserlechner, IEEE Sensors 2004, 24.–27. Oktober, ISBN 0-7803-8693-0, Seiten 1149–1152, erläutert ist.
Darüber hinaus ist die Abhängigkeit des Widerstandswerts n-dotierter Diffusions- bzw. Implantationswiderstände von einem mechanischen Stress in {111}-Silizium 33-mal geringer als in {100}-Silizium. In dem Artikel „The piezo-resistive effect in silicon for arbitrary crystal orientation”, Udo Ausserlechner, IEEE Sensors 2004, 24.–27. Oktober, ISBN 0-7803-8693-0, Seiten 1121–1124, wird insbesondere erläutert, dass man die Widerstände in vorteilhafter Weise in Form einer L-Struktur auf einem Chip anordnet bzw. die Layout-Struktur entsprechend anpasst und die Widerstände z. B. in einer Parallel- oder Serienschaltung zusammenschaltet. Unter einer L-Struktur versteht man hierbei eine Anordnung, in der die zwei dotierten Zonen in einer Schaltungsstruktur an einer Oberfläche eines Substrats zueinander senkrecht angeordnet sind.
Bei Bipolartransistoren ist ein Sättigungsstrom des Bipolartransistors von einem an ihm anliegenden mechanischen Stress abhängig. Dieser Effekt wird in der Literatur auch als Piezo-Junction-Effekt bezeichnet. Dabei zeigt sich, dass in einem {100}-Silizium vertikale PNP-Transistoren eine geringere Abhängigkeit des Sättigungsstroms von einem an dem Halbleitermaterial anliegenden mechanischem Stress aufweisen als NPN-Transistoren. Ferner sei darauf hingewiesen, dass in {111}-Silizium vertikale NPN-Transistoren eine sehr geringe bzw. minimale Abhängigkeit des Sättigungsstroms von einem mechanischen Stress zeigen. Bei lateralen Bipolartransistoren ist eine Abhängigkeit des Sättigungsstroms von einem mechanischen Stress wie bei den oben erwähnten Ohmschen Widerständen in einer L-Struktur ebenfalls reduziert, wenn man jeweils zwei laterale Bipolartransistoren parallel schaltet und auf dem Chip bzw. in der Struktur des Layouts orthogonal zueinander anordnet. Diese Vorgehensweise wird in dem Artikel „An Analytical Model of the Piezo-junction Effect for Arbitrary Stress and Current Orientations” von J. F. Creemer and P. J. French, der auf der 15. Eurosensors-Konferenz vom 10. Juni 2001 bis zum 14. Juni 2001 veröffentlicht worden ist, dargelegt.
Ebenfalls ist bekannt, dass bei MOS-Transistoren eine Abhängigkeit des elektrischen Verhaltens von einem anliegenden mechanischen Stress vorhanden ist. Hierbei zeigen Untersuchungen, dass PMOS-Transistoren in einer {100}-Ebene eines Halbleitermaterials, beispielsweise Silizium, eine minimale bzw. sehr geringe Abhängigkeit des elektrischen Verhaltens von einem mechanischem Stress an dem Halbleitermaterial zeigen und in einer {111}-Ebene des Halbleitermaterials eine maximale bzw. sehr hohe Abhängigkeit des elektrischen Verhaltens von dem anliegenden mechanischen Stress zeigen.
Analog gilt für NMOS-Transistoren, dass diese in einer {100}-Ebene eine maximale Abhängigkeit des elektrischen Verhaltens von einem mechanischen Stress zeigen, während sie in einer {111}-Ebene des Halbleitermaterials eine minimale bzw. sehr geringe Abhängigkeit des elektrischen Verhaltens von einem mechanischen Stress an dem NMOS-Transistor zeigen. Diese Eigenschaften werden in dem Artikel „Effects of Stress-Induced Mismatches on CMOS Analog Circuits” von Richard C. Jaeger, Rammanathan Ramani und Jeffrey C. Suhling; Proc. 1995 Int. Symp. VLSI Technology, Systems, and Applications, S. 354–360, erläutert.
Zugleich lassen sich in einer Massenfertigung Chips herstellen, von denen ein größerer Anteil ein elektrisches Verhalten zeigt, das in einem spezifizierten Toleranzbereich liegt. Hierbei können die kritischen Bauelemente, die das elektrische Verhalten des Chips maßgeblich beeinflussen, in schrägen Bereichen zur Substratoberfläche angeordnet werden, so dass eine Schwankung des elektrischen Verhaltens der Bauelemente in Folge von unterschiedlichen mechanischen Spannungen an dem Chip reduziert ist. Die unterschiedlichen mechanischen Spannungen können dabei beispielsweise durch Toleranzen in dem Lead-Frame erzeugt werden. Dies führt zu einer höheren Ausbeute in der Massenfertigung der Chips und damit zu geringeren Fertigungskosten und einem berechenbaren Verhalten der Schaltung.
Darüber hinaus lassen sich durch das Anordnen von Bauelementen in den schrägen Bereichen zur Substratoberfläche die Toleranzen des Chips, innerhalb denen das elektrische Verhalten des Chips spezifiziert ist, reduzieren. Dies ermöglicht Schaltungen zu entwerfen, die eine genauere Verarbeitung von den an ihnen angelegten Eingangssignalen durchführen.
Zugleich ermöglicht die Anordnung eines Bauelements in dem schrägen Bereich, eine an einem Chip anliegende mechanische Spannung zu bestimmen. Ein Verhalten eines Bauelements, das in dem schrägen Bereich angeordnet ist, kann dabei mit einem Verhalten eines Bauelements verglichen werden, das auf der Substratoberfläche angeordnet ist. Das auf der Substratoberfläche angeordnete Bauelement weist dabei z. B. eine höhere Abhängigkeit seines elektrischen Verhaltens von einer anliegenden mechanischen Spannung auf als das in dem schrägen Bereich integrierte Bauelement. Durch einen anschließenden Vergleich des elektrischen Verhaltens des Bauelements auf der Substratoberfläche mit dem elektrischen Verhalten des Bauelements in dem schrägen Bereich lässt sich damit eine an dem Chip anliegende mechanische Spannung ermitteln.
Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung und andere Beispiele werden nachfolgend Bezug nehmend auf die beiliegenden Zeichnungen näher erläutert. Es zeigen:
1a eine Seitenansicht mit einem Bauelement in einem schrägen Bereich gemäß einem Beispiel;
1b eine Draufsicht auf den Chip aus 1a;
2a einen Chip mit einer Hallsonde in einem schrägen Bereich gemäß einem weiteren Beispiel; und
2b eine detaillierte Draufsicht auf die in 2a gezeigte Hallsonde.
1a zeigt eine schematische Seitenansicht eines Chips 11 gemäß einem Ausführungsbeispiel der vorliegenden Erfindung. Eine Seitenfläche des Chips 11 gliedert sich in eine Substratoberfläche 13 und einen schrägen Bereich 15 in der Substratoberfläche 13. In dem schrägen Bereich 15 ist eine dotierte Zone 17 angeordnet. Die dotierte Zone 17 ist dabei so ausgeführt, dass ihre Dotierung größer ist als eine Grunddotierung des Substrats des Chips 11. Auf der dotierten Zone 17 sind eine erste Kontaktierungsstruktur 19 und eine zweite Kontaktierungsstruktur 21 aufgebracht. Über die Kontaktierungsstrukturen 19, 21 kann an die dotierte Zone 17 beispielsweise eine elektrische Spannung angelegt werden.
1b zeigt eine schematische Draufsicht auf den Chip 11. In 1b sind die Substratoberfläche 13 und der schräge Bereich 15 gezeigt. In dem schrägen Bereich 15 sind die dort angeordneten Kontaktierungsstrukturen 19, 21 dargestellt. Der schräge Bereich 15 ist hierbei z. B. in einer pyramidenförmigen Vertiefung in der Substratoberfläche 13 angeordnet.
Ein elektrisches Bauelement, wie beispielsweise hier ein Ohmscher Widerstand, der in dem schrägen Bereich 15 angeordnet ist, weist eine Stressabhängigkeit bzw. eine Abhängigkeit von einem mechanischen Stress auf, die sich von einer Stressabhängigkeit eines Bauelements 18, das auf bzw. in der Substratoberfläche 13 angeordnet bzw. integriert ist, unterscheidet. Die Stressabhängigkeit im schrägen Bereich ist kleiner, wenn der Stressfaktor als Negativfaktor betrachtet wird.
Bei einem Ausführungsbeispiel lassen sich Ohmsche Widerstände in dem schrägen Bereich 15 herstellen, deren elektrischer Widerstand in geringerem Umfang von einer an dem Chip anliegenden mechanischen Spannung abhängig ist, als beispielsweise bei dem Ohmschen Widerstand 18, der an der Substratoberfläche 13 angeordnet ist. Somit zeigt ein Ohmscher Widerstand, der in dem schrägen Bereich 15 in Form der dotierten Zone 17 implementiert ist, ein anderes elektrisches Verhalten in Abhängigkeit von der mechanischen Spannung an dem Chip 11, als der Ohmsche Widerstand 18, der an der Substratoberfläche 13 integriert ist.
Es sei darauf hingewiesen, dass im Sinne der vorliegenden Anmeldung unter Stress ein mechanischer Zug oder Druck in einem Material verstanden wird.
Dabei lassen sich z. B. in einer dem Chip 11 nachgelagerten Einrichtung die Widerstandswerte des Ohmschen Widerstands in der Substratoberfläche 13 und des Ohmschen Widerstands in dem schrägen Bereich 15 miteinander vergleichen. Da diese Widerstandswerte unterschiedlich stark von einer an dem Chip 11 anliegenden mechanischen Spannung beeinflusst werden, lässt sich durch den Vergleich der beiden Widerstandswerte die an dem Chip 11 anliegende mechanische Spannung bestimmen. Somit kann der Chip 11 als Sensor zur Bestimmung einer mechanischen Spannung eingesetzt werden.
Der schräge Bereich 15 kann auch so angeordnet werden, dass eine Schwankung des Ohmschen Widerstands über die Lebensdauer des Chips 11 aufgrund der an dem Chip 11 auftretenden mechanischen Spannungen reduziert ist. Die Schwankungen der mechanischen Spannungen können dabei z. B. durch eine in das Chipgehäuse eindringende Feuchtigkeit erzeugt werden.
Vorteilhaft ist dabei, wenn die dotierte Zone 17 eine n-Dotierung aufweist, und der Chip 11 nicht in einem {111}-Hableitermaterial implementiert ist, den schrägen Bereich 15 so anzuordnen, dass dieser eine {111}-Fläche aufweist. In dieser {111}-Fläche kann beispielsweise ein n-dotierter Diffusions- bzw. Implantationswiderstand eingebracht werden, der dann eine geringere Abhängigkeit des Ohmschen Widerstands von einer an dem Chip anliegenden mechanischen Spannung aufweist. Erfindungsgemäß ist dabei zusätzlich noch vorgesehen, den Ohmsche Widerstand in einer sogenannten L-Struktur auszuführen, so dass der Ohmsche Widerstand aus zwei zueinander senkrecht angeordneten dotierten Zonen besteht, die zusammengeschaltet sind. Diese dotierten Zonen können dabei so zusammengeschaltet werden, beispielsweise in einer Serienschaltung, dass der resultierende Ohmsche Widerstand in seiner Abhängigkeit von der mechanischen Spannung weiter reduziert ist.
Analog gilt, wenn die dotierte Zone 17 eine p-Dotierung aufweist, und der Chip 11 nicht in einem {100}-Substrat implementiert ist, dass es vorteilhaft ist, wenn der schräge Bereich 15 dann eine {100}-Fläche aufweist. In dieser {100}-Fläche können dann wieder Ohmsche Widerstände implementiert werden, die, wie oben erläutert, aus einer Zusammenschaltung zweier zueinander senkrecht angeordneter dotierter Zonen, hier p-dotierter Zonen, bestehen.
Die oben erwähnten {111}-Flächen können dabei beispielsweise in {100}-Silizium durch ein anisotropes Nassätzen erzeugt werden. Derartige Verfahren sind in der Veröffentlichung „Laser micro-machining of high density optical structures on large substrates”, von Karl L. Boehlen und Ines B. Stassen Boehlen (Internet: http://www.exitech.co.uk/pdfFiles/SISPWpaper16-01-04-A4.pdf) und in der Veröffentlichung „A Novel Convex Corner Compensation for Wet Anisotropic Etching on (100) Silicon Wafer”, von Huai-Yuan Chu und Weileun Fang auf der 17. IEEE-Konferenz für Mikroelektromechanische Systeme in Maastricht im Jahr 2004, auf den Seiten 253–256 erläutert.
Analog lassen sich durch selektives Aufwachsen auf einem {100}-Silizium ebenfalls {111}-Flächen erzeugen. Dies ist unter anderem in dem Artikel „GaN Vacuum Microelectronic Electron Emitter with Integrated Extractor”, von Umesh K. Mishra (Internet: http://my.ece.ucsb.edu/mishra/vacuummicroelec/finalrepnsf.pdf) und in einer Veröffentlichung „Defects in GaN Pyramids Grown on Si(111) Substrates by Selective Lateral Overgrowth”, von Zhigang Mao et al. (Internet: http://nsr.mij.mrs.org/4S1/G3.13/article.pdf) erläutert.
Die oben erwähnten Veröffentlichungen beschäftigen sich überwiegend mit der Technik des sogenannten Bulk-Micromachinings. Diese Techniken sind dabei ähnlich jenen Techniken, die zum Durchkontaktieren durch den Wafer entwickelt worden sind, und häufig als sogenannte Erzeugung von „Wafer Through Contacts” bezeichnet werden.
Wie oben erwähnt, lassen sich in dem schrägen Bereich 15 durch eine Anordnung der dotierten Zone 17 in demselben Ohmsche Widerstände herstellen, deren Ohmscher Widerstandswert nur in geringem Maße von einer an dem Chip 11 anliegenden mechanischen Spannung abhängig ist. Diese Ohmschen Widerstände können dabei beispielsweise in Konstantstromquellen eingesetzt werden, in denen der Konstantstrom dadurch erzeugt wird, dass eine Referenzspannung an einem Ohmschen Widerstand abfällt. Wenn die dotierte Zone 17 eine n-Dotierung aufweist, soll der schräge Bereich 15 eine {111}-Fläche in einem Silizium-Substrat, das keine {111}-Schnittrichtung aufweist, umfassen. Der in dem schrägen Bereich 15 angeordnete Ohmsche Widerstand weist dann ein elektrisches Verhalten auf, das unabhängiger von einem an dem Chip 11 anliegenden mechanischen Stress ist, als wenn der Ohmsche Widerstand 18 auf der Substratoberfläche 13 für die Konstantstromquelle verwendet worden wäre. Die Unabhängigkeit von der mechanischen Spannung an dem Chip 11 wird dabei, wie oben erläutert, noch erhöht, indem der Ohmsche Widerstand in Form einer L-Struktur aus zwei zusammengeschalteten n-dotierten Zonen ausgeführt wird.
Eine derartige Konstantstromquelle kann beispielsweise eingesetzt werden, um einen Oszillator bzw. Relaxationsoszillator herzustellen. Dabei lädt der von der Konstantstromquelle erzeugte Referenzstrom in dem Relaxationsoszillator eine Kapazität zwischen zwei Spannungswerten um. Wenn einer der beiden vorbestimmten Spannungswerte erreicht wird, wird ein Logiksignal invertiert. Ein so erzeugtes Taktsignal ist aufgrund der Unabhängigkeit des Stroms von einer mechanischen Spannung an dem Chip 11 unabhängig von dem mechanischen Stress an dem Chip 11.
2a zeigt ein weiteres Beispiel. Der Chip 11 weist dabei in dem schrägen Bereich 15 eine dotierte Zone 17 auf, auf der ein erster Hallstrom-Kontakt 23, ein zweiter Hallstrom-Kontakt 25 und ein erster Hallspannungs-Kontakt 27 aufgebracht sind. Ein zweiter Hallspannungs-Kontakt 29 ist in der Seitenansicht des Chips 11 verdeckt. Alternativ könnte auch eine vertikale Hallsonde mit linearer Kontaktanordnung verwendet werden, bei der die Kontakte in der Reihenfolge einen ersten Massekontakt, einen ersten Hallspannungs-Kontakt, eine Stromeingangselektrode, einen zweiten Hallspannungs-Kontakt und einen zweiten Massekontakt aufweisen.
2b zeigt eine Draufsicht auf die dotierte Zone 17, in der der erste 23 und der zweite 25 Hallstrom-Kontakt und der erste 27 und der zweite 29 Hallspannungs-Kontakt angeordnet sind.
Zwischen dem ersten Hallstrom-Kontakt 23 und dem zweiten Hallstrom-Kontakt 25 ist eine Spannung angelegt, so dass in der dotierten Zone 17 ein Hallstrom zwischen den beiden Hallstrom-Kontakten 23, 25 fließt. Durch ein hier nicht gezeigtes angelegtes magnetisches Feld werden in Folge der Lorentzkraft, die sich in der dotierten Zone 17 bewegenden Ladungsträger senkrecht zu der Richtung des Hallstroms ausgelenkt, so dass sie auf dem ersten Hallspannungs-Kontakt 27 oder auf dem zweiten Hallspannungs-Kontakt 29 auftreffen. Durch die auf den Hallspannungs-Kontakten auftreffenden Ladungsträger bildet sich zwischen den Hallspannungs-Kontakten 27, 29 eine elektrische Spannung aus, deren Wert von dem in der dotierten Zone 17 fließenden Hallstrom und dem angelegten magnetischen Feld abhängig ist.
Wie eingangs bereits erläutert, ist das Verhalten der in der dotierten Zone 17 angeordneten Hallsonde auch von einer mechanischen Spannung an dem Chip 11 abhängig. Die mechanische Spannung 11 beeinflusst dabei die an den Hallspannungs-Kontakten 27, 29 auftretende elektrische Spannung, so dass ein ermittelter Wert des Magnetfelds z. B. nur ungenau angezeigt werden kann. Die Abhängigkeit der Spannung zwischen den Hallspannungs-Kontakten 27, 29 von der mechanischen Spannung resultiert aus dem sogenannten Piezo-Hall-Effekt, wobei die Abhängigkeit der Hallspannung wiederum von einer Orientierung der dotierten Zone 17 in dem Kristallgitter des Substrats abhängig ist.
Durch eine geeignete Anordnung des schrägen Bereichs 15 gegenüber der Substratoberfläche 13 lässt sich wiederum die Abhängigkeit der Hallspannung von der mechanischen Spannung an dem Chip 11 reduzieren. Dabei hat sich z. B. gezeigt, dass, wenn die dotierte Zone 17 eine n-Dotierung aufweist, der schräge Bereich 15 in einem Silizium-Substrat, das nicht in einer {111}-Schnittrichtung geschnitten ist, vorteilhafterweise so angeordnet ist, dass er eine {111}-Fläche aufweist.
In einer Ausführungsform der Erfindung ist eine Zusammenschaltung der in den 2a und 2b gezeigten Hallsonde mit einem Ohmschen Widerstand, der ebenfalls in dem schrägen Bereich 15 angeordnet ist, vorgesehen. Beide Bauelemente befinden sich dabei vorzugsweise an einer {111}-Fläche eines Silizium-Substrats, wenn die dotierten Zonen 17, in denen die beiden Bauelemente auf dem Chip 11 implementiert sind, eine n-Dotierung aufweisen. Dabei können der Ohmsche Widerstand und die Hallsonde jeweils in dem schrägen Bereich 15 so angeordnet werden, dass die schrägen Bereiche 15 jeweils in einer Vertiefung der Substratoberfläche 13 angeordnet sind.
Beispielsweise kann man eine pyramidenförmige Vertiefung in die Substratoberfläche 13 ätzen und in dem schrägen Bereich 15 der dort gebildeten pyramidenförmigen Vertiefung eine Hallsonde anordnen und daneben in der Substratoberfläche 13 eine längliche V-Grube hineinätzen, in der ein Widerstand angeordnet werden kann. Der Einfluss des mechanischen Stresses auf die elektrischen Bauelemente kann dabei durch die geeignete Ausrichtung der schrägen Bereiche 15 gegenüber der Substratoberfläche 13 so weit reduziert werden, dass der unterschiedliche mechanische Stress, der aufgrund der unterschiedlichen Anordnungen in dem Substrat auf die beiden Elemente wirkt, nicht mehr wesentlich für das Verhalten der Gesamtschaltung ist. Vorteilhaft ist dabei aber, wenn der Ohmsche Widerstand und die Hallsonde nach wie vor der selben Temperatur ausgesetzt sind, oder zumindest in einem innigen thermischen Kontakt stehen.
Ferner bevorzugt ist auch eine Anordnung der Hallsonde und des Ohmschen Widerstands in einer auf dem Kopf stehenden Pyramide, die beispielsweise in das Substrat des Chips 11 geätzt worden ist, wobei die dotierte Zone 17 für den Ohmschen Widerstand und die dotierte Zone 17 für die Hallsonde auf zwei unterschiedlichen Seitenflächen der auf dem Kopf stehenden Pyramide angeordnet werden können. Der Ohmsche Widerstand besteht dabei vorzugsweise wieder aus zwei senkrecht zueinander angeordneten dotierten Zonen 17, die entsprechend zusammengeschaltet sind, so dass die Abhängigkeit des elektrischen Verhaltens von einem an dem Chip 11 anliegenden mechanischen Stress reduziert ist.
Wenn die Vertiefung, in der der schräge Bereich 15 auf der Substratoberfläche 13 angeordnet ist, z. B. pyramidenförmig ist, so ergibt sich ein weiterer Vorteil. So können beispielsweise zwei Hallsonden auf zwei benachbarten Seiten der Pyramide oder sogar vier Hallsonden auf vier Seiten der Pyramide angeordnet werden. Der Winkel der Flächennormalen, den dann beispielsweise zwei Hallsonden einschließen, ist dadurch exakt definiert, und man kann mit den beiden Hallsonden eine zweidimensionale Messung des Magnetfelds durchführen.
Werden mehr als zwei Hallsonden auf den Seitenflächen der Pyramide angeordnet, so ist auch eine dreidimensionale Messung des Magnetfelds möglich. Dabei gilt beispielsweise für ein {100}-Halbleitermaterial, bei dem ein Magnetfeld parallel zu der Substratoberfläche 13 verläuft, dass, wenn der schräge Bereich 15 eine {111}-Fläche aufweist, diese in einem Winkel von arccos(1:√3)) = 54,7° zu der Substratoberfläche 13 geneigt ist. Ein Magnetfeld kann mittels der auf den beiden gegenüberliegenden {111}-Flächen angeordneten Hallsonden bestimmt werden. Auf der ersten {111}-Fläche wird das Magnetfeld mit einem Vorfaktor COS(54,7°) = 0,58 und auf der zweiten {111}-Fläche mit einem Vorfaktor SIN(54,7°) = 0,82 ermittelt.
Wenn die Hallsonden auf drei Pyramidenflächen angeordnet sind, erhält man drei unabhängige Komponenten des B-Felds bzw. des Magnetfelds, die sich wieder zu kartesischen Koordinaten des Magnetfelds zusammensetzen lassen.
Die Hallsonden auf den {111}-Ebenen können dabei beliebig gedreht werden, wobei sich ihre magnetische Empfindlichkeit nicht signifikant ändert. Ein durch mechanischen Stress auftretender sogenannter Offset der Hallsonden ist zwar von einer Orientierung der {111}-Flächen in dem Silizium-Substrat abhängig, kann jedoch mit dem bekannten Verfahren der Spinning Current Hall Probe ausgeglichen bzw. kompensiert werden.
In Ausführungsbeispielen der vorliegenden Erfindung wurde auf die Zweckmäßigkeit einer Anordnung eines Ohmschen Widerstands, der in einer n-dotierten Zone 17 ausgeführt ist, in dem schrägen Bereich 15 der vorzugsweise eine {111}-Fläche aufweist, hingewiesen. Selbiges gilt auch für eine n-dotierte Hallsonde, wobei diese vorzugsweise nicht als vertikale Hallsonde sondern in herkömmlicher Plättchengeometrie ausgeführt ist. Darüber hinaus ist auch eine Anordnung von vertikalen und lateralen NPN-Bipolartransistoren auf {111}-Flächen vorteilhaft, wobei die lateralen Bipolartransistoren erfindungsgemäß als orthogonale zusammengeschaltete Pärchen in dem schrägen Bereich 15 der Substratoberfläche 13 angeordnet werden.
Vorteilhaft ist auch bei einem Halbleitermaterial, wie z. B. Silizium, NMOS-Transistoren auf {111}-Flächen in dem schrägen Bereich 15 anzuordnen, wobei die NMOS-Transistoren erfindungsgemäß als zusammengeschaltete orthogonale Pärchen in dem schrägen Bereich 15 angeordnet sind.
Analog gilt auch für p-dotierte Zonen 17, wie beispielsweise p-dotierte Hallsonden und p-dotierte Widerstände, wobei diese vorzugsweise in dem schrägen Bereich 15, der eine {100}-Fläche bzw. Ebene aufweist, angeordnet werden. Die p-dotierte Hallsonde bzw. der p-dotierte Widerstand zeigen dabei eine geringe Abhängigkeit des elektrischen Verhaltens von einem an dem Chip 11 anliegenden mechanischen Stress. In anderen Worten ausgedrückt ist es also vorteilhaft, wenn das Substrat bzw. das Ausgangsmaterial bzw. das Halbleitermaterial eine von einer {100}-Substratoberfläche abweichende Substratoberfläche aufweist, einen schrägen Bereich 15 so in der Substratoberfläche 13 zu erzeugen, dass eine ausreichend große {100}-Fläche bzw. Ebene entsteht. Auf dieser {100}-Fläche kann dann das p-dotierte Bauelement so untergebracht werden, dass eine Abhängigkeit seines elektrischen Verhaltens von einem mechanischen Stress reduziert ist. Die p-dotierten Bauelemente können dann wiederum mit weiteren Bauelementen einer Schaltung, die dann beispielsweise auch auf der Substratoberfläche 13 angeordnet werden können, falls die Abhängigkeit des elektrischen Verhaltens von einem mechanischen Stress bei diesen weiteren Bauelementen nicht kritisch ist, verbunden werden.
Die p-dotierten Bauteile können dabei p-dotierte Diffusions- bzw. Implantationswiderstände, die in einer L-Struktur angeordnet sind, aufweisen, sowie p-dotierte Hallsonden, die nicht als vertikale Hallsonden, sondern in herkömmlicher Plättchengeometrie ausgeführt sind. Daneben können die p-dotierten Bauelemente vertikale oder laterale PNP-Bipolartransistoren aufweisen, wobei die lateralen PNP-Bipolartransistoren vorzugsweise als zusammengeschaltete orthogonale Pärchen in dem schrägen Bereich 15 angeordnet werden. Auch können die p-dotierten Bauelemente PMOS-Transistoren aufweisen, die vorzugsweise wiederum als miteinander gekoppelte orthogonal angeordnete Pärchen in dem schrägen Bereich 15 ausgeführt sind.
In Ausführungsbeispielen der vorliegenden Erfindung weisen die in einer L-Struktur angeordneten vorzugsweise länglichen dotierten Zonen z. B. einen Winkel in einem Bereich von 80° bis 100° auf. In den obigen Ausführungsbeispielen der vorliegenden Erfindung wurde auch auf das vorteilhafte Anordnen von MOS-Transistoren in dem schrägen Bereich 15 hingewiesen, jedoch können beliebige Feldeffekttransistoren in dem schrägen Bereich 15 angeordnet werden. Erfindungsgemäß ist dabei, wenn diese als zwei miteinander gekoppelte Feldeffekttransistoren ausgeführt sind, und die vorzugsweise länglichen dotierten Zonen 17 der Feldeffekttransistoren dabei jeweils einen Winkel in einem Bereich von 80° bis 100° einschließen.
In Ausführungsbeispielen der vorliegenden Erfindung ist es vorgesehen, ein Pärchen von miteinander gekoppelten Bipolartransistoren in dem schrägen Bereich 15 so zueinander angeordnet ist, dass eine längliche dotierte Zone des ersten Bipolartransistors und eine längliche dotierte Zone des zweiten Bipolartransistors einen Winkel in einem Bereich von 80° bis 100° einschließen.
In den obigen Beispielen sind zwei Hallsonden zur zweidimensionalen Bestimmung eines Magnetfelds in einer auf einem Kopf stehenden Pyramide, die in die Substratoberfläche 13 geätzt worden ist, angeordnet. Allerdings sind beliebige Anordnungen der Hallsonden in zwei schrägen Bereichen 15, deren Bereichsoberflächen die Substratoberfläche 13 schneiden, Alternativen, wobei die Ebenen, in denen die beiden schrägen Bereiche 15 angeordnet sind, vorzugsweise einen Winkel in einem Bereich von 2° bis 178° einschließen. Vorteilhaft ist dabei aus fertigungstechnischen Gründen, wenn der erste schräge Bereich und der zweite schräge Bereich, an denen die beiden Hallsonden jeweils angeordnet sind, zusammen an einer Erhöhung oder einer Vertiefung in der Substratoberfläche 13 angeordnet sind. Jedoch kann auch jede der beiden Hallsonden in einer eigenen Vertiefung in der Substratoberfläche 13 angeordnet werden, oder an einer eigenen Erhöhung in der Substratoberfläche 13 angeordnet werden.
In den obigen Ausführungsbeispielen der vorliegenden Erfindung kann die Anzahl der Vertiefungen und damit der schrägen Bereiche 15 beliebig variiert werden. Vorteilhaft ist dabei, wenn zwei Ebenen, in denen jeweils ein schräger Bereich 15 angeordnet ist, einen Winkel in einem Bereich von 0° bis 10° einschließen, so dass zwei Bauelemente, die jeweils in den beiden schrägen Bereichen angeordnet sind, und zusammengeschaltet sind, eine ähnliche Abhängigkeit des mechanischen Verhaltens von einem an dem Chip 11 anliegenden Stress zeigen.
In obigen Ausführungsbeispielen der vorliegenden Erfindung ist der schräge Bereich 15 in einer Vertiefung in der Substratoberfläche 13 angeordnet. Jedoch ist auch ein Anordnen des schrägen Bereichs 15 an einer Erhöhung auf der Substratoberfläche 13 ebenfalls möglich, so dass die Bereichsoberfläche des schrägen Bereichs 15 die Substratoberfläche 13 ebenfalls schneidet.

Claims

Chip (11), mit folgenden Merkmalen: einem Silizium-Substrat, das eine Substratoberfläche (13) und einen schrägen Bereich (15) in der Substratoberfläche (13) hat, wobei der schräge Bereich (15) eine Bereichsoberfläche hat, die die Substratoberfläche (13) schneidet, wobei das Silizium-Substrat bezüglich der Substratoberfläche und der Bereichsoberfläche so ausgebildet ist, dass eine erste Stressabhängigkeit eines Verhaltens eines Vergleichsbauelements, das in der Substratoberfläche (13) integrierbar ist, größer ist als eine Stressabhängigkeit des Verhaltens eines dem Vergleichsbauelement entsprechenden Bauelements, das in dem schrägen Bereich (13) integriert ist, wobei das Bauelement wenigstens eine dotierte Zone (17) in dem schrägen Bereich (15) und einer Kontaktierungsstruktur (19, 21) zum Kontaktieren der dotierten Zone (17) aufweist, wobei die Dotierung der dotierten Zone so ausgeführt ist, dass sie größer ist als eine Grunddotierung des Silizium-Substrats oder eine Dotierung mit einem anderen Dotierungstyp als das Silizium-Substrat hat, und wobei das Bauelement aufweist: einen L-förmigen Widerstand mit zwei in Serie geschalteten länglichen dotierten Zonen, wobei die länglichen dotierten Zonen (17) einen Winkel in einem Bereich von 80° bis 100° einschließen, oder ein Feldeffekttransistorpaar mit einem ersten Feldeffekttransistor mit einer ersten länglichen dotierten Zone (17) und einem zweiten Feldeffekttransistor mit einer zweiten länglichen dotierten Zone (17), wobei der erste Feldeffekttransistor und der zweite Feldeffekttransistor zusammengeschaltet sind, und die erste längliche dotierte Zone und die zweite längliche dotierte Zone (17) einen Winkel in einem Bereich von 80° bis 100° einschließen, oder ein Bipolartransistorpaar mit einem ersten lateralen Bipolartransistor mit einer ersten länglichen dotierten Zone (17) und einem zweiten lateralen Bipolartransistor mit einer zweiten länglichen dotierten Zone (17), wobei der erste Bipolartransistor und der zweite Bipolartransistor zusammengeschaltet sind, und die erste längliche dotierte Zone (17) und die zweite längliche dotierte Zone (17) einen Winkel in einem Bereich von 80° bis 100° einschließen.
Chip (11) gemäß Anspruch 1, bei dem die wenigstens eine dotierte Zone (17) des Bauelements eine n-Dotierung aufweist und das Silizium-Substrat ein Silizium-Halbleitermaterial mit einer Schnittrichtung aufweist, sodass es zu einem {111}-Silizium-Halbleitermaterial unterschiedlich ist, und die Bereichsoberfläche eine {111}-Fläche aufweist.
Chip (11) gemäß Anspruch 2, bei dem der erste laterale Bipolartransistor und der zweite laterale Bipolartransistor ein NPN-Bipolartransistor ist.
Chip (11) gemäß Anspruch 1, bei dem die wenigstens eine dotierte Zone (17) eine p-Dotierung aufweist, und das Silizium-Substrat ein Silizium-Halbleitermaterial mit einer Schnittrichtung aufweist, sodass es zu einem {100}-Silizium-Substrat unterschiedlich ist, und die Bereichsoberfläche eine {100}-Fläche aufweist.
Chip (11) gemäß Anspruch 4, bei dem der erste laterale Bipolartransistor und der zweite laterale Bipolartransistor ein PNP-Bipolartransistor ist.
Chip (11) gemäß Anspruch 1, bei dem der Chip einen weiteren schrägen Bereich (15) in der Substratoberfläche (13) aufweist, wobei der schräge Bereich (15) mit dem Bauelement in einer ersten Ebene liegt, und der weitere schräge Bereich, in dem ein zweites Bauelement integriert ist, in einer dritten Ebene liegt, wobei die erste Ebene und die dritte Ebene parallel zueinander sind oder einen Winkel in einem Bereich von 0° bis 10° einschließen, und wobei das Bauelement und das zweite Bauelement zusammengeschaltet sind.
Chip (11) gemäß Anspruch 1, bei dem das Bauelement ein Ohmscher L-förmiger Widerstand ist und ferner eine Hallsonde vorhanden ist, wobei die Hallsonde und der Ohmsche widerstand zusammengeschaltet sind und jeweils in dem schrägen Bereich (15) angeordnet sind, oder die Hallsonde in einem weiteren schrägen Bereich (15) angeordnet ist und der Ohmsche Widerstand in dem weiteren schrägen Bereich angeordnet ist.
Chip (11) gemäß Anspruch 7, bei dem der Widerstand zwei längliche n-dotierte Zonen aufweist.
Chip (11) gemäß Anspruch 7 oder 8, wobei das Silizium-Substrat ein {100}-Silizium aufweist, und der weitere schräge Bereich eine {111}-Fläche aufweist.
Chip (11) gemäß einem der Ansprüche 7 bis 9, bei dem der Widerstand und die Hallsonde in einem innigen thermischen Kontakt stehen.
Chip (11), mit folgenden Merkmalen: einem Silizium-Substrat, das eine Substratoberfläche (13) und einen schrägen Bereich (15) in der Substratoberfläche (13) hat, wobei der schräge Bereich (15) eine Bereichsoberfläche hat, die die Substratoberfläche (13) schneidet, wobei das Silizium-Substrat bezüglich der Substratoberfläche und der Bereichsoberfläche so ausgebildet ist, dass eine erste Stressabhängigkeit eines Verhaltens eines Vergleichsbauelements, das in der Substratoberfläche (13) integrierbar ist, größer ist als eine Stressabhängigkeit des Verhaltens eines dem Vergleichsbauelement entsprechenden Bauelements, das in dem schrägen Bereich (13) integriert ist, wobei das Bauelement wenigstens eine dotierte Zone (17) in dem schrägen Bereich (15) und eine Kontaktierungsstruktur (19, 21) zum Kontaktieren der dotierten Zone (17) aufweist, wobei die Dotierung der dotierten Zone so ausgeführt ist, dass sie größer ist als eine Grunddotierung des Silizium-Substrats oder eine Dotierung mit einem anderen Dotierungstyp als das Silizium-Substrat hat, und wobei das Bauelement eine Hallsonde mit der dotierten Zone aufweist, wobei der Chip einen weiteren schrägen Bereich (15) in der Substratoberfläche (13) aufweist, wobei der schräge Bereich (15) mit dem Bauelement in einer ersten Ebene liegt, und der weitere schräge Bereich, in dem ein weiteres Bauelement integriert ist, in einer dritten Ebene liegt, wobei die erste Ebene und die dritte Ebene parallel zueinander sind oder einen Winkel in einem Bereich von 0° bis 10° einschließen, und wobei das Bauelement und das weitere Bauelement zusammengeschaltet sind, und wobei das weitere Bauelement ein Ohmscher Widerstand ist, wobei der Ohmsche Widerstand über einen ersten Kontakt mit einer Spannungsquelle verbindbar ist, und die Hallsonde über einen zweiten Kontakt mit der Spannungsquelle verbindbar ist, und der schräge Bereich und der weitere schräge Bereich so angeordnet sind, dass ein Strom durch die Hallsonde und eine an der Hallsonde anliegende Hallspannung eine reduzierte Abhängigkeit von einem an dem Chip anliegenden mechanischen Zug oder Druck haben.