CN117991156A - 霍尔元件、霍尔传感器和霍尔元件的制造方法 - Google Patents

Abstract

本发明提供霍尔元件、霍尔传感器和霍尔元件的制造方法，提高SN比。霍尔元件具备：基板；层叠体，其包括在基板上形成二维电子气膜的活性层、层叠于活性层下侧和上侧的第1缓冲层和第2缓冲层；绝缘膜，其形成于层叠体上；电极，其分别通过设于绝缘膜的接触孔连接于活性层，电极包括在X轴方向上相对的电极和在Y轴方向上相对的电极，由将两个电极连接于活性层的接触区域的分离距离、该接触区域相对的宽度、该接触区域间的区域向Y轴方向的扩展确定的形状因子与由将两个电极连接于活性层的接触区域的分离距离、该接触区域相对的宽度、该接触区域间的区域向X轴方向的扩展确定的形状因子之比根据活性层在X轴方向和Y轴方向上的迁移率之差确定。

Description

霍尔元件、霍尔传感器和霍尔元件的制造方法

技术领域

本发明涉及霍尔元件、霍尔传感器和霍尔元件的制造方法。

背景技术

作为磁传感器之一的霍尔元件，考虑以下的二维电子气膜-UP型的霍尔元件：通过采用形成二维电子气膜的活性层来提高相对于驱动电压生成的输出电压的比例即灵敏度，通过在包括活性层的层叠体之上隔着绝缘膜设置电极(UP)来进行低噪声化，由此实现了SN比的提高。该UP型的霍尔元件例如在专利文献1中被公开。

现有技术文献

专利文献

专利文献1：日本特开2018-160631号公报

发明内容

用于解决问题的方案

在本发明的第1方案中，提供一种霍尔元件，该霍尔元件具备：基板；层叠体，其包括在所述基板上形成二维电子气膜的活性层、以及相对于该活性层分别在下侧和上侧层叠的第1缓冲层和第2缓冲层；绝缘膜，其形成于所述层叠体上；以及4个电极，其通过设于所述绝缘膜的开口而分别连接于所述活性层，包括在二维面内的第1方向上相对的两个第1电极和在与所述第1方向交叉的第2方向上相对的两个第2电极，由设于所述绝缘膜的开口中的、将所述两个第1电极连接于所述活性层的两个第1开口的分离距离(Lin)、所述两个第1开口相对的宽度(Win)、以及所述两个第1开口之间的区域的向所述第2方向的扩展确定的第1形状因子(Gin)与由将所述两个第2电极连接于所述活性层的两个第2开口的分离距离(Lout)、所述两个第2开口相对的宽度(Wout)、以及所述两个第2开口之间的区域的向所述第1方向的扩展确定的第2形状因子(Gout)之比(Gin/Gout)根据所述活性层在所述第1方向和所述第2方向上的迁移率之差来确定。

在本发明的第2方案中，提供一种霍尔传感器，该霍尔传感器具备第1方案的霍尔元件，对进入所述霍尔元件的所述活性层的磁场的强度进行检测。

在本发明的第3方案中，提供一种霍尔元件的制造方法，该霍尔元件的制造方法具备如下阶段：在基板上形成层叠体的阶段，该层叠体包括形成二维电子气膜的活性层、以及相对于该活性层分别在下侧和上侧层叠的第1缓冲层和第2缓冲层；在所述层叠体上形成绝缘膜的阶段；在所述绝缘膜形成开口的阶段；以及形成4个电极的阶段，该4个电极分别通过设于所述绝缘膜的开口而连接于所述活性层，包括在二维面内的第1方向上相对的两个第1电极、以及在与所述第1方向交叉的第2方向上相对的两个第2电极，由设于所述绝缘膜的开口中的、将所述两个第1电极连接于所述活性层的两个第1开口的分离距离(Lin)、所述两个第1开口相对的宽度(Win)、以及所述两个第1开口之间的区域的向所述第2方向的扩展确定的第1形状因子(Gin)与由将所述两个第2电极连接于所述活性层的两个第2开口的分离距离(Lout)、所述两个第2开口相对的宽度(Wout)、以及所述两个第2开口之间的区域的向所述第1方向的扩展确定的第2形状因子(Gout)之比(Gin/Gout)根据所述活性层在所述第1方向和所述第2方向上的迁移率之差来确定。

此外，上述的发明内容并非列举了本发明的所有特征。另外，上述的特征组的子组合也能成为发明。

附图说明

图1A以立体图表示本实施方式的霍尔元件的整体结构。

图1B以立体图表示霍尔元件的分解结构。

图1C以俯视图表示霍尔元件的上表面结构。

图1D表示霍尔元件在图1C的基准线DD处的XZ剖面的内部结构。

图2A以俯视图表示具备本实施方式的霍尔元件的霍尔传感器的整体结构。

图2B表示霍尔传感器在图2A的基准线BB处的剖面的内部结构。

图3表示本实施方式的霍尔元件的制造流程。

图4A表示霍尔元件的制造流程的基板准备工序中的元件的状态。

图4B表示霍尔元件的制造流程的层叠体形成工序中的元件的状态。

图4C表示霍尔元件的制造流程的开口形成工序中的元件的状态。

图4D表示霍尔元件的制造流程的介电体膜形成工序中的元件的状态。

图4E表示霍尔元件的制造流程的介电体膜的蚀刻工序中的元件的状态。

图4F表示霍尔元件的制造流程的层叠体的蚀刻工序中的元件的状态。

图4G表示霍尔元件的制造流程的保护膜形成工序中的元件的状态。

图4H表示霍尔元件的制造流程的接触孔形成工序中的元件的状态。

图4I表示霍尔元件的制造流程的电极形成工序中的元件的状态。

图5表示砷化铟(InAs)晶体的各向异性。

图6表示活性层的上表面的状态、虚拟GC形状以及其尺寸参数。

图7A表示形状因子比的变化的一例。

图7B表示形状因子比的变化的另一例。

图8A表示恒压灵敏度的各向异性相对于形状因子比的模拟结果和测定结果。

图8B表示恒压灵敏度的各向异性的模拟中使用的接触孔(接触区域)的图案。

图8C表示模拟中使用的参数的数值范围。

图9表示实施例和比较例的霍尔元件的灵敏度各向异性的测定结果。

图10表示霍尔元件的灵敏度各向异性的模拟结果。

附图标记说明

1、霍尔元件；2、基板；3、层叠体；3a～3d、接触区域；4、绝缘膜；4a～4d、接触孔；6a～6d、电极；6a1、延伸设置部分；9、保护层；10、霍尔传感器；12a～12d、引线端子；13a～13d、接合线；14a、14c、外装镀层；19、模制构件；31、第1缓冲层；32、活性层；33、第2缓冲层；41、介电体膜(硬掩模)；42、保护膜。

具体实施方式

以下，通过发明的实施方式来对本发明进行说明，但以下的实施方式并不限定权利要求书所涉及的发明。另外，在实施方式中说明的特征的所有组合不一定都是发明的解决方法所必需的。

图1A至图1D表示本实施方式的霍尔元件1的结构。在此，图1A以立体图表示霍尔元件1的整体结构，图1B以立体图表示霍尔元件1的分解结构，图1C以俯视图表示霍尔元件1的上表面结构，图1D表示霍尔元件1在图1C的基准线DD(即，将相对的电极6a、6b的中心连结的基准线)处的XZ剖面的内部结构。霍尔元件1是如下元件：当对相对的电极例如电极6a、6b之间施加驱动电压而在元件主体流通电流时，对在其他相对的电极即电极6c、6d之间产生的霍尔电动势进行检测，由此，对相对于电极6a、6b的相对方向和电极6c、6d的相对方向均正交的方向上的磁场强度进行检测。

在此，在霍尔元件中，使用砷化铟(InAs)作为活性层的材料，由此，能够形成具有超高迁移率的二维电子气膜(也称为超高迁移率膜)。但是，能预想到如下情况：对于超高迁移率膜，由于其晶体构造而沿二维面内的一个轴向生长，在与该一个轴向交叉的轴向上产生晶界，由此，在两个轴向上呈现出不同的迁移率，与之相伴产生灵敏度的各向异性而成为噪声的原因。霍尔元件1具备基板2、层叠体3、绝缘膜4、多个电极6a～6d。

基板2是用于形成作为元件主体的层叠体3的基材，能够采用含有例如砷化镓(GaAs)那样的化合物半导体的半导体基板。基板2在俯视时具有正方形形状或大致正方形形状。此外，将后述的电极6a、6b相对地被配置的基板2上的对角线方向设为X轴方向，将与该X轴方向交叉(在本实施方式中为正交)且后述的电极6c、6d相对地被配置的基板2上的另一对角线方向设为Y轴方向，将与上述的X轴方向和Y轴方向正交的基板2的厚度方向设为Z轴方向。

层叠体3是被支承于基板2上的元件主体。层叠体3具有比基板2小一些的俯视呈正方形形状或大致正方形形状。通过如后述那样将电极6a～6d配置于层叠体3之上，能够使层叠体3(活性层32)扩展至基板2的上表面的大致整个区域，由此能缓和电流集中，谋求低噪声化。层叠体3包括活性层32、第1缓冲层31和第2缓冲层33。

活性层(也称为感磁面)32是生成霍尔电动势的层，含有例如砷化铟(InAs)那样的化合物半导体且以膜厚15nm来进行制膜。活性层32具有相对较低的能量导带。在活性层32的上表面上，将位于后述的绝缘膜4的接触孔4a～4d的内侧且与该接触孔4a～4d形状相同(或形状相似)的区域称为接触区域3a～3d。在接触区域3a～3d，电极6a～6d连接于活性层32。此外，通过使接触区域3a～3d的俯视形状(在本例中为三角形形状)中的至少一个角变圆，能够缓和在接触区域3a～3d中在电极6a～6d以及活性层32之间流动的电流集中于区域端部的情况。

第1缓冲层31和第2缓冲层33是用于缓和基板2与活性层32之间的晶格失配的层，包含具有接近例如InAs的晶格常数的AlGaAsSb那样的化合物半导体且分别以膜厚600nm和35nm进行制膜。第1缓冲层31和第2缓冲层33具有相对较高的、例如比活性层32高1.3eV左右的能量导带。

在基板2上，使第1缓冲层31和第2缓冲层33相对于活性层32分别在下侧和上侧层叠(将该层叠构造的层叠体3称为超高迁移率膜)，由此，活性层32形成二维电子气膜，在该二维电子气膜中，电子不扩散杂质，且具有例如20000cm²/Vs以上的高迁移率。此外，在第2缓冲层33设有用于形成接触孔4a～4d的开口。

此外，第1缓冲层31和第2缓冲层33不限于相同的材料，也可以使用不同的材料来形成。再者，也可以是，在第1缓冲层31之下设置含有GaAs的膜厚150nm的缓冲层，在第2缓冲层33之上设置含有锑砷化镓(GaAsSb)的膜厚10nm的缓冲层。另外，也可以是，在第2缓冲层33之上设置例如含有GaAs的保护层，以保护活性层32不受制造工艺的损伤。

绝缘膜4形成于层叠体3上，特别为用于使活性层32绝缘且保护该活性层32不受腐蚀的膜体，该绝缘膜4含有1种以上的介电体。绝缘膜4可以含有氧化硅(SiO)和氮化硅(SiN)中的至少一者。另外，低介电常数膜(low-k膜)可以含有例如氟化硅酸盐玻璃(FSG)、聚对二甲苯、碳掺杂氧化硅(SiOC)、氟化烃、特氟龙(注册商标)、甲基化氢倍半硅氧烷(MSQ)、氢倍半硅氧烷(HSQ)、聚酰亚胺、芳烃聚合物(SiLK)、聚芳醚(PAE)、氟化非晶碳、多孔二氧化硅等中的至少一者。

作为一例，绝缘膜4具有与层叠体3相同的形状以及相同的大小，在绝缘膜4的4个角部附近形成有沿Z轴方向贯通进而通过第2缓冲层33的开口到达活性层32的上表面的接触孔4a～4d。作为一例，接触孔4a～4d具有俯视呈直角三角形形状，使其两个斜边所成的顶点朝向绝缘膜4的角部，使两个斜边分别与绝缘膜4的两个边部平行地排列，使底边朝向相对的绝缘膜4的角部地配置。

在此，接触孔4a～4d的形状不限于俯视呈直角三角形形状，也可以是三角形、四分圆、扇形、四分椭圆等相对于将相对的接触孔4a、4b或接触孔4c、4d连结的中心线(活性层32的对角线)对称的形状。在此，使三角形的底边等图案的一边朝向相对的开口地配置。由此，相对的接触孔4a、4b的各自的一边形成电流集中于该各自的一边之间的矩形区域。也可以使相对的一边向外(朝向邻近的活性层32的角部)弯曲或弯折。

在本实施方式中，绝缘膜4包括介电体膜41和保护膜42。介电体膜(也称为硬掩模)41局部地配置于层叠体3的整个上表面以及第2缓冲层33的开口内，形成上述的接触孔4a～4d。保护膜42在介电体膜41的上表面上成膜。绝缘膜4的膜厚为135nm以上，优选为270nm以上，更优选为540nm以上。可以是，介电体膜41通过使用例如SiO来形成，保护膜42通过使用例如SiN来形成。

多个电极6a～6d包括：用于对活性层32施加驱动电压(或驱动电流)的在一个轴向上相对的两个电极、以及用于对在活性层32产生的霍尔电动势(称为霍尔输出)进行检测的在与一个轴向交叉的方向上相对的两个电极。在本实施方式中，包括在X轴方向上相对的两个电极6a、6b和在Y轴方向上相对的两个电极6c、6d。此外，在对霍尔元件1的功能进行说明时，将两个电极6a、6b设为输入用(in)的电极，将两个电极6c、6d设为输出用(out)的电极，但也可以是将两个电极6a、6b作为输出用的电极发挥功能，两个电极6c、6d作为输入用的电极发挥功能，也能够使霍尔元件1周期性地切换输入用的电极和输出用的电极而进行旋转电流法那样的斩波动作。多个电极6a～6d通过使用金、钛那样的金属、多晶硅那样的导电性材料而形成。

作为一例，多个电极6a～6d具有俯视呈正方形形状或大致正方形形状，配置于绝缘膜4上的4个角部附近，分别通过接触孔4a～4d电连接于活性层32的4个角部附近。对于各电极例如电极6a，在俯视时，使-X侧的角部(-X角部)位于绝缘膜4的-X侧的角部以及接触孔4a(或接触区域3a)的顶点之间或接触孔4a的顶点上，使形成该-X角部的两个边部在绝缘膜4的两个边部以及接触孔4a(或接触区域3a)的两个斜边之间平行地排列或重叠于接触孔4a的两个斜边，使电极6a的与-X角部相对的+X角部朝向相对的电极6b地配置。由此，电极6a的-X角部配置于接触孔4a的正上方，+X角部侧的延伸设置部分6a1从接触孔4a上朝向与电极6a相对的电极6b地在绝缘膜4上延伸设置，进而，电极6a通过设于绝缘膜4的接触孔4a连接于活性层32的-X侧的部分。

此外，电极6a～6d的形状不限于相同的形状，也可以是，在输入用的电极和输出用的电极中为不同的形状。另外，电极6a～6d不限于配置于绝缘膜4上，也可以从绝缘膜4上(即接触孔4a～4d)向基板2上朝外延伸设置。

图2A和图2B表示具备本实施方式的霍尔元件1的霍尔传感器10的结构。在此，图2A以俯视图表示霍尔传感器10的整体结构，不过是透过模制构件19来表示。图2B表示霍尔传感器10在图2A的基准线BB处的剖面的内部结构。霍尔传感器10具备霍尔元件1、保护层9、引线端子12a～12d、接合线13a～13d和模制构件19。作为一例，本实施方式的霍尔传感器10具有沿附图左右方向延伸的立方体形状。

霍尔元件1如前述那样构成。霍尔元件1配置于传感器主体的中央。

保护层9是设于霍尔元件1的下表面来保护元件主体的膜体。保护层9能够通过使用银膏那样的导电性树脂等导体、包括环氧类的热固化型树脂和二氧化硅(SiO₂)的绝缘膏、SiN、SiO₂等绝缘体、或硅(Si)基板、锗(Ge)基板等、或对上述材料进行粘贴而得到的半导体来形成。

引线端子12a～12d是用于从外部电路向霍尔元件1输入驱动电压、将来自霍尔元件1的霍尔电动势向外部电路输出的接口。引线端子12a～12d通过使用铜那样的金属而形成为矩形板状，在俯视时配置于传感器主体的四角。此外，引线端子12a～12d在各自的下表面设有例如含有锡(Sn)的外装镀层14a、14c。

接合线13a～13d是将霍尔元件1的电极6a～6d分别连接于引线端子12a～12d的上表面的构件。接合线13a～13d通过使用例如金线那样的导电性材料而形成。能够借助接合线13a～13d和引线端子12a～12d将霍尔元件1电连接于外部电路。

模制构件19是对霍尔元件1、引线端子12a～12d和接合线13a～13d进行密封并进行封装的构件。模制构件19通过使用环氧类的热固化型树脂那样的能承受回流时的高温的树脂材料将霍尔元件1等的上表面侧覆盖而成形为立方体形状。

在霍尔传感器10中，对经由引线端子12a、12b向霍尔元件1的电极6a、6b输入驱动电压且借助引线端子12c、12d在霍尔元件1的电极6c、6d之间产生的霍尔电动势进行检测，并且对经由引线端子12c、12d向霍尔元件1的电极6c、6d输入驱动电压且借助引线端子12a、12b在霍尔元件1的电极6a、6b之间产生的霍尔电动势进行检测，由此，对进入霍尔元件1的活性层32的磁场的强度进行检测。在此，使施加驱动电压的方向(称为驱动方向)为从电极6a向电极6b、从电极6c向电极6d、从电极6b向电极6a、从电极6d向电极6c这样周期性地切换(所谓的斩波动作)，由此，能够对霍尔输出进行高频调制，能够对噪声或者偏移成分进行过滤从而提高SN比。

图3表示本实施方式的霍尔元件1的制造流程。

在步骤S1中，如图4A所示，准备单片化的基板2。

在步骤S2中，如图4B所示，在基板2上形成层叠体3。通过有机金属气相沉积(MOCVD)法和分子束外延(MBE)法来使化合物半导体外延生长，由此，在基板2上依次层叠第1缓冲层31、活性层32和第2缓冲层33。上述的半导体材料、膜厚等制造条件如前述那样。

在步骤S3中，如图4C所示，在层叠体3形成开口。在此，通过离子铣削在俯视时层叠体3的4个角部附近分别形成贯通第2缓冲层33且到达活性层32的局部的开口。

在步骤S4中，如图4D所示，在层叠体3上形成介电体膜(硬掩模)41。通过等离子体化学气相成膜(等离子体CVD)法进行制膜，其含有1种以上的介电体。在等离子体CVD法中，例如施加400kHz的高频使原料气体和载气等离子体化。介电体膜41的材料、膜厚等制造条件如前述那样。由此，在层叠体3上对介电体膜41进行制膜，并且向第2缓冲层33的开口内填充膜材料。

在步骤S5中，如图4E所示，对介电体膜41进行蚀刻。在此，在介电体膜41上形成抗蚀剂掩模，利用干蚀刻去除介电体膜41的俯视时的外缘。

在步骤S6中，如图4F所示，对层叠体3进行蚀刻。在此，通过将介电体膜41用作硬掩模并进行离子铣削，从而去除层叠体3的俯视时的外缘，在基板2上形成层叠体3和介电体膜41的台阶(台面)。

在步骤S7中，如图4G所示，在基板2和介电体膜41上形成保护膜42。通过等离子体化学气相成膜(等离子体CVD)法进行制膜，其含有1种以上的介电体。在等离子体CVD法中，例如施加400kHz的高频使原料气体和载气等离子体化。保护膜42的材料、膜厚等制造条件如前述那样。由此，包括介电体膜41和保护膜42的绝缘膜4形成于层叠体3上。

在步骤S8中，如图4H所示，分别在介电体膜41和保护膜42(即绝缘膜4)的四角附近形成接触孔4a～4d。在此，设置出如下平面图案：在俯视情况下，在保护膜42的上表面的四角分别具有与接触孔4a～4d相同的大小和形状的开口，将该平面图案用作掩模，对介电体膜41和保护膜42进行干蚀刻。由此，在介电体膜41和保护膜42的四角附近形成通过第2缓冲层33的开口到达活性层32的4个俯视呈三角形形状的接触孔4a～4d。与此同时，将保护膜42的外缘去除。

在步骤S9中，如图4I所示，分别在保护膜42的上表面的四角附近形成电极6a～6d。在此，通过镀法、蒸镀、溅射等将导电性材料填充至接触孔4a～4d内并且在保护膜42的上表面上形成图案，由此，能够形成分别通过接触孔4a～4d连接于活性层32的电极6a～6d。此外，电极6a、6b在X轴方向上相对，电极6c、6d在Y轴方向上相对。电极6a～6d的材料、形状、大小等制造条件如前述那样。由此，霍尔元件1的制造完成。

图5表示通过使用InAs形成的活性层32的晶体构造。InAs由于晶体构造的各向异性而沿特定的方向外延生长。因此，InAs的晶体在该特定方向(图中的空心箭头的方向)不易出现晶界，在正交的方向(图中的涂黑箭头的方向)出现较多的晶界。在晶体中移动的载流子在晶粒界面散射，由此，活性层32的迁移率在特定方向上相对较大且在正交的方向(正交方向)上相对较小，由此产生迁移率的各向异性。

作为一例，在GaAs基板(基板2)上，通过MBE法依次层叠膜厚530nm的AlGaAsSb缓冲层(第1缓冲层31)、膜厚52nm的InAs活性层(活性层32)、膜厚53nm的AlGaAsSb缓冲层(第2缓冲层33)和膜厚7nm的GaAs保护层来制造霍尔元件1，对样品数量约2000的霍尔元件1分别测定了特定方向的迁移率和正交方向的迁移率。特定方向的迁移率的平均值为21413.5cm²/Vs，正交方向的迁移率的平均值为20860.3cm²/Vs，迁移率的各向异性为2.6％。这样，在InAs的情况下，迁移率的各向异性典型地为～2％。

在本实施方式的霍尔元件1中，例如，以使上述的特定方向与X轴方向一致且使正交的方向与Y轴方向一致的方式来确定活性层32的晶体方位。若将电极6a～6d(接触孔4a～4d或接触区域3a～3d)的配置和形状设计为关于X轴方向和Y轴方向对称，则由于迁移率的各向异性，而在向输入用的电极6a、6b输入驱动电压且自输出用的电极6c、6d对霍尔电动势进行检测时的灵敏度(也称为in方向的灵敏度)与反过来向输出用的电极6c、6d输入驱动电压且自输入用的电极6a、6b对霍尔电动势进行检测时的灵敏度(称为out方向的灵敏度)之间产生各向异性。此外，灵敏度是霍尔电动势与驱动电压的比，与活性层32内的载流子的迁移率成比例。该灵敏度的各向异性会在斩波动作中对霍尔输出(霍尔电动势)进行处理时成为噪声的原因。

例如在如元件主体(即活性层32)俯视呈希腊十字(GC)形状的情况那样在活性层32内流动的电流的路径的宽度在电极的分离方向上大致一定的情况下，对电流路径的长度和宽度即电极6a～6d和活性层32接触的接触区域3a～3d(接触孔4a～4d的内侧的区域)的分离距离和相对宽度进行调整，由此，能够抵消或抑制伴随着活性层32的迁移率的各向异性的in方向与out方向之间的灵敏度的各向异性。此外，也可以是，接触区域3a～3d的分离距离以该接触区域3a～3d的中心间距离代替。也可以是，相对宽度是彼此相对的电极6a、6b或电极6c、6d与活性层32接触的接触区域3a、3b或接触区域3c、3d(或者接触孔4a、4b或接触孔4c、4d)的彼此相对的一边的宽度，也可以是相对于两个电极6a、6b或两个电极6c、6d相对的方向正交的方向上的宽度。

例如，在in方向的灵敏度比out方向的灵敏度大的情况下，将in方向的两个电极6a、6b与活性层32接触的接触区域3a、3b的分离距离设定得相对较大(和/或将相对宽度设定得较小)，将out方向的两个电极6c、6d与活性层32接触的接触区域3c、3d的分离距离设定得相对较小(和/或将相对宽度设定得较大)，由此，能够抵消或抑制灵敏度的各向异性。

在本实施方式的霍尔元件1中，活性层32具有俯视呈正方形形状或大致正方形形状，在其四角附近配置有与电极6a～6d接触的接触区域3a～3d。因此，电极6a、6b之间的电流路径的宽度在该电极6a、6b的分离方向上不为一定，电流例如自接触区域3a、3b的一方流出而向相反的对角线方向(接触区域3c、3d相对的方向)扩展，超过活性层32的中心而变窄，并且向另一方的电极流入。因此，为了在霍尔元件1中抑制灵敏度的各向异性，不仅需要考虑电流路径的长度和宽度即接触区域3a～3d(接触孔4a～4d的内侧的区域)的分离距离和相对宽度，还需要进一步考虑电流路径的扩展。

图6表示霍尔元件1的活性层32的上表面的状态、虚拟GC形状以及其尺寸参数。此外，接触孔4a～4d分别位于活性层32的四角附近，分别在该接触孔4a～4d的内侧配置接触区域3a～3d。可以是，接触孔4a～4d的大小和接触区域3a～3d的大小不一定相等，可以是，在位于接触孔4a～4d的内侧且位于接触区域3a～3d的外侧的三角框状的区域形成保护膜42。因此，考虑自电极6a～6d向活性层32流出电流或向电极6a～6d流入的接触区域3a～3d的形状和配置，但由于保护膜42的膜厚通常足够小，因此也可以改为考虑接触孔4a～4d的形状和配置。

根据接触区域3a～3d的形状和配置来确定图中点线所示的虚拟GC形状。在此，与输入方向有关的形状因子Gin由如下内容来确定：输入用的电极6a、6b连接于活性层32的两个接触区域3a、3b的X轴方向上的分离距离Lin、该两个接触区域3a、3b相对的宽度Win、以及该两个接触区域3a、3b之间的区域的向Y轴方向的扩展。在此，两个接触区域3a、3b之间的区域的向Y轴方向的扩展能够通过例如两个接触区域3c、3d的分离距离Lout来提供。因此，使电极6a、6b之间的电流路径由具有长度Lin和宽度(Win+Lout)/2的矩形形状的假设路径表示。由此，提供与输入方向有关的形状因子Gin＝2Lin/(Win+Lout)。

另一方面，与输出方向有关的形状因子Gout由如下内容来确定：输出用的电极6c、6d连接于活性层32的两个接触区域3c、3d的Y轴方向上的分离距离Lout、该两个接触区域3c、3d相对的宽度Wout、以及该两个接触区域3c、3d之间的区域的向X轴方向的扩展。在此，两个接触区域3c、3d之间的区域的向X轴方向的扩展能够通过例如两个接触区域3a、3b的分离距离Lin来提供。因此，使电极6c、6d之间的电流路径由具有长度Lout和宽度(Wout+Lin)/2的矩形形状的假设路径表示。由此，提供与输出方向有关的形状因子Gout＝2Lout/(Wout+Lin)。

此外，也可以是，对于两个接触区域3a、3b之间的区域的向Y轴方向的扩展，表示在两个接触区域3a、3b之间于活性层32内流动的电流的路径的扩展，因此不限于两个接触区域3c、3d的分离距离Lout，而以接触区域3a、3c或接触区域3a、3d的分离距离或者活性层32的一边的长度来提供。另外，也可以是，对于两个接触区域3c、3d之间的区域的向X轴方向的扩展，表示在两个接触区域3c、3d之间于活性层32内流动的电流的路径的扩展，因此不限于两个接触区域3a、3b的分离距离Lin，而以接触区域3a、3c或接触区域3b、3c的分离距离或者活性层32的一边的长度来提供。

在本实施方式的霍尔元件1中，基于虚拟GC形状，根据活性层32在X轴方向(in方向)和Y轴方向(out方向)上的迁移率之差(也称为迁移率的各向异性)，来确定与输入方向和输出方向有关的形状因子Gin、Gout之比(形状因子比)Gin/Gout。形状因子比Gin/Gout能够通过对Lin、Win、Lout、Wout中的至少1者进行增减来调整。由此，抵消或抑制伴随着活性层32的迁移率的各向异性的in方向与out方向之间的灵敏度的各向异性。特别是，在如本实施方式的霍尔元件1那样活性层32内的晶粒界面的排列朝向Y轴方向(out方向)的情况下，通过使形状因子比Gin/Gout大于1，能够抑制或抵消灵敏度各向异性。

图7A表示形状因子比Gin/Gout的变化的一例。作为一例，设成了Lin＝150μm、Win＝Wout＝30μm。通过使Lout自120μm增大至180μm，从而形状因子比Gin/Gout自约1.5减少至约0.7，并且使斜率平缓。此外，在代替Lout而增大了Lin的情况下，形状因子比Gin/Gout呈现图示的走势的倒数状的走势。

图7B表示形状因子比Gin/Gout的变化的另一例。作为一例，设成了Lin＝Lout＝150μm、Win＝30μm。通过使Wout自24μm增大至36μm，从而形状因子比Gin/Gout自约0.968大致线性地增大至约1.032。此外，在代替Wout而增大了Win的情况下，形状因子比Gin/Gout呈现图示的走势的倒数状的走势。

图8A表示恒压灵敏度的各向异性相对于形状因子比Gin/Gout的模拟结果和测定结果，图8B表示采用的接触区域3a～3d的形状。恒压灵敏度的各向异性确定为：在对输入用的电极6a、6b施加了一定的驱动电压时自输出用的电极6c、6d检测到的霍尔输出与在对输出用的电极6c、6d施加了相同强度的驱动电压时自输入用的电极6a、6b检测到的霍尔输出之比。作为接触区域3a～3d的形状，采用了大致四分圆(图案1和图案2)、直角三角形(图案3)、风筝形(图案4)和楔形(图案5)。此外，关于各图案1～5，如图8C所示使Lin、Win的值固定而改变Lout、Wout的值，由此，提供形状因子比Gin/Gout，并通过基于有限元法的模拟(在本例中使用了FreeFEM++)来计算出灵敏度的各向异性。另外，对图案1～2测定了灵敏度的各向异性。

对于灵敏度各向异性，关于图案1为，在Gin/Gout＝1.010～1.020的范围内为0.5％～－0.5％，关于图案2为，在Gin/Gout＝1.002～1.022的范围内为0.5％～－0.5％，关于图案3为，在Gin/Gout＝1.020～1.042的范围内为0.5％～－0.5％，关于图案4为，在Gin/Gout＝1.016～1.036的范围内为0.5％～－0.5％，关于图案5为，在Gin/Gout＝1.020～1.040的范围内为0.5％～－0.5％。测定值在Gin/Gout＝1.04～1.06的范围内为0.32％～－0.12％。模拟的结果和测定值不存在矛盾，由此可知模拟高精度地再现了霍尔元件1的灵敏度各向异性。

作为一例，灵敏度各向异性的容许范围能够基于典型的霍尔传感器的噪声等级来确定。霍尔元件1具有典型的灵敏度0.8mV/V/mT，相对于在常温下以典型的磁场强度30mT和驱动电压0.5V来使用的情况下的霍尔输出的灵敏度各向异性处在与典型的霍尔传感器的噪声等级(～60μVrms)为相同等级的范围即±0.5％。根据图8A所示的模拟的结果，在活性层32内的晶粒界面的排列朝向Y轴方向(out方向)的情况下，能够在形状因子比Gin/Gout＝1.002～1.042的范围内将灵敏度各向异性抑制在容许范围内。

图9表示实施例的霍尔元件1和比较例的霍尔元件的灵敏度各向异性的测定结果。在实施例的霍尔元件1中，采用了图案1来作为接触区域3a～3d的形状，设成了Lin＝182.24μm、Win＝17.5μm、Lout＝181.04μm、Wout＝17.9μm，确定了形状因子比Gin/Gout＝1.015。灵敏度各向异性的测定结果足够小为0.1％，在容许范围内。在比较例的霍尔元件1中，采用了图案2来作为接触区域3a～3d的形状，设成了Lin＝172.67μm、Win＝7.07μm、Lout＝172.67μm、Wout＝7.07μm，确定了形状因子比Gin/Gout＝1.0。灵敏度各向异性的测定结果为1.6％，大幅超过了容许范围。

图10表示霍尔元件1的灵敏度各向异性的模拟结果。在模拟的霍尔元件1中，对于3个样品，分别采用了图案2、图案1、图案3来作为接触区域3a～3d的形状。在样品1中，设成了Lin＝194.2μm、Win＝7.5μm、Lout＝194.1μm、Wout＝7.9μm，确定了形状因子比Gin/Gout＝1.003，在样品2中，设成了Lin＝182.2μm、Win＝17.5μm、Lout＝180.8μm、Wout＝18.3μm，确定了形状因子比Gin/Gout＝1.019，在样品3中，设成了Lin＝172.7μm、Win＝29.5μm、Lout＝169.6μm、Wout＝30.7μm，确定了形状因子比Gin/Gout＝1.040。对于灵敏度各向异性的模拟结果，样品1～样品3分别为0.5％、0.0％、－0.5％，均在容许范围内。

根据上述的测定结果和模拟结果可知，能够在形状因子比Gin/Gout＝1.002～1.042的范围内将灵敏度各向异性抑制在容许范围内。

本实施方式的霍尔元件1具备：基板2；层叠体3，其包括在基板2上形成二维电子气膜的活性层32、相对于该活性层32分别在下侧和上侧层叠的第1缓冲层31和第2缓冲层33；绝缘膜4，其形成于层叠体3上；以及4个电极6a～6d，该4个电极6a～6d分别通过设于绝缘膜4的接触孔4a～4d连接于活性层32，包括在X轴方向上相对的两个电极6a、6b和在Y轴方向上相对的两个电极6c、6d，由设于绝缘膜4的接触孔4a～4d中的、将两个电极6a、6b连接于活性层32的接触区域3a、3b的分离距离(Lin)、该接触区域3a、3b相对的宽度(Win)、以及该接触区域3a、3b之间的区域的向Y轴方向的扩展确定的形状因子(Gin)与由将两个电极6c、6d连接于活性层32的两个接触区域3c、3d的分离距离(Lout)、该两个接触区域3c、3d相对的宽度(Wout)、以及该两个接触区域3c、3d之间的区域的向X轴方向的扩展确定的第2形状因子(Gout)之比(Gin/Gout)根据活性层32在X轴方向和Y轴方向上的迁移率之差来确定。使第1形状因子(Gin)与第2形状因子(Gout)之比根据活性层32在X轴方向和Y轴方向上的迁移率之差来确定，由此，能够抑制或抵消活性层32的迁移率之差所引起的灵敏度的in方向与out方向之间的各向异性，能够避免噪声的产生。

本实施方式的霍尔传感器10具备霍尔元件1，以高SN比来对进入该活性层32的磁场的强度进行检测。

本实施方式的霍尔元件1的制造方法具备如下阶段：在基板2上形成层叠体3的阶段，该层叠体3包括形成二维电子气膜的活性层32、相对于活性层32分别在下侧和上侧层叠的第1缓冲层31和第2缓冲层33；在层叠体3上形成绝缘膜4的阶段；在绝缘膜4形成接触孔4a～4d的阶段；以及形成4个电极6a～6d的阶段，该4个电极6a～6d为分别通过设于绝缘膜4的接触孔4a～4d而连接于活性层32的4个电极6a～6d，包括在X轴方向上相对的两个电极6a、6b和在Y轴方向上相对的两个电极6c、6d，由设于绝缘膜4的接触孔4a～4d中的、将两个电极6a、6b连接于活性层32的两个接触孔4a、4b的分离距离(Lin)、两个接触孔4a、4b相对的宽度(Win)、以及两个接触孔4a、4b之间的区域的向Y轴方向的扩展确定的第1形状因子(Gin)与由将两个电极6c、6d连接于活性层32的两个接触孔4c、4d的分离距离(Lout)、两个接触孔4c、4d相对的宽度(Wout)、以及两个接触孔4c、4d之间的区域的向X轴方向的扩展确定的第2形状因子(Gout)之比(Gin/Gout)根据活性层32在X轴方向和Y轴方向上的迁移率之差来确定。使第1形状因子(Gin)与第2形状因子(Gout)之比根据活性层32在X轴方向和Y轴方向上的迁移率之差来确定，由此，能够抑制或抵消活性层32的迁移率之差所引起的灵敏度的in方向与out方向之间的各向异性，能够避免噪声的产生。

以上使用实施方式对本发明进行了说明，但本发明的技术范围并不限定于上述实施方式所记载的范围。对于本领域技术人员而言显而易见的是，能够对上述实施方式施加各种变更或改良。根据权利要求的记载显而易见的是，施加了这种变更或改良的方式也能包含于本发明的技术范围。

权利要求、说明书和附图中示出的装置、系统、程序和方法中的动作、次序、步骤和阶段等各处理的执行顺序只要没有特别明示为“以前”、“之前”等，或者只要不在后面的处理中使用前面的处理的输出，就能以任意的顺序来实现。关于权利要求、说明书和附图中的动作流程，即使为了方便而使用“首先，”、“接下来，”等进行说明，也并不意味着必须按照该顺序来实施。

Claims (10)

1.一种霍尔元件，其中，

该霍尔元件具备：

基板；

层叠体，其包括在所述基板上形成二维电子气膜的活性层、以及相对于该活性层分别在下侧和上侧层叠的第1缓冲层和第2缓冲层；

绝缘膜，其形成于所述层叠体上；以及

4个电极，其通过设于所述绝缘膜的开口而分别连接于所述活性层，包括在二维面内的第1方向上相对的两个第1电极和在与所述第1方向交叉的第2方向上相对的两个第2电极，

由设于所述绝缘膜的开口中的、将所述两个第1电极连接于所述活性层的两个第1开口的分离距离(Lin)、所述两个第1开口相对的宽度(Win)、以及所述两个第1开口之间的区域的向所述第2方向的扩展确定的第1形状因子(Gin)与由将所述两个第2电极连接于所述活性层的两个第2开口的分离距离(Lout)、所述两个第2开口相对的宽度(Wout)、以及所述两个第2开口之间的区域的向所述第1方向的扩展确定的第2形状因子(Gout)之比(Gin/Gout)根据所述活性层在所述第1方向和所述第2方向上的迁移率之差来确定。

2.根据权利要求1所述的霍尔元件，其中，

所述两个第1开口之间的区域的向所述第2方向的扩展由所述两个第2开口的分离距离(Lout)来提供，所述两个第2开口之间的区域的向所述第1方向的扩展由所述两个第1开口的分离距离(Lin)来提供。

3.根据权利要求2所述的霍尔元件，其中，

所述第1形状因子以Gin＝2Lin/(Win+Lout)来提供，所述第2形状因子以Gout＝2Lout/(Wout+Lin)来提供，

在所述活性层内的晶粒界面的排列朝向所述第2方向的情况下，为Gin/Gout＝1.002～1.042。

4.根据权利要求1所述的霍尔元件，其中，

在所述活性层内的晶粒界面的排列朝向所述第2方向的情况下，使所述比(Gin/Gout)大于1。

5.根据权利要求1所述的霍尔元件，其中，

与所述4个电极中的至少一者对应的开口具有使一边朝向相对的开口的形状。

6.根据权利要求5所述的霍尔元件，其中，

所述对应的开口具有相对于将该开口和所述相对的开口连结的中心线对称的形状。

7.根据权利要求1所述的霍尔元件，其中，

所述4个电极中的至少一个电极从与所述电极对应的开口朝向与所述电极相对的另一电极而在所述绝缘膜上延伸设置。

8.根据权利要求1所述的霍尔元件，其中，

所述活性层含有InAs，所述第1缓冲层和所述第2缓冲层中的至少一者含有AlGaAsSb。

9.一种霍尔传感器，其中，

该霍尔传感器具备权利要求1所述的霍尔元件，对进入所述霍尔元件的所述活性层的磁场的强度进行检测。

10.一种霍尔元件的制造方法，其中，

该霍尔元件的制造方法具备如下阶段：

在基板上形成层叠体的阶段，该层叠体包括形成二维电子气膜的活性层、以及相对于该活性层分别在下侧和上侧层叠的第1缓冲层和第2缓冲层；

在所述层叠体上形成绝缘膜的阶段；

在所述绝缘膜形成开口的阶段；以及

形成4个电极的阶段，该4个电极分别通过设于所述绝缘膜的开口而连接于所述活性层，包括在二维面内的第1方向上相对的两个第1电极和在与所述第1方向交叉的第2方向上相对的两个第2电极，

由设于所述绝缘膜的开口中的、将所述两个第1电极连接于所述活性层的两个第1开口的分离距离(Lin)、所述两个第1开口相对的宽度(Win)、以及所述两个第1开口之间的区域的向所述第2方向的扩展确定的第1形状因子(Gin)与由将所述两个第2电极连接于所述活性层的两个第2开口的分离距离(Lout)、所述两个第2开口相对的宽度(Wout)、以及所述两个第2开口之间的区域的向所述第1方向的扩展确定的第2形状因子(Gout)之比(Gin/Gout)根据所述活性层在所述第1方向和所述第2方向上的迁移率之差来确定。