JP7015087B2 - ホール素子 - Google Patents

ホール素子 Download PDF

Info

Publication number
JP7015087B2
JP7015087B2 JP2017058194A JP2017058194A JP7015087B2 JP 7015087 B2 JP7015087 B2 JP 7015087B2 JP 2017058194 A JP2017058194 A JP 2017058194A JP 2017058194 A JP2017058194 A JP 2017058194A JP 7015087 B2 JP7015087 B2 JP 7015087B2
Authority
JP
Japan
Prior art keywords
contact
electrode
ball
portions
magnetically sensitive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017058194A
Other languages
English (en)
Other versions
JP2018160631A (ja
Inventor
智也 小路
剛 赤木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asahi Kasei EMD Corp
Original Assignee
Asahi Kasei EMD Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Kasei EMD Corp filed Critical Asahi Kasei EMD Corp
Priority to JP2017058194A priority Critical patent/JP7015087B2/ja
Priority to US15/928,390 priority patent/US10333057B2/en
Priority to CN201820402838.7U priority patent/CN208315610U/zh
Publication of JP2018160631A publication Critical patent/JP2018160631A/ja
Application granted granted Critical
Publication of JP7015087B2 publication Critical patent/JP7015087B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/07—Hall effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/101—Semiconductor Hall-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/80—Constructional details
    • H10N52/85—Magnetic active materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N59/00—Integrated devices, or assemblies of multiple devices, comprising at least one galvanomagnetic or Hall-effect element covered by groups H10N50/00 - H10N52/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/01—Manufacture or treatment

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Hall/Mr Elements (AREA)

Description

本発明は、ホール素子に関する。
従来、感磁部と電極パッドとを接続するためのコンタクトを有するホール素子が知られている（例えば、特許文献１、特許文献２参照。）。
特開昭６０－１７５４７１号公報 特開昭６２－１２９７４号公報
従来のホール素子にあっては、コンタクト下端において電流が集中する。そのため、温度環境の変化等によって、ホール素子本体の周囲を覆うモールド樹脂に変形等が生じると、この変形によりホール素子本体に応力変動が生じ、局所的な伝導率の変化が生じる可能性がある。特に電流が集中するコンタクトの周囲近傍において応力変動が生じた場合には、ホール出力のオフセット電圧に変動が生じる可能性があり、結果的にホール出力電圧にばらつきが生じることになる。
そこで、本発明は、従来の未解決の問題に着目してなされたものであり、温度環境の変化等による応力変動によって生じるホール出力電圧の変動を抑制することの可能なホール素子を提供することを目的としている。
上記目的を達成するために、本発明の一態様に係るホール素子は、基板と、当該基板上に形成された感磁部と、当該感磁部上に形成された絶縁膜と、前記絶縁膜上に形成され且つ前記絶縁膜を貫通して前記感磁部と電気的に接続された四つの導電部と、当該導電部に電気的に接続されたボール部と、を備え、前記四つの導電部は、それぞれ前記絶縁膜上に形成される電極部と、前記絶縁膜を貫通して前記電極部と前記感磁部とを電気的に接続するコンタクト部と、を有し、前記電極部は、前記コンタクト部を基点として他の導電部から離れる方向よりも他の導電部に近づく方向に大きく延長するように形成され、複数の前記コンタクト部のそれぞれの外周面は、上面視で、前記感磁部の外周で囲まれる領域の内側に位置し、前記コンタクト部のそれぞれは、前記コンタクト部の外周面のうち前記感磁部に突き当たる領域であり且つ前記コンタクト部に接続される前記電極部が前記大きく延長する側である内側領域に丸みを有する扇形形状であり、さらに、前記四つのコンタクト部に囲まれた領域により形成される四角形の同一の対角線上に位置する他の前記コンタクト部との距離が最も短くなる部分が前記扇形形状の丸みを有する部分に位置しており、前記ボール部は、前記電極部の上面であって、上面視で、前記内側領域における、前記他の前記コンタクト部との距離が最も短くなる部分と重なる位置に、前記ボール部が配置されていることを特徴としている。
本発明の一態様によれば、温度環境の変化等に伴う応力変動がボール部によって抑制されるため、応力変動に起因するホール出力電圧の変動を抑制し、ホール出力電圧のばらつきを抑制することができる。
本発明の一実施形態に係るホール素子の一例を示す上面図である。 図１ＡのＡ－Ａ′断面図である。 図１ＡのＢ－Ｂ′断面図である。 図１Ｂの電極部部分の拡大図である。 ホールセンサの一例を示す上面図である。 ホールセンサの断面の一例を示す概略図である。 ホール素子の製造工程を説明するための断面図の一例である。 ホール素子の製造工程を説明するための断面図の一例である。 ホール素子の製造工程を説明するための断面図の一例である。 ホール素子の製造工程を説明するための断面図の一例である。 ホール素子の製造工程を説明するための断面図の一例である。 ホール素子の製造工程を説明するための断面図の一例である。 ホール素子の製造工程を説明するための断面図の一例である。
以下の詳細な説明では、本発明の実施形態の完全な理解を提供するように多くの特定の具体的な構成について記載されている。しかしながら、このような特定の具体的な構成に限定されることなく他の実施態様が実施できることは明らかである。また、以下の実施形態は、特許請求の範囲に係る発明を限定するものではなく、実施形態で説明されている特徴的な構成の組み合わせの全てを含むものである。
以下、図面を参照して、本発明の一実施形態を説明する。以下の図面の記載において、同一部分には同一符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なる。
［実施形態］
図１Ａは、本発明の一実施形態に係るホール素子１００の一例を示す上面図である。図１Ｂは、図１ＡのＡ－Ａ′断面の断面図を示す。図１Ｃは、図１ＡのＢ－Ｂ′断面の断面図を示す。
本発明の一実施形態に係るホール素子１００は、基板１０、感磁部２０、電極部３１～電極部３４、絶縁膜４０、コンタクト部５１～コンタクト部５４、及びボール部６１～ボール部６４を備える。感磁部２０は、導電層２１及び表面層２２を備える。電極部３１～電極部３４及びコンタクト部５１～コンタクト部５４は、導電部を構成する。
基板１０は、Ｓｉや化合物半導体等の半導体基板である。本発明の一実施形態に係る基板１０は、例えばＧａＡｓ基板である。基板（ＧａＡｓ基板）１０の抵抗率は１．０×１０５Ω・ｃｍ以上である。基板１０の抵抗率の上限は１．０×１０９Ω・ｃｍ以下であってよい。基板１０は、例えば略正方形の平面形状を有する。なお、基板１０の平面形状は略正方形に限るものではなく任意に設定可能であり、例えば、感磁部２０の平面形状と相似した、感磁部２０よりも大きい平面形状を有する。
感磁部２０は、基板１０上に形成される。感磁部２０は、基板１０上であり一部が基板１０に埋まって形成されていてもよい。感磁部２０は、略正方形の平面形状を有する。
感磁部２０は、基板１０よりも低抵抗の層である。感磁部２０は、例えばＧａＡｓ、ＩｎＳｂ及びＩｎＡｓ等の化合物半導体で形成される。本発明の一実施形態に係る感磁部２０は、ＧａＡｓで形成される。また、感磁部２０は、基板１０にＳｉ、Ｓｎ、Ｓ、Ｓｅ、Ｔｅ、Ｇｅ及びＣ等の不純物を注入し、加熱することにより活性化されてもよい。また、感磁部２０は、少なくとも１つの角が丸みを帯びた平面形状を有していてもよい。感磁部２０の端部では、ホール素子１００に流れる電流が集中する場合がある。感磁部２０の平面形状が丸みを有することにより、感磁部２０の端部における電流集中が緩和される。なお、感磁部２０を基板１０上に段差状（メサ状）に形成する際にこの効果は顕著となる。特に感磁部２０の角部が感磁部２０の厚みに対して１０％以上の曲率半径を有することにより、感磁部２０の端部での電流集中を緩和することができる点で好ましい。また、感磁部２０の厚みに対して１００００％以下の曲率半径を有することにより、ホール素子１００の出力電圧の揺らぎを抑制できる点で好ましい。これは、感磁部２０の側面ではダングリングボンドの一番小さな面（例えば、（１００）面）以外の面の露出を減らすことができ、キャリアの表面再結合が生じにくくなることによると推測される。
感磁部２０は、略正方形に限るものではない。四つのコンタクト部５１～コンタクト部５４に囲まれた領域全てが感磁部２０に含まれていればよい。
感磁部２０を略正方形、あるいは四つのコンタクト部５１～コンタクト部５４に囲まれた領域全てが感磁部２０に含まれる形状とすることにより、電流集中を生じにくい形状とすることができる。また、基板１０に対する感磁部２０の面積を最大限大きくすることができる。これにより１／ｆノイズを抑制することができ、また、ホール素子１００の出力特性の変動を抑制することができる点で好ましい。
四つのコンタクト部に囲まれた領域全てが感磁部２０に含まれていれば、感磁部２０はこの四つのコンタクト部に囲まれた領域の外側に広がっていてもよい。例えば、感磁部２０の縁部は直線でなくともよく、また、感磁部２０の縁部に切欠き等が形成されていてもよい。これに対して、感磁部２０の縁部に形成された切欠きが比較的大きく、四つのコンタクト部５１～コンタクト部５４に囲まれた領域全てが感磁部２０に含まれない形状（いわゆる十字型の形状）となる場合、切欠きの近傍（即ち、十字の交点部分）で電流集中が生じやすくなる。そのため、１／ｆノイズが大きくなる場合がある。
四つのコンタクト部５１～コンタクト部５４に囲まれた領域は、次のように決めることができる。まず、感磁部２０の上面視における重心を、感磁部２０の中心とする。次に、感磁部２０の中心と各コンタクト部５１～コンタクト部５４との間の距離が最小となる点を各コンタクト部５１～コンタクト部５４に描く。そして、これらの点間を結んで形成される領域を四つのコンタクト部５１～コンタクト部５４に囲まれた領域とする。なお、感磁部２０の中心との間の距離が最小となる点が各コンタクト部に複数ある場合には、これら全ての点を結んだ領域を四つのコンタクト部５１～コンタクト部５４に囲まれた領域とする。また、入出力いずれにも用いられないコンタクト部が存在する場合、当該コンタクト部は考慮せずには上述の領域を決めるものとしてよい。
導電層２１は、基板１０上に形成される。本発明の一実施形態に係る導電層２１は、ｎ型ＧａＡｓである。導電層２１の膜厚は特に限定されない。本発明の一実施形態に係る導電層２１の膜厚は、５０ｎｍ以上２０００ｎｍ以下である。導電層２１の膜厚は、１００ｎｍ以上１０００ｎｍ以下であってもよい。
表面層２２は、導電層２１上に導電性の材料で形成される。表面層２２は、導電層２１よりも導電性の低いＧａＡｓ層、ＡｌＧａＡｓ又はＡｌＡｓ等の高抵抗な結晶からなる。本発明の一実施形態に係る表面層２２の膜厚は、１５０ｎｍ以上である。表面層２２の膜厚は、２００ｎｍ以上であってもよい。表面層２２の膜厚の上限は、８００ｎｍ以下であっても、６００ｎｍ以下であってもよい。なお、感磁部２０には、表面層２２が形成されなくてもよい。
絶縁膜４０は、感磁部２０の上面及び感磁部２０の側面を覆うように形成される。本発明の一実施形態に係る絶縁膜４０は、表面層２２全体と、導電層２１及び表面層２２の積層体の側面全体とを覆い、基板１０の上面と接するように形成される。
絶縁膜４０には、コンタクト用の開口部４０ａが設けられている。絶縁膜４０の厚みは、例えば１００ｎｍ以上であるがこれに限るものではない。絶縁膜４０は、例えば、シリコン窒化膜（Ｓｉ３Ｎ４膜）、シリコン酸化膜（ＳｉＯ２膜）、アルミナ膜（Ａｌ２Ｏ３）、ポリイミド膜及びこれらの膜の少なくとも１つを積層した多層膜である。なお、図１Ａに示す上面図では、簡略化のため絶縁膜４０を省略している。
電極部３１～電極部３４は、絶縁膜４０上に形成される。例えば、電極部３１及び電極部３２は、感磁部２０に電流を流すための入力用の電極部であり、電極部３３及び電極部３４は、感磁部２０のホール電圧を検出するための出力用の電極部である。ここでは、電極部３１及び電極部３２を入力用の電極部として説明し、電極部３３及び電極部３４を出力用の電極部として説明するが、入力用の電極部と出力用の電極部とを入れ替えてもよい。また、入力用の電極部と出力用の電極部とを逐次入れ替えることにより、ホール素子１００をスピニングカレント動作させるようにしてもよい。なお、ホール素子１００は電極部３１～電極部３４の他に電極部を備えていてもよい。
電極部３１～電極部３４は、絶縁膜４０に設けられた開口部４０ａを通じてコンタクト部５１～コンタクト部５４を介して感磁部２０と電気的に接続される。電極部３１～電極部３４は、金属、ポリシリコン等の導電性材料により形成される。本発明の一実施形態に係る電極部３１～電極部３４は、金を主成分として含有する。
電極部３１～電極部３４は、それぞれ、上面視で対応するコンタクト部５１～コンタクト部５４上に形成される。後述のようにコンタクト部５１～コンタクト部５４は略正方形の頂点となる位置に配置されるため、コンタクト部５１～コンタクト部５４上に配置される電極部３１～電極部３４も、略正方形の頂点となる位置に配置されることになる。
また、電極部３１～電極部３４は、それぞれ対応するコンタクト部５１～コンタクト部５４を基点として見た場合に対角線上の対向する電極部に近づく方向及び両隣の電極部のそれぞれに近づく方向に延出して形成される。本発明の一実施形態に係る電極部３１～電極部３４は、例えば略正方形の平面形状を有し、電極部３１～電極部３４の角部と感磁部２０の角部とがそれぞれ相似な形状を有している。さらに、電極部３１～電極部３４の各辺と感磁部２０の各辺とが平行となるように配置される。また、電極部３１～電極部３４それぞれの外周は、上面視で、感磁部２０の外周で囲まれる領域の内側に位置する。電極部３１～電極部３４の大きさについては後述する。
ここで、感磁部２０の上部に電極部３１～電極部３４が形成される場合、感磁部２０は、少なくとも１つの角が丸みを帯びていることで、チッピングの影響を抑制することができる。
すなわち、基板１０を個片化する際にダイシングを行うが、基板１０の外周部と感磁部２０の外周部の間に電極部３１～電極部３４が配置されていない場合、チッピングにより感磁部２０が欠け、当該欠けを原因とした電流集中を生じる場合がある。特に、感磁部２０の角が丸みを帯びていない場合、絶縁膜４０からの応力やダイシング時の応力が感磁部の角へ集中し、亀裂の起点となる場合がある。感磁部２０の少なくとも１つの角が丸みを帯びている場合、上記応力等を緩和し、チッピングによる感磁部２０の端の欠けを抑制することで、電流集中を緩和することができる。
なお、本発明の一実施形態に係る電極部３１～電極部３４は、同一の平面形状を有するが異なる平面形状を有してもよい。例えば、入力用の電極部と出力用の電極部とをそれぞれ異なる平面形状としてもよい。
また、本発明の一実施形態に係る電極部３１～電極部３４は上面視で感磁部２０の領域内に形成されているが、これらの電極部の少なくとも一部が上面視で感磁部２０の領域の外側まで延出していてもよい。なお、上面視で感磁部２０の領域内に電極部３１～電極部３４が形成されていると、ホール素子１００の出力電圧の揺らぎを小さくできる点で好ましい。これは、感磁部２０と電極部３１～電極部３４との熱膨張係数の差による応力が感磁部２０にかかりにくくなるためである。
コンタクト部５１～コンタクト部５４は、感磁部２０上に形成される。本発明の一実施形態に係るコンタクト部５１～コンタクト部５４は、絶縁膜４０を貫通して、電極部３１～電極部３４と感磁部２０とを電気的に接続する。本発明の一実施形態では、コンタクト部５１～コンタクト部５４は略正方形の頂点となる位置に形成される。なお、コンタクト部５１～コンタクト部５４の配置位置は、略正方形の頂点となる位置に限るものではなく四角形の頂点となる位置であればよい。
コンタクト部５１～コンタクト部５４の上には電極部３１～電極部３４が形成される。
本発明の一実施形態に係るコンタクト部５１～コンタクト部５４は、例えば、電極部３１～電極部３４と同一の材料で形成される。電極部３１～電極部３４及びコンタクト部５１～コンタクト部５４は、導電部として、同一のプロセスにより同時に一体に形成されていてもよい。なお、コンタクト部５１～コンタクト部５４は、電極部３１～電極部３４とは異なる材料で形成されてもよい。
コンタクト部５１～コンタクト部５４は、感磁部２０の平面形状に応じた平面形状を有し、感磁部２０と電極部３１～電極部３４のそれぞれとを電気的に接続可能な大きさに形成される。コンタクト部５１～コンタクト部５４の平面形状は、例えば、感磁部２０の角部部分と相似な略三角形状を有し、コンタクト部５１～コンタクト部５４は、三つの頂点が感磁部２０の頂点の外側の領域と上下方向で対向し、三辺のうちの二辺が感磁部２０の二辺と平行となるように形成される。
また、コンタクト部５１～コンタクト部５４の平面形状は、感磁部２０の外周側に対応する外側領域の少なくとも一部に丸みを有していてもよい。また、コンタクト部５１～コンタクト部５４の平面形状は、感磁部２０の中心側の内側領域に丸みを有していてもよく、例えば全体として扇形を有していてもよい。これにより、コンタクト部５１～コンタクト部５４の端部における電流集中が緩和される。コンタクト部５１～コンタクト部５４の平面形状は、コンタクト部５１～コンタクト部５４の端部における電流集中を緩和できるものであれば、扇形に限らず他の形状であってもよい。なお、ここでいう外側領域とは、コンタクト部５１～コンタクト部５４の外周であって、感磁部２０の外周と対向する領域を指す。一方、内側領域とは、外側領域以外の感磁部２０の中心側の領域を指す。また、四つのコンタクト部５１～コンタクト部５４に囲まれた領域全てが感磁部２０に含まれている場合、特にコンタクト部５１～コンタクト部５４の端部に流れる電流量が多くなるので、顕著に電流集中緩和効果が得られる。
図２は、図１Ｂの電極部３２部分の拡大図である。
ボール部６１～ボール部６４は、電極部３１～電極部３４上に形成される。ボール部６１～ボール部６４は導電性の材料で形成され、電極部３１～電極部３４と電気的に接続される。ボール部６１～ボール部６４は、外部接続用のボンディングワイヤと同一の材料で形成されていてよい。また、ボール部６１～ボール部６４は、実装時等にボンディングワイヤを電極部３１～電極部３４に接合する際に、ボンディングワイヤと電極部３１～電極部３４との接合部分の太さをボンディングワイヤの太さよりも太くし、この太くした電極部３１～電極部３４との接合部分をボール部としてもよく、また、ワイヤバンプ形成方法を用いてボール部６１～ボール部６４のみを電極部３１～電極部３４上に形成するようにしてもよい。ボール部６１～ボール部６４は例えば金ボールである。
ボール部６１は、例えば四つのコンタクト部５１～コンタクト部５４によって囲まれる領域により形成される四角形の対角線上であって、コンタクト部と絶縁膜４０とが接する部分の上部に形成される。
また、ボール部６１は、上記対角線上に位置するコンタクト部５１及びコンタクト部５２間の距離が最小となるコンタクト部５１上の点と、電極部３１とボール部６１との接触面とが上面視で重なる位置に形成される。同様に他のボール部６２～ボール部６４も、互いに対角線上に位置するコンタクト部間の距離が最小となる、対応する電極部３２～電極部３４上の点と、電極部３２～電極部３４とボール部６２～ボール部６４との接触面とが上面視で重なる位置に形成される。
なお、四つのコンタクト部５１～コンタクト部５４によって囲まれた領域は、上述のように定めることができる。上述のように四つのコンタクト部５１～コンタクト部５４によって囲まれた領域を定めた場合、感磁部２０の中心からの距離が最も短い点が各コンタクト部につき１点のみ存在する場合は、「四つのコンタクト部５１～コンタクト部５４に囲まれた領域により形成される四角形」は、四つのコンタクト部５１～コンタクト部５４によって囲まれた領域と一致する。また、感磁部２０の中心からの距離が最も短い点がコンタクト部に複数存在する場合は、一つのコンタクト部につき、複数の点のうちいずれか一点を選択し、各コンタクト部につき１点、計４点を結ぶ線分で囲まれた領域を「四つのコンタクト部５１～コンタクト部５４に囲まれた領域により形成される四角形」と定めるものとする。
また、図１Ａでは、電極部３１～電極部３４の幅とボール部６１～ボール部６４の直径とが略同等であり、電極部３１～電極部３４においてボール部６１～ボール部６４の占める割合が比較的大きいが、ボール部６１～ボール部６４の大きさはこれに限るものではない。ボール部６１～ボール部６４は、互いに対角線上に位置するコンタクト部間の距離が最小となる、対応する電極部３１～電極部３４上の点と、電極部３１～電極部３４とボール部６１～ボール部６４との接触面とが上面視で重なる大きさであればよく、電極部３１～電極部３４からはみ出していてもよい。
電極部３１～電極部３４は、ボール部６１～ボール部６４が電極部３１～電極部３４上に形成されたときに、電極部３１～電極部３４とボール部６１～ボール部６４とを電気的に接続することが可能な大きさであり、且つ面積が最小となる大きさ、又はこの最小となる面積よりも多少大きい面積を有する大きさに設定される。
この電極部３１～電極部３４の大きさは、面積がより小さく、すなわち互いに対向する電極部間の距離がより長くなるように形成されることが好ましい。その理由は、電極部３１～電極部３４の、それぞれ対応するコンタクト部５１～コンタクト部５４を基点として延出した領域は、電極部３１～電極部３４と、絶縁膜４０と感磁部２０との積層構造となり、寄生容量が生じる可能性があるためである。寄生容量はホール素子１００の出力特性に影響を与える。電極部３１～電極部３４の面積が小さくなるようにすること、すなわち、電極部３１～電極部３４の、それぞれ対応するコンタクト部５１～コンタクト部５４を基点として延出した領域が狭くなるようにし、電極部３１～電極部３４と、絶縁膜４０と感磁部２０との積層構造の面積を小さくすることにより、寄生容量を低減することができ、その結果出力特性のばらつきを低減することができる点で好ましい。
なお、ボール部６１～ボール部６４が上記のように配置されていることは、例えばホール素子１００を上面視で目視、光学顕微鏡、または走査型電子顕微鏡（ＳＥＭ）等によって観察した際にコンタクト部５１～コンタクト部５４の少なくとも一つがボール部によって隠れていること、またはホール素子１００の、基板１０、感磁部２０、電極部、絶縁膜４０、コンタクト部を含む断面、例えば図１ＡのＡ－Ａ′の断面を、ＳＥＭによって観察した際にコンタクト部と絶縁膜４０とが接する部分の上部にボール部が形成されていることによって確認することができる。
図３Ａは、本発明の一実施形態に係るホール素子１００を用いたホールセンサ２００の一例を示す上面図である。図３Ｂは、ホールセンサ２００の断面の一例を示す概略図である。
ホールセンサ２００は、ホール素子１００、リード端子２１１～リード端子２１４、保護層２２０、モールド部材２３０、外装めっき層２４０及びボンディングワイヤ２５１～ボンディングワイヤ２５４を備える。なお、ホールセンサ２００の構成は一例であり、これに限るものではない。
ホール素子１００は、ボンディングワイヤ２５１～ボンディングワイヤ２５４によりリード端子２１１～リード端子２１４に接続される。電極部３１は、ボール部６１を介してボンディングワイヤ２５１により、リード端子２１１と電気的に接続される。電極部３２は、ボール部６２を介してボンディングワイヤ２５２により、リード端子２１２と電気的に接続される。電極部３３は、ボール部６３を介してボンディングワイヤ２５３により、リード端子２１３と電気的に接続される。電極部３４は、ボール部６４を介してボンディングワイヤ２５４により、リード端子２１４と電気的に接続される。
ボンディングワイヤ２５１～ボンディングワイヤ２５４は、導電性の材料で形成される。ボンディングワイヤ２５１～ボンディングワイヤ２５４は、例えば金ワイヤを適用することができるが、これに限るものではない。ボンディングワイヤ２５１～ボンディングワイヤ２５４は、モールド部材２３０により覆われている。これにより、ボンディングワイヤ２５１～ボンディングワイヤ２５４が固定される。
なお、電極部３１～電極部３４と、ボンディングワイヤ２５１～ボンディングワイヤ２５４とのそれぞれの間にボール部が設けられていてもよい。ボール部は、導電性の材料で形成される。ボール部は、ボンディングワイヤ２５１～ボンディングワイヤ２５４と同一の材料で形成されてよい。ボール部は、例えば金ボール、またははんだボールである。一例において、ボール部は、上面視で１０μｍ以上、１００μｍ以下の直径を有し、例えば、６０μｍの直径を有する。なお、ボール部が上面視で真円でない場合には、上面視したボール部と同じ面積を有する楕円に近似し、当該楕円の長径を直径としてもよい。また、ボール部の厚みは応力緩和の観点から５μｍ以上であることが好ましい。また、製造容易性の観点からボール部の厚みは１００μｍ以下であることが好ましい。なお、ボール部の厚みとは、ボール部の一番高い部分とボール部が配置された電極部３１～電極部３４との距離である。
ここで、ホールセンサ２００のＸ線撮影にて得られた断面透過図を観察した際に、ボンディングワイヤ２５２をリード端子２１２側からホール素子１００側にたどった場合にボンディングワイヤの太さよりも幅が大きくなった部分をボール部と定義してもよい。
リード端子２１１～リード端子２１４は、外装めっき層２４０を介して外部と電気的に接続される。リード端子２１１～リード端子２１４は、ボンディングワイヤ２５１～ボンディングワイヤ２５４と接続された面と反対側の面とに外装めっき層２４０が形成される。これにより、ホール素子１００は、ホールセンサ２００の外部と電気的に接続される。なお、外装めっき層２４０は、例えばスズ（Ｓｎ）で形成されているが、これに限るものではない。
保護層２２０は、ホール素子１００のボンディングワイヤ２５１～ボンディングワイヤ２５４と接続された面とは反対側の面を覆う。保護層２２０は、例えば基板１０を保護可能な材料であれば限定されない。保護層２２０は、導体、絶縁体、又は半導体の何れか１つからなる膜であってもよく、これらのうち２つ以上を含む膜であってもよい。導体の場合、保護層２２０は、銀ペースト等の導電性樹脂であってよい。絶縁体の場合、保護層２２０は、エポキシ系の熱硬化型樹脂とシリカ（ＳｉＯ２）とを含む絶縁ペースト、窒化ケイ素及び二酸化ケイ素等であってよい。半導体の場合、保護層２２０は、Ｓｉ基板やＧｅ基板等の貼り合わせであってよい。
モールド部材２３０は、ホール素子１００と、ボンディングワイヤ２５１～ボンディングワイヤ２５４と、リード端子２１１～リード端子２１４とをモールドする。モールド部材２３０は、リフロー時の高熱に耐えられる材料で形成される。例えば、モールド部材２３０は、エポキシ系の熱硬化型樹脂で形成される。
ここで、ホールセンサ２００においては、温度環境の変化等によりモールド部材２３０が変形するとその応力変化の影響をホール素子１００は受けやすい。特に、コンタクト部の、対角線上に位置するコンタクト部間の距離が最も短くなる部分、つまり、コンタクト部の内側領域は電流集中が生じやすい。そのため、コンタクト部の内側端部に応力変動が生じると、ピエゾ抵抗効果によって感磁部２０の抵抗が変化する結果、ホール素子１００の出力特性に影響を与え、オフセット電圧の変動等が生じる可能性がある。
本発明の一実施形態に係るホール素子１００は、この電流集中が生じやすいコンタクト部の内側領域と上面視で重なるように、ボール部６１～ボール部６４を形成している。このため、温度環境の変化等に起因してモールド部材２３０の変形等により応力変動が生じたとしても、ボール部６１～ボール部６４によって応力変動がコンタクト部の内側領域に伝達されることが抑制される。そのため、温度環境の変化等に伴うモールド部材２３０の変形等によってモールド部材２３０に応力変動が生じたとしても、ホール素子１００の出力特性が変動することを抑制することができる。さらに、四つのコンタクト部５１～コンタクト部５４に囲まれた領域全てが感磁部２０に含まれている場合、特に、コンタクト部５１～５４の端部に流れる電流量が多くなるため、顕著に応力緩和による出力変動抑制効果が得られる。また、基板１０上に感磁部２０が段差状（メサ状）に形成されている場合、基板１０と感磁部２０との界面近傍にモールド部材２３０等による応力が集中するため、ボール部６１～ボール部６４による応力緩和効果が大きくなり、ホール素子１００の出力特性の変動を抑制できる。
また、ボール部６１～ボール部６４は、リード端子２１１～リード端子２１４と電極部３１～電極部３４とをボンディングワイヤ２５１～ボンディングワイヤ２５４で接続する際に必須のものである。本発明の一実施形態におけるホール素子１００では、このボンディングワイヤ２５１～２５４に電極部３１～３４を接続するためのボール部６１～ボール部６４を、応力変動による影響を低減するための保護用の部材として流用している。そのため、応力変動による影響を低減するための保護用の部材を別途設けるための工程の追加や構成品の追加等を伴うことなく実現することができ、これに伴うコストの増加を抑制しつつ、応力変動による影響を抑制することができる。
［製造方法］
図４Ａ～図４Ｇは、ホール素子１００の製造工程の一例を示す断面図である。なお、ホール素子１００の製造方法は、これに限るものではない。なお、ここでは、コンタクト部５１～コンタクト部５４をコンタクト部５０として説明する。
まず、後に複数個に個片化されて基板１０となる大きな基板を用意する（図４Ａ）。個片化された基板１０の平面形状は、例えば略正方形である。
次に、基板１０上に感磁部２０を形成する（図４Ｂ）。具体的には、基板１０上に導電層２１を形成し、導電層２１上に表面層２２を形成する。感磁部２０の成膜段階では、導電層２１及び表面層２２の平面形状は、基板１０の平面形状と同一であってよい。例えば、感磁部２０は、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ、有機金属気相成長）法やＭＢＥ（分子線エピタキシー）法を用いて、基板１０上に化合物半導体をエピタキシャル成長することにより形成される。
次に、図４Ｃにおいて、感磁部２０を予め定められた平面形状のパターンにエッチングする。これにより、感磁部２０の平面形状が略正方形に形成される。また、感磁部２０の平面形状の角部は、当該エッチング工程により丸められてよい。次に、図４Ｄにおいて、感磁部２０上にコンタクト部５０を形成する。コンタクト部５０は、蒸着やスパッタ等の任意の半導体製造工程を用いて形成される。コンタクト部５０は、感磁部２０の角部近傍に形成される。
次に図４Ｅにおいて、基板１０、感磁部２０及びコンタクト部５０上に絶縁膜４０を形成する。例えば絶縁膜４０として、厚みが３００ｎｍのＳｉＮ膜が形成される。また、絶縁膜４０には、コンタクト部５０と電極部３１～電極部３４とが電気的に接続されるための開口部４０ａが形成される。開口部４０ａはエッチングプロセスにより形成されてよい。
次に図４Ｆにおいて、絶縁膜４０上に電極部３１～電極部３４が形成される。また、電極部３１～電極部３４は、絶縁膜４０に形成された開口部４０ａを通じて、コンタクト部５０と電気的に接続される。一例において、電極部３１～電極部３４の厚みは、０．５μｍであるがこれに限るものではない。
続いて図４Ｇにおいて、ボール部６１～ボール部６４をワイヤバンピング法やスタッドバンプボンディング法といったワイヤバンプ形成方法を用いて形成する。又は、ワイヤボンディングを行う際に、ワイヤ先端にボールを形成しこのボールを電極部３１～電極部３４に接合することで電極部３１～電極部３４上にボール部６１～ボール部６４を形成する。このとき、対角線上に位置するコンタクト部の内側領域とボール部６１～ボール部６４とが上面視で重なる位置にボール部６１～ボール部６４を形成する。以上により、ホール素子１００が形成される。
なお、ここでは、コンタクト部５１～コンタクト部５４を形成する段階は、絶縁膜４０を形成する段階の前に実行されているが、コンタクト部５１～コンタクト部５４を形成する段階は、絶縁膜４０を形成する段階の後に実行されてもよい。
また、上記実施形態においては、四つの電極部３１～電極部３４のそれぞれにボール部６１～ボール部６４を設ける場合について説明したが、これに限るものではない。例えば、いずれか一つのみに設けることも可能である。また、例えば、出力用の電極部のみ、または入力用の電極部のみに設けることも可能である。
また、上記実施形態においては、感磁部２０の角部にコンタクト部５１～コンタクト部５４を配置した場合について説明したが、これに限るものではなく、四つのコンタクト部５１～コンタクト部５４で囲まれる領域が、上面視で感磁部２０内に含まれるように配置されていれば、感磁部２０に対して、コンタクト部５１～コンタクト部５４が、どのような位置関係に配置されていてもよい。
以上、本発明の実施形態を説明したが、上記実施形態は、本発明の技術的思想を具体化するための装置や方法を例示するものであって、本発明の技術的思想は、構成部品の材質、形状、構造、配置等を特定するものでない。本発明の技術的思想は、特許請求の範囲に記載された請求項が規定する技術的範囲内において、種々の変更を加えることができる。
１０ 基板
２０ 感磁部
２１ 導電層
２２ 表面層
３１～３４ 電極部
４０ 絶縁膜
５１～５４ コンタクト部
６１～６４ ボール部
１００ ホール素子
２００ ホールセンサ
２１１～２１４ リード端子
２５１～２５４ ボンディングワイヤ
２３０ モールド部材

Claims (6)

  1. 基板と、
    当該基板上に形成された感磁部と、
    当該感磁部上に形成された絶縁膜と、
    前記絶縁膜上に形成され且つ前記絶縁膜を貫通して前記感磁部と電気的に接続された四つの導電部と、
    当該導電部に電気的に接続されたボール部と、
    を備え、
    前記四つの導電部は、それぞれ前記絶縁膜上に形成される電極部と、前記絶縁膜を貫通して前記電極部と前記感磁部とを電気的に接続するコンタクト部と、を有し、
    前記電極部は、前記コンタクト部を基点として他の導電部から離れる方向よりも他の導電部に近づく方向に大きく延長するように形成され、
    複数の前記コンタクト部のそれぞれの外周面は、上面視で、前記感磁部の外周で囲まれる領域の内側に位置し、
    前記コンタクト部のそれぞれは、前記コンタクト部の外周面のうち前記感磁部に突き当たる領域であり且つ前記コンタクト部に接続される前記電極部が前記大きく延長する側である内側領域に丸みを有する扇形形状であり、さらに、前記四つのコンタクト部に囲まれた領域により形成される四角形の同一の対角線上に位置する他の前記コンタクト部との距離が最も短くなる部分が前記扇形形状の丸みを有する部分に位置しており、
    前記電極部の上面であって、上面視で、前記内側領域における、前記他の前記コンタクト部との距離が最も短くなる部分と重なる位置に、前記ボール部が配置されているホール素子。
  2. 前記感磁部は、前記基板上に段差状に形成されている請求項１に記載のホール素子。
  3. 前記四つの導電部のうち、上面視で、前記四つの導電部に囲まれた領域により形成される四角形の同一の対角線上に位置する少なくとも一つの導電部対に含まれる前記コンタクト部それぞれの、前記内側領域における、前記他の前記コンタクト部との距離が最も短くなる部分と重なる位置それぞれに前記ボール部が配置されている請求項１又は請求項２に記載のホール素子。
  4. 上面視で、前記四つの導電部それぞれに含まれる前記四つのコンタクト部それぞれの、前記内側領域における、前記同一の対角線上に位置する他の前記コンタクト部との距離が最も短くなる部分と重なる位置それぞれに前記ボール部が配置されている請求項１又は請求項２に記載のホール素子。
  5. 前記感磁部は四角形状であり、
    前記導電部は、前記感磁部の角部それぞれに配置されている請求項１から請求項４のいずれか一項に記載のホール素子。
  6. 前記コンタクト部の外周面は、前記感磁部と交差する方向に伸びると共に前記感磁部に突き当たる面である請求項１から請求項５のいずれか一項に記載のホール素子。
JP2017058194A 2017-03-23 2017-03-23 ホール素子 Active JP7015087B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017058194A JP7015087B2 (ja) 2017-03-23 2017-03-23 ホール素子
US15/928,390 US10333057B2 (en) 2017-03-23 2018-03-22 Hall element
CN201820402838.7U CN208315610U (zh) 2017-03-23 2018-03-23 霍尔元件和霍尔传感器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017058194A JP7015087B2 (ja) 2017-03-23 2017-03-23 ホール素子

Publications (2)

Publication Number Publication Date
JP2018160631A JP2018160631A (ja) 2018-10-11
JP7015087B2 true JP7015087B2 (ja) 2022-02-02

Family

ID=63583620

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017058194A Active JP7015087B2 (ja) 2017-03-23 2017-03-23 ホール素子

Country Status (3)

Country Link
US (1) US10333057B2 (ja)
JP (1) JP7015087B2 (ja)
CN (1) CN208315610U (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017051829A1 (ja) * 2015-09-24 2017-03-30 旭化成エレクトロニクス株式会社 ホール素子及びホールセンサ、レンズモジュール
US10535812B2 (en) * 2017-09-04 2020-01-14 Rohm Co., Ltd. Semiconductor device
US11605778B2 (en) 2019-02-07 2023-03-14 Lake Shore Cryotronics, Inc. Hall effect sensor with low offset and high level of stability
KR20240066102A (ko) 2022-11-07 2024-05-14 아사히 가세이 일렉트로닉스 가부시끼가이샤 홀 소자, 홀 센서, 및 홀 소자의 제조 방법
KR20240130000A (ko) 2023-02-21 2024-08-28 아사히 가세이 일렉트로닉스 가부시끼가이샤 홀 소자 및 홀 센서

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010101648A (ja) 2008-10-21 2010-05-06 Asahi Kasei Electronics Co Ltd 磁気センサ
JP2012204616A (ja) 2011-03-25 2012-10-22 Asahi Kasei Electronics Co Ltd ホール素子及びその製造方法、半導体装置
JP2016058421A (ja) 2014-09-05 2016-04-21 ローム株式会社 ホールセンサ基板構造およびホールセンサ
US20170062703A1 (en) 2015-09-01 2017-03-02 Rohm Co., Ltd. Magneto-electric transducer and method for manufacturing the same

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL170069C (nl) * 1973-06-18 1982-09-16 Philips Nv Halfgeleiderinrichting met hall-element.
US4296424A (en) * 1978-03-27 1981-10-20 Asahi Kasei Kogyo Kabushiki Kaisha Compound semiconductor device having a semiconductor-converted conductive region
JPS59129483A (ja) 1983-01-14 1984-07-25 Matsushita Electric Ind Co Ltd ホ−ル素子
JPS60175471A (ja) * 1984-02-21 1985-09-09 Toshiba Corp ホ−ル素子
JPS6212974U (ja) 1985-07-05 1987-01-26
JPS6288383A (ja) * 1985-10-15 1987-04-22 Toshiba Corp ホ−ル素子
JPH03211778A (ja) 1990-01-16 1991-09-17 Fujitsu Ltd ホール素子
DE19908473B4 (de) * 1999-02-26 2004-01-22 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Hall-Sensor mit reduziertem Offset-Signal
US6492697B1 (en) * 2000-04-04 2002-12-10 Honeywell International Inc. Hall-effect element with integrated offset control and method for operating hall-effect element to reduce null offset
GB2362505A (en) 2000-05-19 2001-11-21 Secr Defence Magnetic Field Sensor
KR100780496B1 (ko) * 2004-03-24 2007-11-29 야마하 가부시키가이샤 반도체 장치, 자기 센서 및 자기 센서 유닛
JP2007005339A (ja) * 2005-06-21 2007-01-11 Citizen Electronics Co Ltd 磁気センサデバイス
KR102116147B1 (ko) * 2014-03-06 2020-05-28 매그나칩 반도체 유한회사 매립형 마그네틱 센서
JP6885701B2 (ja) * 2016-10-17 2021-06-16 ローム株式会社 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010101648A (ja) 2008-10-21 2010-05-06 Asahi Kasei Electronics Co Ltd 磁気センサ
JP2012204616A (ja) 2011-03-25 2012-10-22 Asahi Kasei Electronics Co Ltd ホール素子及びその製造方法、半導体装置
JP2016058421A (ja) 2014-09-05 2016-04-21 ローム株式会社 ホールセンサ基板構造およびホールセンサ
US20170062703A1 (en) 2015-09-01 2017-03-02 Rohm Co., Ltd. Magneto-electric transducer and method for manufacturing the same
JP2017050394A (ja) 2015-09-01 2017-03-09 ローム株式会社 磁電変換素子およびその製造方法

Also Published As

Publication number Publication date
CN208315610U (zh) 2019-01-01
JP2018160631A (ja) 2018-10-11
US10333057B2 (en) 2019-06-25
US20180277747A1 (en) 2018-09-27

Similar Documents

Publication Publication Date Title
JP7015087B2 (ja) ホール素子
JP6654386B2 (ja) ホールセンサ
JP2017034187A (ja) 半導体装置
JP6774899B2 (ja) ホール素子及びホール素子の製造方法
JP7015088B2 (ja) ホール素子
US6812581B2 (en) Chip size package with stress relieving internal terminal
JP6929675B2 (ja) ホール素子
JP6608666B2 (ja) ホール素子及びホールセンサ、レンズモジュール
US10760981B2 (en) Hall sensor
JP6893104B2 (ja) ホール素子
JP6899234B2 (ja) ホール素子及びホール素子の製造方法
JP7011897B2 (ja) ホール素子およびホール素子の製造方法
JP7011896B2 (ja) ホール素子
JP7219028B2 (ja) ホール素子及び磁気センサ
US11029372B2 (en) Hall element for mitigating current concentration and fabrication method thereof
JP6612887B2 (ja) ホール素子及びホールセンサ、レンズモジュール
JP2020047898A (ja) 磁気センサ
JP2018074067A (ja) 半導体装置
JP2019179908A (ja) ホール素子及び磁気センサ
JP2018066722A (ja) 半導体装置
KR20240130000A (ko) 홀 소자 및 홀 센서
JP2024068095A (ja) ホール素子、ホールセンサ、及びホール素子の製造方法
CN118541015A (zh) 霍尔元件和霍尔传感器
JP2018074066A (ja) 半導体装置
JP2018163908A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210305

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210720

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210915

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220111

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220117