JPS60175471A - ホ−ル素子 - Google Patents
ホ−ル素子Info
- Publication number
- JPS60175471A JPS60175471A JP59029487A JP2948784A JPS60175471A JP S60175471 A JPS60175471 A JP S60175471A JP 59029487 A JP59029487 A JP 59029487A JP 2948784 A JP2948784 A JP 2948784A JP S60175471 A JPS60175471 A JP S60175471A
- Authority
- JP
- Japan
- Prior art keywords
- film
- layer
- metal film
- bonding
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N52/00—Hall-effect devices
- H10N52/101—Semiconductor Hall-effect devices
Landscapes
- Hall/Mr Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の技術分野]
本発明は半導体装置の電極構造に関するもので、特にa
a ASホール素子等のIIN変換素子に使用されるも
のである。
a ASホール素子等のIIN変換素子に使用されるも
のである。
[発明の技術的背景]
GaAsホール素子等の磁電変換素子は各種i(測用或
いは電磁現象の磁気センサ等磁気を電気に変換する半導
体素子として利用分野が拡大されでいる。−従来の標準
形であるQa ASホール素子の一例を第1図および第
2図にもとづいて説明層る。 第1図はA−A線断面図
(A−A線については第2図参照)、第2図は平面図で
ある。 半絶縁性GaAS基板1の一重部に十字形のN
形動動層3が形成される。 N形動作層3の4つの端部
には高不純物濃度のN+32991層2が並設される。
いは電磁現象の磁気センサ等磁気を電気に変換する半導
体素子として利用分野が拡大されでいる。−従来の標準
形であるQa ASホール素子の一例を第1図および第
2図にもとづいて説明層る。 第1図はA−A線断面図
(A−A線については第2図参照)、第2図は平面図で
ある。 半絶縁性GaAS基板1の一重部に十字形のN
形動動層3が形成される。 N形動作層3の4つの端部
には高不純物濃度のN+32991層2が並設される。
N+コンタク1〜層2の」二面にはこれと同面積で重
合するようにオーミック接合用金属膜5(以下A−ミッ
クコンタクト膜という)、ガリウム拡散障壁II 6
J5よびボンディング用金属膜7が積層される。 A−
ミンクコンタクト膜5にはオーミックコンタクトが安定
にできるAll Qe金合金使用される。 ボンディン
グ用金属膜7にはワイヤボンディングが安定にできるA
U等が使用される。 QaAS基板では製造工程の熱処
理中にGaがA−ミンクコンタクト族5およびボンディ
ング用金属mVの躾中を拡散して金fi膜7の表面に集
中しCボンディング性を悪くする。 このためA−ミン
クコンタクト膜5とボンディング用金属膜7との間にガ
リウム拡散障壁膜6を入れることがある。 N+コンタ
クト@2、A−ミックコンタクトIII 5、ガリウム
拡散障壁膜6およびボンディング用金属膜7は同じ平面
形状で積層された多層電極を形成している。 この積層
面を除く基板1の主面は絶縁皮m<本例では5i02膜
)4rgiわれCいる。 4つの多層電極は相対向する
電極が対となり、入力電極8.8′ (電流電極とも呼
ばれる)および出力電極9.9′ (電圧電極とも呼ば
れる)を形成する。 入力電極間に外部よりバイアス電
流INを流し、これと直角方向に磁界(磁束密JIB)
をか【プたとき、ローレンツ力によりIHとBの双方に
直角にホール起電力VHが発生する。 この電圧はIH
と8との積に比例し、出力電極間に現われる。 このホ
ール電圧は一般に次式であられされる。
合するようにオーミック接合用金属膜5(以下A−ミッ
クコンタクト膜という)、ガリウム拡散障壁II 6
J5よびボンディング用金属膜7が積層される。 A−
ミンクコンタクト膜5にはオーミックコンタクトが安定
にできるAll Qe金合金使用される。 ボンディン
グ用金属膜7にはワイヤボンディングが安定にできるA
U等が使用される。 QaAS基板では製造工程の熱処
理中にGaがA−ミンクコンタクト族5およびボンディ
ング用金属mVの躾中を拡散して金fi膜7の表面に集
中しCボンディング性を悪くする。 このためA−ミン
クコンタクト膜5とボンディング用金属膜7との間にガ
リウム拡散障壁膜6を入れることがある。 N+コンタ
クト@2、A−ミックコンタクトIII 5、ガリウム
拡散障壁膜6およびボンディング用金属膜7は同じ平面
形状で積層された多層電極を形成している。 この積層
面を除く基板1の主面は絶縁皮m<本例では5i02膜
)4rgiわれCいる。 4つの多層電極は相対向する
電極が対となり、入力電極8.8′ (電流電極とも呼
ばれる)および出力電極9.9′ (電圧電極とも呼ば
れる)を形成する。 入力電極間に外部よりバイアス電
流INを流し、これと直角方向に磁界(磁束密JIB)
をか【プたとき、ローレンツ力によりIHとBの双方に
直角にホール起電力VHが発生する。 この電圧はIH
と8との積に比例し、出力電極間に現われる。 このホ
ール電圧は一般に次式であられされる。
VH=に’ XRdX IHXB++++−+ (1)
(1)式でK”は比感度、Rdは入力抵抗と呼ばれ動作
層3の長さ!、幅Wおよび層厚等により決定される。
(1)式でK”は比感度、Rdは入力抵抗と呼ばれ動作
層3の長さ!、幅Wおよび層厚等により決定される。
[背景技術の問題点]
ホール素子を利用する場合、バイアス電流IHの電流容
量(許容最大電流値)を大きくすることが望まれる。
すなわち動作層3の領域を広くし、また形状を所望の形
にする必要がある。 他方ボンディング用金属膜7の面
積は確実なワイヤボンディングを得るためある程度の広
さが必要である。
量(許容最大電流値)を大きくすることが望まれる。
すなわち動作層3の領域を広くし、また形状を所望の形
にする必要がある。 他方ボンディング用金属膜7の面
積は確実なワイヤボンディングを得るためある程度の広
さが必要である。
従来のホール素子の電極構造はN4コンタクト層2、オ
ーミックコンタクト膜5およびボンディング用金属膜7
が実質的に同じ平面形状で積層された構造となっている
。 このためN’コンタクト層2の面積もこれに付随し
である程度の広さを有するのでN形動佳辰3の領域の大
きさが制限され、電流容量が小であった。 なお電流容
量を大きくするためには、基板1の寸法を大きくして動
作層の領域を広く16等があげられるが、価格上昇など
の問題があり困雌である。
ーミックコンタクト膜5およびボンディング用金属膜7
が実質的に同じ平面形状で積層された構造となっている
。 このためN’コンタクト層2の面積もこれに付随し
である程度の広さを有するのでN形動佳辰3の領域の大
きさが制限され、電流容量が小であった。 なお電流容
量を大きくするためには、基板1の寸法を大きくして動
作層の領域を広く16等があげられるが、価格上昇など
の問題があり困雌である。
[発明の目的]
本発明は半絶縁性Qa As基板の大きさを増加りるこ
となく、動作層の面積を広くし、入力電流容量を増し、
安定な高感度高品質のホール素子を提供することを目的
とする。
となく、動作層の面積を広くし、入力電流容量を増し、
安定な高感度高品質のホール素子を提供することを目的
とする。
[発明の概要]
本発明は半絶縁性GaAS基板の一生面に並設されたN
形動作間およびN+37996層と、N+37996層
に積層されるA−ミンク接合用金属膜(オーミックコン
タクト膜という)およびボンディング用金属膜と、該W
4層面を除く上記基板の主面を覆う絶縁皮膜とを具備す
るホール素子において、ボンディング用金属膜の一部が
絶縁皮膜を介して、入力通路(電流ヂャネル)又は出力
通路(電圧ヂ1!ネル)の少なくとも1つの通路のN形
動佳辰の一部を覆う構造であることを特徴とりるホール
素子ぐある。 すなわち本発明では各膜(H4〉が同一
形状で積層される多層電極という従来の固定観念をI破
し、ボンディング用金属膜の一部がオーミックコンタク
ト膜のみならずN形動佳辰を覆う絶縁皮膜上にも位置す
る構造にすることによりオーミックコンタクト膜の面積
を減らし、N形動佳辰の面積を広くし、電流容量を増加
したものである。 なお入力通路(2つの入力端のN+
37996層の間にはさまれる動作層をいう)又は出力
通路(2つの出力端のN+37996層の間にはさまれ
る動作層をいう)の刈払は電流容量、比感度等の特性上
の要求から主とし゛(決定される。 したがってボンデ
ィング用金属膜の一部が絶縁皮膜を介して動作層の一部
を覆う本発明の電極構造は、入力と出力の内通路に適用
される場合もあり、またいずれか1つの通路のみに適用
される場合もある。
形動作間およびN+37996層と、N+37996層
に積層されるA−ミンク接合用金属膜(オーミックコン
タクト膜という)およびボンディング用金属膜と、該W
4層面を除く上記基板の主面を覆う絶縁皮膜とを具備す
るホール素子において、ボンディング用金属膜の一部が
絶縁皮膜を介して、入力通路(電流ヂャネル)又は出力
通路(電圧ヂ1!ネル)の少なくとも1つの通路のN形
動佳辰の一部を覆う構造であることを特徴とりるホール
素子ぐある。 すなわち本発明では各膜(H4〉が同一
形状で積層される多層電極という従来の固定観念をI破
し、ボンディング用金属膜の一部がオーミックコンタク
ト膜のみならずN形動佳辰を覆う絶縁皮膜上にも位置す
る構造にすることによりオーミックコンタクト膜の面積
を減らし、N形動佳辰の面積を広くし、電流容量を増加
したものである。 なお入力通路(2つの入力端のN+
37996層の間にはさまれる動作層をいう)又は出力
通路(2つの出力端のN+37996層の間にはさまれ
る動作層をいう)の刈払は電流容量、比感度等の特性上
の要求から主とし゛(決定される。 したがってボンデ
ィング用金属膜の一部が絶縁皮膜を介して動作層の一部
を覆う本発明の電極構造は、入力と出力の内通路に適用
される場合もあり、またいずれか1つの通路のみに適用
される場合もある。
ホール素子の比感度、電流容量等の特性向上のための望
ましい本発明の実施態様の一つは、N形動佳辰の長さj
!(2つの入力端のN+コンタク1一層の間にはさまれ
る動作層の実効距離をいう)が該動作層の幅W(2つの
出力端のN4コンタク!〜層の間にはさまれる動作層の
実効距離をいう)より短く、(W/jりの値ができるだ
け1より大きい構造となるよう本発明を適用したもので
ある。
ましい本発明の実施態様の一つは、N形動佳辰の長さj
!(2つの入力端のN+コンタク1一層の間にはさまれ
る動作層の実効距離をいう)が該動作層の幅W(2つの
出力端のN4コンタク!〜層の間にはさまれる動作層の
実効距離をいう)より短く、(W/jりの値ができるだ
け1より大きい構造となるよう本発明を適用したもので
ある。
L発明の実施例]
本発明の第1の実施例について図面を用いて以下説明す
る。 第3図は本発明によるホール素子のB=B線断面
図(B=B線については第4図参照)、第4図はその平
面図である。
る。 第3図は本発明によるホール素子のB=B線断面
図(B=B線については第4図参照)、第4図はその平
面図である。
Orをドープした半絶縁性Ga As単結晶基板1の一
十面にイAン注へ法によりN形動佳辰13およびN+コ
ンタクトV412を並jQ する。 次に気相成長法に
よりSiO,膜14(絶縁皮膜)を基板1の両面に膜厚
約3000ス形成し、N、雰囲気の拡散炉中で温度18
0℃、時間15分のアンニールを行い注入イオンの活性
化をおこなう。 次に通常のホトエツチング技術により
5102膜をエツチングし′C′A−ミックコンタク1
〜M!15と同形のパターンニングをおこなったのち、
真空蒸着法によりコンタクトメタル(AU G8合金)
を被着し、リフトオフ法により不用なメタルを取り除き
オーミックコンタクi〜膜15を形成する。 次にN。
十面にイAン注へ法によりN形動佳辰13およびN+コ
ンタクトV412を並jQ する。 次に気相成長法に
よりSiO,膜14(絶縁皮膜)を基板1の両面に膜厚
約3000ス形成し、N、雰囲気の拡散炉中で温度18
0℃、時間15分のアンニールを行い注入イオンの活性
化をおこなう。 次に通常のホトエツチング技術により
5102膜をエツチングし′C′A−ミックコンタク1
〜M!15と同形のパターンニングをおこなったのち、
真空蒸着法によりコンタクトメタル(AU G8合金)
を被着し、リフトオフ法により不用なメタルを取り除き
オーミックコンタクi〜膜15を形成する。 次にN。
雰囲気において温度400℃約15分間アロイすること
によりN+コンタクト層12とオーミックコンタクト膜
15とのオーミックコンタクトをとる。
によりN+コンタクト層12とオーミックコンタクト膜
15とのオーミックコンタクトをとる。
次に通常のホトエツチング技術によりボンディング用金
属膜と同形のパターンニングをおこなったのち真空蒸着
法によりボンディングメタル(本例ではAu)を被着し
、リフトオフ法により不用のメタルを取り除きボンディ
ング用金属膜17を形成する。 なお所望によりガリウ
ム拡散障壁膜16をオーミックコンタクト8!15とボ
ンディング用金属1!117の間に形成する。 以上ぐ
ボール素子チップは完成する。。 なお本発明ぐはA−
ミックコンタクト膜とボンディング用金属膜と同一形状
でないので本発明による製造1稈数は従来のそれに比ベ
ホ]〜エツヂング工程等が増加づる。
属膜と同形のパターンニングをおこなったのち真空蒸着
法によりボンディングメタル(本例ではAu)を被着し
、リフトオフ法により不用のメタルを取り除きボンディ
ング用金属膜17を形成する。 なお所望によりガリウ
ム拡散障壁膜16をオーミックコンタクト8!15とボ
ンディング用金属1!117の間に形成する。 以上ぐ
ボール素子チップは完成する。。 なお本発明ぐはA−
ミックコンタクト膜とボンディング用金属膜と同一形状
でないので本発明による製造1稈数は従来のそれに比ベ
ホ]〜エツヂング工程等が増加づる。
入力電極18.18′および出力電極19.19′はそ
れぞれN+コンタクト層12、オーミックコンタクトN
15、ガリウム拡散11fii壁躾16およびボンディ
ング用金属膜17からなる多層構造の電1!JC本実施
例Cはボンディング用金属膜17の一部が絶縁皮111
114を介して入力通路40おJ:び出力通路50のそ
れぞれの端部を覆う構造となっている。 本発明の第2
の実施例(特許請求の範囲第2項記載の実施態様の一例
)を第5図および第6図に水層る。 第5図はC−C線
断面図、第6図は平面図である。 図面の符号の1位の
数字が第1図ないし第5図のそれと同一のものはイれぞ
れ対応りる部分をあられ′rJo 本実施例はN形動作
flj23の長さj!(入力電極28.28′のN+コ
ンタクト層22′間にはさまれる動作層の実効距離をい
う)が該動作層23の幅W(出力mea+29.29′
のN+コンタクト層22間にはさまれる動作層の実効距
離をいう)より短く、ボンディング用金属膜の一部が絶
縁皮膜24を介して出力通路50の動作層23の一部を
覆い、入力端のボンディング用金属11927’ は絶
縁皮膜24を介して入力通路40の動作層23の一部を
実質的には覆わない構造となっている。
れぞれN+コンタクト層12、オーミックコンタクトN
15、ガリウム拡散11fii壁躾16およびボンディ
ング用金属膜17からなる多層構造の電1!JC本実施
例Cはボンディング用金属膜17の一部が絶縁皮111
114を介して入力通路40おJ:び出力通路50のそ
れぞれの端部を覆う構造となっている。 本発明の第2
の実施例(特許請求の範囲第2項記載の実施態様の一例
)を第5図および第6図に水層る。 第5図はC−C線
断面図、第6図は平面図である。 図面の符号の1位の
数字が第1図ないし第5図のそれと同一のものはイれぞ
れ対応りる部分をあられ′rJo 本実施例はN形動作
flj23の長さj!(入力電極28.28′のN+コ
ンタクト層22′間にはさまれる動作層の実効距離をい
う)が該動作層23の幅W(出力mea+29.29′
のN+コンタクト層22間にはさまれる動作層の実効距
離をいう)より短く、ボンディング用金属膜の一部が絶
縁皮膜24を介して出力通路50の動作層23の一部を
覆い、入力端のボンディング用金属11927’ は絶
縁皮膜24を介して入力通路40の動作層23の一部を
実質的には覆わない構造となっている。
なおボール素子の基板としては実施例の GaAsのみ
とは限らない。 例えばGaAj!△Suその他の半導
体材料でN形動作をするものに対し本発明は容易に適用
できる。
とは限らない。 例えばGaAj!△Suその他の半導
体材料でN形動作をするものに対し本発明は容易に適用
できる。
[発明の効果1
本発明によれば、従来と同一のチップサイズの基板を使
用し、かつワイヤボンディングに必要な広さのボンディ
ング用金属膜面積を具備したまま、オーミックコンタク
ト膜およびN+コンタク]・層の面積を従来よりも減少
し、動作層の領域を広くし、入力電流容置を増加するこ
とが可能となり、安定でノイズ成分の少ない高出力電圧
が得られる。
用し、かつワイヤボンディングに必要な広さのボンディ
ング用金属膜面積を具備したまま、オーミックコンタク
ト膜およびN+コンタク]・層の面積を従来よりも減少
し、動作層の領域を広くし、入力電流容置を増加するこ
とが可能となり、安定でノイズ成分の少ない高出力電圧
が得られる。
実際のホール素子では、高感度であることのみならず使
用電圧、外部に接続する機器とのインピーダンス整合、
磁界または入力電流と出力電圧との直線性、および不平
衡電圧等の緒条f1を総合的に考慮して最適設dがおこ
なわれるが、本発明によれば動作層の長さlおよび幅W
の選択の範囲が広(なるので最適設計の自由度が大幅に
拡大され、高品質のホール素子が得られる。
用電圧、外部に接続する機器とのインピーダンス整合、
磁界または入力電流と出力電圧との直線性、および不平
衡電圧等の緒条f1を総合的に考慮して最適設dがおこ
なわれるが、本発明によれば動作層の長さlおよび幅W
の選択の範囲が広(なるので最適設計の自由度が大幅に
拡大され、高品質のホール素子が得られる。
なお第2の実施例(特許請求の範囲第2項記載の実施態
様の一例)は(w/jりの値をできるだGプ1より大き
くし、比感度K” (上記(1)式参照)を高めるとと
もに電流容量の増加を目的とするものであり、従来のホ
ール素子に比し約50%の感度増加が得られた。
様の一例)は(w/jりの値をできるだGプ1より大き
くし、比感度K” (上記(1)式参照)を高めるとと
もに電流容量の増加を目的とするものであり、従来のホ
ール素子に比し約50%の感度増加が得られた。
第1図および第2図は従来のホール素子のそれぞれA−
A線断面図および平面図、第3図および第4図は本発明
の第1の実施例を示すホール素子のそれぞれB−B線断
面図および平面図、第5図およびだ6図は本発明の第2
の実施例で、特許請求の範囲第2項記載の実施態様の一
例を示すボール素子のそれぞれC−C線断面図およびび
平面図である。 1・・・半絶縁性Ga As基板、 2.12.222
2′・・・N+コンタクト層、 3,13.23・・・
N形動佳辰、 4,14.24・・・絶縁皮膜、 5゜
15.25.25’ ・・・Δ−ミック接合用金腐膜<
A−−ミックコンタク1−膜ともいう〉、 7゜17.
27.27’ ・・・ボンディング用金属膜、8.8’
、18.18’ 、28.28’・・・入力電極、
9.9’ 、19.19’ 、29.29’・・・出力
電極、 40・・・入力通路、 50・・・出力通路、
l・・・N形動佳辰の長さ、 W・・・N形動佳辰の幅
。 特許出願人 東京芝浦電気株式会社 第1図 第51!I fl(6図 千続補11−川(自発) r府和59年6月20日 特許庁長官 若杉和夫殿 1、事イ′1の表小 111イ和59年特許願第029
487月2、発明の名称 ホール素子 3、補i[をする者 事1′1との関係 特11出願人 神奈川県川崎山i:i L)<施用θI’ 72 ?I
S地6、 ?rliijにJ:り増加りる発明の故 0
8、補正の内容 (1) 明却1出第1頁の1゛特5′1h^求の範囲一
1を別紙の通り補正する。 (2) 明細用第2頁第10〜11 tj(1) l−
N形動初層」を「N形動外層」と補正り−る。 (3) 明細出画7頁第3行と第4行どの間に次の文章
を加入する。 「また本発明のより望ましい実施態様のつは次のどおり
Cある。 1なゎI)、(a)半絶縁性GaΔS Ji
↓板の主面の形状が四辺形C・あり、(1〕)出力通路
のN’ 二lンタクl一層は、動作層の幅Wを長くとる
ため、出力側ボンディ用グ川金属膜とG a A S
3.t 4ル、1面の周辺部ぐ]δ続され、(C)人カ
il’t回路のNo−1ンタクi〜11−リ1.1、動
作Fiの長さlh)幅WJ、り十分短くなるよう、人カ
側小ン1゛イング用金屈膜ど該主面の中央部(:’ I
”口jrされるホール4’j′jある。、1 (/I) 明細−:第9貞第;5行の1第21FI記載
1をr第2 ]j’4d3 ヨ(fm 31JudMj
+!l+fiiF J <>。 (Ei ) 1ill細r!t ffi 9 Uj f
fi 6 行(7) I 示71ル。1をI゛示り。」
と補11−4る。 (6) 明細11:り19白第19 f’jど第20
fjどの間に次の文苧を加入づる。1 11゛イ1お第2の実施例CはGifΔS遍、4根1の
1而の形状は正1ノ形(・あり、出力通路5)0のNo
1ンタク1〜層22 ta出ツノ側小ンIイング川用
屈膜27ど主面周辺部(」2面の対角線の昭j部)(接
続され、入力通路40のN + −+2991〜層22
′は入力端ボンfインク用金属膜27′と1面中央部(
・接続され(いる。」 (7) 明細Ri第1 Ori ui 20 t」(7
J l us 2 tFt rt載」召訂゛第2」11
おJ:び第31自ム己4戊」どン山ifりる。 (E)) 明ill i!’+第11 N+第11行の
1だ6図」をII”第6図」と補止する。 (9) 明細tI(りt11N?第12tjの1第2項
記載」をli第21jiおにび第33項記載」と補正す
る。 (10) 明細内筒11貞第11iの「およびび」を1
1’おA、 (J” jと補止りる。 別紙 2、特gtfみ請求の範囲 121で絶縁↑!l (、’i aΔb基〜の 1面に
ll(1,、Qさ11IごN形動作h・jおよびN°コ
ンつり1・層ど、N ’!゛、=+ンタクトh’tに積
層されるA−ミック11;台用金属膜およびボン)゛イ
ング用金属膜ど、該積層面を除く1−記し!板の主面を
覆)絶縁皮膜とを具備するホール14 Fにおい(、ホ
ン゛)0゛イング川金屈膜の 部が絶縁皮膜を介しく入
力通路又は出力通路の少なくと51つの通路のN形動(
11層の 部を覆う構造”(” ilQることを特徴と
づるホール素子。 2 N形動外層の長さが該動作層の幅より)、IJい特
許請求の範囲ガ′11項記載のホール素j′。
A線断面図および平面図、第3図および第4図は本発明
の第1の実施例を示すホール素子のそれぞれB−B線断
面図および平面図、第5図およびだ6図は本発明の第2
の実施例で、特許請求の範囲第2項記載の実施態様の一
例を示すボール素子のそれぞれC−C線断面図およびび
平面図である。 1・・・半絶縁性Ga As基板、 2.12.222
2′・・・N+コンタクト層、 3,13.23・・・
N形動佳辰、 4,14.24・・・絶縁皮膜、 5゜
15.25.25’ ・・・Δ−ミック接合用金腐膜<
A−−ミックコンタク1−膜ともいう〉、 7゜17.
27.27’ ・・・ボンディング用金属膜、8.8’
、18.18’ 、28.28’・・・入力電極、
9.9’ 、19.19’ 、29.29’・・・出力
電極、 40・・・入力通路、 50・・・出力通路、
l・・・N形動佳辰の長さ、 W・・・N形動佳辰の幅
。 特許出願人 東京芝浦電気株式会社 第1図 第51!I fl(6図 千続補11−川(自発) r府和59年6月20日 特許庁長官 若杉和夫殿 1、事イ′1の表小 111イ和59年特許願第029
487月2、発明の名称 ホール素子 3、補i[をする者 事1′1との関係 特11出願人 神奈川県川崎山i:i L)<施用θI’ 72 ?I
S地6、 ?rliijにJ:り増加りる発明の故 0
8、補正の内容 (1) 明却1出第1頁の1゛特5′1h^求の範囲一
1を別紙の通り補正する。 (2) 明細用第2頁第10〜11 tj(1) l−
N形動初層」を「N形動外層」と補正り−る。 (3) 明細出画7頁第3行と第4行どの間に次の文章
を加入する。 「また本発明のより望ましい実施態様のつは次のどおり
Cある。 1なゎI)、(a)半絶縁性GaΔS Ji
↓板の主面の形状が四辺形C・あり、(1〕)出力通路
のN’ 二lンタクl一層は、動作層の幅Wを長くとる
ため、出力側ボンディ用グ川金属膜とG a A S
3.t 4ル、1面の周辺部ぐ]δ続され、(C)人カ
il’t回路のNo−1ンタクi〜11−リ1.1、動
作Fiの長さlh)幅WJ、り十分短くなるよう、人カ
側小ン1゛イング用金屈膜ど該主面の中央部(:’ I
”口jrされるホール4’j′jある。、1 (/I) 明細−:第9貞第;5行の1第21FI記載
1をr第2 ]j’4d3 ヨ(fm 31JudMj
+!l+fiiF J <>。 (Ei ) 1ill細r!t ffi 9 Uj f
fi 6 行(7) I 示71ル。1をI゛示り。」
と補11−4る。 (6) 明細11:り19白第19 f’jど第20
fjどの間に次の文苧を加入づる。1 11゛イ1お第2の実施例CはGifΔS遍、4根1の
1而の形状は正1ノ形(・あり、出力通路5)0のNo
1ンタク1〜層22 ta出ツノ側小ンIイング川用
屈膜27ど主面周辺部(」2面の対角線の昭j部)(接
続され、入力通路40のN + −+2991〜層22
′は入力端ボンfインク用金属膜27′と1面中央部(
・接続され(いる。」 (7) 明細Ri第1 Ori ui 20 t」(7
J l us 2 tFt rt載」召訂゛第2」11
おJ:び第31自ム己4戊」どン山ifりる。 (E)) 明ill i!’+第11 N+第11行の
1だ6図」をII”第6図」と補止する。 (9) 明細tI(りt11N?第12tjの1第2項
記載」をli第21jiおにび第33項記載」と補正す
る。 (10) 明細内筒11貞第11iの「およびび」を1
1’おA、 (J” jと補止りる。 別紙 2、特gtfみ請求の範囲 121で絶縁↑!l (、’i aΔb基〜の 1面に
ll(1,、Qさ11IごN形動作h・jおよびN°コ
ンつり1・層ど、N ’!゛、=+ンタクトh’tに積
層されるA−ミック11;台用金属膜およびボン)゛イ
ング用金属膜ど、該積層面を除く1−記し!板の主面を
覆)絶縁皮膜とを具備するホール14 Fにおい(、ホ
ン゛)0゛イング川金屈膜の 部が絶縁皮膜を介しく入
力通路又は出力通路の少なくと51つの通路のN形動(
11層の 部を覆う構造”(” ilQることを特徴と
づるホール素子。 2 N形動外層の長さが該動作層の幅より)、IJい特
許請求の範囲ガ′11項記載のホール素j′。
Claims (1)
- 【特許請求の範囲】 1 半絶縁性GaAS基板の一重部に並設されたN形動
作層およびN+コンタクト層と、N−=1ンタクト層に
積層されるオーミック接合用金属膜およびボンディング
用金属膜と、該積層面を除く上記基板の主面を覆う絶縁
皮膜とを具備Jるホール素子において、ボンディング用
金属膜の一部が絶縁皮膜を介して人力通路又は出力通路
の少なくと61つの通路のN形動性層の一部を覆うlf
a造であることを特徴と16ホール素子。 2 N形動作囮の長さが該動作層の幅より短い特許請求
の範囲第1項記載のホール素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59029487A JPS60175471A (ja) | 1984-02-21 | 1984-02-21 | ホ−ル素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59029487A JPS60175471A (ja) | 1984-02-21 | 1984-02-21 | ホ−ル素子 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS60175471A true JPS60175471A (ja) | 1985-09-09 |
Family
ID=12277430
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59029487A Pending JPS60175471A (ja) | 1984-02-21 | 1984-02-21 | ホ−ル素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60175471A (ja) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61260265A (ja) * | 1985-05-15 | 1986-11-18 | Toshiba Corp | 画像形成装置 |
JPS6212974U (ja) * | 1985-07-05 | 1987-01-26 | ||
JP2017063106A (ja) * | 2015-09-24 | 2017-03-30 | 旭化成エレクトロニクス株式会社 | ホール素子及びホールセンサ |
JP2017076749A (ja) * | 2015-10-16 | 2017-04-20 | 旭化成エレクトロニクス株式会社 | ホール素子及びホールセンサ、レンズモジュール |
US20180143090A1 (en) * | 2016-11-18 | 2018-05-24 | Asahi Kasei Microdevices Corporation | Hall sensor |
CN108075036A (zh) * | 2016-11-18 | 2018-05-25 | 旭化成微电子株式会社 | 霍尔元件以及霍尔元件的制造方法 |
JP2018088513A (ja) * | 2016-11-18 | 2018-06-07 | 旭化成エレクトロニクス株式会社 | ホール素子 |
JP2018160630A (ja) * | 2017-03-23 | 2018-10-11 | 旭化成エレクトロニクス株式会社 | ホール素子及びホール素子の製造方法 |
JP2018160631A (ja) * | 2017-03-23 | 2018-10-11 | 旭化成エレクトロニクス株式会社 | ホール素子 |
JP2018160632A (ja) * | 2017-03-23 | 2018-10-11 | 旭化成エレクトロニクス株式会社 | ホール素子 |
JP2019179908A (ja) * | 2018-03-30 | 2019-10-17 | 旭化成エレクトロニクス株式会社 | ホール素子及び磁気センサ |
JP2020047898A (ja) * | 2018-09-21 | 2020-03-26 | 旭化成エレクトロニクス株式会社 | 磁気センサ |
-
1984
- 1984-02-21 JP JP59029487A patent/JPS60175471A/ja active Pending
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61260265A (ja) * | 1985-05-15 | 1986-11-18 | Toshiba Corp | 画像形成装置 |
JPS6212974U (ja) * | 1985-07-05 | 1987-01-26 | ||
JP2017063106A (ja) * | 2015-09-24 | 2017-03-30 | 旭化成エレクトロニクス株式会社 | ホール素子及びホールセンサ |
JP2017076749A (ja) * | 2015-10-16 | 2017-04-20 | 旭化成エレクトロニクス株式会社 | ホール素子及びホールセンサ、レンズモジュール |
US10760981B2 (en) | 2016-11-18 | 2020-09-01 | Asahi Kasei Microdevices Corporation | Hall sensor |
US20180143090A1 (en) * | 2016-11-18 | 2018-05-24 | Asahi Kasei Microdevices Corporation | Hall sensor |
CN108075035A (zh) * | 2016-11-18 | 2018-05-25 | 旭化成微电子株式会社 | 霍尔元件 |
CN108075036A (zh) * | 2016-11-18 | 2018-05-25 | 旭化成微电子株式会社 | 霍尔元件以及霍尔元件的制造方法 |
JP2018088513A (ja) * | 2016-11-18 | 2018-06-07 | 旭化成エレクトロニクス株式会社 | ホール素子 |
US11029372B2 (en) | 2016-11-18 | 2021-06-08 | Asahi Kasei Microdevices Corporation | Hall element for mitigating current concentration and fabrication method thereof |
JP2018160630A (ja) * | 2017-03-23 | 2018-10-11 | 旭化成エレクトロニクス株式会社 | ホール素子及びホール素子の製造方法 |
US10333057B2 (en) | 2017-03-23 | 2019-06-25 | Asahi Kasei Microdevices Corporation | Hall element |
US10429455B2 (en) | 2017-03-23 | 2019-10-01 | Asahi Kasei Microdevices Corporation | Hall element and method of manufacturing hall element |
JP2018160632A (ja) * | 2017-03-23 | 2018-10-11 | 旭化成エレクトロニクス株式会社 | ホール素子 |
JP2018160631A (ja) * | 2017-03-23 | 2018-10-11 | 旭化成エレクトロニクス株式会社 | ホール素子 |
JP2019179908A (ja) * | 2018-03-30 | 2019-10-17 | 旭化成エレクトロニクス株式会社 | ホール素子及び磁気センサ |
JP2020047898A (ja) * | 2018-09-21 | 2020-03-26 | 旭化成エレクトロニクス株式会社 | 磁気センサ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI258222B (en) | Compound semiconductor device and method of manufacturing the same | |
JPS60175471A (ja) | ホ−ル素子 | |
JPH0648733B2 (ja) | 極低温用半導体装置 | |
JPH02257618A (ja) | 半導体装置及びその製造方法 | |
TW200406066A (en) | Semiconductor device | |
JPS58137256A (ja) | 絶縁ゲ−ト半導体装置 | |
JPS6292481A (ja) | 半導体装置の製造方法 | |
JPS5867071A (ja) | 半導体装置 | |
JP2000340580A (ja) | 半導体装置 | |
JPS6288383A (ja) | ホ−ル素子 | |
TWI267193B (en) | Schottky barrier diode and process therefor | |
JP2664527B2 (ja) | 半導体装置 | |
JPS6327075A (ja) | ホール素子 | |
JPH0311897Y2 (ja) | ||
JPH0982747A (ja) | 半導体装置のパッド電極構造及びその製造方法 | |
JPS62132360A (ja) | 半導体装置 | |
JPH03104126A (ja) | 化合物半導体装置 | |
JPS58159381A (ja) | 半導体装置 | |
JPS6155967A (ja) | 電界効果トランジスタの製造方法 | |
JP2023062209A (ja) | 半導体デバイス及び半導体デバイスの製造方法 | |
JPH01124274A (ja) | 磁電変換素子 | |
JPS625657A (ja) | 半導体集積回路装置 | |
JPS6327074A (ja) | ホール素子の製造方法 | |
JPS63124462A (ja) | 半導体装置 | |
JPS6194377A (ja) | 電界効果トランジスタ及びその製法 |