JP2018160630A - ホール素子及びホール素子の製造方法 - Google Patents

Abstract

【課題】電極部と絶縁膜と感磁部との積層構造に起因するホール素子のホール出力電圧のばらつきを抑制する。
【解決手段】基板１０と、基板１０上に形成された感磁部２０と、感磁部２０上に形成された絶縁膜４０と、絶縁膜４０上に形成された電極部３１〜３４と、絶縁膜４０を貫通して電極部３１〜３４と感磁部２０とを電気的に接続するコンタクト部５１〜５４と、を備えたホール素子１００において、コンタクト部５１〜５４で囲まれた領域全てが感磁部２０の領域内に含まれ、コンタクト部５１〜５４で囲まれた領域により形成される四角形において、電極部３１〜３４のそれぞれ対応するコンタクト部５１〜５４を基点として延長した領域の占める割合が所定値以下となるようにする。
【選択図】 図１Ａ

Description

本発明は、ホール素子及びホール素子の製造方法に関する。

従来、感磁部と電極パッドとを接続するためのコンタクトを有するホール素子が知られている（例えば、特許文献１、特許文献２参照。）。

特開昭６０−１７５４７１号公報 実開昭６２−１２９７４号公報

従来のホール素子にあっては、感磁部上に絶縁膜が形成されこの絶縁膜に形成された開口部を通じて、コンタクトを介して感磁部と電極パッドとが電気的に接続されている。そのため、基板上に、電極パッドと絶縁膜と感磁部との積層構造が形成され、寄生容量が生じる可能性がある。また、上面視で積層構造の面積が大きいほど絶縁膜に加わる電位差が大きくなり、その結果、リーク電流が発生すること等によりホール素子のホール出力電圧に変動が生じる可能性がある。

そこで、本発明は、従来の未解決の問題に着目してなされたものであり、電極パッドと絶縁膜と感磁部との積層構造を有することに起因するホール素子のホール出力電圧の変動を抑制することの可能なホール素子及びホール素子の製造方法を提供することを目的としている。

上記目的を達成するために、本発明の一態様に係るホール素子は、基板と、当該基板上に形成された感磁部と、当該感磁部上に形成された絶縁膜と、前記絶縁膜上に、前記絶縁膜を貫通して前記感磁部と電気的に接続された四つの導電部と、を備え、前記導電部はそれぞれ、前記絶縁膜上に前記導電部同士が互いに近づく方向に延長して形成された電極部と、前記絶縁膜を貫通して前記電極部と前記感磁部とを電気的に接続するコンタクト部と、を有し、前記四つのコンタクト部に囲まれた領域全てが前記感磁部に含まれ、前記四つのコンタクト部に囲まれた領域により形成される四角形の対角線上に位置する導電部対に含まれる前記コンタクト部間で距離が最も近い二点間の距離をａ１とすると共に、前記対角線上に位置する導電部対に含まれる前記電極部間で距離が最も近い二点間の距離をｂ１とし、さらに、前記四角形の同一辺上で隣り合う導電部対に含まれる前記コンタクト部間で距離が最も近い二点間の距離をａ２とすると共に、前記隣り合う導電部対に含まれる前記電極部間で距離が最も近い二点間の距離をｂ２としたとき、下記式で定義される第一比率ｒ１が７５％以下であり且つ第二比率ｒ２が７５％以下であることを特徴としている。

ｒ１＝（ａ１−ｂ１）／ａ１
ｒ２＝（ａ２−ｂ２）／ａ２
また、本発明の他の態様に係るホール素子の製造方法は、基板と、当該基板上に形成された感磁部と、当該感磁部上に形成された絶縁膜と、前記絶縁膜上に、四角形の角部となる位置に配置され且つ前記絶縁膜を貫通して前記感磁部と電気的に接続された四つの導電部と、を備え、前記導電部はそれぞれ、前記絶縁膜上に前記導電部同士が互いに近づく方向に延長して形成された電極部と、前記絶縁膜を貫通して前記電極部と前記感磁部とを電気的に接続するコンタクト部と、を有し、前記四つの導電部を角部とする前記四角形状の領域が、上面視で前記感磁部の領域内に含まれているホール素子の製造方法であって、前記四つの導電部のうちの二つを含む導電部対において、当該導電部対に含まれる前記コンタクト部間の距離が最小となる点間の距離と前記導電部対に含まれる前記電極部間の距離が最小となる点間の距離との割合を導電部間比率として、前記ホール素子の特性変動が目標値以下となる前記導電部間比率の目標値を決定するステップと、前記感磁部の形状を決定するステップと、前記コンタクト部の配置位置及び形状を決定するステップと、前記導電部間比率の目標値を満足するように、前記コンタクト部の配置位置及び形状に基づき前記電極部の配置位置及び形状を決定するステップと、を備えることを特徴としている。

本発明の一態様によれば、ホール素子のホール出力電圧の変動を抑制することができる。

本発明の一実施形態に係るホール素子の一例を示す上面図である。 図１ＡのＡ−Ａ′断面図である。 図１ＡのＢ−Ｂ′断面図である。 各部の位置関係を説明するための図１ＡのＡ−Ａ′断面の概略図である。 各部の位置関係を説明するための図１ＡのＣ−Ｃ′断面の概略図である。

ホールセンサの一例を示す上面図である。 ホールセンサの断面の一例を示す概略図である。 ホール素子の製造工程を説明するための断面図の一例である。 ホール素子の製造工程を説明するための断面図の一例である。 ホール素子の製造工程を説明するための断面図の一例である。 ホール素子の製造工程を説明するための断面図の一例である。 ホール素子の製造工程を説明するための断面図の一例である。 ホール素子の製造工程を説明するための断面図の一例である。

以下の詳細な説明では、本発明の実施形態の完全な理解を提供するように多くの特定の具体的な構成について記載されている。しかしながら、このような特定の具体的な構成に限定されることなく他の実施態様が実施できることは明らかである。また、以下の実施形態は、特許請求の範囲に係る発明を限定するものではなく、実施形態で説明されている特徴的な構成の組み合わせの全てを含むものである。
以下、図面を参照して、本発明の一実施形態を説明する。以下の図面の記載において、同一部分には同一符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なる。

［実施形態］
図１Ａは、本発明の一実施形態に係るホール素子１００の一例を示す上面図である。図１Ｂは、図１ＡのＡ−Ａ′断面の断面図を示す。図１Ｃは、図１ＡのＢ−Ｂ′断面の断面図を示す。
本発明の一実施形態に係るホール素子１００は、基板１０、感磁部２０、電極部３１〜電極部３４、絶縁膜４０、及びコンタクト部５１〜コンタクト部５４を備える。感磁部２０は、導電層２１及び表面層２２を備える。電極部３１〜電極部３４及びコンタクト部５１〜コンタクト部５４は、導電部を構成する。

基板１０は、Ｓｉや化合物半導体等の半導体基板である。本発明の一実施形態に係る基板１０は、例えばＧａＡｓ基板である。基板（ＧａＡｓ基板）１０の抵抗率は１．０×１０^５Ω・ｃｍ以上である。基板１０の抵抗率の上限は１．０×１０^９Ω・ｃｍ以下であってよい。基板１０は、例えば略正方形の平面形状を有する。なお、基板１０の平面形状は略正方形に限るものではなく任意に設定可能であり、例えば、感磁部２０の平面形状と相似した、感磁部２０よりも大きい平面形状を有していてもよい。

感磁部２０は、基板１０上に形成される。感磁部２０は、基板１０上であり一部が基板１０に埋まって形成されていてもよい。感磁部２０は、略正方形の平面形状を有する。感磁部２０は、基板１０よりも低抵抗の層である。感磁部２０は、例えばＧａＡｓ、ＩｎＳｂ及びＩｎＡｓ等の化合物半導体で形成される。本発明の一実施形態に係る感磁部２０は、ＧａＡｓで形成される。また、感磁部２０は、基板１０にＳｉ、Ｓｎ、Ｓ、Ｓｅ、Ｔｅ、Ｇｅ及びＣ等の不純物を注入し、加熱することにより活性化されてもよい。また、感磁部２０は、少なくとも１つの角が丸みを帯びた平面形状を有していてもよい。感磁部２０の端部では、ホール素子１００に流れる電流が集中する場合がある。感磁部２０の平面形状が丸みを有することにより、感磁部２０の端部における電流集中が緩和される。なお、感磁部２０を基板１０上に段差状（メサ状）に形成する際にこの効果は顕著となる。特に感磁部２０の角部が感磁部２０の厚みに対して１０％以上の曲率半径を有することにより、感磁部２０の端部での電流集中を緩和することができる点で好ましい。また、感磁部２０の厚みに対して１００００％以下の曲率半径を有することにより、ホール素子１００の出力電圧の揺らぎを抑制できる点で好ましい。これは、感磁部２０の側面ではダングリングボンドの一番小さな面（例えば、（１００）面）以外の面の露出を減らすことができ、キャリアの表面再結合が生じにくくなることによると推測される。

なお、感磁部２０は、略正方形に限るものではない。四つのコンタクト部５１〜コンタクト部５４に囲まれた領域全てが感磁部２０に含まれていればよい。
感磁部２０を略正方形、あるいは四つのコンタクト部５１〜コンタクト部５４に囲まれた領域全てが感磁部２０に含まれる形状とすることにより、電流集中を生じにくい形状とすることができる。また、基板１０に対する感磁部２０の面積を最大限大きくすることができる。これにより１／ｆノイズを抑制することができ、また、ホール素子１００の出力特性の変動を抑制することができる点で好ましい。

四つのコンタクト部に囲まれた領域全てが感磁部２０に含まれていれば、感磁部２０はこの四つのコンタクト部に囲まれた領域の外側に広がっていてもよい。例えば、感磁部２０の縁部は直線でなくともよく、また、感磁部２０の縁部に切欠き等が形成されていてもよい。これに対して、感磁部２０の縁部に形成された切欠きが比較的大きく、四つのコンタクト部５１〜コンタクト部５４に囲まれた領域全てが感磁部２０に含まれない形状（いわゆる十字型の形状）となる場合、切欠きの近傍（即ち、十字の交点部分）で電流集中が生じやすくなる。そのため、１／ｆノイズが大きくなる場合がある。

四つのコンタクト部５１〜コンタクト部５４に囲まれた領域は、次のように決めることができる。まず、感磁部２０の上面視における重心を、感磁部２０の中心とする。次に、感磁部２０の中心と各コンタクト部５１〜コンタクト部５４との間の距離が最小となる点を各コンタクト部５１〜コンタクト部５４に描く。そして、これらの点間を結んで形成される領域を四つのコンタクト部５１〜コンタクト部５４に囲まれた領域とする。なお、感磁部２０の中心との間の距離が最小となる点が各コンタクト部に複数ある場合には、これら全ての点を結んだ領域を四つのコンタクト部５１〜コンタクト部５４に囲まれた領域とする。また、入出力いずれにも用いられないコンタクト部が存在する場合、当該コンタクト部は考慮せずには上述の領域を決めるものとしてよい。

さらに、「四つのコンタクト部５１〜コンタクト部５４に囲まれた領域により形成される四角形」は下記のように決めることができる。上述のように四つのコンタクト部５１〜コンタクト部５４によって囲まれた領域を定めた場合、感磁部２０の中心からの距離が最も短い点が各コンタクト部につき１点のみ存在する場合は、「四つのコンタクト部５１〜コンタクト部５４に囲まれた領域により形成される四角形」は、四つのコンタクト部５１〜コンタクト部５４によって囲まれた領域と一致する。また、感磁部２０の中心からの距離が最も短い点がコンタクト部に複数存在する場合は、一つのコンタクト部につき、複数の点のうちいずれか一点を選択し、各コンタクト部につき１点、計４点を結ぶ線分で囲まれた領域を「四つのコンタクト部５１〜コンタクト部５４に囲まれた領域により形成される四角形」と定めるものとする。

導電層２１は、基板１０上に形成される。本発明の一実施形態に係る導電層２１は、ｎ型ＧａＡｓである。導電層２１の膜厚は特に限定されない。本発明の一実施形態に係る導電層２１の膜厚は、５０ｎｍ以上２０００ｎｍ以下である。導電層２１の膜厚は、１００ｎｍ以上１０００ｎｍ以下であってもよい。
表面層２２は、導電層２１上に導電性の材料で形成される。表面層２２は、導電層２１よりも導電性の低いＧａＡｓ層、ＡｌＧａＡｓ又はＡｌＡｓ等の高抵抗な結晶からなる。本発明の一実施形態に係る表面層２２の膜厚は、１５０ｎｍ以上である。表面層２２の膜厚は、２００ｎｍ以上であってもよい。表面層２２の膜厚の上限は、８００ｎｍ以下であっても、６００ｎｍ以下であってもよい。なお、感磁部２０には、表面層２２が形成されなくてもよい。

絶縁膜４０は、感磁部２０の上面及び感磁部２０の側面を覆うように形成される。本発明の一実施形態に係る絶縁膜４０は、表面層２２全体と、導電層２１及び表面層２２の積層体の側面全体とを覆い、基板１０の上面と接するように形成される。
絶縁膜４０には、コンタクト用の開口部４０ａが設けられている。絶縁膜４０の厚みは、例えば１００ｎｍ以上であるがこれに限るものではない。絶縁膜４０は、例えば、シリコン窒化膜（Ｓｉ_３Ｎ_４膜）、シリコン酸化膜（ＳｉＯ_２膜）、アルミナ膜（Ａｌ_２Ｏ_３）、ポリイミド膜及びこれらの膜の少なくとも１つを積層した多層膜である。なお、図１Ａに示す上面図では、簡略化のため絶縁膜４０を省略している。

電極部３１〜電極部３４は、絶縁膜４０上に形成される。例えば、電極部３１及び電極部３２は、感磁部２０に電流を流すための入力用の電極部であり、電極部３３及び電極部３４は、感磁部２０のホール電圧を検出するための出力用の電極部である。ここでは、電極部３１及び電極部３２を入力用の電極部として説明し、電極部３３及び電極部３４を出力用の電極部として説明するが、入力用の電極部と出力用の電極部とを入れ替えてもよい。また、入力用の電極部と出力用の電極部とを逐次入れ替えることにより、ホール素子１００をスピニングカレント動作させるようにしてもよい。なお、ホール素子１００は電極部３１〜電極部３４の他に電極部を備えていてもよい。

電極部３１〜電極部３４は、絶縁膜４０に設けられた開口部４０ａを通じてコンタクト部５１〜コンタクト部５４を介して感磁部２０と電気的に接続される。電極部３１〜電極部３４は、金属、ポリシリコン等の導電性材料により形成される。本発明の一実施形態に係る電極部３１〜電極部３４は、金を主成分として含有する。
電極部３１〜電極部３４は、それぞれ対応するコンタクト部５１〜コンタクト部５４上に形成される。後述のようにコンタクト部５１〜コンタクト部５４は略正方形の頂点となる位置に配置されるため、コンタクト部５１〜コンタクト部５４上に配置される電極部３１〜電極部３４も、略正方形の頂点となる位置に配置されることになる。

また、電極部３１〜電極部３４は、それぞれ対応するコンタクト部５１〜コンタクト部５４を基点として見た場合に対角線上の対向する電極部に近づく方向及び両隣の電極部のそれぞれに近づく方向に延出して形成される。本発明の一実施形態に係る電極部３１〜電極部３４は、例えば略正方形の平面形状を有し、電極部３１〜電極部３４の角部と感磁部２０の角部とがそれぞれ相似な形状を有している。さらに、電極部３１〜電極部３４の各辺と感磁部２０の各辺とが平行となるように配置される。また、電極部３１〜電極部３４それぞれの外周は、上面視で、感磁部２０の外周で囲まれる領域の内側に位置する。電極部３１〜電極部３４の大きさについては後述する。

ここで、感磁部２０の上部に電極部３１〜電極部３４が形成される場合、感磁部２０は、少なくとも１つの角が丸みを帯びていることで、チッピングの影響を抑制することができる。
すなわち、基板１０を個片化する際にダイシングを行うが、基板１０の外周部と感磁部２０の外周部の間に電極部３１〜電極部３４が配置されていない場合、チッピングにより感磁部２０が欠け、当該欠けを原因とした電流集中を生じる場合がある。特に、感磁部２０の角が丸みを帯びていない場合、絶縁膜４０からの応力やダイシング時の応力が感磁部の角へ集中し、亀裂の起点となる場合がある。感磁部２０の少なくとも１つの角が丸みを帯びている場合、上記応力等を緩和し、チッピングによる感磁部２０の端の欠けを抑制することで、電流集中を緩和することができる。

なお、本発明の一実施形態に係る電極部３１〜電極部３４は、同一の平面形状を有しているが、異なる平面形状を有してもよい。例えば、入力用の電極部と出力用の電極部とをそれぞれ異なる平面形状としてもよい。
また、本発明の一実施形態に係る電極部３１〜電極部３４は上面視で感磁部２０の領域内に形成されているが、これらの電極部の少なくとも一部が上面視で感磁部２０の領域の外側まで延出していてもよい。なお、上面視で感磁部２０の領域内に電極部３１〜電極部３４が形成されていると、ホール素子１００の出力電圧の揺らぎを小さくできる点で好ましい。これは、感磁部２０と電極部３１〜電極部３４との熱膨張係数の差による応力が感磁部２０にかかりにくくなるためである。

コンタクト部５１〜コンタクト部５４は、感磁部２０上に形成される。本発明の一実施形態に係るコンタクト部５１〜コンタクト部５４は、絶縁膜４０を貫通して、電極部３１〜電極部３４と感磁部２０とを電気的に接続する。本発明の一実施形態では、コンタクト部５１〜コンタクト部５４は略正方形の頂点となる位置に形成される。なお、コンタクト部５１〜コンタクト部５４の配置位置は略正方形の頂点となる位置に限るものではなく、四角形の頂点となる位置であればよい。

コンタクト部５１〜コンタクト部５４の上には電極部３１〜電極部３４が形成される。
本発明の一実施形態に係るコンタクト部５１〜コンタクト部５４は、例えば、電極部３１〜電極部３４と同一の材料で形成される。電極部３１〜電極部３４及びコンタクト部５１〜コンタクト部５４は、導電部として、同一のプロセスにより同時に一体に形成されていてもよい。なお、コンタクト部５１〜コンタクト部５４は、電極部３１〜電極部３４とは異なる材料で形成されてもよい。

コンタクト部５１〜コンタクト部５４は、感磁部２０の平面形状に応じた平面形状を有し、感磁部２０と電極部３１〜電極部３４のそれぞれとを電気的に接続可能な大きさに形成される。コンタクト部５１〜コンタクト部５４の平面形状は、例えば、感磁部２０の角部部分と相似な略三角形状を有し、コンタクト部５１〜コンタクト部５４は、三つの頂点が感磁部２０の頂点の外側の領域と上下方向で対向し、三辺のうちの二辺が感磁部２０の二辺と平行となるように形成される。

また、コンタクト部５１〜コンタクト部５４の平面形状は、感磁部２０の外周側に対応する外側領域の少なくとも一部に丸みを有していてもよい。また、コンタクト部５１〜コンタクト部５４の平面形状は、感磁部２０の中心側の内側領域に丸みを有していてもよく、例えば全体として扇形を有していてもよい。これにより、コンタクト部５１〜コンタクト部５４の端部における電流集中が緩和される。コンタクト部５１〜コンタクト部５４の平面形状は、コンタクト部５１〜コンタクト部５４の端部における電流集中を緩和できるものであれば、扇形に限らず他の形状であってもよい。なお、ここでいう外側領域とは、コンタクト部５１〜コンタクト部５４の外周であって、感磁部２０の外周と対向する領域を指す。一方、内側領域とは、外側領域以外の感磁部２０の中心側の領域を指す。また、四つのコンタクト部５１〜コンタクト部５４に囲まれた領域全てが感磁部２０に含まれている場合、特にコンタクト部５１〜コンタクト部５４の端部に流れる電流量が多くなるので、顕著に電流集中緩和効果が得られる。

ここで、電極部３１〜電極部３４の大きさは次のようにして決定される。
図２Ａは、図１Ａに示すホール素子１００のＡ−Ａ′断面を簡略化した断面図である。図２Ｂは、図１Ａに示すホール素子１００のＣ−Ｃ′断面を簡略化した断面図である。
図２Ａに示すように、コンタクト部５１〜コンタクト部５４を頂点とする略正方形の対角線上に位置する二つのコンタクト部、例えばコンタクト部５１及びコンタクト部５２それぞれの上の、これらコンタクト部５１とコンタクト部５２との間の距離が最小となる点間の距離をａ１とする。また、コンタクト部５１及びコンタクト部５２それぞれと電気的に接続された電極部３１及び電極部３２上の、これら電極部３１及び電極部３２間の距離が最小となる点間の距離をｂ１とする。

同様に、図２Ｂに示すように、コンタクト部５１〜コンタクト部５４を頂点とする略正方形の隣り合う二つのコンタクト部、例えばコンタクト部５１及びコンタクト部５４それぞれの上の、これらコンタクト部５１及びコンタクト部５４間の距離が最小となる点間の距離をａ２とする。また、コンタクト部５１及びコンタクト部５４それぞれと電気的に接続された電極部３１及び電極部３４上の、これら電極部３１及び電極部３４間の距離が最小となる点間の距離をｂ２とする。

電極部３１〜電極部３４は、図２Ａ及び図２Ｂに示す距離ａ１、ａ２、ｂ１、及びｂ２が次式（１）及び次式（２）で表される導電部間比率（第一比率）ｒ１及び導電部間比率（第二比率）ｒ２を満足するように決定される。
ｒ１＝（ａ１−ｂ１）／（ａ１）
ｒ１≦７５％ ……（１）
ｒ２＝（ａ２−ｂ２）／（ａ２）
ｒ２≦７５％ ……（２）
（１）式中の７５％及び（２）式中の７５％の値は、好ましくはｒ１は６０％以下であり、好ましくはｒ２は６０％以下である。上記ｒ１及びｒ２の上限は、例えば、寄生容量の影響が小さくなる範囲、または、隣接する電極部間の十分な絶縁耐圧が得られる範囲に基づいて設定されたものである。

また、第一比率ｒ１は１３％以上であり、第二比率ｒ２は５％以上を満足するように決定される。上記ｒ１及びｒ２の下限は、ワイヤーボンディングが可能となる範囲に基づいて設定されたものである。
つまり、導電部間比率ｒ１、ｒ２は、感磁部２０のコンタクト部５１〜コンタクト部５４で囲まれる領域内における、電極部３１〜電極部３４のうちの、それぞれ対応するコンタクト部５１〜コンタクト部５４を基点として延出した領域が占める割合を表す。すなわち、ｒ１は感磁部２０にコンタクト部５１〜コンタクト部５４で囲まれる領域により形成される四角形の対角線方向の感磁部２０について、当該感磁部２０上に延出した電極部の割合を示す。また、ｒ２は上記四角形の辺方向の感磁部２０について、当該感磁部２０上に延出した電極部の割合を示す。

ここで、感磁部２０と絶縁膜４０と電極部３１〜３４との積層構造は寄生容量が生じる可能性がある。また、電極部３１〜電極部３４の、それぞれ対応するコンタクト部５１〜コンタクト部５４を基点として延出した領域の長さが長いほど、絶縁膜４０に加わる電位差が大きくなるため、絶縁破壊を生じやすくリーク電流が発生しやすい。つまり、例えば図２Ａにおいて、電極部３２は位置に関わらず同一電位である。一方、電極部３２とコンタクト部５２と感磁部２０との積層部分ではこれらは同電位であるが、化合物半導体からなる感磁部２０では、電圧降下のため、コンタクト部５２から離れるほど感磁部２０にかかる電圧が低下する。

そのため、電極部３２と絶縁膜４０と感磁部２０との積層部分では、感磁部２０の、コンタクト部５２に近い領域では電極部３２と感磁部２０との電位差は小さいが、コンタクト部５２から離れるほど電極部３２と感磁部２０との電位差が大きくなり、絶縁破壊を生じ易く、リーク電流が発生し易い。このため、コンタクト部５２を基点とする電極部３２の延出した領域の長さは短い方が好ましい。しかしながら、コンタクト部５２を基点とする電極部３２の延出した領域の長さが短すぎると電極部３２への外部接続用のボンディングワイヤ等を電気的に接続することが困難となる。

本発明の一実施形態に係るホール素子１００では、導電部間比率ｒ１、ｒ２が７５％以下となるようにし、感磁部２０のコンタクト部５１〜コンタクト部５４で囲まれる領域内において寄生容量が生じる積層構造が占める割合を制限している。つまり、電極部３１〜電極部３４の、それぞれ対応するコンタクト部５１〜５４を基点として延出した領域の長さを、電極部３２と感磁部２０との間に生じる電位差が絶縁破壊を生じない程度の電位差に収まるように制限している。

そのため、ホール素子１００に生じる寄生容量を低減することができると共に、絶縁破壊を防止しリーク電流を抑制することができる。その結果、ホール素子１００のホール出力電圧のばらつき等を抑制することができる。
なお、コンタクト部５１〜コンタクト部５４の平面形状は、少なくとも、感磁部２０と電極部３１〜電極部３４との間を電気的に接続することの可能な大きさに設定される。また、電極部３１〜電極部３４の平面形状は、少なくともコンタクト部５１〜コンタクト部５４に電気的に接続可能な大きさであり、且つ、ボンディングワイヤ等の外部接続用の接続部材を電気的に接続可能な大きさに設定される。

なお、導電部間比率ｒ１及びｒ２は、例えばａ１、ａ２、ｂ１、及びｂ２を、ホール素子１００を上面視で目視、光学顕微鏡、または走査型電子顕微鏡（ＳＥＭ）等によって観察して測定するか、またはホール素子１００の、基板１０、感磁部２０、電極部、絶縁膜４０、コンタクト部を含む断面、例えば図１ＡのＡ−Ａ′の断面を、ＳＥＭによって観察して測定し、式（１）または式（２）から算出することができる。

さらに、１つのホール素子１００に対してｒ１又はｒ２が複数算出される場合は、それぞれ一番大きい値を当該ホール素子におけるｒ１又はｒ２とするものとする。
また、ｂ１／ｂ２は好ましくは１≦ｂ１／ｂ２≦３、さらに好ましくは１．４≦ｂ１／ｂ２≦２．５である。ｂ１／ｂ２の値が上記範囲にあることで、電極部間の絶縁耐性が向上する点で好ましい。

ｂ１／ｂ２はコンタクト部５１〜コンタクト部５４で囲まれる領域によって形成される四角形の対角線方向に存在する電極部端部と基板との電位差と、上記領域の隣接する同一辺方向に存在する電極部端部と基板との電位差とのバランスを示す値である。ｂ１／ｂ２が上記範囲にあると、感磁部２０面内方向の電極部間に電界の局所集中が生じにくくなることで電極部間の絶縁耐性が向上する点で好ましい。

図３Ａは、本発明の一実施形態に係るホール素子１００を用いたホールセンサ２００の一例を示す上面図である。図３Ｂは、ホールセンサ２００の断面の一例を示す概略図である。
ホールセンサ２００は、ホール素子１００、リード端子２１１〜リード端子２１４、保護層２２０、モールド部材２３０、外装めっき層２４０及びボンディングワイヤ２５１〜ボンディングワイヤ２５４を備える。なお、ホールセンサ２００の構成は一例であり、これに限るものではない。

ホール素子１００は、ボンディングワイヤ２５１〜ボンディングワイヤ２５４によりリード端子２１１〜リード端子２１４に接続される。電極部３１は、ボンディングワイヤ２５１により、リード端子２１１と電気的に接続される。電極部３２は、ボンディングワイヤ２５２により、リード端子２１２と電気的に接続される。電極部３３は、ボンディングワイヤ２５３により、リード端子２１３と電気的に接続される。電極部３４は、ボンディングワイヤ２５４により、リード端子２１４と電気的に接続される。

ボンディングワイヤ２５１〜ボンディングワイヤ２５４は、導電性の材料で形成される。ボンディングワイヤ２５１〜ボンディングワイヤ２５４は、例えば金ワイヤを適用することができるが、これに限るものではない。ボンディングワイヤ２５１〜ボンディングワイヤ２５４は、モールド部材２３０により覆われている。これにより、ボンディングワイヤ２５１〜ボンディングワイヤ２５４が固定される。

なお、電極部３１〜電極部３４と、ボンディングワイヤ２５１〜ボンディングワイヤ２５４とのそれぞれの間にボール部が設けられていてもよい。ボール部は、導電性の材料で形成される。ボール部は、ボンディングワイヤ２５１〜ボンディングワイヤ２５４と同一の材料で形成されてよい。ボール部は、例えば金ボール、またははんだボールである。一例において、ボール部は、上面視で１０μｍ以上、１００μｍ以下の直径を有し、例えば、６０μｍの直径を有する。なお、ボール部が上面視で真円でない場合には、上面視したボール部と同じ面積を有する楕円に近似し、当該楕円の長径を直径としてもよい。また、ボール部の厚みは応力緩和の観点から５μｍ以上であることが好ましい。また、製造容易性の観点からボール部の厚みは１００μｍ以下であることが好ましい。なお、ボール部の厚みとは、ボール部の一番高い部分とボール部が配置された電極部３１〜電極部３４との距離である。

ここで、ホールセンサ２００のＸ線撮影にて得られた断面透過図を観察した際に、ボンディングワイヤ２５２をリード端子２１２側からホール素子１００側にたどった場合にボンディングワイヤの太さよりも幅が大きくなった部分をボール部と定義してもよい。
リード端子２１１〜リード端子２１４は、外装めっき層２４０を介して外部と電気的に接続される。リード端子２１１〜リード端子２１４は、ボンディングワイヤ２５１〜ボンディングワイヤ２５４と接続された面と反対側の面とに外装めっき層２４０が形成される。これにより、ホール素子１００は、ホールセンサ２００の外部と電気的に接続される。なお、外装めっき層２４０は、例えばスズ（Ｓｎ）で形成されているが、これに限るものではない。

保護層２２０は、ホール素子１００のボンディングワイヤ２５１〜ボンディングワイヤ２５４と接続された面とは反対側の面を覆う。保護層２２０は、例えば基板１０を保護可能な材料であれば限定されない。保護層２２０は、導体、絶縁体、又は半導体の何れか１つからなる膜であってもよく、これらのうち２つ以上を含む膜であってもよい。導体の場合、保護層２２０は、銀ペースト等の導電性樹脂であってよい。絶縁体の場合、保護層２２０は、エポキシ系の熱硬化型樹脂とシリカ（ＳｉＯ_２）とを含む絶縁ペースト、窒化ケイ素及び二酸化ケイ素等であってよい。半導体の場合、保護層２２０は、Ｓｉ基板やＧｅ基板等の貼り合わせであってよい。

モールド部材２３０は、ホール素子１００と、ボンディングワイヤ２５１〜ボンディングワイヤ２５４と、リード端子２１１〜リード端子２１４とをモールドする。モールド部材２３０は、リフロー時の高熱に耐えられる材料で形成される。例えば、モールド部材２３０は、エポキシ系の熱硬化型樹脂で形成される。

ここで、前述のように、ホール素子１００に、電極部３１〜電極部３４と、絶縁膜４０と感磁部２０との積層構造が含まれる場合、寄生容量等が生じる可能性がある。図２Ａ、図２Ｂに示すように、本発明の一実施形態に係るホール素子１００は、電極部３１〜電極部３４を、前記（１）式及び（２）式を満足するように設定し、感磁部２０のコンタクト部５１〜コンタクト部５４で囲まれる領域において、電極部３１〜３４のそれぞれ対応するコンタクト部５１〜５４を基点として延出した領域の占める割合を制限している。そのため、寄生容量やリーク電流等の発生を抑制することができ、ホール素子１００の出力特性の変動を抑制することができる。また、絶縁膜に加わる電位差を低減することができるため、絶縁破壊耐圧を向上させることができる。

また、上述のように、ホール素子１００は、感磁部２０の電流集中を緩和することができる。これにより、感磁部２０の電流集中に起因する微小な抵抗変動が生じにくくなる。したがって、ホール素子１００は、電流集中により生じる１／ｆノイズを抑制できる。

［製造方法］
図４Ａ〜図４Ｇは、ホール素子１００の製造工程の一例を示す断面図である。なお、ホール素子１００の製造方法は、これに限るものではない。なお、ここでは、コンタクト部５１〜コンタクト部５４をコンタクト部５０として説明する。

まず、前記（１）式及び（２）式で表される導電部間比率ｒ１及びｒ２の目標値を決定する。導電部間比率ｒ１及びｒ２が大きいほど、寄生容量やリーク電流が生じやすいため、ホール素子１００のサイズや、コンタクト部５１〜コンタクト部５４の配置位置等に応じて、導電部間比率ｒ１及びｒ２を決定する。そして、決定した導電部間比率ｒ１、ｒ２や、ホール素子１００のサイズ等に基づきコンタクト部５１〜コンタクト部５４の配置位置を決定する。

続いて、決定した導電部間比率ｒ１、ｒ２と、コンタクト部５１〜コンタクト部５４の配置位置から得られるコンタクト部間の距離ａ１、ａ２と、から、電極部間の距離ｂ１、ｂ２を決定する。
そして、距離ａ１、ａ２、ｂ１、ｂ２を満足するように、コンタクト部５１〜コンタクト部５４、及び電極部３１〜電極部３４を形成する。

まず、後に複数個に個片化されて基板１０となる大きな基板を用意する。個片化された基板１０の平面形状は、例えば略正方形である。
次に、基板１０上に感磁部２０を形成する（図４Ｂ）。具体的には、基板１０上に導電層２１を形成し、導電層２１上に表面層２２を形成する。感磁部２０の成膜段階では、導電層２１及び表面層２２の平面形状は、基板１０の平面形状と同一であってよい。例えば、感磁部２０は、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ、有機金属気相成長）法やＭＢＥ（分子線エピタキシー）法を用いて、基板１０上に化合物半導体をエピタキシャル成長することにより形成される。

次に、図４Ｃにおいて、感磁部２０を予め定められた平面形状のパターンにエッチングする。これにより、感磁部２０の平面形状が例えば略正方形に形成される。また、感磁部２０の平面形状の角部は、当該エッチング工程により丸められてよい。次に、図４Ｄにおいて、感磁部２０上にコンタクト部５０を形成する。コンタクト部５０は、蒸着やスパッタ等の任意の半導体製造工程を用いて形成される。コンタクト部５０は、感磁部２０の角部近傍に形成される。

次に、図４Ｅにおいて、基板１０、感磁部２０及びコンタクト部５０上に絶縁膜４０を形成する。例えば絶縁膜４０として、厚みが３００ｎｍのＳｉＮ膜が形成される。また、絶縁膜４０には、コンタクト部５０と電極部３１〜電極部３４とが電気的に接続されるための開口部４０ａが形成される。開口部４０ａはエッチングプロセスにより形成されていてもよい。

次に、図４Ｆにおいて、絶縁膜４０上に電極部３１〜電極部３４が形成される。また、電極部３１〜電極部３４は、絶縁膜４０に形成された開口部４０ａを通じて、コンタクト部５０と電気的に接続される。一例において、電極部３１〜電極部３４の厚みは、０．５μｍであるがこれに限るものではない。以上により、ホール素子１００が形成される。
なお、ここでは、コンタクト部５１〜コンタクト部５４を形成する段階は、絶縁膜４０を形成する段階の前に実行されているが、コンタクト部５１〜コンタクト部５４を形成する段階は、絶縁膜４０を形成する段階の後に実行されてもよい。

また、上記実施形態においては、対角線上に位置する二組のコンタクト部間の組毎の距離、また、隣り合う二組のコンタクト部間の組毎の距離それぞれが、導電部間比率の目標値を満足するようにした場合について説明したが、いずれか一つの組のみ、またはいずれか複数の組のみ、導電部間比率の目標値を満足するようにすることも可能である。
また、上記実施形態においては、感磁部２０の角部にコンタクト部５１〜コンタクト部５４を配置した場合について説明したが、これに限るものではなく、四つのコンタクト部５１〜コンタクト部５４で囲まれる感磁領域が、上面視で感磁部２０内に含まれるように配置されていれば、感磁部２０に対して、コンタクト部５１〜コンタクト部５４は、どのような位置関係に配置されていてもよい。

以上、本発明の実施形態を説明したが、上記実施形態は、本発明の技術的思想を具体化するための装置や方法を例示するものであって、本発明の技術的思想は、構成部品の材質、形状、構造、配置等を特定するものでない。本発明の技術的思想は、特許請求の範囲に記載された請求項が規定する技術的範囲内において、種々の変更を加えることができる。

１０ 基板
２０ 感磁部
２１ 導電層
２２ 表面層
３１〜３４ 電極部
４０ 絶縁膜
５１〜５４ コンタクト部
１００ ホール素子
２００ ホールセンサ
２１１〜２１４ リード端子
２５１〜２５４ ボンディングワイヤ
２３０ モールド部材

Claims (5)

1. 基板と、
   当該基板上に形成された感磁部と、
   当該感磁部上に形成された絶縁膜と、
   前記絶縁膜上に、前記絶縁膜を貫通して前記感磁部と電気的に接続された四つの導電部と、
   を備え、
   前記導電部はそれぞれ、
   前記絶縁膜上に前記導電部同士が互いに近づく方向に延長して形成された電極部と、
   前記絶縁膜を貫通して前記電極部と前記感磁部とを電気的に接続するコンタクト部と、
   を有し、
   前記四つのコンタクト部に囲まれた領域全てが前記感磁部に含まれ、
   前記四つのコンタクト部に囲まれた領域により形成される四角形の対角線上に位置する導電部対に含まれる前記コンタクト部間で距離が最も近い二点間の距離をａ１とすると共に、前記対角線上に位置する導電部対に含まれる前記電極部間で距離が最も近い二点間の距離をｂ１とし、
   さらに、前記四角形の同一辺上で隣り合う導電部対に含まれる前記コンタクト部間で距離が最も近い二点間の距離をａ２とすると共に、前記隣り合う導電部対に含まれる前記電極部間で距離が最も近い二点間の距離をｂ２としたとき、下記式で定義される第一比率ｒ１が７５％以下であり且つ第二比率ｒ２が７５％以下であるホール素子。
   ｒ１＝（ａ１−ｂ１）／ａ１
   ｒ２＝（ａ２−ｂ２）／ａ２
2. 前記第一比率ｒ１は１３％以上であり且つ前記第二比率ｒ２は５％以上である請求項１に記載のホール素子。
3. 前記第一比率ｒ１は６０％以下であり且つ前記第二比率ｒ２は６０％以下である請求項１または２に記載のホール素子。
4. 基板と、
   当該基板上に形成された感磁部と、
   当該感磁部上に形成された絶縁膜と、
   前記絶縁膜上に、四角形の角部となる位置に配置され且つ前記絶縁膜を貫通して前記感磁部と電気的に接続された四つの導電部と、
   を備え、
   前記導電部はそれぞれ、
   前記絶縁膜上に前記導電部同士が互いに近づく方向に延長して形成された電極部と、
   前記絶縁膜を貫通して前記電極部と前記感磁部とを電気的に接続するコンタクト部と、
   を有し、前記四つの導電部を角部とする前記四角形状の領域が、上面視で前記感磁部の領域内に含まれているホール素子の製造方法であって、
   前記四つの導電部のうちの二つを含む導電部対において、当該導電部対に含まれる前記コンタクト部間の距離が最小となる点間の距離と前記導電部対に含まれる前記電極部間の距離が最小となる点間の距離との割合を導電部間比率として、前記ホール素子の特性変動が目標値以下となる前記導電部間比率の目標値を決定するステップと、
   前記感磁部の形状を決定するステップと、
   前記コンタクト部の配置位置及び形状を決定するステップと、
   前記導電部間比率の目標値を満足するように、前記コンタクト部の配置位置及び形状に基づき前記電極部の配置位置及び形状を決定するステップと、
   を備えるホール素子の製造方法。
5. 前記導電部間比率は下記式で定義される第一比率ｒ１と第二比率ｒ２とを含み、
   前記第一比率ｒ１が７５％以下であり且つ前記第二比率ｒ２が７５％以下である請求項４に記載のホール素子の製造方法。
   ｒ１＝（ａ１−ｂ１）／ａ１
   ｒ２＝（ａ２−ｂ２）／ａ２
   ａ１は、前記四つの導電部のうちの対角線上に位置する導電部対に含まれる前記コンタクト部間の距離が最小となる点間の距離である。
   ｂ１は、前記対角線上に位置する導電部対に含まれる前記電極部間の距離が最小となる点間の距離である。
   ａ２は、前記四つの導電部のうちの隣り合う導電部対に含まれる前記コンタクト部間の距離が最小となる点間の距離である。
   ｂ２は、前記隣り合う導電部対に含まれる前記電極部間の距離が最小となる点間の距離である。

Images