JPS5867071A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS5867071A
JPS5867071A JP57165948A JP16594882A JPS5867071A JP S5867071 A JPS5867071 A JP S5867071A JP 57165948 A JP57165948 A JP 57165948A JP 16594882 A JP16594882 A JP 16594882A JP S5867071 A JPS5867071 A JP S5867071A
Authority
JP
Japan
Prior art keywords
gate electrode
semiconductor device
pad
regions
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57165948A
Other languages
English (en)
Inventor
アダルベルタス・ヘルマヌス・ヤコブス・ニ−フエ−ン・フアン・デイ−カム
ロベルト・カレル・ツイス
パウル・ザンドフエルド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of JPS5867071A publication Critical patent/JPS5867071A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12033—Gunn diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、電界効果トランジスタを含み絶縁層で部分的
に被覆された半導体本体を具える半導体装置であって、
該半導体本体は一導電型の複数個の表面隣接半導体領域
が設けられた活性トランジスタ領域を具え、これら半導
体領域をもって一方が他方を取り囲む２＠の電極領域と
、該電極領竣間に位置する少くとも１個の島領域を形成
してこれら領域で少くとも２個の反対導電型のチャンネ
ル領域を取り囲み、これらチャンネル領域上方の絶縁層
上にそれぞれゲート電極を設け、その第１ゲート電電は
第２ゲート電極を取り囲むよう形成し、これらゲート電
極は絶縁層上に設けられたＩＩＩ及び第２ポンデイング
パツドにそれぞれ接続し、阿１ポンディングパッドは活
性トランジスタ領域外に位置させて成る半導体装置に関
するものである。
この種の半導体装置はテレビジョン受信機の高周波前置
増幅器内の増幅素子として特に好適であ記トランジスタ
の第１ゲート電極に供給され、第２ゲート電極は可変直
流電圧源に接続される。第２ゲート電極の直流電圧の値
の変化によりこのトランジスタの利得を、増幅される信
号が略々一定振幅になるよう制御することができる。
上述した種類の半導体装置は既に公開されているオラン
ダ国特許願第ｆ１９１０１９５号明細書から既知であり
、これに開示されているものにおいてはゲート電極が閉
ループになっている。その外側ループ（第１ゲート電極
）は活性トランジスタ領域外に位置するポンディングパ
ッドに接続され。
内側ループ（第２ゲート電極）は一部を幅広にしてポン
ディングパッドを形成し、こリボンゲイングバツド部分
を同様に一部を幅広にした島領域部分の上方に延在させ
ている。
この既知の電界効果トランジスタは高い相互コンダクタ
ンスと低い入力減衰特性を示す。しかし、このトランジ
スタは第２ポンデイングパツドが島領域の一部分の上方
に位置する欠点を有する。斯るポンディングパッドはか
なり木きな面積を有するため、島領域と第２ゲート電極
との間にかなり大きな容量が存在する。この容量のため
にこのトランジスタの利得は増幅すべき信号の周波数が
高くなるにつれて減少してしまう。
本発明の目的は、高い相互コンダクタンスと低い入力減
衰特性を示すと共に島領域とゲート電極との間の容量が
極めて小さい上述した種類の半導体装置を提供すること
にある。この目的のために、本発明は上述した種類の半
導体装置において、第２ボンデイン′グバツドも活性ト
ランジスタ領域外に位置させ、第１ゲート電極は第２ゲ
ート電極と第２ポンデイ／グパツドとの間の接続部にオ
イて遮断してその両端を第１ポンデイングパツドに接続
したことを特徴とする。
この構成に工れば、第２ポンデイングパツドは活性トラ
ンジスタ領域外に位置するため、第２ポンデイングパツ
ドと島領域との闇の容量は極めて小さくなる。東に、上
述の構成のトランジスタは高い相互コンダクタンスと低
い入力減衰特性を示すものとなる。これらの特性は次の
思想に基づくものである。
トランジスタの相互コンダクタンスはチャンネル領域の
長さと幅の比が大きいほど高くなる。これがため、高い
相互コンダクタンスを得るためには長く幅の狭いチャン
ネル領域が必要とされる。
このことはこのチャンネル領域上のゲート電極も長く幅
の狭いものとする必要があることを意味する。長く幅の
狭いゲート電極においてはその抵抗値が重要になる。即
ち、ポンディングパッドに接続される長いゲート電極は
力・なり高い抵抗を示し、これにより特に高周波数にお
いてかなり大きな追加の入力減衰が発生し得る。これが
ため、ゲート電極は上記既知のトランジスタのように閉
ループに形成するのが有利である。これは、この場合に
はゲート電極に沿う方向に測ったポンディングパッドと
ゲート電極の最遠点との間の抵抗値が等しい長さのスト
リップ状電極の場合におけるポンディングパッドとこの
ストリップ電極の最遠点との間の抵抗値の半分になるた
めでめる。しがし、既知の閉ループ構造は閉ループ内に
位置する第２ゲート電極のポンディングパッドも閉ルー
プ内に位置させなければならず、従って活性トランジス
タ領域の上方に位置させなければならないため、不所望
な容量を発生する欠点がある。しかし、本発明のトラン
ジスタにおいては、ループが開いているため、ループ内
のゲート電極をその開口から活性トランジスタ領域外に
位置するポンディングパッドに接続することができる。
そして、本発明においてはループの両端ご活性トランジ
スタ領域外に位置する第１ポンデイングパツドに接続し
ている。この接続は比較的幅の広い、従って低抵抗Ｏ導
体で行なってループを電気的に閉じることができる。こ
れがため、所望の特性を得ることができる。
本発明半導体装置の好適例においては、第２ゲート電極
と第２ポンデイングパツドとの間ヲ、第１ゲート電極と
第１ポンデイングパツドとの間の接続導体を横切ると共
にこの接続導体から絶縁された補助接続導体で接続する
。この場合、第２ボイングパツドまでのその接続導体か
ら成るループの外ＩＩＫ位置させることができる。また
、このループの、活性トランジスタ領域外に位置する部
分をかなり小さくすることができるの゛で、高周波数特
性への悪影譬を小さくすることができる。
本発明の一例では高周波発振の発生を抑えるために補助
接続導体を５〜２５オームの抵抗値を示すものとする。
本発明の他の例では、比較的平坦な構造とするために補
助接続導体を半導体本体上の絶縁層内に埋置した導体ス
トリップとする。
この導体ストリップは多結晶シリコンのストリップとし
て簡単に形成するのが好適である。
以下図面を参照して本発明の詳細な説明する。
第１〜第５図は正しいスケールで示したものでなく、特
に断面図においては明瞭のために厚さ方向の寸法を著し
く拡大しである。また、これら図においては同一導電型
の半導体領域を同一方向の斜線を付して示してあり、対
応する部分は同一の符号で示しである。
第１〜第５図に示す半導体装置は電界効果トランジスタ
を具える半導体本体から成る。半導体本体ＩＦｉシリコ
ンのような適当な半導体材料から成り、絶縁層２で部分
的に被覆されていると共に、表面Ｂに隣接する複数個の
一導電型半導体領域が設けられた活性トランジスタ領域
を具えている。
これら半導体領域は一方が他方を取り囲む２個の電極領
域４及び５（ドレイン領域及びソース領域）と、これら
電極間に位置する島、領域６を形成し、従ってこれら領
域は反対導電型のチャンネル領域？及び８を取り囲む。
第１〜第６図には１つの島領域のみを示すが、島領域の
数はもつと多くすることもでき、その場合にはｚｇＡよ
りもつと多数のチャンネル領域が得られる。チャンネル
領域？及び８の上方には絶縁層２上にゲート電極９及び
１０を設け、第１ゲート電極９は第２ゲート電極１０を
取り囲む。ゲート電極９及び１０は第１ポンデイングパ
ツド１１及び第２ポンプイングツ（ラドｌ？ｋにそれぞ
れ接続する。電極領域４（ドレイン領域）はドレイン電
極″Ｂ７に、電極領域５（ソース領域）＃ｉミソ−スミ
１８に接続する。活性トランジスタ領域社反対導電型の
領域１４にエリ堆り囲み、この領域１４にはポンディン
グパッド１１及び１ｚとソース電極１８との間に接続さ
れた２個の保護ダイオード１５及び１６を設ける。
これらダイオードは領域１４内に一導電型の領域７と反
対導電型の領域１８を設けることにより形成される。こ
れらの背中合せ接続ダイオード１５及び１６Ｆｉ電界効
果トランジスタの降服を防止する働きをする。
第１及び第２ポンデイングパツド１１及び１２は活性ト
ランジスタ領域外に設け、第１ゲート電極９は第２ゲー
ト電極１０と第２ポンデイングパツド１ｚとの接続部１
９において速断してその両端！！！０及びＺｌｔ−１＠
１ボンデイン〃ツド１１に接続する。
ポンディングパッド１１及び１２は活性トランジスタ領
域外に位置するため、これら電極と活性トランジスタ領
域部分との間に不所望な容置は殆んど発生しない。従っ
て、４１にいわゆる高容量（ゲ−ト電極のポンディング
パッドと島領域との間の容量）がトランジスタの高周波
利得に強い悪影蕃を及ぼしやすいが、上述の本発明トラ
ンジスタは信号を９００　Ｍｎ２の周波数まで２ＺｄＢ
で増幅することができる。その上、第１ゲート電極の両
端ｚＯ及び２１を第１ポンデイングパツドに接続してい
るので、本発明トランジスタは高い相互コンダクタンス
と低−人力減衰率特性を示す。高い所望の相互コンダク
タンス（約２０　ｍｓ　）を得るために社、チャンネル
領域の長さをその幅の約７５０倍にする必要がある。こ
のことは、チャンネル領域？及び８より僅かに幅の広い
ゲート電極９及び１０に対しては、これら電極の長さを
それらの幅の約５′００倍にする必要があることを意味
する。実際上、このように長い電極の抵抗は２５オーム
にもなり、この抵抗は特に高周波数において追加の入力
減衰を生ずる。斯る長く−の狭い制御電極を一端から駆
動する場合、この減衰は８００　ＭＨｚにおいて５　ａ
ｓにのｔ！る。しかし、本発明トランジスタのように斯
るゲルト電極を両端で駆動すると、ゲート電極る。この
ように本発明トランジスタは、ポンディングパッド１１
及び１２が活性トランジスタ領域外に位置するため、及
びゲート電極９の両端が第１ポンデイングパツド１１に
接続されているため、高い周波数でも高い利得及び高り
相互コンタリタンスと低い入力減衰特性を示す。
第２ゲート電極と第２ポンデイングパツド１２との間蝶
活性トランジスタ領域外において第１ゲート電極９と第
１ポンデイングパツド１１との間の接続導体を横切ると
共にこの接続導体から絶縁された補助接続導体２Ｂで接
続する。第２ポンデイングパツド１Ｂは第１ゲート電極
９と第１ボンデインクハツト１１に至るその接続導体２
８から成るループの外側に位置させる。−このようにす
ると、仁のループの、活性トランジスタ領域外に位置す
る部分をがなり小さくすることができ、従って高周波特
性の劣化を抑えることができる。補助接続導体！？Ｉｔ
−５〜２５オームの抵抗に形成すると、第２ゲート電極
における入力減衰が増大して高周波発振が抑制される。
補助接続導体２２は半導体本体ｌ上の絶縁層２内に摺電
された導体ストリップとし、これを接点窓２４及び２５
ｆ経て第２ゲート電極１０の接続部１９と第２ポンデイ
ングパツド１２の接続部２６にそれぞれ接続する。補助
接続導体２ｚは多結晶シリコンの導体ス）　ＩＪツブで
構成するのが好適である。この工うにすると、半導体技
術における慣例の方法によって比較的平坦な構造を実現
アきる。
上述の電界効果トランジスタは慣例の材料で慣例の方法
により製造することができる。半導体本体１は例えば１
５〜２０Ω・個の固有抵抗を有する琳結晶Ｐ型シリコン
とする。先ず、その表面８に約１μ毒の厚さの酸化シリ
コン層を設け、その酸化シリコン層上に約０．６μｍの
厚さの多結晶シリコンのストリップを堆積して補助導体
ｚ２を形成する。次にドレイン電極ｚ７及びソース電極
１８が設けられる電極領域４及び５の部分を形成するた
めに酸化シリコン層に窓を設け、これら窓を通ルて約１
００７口の抵抗を有するｎ型半導体領域を燐抵散により
設ける。この処理中多結晶シリコンのストリップにも燐
をドープしてこのストリップが１０〜１５Ω／口の抵抗
を示すようにする。次に、これら窓に隣接して存在する
活性トランジスタ領域上の酸化シリコン層を除去し、斯
る後に約１μ濯の厚さの燐添加酢化シリコン層を基板の
全面に堆積する。次に、この酸化シリコン層のチャンネ
ル領域！及び８を形成すべき部分を再び除去し、１０５
０℃で酸化処理を行なってチャンネル領域フ及び８の上
方に約５０　ｎｍ−の厚さの薄い学化層（ゲート絶縁層
）を形成すると同時に、前記燐添加酸化シリコン層から
の燐拡散によりチャンネル領域？及び８に隣接する電極
領域４及び５の部分及び島領域を基板内に形成する。こ
の場合、これら領域ｉ　１００００７口の抵抗を示す。
多結晶シリコンのストリップは約１μ惧の厚さの酸化シ
リコンの層で覆う。最后に、必要な接点窓を形成した後
にアルミニウムをメタライズして電極９゜１０．１１．
１１．１８及び２？と接続導体２８及び２６を形成する
。保護ダイオードＩｓ及び１６゜並びにいわゆるチャン
ネルストッパ領域１４も慣例の方法で形成する。
本発ｖ４は上述した例にのみ限定されるものでなく穐々
の変更を加えることができるものであること明らかであ
る。例えば全ての半導体領域は上記の例と反対の導電型
にすることができる。また、シリコンの代りに他の半導
体材料、例えばゲルマニウム又は砒化ガリウムのような
Ｉ−Ｖ化合物を用いることができる。また、酸化シリコ
ンの代りに他の絶縁層、例えば有機ラッカ一層を用いる
ことができ、メタライズ金属としてアルミニウムの代り
に他の金属、例えばタングステン又はクロムを用いるこ
とができる。
【図面の簡単な説明】
第１図は本発明半導体装置の一例の平面図、第２図は第
１図の円■内の部分拡大図Ｊ第８図は第１図の１１線上
の断面図、 第４図は第１１ｇの■−■線上の断面図、第５図は第１
図の■−ｖ線上の断面図である。 表ｍ、４．５−＠種領域（ドレイン、７−ス）、６・・
・島領域、？、８・・・チャンネル領域、９．１０・・
・第１、第Ｓゲート電極、１１、１ｆｉ−・・Ｉｌｌ、
　第２ポンデイングパツド、１８・・・ソース電極、１
４・・・チャンネルストッパ領域、１５．ｌ（１・・・
保護ダイオード、１９・・・接続導体、！ｔｏ、！１・
・・第１ゲート電極端、２２・・・補助接続導体、ｚ８
・・・接続導体、２６・・・接続導体、Ｂ？・・・ドレ
イン電極。

Claims (1)

  1. 【特許請求の範囲】 １　電界効果トランジスタを含み絶縁層で部分的に被覆
    ・された半導体本体を具える半導体装置であって、該半
    導体本体は一導電型の複数個の表面燐接半導体領斌が設
    けられた活性トランジスタ領域を具え、これら半導体領
    域をもって一方が他方を取り囲む２個の電極領域と、該
    電極領域間に位置する少くとも１個の島領域を形成して
    これら領域で少くとも２個の反対導電型のチャンネル領
    域を取り囲み、これらチャンネル領域上方の絶縁層上に
    それぞれゲート電極を設け、その第１ゲート電極は第２
    ゲート電極を取り囲むよう形成し、これらゲート電極は
    絶縁層上一般けられた第１及び第２ポンデイングパツド
    にそれぞれ接続し、第１ポンデイングパツドは活性トラ
    ンジスタ領域外に位置させて成る半導体装置において、
    前記第２ポンデイングパツドも活性トランジスタ領竣外
    に位置させ、前記第１ゲート電極を前記第２ゲート電極
    と第２ポンデイングパツドとの間の接続部において遮断
    してその両端を前記第１ポンデイングパツドに接続した
    ことを特徴とする半導体装置。 ｉ　特許請求の範囲第１項記載の半導体装置において、
    前記＃Ｉｚゲート電極と前記第２ポンデイングパツドと
    の間は前記第１ゲート電極と前記第１接着パッドとの間
    の接続部を横切ると共ＫＭ接続部から絶縁された補助接
    続導体で、接続したことを特徴とする半導体装置。 龜　特許請求の範囲第２項記載の半導体装置において、
    前記補助接続導体は５〜２５オームの抵抗値を示すこと
    を特徴とする半導体装置。 表　特許請求の範ｌ！ｌ第２項記載の半導体装置におい
    て、前記補助接続導体は半導体本体上の絶縁層内に埋設
    された導体ストリップとしたことを特徴とする半導体装
    置。 凰　特許請求の範囲第４項記載の半導体装置にお込て、
    前記導体ストリップは多結晶シリコンのストリップとし
    たことを特徴とする半導体装置。
JP57165948A 1981-09-25 1982-09-22 半導体装置 Pending JPS5867071A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL8104414A NL8104414A (nl) 1981-09-25 1981-09-25 Halfgeleiderinrichting met veldeffekttransistor.
NL8104414 1981-09-25

Publications (1)

Publication Number Publication Date
JPS5867071A true JPS5867071A (ja) 1983-04-21

Family

ID=19838121

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57165948A Pending JPS5867071A (ja) 1981-09-25 1982-09-22 半導体装置

Country Status (5)

Country Link
US (1) US4546371A (ja)
EP (1) EP0076006A3 (ja)
JP (1) JPS5867071A (ja)
CA (1) CA1186419A (ja)
NL (1) NL8104414A (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0770733B2 (ja) * 1988-02-22 1995-07-31 株式会社東芝 半導体装置とその使用方法
US5129643A (en) * 1990-12-17 1992-07-14 Neids, Inc. Apparatus for stacking pasted battery plates
GB9201004D0 (en) * 1992-01-17 1992-03-11 Philips Electronic Associated A semiconductor device comprising an insulated gate field effect device
US5598009A (en) * 1994-11-15 1997-01-28 Advanced Micro Devices, Inc. Hot carrier injection test structure and testing technique for statistical evaluation
WO1996015553A1 (en) * 1994-11-15 1996-05-23 Advanced Micro Devices, Inc. Transistor structure with specific gate and pad areas
JP3429718B2 (ja) * 1999-10-28 2003-07-22 新光電気工業株式会社 表面実装用基板及び表面実装構造
CN105027293A (zh) * 2013-03-11 2015-11-04 密克罗奇普技术公司 功率场效应晶体管以及对应封装、系统及制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3427514A (en) * 1966-10-13 1969-02-11 Rca Corp Mos tetrode
US3609412A (en) * 1968-09-19 1971-09-28 Matsushita Electronics Corp Integrated igfet signal converter circuit
DE2159592C3 (de) * 1971-12-01 1981-12-17 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Integrierte Halbleiteranordnung
BE792939A (ja) * 1972-04-10 1973-04-16 Rca Corp
US3999210A (en) * 1972-08-28 1976-12-21 Sony Corporation FET having a linear impedance characteristic over a wide range of frequency
JPS5320343B2 (ja) * 1973-03-29 1978-06-26
JPS567479A (en) * 1979-06-29 1981-01-26 Toshiba Corp Field-effect type semiconductor device

Also Published As

Publication number Publication date
US4546371A (en) 1985-10-08
CA1186419A (en) 1985-04-30
NL8104414A (nl) 1983-04-18
EP0076006A2 (en) 1983-04-06
EP0076006A3 (en) 1984-08-22

Similar Documents

Publication Publication Date Title
US3969745A (en) Interconnection in multi element planar structures
JP3447927B2 (ja) 半導体装置およびその製造方法
TWI298199B (en) Cascode circuit
US6635550B2 (en) Semiconductor on insulator device architecture and method of construction
US3749985A (en) High frequency insulated gate field effect transistor for wide frequency band operation
JPS6042626B2 (ja) 半導体装置の製造方法
US4879582A (en) Field-effect transistor
JPS5867071A (ja) 半導体装置
JPH05335487A (ja) 伝送回路素子
JPS5860575A (ja) トランジスタ
JPS62156876A (ja) 半導体装置
JP3005349B2 (ja) 接合型電界効果トランジスタ
US5811854A (en) One piece semiconductor device having a power fet and a low level signal element with laterally spaced buried layers
JPS58206170A (ja) 化合物半導体装置
JPH01135030A (ja) 化合物半導体装置
JPS6348869A (ja) 半導体装置
JPS60231370A (ja) 半導体装置
JP3062114B2 (ja) バイポーラトランジスタ
JPS58199533A (ja) 半導体装置
JP2707576B2 (ja) 半導体装置
JPS6080243A (ja) 半導体装置およびその製造方法
JPS63285973A (ja) デュアルゲ−ト型絶縁ゲ−ト電界効果トランジスタ
JPH05183166A (ja) Ｓｏｉ型半導装置および製造方法
JPS6129555B2 (ja)
JPS6238881B2 (ja)