JPH01135030A - 化合物半導体装置 - Google Patents
化合物半導体装置Info
- Publication number
- JPH01135030A JPH01135030A JP29331787A JP29331787A JPH01135030A JP H01135030 A JPH01135030 A JP H01135030A JP 29331787 A JP29331787 A JP 29331787A JP 29331787 A JP29331787 A JP 29331787A JP H01135030 A JPH01135030 A JP H01135030A
- Authority
- JP
- Japan
- Prior art keywords
- via hole
- layer
- electrode layer
- semiconductor device
- conductive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 27
- 150000001875 compounds Chemical class 0.000 title claims description 20
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 239000002184 metal Substances 0.000 claims abstract description 9
- 239000000463 material Substances 0.000 claims abstract description 8
- 229910000679 solder Inorganic materials 0.000 claims description 9
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 8
- 238000005476 soldering Methods 0.000 abstract description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 abstract description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 2
- 239000003990 capacitor Substances 0.000 abstract 1
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 238000004806 packaging method and process Methods 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 230000006866 deterioration Effects 0.000 description 2
- 230000005494 condensation Effects 0.000 description 1
- 238000009833 condensation Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
- H01L2924/10158—Shape being other than a cuboid at the passive surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1032—III-V
- H01L2924/10329—Gallium arsenide [GaAs]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
- Die Bonding (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は化合物半導体装置に関する。
最近の半導体装置の高周波応用の普及に伴い、その信頼
性の同上がますます重要となってきた。
性の同上がますます重要となってきた。
従来のマイクロ波等の高周波用半導体装置としてGaA
s等の化合物半導体音用いた電界効果トランジスタが多
く使用されている。
s等の化合物半導体音用いた電界効果トランジスタが多
く使用されている。
この種の化合物半導体装置では、従来からその実装基板
にはんだ付などで載置するに際のソース1!極と実装基
板11nの接地電極との接続において、寄生インダクタ
ンスによる高周波特性の低下をさける構造がとられてい
た。
にはんだ付などで載置するに際のソース1!極と実装基
板11nの接地電極との接続において、寄生インダクタ
ンスによる高周波特性の低下をさける構造がとられてい
た。
すなわち、化合物半導体装置のソース電極層に対応する
部分に半導体基板の裏面11111から貫通穴(以下バ
イアホールという)全開孔し、このバイアホール全通し
てソース電極層全実装基板の接地電極層に電気的に接続
する構造を採用していた。
部分に半導体基板の裏面11111から貫通穴(以下バ
イアホールという)全開孔し、このバイアホール全通し
てソース電極層全実装基板の接地電極層に電気的に接続
する構造を採用していた。
第3図は従来の化合物半導体装置の一例の断面図である
。
。
化合物半導体装置は、半絶縁性GaAs基板lとその上
層の活性層2と、゛その上のショットキー接合のゲート
電極3とソース及びドレインの各電極4及び5と、それ
らの電極4.5に接続するソース及びドレインの各上部
電極層6及び7を含んで構成している。
層の活性層2と、゛その上のショットキー接合のゲート
電極3とソース及びドレインの各電極4及び5と、それ
らの電極4.5に接続するソース及びドレインの各上部
電極層6及び7を含んで構成している。
半絶縁性GaAs基板10表面のソース上部電極#6に
対応してG 21 A 5基板1の裏面側にバイアホー
ルlak開孔し、このバイアホール1の内側面からGa
As基板1の裏面にわたって金めつきの裏面電極層9を
形成し、内側導電層9aがソース上部電極層6と裏面電
極層9を電気的に接続している。
対応してG 21 A 5基板1の裏面側にバイアホー
ルlak開孔し、このバイアホール1の内側面からGa
As基板1の裏面にわたって金めつきの裏面電極層9を
形成し、内側導電層9aがソース上部電極層6と裏面電
極層9を電気的に接続している。
第4図は従来の問題点勿説明するために示した実装基板
に載置した化合物半導体装置の断面俣弐図である。
に載置した化合物半導体装置の断面俣弐図である。
実装基板11の表面に半絶縁性GaAs基板lの裏面電
極層9をはんだ層12でろう付して化合物半導体装置す
る。
極層9をはんだ層12でろう付して化合物半導体装置す
る。
この工程で、バイアホール1aの内側面にははんだ付着
部2aに示すようにはんだ材が盛り上91その冷却と凝
縮時の機械的応力でバイアホールの入床部の近傍のGa
As基板の薄い場所にクジツク部13が生じ化合物半導
体装置の品質が劣化する。
部2aに示すようにはんだ材が盛り上91その冷却と凝
縮時の機械的応力でバイアホールの入床部の近傍のGa
As基板の薄い場所にクジツク部13が生じ化合物半導
体装置の品質が劣化する。
上述した従来の化合物半導体装置は、バイアホールの内
側に導電層が露出して、実装基板に実装する場合のはん
だ付着によりその固化時の機械的応力で半絶縁性基板の
表面(IIllの薄い部分が破損するとい9開動があっ
た。
側に導電層が露出して、実装基板に実装する場合のはん
だ付着によりその固化時の機械的応力で半絶縁性基板の
表面(IIllの薄い部分が破損するとい9開動があっ
た。
本発明の目的は、実装基板にはんだ付する院に品質劣化
のない化合物半導体装置を提供する墨にある。
のない化合物半導体装置を提供する墨にある。
不発明の化合物半導体装置は、半絶縁性基板の表面側に
形成した表面電極層と、前記半絶縁性基板の裏面側に形
成した裏面電極I曽と、前記半絶縁性基板全開孔してそ
の内11111面全導電層で番い前記二つの表面及び裏
面電極層間全電気的に接続するバイアホールとを有する
化合物半導体装置において、前記バイアホールの前記導
電層の表面に、該表面を覆ってはんだ材になじまない絶
縁膜または金属7IIを設けて構成されている。
形成した表面電極層と、前記半絶縁性基板の裏面側に形
成した裏面電極I曽と、前記半絶縁性基板全開孔してそ
の内11111面全導電層で番い前記二つの表面及び裏
面電極層間全電気的に接続するバイアホールとを有する
化合物半導体装置において、前記バイアホールの前記導
電層の表面に、該表面を覆ってはんだ材になじまない絶
縁膜または金属7IIを設けて構成されている。
次に、不発明の実施例を図面全参照して説明す、る。
第1図(al〜(C1は本発明の一実施例を説明する友
めの工程順に示した半導体チップの断面図である。
めの工程順に示した半導体チップの断面図である。
先ず、第1図ta+に示すように、半絶縁性GaAs基
板1に活性NlI2を形成し、この上にショットキ接合
のゲート電極3とオーミック接触のソース及びドレイン
の各電極4及び5をそれぞれ形成する。
板1に活性NlI2を形成し、この上にショットキ接合
のゲート電極3とオーミック接触のソース及びドレイン
の各電極4及び5をそれぞれ形成する。
そして、GaA3基板1上にソース及びドレインの各電
極4及び5に接続してソース及びドレイ/の上部電極層
6及び7をそれぞれ形成する。
極4及び5に接続してソース及びドレイ/の上部電極層
6及び7をそれぞれ形成する。
次にゲート電極3を保護膜8で被覆する。
次に、第1図(blに示すように、ソース上部電極層6
に対応して、G3A3基板1の表面イロ11から断面テ
ーパ状に開孔して入床がソース上部電極層6に接するバ
イアホールlat”設ケル。
に対応して、G3A3基板1の表面イロ11から断面テ
ーパ状に開孔して入床がソース上部電極層6に接するバ
イアホールlat”設ケル。
そして、このバイアホール1aの内側1面及びGaA、
基板1の裏面に金めつきの内側導電層9a及び表面電極
層9全形成する。
基板1の裏面に金めつきの内側導電層9a及び表面電極
層9全形成する。
このとき、裏面Jfj1.極層9はバイアホール1aの
内り11導電島9a金介して表面のソース上部電極層6
に電気接続される。
内り11導電島9a金介して表面のソース上部電極層6
に電気接続される。
このように従来と同様の方法で第1図(blに示す半導
体チ・・ブft製造する。
体チ・・ブft製造する。
最後に、第1図tc+に示すように、バイアホール1a
の内側導電層9aをはんだ材になじみ難い金属りとして
TiN膜10を形成する。
の内側導電層9aをはんだ材になじみ難い金属りとして
TiN膜10を形成する。
第2図は不発明の詳細な説明するtめに示した実装基板
に載置した化合物半導体装置の21f面模式図である。
に載置した化合物半導体装置の21f面模式図である。
バイアホール1aの内1u11面の表面のTiN膜は、
はんだを付着しないので、はんだ層12の冷却時に半絶
縁性GaAs層1の上層部に熱による機械的応力がかか
らず、従ってバイアホール1aの火床部近傍にクラック
の発生することはない。
はんだを付着しないので、はんだ層12の冷却時に半絶
縁性GaAs層1の上層部に熱による機械的応力がかか
らず、従ってバイアホール1aの火床部近傍にクラック
の発生することはない。
不実施例では、はんだ材になじみ難い金属層としてTi
Nを用いたがT、でもよく、また金属層の代りに5i0
2.SiN膜等の絶縁膜を用いても良い。
Nを用いたがT、でもよく、また金属層の代りに5i0
2.SiN膜等の絶縁膜を用いても良い。
以上説明したように不発明は、半絶縁性基板内のパイ7
ホールの導電層の表面にはんだ付性のよくない物質を設
けることにより、実装基板にはんだ付する際に品質劣化
のない化合物半導体装置が得られる。
ホールの導電層の表面にはんだ付性のよくない物質を設
けることにより、実装基板にはんだ付する際に品質劣化
のない化合物半導体装置が得られる。
第1図(a)〜telは不発明の一実施例を説明する友
めの工程順に示した半導体チップの断面図、第2図は不
発明の詳細な説明するために示した実装基板に載置した
化合物半導体装置の断面模式図、第3図は従来の化合物
半導体装置の一例の断面図、第4図は従来の問題点を説
明する友めに示した実装基板に載置した化合物半導体装
置の断面模式図である。 1・・・半絶縁性GaAs基板、1a・・・バイアホー
ル、6・・・ノース上部電極層、9・・・裏面電極層、
9a・・・内側導電層、10・・・’l’iN膜。 代呼人 弁理士 内 原 晋 弗 II!I
めの工程順に示した半導体チップの断面図、第2図は不
発明の詳細な説明するために示した実装基板に載置した
化合物半導体装置の断面模式図、第3図は従来の化合物
半導体装置の一例の断面図、第4図は従来の問題点を説
明する友めに示した実装基板に載置した化合物半導体装
置の断面模式図である。 1・・・半絶縁性GaAs基板、1a・・・バイアホー
ル、6・・・ノース上部電極層、9・・・裏面電極層、
9a・・・内側導電層、10・・・’l’iN膜。 代呼人 弁理士 内 原 晋 弗 II!I
Claims (1)
- 半絶縁性基板の表面側に形成した表面電極層と、前記
半絶縁性基板の裏面側に形成した裏面電極層と、前記半
絶縁性基板を開孔してその内側面を導電層で覆い前記二
つの表面及び裏面電極層間を電気的に接続するバイアホ
ールとを有する化合物半導体装置において、前記バイア
ホールの前記導電層の表面に、該表面を覆ってはんだ材
になじまない絶縁膜または金属層を設けたことを特徴と
する化合物半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62293317A JP2703908B2 (ja) | 1987-11-20 | 1987-11-20 | 化合物半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62293317A JP2703908B2 (ja) | 1987-11-20 | 1987-11-20 | 化合物半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01135030A true JPH01135030A (ja) | 1989-05-26 |
JP2703908B2 JP2703908B2 (ja) | 1998-01-26 |
Family
ID=17793268
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62293317A Expired - Fee Related JP2703908B2 (ja) | 1987-11-20 | 1987-11-20 | 化合物半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2703908B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04211137A (ja) * | 1990-01-10 | 1992-08-03 | Hughes Aircraft Co | 集積回路はんだダイ結合構造および方法 |
CN102280470A (zh) * | 2010-06-10 | 2011-12-14 | 富士电机株式会社 | 半导体器件和半导体器件制造方法 |
JP2013505594A (ja) * | 2009-09-23 | 2013-02-14 | ユナイティッド モノリスィック セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 電子モジュールの製造方法、および、電子モジュール |
JP2016082050A (ja) * | 2014-10-16 | 2016-05-16 | ウシオオプトセミコンダクター株式会社 | 光半導体装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60161651A (ja) * | 1984-02-02 | 1985-08-23 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
JPS62128179A (ja) * | 1985-11-29 | 1987-06-10 | Nec Corp | 半導体装置 |
-
1987
- 1987-11-20 JP JP62293317A patent/JP2703908B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60161651A (ja) * | 1984-02-02 | 1985-08-23 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
JPS62128179A (ja) * | 1985-11-29 | 1987-06-10 | Nec Corp | 半導体装置 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04211137A (ja) * | 1990-01-10 | 1992-08-03 | Hughes Aircraft Co | 集積回路はんだダイ結合構造および方法 |
JP2013505594A (ja) * | 2009-09-23 | 2013-02-14 | ユナイティッド モノリスィック セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 電子モジュールの製造方法、および、電子モジュール |
CN102280470A (zh) * | 2010-06-10 | 2011-12-14 | 富士电机株式会社 | 半导体器件和半导体器件制造方法 |
JP2011258833A (ja) * | 2010-06-10 | 2011-12-22 | Fuji Electric Co Ltd | 半導体装置および半導体装置の製造方法 |
JP2016082050A (ja) * | 2014-10-16 | 2016-05-16 | ウシオオプトセミコンダクター株式会社 | 光半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2703908B2 (ja) | 1998-01-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5084752A (en) | Semiconductor device having bonding pad comprising buffer layer | |
US5373185A (en) | Multilayer vertical transistor having an overlay electrode connected to the top layer of the transistor and to the transistor substrate | |
JPH01135030A (ja) | 化合物半導体装置 | |
US4695869A (en) | GAAS semiconductor device | |
JPS6156608B2 (ja) | ||
FR2565030A1 (fr) | Structure de metallisations de reprise de contacts d'un dispositif semi-conducteur et dispositif dote d'une telle structure | |
JPS62128179A (ja) | 半導体装置 | |
JPS63150954A (ja) | ブリツジ型半導体装置 | |
JPH01108730A (ja) | 半導体装置 | |
JPS6112680Y2 (ja) | ||
JP2003273357A (ja) | 半導体装置およびその製造方法 | |
JP2970622B2 (ja) | 半導体装置及びその製造方法 | |
JPH0697352A (ja) | 樹脂封止型半導体装置 | |
JPS6158248A (ja) | 薄型半導体装置 | |
JPS61134063A (ja) | 半導体装置 | |
JPS61263284A (ja) | 半導体装置 | |
JPS6217394B2 (ja) | ||
JPH01149461A (ja) | 半導体装置 | |
JP2711801B2 (ja) | 半導体装置およびその製造方法 | |
JPS6117146B2 (ja) | ||
JPH01102969A (ja) | 化合物半導体素子 | |
JPH0436112Y2 (ja) | ||
JPH01286428A (ja) | 半導体装置 | |
JPH07142626A (ja) | 半導体装置 | |
JPS59208758A (ja) | 複合半導体装置用半導体素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |