JP6899234B2 - ホール素子及びホール素子の製造方法 - Google Patents
ホール素子及びホール素子の製造方法 Download PDFInfo
- Publication number
- JP6899234B2 JP6899234B2 JP2017058192A JP2017058192A JP6899234B2 JP 6899234 B2 JP6899234 B2 JP 6899234B2 JP 2017058192 A JP2017058192 A JP 2017058192A JP 2017058192 A JP2017058192 A JP 2017058192A JP 6899234 B2 JP6899234 B2 JP 6899234B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- magnetically sensitive
- contact
- sensitive portion
- hall element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Hall/Mr Elements (AREA)
Description
そこで、本発明は、従来の未解決の問題に着目してなされたものであり、温度環境の変化等による応力変動によって生じるホール出力電圧の変動を抑制することの可能なホール素子及びホール素子の製造方法を提供することを目的としている。
本発明の他の態様に係るホール素子の製造方法は、基板と、当該基板上に形成された感磁部と、当該感磁部上に形成された絶縁膜と、前記絶縁膜上に形成され且つ前記絶縁膜を貫通して前記感磁部と電気的に接続された複数の導電部と、を備え、前記複数の導電部は、それぞれ、前記絶縁膜を貫通して前記感磁部に電気的に接続するコンタクト部と、当該コンタクト部を基点として他の導電部から離れる方向よりも他の導電部に近づく方向に大きく延長するように前記絶縁膜上に形成された電極部と、を有し、前記電極部と前記感磁部とを前記コンタクト部によって電気的に接続しているホール素子の製造方法であって、前記基板上に前記感磁部と前記絶縁膜とをこの順に積層するステップと、前記絶縁膜に当該絶縁膜を貫通する開口部を、当該開口部それぞれの外周面が、上面視で、前記感磁部の外周で囲まれる領域の内側となる位置に形成するステップと、前記開口部の内面と、前記開口部内の露出した前記感磁部上と、前記開口部と連続する絶縁膜上とに、連続した電極層を形成し、当該電極層のうち前記絶縁膜上に形成された領域を前記電極部として形成するステップと、前記電極層が形成された基板に対して熱処理を行い、前記電極層の前記感磁部に接している領域に、前記感磁部の前記絶縁膜と接する面よりも前記基板側に入り込んだ位置において前記感磁部に電気的に接続される前記コンタクト部を形成すると共に、前記感磁部内に、少なくとも前記コンタクト部の外周面のうちの当該コンタクト部に連続する前記電極部が前記大きく延長する側である内側領域に接する空隙部を形成するステップと、を備えることを特徴としている。
以下、図面を参照して、本発明の一実施形態を説明する。以下の図面の記載において、同一部分には同一符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なる。
図1Aは、本発明の一実施形態に係るホール素子100の一例を示す上面図である。図1Bは、図1AのA−A′断面の断面図を示す。図1Cは、図1Bのコンタクト部52部分の拡大図である。図1Dは、図1AのB−B′断面の断面図を示す。
本発明の一実施形態に係るホール素子100は、基板10、感磁部20、電極部31〜電極部34、絶縁膜40、及びコンタクト部51〜コンタクト部54を備える。感磁部20は、導電層21及び表面層22を備える。電極部31〜電極部34及びコンタクト部51〜コンタクト部54は、導電部を構成する。
感磁部20を略正方形、あるいは四つのコンタクト部51〜コンタクト部54に囲まれた領域全てが感磁部20に含まれる形状とすることにより、電流集中を生じにくい形状とすることができる。また、基板10に対する感磁部20の面積を最大限大きくすることができる。これにより1/fノイズを抑制することができ、また、ホール素子100の出力特性の変動を抑制することができる点で好ましい。
表面層22は、導電層21上に導電性の材料で形成される。表面層22は、導電層21よりも導電性の低いGaAs層、AlGaAs又はAlAs等の高抵抗な結晶からなる。本発明の一実施形態に係る表面層22の膜厚は、150nm以上である。表面層22の膜厚は、200nm以上であってもよい。表面層22の膜厚の上限は、800nm以下であっても、600nm以下であってもよい。なお、感磁部20には、表面層22が形成されなくてもよい。
絶縁膜40には、コンタクト用の開口部40aが設けられている。絶縁膜40の厚みは、例えば100nm以上であるがこれに限るものではない。絶縁膜40は、例えば、シリコン窒化膜(Si3N4膜)、シリコン酸化膜(SiO2膜)、アルミナ膜(Al2O3)、ポリイミド膜及びこれらの膜の少なくとも1つを積層した多層膜である。なお、図1Aに示す上面図では、簡略化のため絶縁膜40を省略している。
電極部31〜電極部34は、それぞれ対応するコンタクト部51〜コンタクト部54上に形成される。後述のようにコンタクト部51〜コンタクト部54は略正方形の頂点となる位置に配置されるため、コンタクト部51〜コンタクト部54上に配置される電極部31〜電極部34も、略正方形の頂点となる位置に配置されることになる。
すなわち、基板10を個片化する際にダイシングを行うが、基板10の外周部と感磁部20の外周部との間に電極部31〜電極部34が配置されていない場合、チッピングにより感磁部20が欠け、当該欠けを原因とした電流集中を生じる場合がある。特に、感磁部20の角が丸みを帯びていない場合、絶縁膜40からの応力やダイシング時の応力が感磁部の角へ集中し、亀裂の起点となる場合がある。感磁部20の少なくとも1つの角が丸みを帯びている場合、上記応力等を緩和し、チッピングによる感磁部20の端の欠けを抑制することで、電流集中を緩和することができる。
また、本発明の一実施形態に係る電極部31〜電極部34は上面視で感磁部20の領域内に形成されているが、これらの電極部の少なくとも一部が上面視で感磁部20の領域の外側まで延出していてもよい。なお、上面視で感磁部20の領域内に電極部31〜電極部34が形成されていると、ホール素子100の出力電圧の揺らぎを小さくできる点で好ましい。これは、感磁部20と電極部31〜電極部34との熱膨張係数の差による応力が感磁部20にかかりにくくなるためである。
本発明の一実施形態に係るコンタクト部51〜コンタクト部54は、例えば、電極部31〜電極部34と同一の材料で形成される。電極部31〜電極部34及びコンタクト部51〜コンタクト部54は、導電部として、同一のプロセスにより同時に一体に形成されていてもよい。コンタクト部51〜コンタクト部54は、電極部31〜電極部34とは異なる材料で形成されてもよい。
例えば、上記SEMによって観察した断面に対してエネルギー分散型X線分光法(EDX)により元素分析を行った際に、感磁部20の元素が検出される領域とコンタクト部51〜コンタクト部54の元素が検出される領域との境界を感磁部20とコンタクト部51〜コンタクト部54とが接する領域と定義することができる。
ここで、ホール素子100を基板10、感磁部20、電極部31〜34、絶縁膜40、コンタクト部51〜54を含む断面、例えば図1AのA−A′の断面を走査型電子顕微鏡(SEM)で観察した際に、感磁部20とコンタクト部51〜コンタクト部54とが接する領域の端部から絶縁膜40の下部に延出する、周囲の二次電子線の信号強度よりも弱い部分(黒く見える部分)を空隙20aと定義してもよい。また、観察した断面に対してEDXにより元素分析を行った際に、基板10、感磁部20、電極部31〜34、絶縁膜40、コンタクト部51〜54のいずれの材料も検出されない領域を空隙20aとしてもよい。一例において、空隙aの長さは、1nm以上1000nm以下である。また、空隙20aの長さは、応力緩和の観点からから5nm以上500nm以下であることが好ましい。加えて製造容易性の観点から、好ましくは10nm以上、300nm以下であり、より好ましくは10nm以上、200nm以下である。
図2Aは、本発明の一実施形態に係るホール素子100を用いたホールセンサ200の一例を示す上面図である。図2Bは、ホールセンサ200の断面図の一例を示す概略図である。
ホール素子100は、ボンディングワイヤ251〜ボンディングワイヤ254によりリード端子211〜リード端子214に接続される。電極部31は、ボンディングワイヤ251により、リード端子211と電気的に接続される。電極部32は、ボンディングワイヤ252により、リード端子212と電気的に接続される。電極部33は、ボンディングワイヤ253により、リード端子213と電気的に接続される。電極部34は、ボンディングワイヤ254により、リード端子214と電気的に接続される。
リード端子211〜リード端子214は、外装めっき層240を介して外部と電気的に接続される。リード端子211〜リード端子214は、ボンディングワイヤ251〜ボンディングワイヤ254と接続された面と反対側の面とに外装めっき層240が形成される。これにより、ホール素子100は、ホールセンサ200の外部と電気的に接続される。なお、外装めっき層240は、例えばスズ(Sn)で形成されているが、これに限るものではない。
ここで、ホールセンサ200においては、温度環境の変化等によりモールド部材230が変形するとその応力変化の影響をホール素子100が受けやすい。特に、コンタクト部の、対角線上に位置するコンタクト部間の距離が最も短くなる、コンタクト部上の点、つまり、コンタクト部の内側領域は電流集中が生じやすい。そのため、コンタクト部の内側端部に応力変動が生じると、ホール素子100の出力特性に影響を与え、オフセット電圧の変動等が生じる可能性がある。
また、四つのコンタクト部51〜コンタクト部54に囲まれた領域全てが感磁部20に含まれている場合、特にコンタクト部51〜コンタクト部54の端部に流れる電流量が多くなるため、顕著に電流集中緩和効果が得られる。さらに、基板10上に感磁部20が段差状(メサ状)に形成されている場合、基板10と感磁部20との界面にモールド部材230等に起因する応力が集中するため、空隙20aによる応力緩和効果が大きくなり、ホール素子100の出力特性の変動を抑制することができる。
次に、ホール素子100の製造工程の一例を示す。なお、ホール素子100の製造方法は、これに限るものではない。なお、ここでは、コンタクト部51〜コンタクト部54をコンタクト部50として説明する。
図3A〜図3Gは、ホール素子100の第一製造方法の一例を説明するための断面図である。
次に、基板10上に感磁部20を形成する(図3B)。具体的には、基板10上に導電層21を形成し、導電層21上に表面層22を形成する。感磁部20の成膜段階では、導電層21及び表面層22の平面形状は、基板10の平面形状と同一であってよい。例えば、感磁部20は、MOCVD(Metal Organic Chemical Vapor Deposition、有機金属気相成長)法やMBE(分子線エピタキシー)法を用いて、基板10上に化合物半導体をエピタキシャル成長することにより形成される。
次に、絶縁膜40を形成する(図3D)。具体的には、感磁部20の上面及び側面と、基板10の上面とに接する絶縁膜40を連続して形成する。例えば絶縁膜40として、厚みが300nmのSiN膜が形成される。
次に、開口部40aの内面、開口部40a内の露出した感磁部20上、開口部40aと連続する絶縁膜40上に電極層70を形成する(図3F)。電極層70は、例えば蒸着やスパッタ等の任意の半導体製造工程を用いて形成される。電極層70の厚みは、例えば0.5μmである。
第一製造方法を用いてホール素子100を製造した場合、電極層70と感磁部20とを電気的により確実に接続するために実施される合金化プロセスにおいて、合金部22aと共に空隙20aが形成されることになる。そのため、別途空隙20aを設けるための工程の追加を伴うことなく実現することができる。
次に、第二製造方法を説明する。
第二製造方法は、合金部22aを作成せずに空隙20aを作成するようにしたものである。
図4A〜図4Dは、ホール素子100の第二製造方法の一例を説明するための断面図である。
次に、開口部40aを設けることにより露出した感磁部20の表面酸化層を、ウェットエッチングによって除去する(図4C)。これにより、図4Cに示すように、感磁部20の、開口部40aと対向する領域及びこの領域に連続する絶縁膜40の下部に相当する領域に跨がって凹部40bが形成される。
また、電極層70のうち、例えば開口部40aの内面及びこれに連続する絶縁膜40上の領域に形成された部分が電極部31〜電極部34となり、電極層70のうち凹部40b内に形成された部分がコンタクト部51〜コンタクト部54となって、電極部31〜電極部34と感磁部20とがコンタクト部51〜コンタクト部54を介して電気的に接続されることになる。以上により、ホール素子100が形成される。
なお、上記実施形態においては、四つのコンタクト部51〜コンタクト部54のそれぞれに空隙20aを設ける場合について説明したが、これに限るものではなく、いずれか一つのコンタクト部に対して空隙20aを設けるようにしてもよい。また、例えば、出力用のコンタクト部のみ、又は入力用のコンタクト部のみに設けることも可能である。
20 感磁部
20a 空隙
21 導電層
22 表面層
22a 合金部
31〜34 電極部
40 絶縁膜
51〜54 コンタクト部
70 電極層
100 ホール素子
200 ホールセンサ
211〜214 リード端子
251〜254 ボンディングワイヤ
230 モールド部材
Claims (8)
- 基板と、
当該基板上に形成された感磁部と、
当該感磁部上に形成された絶縁膜と、
前記絶縁膜上に形成され且つ前記絶縁膜を貫通して前記感磁部と電気的に接続された複数の導電部と、
を備え、
前記複数の導電部は、それぞれ、前記絶縁膜を貫通して前記感磁部に電気的に接続するコンタクト部と、当該コンタクト部を基点として他の導電部から離れる方向よりも他の導電部に近づく方向に大きく延長するように前記絶縁膜上に形成された電極部と、を有し、前記電極部と前記感磁部とを前記コンタクト部によって電気的に接続しており、
複数の前記コンタクト部のそれぞれの外周面は、上面視で、前記感磁部の外周で囲まれる領域の内側に位置し、
複数の前記コンタクト部のそれぞれの前記感磁部側の端面は、前記感磁部の前記絶縁膜と接する面よりも前記基板側に入り込んだ位置において前記感磁部に接続されており、
前記感磁部内には、少なくとも前記コンタクト部の外周面のうちの当該コンタクト部に連続する前記電極部が前記大きく延長する側である内側領域に、空隙部が形成されているホール素子。 - 前記空隙部に、前記コンタクト部の外周面と、前記絶縁膜の下面とが接している請求項1に記載のホール素子。
- 前記コンタクト部は、前記感磁部との界面に合金部を備える請求項1または請求項2に記載のホール素子。
- 前記感磁部は四角形である請求項1から請求項3のいずれか一項に記載のホール素子。
- 前記導電部は、前記感磁部の角部それぞれに配置されている請求項4に記載のホール素子。
- 前記コンタクト部の外周面は、前記感磁部と交差する方向に伸びると共に前記感磁部に突き当たる面である請求項1から請求項5のいずれか一項に記載のホール素子。
- 基板と、
当該基板上に形成された感磁部と、
当該感磁部上に形成された絶縁膜と、
前記絶縁膜上に形成され且つ前記絶縁膜を貫通して前記感磁部と電気的に接続された複数の導電部と、を備え、
前記複数の導電部は、それぞれ、前記絶縁膜を貫通して前記感磁部に電気的に接続するコンタクト部と、当該コンタクト部を基点として他の導電部から離れる方向よりも他の導電部に近づく方向に大きく延長するように前記絶縁膜上に形成された電極部と、を有し、前記電極部と前記感磁部とを前記コンタクト部によって電気的に接続しているホール素子の製造方法であって、
前記基板上に前記感磁部と前記絶縁膜とをこの順に積層するステップと、
前記絶縁膜に当該絶縁膜を貫通する開口部を、当該開口部それぞれの外周面が、上面視で、前記感磁部の外周で囲まれる領域の内側となる位置に形成するステップと、
前記開口部の内面と、前記開口部内の露出した前記感磁部上と、前記開口部と連続する絶縁膜上とに、連続した電極層を形成し、当該電極層のうち前記絶縁膜上に形成された領域を前記電極部として形成するステップと、
前記電極層が形成された基板に対して熱処理を行い、前記電極層の前記感磁部に接している領域に、前記感磁部の前記絶縁膜と接する面よりも前記基板側に入り込んだ位置において前記感磁部に電気的に接続される前記コンタクト部を形成すると共に、前記感磁部内に、少なくとも前記コンタクト部の外周面のうちの当該コンタクト部に連続する前記電極部が前記大きく延長する側である内側領域に接する空隙部を形成するステップと、
を備えるホール素子の製造方法。 - 基板と、
当該基板上に形成された感磁部と、
当該感磁部上に形成された絶縁膜と、
前記絶縁膜上に形成され且つ前記絶縁膜を貫通して前記感磁部と電気的に接続された複数の導電部と、を備えたホール素子の製造方法であって、
前記基板上に前記感磁部と前記絶縁膜とをこの順に積層するステップと、
前記絶縁膜に当該絶縁膜を貫通する開口部を、当該開口部それぞれの外周面が、上面視で、前記感磁部の外周で囲まれる領域の内側となる位置に形成するステップと、
エッチングにより、前記感磁部の前記開口部と対向する領域及び当該領域に連続して前記絶縁膜の下部に相当する領域に跨がる凹部を形成するステップと、
前記凹部のうち、前記開口部と対向する前記凹部の内面と前記開口部の内面と当該開口部に連続する絶縁膜上の領域とに連続した電極を形成し、前記絶縁膜の下部に相当する領域に空隙部を形成するステップと、
を備えるホール素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017058192A JP6899234B2 (ja) | 2017-03-23 | 2017-03-23 | ホール素子及びホール素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017058192A JP6899234B2 (ja) | 2017-03-23 | 2017-03-23 | ホール素子及びホール素子の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018160629A JP2018160629A (ja) | 2018-10-11 |
JP6899234B2 true JP6899234B2 (ja) | 2021-07-07 |
Family
ID=63796016
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017058192A Active JP6899234B2 (ja) | 2017-03-23 | 2017-03-23 | ホール素子及びホール素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6899234B2 (ja) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58209185A (ja) * | 1982-05-31 | 1983-12-06 | Toshiba Corp | 磁電変換素子 |
JPH05335649A (ja) * | 1992-06-03 | 1993-12-17 | Res Dev Corp Of Japan | ホール素子 |
-
2017
- 2017-03-23 JP JP2017058192A patent/JP6899234B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018160629A (ja) | 2018-10-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7015087B2 (ja) | ホール素子 | |
JP6774899B2 (ja) | ホール素子及びホール素子の製造方法 | |
JP2007303928A (ja) | 加速度センサ及びその製造方法 | |
JP6899234B2 (ja) | ホール素子及びホール素子の製造方法 | |
JP6654386B2 (ja) | ホールセンサ | |
JP7015088B2 (ja) | ホール素子 | |
JP6929675B2 (ja) | ホール素子 | |
US10760981B2 (en) | Hall sensor | |
JP6608666B2 (ja) | ホール素子及びホールセンサ、レンズモジュール | |
JP6893104B2 (ja) | ホール素子 | |
WO2012073302A1 (ja) | 半導体装置 | |
JP7011896B2 (ja) | ホール素子 | |
JP7011897B2 (ja) | ホール素子およびホール素子の製造方法 | |
JP6301608B2 (ja) | 磁気センサ及び磁気センサの製造方法 | |
US11029372B2 (en) | Hall element for mitigating current concentration and fabrication method thereof | |
JP7219028B2 (ja) | ホール素子及び磁気センサ | |
JP2020047898A (ja) | 磁気センサ | |
JP2019179908A (ja) | ホール素子及び磁気センサ | |
JP2018029121A (ja) | チップダイオードおよび回路モジュール | |
JP2018074067A (ja) | 半導体装置 | |
CN117991156A (zh) | 霍尔元件、霍尔传感器和霍尔元件的制造方法 | |
JP2024068095A (ja) | ホール素子、ホールセンサ、及びホール素子の製造方法 | |
JP2018074066A (ja) | 半導体装置 | |
JP2018066722A (ja) | 半導体装置 | |
JPH0471353B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200206 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20201218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210105 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210305 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210608 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210614 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6899234 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |