CN113299824A - 制造化合物半导体霍尔元件的方法 - Google Patents
制造化合物半导体霍尔元件的方法 Download PDFInfo
- Publication number
- CN113299824A CN113299824A CN202110559624.7A CN202110559624A CN113299824A CN 113299824 A CN113299824 A CN 113299824A CN 202110559624 A CN202110559624 A CN 202110559624A CN 113299824 A CN113299824 A CN 113299824A
- Authority
- CN
- China
- Prior art keywords
- compound semiconductor
- semiconductor material
- magnetic induction
- film
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N52/00—Hall-effect devices
- H10N52/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N52/00—Hall-effect devices
- H10N52/101—Semiconductor Hall-effect devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N52/00—Hall-effect devices
- H10N52/80—Constructional details
Abstract
本发明的实施例公开了一种制造化合物半导体霍尔元件的方法。所述方法包括在半导体单晶衬底上外延生长化合物半导体材料膜,作为所述化合物半导体霍尔元件的磁感应功能层;在化合物半导体材料膜和基板的至少一个的表面上涂覆粘结层,并通过粘结层将化合物半导体材料膜与基板面对面键合在一起;选择性移除半导体单晶衬底和化合物半导体材料膜的一部分,并且通过图形化工艺来形成磁感应部;在磁感应部的周边形成电极部;在磁感应部和电极部的至少一部分上形成一保护层并且暴露出电极部的金属接触区域。该磁感应部的迁移率高和方块电阻高,从而该化合物半导体霍尔元件的灵敏度高和功耗低。
Description
技术领域
本申请公开内容涉及半导体技术领域,尤其涉及一种制造化合物半导体霍尔元件的方法。
背景技术
霍尔元件是一种基于霍尔效应的磁传感器。所谓霍尔效应,是指当磁场作用于金属导体、半导体中的载流子时,载流子发生偏转,垂直于电流和磁场的方向会产生一个附加电场,从而在半导体两端产生横向电位差的物理现象。根据霍尔效应做成的霍尔器件,能够以磁场为工作媒介,将物体的运动参量转变为电压的形式输出,使之具备传感和开关的功能。
期望用于制造霍尔元件的磁感应部的化合物半导体材料GaAs、InSb以及InAs等具有高的载流子迁移率,从而具有高的霍尔磁感应灵敏度。通常,采用蒸镀或异质外延方法来制备InSb这样的半导体材料。然而,由于InSb半导体材料与异质衬底之间存在明显的晶格失配问题,因此异质外延制备出的InSb半导体材料膜在厚度较薄的情况下迁移率都不理想,最佳的迁移率也不会超过50000cm2/Vs。
一方面,如果异质外延生长的半导体材料膜厚度比较薄,那么半导体材料膜的质量则较差,迁移率太低而达不到预期要求;另一方面,如果增加半导体材料膜的厚度,则迁移率会变好,但是此时半导体材料膜的方块电阻会降低,这对于控制霍尔元件的功耗来说是不利的。
发明内容
鉴于上述,对于一种具有高迁移率并且同时具有较高的方块电阻的化合物半导体材料膜的霍尔元件存在迫切需要。
为了解决现有技术中存在的上述问题中的至少一个方面,本发明的实施例提供了一种制造化合物半导体霍尔元件的方法,其中用于制造化合物半导体霍尔元件的磁感应部的化合物半导体材料膜不但具有高的迁移率而且同时也具有高的方块电阻。
根据本申请的一个方面,提供了一种制造化合物半导体霍尔元件的方法,包括:
在半导体单晶衬底上外延生长化合物半导体材料膜,作为所述化合物半导体霍尔元件的磁感应功能层;
在化合物半导体材料膜和基板的至少一个的表面上涂覆粘结层,并通过粘结层将化合物半导体材料膜与基板面对面键合在一起;
选择性移除半导体单晶衬底和化合物半导体材料膜的一部分,并且通过图形化工艺来形成磁感应部;
在磁感应部的周边形成电极部;
在磁感应部和电极部的至少一部分上形成一保护层并且暴露出电极部的金属接触区域。
在一些实施例中,所述外延生长的化合物半导体材料膜包括第一部分和位于第一部分之上的第二部分,其中所述第二部分的迁移率大于第一部分的迁移率。
在一些实施例中,移除化合物半导体材料膜的一部分包括移除化合物半导体材料膜的第一部分。
在一些实施例中,通过粘结剂层将化合物半导体材料膜与基板面对面键合在一起包括:通过键合机借助于粘结层中的粘结剂将基板与化合物半导体材料膜键合在一起。
在一些实施例中,选择性地移除半导体单晶衬底包括通过机械研磨或化学腐蚀的方式移除半导体单晶衬底。
在一些实施例中,所述化学腐蚀的溶液包括磷酸和双氧水混合溶液或者盐酸溶液。
在一些实施例中,选择性地移除化合物半导体材料膜的第一部分包括采用干法或湿法刻蚀的方式去除掉所述第一部分。
在一些实施例中,仅移除半导体单晶衬底的所述磁感应部的迁移率大于40000cm2/Vs,磁感应部的厚度为500nm-10μm。
在一些实施例中,同时移除半导体单晶衬底和一部分化合物半导体材料膜的所述磁感应部的迁移率大于50000cm2/Vs且小于78000cm2/Vs,磁感应部的厚度为10nm-9μm。
在一些实施例中,所述粘结层包括聚酰亚胺或环氧树脂。
通过下文中参照附图对本公开的实施例所作的描述,本公开的其它目的和优点将显而易见,并可帮助对本公开有全面的理解。
附图说明
本发明的这些和/或其他方面和优点从下面结合附图对优选实施例的描述中将变得明显和容易理解,其中:
图1是根据本发明的一个实施例的化合物半导体霍尔元件的横截面结构示意图;
图2A示出在半导体单晶衬底上异质外延生长具有霍尔磁感应功能的化合物半导体材料膜的横截面结构示意图;
图2B示出在图2A的结构基础上涂覆粘结层和键合基板后的横截面结构示意图;
图2C示出在图2B的结构基础上选择性移除原用于异质外延生长化合物半导体材料膜的半导体单晶衬底之后的横截面结构示意图;
图2D示出在图2C的结构基础上移除化合物半导体材料膜的第一部分之后的横截面结构示意图;
图2E示出在图2D的结构基础上制备出图案化的磁感应部的横截面结构示意图和俯视图;
图2F示出在图2E的结构基础上制备出图案化的电极层的横截面结构示意图和俯视图;
图2G示出在图2F的结构基础上制备出图案化的保护层的横截面结构示意图和俯视图。
具体实施方式
下面通过实施例,并结合附图,对本发明的技术方案作进一步具体的说明。在说明书中,相同或相似的附图标号指示相同或相似的部件。下述参照附图对本发明实施方式的说明旨在对本发明的总体发明构思进行解释,而不应当理解为对本发明的一种限制。
如背景技术部分所论述的,可以用于制造化合物半导体材料膜的材料GaAs、InSb以及InAs等在室温下具有较高的迁移率,其中InSb材料在室温下的迁移率最高,可达到78000cm2/Vs,因而认为是适合用于霍尔元件的磁感应部的材料。
在本发明的一个实施例中,InSb等化合物半导体材料膜的制备方式有两种,一种是采用蒸镀的方式将InSb材料蒸镀于云母片或氧化硅衬底上来获得多晶InSb膜。这种方法制备的InSb膜虽然制造成本比较低,但是质量比较差,迁移率一般仅为15000cm2/Vs到30000cm2/Vs,达不到霍尔元件对于迁移率较高的预期要求。另一种制备方式是在半绝缘InSb单晶衬底上采用同质外延生长的方式进行制备,可以获得高质量的InSb单晶膜,这样制备的InSb单晶膜的迁移率非常高。但是由于半绝缘InSb单晶衬底比较昂贵,目前还没有办法用于大规模的生产制造。
因此,在霍尔元件的制造中,通常选用其它半导体单晶衬底,例如GaAs衬底或Si衬底。这些替代性的半导体单晶衬底虽然成本相对便宜,但是由于与InSb存在较大的晶格失配,因此会导致在这样的替代性半导体单晶衬底上生长出来的InSb单晶膜的质量下降,迁移率与在InSb单晶衬底上获得的InSb单晶膜相比下降很多,一般在30000cm2/Vs到50000cm2/Vs之间。
因为InSb膜与半导体单晶衬底之间存在较大的晶格失配,所以一开始生长出来的InSb膜质量很差,迁移率非常低。随着InSb膜材料厚度增加,晶格质量会不断变好,迁移率增加。
为了达到高于50000cm2/Vs的迁移率,一般要求InSb膜的生长厚度超过1-2μm,但是此时由于InSb膜厚度很厚,将导致InSb膜的方块电阻降低,这对于最终制造出的霍尔元件是不利的。方块电阻下降,将会导致整个霍尔元件的功耗增加。
参见文献Oh等人著,“Journal of Applied Physics”,66卷,1989年10月,3618-3621,这证明上述认知的正确性。
其记载了如果在GaAs、InP衬底上形成InSb膜,则在衬底和InSb膜之间存在大的晶格失配,因此所形成的InSb膜中存在大量的失配位错,这些位错、缺陷产生剩余电子,显著地降低了电子迁移率。
通常,与衬底失配引起的薄膜的晶体缺陷在衬底的界面附近是明显的。虽然伴随着薄膜的生长,晶体缺陷的密度逐步减少,但晶体缺陷浓度高且电子迁移率降低。若形成几微米量级的薄膜,则界面附近的缺陷产生的影响变得很微小,但在制作器件时,这样的方案不仅不切实际,而且还产生膜厚度引起的电阻减小、功耗增加等问题。
为了解决这一问题,提出了以下方法:在GaAs基板先生长一层缓和晶格失配的缓冲层,用高电阻的AlxIn1-xSb(x≥0.07)来制造上述的缓冲层,但是这导致整体的膜厚度增加并且InSb膜的迁移率仍然不够高等缺陷(参见Liu等人著,“Journal of VaccumScience&Technology B”14卷,1996年5月,2339-2342页)。
本发明的下述实施例提供了一种化合物半导体霍尔元件和制造该化合物半导体霍尔元件的方法,其中化合物半导体霍尔元件的磁感应部与现有技术制备的磁感应部相比具有高迁移率并且同时具有较大的方块电阻,并且形成的磁感应部和整个化合物半导体霍尔元件的厚度相对较小。
如图1所示,本发明的一个实施例所述的化合物半导体霍尔元件100包括基板10、粘结层20、磁感应部30和电极部40。可选地,所述化合物半导体霍尔元件100还可以包括保护层50。
所述基板10可以包括聚磁基板、陶瓷基板、半导体基板、玻璃基板、塑料基板或任何材质基板。在一个示例中,所述基板10可以选择为聚磁基板,所述聚磁基板由铁氧体材料制成。
所述粘结层20位于基板10的一个表面上,可以包括聚酰亚胺或环氧树脂等任何合适的粘结剂材料。
所述磁感应部30通过粘结层20键合到基板10上,并且包括InSb、GaAs、InAs、InGaAs或InGaP等任何合适的半导体薄膜材料。可选地,磁感应部30一般与基板10处于互不导通的电绝缘状态。磁感应部30的横截面还可以是台阶形,或者其俯视图为矩形或十字形状。
在本发明的一个示例中,通过以下方式来获得磁感应部30以实现制造的化合物半导体霍尔元件具有迁移率高、方块电阻大以及厚度合适的优点。
结合图2A所示,在半导体单晶衬底60上外延生长化合物半导体材料膜70,其中所述化合物半导体材料膜70包括最先生长出来的质量较差的第一部分71和随后生长的质量较好的第二部分72。此处,需要说明的第一部分71和第二部分72没有如图所示的清晰的界面,仅是为了后续的描述便利,才将它们人为地区分成两部分。
结合图2B,在化合物半导体材料膜70的第二部分72上涂覆粘结层20并且通过粘结层20与基板10面对面键合在一起。
结合图2C、图2D和图2E,移除半导体单晶衬底60和化合物半导体材料膜70的第一部分71,并且采用图形化工艺来形成所述磁感应部30。
具体的工艺步骤可以参见下述的图2A-2F所示的流程图,在此不再累述。
因此,通过上述工艺制备的仅移除半导体单晶衬底60的磁感应部30的迁移率大于40000cm2/Vs,并且厚度为500nm-10微米。优选地,同时移除半导体单晶衬底60和一部分化合物半导体材料膜70的所述磁感应部30的迁移率大于50000cm2/Vs并且小于78000cm2/Vs,并且通过蚀刻磁感应部的厚度至10nm-9微米,可选择性增大方块电阻至目标值。
如前所述,本发明中通过蚀刻掉在半导体单晶衬底60上生长出来的质量较差的化合物半导体材料膜70的第一部分71,因此可以使得化合物半导体材料膜70的迁移率至少大于50000cm2/Vs,优选地大于60000cm2/Vs。综上,本发明的方法可以兼顾化合物半导体材料膜70的厚度和方块电阻来选择具有合适迁移率和厚度的化合物半导体材料膜70,因此不但工艺简单、成本低而且提供了解决迁移率和方块电阻之间的相对矛盾的方案。
在一个可选的实施例中,所述保护层50覆盖所述磁感应部30和粘结层20的全部,但至少暴露出电极部40的一部分41。所述保护层50包括氮化硅膜、氧化硅膜、氧化铝膜、氮氧化硅膜、环氧树脂、硅胶、二氧化硅和聚酰亚胺膜中的任一种。
参见图2A-2F,示出了根据本发明实施例所述的化合物半导体霍尔元件的制造流程图。
具体地,如图2A所示,在半导体单晶衬底60上采用外延方式(例如MOCVD或MBE)生长化合物半导体材料膜70,该化合物半导体材料膜70包括质量较差的第一部分71和质量较好的第二部分72。在一个示例中,半导体单晶衬底可以采用GaAs、InP、GaN、Si等任何合适的单晶衬底。化合物半导体材料膜可以包括由In、Sb、As、Ga和P等构成的二元、三元、四元材料,例如GaAs、InAs、InSb、InGaAs、InGaP、InGaAsP等材料,优选地InSb膜。
以下将以InSb为例进行示例说明。在一个示例中,化合物半导体材料膜70的厚度在10nm-10微米之间,优选地500nm-3微米之间,更优选地800nm-2微米。以InSb膜为例,其迁移率大于40000cm2/Vs,优选地大于50000cm2/Vs,更优选地大于60000cm2/Vs。
如图2B所示,在化合物半导体材料膜70上涂覆一层粘结剂以形成一层粘结层20。在一个示例中,采用涂覆或刮胶的方式将聚酰亚胺或环氧树脂等粘结剂涂覆到化合物半导体材料膜70上。随后,通过该粘结层20将化合物半导体材料膜70与另一基板10面对面键合在一起,所述另一基板10包括聚磁基板、陶瓷基板半导体基板、玻璃基板、塑料基板或任何其他合适的材料基板。在一个示例中,所述另一基板10是聚磁基板,所述聚磁基板例如由铁氧体材料制成。当然,也可以将粘结剂涂敷到另一基板10上或将粘结剂同时涂敷到化合物半导体材料膜70和另一基板10上,具体地采用键合机来执行上述的键合工艺,本领域技术人员可以根据需要选择所述另一基板10的材料,而不限于此处所述的示例。
如图2C所示,选择性移除半导体单晶衬底60以暴露出化合物半导体材料膜70的背面,即暴露出化合物半导体材料膜70的第一部分71。在一个示例中,可以采用机械研磨或化学腐蚀的方式。此处所述的机械研磨可以是传统的半导体研磨设备,化学腐蚀的溶液可以采用磷酸和双氧水混合溶液,或者盐酸溶液。本领域技术人员可以理解,此处的机械研磨或化学腐蚀可以采用本领域中已知的其它可替代方式。
如图2D所示,去除掉暴露出的化合物半导体材料膜70的第一部分71,以留下高质量的化合物半导体材料膜70的第二部分72。在一个示例中,可以采用干法或湿法刻蚀的方式将暴露出的化合物半导体材料膜70的第一部分71去除掉,即将之前在半导体单晶衬底60上先生长出的第一部分71移除掉,该第一部分71由于晶格失配而导致质量较差,因此可以保留住高质量(例如高迁移率)的化合物半导体材料膜70的第二部分72。此处所述的干法刻蚀可以是离子束刻蚀等,而湿法刻蚀可以是采用任何合适的溶液进行刻蚀。
本领域技术人员应当理解,采用本发明所述的方式可以根据器件的设计要求来选择化合物半导体材料膜70的迁移率和厚度,从而对于化合物半导体材料膜70的迁移率和厚度提供了很大的选择柔性,从而可以同时获得迁移率较高并且厚度较薄(较高的方块电阻)的化合物半导体材料膜70。
如图2E所示,图形化蚀刻后的化合物半导体材料膜70的第二部分72,从而形成磁感应部30。在一个示例中,可以采用光刻的方式制备出化合物半导体霍尔元件的磁感应部30的台面图形,具体地,采用干法或湿法刻蚀的方式去除未被光刻胶防护的区域,从而形成化合物半导体霍尔元件的台面图形。此处所述的化合物半导体霍尔元件的台面图形可以是台阶形状,或者其俯视图是矩形或十字形状。
在一个示例中,以光刻工艺来形成磁感应部。首先采用光刻工艺,通过涂覆光致抗蚀剂材料以及曝光和显影,形成覆盖化合物半导体材料膜70的第二部分72的光致抗蚀剂图案。然后,以该图案作为掩模,采用湿法或干法工艺,去除化合物半导体材料膜70的第二部分72未被光致抗蚀剂图案遮蔽的区域。最后,去除光致抗蚀剂图案。由此,形成例如十字形状的磁感应部30。
如图2F所示,在磁感应部30的四个角处制备电极部40。在一个示例中,首先采用电子束蒸发或磁控溅射等沉积方式形成金属电极层,金属电极层的材料可以包括Au、Ge、Ni、Ti、Cr、Cu或它们的合金等;然后采用剥离或蚀刻的方式由金属电极层来形成电极部40;可选地对所述电极部40进行退火工艺,从而在电极部40和磁感应部30之间形成更好的欧姆接触。
可以采用金属lift off(剥离)方式或者蚀刻的方式在磁感应部30的四周形成形成欧姆接触的电极部40。以热蒸发、电子束蒸发、溅射电镀或者化学镀等方式制备,从而形成四个电极部40。
在一些示例中,首先采用光刻工艺,通过涂覆光致抗蚀剂材料及曝光和显影工艺,形成暴露磁感应部端部的光致抗蚀剂图案。然后,以该图案为掩模,沉积金属电极材料层,采用金属剥离工艺剥离光致抗蚀剂图案以及其上的金属电极材料层,得到覆盖磁感应部30端部的电极部40。
在另一些示例中,首先沉积金属电极层,然后采用光刻工艺,通过涂覆光致抗蚀剂材料以及曝光和显影工艺,形成覆盖磁感应部30端部的光致抗蚀剂图案,然后以该图案作为掩模,采用蚀刻工艺剥离光致抗蚀剂材料,去除通过该抗蚀剂图案暴露的金属电极层部分,得到覆盖磁感应部30端部的电极部40。
当然,本领域技术人员可以根据期望设置电极部的形状和高度,而不限于图示的情形,例如可以将电极部的形状设置成方形、圆形、椭圆形、台阶形或梯形等。
如图2G所示,在化合物半导体霍尔元件100的磁感应部30和电极部40的至少一部分表面(例如整个表面)上制备一层保护层50,并将电极部40的金属接触区域41暴露出来,便于后续封装打线连接。
保护层50可以防止化合物半导体霍尔元件100的磁感应部30在后续制程工艺中受损,同时阻止水汽、杂质粒子等进入化合物半导体霍尔元件100的磁感应部30。所述保护层50包括氮化硅膜、氧化硅膜、氧化铝膜、氮氧化硅膜、环氧树脂、硅胶、二氧化硅和聚酰亚胺膜中的任一种。可以通过PECVD、溅射或其他常规成膜方式,利用光致抗蚀剂图案作为掩模,形成在磁感应部30上和电极部40的暴露区域之外的部分上,从而获得了图1所示的高灵敏度且功耗低的化合物半导体霍尔元件100。
采用本发明图2A-2G的实施例制备化合物半导体霍尔元件100,如果磁感应部30的所述化合物半导体材料膜是由InSb材料制成时,该化合物半导体材料膜的迁移率可以超过60000cm2/Vs,同时,该化合物半导体材料膜的方块电阻可以设计成想要的数值,从而最终能够获得高灵敏度、低功耗的InSb化合物半导体霍尔元件。
参见表1,示出了本发明的实施例(如图2A-2G)所示的工艺制备的InSb化合物半导体霍尔元件100与对比例和商用InSb霍尔元件的性能对比。对比例与本发明的实施例的差别仅在于没有去除掉化合物半导体材料膜70的第一部分71,但是两者最终用于形成磁感应部的化合物半导体材料膜70的厚度一致(例如厚度为600nm左右)时,本发明的实施例化合物半导体霍尔元件的迁移率达到65000cm2/Vs,在同等方块电阻的条件下,超过商用InSb霍尔元件的2倍,体现出显著优异的磁感应灵敏度性能。
表1本发明的实施例与对比例制备的InSb化合物半导体霍尔元件与商用InSb霍尔元件的性能对比
迁移率(cm<sup>2</sup>/Vs) | 方块电阻(Ω/SQ) | |
本发明的实施例 | 65000 | 200 |
对比例 | 47300 | 87 |
商用InSb霍尔元件 | 30000 | 200 |
综上,本发明实施例提供的化合物半导体霍尔元件与化合物半导体霍尔元件的制造方法解决了背景技术部分所提出的技术问题,具体地获得的用于制造磁感应部的化合物半导体材料膜与现有技术制造的相比晶格质量较好,迁移率较高,并且整体的膜厚减小,从而使得化合物半导体霍尔元件100的灵敏度高、功耗低。
虽然本总体发明构思的一些实施例已被显示和说明,本领域普通技术人员将理解,在不背离本总体发明构思的原则和精神的情况下,可对这些实施例做出改变,本发明的范围以权利要求和它们的等同物限定。
Claims (10)
1.一种制造化合物半导体霍尔元件的方法,包括:
在半导体单晶衬底上外延生长化合物半导体材料膜,作为所述化合物半导体霍尔元件的磁感应功能层;
在化合物半导体材料膜和基板的至少一个的表面上涂覆粘结层,并通过粘结层将化合物半导体材料膜与基板面对面键合在一起;
选择性移除半导体单晶衬底和化合物半导体材料膜的一部分,并且通过图形化工艺来形成磁感应部;
在磁感应部的周边形成电极部;
在磁感应部和电极部的至少一部分上形成一保护层并且暴露出电极部的金属接触区域。
2.根据权利要求1所述的方法,其特征在于,
所述外延生长的化合物半导体材料膜包括第一部分和位于第一部分之上的第二部分,其中所述第二部分的迁移率大于第一部分的迁移率。
3.根据权利要求2所述的方法,其特征在于,
移除化合物半导体材料膜的一部分包括移除化合物半导体材料膜的第一部分。
4.根据权利要求1-3中任一项所述的方法,其特征在于,
通过粘结剂层将化合物半导体材料膜与基板面对面键合在一起包括:通过键合机借助于粘结层中的粘结剂将基板与化合物半导体材料膜键合在一起。
5.根据权利要求1所述的方法,其特征在于,
选择性地移除半导体单晶衬底包括通过机械研磨或化学腐蚀的方式移除半导体单晶衬底。
6.根据权利要求5所述的方法,其特征在于,
所述化学腐蚀的溶液包括磷酸和双氧水混合溶液或者盐酸溶液。
7.根据权利要求3所述的方法,其特征在于,
选择性地移除化合物半导体材料膜的第一部分包括采用干法或湿法刻蚀的方式去除掉所述第一部分。
8.根据权利要求1所述的方法,其特征在于,
仅移除半导体单晶衬底的所述磁感应部的迁移率大于40000cm2/Vs,磁感应部的厚度为500nm-10μm。
9.根据权利要求8所述的方法,其特征在于,
同时移除半导体单晶衬底和一部分化合物半导体材料膜的所述磁感应部的迁移率大于50000cm2/Vs且小于78000cm2/Vs,磁感应部的厚度为10nm-9μm。
10.根据权利要求1所述的方法,其特征在于,
所述粘结层包括聚酰亚胺或环氧树脂。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110559624.7A CN113299824A (zh) | 2021-05-21 | 2021-05-21 | 制造化合物半导体霍尔元件的方法 |
PCT/CN2022/093169 WO2022242611A1 (zh) | 2021-05-21 | 2022-05-16 | 化合物半导体霍尔元件及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110559624.7A CN113299824A (zh) | 2021-05-21 | 2021-05-21 | 制造化合物半导体霍尔元件的方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN113299824A true CN113299824A (zh) | 2021-08-24 |
Family
ID=77323717
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110559624.7A Pending CN113299824A (zh) | 2021-05-21 | 2021-05-21 | 制造化合物半导体霍尔元件的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113299824A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115295719A (zh) * | 2022-10-08 | 2022-11-04 | 苏州矩阵光电有限公司 | 砷化铟薄膜的外延层结构、霍尔器件及制备方法 |
CN115332291A (zh) * | 2022-10-11 | 2022-11-11 | 苏州矩阵光电有限公司 | 三维霍尔传感器结构及制备方法 |
WO2022242611A1 (zh) * | 2021-05-21 | 2022-11-24 | 苏州矩阵光电有限公司 | 化合物半导体霍尔元件及其制造方法 |
-
2021
- 2021-05-21 CN CN202110559624.7A patent/CN113299824A/zh active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022242611A1 (zh) * | 2021-05-21 | 2022-11-24 | 苏州矩阵光电有限公司 | 化合物半导体霍尔元件及其制造方法 |
CN115295719A (zh) * | 2022-10-08 | 2022-11-04 | 苏州矩阵光电有限公司 | 砷化铟薄膜的外延层结构、霍尔器件及制备方法 |
CN115332291A (zh) * | 2022-10-11 | 2022-11-11 | 苏州矩阵光电有限公司 | 三维霍尔传感器结构及制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN113299824A (zh) | 制造化合物半导体霍尔元件的方法 | |
Cho et al. | GaAs planar technology by molecular beam epitaxy (MBE) | |
US6368930B1 (en) | Self aligned symmetric process and device | |
US5272105A (en) | Method of manufacturing an heteroepitaxial semiconductor structure | |
US20070096239A1 (en) | Semiconductor devices and methods of manufacture | |
US9214342B2 (en) | Method for producing compound semiconductor crystal, method for producing electronic device, and semiconductor wafer | |
JP2018514083A (ja) | プレパターニングされたメサを経由する歪み緩和エピタキシャルリフトオフ | |
US20200111882A1 (en) | Semiconductor device | |
US7923754B2 (en) | Bipolar transistor | |
CN113241403A (zh) | 化合物半导体霍尔元件 | |
US4925810A (en) | Compound semiconductor device and a method of manufacturing the same | |
JP2004200234A (ja) | 半導体及び半導体基板、その製造方法、並びに半導体素子 | |
WO2022242611A1 (zh) | 化合物半导体霍尔元件及其制造方法 | |
CN113745268A (zh) | 单片集成霍尔电路 | |
CN113629184A (zh) | 化合物半导体霍尔元件及其制备方法 | |
JPH0613603A (ja) | 半導体デバイス | |
WO2021132145A1 (ja) | 半導体素子及びその製造方法、並びに半導体装置及びその製造方法 | |
JP2793837B2 (ja) | 半導体装置の製造方法およびヘテロ接合バイポーラトランジスタ | |
JPH0294663A (ja) | 半導体装置およびその製造方法 | |
CN113759296A (zh) | 磁阻传感器集成电路及其制造方法 | |
WO2024095458A1 (ja) | 半導体装置の製造方法 | |
CN113758993A (zh) | 集成有阵列型霍尔元件的二维检测电路 | |
CN215527756U (zh) | 用于制备InSb功能层的衬底结构 | |
CN113759295A (zh) | 集成式霍尔磁传感器及其制造方法 | |
JP3554621B2 (ja) | 磁電変換素子とその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |