JP2003060255A - ホール素子及びホールｉｃ - Google Patents
ホール素子及びホールｉｃInfo
- Publication number
- JP2003060255A JP2003060255A JP2001243424A JP2001243424A JP2003060255A JP 2003060255 A JP2003060255 A JP 2003060255A JP 2001243424 A JP2001243424 A JP 2001243424A JP 2001243424 A JP2001243424 A JP 2001243424A JP 2003060255 A JP2003060255 A JP 2003060255A
- Authority
- JP
- Japan
- Prior art keywords
- hall
- hall element
- compound semiconductor
- layer
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Measuring Magnetic Variables (AREA)
- Hall/Mr Elements (AREA)
Abstract
(57)【要約】
【課題】 出力ホール電圧即ち感度の温度に対する変化
が極めて小さく、かつ実用的な感度を有するホール素子
を提供する。又、信号処理ＩＣの構成がより簡素で、素
子サイズが小さい上に、優れた温度特性、高信頼性を有
し、さらには高耐熱性、高耐圧という特徴を備えたホー
ルＩＣを提供する。 【解決手段】 ホール素子の動作層を構成する材料とし
て、ＧａＮ、ＩｎＮ、ＩｎＧａＮ、ＡｌＧａＮ等のよう
に、電子の有効質量が、電子の静止質量の０．０８倍以
上０．５倍以下の化合物半導体、或いはＧａＮ／ＡｌＧ
ａＮのようなヘテロ接合構造を用いる。又、このような
ホール素子を用いてホールＩＣを作製する。さらには、
ホール素子と信号処理ＩＣを同一の化合物半導体層上に
作製し、モノリシックホールＩＣとする。
が極めて小さく、かつ実用的な感度を有するホール素子
を提供する。又、信号処理ＩＣの構成がより簡素で、素
子サイズが小さい上に、優れた温度特性、高信頼性を有
し、さらには高耐熱性、高耐圧という特徴を備えたホー
ルＩＣを提供する。 【解決手段】 ホール素子の動作層を構成する材料とし
て、ＧａＮ、ＩｎＮ、ＩｎＧａＮ、ＡｌＧａＮ等のよう
に、電子の有効質量が、電子の静止質量の０．０８倍以
上０．５倍以下の化合物半導体、或いはＧａＮ／ＡｌＧ
ａＮのようなヘテロ接合構造を用いる。又、このような
ホール素子を用いてホールＩＣを作製する。さらには、
ホール素子と信号処理ＩＣを同一の化合物半導体層上に
作製し、モノリシックホールＩＣとする。
Description
【０００１】
【発明の属する技術分野】本発明は、動作層に化合物半
導体材料を用いたホール素子に関し、特に一定磁界にお
ける出力即ちホール電圧の温度変化が小さく、広い温度
範囲に渡って使用可能なホール素子に関するものであ
る。又、本発明は、前記ホール素子と、このホール素子
の出力信号を処理する信号処理ＩＣから成るホールＩＣ
に関し、特に高耐熱性及び高耐圧を有するホールＩＣに
関するものである。
導体材料を用いたホール素子に関し、特に一定磁界にお
ける出力即ちホール電圧の温度変化が小さく、広い温度
範囲に渡って使用可能なホール素子に関するものであ
る。又、本発明は、前記ホール素子と、このホール素子
の出力信号を処理する信号処理ＩＣから成るホールＩＣ
に関し、特に高耐熱性及び高耐圧を有するホールＩＣに
関するものである。
【０００２】
【従来の技術】ホール素子は、磁界を検知しその強度を
電気信号に変換する所謂磁電変換素子、即ち磁気センサ
の一種であり、ＶＣＲ（ｖｉｄｅｏ ｃａｓｓｅｔｔ
ｒｅｃｏｒｄｅｒ）やフロッピー（Ｒ）ディスクドライ
ブ装置等のブラシレスモータの回転検出等幅広い分野で
使用されている。従来のホール素子の動作層には、Ｓ
ｉ、Ｇｅ等元素周期律の第ＩＶ族に属する単体（元素）
半導体や、ＧａＡｓ、ＩｎＡｓ、ＩｎＳｂ等の元素周期
律の第ＩＩＩ族元素と第Ｖ族元素を化合して成る所謂Ｉ
ＩＩ−Ｖ族２元化合物半導体、或いはそれらの混晶半導
体が利用されている。いずれの半導体材料を用いた場合
においても、ホール素子は、それを構成する半導体材料
を磁界内に置いた際に、これら半導体内の電子の運動に
よって発生するホール電圧を利用するが、ＩＩＩ−Ｖ族
２元化合物半導体、或いはそれらの混晶半導体が用いら
れた場合、ＳｉやＧｅ等よりも圧倒的に電子移動度が高
いため、同じ磁束密度において大きなホール電圧が得ら
れる、即ち高感度なホール素子を作製できる。従って、
ホール素子の動作層には、ＳｉやＧｅ等の単体半導体に
比べて、化合物半導体の方がより多く使用されている。
電気信号に変換する所謂磁電変換素子、即ち磁気センサ
の一種であり、ＶＣＲ（ｖｉｄｅｏ ｃａｓｓｅｔｔ
ｒｅｃｏｒｄｅｒ）やフロッピー（Ｒ）ディスクドライ
ブ装置等のブラシレスモータの回転検出等幅広い分野で
使用されている。従来のホール素子の動作層には、Ｓ
ｉ、Ｇｅ等元素周期律の第ＩＶ族に属する単体（元素）
半導体や、ＧａＡｓ、ＩｎＡｓ、ＩｎＳｂ等の元素周期
律の第ＩＩＩ族元素と第Ｖ族元素を化合して成る所謂Ｉ
ＩＩ−Ｖ族２元化合物半導体、或いはそれらの混晶半導
体が利用されている。いずれの半導体材料を用いた場合
においても、ホール素子は、それを構成する半導体材料
を磁界内に置いた際に、これら半導体内の電子の運動に
よって発生するホール電圧を利用するが、ＩＩＩ−Ｖ族
２元化合物半導体、或いはそれらの混晶半導体が用いら
れた場合、ＳｉやＧｅ等よりも圧倒的に電子移動度が高
いため、同じ磁束密度において大きなホール電圧が得ら
れる、即ち高感度なホール素子を作製できる。従って、
ホール素子の動作層には、ＳｉやＧｅ等の単体半導体に
比べて、化合物半導体の方がより多く使用されている。
【０００３】又、ホール素子と、ホール素子の出力信号
を入力し、入力した信号を処理して出力する信号処理Ｉ
Ｃから成るホールＩＣが、磁気センサの一種として、家
電、自動車等の分野で使用されている。ホールＩＣに
は、所定の磁束密度以上でｌｏｗレベル、以下でｈｉｇ
ｈレベルというようにデジタル信号出力をするデジタル
ラッチタイプと、ホール素子の出力信号を増幅してアナ
ログ信号として出力するリニアタイプがある。
を入力し、入力した信号を処理して出力する信号処理Ｉ
Ｃから成るホールＩＣが、磁気センサの一種として、家
電、自動車等の分野で使用されている。ホールＩＣに
は、所定の磁束密度以上でｌｏｗレベル、以下でｈｉｇ
ｈレベルというようにデジタル信号出力をするデジタル
ラッチタイプと、ホール素子の出力信号を増幅してアナ
ログ信号として出力するリニアタイプがある。
【０００４】従来のホールＩＣでは、構成する信号処理
ＩＣは、バルクＳｉ基板やＳＯＩ（ｓｉｌｉｃｏｎ ｏ
ｎ ｉｎｓｕｌａｔｏｒ）基板等ＳｉにＣＭＯＳプロセ
スやバイポーラプロセス等を用いて作製される。そし
て、ホールＩＣの構造としては、ホール素子の動作層に
Ｓｉを使用し、前述の信号処理ＩＣと同一基板上にモノ
リシックで接続するモノリシック型ホールＩＣと、Ｓｉ
ホール素子よりも高感度な化合物半導体を動作層に使用
したホール素子と、前述の信号処理ＩＣの２つのチップ
を１つのパッケージ内に収納し接続するハイブリッド型
ホールＩＣがある。
ＩＣは、バルクＳｉ基板やＳＯＩ（ｓｉｌｉｃｏｎ ｏ
ｎ ｉｎｓｕｌａｔｏｒ）基板等ＳｉにＣＭＯＳプロセ
スやバイポーラプロセス等を用いて作製される。そし
て、ホールＩＣの構造としては、ホール素子の動作層に
Ｓｉを使用し、前述の信号処理ＩＣと同一基板上にモノ
リシックで接続するモノリシック型ホールＩＣと、Ｓｉ
ホール素子よりも高感度な化合物半導体を動作層に使用
したホール素子と、前述の信号処理ＩＣの２つのチップ
を１つのパッケージ内に収納し接続するハイブリッド型
ホールＩＣがある。
【０００５】
【発明が解決しようとする課題】ところで、前述のよう
な従来のホール素子では、所定の磁束密度を有する磁界
に置かれた際の出力即ちホール電圧が温度と共に変化す
るという問題があった。例えば、高出力が得られる即ち
高感度であるＩｎＳｂを用いたホール素子では、定電圧
動作、定電流動作のいずれにおいても、極めて大きな温
度依存性を示す。一方ＧａＡｓは、ＩｎＳｂに比べると
出力は劣るが、温度特性は良好である。それでも、定電
圧動作の場合に約−０．２％／℃、定電流動作の場合に
約−０．０６％／℃というホール電圧の温度依存性がみ
られ、１００℃の温度変化に対して、約２０％のホール
電圧の変動が現れることになる。
な従来のホール素子では、所定の磁束密度を有する磁界
に置かれた際の出力即ちホール電圧が温度と共に変化す
るという問題があった。例えば、高出力が得られる即ち
高感度であるＩｎＳｂを用いたホール素子では、定電圧
動作、定電流動作のいずれにおいても、極めて大きな温
度依存性を示す。一方ＧａＡｓは、ＩｎＳｂに比べると
出力は劣るが、温度特性は良好である。それでも、定電
圧動作の場合に約−０．２％／℃、定電流動作の場合に
約−０．０６％／℃というホール電圧の温度依存性がみ
られ、１００℃の温度変化に対して、約２０％のホール
電圧の変動が現れることになる。
【０００６】又、従来のホール素子が、このような磁束
密度当たりのホール電圧即ち感度の温度依存性を有する
ために、通常、ホールＩＣの信号処理ＩＣ中に、感度の
温度変化を補償するための温度補償回路が設けられてい
る。しかしながら、温度補償回路を設けることは、信号
処理ＩＣのサイズが大きくなって、コストアップにつな
がることになる。その上、ホール素子の動作層を構成す
る半導体材料の種類によっては、例えばＩｎＳｂのよう
に、感度が温度の１次関数で変化せずに複雑な温度依存
性を有するため、温度補償が難しい、或いは製造プロセ
スにおける素子間ばらつきに起因して、各ホール素子毎
に感度の温度依存性が異なる、さらには温度補償回路の
デザインが不完全である等の理由から、ホール素子の出
力信号であるホール電圧の温度変化の影響を十分には補
償できず、ホールＩＣの出力においても温度に伴う変化
が残るという問題があった。
密度当たりのホール電圧即ち感度の温度依存性を有する
ために、通常、ホールＩＣの信号処理ＩＣ中に、感度の
温度変化を補償するための温度補償回路が設けられてい
る。しかしながら、温度補償回路を設けることは、信号
処理ＩＣのサイズが大きくなって、コストアップにつな
がることになる。その上、ホール素子の動作層を構成す
る半導体材料の種類によっては、例えばＩｎＳｂのよう
に、感度が温度の１次関数で変化せずに複雑な温度依存
性を有するため、温度補償が難しい、或いは製造プロセ
スにおける素子間ばらつきに起因して、各ホール素子毎
に感度の温度依存性が異なる、さらには温度補償回路の
デザインが不完全である等の理由から、ホール素子の出
力信号であるホール電圧の温度変化の影響を十分には補
償できず、ホールＩＣの出力においても温度に伴う変化
が残るという問題があった。
【０００７】又、ＣＭＯＳプロセスやバイポーラプロセ
ス等によってＳｉ上に作製されたＩＣは、高温環境下に
おいて、ｐｎ接合部等で発生するリーク電流やラッチア
ップ等の影響で異常動作がおこる恐れがあるために、そ
れを用いている従来のホールＩＣでは、耐熱性や高温信
頼性の面で問題があった。さらには、用途によっては、
例えば自動車分野におけるように、ホールＩＣに高い電
源電圧が印加されるが、Ｓｉ上の信号処理ＩＣの場合に
は、高耐圧を確保するために、通常、ＩＣを構成するト
ランジスタのサイズを大きくしたり、専用の回路部を付
加する等の対策をとっており、素子サイズの増加や収率
の低下、それらに伴うコストアップにつながっている。
そこで、本発明は、こうした問題点に鑑みて、磁束密度
当たりの出力ホール電圧、即ち感度の温度変化が小さ
く、広い温度範囲に渡って使用可能なホール素子、及び
高耐熱性、高耐圧を有するホールＩＣを提供することを
目的とする。
ス等によってＳｉ上に作製されたＩＣは、高温環境下に
おいて、ｐｎ接合部等で発生するリーク電流やラッチア
ップ等の影響で異常動作がおこる恐れがあるために、そ
れを用いている従来のホールＩＣでは、耐熱性や高温信
頼性の面で問題があった。さらには、用途によっては、
例えば自動車分野におけるように、ホールＩＣに高い電
源電圧が印加されるが、Ｓｉ上の信号処理ＩＣの場合に
は、高耐圧を確保するために、通常、ＩＣを構成するト
ランジスタのサイズを大きくしたり、専用の回路部を付
加する等の対策をとっており、素子サイズの増加や収率
の低下、それらに伴うコストアップにつながっている。
そこで、本発明は、こうした問題点に鑑みて、磁束密度
当たりの出力ホール電圧、即ち感度の温度変化が小さ
く、広い温度範囲に渡って使用可能なホール素子、及び
高耐熱性、高耐圧を有するホールＩＣを提供することを
目的とする。
【０００８】
【課題を解決するための手段】本発明者らは、前記課題
を解決するため、ホール素子の動作層を構成する半導体
材料として、電子の有効質量が特定の範囲の値であるよ
うな化合物半導体材料を用いると、動作層の電子移動度
の温度依存性が極めて小さく、一方で電子移動度の値と
しては適当なレベルが保たれるために、定電圧駆動を行
った場合に、Ｓｉにも劣らない実用的な感度を有し、か
つ感度の温度変化が極めて小さなホール素子の得られる
ことを見出し、本発明をなすに至った。
を解決するため、ホール素子の動作層を構成する半導体
材料として、電子の有効質量が特定の範囲の値であるよ
うな化合物半導体材料を用いると、動作層の電子移動度
の温度依存性が極めて小さく、一方で電子移動度の値と
しては適当なレベルが保たれるために、定電圧駆動を行
った場合に、Ｓｉにも劣らない実用的な感度を有し、か
つ感度の温度変化が極めて小さなホール素子の得られる
ことを見出し、本発明をなすに至った。
【０００９】又、本発明者らは、ＧａＮとＡｌＧａＮの
積層膜のようなヘテロ接合を用いてホール素子を作製す
ると、上記のような電子移動度に関する効果に加えて、
ＧａＮ層のＡｌＧａＮ層との界面近傍に、１０19／ｃｍ
3オーダーの高い電子密度を有する層が形成されるため
に、定電圧駆動の場合だけでなく、定電流駆動を行った
場合においても、感度の温度変化が極めて小さなホール
素子が得られることを見出し、本発明をなすに至った。
積層膜のようなヘテロ接合を用いてホール素子を作製す
ると、上記のような電子移動度に関する効果に加えて、
ＧａＮ層のＡｌＧａＮ層との界面近傍に、１０19／ｃｍ
3オーダーの高い電子密度を有する層が形成されるため
に、定電圧駆動の場合だけでなく、定電流駆動を行った
場合においても、感度の温度変化が極めて小さなホール
素子が得られることを見出し、本発明をなすに至った。
【００１０】又、本発明者らは、前述のような、実用的
感度を有し、かつ感度の温度変化が極めて小さなホール
素子を用いてホールＩＣを作製すると、信号処理ＩＣの
中に、ホール素子の感度の温度変化を補償する温度補償
回路を設ける必要がなくなるために、従来に比べて、信
号処理ＩＣが簡素になり、素子サイズが低減できること
を見出し、本発明をなすに至った。さらに本発明者ら
は、信号処理ＩＣを、ホール素子の動作層を構成してい
るのと同じ化合物半導体材料を用いて作製すると、従来
のＳｉから成るモノリシックホールＩＣとは異なり、電
子の有効質量が特定の範囲の値であるような化合物半導
体材料から成るモノリシックホールＩＣが実現でき、素
子サイズ低減や信頼性向上等の効果があるばかりでな
く、該化合物半導体が概して広い禁制帯幅を有している
ために、信号処理ＩＣを構成するトランジスタが、特別
な対策を講じなくても高耐熱性と高耐圧を有し、結果と
して、高耐熱性と高耐圧を備えたホールＩＣが得られる
という効果があることを見出し、本発明をなすに至っ
た。
感度を有し、かつ感度の温度変化が極めて小さなホール
素子を用いてホールＩＣを作製すると、信号処理ＩＣの
中に、ホール素子の感度の温度変化を補償する温度補償
回路を設ける必要がなくなるために、従来に比べて、信
号処理ＩＣが簡素になり、素子サイズが低減できること
を見出し、本発明をなすに至った。さらに本発明者ら
は、信号処理ＩＣを、ホール素子の動作層を構成してい
るのと同じ化合物半導体材料を用いて作製すると、従来
のＳｉから成るモノリシックホールＩＣとは異なり、電
子の有効質量が特定の範囲の値であるような化合物半導
体材料から成るモノリシックホールＩＣが実現でき、素
子サイズ低減や信頼性向上等の効果があるばかりでな
く、該化合物半導体が概して広い禁制帯幅を有している
ために、信号処理ＩＣを構成するトランジスタが、特別
な対策を講じなくても高耐熱性と高耐圧を有し、結果と
して、高耐熱性と高耐圧を備えたホールＩＣが得られる
という効果があることを見出し、本発明をなすに至っ
た。
【００１１】すなわち、本発明の請求項１のホール素子
は、動作層に化合物半導体材料を用いたホール素子であ
って、該化合物半導体材料の電子の有効質量が、電子の
静止質量の０．０８倍以上０．５倍以下であることを特
徴とする。本発明の請求項２のホール素子は、前記請求
項１のホール素子において、前記化合物半導体材料が、
ＩＩＩ族元素の窒化物のうちの少なくとも１つであるこ
とを特徴とする。
は、動作層に化合物半導体材料を用いたホール素子であ
って、該化合物半導体材料の電子の有効質量が、電子の
静止質量の０．０８倍以上０．５倍以下であることを特
徴とする。本発明の請求項２のホール素子は、前記請求
項１のホール素子において、前記化合物半導体材料が、
ＩＩＩ族元素の窒化物のうちの少なくとも１つであるこ
とを特徴とする。
【００１２】本発明の請求項３のホール素子は、前記請
求項１のホール素子において、前記化合物半導体材料
が、ＧａＮ、ＩｎＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＩｎＡ
ｌＮ、ＩｎＧａＡｌＮのうちの少なくとも１つであるこ
とを特徴とする。本発明の請求項４のホール素子は、前
記請求項１のホール素子において、前記ホール素子が、
ＧａＮとＡｌＧａＮ又はＧａＮとＩｎＧａＮ、ＩｎＧａ
ＮとＡｌＧａＮ、若しくはＩｎＮとＩｎＧａＮのいずれ
かの組合せより成るヘテロ接合を具備して成ることを特
徴とする。
求項１のホール素子において、前記化合物半導体材料
が、ＧａＮ、ＩｎＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＩｎＡ
ｌＮ、ＩｎＧａＡｌＮのうちの少なくとも１つであるこ
とを特徴とする。本発明の請求項４のホール素子は、前
記請求項１のホール素子において、前記ホール素子が、
ＧａＮとＡｌＧａＮ又はＧａＮとＩｎＧａＮ、ＩｎＧａ
ＮとＡｌＧａＮ、若しくはＩｎＮとＩｎＧａＮのいずれ
かの組合せより成るヘテロ接合を具備して成ることを特
徴とする。
【００１３】本発明の請求項５のホール素子は、前記請
求項１乃至請求項４のホール素子において、前記ホール
素子が、Ｓｉから成る基板上に形成されることを特徴と
する。本発明の請求項６のホールＩＣは、動作層に化合
物半導体材料を用いたホール素子と、このホール素子の
出力信号を入力し、入力した信号を処理してアナログ若
しくはデジタルの信号を出力する信号処理ＩＣから成る
ホールＩＣであって、該化合物半導体材料の電子の有効
質量が、電子の静止質量の０．０８倍以上０．５倍以下
であることを特徴とする。
求項１乃至請求項４のホール素子において、前記ホール
素子が、Ｓｉから成る基板上に形成されることを特徴と
する。本発明の請求項６のホールＩＣは、動作層に化合
物半導体材料を用いたホール素子と、このホール素子の
出力信号を入力し、入力した信号を処理してアナログ若
しくはデジタルの信号を出力する信号処理ＩＣから成る
ホールＩＣであって、該化合物半導体材料の電子の有効
質量が、電子の静止質量の０．０８倍以上０．５倍以下
であることを特徴とする。
【００１４】本発明の請求項７のホールＩＣは、前記請
求項６のホールＩＣにおいて、前記化合物半導体材料
が、ＩＩＩ族元素の窒化物のうちの少なくとも１つであ
ることを特徴とする。本発明の請求項８のホールＩＣ
は、前記請求項６のホールＩＣにおいて、前記化合物半
導体材料が、ＧａＮ、ＩｎＮ、ＩｎＧａＮ、ＡｌＧａ
Ｎ、ＩｎＡｌＮ、ＩｎＧａＡｌＮのうちの少なくとも１
つであることを特徴とする。
求項６のホールＩＣにおいて、前記化合物半導体材料
が、ＩＩＩ族元素の窒化物のうちの少なくとも１つであ
ることを特徴とする。本発明の請求項８のホールＩＣ
は、前記請求項６のホールＩＣにおいて、前記化合物半
導体材料が、ＧａＮ、ＩｎＮ、ＩｎＧａＮ、ＡｌＧａ
Ｎ、ＩｎＡｌＮ、ＩｎＧａＡｌＮのうちの少なくとも１
つであることを特徴とする。
【００１５】本発明の請求項９のホールＩＣは、前記請
求項６のホールＩＣにおいて、前記ホール素子が、Ｇａ
ＮとＡｌＧａＮ又はＧａＮとＩｎＧａＮ、ＩｎＧａＮと
ＡｌＧａＮ、若しくはＩｎＮとＩｎＧａＮのいずれかの
組合せより成るヘテロ接合を具備して成ることを特徴と
する。本発明の請求項１０のホールＩＣは、前記請求項
６乃至請求項９のホールＩＣにおいて、前記信号処理Ｉ
Ｃが、前記ホール素子と同じ化合物半導体材料を用いて
作製されることを特徴とする。
求項６のホールＩＣにおいて、前記ホール素子が、Ｇａ
ＮとＡｌＧａＮ又はＧａＮとＩｎＧａＮ、ＩｎＧａＮと
ＡｌＧａＮ、若しくはＩｎＮとＩｎＧａＮのいずれかの
組合せより成るヘテロ接合を具備して成ることを特徴と
する。本発明の請求項１０のホールＩＣは、前記請求項
６乃至請求項９のホールＩＣにおいて、前記信号処理Ｉ
Ｃが、前記ホール素子と同じ化合物半導体材料を用いて
作製されることを特徴とする。
【００１６】本発明の請求項１１のホールＩＣは、前記
請求項１０のホールＩＣにおいて、前記ホール素子と前
記信号処理ＩＣが、同じ基板上にモノリシックで載って
いることを特徴とする。本発明の請求項１２のホールＩ
Ｃは、前記請求項１０及び請求項１１のホールＩＣにお
いて、前記ホールＩＣが、Ｓｉから成る基板上に形成さ
れることを特徴とする。
請求項１０のホールＩＣにおいて、前記ホール素子と前
記信号処理ＩＣが、同じ基板上にモノリシックで載って
いることを特徴とする。本発明の請求項１２のホールＩ
Ｃは、前記請求項１０及び請求項１１のホールＩＣにお
いて、前記ホールＩＣが、Ｓｉから成る基板上に形成さ
れることを特徴とする。
【００１７】
【本発明の実施の形態】以下、本発明の実施形態につい
て説明する。図１及び図２は、本発明の一実施形態に相
当するホール素子を示す断面図及び平面図である。これ
らの図に示すように、本発明によるホール素子は、基板
１上に動作層としてＧａＮのような化合物半導体層２が
成長され、その上に、入力電極３と出力電極４が形成さ
れた構造を有している。ここで、動作層である化合物半
導体層２を構成する材料としては、電子の有効質量が、
電子の静止質量の０．０８倍以上０．５倍以下であるよ
うな化合物半導体材料であればよく、ＧａＮの他、Ｉｎ
Ｎ、ＩｎＧａＮ、ＡｌＧａＮ、ＩｎＡｌＮ、ＩｎＧａＡ
ｌＮ、ＧａＰ、ＡｌＳｂ、ＡｌＡｓ等のＩＩＩ−Ｖ族２
元化合物半導体又はそれらの混晶半導体、ＺｎＯ、Ｚｎ
Ｓ、ＺｎＳｅ、ＺｎＴｅ、ＣｄＳ、ＣｄＳｅ、ＣｄＴｅ
等のＩＩ−ＶＩ族２元化合物半導体又はそれらの混晶半
導体、ＳｉＣ、ＳｉＧｅＣ等のＩＶ−ＩＶ族２元化合物
半導体又はそれらの混晶半導体等を用いることができ
る。
て説明する。図１及び図２は、本発明の一実施形態に相
当するホール素子を示す断面図及び平面図である。これ
らの図に示すように、本発明によるホール素子は、基板
１上に動作層としてＧａＮのような化合物半導体層２が
成長され、その上に、入力電極３と出力電極４が形成さ
れた構造を有している。ここで、動作層である化合物半
導体層２を構成する材料としては、電子の有効質量が、
電子の静止質量の０．０８倍以上０．５倍以下であるよ
うな化合物半導体材料であればよく、ＧａＮの他、Ｉｎ
Ｎ、ＩｎＧａＮ、ＡｌＧａＮ、ＩｎＡｌＮ、ＩｎＧａＡ
ｌＮ、ＧａＰ、ＡｌＳｂ、ＡｌＡｓ等のＩＩＩ−Ｖ族２
元化合物半導体又はそれらの混晶半導体、ＺｎＯ、Ｚｎ
Ｓ、ＺｎＳｅ、ＺｎＴｅ、ＣｄＳ、ＣｄＳｅ、ＣｄＴｅ
等のＩＩ−ＶＩ族２元化合物半導体又はそれらの混晶半
導体、ＳｉＣ、ＳｉＧｅＣ等のＩＶ−ＩＶ族２元化合物
半導体又はそれらの混晶半導体等を用いることができ
る。
【００１８】これらの化合物半導体は、１．６ｅＶ〜
４．０ｅＶという比較的広い禁制帯幅を有していること
も特徴である。又、これらの化合物半導体材料のうち、
ＩＩＩ族元素の窒化物、中でもＧａＮ、ＩｎＮ、ＩｎＧ
ａＮ、ＡｌＧａＮ等は、薄膜において、比較的大きな電
子移動度が得られ、弾性定数は小さく、しかも化学的な
安定性が高く、砒素のような毒性を有する元素を含まな
いので、ホール素子の動作層を構成する材料として好ま
しい。
４．０ｅＶという比較的広い禁制帯幅を有していること
も特徴である。又、これらの化合物半導体材料のうち、
ＩＩＩ族元素の窒化物、中でもＧａＮ、ＩｎＮ、ＩｎＧ
ａＮ、ＡｌＧａＮ等は、薄膜において、比較的大きな電
子移動度が得られ、弾性定数は小さく、しかも化学的な
安定性が高く、砒素のような毒性を有する元素を含まな
いので、ホール素子の動作層を構成する材料として好ま
しい。
【００１９】基板１を構成する材料については、結晶性
の良好な化合物半導体層を形成できるものであれば特に
制限はなく、通常使用されるＳｉ、ＧａＡｓ、ＩｎＰ、
ＳｉＣ、サファイア、スピネル、ＭｇＯ、フェライト等
から選ぶことができる。これらのうち、Ｓｉは、安価で
かつ大面積のものを容易に入手できるので好ましい。こ
の場合、Ｓｉとしては、バルクＳｉに限らず、ＳＯＩ
（ｓｉｌｉｃｏｎ ｏｎｉｎｓｕｌａｔｏｒ）やＳＯＳ
（ｓｉｌｉｃｏｎ ｏｎ ｓａｐｐｈｉｒｅ）のような
基板材料を用いることもできる。又、基板上に化合物半
導体層を成長した構造だけでなく、ＳｉＣやＧａＮ等か
ら成るバルク基板上に直接入出力電極を形成するという
構造でもかまわない。
の良好な化合物半導体層を形成できるものであれば特に
制限はなく、通常使用されるＳｉ、ＧａＡｓ、ＩｎＰ、
ＳｉＣ、サファイア、スピネル、ＭｇＯ、フェライト等
から選ぶことができる。これらのうち、Ｓｉは、安価で
かつ大面積のものを容易に入手できるので好ましい。こ
の場合、Ｓｉとしては、バルクＳｉに限らず、ＳＯＩ
（ｓｉｌｉｃｏｎ ｏｎｉｎｓｕｌａｔｏｒ）やＳＯＳ
（ｓｉｌｉｃｏｎ ｏｎ ｓａｐｐｈｉｒｅ）のような
基板材料を用いることもできる。又、基板上に化合物半
導体層を成長した構造だけでなく、ＳｉＣやＧａＮ等か
ら成るバルク基板上に直接入出力電極を形成するという
構造でもかまわない。
【００２０】本発明において、基板１上に化合物半導体
層２を成長する方法には特に制限はなく、ＭＯＣＶＤ、
減圧ＣＶＤ、超高真空ＣＶＤ、ＭＢＥ、ＶＰＥ、ＬＰＥ
等の気相成長法や液相成長法の中から、化合物半導体材
料や基板材料に応じて、良好な結晶性の得られる方法を
選択することができる。複数の成長方法を組み合わせて
もよい。又、必要に応じて、基板上に動作層となる化合
物半導体層と基板との間に、中間層を挿入してもかまわ
ない。例えば、Ｓｉ基板上にホール素子の動作層として
ＧａＮ層を成長する場合、Ｊｏｕｒｎａｌ ｏｆ Ｅｌ
ｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓ ２９巻 ３０
６頁〜３１０頁（２０００年）等に記載されているよう
に、ＳｉＣやＡｌＮのような中間層を用い、その上に薄
いＧａＮ層とストライプ状の窒化シリコンマスクを形成
後、ＭＯＶＰＥ法によりＧａＮ層を成長する手順を行う
ことにより、ＧａＮ層の横方向へのエピタキシャル成長
を利用して、高結晶性のＧａＮ層を得ることができると
いうＰｅｎｄｅｏ−Ｅｐｉｔａｘｉａｌ Ｇｒｏｗｔｈ
法や、Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒ
７２巻 １０９頁〜１１１頁（１９９８年）や特開２
０００−２４７７８９号公報に記載されているように、
γ−Ａｌ2Ｏ3を中間層として用い、その上にＭＢＥ法や
ＭＯＣＶＤ法によりＧａＮ層を成長するという方法等に
より行うことができる。
層２を成長する方法には特に制限はなく、ＭＯＣＶＤ、
減圧ＣＶＤ、超高真空ＣＶＤ、ＭＢＥ、ＶＰＥ、ＬＰＥ
等の気相成長法や液相成長法の中から、化合物半導体材
料や基板材料に応じて、良好な結晶性の得られる方法を
選択することができる。複数の成長方法を組み合わせて
もよい。又、必要に応じて、基板上に動作層となる化合
物半導体層と基板との間に、中間層を挿入してもかまわ
ない。例えば、Ｓｉ基板上にホール素子の動作層として
ＧａＮ層を成長する場合、Ｊｏｕｒｎａｌ ｏｆ Ｅｌ
ｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓ ２９巻 ３０
６頁〜３１０頁（２０００年）等に記載されているよう
に、ＳｉＣやＡｌＮのような中間層を用い、その上に薄
いＧａＮ層とストライプ状の窒化シリコンマスクを形成
後、ＭＯＶＰＥ法によりＧａＮ層を成長する手順を行う
ことにより、ＧａＮ層の横方向へのエピタキシャル成長
を利用して、高結晶性のＧａＮ層を得ることができると
いうＰｅｎｄｅｏ−Ｅｐｉｔａｘｉａｌ Ｇｒｏｗｔｈ
法や、Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒ
７２巻 １０９頁〜１１１頁（１９９８年）や特開２
０００−２４７７８９号公報に記載されているように、
γ−Ａｌ2Ｏ3を中間層として用い、その上にＭＢＥ法や
ＭＯＣＶＤ法によりＧａＮ層を成長するという方法等に
より行うことができる。
【００２１】化合物半導体層の厚さについては特に制限
はないが、あまりに薄いと、成長した膜の結晶性が悪く
電子移動度が著しく小さくなるし、あまり厚すぎても、
成長に時間がかかる上、ホール電圧も小さくなることか
ら、通常０．０１μｍ以上１０μｍ以下が適当である。
化合物半導体層には、ホール素子において求められる感
度や温度特性その他に応じて、ｎ型ドーパント元素を添
加してもよい。添加の方法としては、化合物半導体層を
成長する際に同時に加える方法でもよいし、成長後にイ
オン注入法や熱拡散法等により加える方法でもよい。
はないが、あまりに薄いと、成長した膜の結晶性が悪く
電子移動度が著しく小さくなるし、あまり厚すぎても、
成長に時間がかかる上、ホール電圧も小さくなることか
ら、通常０．０１μｍ以上１０μｍ以下が適当である。
化合物半導体層には、ホール素子において求められる感
度や温度特性その他に応じて、ｎ型ドーパント元素を添
加してもよい。添加の方法としては、化合物半導体層を
成長する際に同時に加える方法でもよいし、成長後にイ
オン注入法や熱拡散法等により加える方法でもよい。
【００２２】ホール素子を作製する場合には、公知の方
法にて行うことができる。基板１上に化合物半導体層２
を成長後、ＲＩＥ（ｒｅａｃｔｉｖｅ ｉｏｎ ｅｔｃ
ｈｉｎｇ）やＥＣＲ（ｅｌｅｃｔｒｏｎ ｃｙｃｌｏｔ
ｒｏｎ ｒｅｓｏｎａｎｃｅ）等のドライエッチング或
いはウェットエッチングの公知の手法により、化合物半
導体層を十字形状になるようパターニングを行い、続い
て、化合物半導体層上に入力電極３と出力電極４を形成
する。化合物半導体層のパターニングにおいては、メサ
型の構造にしてもよい。電極材料としては、低抵抗のオ
ーム性コンタクトが得られるものが好ましく、Ａｌ、Ｔ
ｉ等の金属やこれらの合金、若しくは積層構造等が用い
られる。
法にて行うことができる。基板１上に化合物半導体層２
を成長後、ＲＩＥ（ｒｅａｃｔｉｖｅ ｉｏｎ ｅｔｃ
ｈｉｎｇ）やＥＣＲ（ｅｌｅｃｔｒｏｎ ｃｙｃｌｏｔ
ｒｏｎ ｒｅｓｏｎａｎｃｅ）等のドライエッチング或
いはウェットエッチングの公知の手法により、化合物半
導体層を十字形状になるようパターニングを行い、続い
て、化合物半導体層上に入力電極３と出力電極４を形成
する。化合物半導体層のパターニングにおいては、メサ
型の構造にしてもよい。電極材料としては、低抵抗のオ
ーム性コンタクトが得られるものが好ましく、Ａｌ、Ｔ
ｉ等の金属やこれらの合金、若しくは積層構造等が用い
られる。
【００２３】電極材料の形成方法には特に制限はなく、
ＥＢ蒸着法、抵抗加熱蒸着法、スパッタ法等、公知の成
膜方法を用いることができる。又、低抵抗のオーム性コ
ンタクトを得る目的で、電極材料を成膜後、真空中、不
活性ガス雰囲気中、水素雰囲気中等で熱処理を行っても
よい。電極材料を形成後、所定の形状・サイズに加工す
るが、パターニング方法としては、ドライエッチングや
ウェットエッチングのような公知のエッチング法、リフ
トオフ法等がある。尚、通常、電極形成の前又は後に、
空気中の酸素や水分等から素子を保護するために、窒化
シリコンのような材料でパッシベーション膜を形成す
る。
ＥＢ蒸着法、抵抗加熱蒸着法、スパッタ法等、公知の成
膜方法を用いることができる。又、低抵抗のオーム性コ
ンタクトを得る目的で、電極材料を成膜後、真空中、不
活性ガス雰囲気中、水素雰囲気中等で熱処理を行っても
よい。電極材料を形成後、所定の形状・サイズに加工す
るが、パターニング方法としては、ドライエッチングや
ウェットエッチングのような公知のエッチング法、リフ
トオフ法等がある。尚、通常、電極形成の前又は後に、
空気中の酸素や水分等から素子を保護するために、窒化
シリコンのような材料でパッシベーション膜を形成す
る。
【００２４】図３は、本発明の請求項４に記載した内容
の実施形態に相当するホール素子を示す断面図である。
この図のように、本発明によるホール素子は、基板１上
に、動作層としてＧａＮのような第１の化合物半導体層
５が成長され、さらにその上にＡｌＧａＮのような第２
の化合物半導体層６が成長されたヘテロ接合を具備して
おり、さらにその上に、入力電極３と出力電極４が形成
された構造をとることができる。
の実施形態に相当するホール素子を示す断面図である。
この図のように、本発明によるホール素子は、基板１上
に、動作層としてＧａＮのような第１の化合物半導体層
５が成長され、さらにその上にＡｌＧａＮのような第２
の化合物半導体層６が成長されたヘテロ接合を具備して
おり、さらにその上に、入力電極３と出力電極４が形成
された構造をとることができる。
【００２５】本発明において、ヘテロ接合を構成する第
１の化合物半導体層５と第２の化合物半導体層６の材料
の組合せについて特に制限はないが、ＧａＮとＡｌＧａ
Ｎ、ＩｎＧａＮとＧａＮ、若しくはＩｎＮとＩｎＧａＮ
等の場合には、動作層である第１の化合物半導体層５の
電子移動度が向上すると共に、又第１の化合物半導体層
５の第２の化合物半導体層６との界面近傍に、歪に起因
する分極効果により、１０19／ｃｍ3オーダーの高い電
子密度の層７が形成されるために、ホール素子の感度や
温度特性にとってより好ましい。
１の化合物半導体層５と第２の化合物半導体層６の材料
の組合せについて特に制限はないが、ＧａＮとＡｌＧａ
Ｎ、ＩｎＧａＮとＧａＮ、若しくはＩｎＮとＩｎＧａＮ
等の場合には、動作層である第１の化合物半導体層５の
電子移動度が向上すると共に、又第１の化合物半導体層
５の第２の化合物半導体層６との界面近傍に、歪に起因
する分極効果により、１０19／ｃｍ3オーダーの高い電
子密度の層７が形成されるために、ホール素子の感度や
温度特性にとってより好ましい。
【００２６】第２の化合物半導体層には、一部若しくは
全体にｎ型不純物を、１×１０16／ｃｍ3程度〜１×１
０19／ｃｍ3程度の濃度で含有させてもよい。第２の化
合物半導体層の全体の厚さについては、層中に歪を保持
し、分極効果により第１の化合物半導体層５に高い電子
密度を誘起できることが好ましく、１ｎｍ以上１μｍ以
下が適当である。第１の化合物半導体層５及び第２の化
合物半導体層６の成長方法、基板１の種類、ホール素子
作製の手順等については、第１の実施形態において記載
した内容と同様に行うことができる。
全体にｎ型不純物を、１×１０16／ｃｍ3程度〜１×１
０19／ｃｍ3程度の濃度で含有させてもよい。第２の化
合物半導体層の全体の厚さについては、層中に歪を保持
し、分極効果により第１の化合物半導体層５に高い電子
密度を誘起できることが好ましく、１ｎｍ以上１μｍ以
下が適当である。第１の化合物半導体層５及び第２の化
合物半導体層６の成長方法、基板１の種類、ホール素子
作製の手順等については、第１の実施形態において記載
した内容と同様に行うことができる。
【００２７】ここで、本発明における効果について説明
する。ホール素子を定電圧駆動する場合、出力信号であ
るホール電圧ＶHの大きさは式（１）のように書ける。 ＶH＝μe・Ｖd・Ｂ・ｆH／ｄ （１） ここで、μeは動作層である化合物半導体層中の電子移
動度、Ｖdは駆動電圧、Ｂは磁束密度、ｆHは形状効果を
補正する因子、ｄは動作層の厚さである。即ち、ホール
電圧は、化合物半導体層中の電子移動度に比例すること
になり、その温度依存性は、電子移動度の温度依存性に
よって決ってくる。一般に半導体結晶中での電子移動に
対して、格子振動による散乱が支配的な場合、移動度は
式（２）のように表わされる。 μe＝Ｋ・ｍ*-5/2・Ｔ-3/2 （２）
する。ホール素子を定電圧駆動する場合、出力信号であ
るホール電圧ＶHの大きさは式（１）のように書ける。 ＶH＝μe・Ｖd・Ｂ・ｆH／ｄ （１） ここで、μeは動作層である化合物半導体層中の電子移
動度、Ｖdは駆動電圧、Ｂは磁束密度、ｆHは形状効果を
補正する因子、ｄは動作層の厚さである。即ち、ホール
電圧は、化合物半導体層中の電子移動度に比例すること
になり、その温度依存性は、電子移動度の温度依存性に
よって決ってくる。一般に半導体結晶中での電子移動に
対して、格子振動による散乱が支配的な場合、移動度は
式（２）のように表わされる。 μe＝Ｋ・ｍ*-5/2・Ｔ-3/2 （２）
【００２８】ここで、Ｋは定数、ｍ*は電子の有効質
量、Ｔは温度である。即ち、電子の有効質量が大きいほ
ど、温度変化に対する電子移動度の変化は小さくなり、
その結果、ホール素子の出力信号であるホール電圧の温
度に対する変化も小さくなる。ただし、電子の有効質量
が大きくなると、電子移動度自体は小さくなり、従って
ホール電圧、即ち感度が低下することになる。従って、
感度の温度に対する変化を小さくし、かつ実用的な感度
を保つためには、動作層を構成する半導体層の電子の有
効質量を適当な範囲に設定する必要があり、それが本発
明における電子の静止質量の０．０８倍以上０．５倍以
下の範囲である。
量、Ｔは温度である。即ち、電子の有効質量が大きいほ
ど、温度変化に対する電子移動度の変化は小さくなり、
その結果、ホール素子の出力信号であるホール電圧の温
度に対する変化も小さくなる。ただし、電子の有効質量
が大きくなると、電子移動度自体は小さくなり、従って
ホール電圧、即ち感度が低下することになる。従って、
感度の温度に対する変化を小さくし、かつ実用的な感度
を保つためには、動作層を構成する半導体層の電子の有
効質量を適当な範囲に設定する必要があり、それが本発
明における電子の静止質量の０．０８倍以上０．５倍以
下の範囲である。
【００２９】又、ホール素子を定電流駆動する場合、ホ
ール電圧ＶHの大きさは式（３）のように書くことがで
きる。 ＶH＝Ｉ・Ｂ・ｆH／（ｄ・ｑ・ｎ） （３） ここで、Ｉは駆動電流、ｎは電子密度である。即ち、こ
の場合には、ホール電圧は電子密度の逆数に比例するこ
とになる。一般に、電子密度は、式（４）のように表わ
される。 ｎ＝Ｋ・Ｔ3/2・ｅｘｐ（−（ＥC−ＥF）／（ｋＴ）） （４ ）
ール電圧ＶHの大きさは式（３）のように書くことがで
きる。 ＶH＝Ｉ・Ｂ・ｆH／（ｄ・ｑ・ｎ） （３） ここで、Ｉは駆動電流、ｎは電子密度である。即ち、こ
の場合には、ホール電圧は電子密度の逆数に比例するこ
とになる。一般に、電子密度は、式（４）のように表わ
される。 ｎ＝Ｋ・Ｔ3/2・ｅｘｐ（−（ＥC−ＥF）／（ｋＴ）） （４ ）
【００３０】ここで、ＥCは伝導帯のエネルギーレベ
ル、ＥFはフェルミーレベルである。この式より、フェ
ルミーレベルが伝導帯に近いほど、温度変化に対する電
子密度の変化が小さくなり、その結果、出力信号である
ホール電圧の温度に対する変化も小さくなる。例えば前
述のようにＧａＮとＡｌＧａＮのようなヘテロ接合を形
成すると、動作層となるＧａＮ層において、Ｓｉよりも
高い電子移動度が得られるというメリットがあるばかり
でなく、分極効果によって高い電子密度が誘起されるた
めに、フェルミーレベルが伝導帯に極めて近いという状
態が形成され、その結果、定電流駆動の際に、ホール素
子の感度の温度に対する変化が極めて小さくなるという
メリットもある。
ル、ＥFはフェルミーレベルである。この式より、フェ
ルミーレベルが伝導帯に近いほど、温度変化に対する電
子密度の変化が小さくなり、その結果、出力信号である
ホール電圧の温度に対する変化も小さくなる。例えば前
述のようにＧａＮとＡｌＧａＮのようなヘテロ接合を形
成すると、動作層となるＧａＮ層において、Ｓｉよりも
高い電子移動度が得られるというメリットがあるばかり
でなく、分極効果によって高い電子密度が誘起されるた
めに、フェルミーレベルが伝導帯に極めて近いという状
態が形成され、その結果、定電流駆動の際に、ホール素
子の感度の温度に対する変化が極めて小さくなるという
メリットもある。
【００３１】加えて、本発明におけるホール素子では、
従来のＧａＡｓを動作層とするホール素子に比べて、ノ
イズレベルを低減させる効果も有している。さらに、本
発明によれば、例えば動作層にＩＩＩ族元素の窒化物等
を用いると、弾性定数がＳｉやＧａＡｓに比べて非常に
小さいために、従来のホール素子よりも、オフセットの
極めて小さなホール素子が得られるという効果を有して
いる。次に、図４及び図５は、本発明の一実施形態に相
当するホールＩＣを模式的に示す断面図と回路ブロック
図である。図４に示すように、本発明によるホールＩＣ
は、基板１上に、ホール素子の動作層となるＧａＮのよ
うな第１の化合物半導体層８とＡｌＧａＮのような第２
の化合物半導体層９からなるヘテロ接合を具備してお
り、第２の化合物半導体層上に、ホール素子部の入力電
極１１と出力電極１２、及び信号処理ＩＣ部を構成する
ＨＥＭＴトランジスタのゲート電極１３、ソース電極１
４、ドレイン電極１５を形成することにより、ホール素
子と信号処理ＩＣが同一面内に載ったモノリシックタイ
プになっている。このようなホールＩＣを作製する場合
には、第１の化合物半導体層８と第２の化合物半導体層
９を、前述のホール素子作製時と同様の成長方法や膜厚
等で形成した後、ホール素子部１７のパターニングと、
ホール素子部の入力電極１１と出力電極１２及びトラン
ジスタ部のソース電極１４とドレイン電極１５の形成を
行う。
従来のＧａＡｓを動作層とするホール素子に比べて、ノ
イズレベルを低減させる効果も有している。さらに、本
発明によれば、例えば動作層にＩＩＩ族元素の窒化物等
を用いると、弾性定数がＳｉやＧａＡｓに比べて非常に
小さいために、従来のホール素子よりも、オフセットの
極めて小さなホール素子が得られるという効果を有して
いる。次に、図４及び図５は、本発明の一実施形態に相
当するホールＩＣを模式的に示す断面図と回路ブロック
図である。図４に示すように、本発明によるホールＩＣ
は、基板１上に、ホール素子の動作層となるＧａＮのよ
うな第１の化合物半導体層８とＡｌＧａＮのような第２
の化合物半導体層９からなるヘテロ接合を具備してお
り、第２の化合物半導体層上に、ホール素子部の入力電
極１１と出力電極１２、及び信号処理ＩＣ部を構成する
ＨＥＭＴトランジスタのゲート電極１３、ソース電極１
４、ドレイン電極１５を形成することにより、ホール素
子と信号処理ＩＣが同一面内に載ったモノリシックタイ
プになっている。このようなホールＩＣを作製する場合
には、第１の化合物半導体層８と第２の化合物半導体層
９を、前述のホール素子作製時と同様の成長方法や膜厚
等で形成した後、ホール素子部１７のパターニングと、
ホール素子部の入力電極１１と出力電極１２及びトラン
ジスタ部のソース電極１４とドレイン電極１５の形成を
行う。
【００３２】次に、素子間に窒素イオン等を注入して、
化合物半導体層の結晶性を低下させることにより導電性
を低くした領域１６を設ける方法や、ドライエッチング
又はウェットエッチングにより島状に加工する方法等に
より、ホール素子部１７と各トランジスタ部１８の素子
間分離を行う。その後、トランジスタ部のゲート電極１
３を形成する。尚素子間分離については、各種電極を形
成する前に行ってもよいし、形成後に行ってもよい。ホ
ール素子部の入力電極や出力電極の材料や形成方法につ
いては、前述の内容と同様に行うことができる。又、ト
ランジスタ部のソース電極とドレイン電極については、
低抵抗のオーム性コンタクトとなる必要があるので、ホ
ール素子部の電極と同様に形成することができる。
化合物半導体層の結晶性を低下させることにより導電性
を低くした領域１６を設ける方法や、ドライエッチング
又はウェットエッチングにより島状に加工する方法等に
より、ホール素子部１７と各トランジスタ部１８の素子
間分離を行う。その後、トランジスタ部のゲート電極１
３を形成する。尚素子間分離については、各種電極を形
成する前に行ってもよいし、形成後に行ってもよい。ホ
ール素子部の入力電極や出力電極の材料や形成方法につ
いては、前述の内容と同様に行うことができる。又、ト
ランジスタ部のソース電極とドレイン電極については、
低抵抗のオーム性コンタクトとなる必要があるので、ホ
ール素子部の電極と同様に形成することができる。
【００３３】一方、トランジスタ部のゲート電極につい
ては、ショットキーコンタクトを形成する必要があるた
め、電極材料としては、Ａｕ、Ｐｔ、Ｎｉ、Ｔｉ、Ｔ
ａ、Ｒｕ等の金属、若しくはこれらの積層膜が用いられ
る。やはり、必要に応じて成膜後に熱処理が施される。
各電極形成後、ホール素子と信号処理ＩＣの間をＡｌ、
Ｃｕ等で配線するが、その場合、通常、信号処理ＩＣの
中のバイアス生成回路部をホール素子の入力電極に、ホ
ール素子の出力電極を信号処理ＩＣの増幅回路部に接続
する。尚、電極形成の前又は後に、空気中の酸素や水分
等から素子を保護するために、その上に窒化シリコンの
ような材料でパッシベーション膜を形成する場合もあ
る。
ては、ショットキーコンタクトを形成する必要があるた
め、電極材料としては、Ａｕ、Ｐｔ、Ｎｉ、Ｔｉ、Ｔ
ａ、Ｒｕ等の金属、若しくはこれらの積層膜が用いられ
る。やはり、必要に応じて成膜後に熱処理が施される。
各電極形成後、ホール素子と信号処理ＩＣの間をＡｌ、
Ｃｕ等で配線するが、その場合、通常、信号処理ＩＣの
中のバイアス生成回路部をホール素子の入力電極に、ホ
ール素子の出力電極を信号処理ＩＣの増幅回路部に接続
する。尚、電極形成の前又は後に、空気中の酸素や水分
等から素子を保護するために、その上に窒化シリコンの
ような材料でパッシベーション膜を形成する場合もあ
る。
【００３４】本発明におけるホールＩＣは、必ずしもモ
ノリシックタイプである必要はなく、別々の基板上に形
成したホール素子と信号処理ＩＣを接続することによっ
て成るハイブリッドタイプでもよい。この場合、信号処
理ＩＣは、バルクＳｉ、ＳＯＩ、ＳＯＳ等の基板にＣＭ
ＯＳプロセスやバイポーラプロセスを用いて作製するこ
とができるし、或いはＧａＡｓやＩｎＰ等の基板にＨＥ
ＭＴやＭＥＳＦＥＴ等のプロセスをベースに作製するこ
とも可能である。
ノリシックタイプである必要はなく、別々の基板上に形
成したホール素子と信号処理ＩＣを接続することによっ
て成るハイブリッドタイプでもよい。この場合、信号処
理ＩＣは、バルクＳｉ、ＳＯＩ、ＳＯＳ等の基板にＣＭ
ＯＳプロセスやバイポーラプロセスを用いて作製するこ
とができるし、或いはＧａＡｓやＩｎＰ等の基板にＨＥ
ＭＴやＭＥＳＦＥＴ等のプロセスをベースに作製するこ
とも可能である。
【００３５】信号処理ＩＣに含まれる回路部としては、
ホールＩＣが、デジタル出力のスイッチングタイプであ
るか、アナログ出力のリニアホールＩＣであるかによっ
て多少異なるが、通常、図５に示すように、定電圧又は
定電流バイアス生成回路部１９、増幅回路部２０、オフ
セット補償回路部２１、コンパレータ回路部２２、保護
回路部２３等がある。従来のホールＩＣでは、使用する
ホール素子の感度の温度変化が大きいために、出力の温
度ドリフトに対するスペックが厳しい場合には、通常、
信号処理ＩＣの中に温度補償回路部を設けているが、本
発明によるホールＩＣでは、信号処理ＩＣの中に温度補
償回路部がなくても、従来のホールＩＣと同様の温度ド
リフト特性を得ることができ、その分、信号処理ＩＣが
簡素になるので、チップサイズの低減や信頼性向上等の
メリットを有している。
ホールＩＣが、デジタル出力のスイッチングタイプであ
るか、アナログ出力のリニアホールＩＣであるかによっ
て多少異なるが、通常、図５に示すように、定電圧又は
定電流バイアス生成回路部１９、増幅回路部２０、オフ
セット補償回路部２１、コンパレータ回路部２２、保護
回路部２３等がある。従来のホールＩＣでは、使用する
ホール素子の感度の温度変化が大きいために、出力の温
度ドリフトに対するスペックが厳しい場合には、通常、
信号処理ＩＣの中に温度補償回路部を設けているが、本
発明によるホールＩＣでは、信号処理ＩＣの中に温度補
償回路部がなくても、従来のホールＩＣと同様の温度ド
リフト特性を得ることができ、その分、信号処理ＩＣが
簡素になるので、チップサイズの低減や信頼性向上等の
メリットを有している。
【００３６】又、本発明においては、ホール素子の動作
層を構成する化合物半導体材料の禁制帯幅が全般に広い
ために、モノリシックホールＩＣを作製した場合、信号
処理ＩＣを構成するトランジスタは、耐熱性や耐圧が高
いものにすることができ、その結果、耐熱性や耐圧が極
めて高い、高信頼性を有するホールＩＣを実現すること
ができる。本発明を実施例に基づいて説明する。
層を構成する化合物半導体材料の禁制帯幅が全般に広い
ために、モノリシックホールＩＣを作製した場合、信号
処理ＩＣを構成するトランジスタは、耐熱性や耐圧が高
いものにすることができ、その結果、耐熱性や耐圧が極
めて高い、高信頼性を有するホールＩＣを実現すること
ができる。本発明を実施例に基づいて説明する。
【００３７】
【実施例１】サファイア基板上に、ＴＭＧ（Ｔｒｉ−Ｍ
ｅｔｈｙｌ Ｇａｌｌｉｕｍ）とＮＨ3を原料とするＭ
ＯＶＰＥ法によりＧａＮ層を成長した。成長に当たって
は、基板温度５００℃でＧａＮ低温成長バッファ層を堆
積後、その上に基板温度９５０℃にて厚さ１μｍのＧａ
Ｎ層を堆積するという２段階成長法を行った。コンタク
ト露光によるレジストパターニングとＢＣｌ3ガスを用
いたＲＩＥにより、ＧａＮ層を、幅５０μｍで長さ２０
０μｍの２本のラインが中央で直交したような十字の形
状に加工した後、ＧａＮ層上に、十字形状の各先端部分
に、リフトオフ法により、１００μｍ角のＴｉＡｌの入
出力電極を形成して、ＧａＮを動作層とするホール素子
を作製した。ＴｉＡｌ電極は、ＥＢ蒸着法にてＴｉとＡ
ｌを積層した後、赤外線急速加熱炉で合金化処理を行う
ことにより作製した。次に、窒化シリコンのパッシベー
ション膜を形成後、入出力電極部にコンタクトホールを
開け、ワイアボンディングを行った。
ｅｔｈｙｌ Ｇａｌｌｉｕｍ）とＮＨ3を原料とするＭ
ＯＶＰＥ法によりＧａＮ層を成長した。成長に当たって
は、基板温度５００℃でＧａＮ低温成長バッファ層を堆
積後、その上に基板温度９５０℃にて厚さ１μｍのＧａ
Ｎ層を堆積するという２段階成長法を行った。コンタク
ト露光によるレジストパターニングとＢＣｌ3ガスを用
いたＲＩＥにより、ＧａＮ層を、幅５０μｍで長さ２０
０μｍの２本のラインが中央で直交したような十字の形
状に加工した後、ＧａＮ層上に、十字形状の各先端部分
に、リフトオフ法により、１００μｍ角のＴｉＡｌの入
出力電極を形成して、ＧａＮを動作層とするホール素子
を作製した。ＴｉＡｌ電極は、ＥＢ蒸着法にてＴｉとＡ
ｌを積層した後、赤外線急速加熱炉で合金化処理を行う
ことにより作製した。次に、窒化シリコンのパッシベー
ション膜を形成後、入出力電極部にコンタクトホールを
開け、ワイアボンディングを行った。
【００３８】このホール素子の磁場に対する感度を室温
で測定したところ、３Ｖの定電圧駆動において、磁束密
度５００Ｇａｕｓｓに対して９ｍＶの出力電圧が得られ
た。又、−５０℃〜２００℃の範囲で、出力電圧の温度
に対する変化率を測定したところ−０．０１％／℃であ
った。
で測定したところ、３Ｖの定電圧駆動において、磁束密
度５００Ｇａｕｓｓに対して９ｍＶの出力電圧が得られ
た。又、−５０℃〜２００℃の範囲で、出力電圧の温度
に対する変化率を測定したところ−０．０１％／℃であ
った。
【００３９】
【実施例２】ＧａＮ層の上に、さらに厚さ２０ｎｍのＡ
ｌ0.3Ｇａ0.7Ｎ層を堆積した以外は実施例１と同様にし
てホール素子を作製した。このホール素子の磁場に対す
る感度を室温で測定したところ、３Ｖの定電圧駆動にお
いて、磁束密度５００Ｇａｕｓｓに対して１５ｍＶの出
力電圧が得られた。又、−５０℃〜２００℃の範囲で、
出力電圧の温度に対する変化率を測定したところ−０．
０１％／℃であった。さらに、５ｍＡの定電流駆動にお
いて、同様に、出力電圧の温度に対する変化率を測定し
たところ−０．００５％／℃であった。
ｌ0.3Ｇａ0.7Ｎ層を堆積した以外は実施例１と同様にし
てホール素子を作製した。このホール素子の磁場に対す
る感度を室温で測定したところ、３Ｖの定電圧駆動にお
いて、磁束密度５００Ｇａｕｓｓに対して１５ｍＶの出
力電圧が得られた。又、−５０℃〜２００℃の範囲で、
出力電圧の温度に対する変化率を測定したところ−０．
０１％／℃であった。さらに、５ｍＡの定電流駆動にお
いて、同様に、出力電圧の温度に対する変化率を測定し
たところ−０．００５％／℃であった。
【００４０】
【比較例１】バルクＳｉ基板内の感磁部上に、実施例１
と同様にして、Ｔｉ／Ａｕから成る入出力電極を形成す
ることによりホール素子を作製した。このホール素子の
磁場に対する感度を室温で測定したところ、３Ｖの定電
圧駆動において、磁束密度５００Ｇａｕｓｓに対して９
ｍＶの出力電圧が得られた。又、−５０℃〜２００℃の
範囲で、出力電圧の温度に対する変化率を測定したとこ
ろ−０．１％／℃であった。さらに、５ｍＡの定電流駆
動において、同様に、出力電圧の温度に対する変化率を
測定したところ−０．０６％／℃であった。
と同様にして、Ｔｉ／Ａｕから成る入出力電極を形成す
ることによりホール素子を作製した。このホール素子の
磁場に対する感度を室温で測定したところ、３Ｖの定電
圧駆動において、磁束密度５００Ｇａｕｓｓに対して９
ｍＶの出力電圧が得られた。又、−５０℃〜２００℃の
範囲で、出力電圧の温度に対する変化率を測定したとこ
ろ−０．１％／℃であった。さらに、５ｍＡの定電流駆
動において、同様に、出力電圧の温度に対する変化率を
測定したところ−０．０６％／℃であった。
【００４１】
【比較例２】ＧａＡｓ基板内の感磁部上に、実施例１と
同様にして、Ｔｉ／Ａｕから成る入出力電極を形成する
ことによりホール素子を作製した。このホール素子の磁
場に対する感度を室温で測定したところ、３Ｖの定電圧
駆動において、磁束密度５００Ｇａｕｓｓに対して３０
ｍＶの出力電圧が得られた。ただし、−５０℃〜２００
℃の範囲で、出力電圧の温度に対する変化率を測定した
ところ−０．１９％／℃であった。さらに、５ｍＡの定
電流駆動において、同様に、出力電圧の温度に対する変
化率を測定したところ−０．０６％／℃であった。
同様にして、Ｔｉ／Ａｕから成る入出力電極を形成する
ことによりホール素子を作製した。このホール素子の磁
場に対する感度を室温で測定したところ、３Ｖの定電圧
駆動において、磁束密度５００Ｇａｕｓｓに対して３０
ｍＶの出力電圧が得られた。ただし、−５０℃〜２００
℃の範囲で、出力電圧の温度に対する変化率を測定した
ところ−０．１９％／℃であった。さらに、５ｍＡの定
電流駆動において、同様に、出力電圧の温度に対する変
化率を測定したところ−０．０６％／℃であった。
【００４２】
【実施例３】Ｓｉ（１１１）基板上に、ＴＭＡ（Ｔｒｉ
−Ｍｅｔｈｙｌ Ａｌｕｍｉｎｉｕｍ）とＯ2を原料と
する超高真空ＣＶＤ法により、基板温度８００℃にて、
厚さ１０ｎｍのγ−Ａｌ2Ｏ3層を堆積した。これを基板
材料として用いた以外は実施例２と同様にしてホール素
子を作製した。このホール素子の磁場に対する感度を室
温で測定したところ、３Ｖの定電圧駆動において、磁束
密度５００Ｇａｕｓｓに対して１４ｍＶの出力電圧が得
られた。又、−５０℃〜２００℃の範囲で、出力電圧の
温度に対する変化率を測定したところ−０．０１％／℃
であった。さらに、５ｍＡの定電流駆動において、同様
に、出力電圧の温度に対する変化率を測定したところ−
０．００５％／℃であった。
−Ｍｅｔｈｙｌ Ａｌｕｍｉｎｉｕｍ）とＯ2を原料と
する超高真空ＣＶＤ法により、基板温度８００℃にて、
厚さ１０ｎｍのγ−Ａｌ2Ｏ3層を堆積した。これを基板
材料として用いた以外は実施例２と同様にしてホール素
子を作製した。このホール素子の磁場に対する感度を室
温で測定したところ、３Ｖの定電圧駆動において、磁束
密度５００Ｇａｕｓｓに対して１４ｍＶの出力電圧が得
られた。又、−５０℃〜２００℃の範囲で、出力電圧の
温度に対する変化率を測定したところ−０．０１％／℃
であった。さらに、５ｍＡの定電流駆動において、同様
に、出力電圧の温度に対する変化率を測定したところ−
０．００５％／℃であった。
【００４３】
【実施例４】バルクＳｉＣ基板上にイオン注入法により
感磁部を形成後、実施例１と同様に入出力電極を形成す
ることによりホール素子を作製した。このホール素子の
磁場に対する感度を室温で測定したところ、３Ｖの定電
圧駆動において、磁束密度５００Ｇａｕｓｓに対して９
ｍＶの出力電圧が得られた。又、−５０℃〜２００℃の
範囲で、出力電圧の温度に対する変化率を測定したとこ
ろ−０．０２％／℃であった。
感磁部を形成後、実施例１と同様に入出力電極を形成す
ることによりホール素子を作製した。このホール素子の
磁場に対する感度を室温で測定したところ、３Ｖの定電
圧駆動において、磁束密度５００Ｇａｕｓｓに対して９
ｍＶの出力電圧が得られた。又、−５０℃〜２００℃の
範囲で、出力電圧の温度に対する変化率を測定したとこ
ろ−０．０２％／℃であった。
【００４４】
【実施例５】実施例３と同様にして作製したホール素子
と組み合わせるために、ＳＯＩ基板上に、ＣＭＯＳプロ
セスにより、定電圧バイアス生成回路部、増幅回路部、
オフセット補償回路部、保護回路部、コンパレータ回路
部等を含む信号処理ＩＣを作製した。ただし、ホール素
子の感度の温度変化を補償するための温度補償回路部は
設けなかった。
と組み合わせるために、ＳＯＩ基板上に、ＣＭＯＳプロ
セスにより、定電圧バイアス生成回路部、増幅回路部、
オフセット補償回路部、保護回路部、コンパレータ回路
部等を含む信号処理ＩＣを作製した。ただし、ホール素
子の感度の温度変化を補償するための温度補償回路部は
設けなかった。
【００４５】ホール素子と信号処理ＩＣを、Ａｌリード
フレーム上にダイボンディングした後、両素子間をＡｕ
ワイアで接続することにより、デジタル信号出力をする
ハイブリッドタイプのホールＩＣを作製した。このホー
ルＩＣの、−５０℃〜２００℃の範囲で、ｈｉｇｈ／ｌ
ｏｗ切り換え動作磁束密度の温度に対する変化率を測定
したところ、信号処理ＩＣ内に温度補償回路部を持たな
いにも拘らず、０．０１％／℃であった。
フレーム上にダイボンディングした後、両素子間をＡｕ
ワイアで接続することにより、デジタル信号出力をする
ハイブリッドタイプのホールＩＣを作製した。このホー
ルＩＣの、−５０℃〜２００℃の範囲で、ｈｉｇｈ／ｌ
ｏｗ切り換え動作磁束密度の温度に対する変化率を測定
したところ、信号処理ＩＣ内に温度補償回路部を持たな
いにも拘らず、０．０１％／℃であった。
【００４６】
【実施例６】実施例３と同様にして、Ｓｉ（１１１）基
板上に、γ−Ａｌ2Ｏ3層を介して、ＧａＮ層とＡｌ0.3
Ｇａ0.7Ｎ層から成るヘテロ接合を形成した。ただし、
Ａｌ0. 3Ｇａ0.7Ｎ層は、ＧａＮ層側から、それぞれ不純
物ドーピングなしの層５ｎｍ、２×１０18／ｃｍ3のＳ
ｉをドーピングした層１５ｎｍ、不純物ドーピングなし
の層５ｎｍという３層構造とした。中央に位置するホー
ル素子部用にこのヘテロ接合構造のパターニングを行っ
た後、ホール素子のＴｉＡｌ入出力電極と、ホール素子
を取り囲むように配置された信号処理ＩＣの各回路部を
構成するＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏ
ｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）のＴｉＡｌソー
ス電極及びドレイン電極をリフトオフ法により形成し
た。次に、ホール素子部及び信号処理ＩＣ部の各素子間
を分離するために、レジストマスクを介して、窒素イオ
ン注入を行った。尚、信号処理ＩＣには、定電圧バイア
ス生成回路部、増幅回路部、オフセット補償回路部、保
護回路部、コンパレータ回路部等を設けた。温度補償回
路部は設けなかった。
板上に、γ−Ａｌ2Ｏ3層を介して、ＧａＮ層とＡｌ0.3
Ｇａ0.7Ｎ層から成るヘテロ接合を形成した。ただし、
Ａｌ0. 3Ｇａ0.7Ｎ層は、ＧａＮ層側から、それぞれ不純
物ドーピングなしの層５ｎｍ、２×１０18／ｃｍ3のＳ
ｉをドーピングした層１５ｎｍ、不純物ドーピングなし
の層５ｎｍという３層構造とした。中央に位置するホー
ル素子部用にこのヘテロ接合構造のパターニングを行っ
た後、ホール素子のＴｉＡｌ入出力電極と、ホール素子
を取り囲むように配置された信号処理ＩＣの各回路部を
構成するＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏ
ｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）のＴｉＡｌソー
ス電極及びドレイン電極をリフトオフ法により形成し
た。次に、ホール素子部及び信号処理ＩＣ部の各素子間
を分離するために、レジストマスクを介して、窒素イオ
ン注入を行った。尚、信号処理ＩＣには、定電圧バイア
ス生成回路部、増幅回路部、オフセット補償回路部、保
護回路部、コンパレータ回路部等を設けた。温度補償回
路部は設けなかった。
【００４７】続いて、Ｎｉ／Ａｕから成るＨＥＭＴのゲ
ート電極をリフトオフ法により形成した。信号処理ＩＣ
の定電圧バイアス生成回路部とホール素子の入力電極、
ホール素子の出力電極と信号処理ＩＣの増幅回路部をＡ
ｌ配線により接続することにより、デジタル信号出力を
するモノリシックタイプのホールＩＣを作製した。この
ホールＩＣの、−５０℃〜２００℃の範囲で、ｈｉｇｈ
／ｌｏｗ切り換え動作磁束密度の温度に対する変化率を
測定したところ、信号処理ＩＣ内に温度補償回路部を持
たないにも拘らず、０．０１％／℃であった。
ート電極をリフトオフ法により形成した。信号処理ＩＣ
の定電圧バイアス生成回路部とホール素子の入力電極、
ホール素子の出力電極と信号処理ＩＣの増幅回路部をＡ
ｌ配線により接続することにより、デジタル信号出力を
するモノリシックタイプのホールＩＣを作製した。この
ホールＩＣの、−５０℃〜２００℃の範囲で、ｈｉｇｈ
／ｌｏｗ切り換え動作磁束密度の温度に対する変化率を
測定したところ、信号処理ＩＣ内に温度補償回路部を持
たないにも拘らず、０．０１％／℃であった。
【００４８】
【発明の効果】以上説明したように、本発明のホール素
子は、動作層を構成する半導体材料の電子移動度の温度
依存性が極めて小さく、一方で電子移動度の値としては
適当なレベルが保たれるために、定電圧駆動或いは定電
流駆動を行った場合に、Ｓｉホール素子にも劣らない実
用的な感度を持ち、かつ感度の温度変化が極めて小さい
という特徴を有している。加えて、オフセットやノイズ
が小さいという特徴も有している。
子は、動作層を構成する半導体材料の電子移動度の温度
依存性が極めて小さく、一方で電子移動度の値としては
適当なレベルが保たれるために、定電圧駆動或いは定電
流駆動を行った場合に、Ｓｉホール素子にも劣らない実
用的な感度を持ち、かつ感度の温度変化が極めて小さい
という特徴を有している。加えて、オフセットやノイズ
が小さいという特徴も有している。
【００４９】又、本発明のホールＩＣは、前述のような
感度の温度変化が極めて小さなホール素子を用いている
ために、信号処理ＩＣ中に、感度の温度変化を補償する
ための温度補償回路部を設けなくても、実用的な温度特
性を有する。従って、信号処理ＩＣは従来に比べて簡素
になり、素子サイズの低減や信頼性の向上等の効果を有
している。又、信号処理ＩＣも、ホール素子の動作層を
構成しているのと同じ化合物半導体材料を用いて作製
し、所謂モノリシックタイプのホールＩＣとすることに
より、素子サイズ低減や信頼性向上、耐外来ノイズ性向
上等の効果があるばかりでなく、使用する化合物半導体
材料が概して広い禁制帯幅を有するために、信号処理Ｉ
Ｃを構成するトランジスタが、特別な対策を講じなくて
も高耐熱性と高耐圧を有し、結果として、高耐熱性と高
耐圧を備えたホールＩＣが得られるという効果もある。
感度の温度変化が極めて小さなホール素子を用いている
ために、信号処理ＩＣ中に、感度の温度変化を補償する
ための温度補償回路部を設けなくても、実用的な温度特
性を有する。従って、信号処理ＩＣは従来に比べて簡素
になり、素子サイズの低減や信頼性の向上等の効果を有
している。又、信号処理ＩＣも、ホール素子の動作層を
構成しているのと同じ化合物半導体材料を用いて作製
し、所謂モノリシックタイプのホールＩＣとすることに
より、素子サイズ低減や信頼性向上、耐外来ノイズ性向
上等の効果があるばかりでなく、使用する化合物半導体
材料が概して広い禁制帯幅を有するために、信号処理Ｉ
Ｃを構成するトランジスタが、特別な対策を講じなくて
も高耐熱性と高耐圧を有し、結果として、高耐熱性と高
耐圧を備えたホールＩＣが得られるという効果もある。
【図１】本発明の一実施形態に相当するホール素子を示
す断面図である。
す断面図である。
【図２】本発明の一実施形態に相当するホール素子を示
す平面図である。
す平面図である。
【図３】本発明の別の実施形態に相当するホール素子を
示す断面図である。
示す断面図である。
【図４】本発明の一実施形態に相当するホールＩＣを示
す断面図である。
す断面図である。
【図５】本発明の一実施形態に相当するホールＩＣを示
す回路ブロック図である。
す回路ブロック図である。
１ 基板
２ 化合物半導体層
３ ホール素子の入力電極
４ ホール素子の出力電極
５ 第１の化合物半導体層
６ 第２の化合物半導体層
７ 高電子密度層
８ 第１の化合物半導体層
９ 第２の化合物半導体層
１０ 高電子密度層
１１ ホール素子部の入力電極
１２ ホール素子部の出力電極
１３ ＨＥＭＴのゲート電極
１４ ＨＥＭＴのソース電極
１５ ＨＥＭＴのドレイン電極
１６ イオン注入による低導電性領域
１７ ホールＩＣのホール素子部
１８ ホールＩＣの信号処理ＩＣ部
１９ 信号処理ＩＣ中の定電圧又は定電流バイアス生成
回路部 ２０ 信号処理ＩＣ中の増幅回路部 ２１ 信号処理ＩＣ中のオフセット補償回路部 ２２ 信号処理ＩＣ中のコンパレータ回路部 ２３ 信号処理ＩＣ中の保護回路部
回路部 ２０ 信号処理ＩＣ中の増幅回路部 ２１ 信号処理ＩＣ中のオフセット補償回路部 ２２ 信号処理ＩＣ中のコンパレータ回路部 ２３ 信号処理ＩＣ中の保護回路部
Claims (12)
- 【請求項１】 動作層に化合物半導体材料を用いたホー
ル素子において、該化合物半導体材料の電子の有効質量
が、電子の静止質量の０．０８倍以上０．５倍以下であ
ることを特徴とするホール素子。 - 【請求項２】 前記化合物半導体材料が、ＩＩＩ族元素
の窒化物のうちの少なくとも１つであることを特徴とす
る請求項１に記載のホール素子。 - 【請求項３】 前記化合物半導体材料が、ＧａＮ、Ｉｎ
Ｎ、ＩｎＧａＮ、ＡｌＧａＮ、ＩｎＡｌＮ、ＩｎＧａＡ
ｌＮのうちの少なくとも１つであることを特徴とする請
求項１に記載のホール素子。 - 【請求項４】 前記ホール素子が、ＧａＮとＡｌＧａＮ
又はＧａＮとＩｎＧａＮ、ＩｎＧａＮとＡｌＧａＮ、若
しくはＩｎＮとＩｎＧａＮのいずれかの組合せより成る
ヘテロ接合を具備して成ることを特徴とする請求項１に
記載のホール素子。 - 【請求項５】 前記ホール素子が、Ｓｉから成る基板上
に形成されることを特徴とする請求項１乃至請求項４に
記載のホール素子。 - 【請求項６】 動作層に化合物半導体材料を用いたホー
ル素子と、このホール素子の出力信号を入力し、入力し
た信号を処理してアナログ若しくはデジタルの信号を出
力する信号処理ＩＣから成るホールＩＣにおいて、該化
合物半導体材料の電子の有効質量が、電子の静止質量の
０．０８倍以上０．５倍以下であることを特徴とするホ
ールＩＣ。 - 【請求項７】 前記化合物半導体材料が、ＩＩＩ族元素
の窒化物のうちの少なくとも１つであることを特徴とす
る請求項６に記載のホールＩＣ。 - 【請求項８】 前記化合物半導体材料が、ＧａＮ、Ｉｎ
Ｎ、ＩｎＧａＮ、ＡｌＧａＮ、ＩｎＡｌＮ、ＩｎＧａＡ
ｌＮのうちの少なくとも１つであることを特徴とする請
求項６に記載のホールＩＣ。 - 【請求項９】 前記ホール素子が、ＧａＮとＡｌＧａＮ
又はＧａＮとＩｎＧａＮ、ＩｎＧａＮとＡｌＧａＮ、若
しくはＩｎＮとＩｎＧａＮのいずれかの組合せより成る
ヘテロ接合を具備して成ることを特徴とする請求項６に
記載のホールＩＣ。 - 【請求項１０】 前記信号処理ＩＣが、前記ホール素子
と同じ化合物半導体材料を用いて作製されることを特徴
とする請求項６乃至請求項９に記載のホールＩＣ。 - 【請求項１１】 前記ホール素子と前記信号処理ＩＣ
が、同じ基板上にモノリシックで載っていることを特徴
とする請求項１０に記載のホールＩＣ。 - 【請求項１２】 前記ホールＩＣが、Ｓｉから成る基板
上に形成されることを特徴とする請求項１０及び請求項
１１に記載のホールＩＣ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001243424A JP2003060255A (ja) | 2001-08-10 | 2001-08-10 | ホール素子及びホールｉｃ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001243424A JP2003060255A (ja) | 2001-08-10 | 2001-08-10 | ホール素子及びホールｉｃ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003060255A true JP2003060255A (ja) | 2003-02-28 |
Family
ID=19073517
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001243424A Withdrawn JP2003060255A (ja) | 2001-08-10 | 2001-08-10 | ホール素子及びホールｉｃ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003060255A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006080338A (ja) * | 2004-09-10 | 2006-03-23 | Tokyo Institute Of Technology | 高温用磁気センサ |
| JP2006135182A (ja) * | 2004-11-08 | 2006-05-25 | Denso Corp | ホール効果素子及びホール効果素子の製造方法 |
| JP2006179594A (ja) * | 2004-12-21 | 2006-07-06 | Denso Corp | ホール素子 |
| JP2007278938A (ja) * | 2006-04-10 | 2007-10-25 | Yazaki Corp | 温度検出機能付き電流センサ |
| JP2009071238A (ja) * | 2007-09-18 | 2009-04-02 | Ngk Insulators Ltd | 磁気センサ、ホール素子、磁気抵抗効果素子、ホール素子の作製方法、磁気抵抗効果素子の作製方法 |
| JP2009076861A (ja) * | 2007-08-28 | 2009-04-09 | Ngk Insulators Ltd | 磁気センサ、ホール素子、ホールｉｃ、磁気抵抗効果素子、ホール素子の作製方法、および磁気抵抗効果素子の作製方法 |
| JP2009086183A (ja) * | 2007-09-28 | 2009-04-23 | Casio Comput Co Ltd | 磁気検知型入力パネル及び入力パネル付き表示装置 |
| JP2010175525A (ja) * | 2009-02-02 | 2010-08-12 | Asahi Kasei Electronics Co Ltd | 半導体磁気センサー |
| US8026718B2 (en) | 2007-08-28 | 2011-09-27 | Ngk Insulators, Ltd. | Magnetic sensor, hall element, hall IC, magnetoresistive effect element, method of fabricating hall element, and method of fabricating magnetoresistive effect element |
| JP2017037030A (ja) * | 2015-08-12 | 2017-02-16 | 日本電信電話株式会社 | 半導体装置およびその製造方法 |
| CN113759295A (zh) * | 2021-08-06 | 2021-12-07 | 苏州矩阵光电有限公司 | 集成式霍尔磁传感器及其制造方法 |
-
2001
- 2001-08-10 JP JP2001243424A patent/JP2003060255A/ja not_active Withdrawn
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006080338A (ja) * | 2004-09-10 | 2006-03-23 | Tokyo Institute Of Technology | 高温用磁気センサ |
| JP2006135182A (ja) * | 2004-11-08 | 2006-05-25 | Denso Corp | ホール効果素子及びホール効果素子の製造方法 |
| JP2006179594A (ja) * | 2004-12-21 | 2006-07-06 | Denso Corp | ホール素子 |
| JP2007278938A (ja) * | 2006-04-10 | 2007-10-25 | Yazaki Corp | 温度検出機能付き電流センサ |
| JP4628987B2 (ja) * | 2006-04-10 | 2011-02-09 | 矢崎総業株式会社 | 温度検出機能付き電流センサ |
| JP2009076861A (ja) * | 2007-08-28 | 2009-04-09 | Ngk Insulators Ltd | 磁気センサ、ホール素子、ホールｉｃ、磁気抵抗効果素子、ホール素子の作製方法、および磁気抵抗効果素子の作製方法 |
| US8026718B2 (en) | 2007-08-28 | 2011-09-27 | Ngk Insulators, Ltd. | Magnetic sensor, hall element, hall IC, magnetoresistive effect element, method of fabricating hall element, and method of fabricating magnetoresistive effect element |
| JP2009071238A (ja) * | 2007-09-18 | 2009-04-02 | Ngk Insulators Ltd | 磁気センサ、ホール素子、磁気抵抗効果素子、ホール素子の作製方法、磁気抵抗効果素子の作製方法 |
| JP2009086183A (ja) * | 2007-09-28 | 2009-04-23 | Casio Comput Co Ltd | 磁気検知型入力パネル及び入力パネル付き表示装置 |
| JP2010175525A (ja) * | 2009-02-02 | 2010-08-12 | Asahi Kasei Electronics Co Ltd | 半導体磁気センサー |
| JP2017037030A (ja) * | 2015-08-12 | 2017-02-16 | 日本電信電話株式会社 | 半導体装置およびその製造方法 |
| CN113759295A (zh) * | 2021-08-06 | 2021-12-07 | 苏州矩阵光电有限公司 | 集成式霍尔磁传感器及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10084047B2 (en) | Group III-V device structure with variable impurity concentration | |
| US7498618B2 (en) | Nitride semiconductor device | |
| US7501670B2 (en) | Cascode circuit employing a depletion-mode, GaN-based FET | |
| JP4022708B2 (ja) | 半導体装置 | |
| US7777254B2 (en) | Normally-off field-effect semiconductor device | |
| US7821035B2 (en) | ED inverter circuit and integrate circuit element including the same | |
| US8692292B2 (en) | Semiconductor device including separated gate electrode and conductive layer | |
| US20090189191A1 (en) | Semiconductor device | |
| US20010015437A1 (en) | GaN field-effect transistor, inverter device, and production processes therefor | |
| US20050059197A1 (en) | Semiconductor device and method for manufacturing the same | |
| JP2001230407A (ja) | 半導体装置 | |
| JP2007220895A (ja) | 窒化物半導体装置およびその製造方法 | |
| JP2000332233A (ja) | 半導体装置およびその製造方法 | |
| JP2003060255A (ja) | ホール素子及びホールｉｃ | |
| US20230207661A1 (en) | Semiconductor Device and Method of Manufacturing the Same | |
| US8975641B1 (en) | Transistor having an ohmic contact by gradient layer and method of making the same | |
| JP2019021873A (ja) | 基板生産物の製造方法 | |
| US20170194472A1 (en) | Thermal treated semiconductor/gate dielectric interface for group iiia-n devices | |
| JP6941903B1 (ja) | ノーマリーオフ型分極超接合ＧａＮ系電界効果トランジスタおよび電気機器 | |
| US20120241759A1 (en) | Nitride semiconductor device and electronic device | |
| JP2800770B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP2010177416A (ja) | 窒化物半導体装置 | |
| JP2001298031A (ja) | 接合型バイポーラトランジスタおよびその製造方法、半導体集積回路装置 | |
| Lin-Qing et al. | Recent Progress in Source/Drain Ohmic Contact with β-Ga 2 O 3 | |
| Tsuyukuchi et al. | Normally Off-Mode AlGaN/GaN HFET with p-Type Gate Contact |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20081104 |