JP2010175525A - 半導体磁気センサー - Google Patents

Abstract

【課題】従来よりも高感度かつ小面積の半導体磁気センサーを低コストで提供すること。
【解決手段】半導体基板上に化合物半導体から構成されたエピタキシャル成長層を分割することにより形成された３つのメサ領域が形成されている。メサ１０Ｃはホール素子部１００として使用される。メサ１０Ａ及びメサ１０Ｂは、それぞれホール素子部１００からの出力を増幅するための電界効果トランジスタ部２００Ａ、２００Ｂとして使用される。メサ１０Ｃとメサ１０Ｂ、メサ１０Ｃとメサ１０Ａはそれぞれ隣接して設けられているが、これらのメサ同士はエッチングにより分断されることによって絶縁されている。電圧検出用電極２０Ａ及び２０Ｂは、それぞれ電界効果トランジスタ部２００Ａ及び２００Ｂのゲート電極４０Ａ、４０Ｂに直接接続されている。
【選択図】図１

Description

本発明は、磁場を検出するための半導体磁気センサーに関する。

磁気センサーは、磁場において磁界の強度に対応した電気信号を出力するための電子部品であり、ブラシレスモーターの回転検出等に広く用いられている。磁気センサーはまた、地磁気を検出して方位角を判定するための電子コンパスや、いわゆる電波時計において周波数４０ｋＨｚ等の時間標準電波を受信するためのアンテナとしても利用されている。従来の磁気センサーとしてはＳｉ、Ｇｅなどの単体元素半導体、またはＩＩＩ−Ｖ族等の2元化合物からなる化合物半導体を用いたホール素子が使われている。ホール素子は、前述した半導体材料からなる素子部に磁界を作用させた場合、半導体材料内部での電子の運動が磁界の影響によって曲げられる現象、つまりホール効果を利用するものである。従って、ホール素子の材料としては電子がより移動しやすい半導体材料が適しており、Ｓｉ、Ｇｅなどの単体元素半導体よりは電子移動度の大きいＩＩＩ−Ｖ族化合物半導体が適している。

また、磁界強度に応じてホール素子から出力されるホール電圧を、ホール素子と同一基板上に形成したトランジスタによって増幅し、高感度の磁気センサーを構成することも行われている。例えば、特許文献１には、ホール素子が形成された半導体基板上に接合型電界効果トランジスタ（以下「Ｊ−ＦＥＴ」）をも形成し、半導体基板上に形成されたエピタキシャル成長層内のホール電圧検出部をＪ−ＦＥＴのゲート電極として作用させることにより、高感度、高利得でホール電圧を検出する磁気センサーの技術が開示されている。

さらに、特許文献２においては、化合物半導体材料を用いたホール素子と、このホール素子の出力信号を入力し、信号処理するための信号処理ＩＣが、前記ホール素子と同じ化合物半導体材料を用いて作成される技術が開示されている。このように、高移動度の化合物半導体材料を用いたホール素子の出力信号を、同一基板上に作成されるＩＣによって処理するモノリシック・ホールＩＣが構成されている。

特公平１−２２９９４号公報 特開２００３−６０２５５号公報

ホール素子から出力されるホール電圧を、従来のＪ−ＦＥＴにて増幅する方法では、Ｊ−ＦＥＴの相互コンダクタンス、すなわちゲート電圧の微小変化に対するドレイン電流の変化率が小さく、従って磁気センサーとしての感度が充分に得られないという問題があった。これはＪ−ＦＥＴのチャネルに使用されている半導体材料の移動度が、例えばエピタキシャル成長層からなるメサに設けられた高電子移動度トランジスタと比較して一般的に小さいことによっている。ホール電圧増幅のためのＪ−ＦＥＴの相互コンダクタンスを増加させる手段としては、例えばゲート電極の寸法を１ミクロン未満まで短縮する方法も考えられるが、その場合、ゲート電極の微細加工時の寸法制御性を大きく向上させるため、高額な紫外線もしくはレーザー露光装置が必要になるため、製造コストを低減できないという問題があった。

また、Ｊ−ＦＥＴをホール素子と同一の半導体基板上に形成するには、通常ホール素子を形成するために必要な製造工程に加えてＪ−ＦＥＴのソース電極及びドレイン電極を形成するための、例えばイオン注入と熱拡散による活性化のような工程を追加する必要があり、製造コストを低減できないという問題があった。

また、前記特許文献２に開示されている化合物半導体ホールＩＣにおいては、ホール素子から出力される信号を信号処理するための回路部分が同一の半導体基板上に作製されているが、ホール素子の電圧出力端子から信号処理回路部分の入力端子までをＡｌ、Ｃｕ等の配線を用いて接続している。このような構成では、微弱な磁場を検知しようとする場合に、ホール素子部分からの微弱な電圧信号を信号処理回路部分まで比較的抵抗の高いＡｌ、Ｃｕ等の配線で伝送しているため外来ノイズの影響を受けやすいという問題があった。

さらに、ホール素子と信号処理用ＩＣを同一基板上に混載する構成であるモノリシックなホールＩＣは、半導体チップ面積が大きくなるため、小型精密モーターや腕時計のように、微小な空間に磁気センサーを設置する応用方法においては不都合である。モノリシックなホールＩＣにはホール素子部の他に、例えば、定電圧または定電流バイアス生成回路部、増幅回路部、オフセット補償回路部、コンパレータ回路部、保護回路部等の信号処理回路が混載されているため、全体を統合したチップ面積は例えば１ｍｍ×１ｍｍ以上１０ｍｍ×１０ｍｍ以下などと大きい。

この問題点の対策として、ホール素子のみを当該空間に配置し、ホール素子の出力信号を別途、別の位置に配置した信号処理用ＩＣの入力端子まで、例えば、長さ１ｍｍ以上のプリント配線等により伝送する方法がとられている。この場合もホール素子と信号処理回路とを接続しているプリント配線等が外来ノイズを受信するアンテナとして作用する傾向があるため回路動作に不都合が生じやすいという問題があった。

本発明はこのような問題点に鑑みてなされたものであり、その目的は、従来よりも高感度かつ小面積の半導体磁気センサーを低コストで提供することである。

このような目的を達成するために、本発明の第１の態様は、半導体基板上の化合物半導体から構成されたエピタキシャル成長層に形成されているホール素子と、前記エピタキシャル成長層に形成されている第１および第２の電界効果トランジスタであって、それぞれ、前記ホール素子が有する第１および第２の電圧検出用電極と近接して設けられた第１および第２の電界効果トランジスタとを備え、前記第１および第２の電界効果トランジスタが有する第１および第２のゲート電極は、それぞれ、前記第１および第２の電圧検出用電極に接続されていることを特徴とする半導体磁気センサーである。

また、本発明の第２の態様は、半導体基板上の化合物半導体から構成されたエピタキシャル成長層に形成され、第１および第２の電圧検出用電極を有する十字型のホール素子と、前記ホール素子の十字型が画定する凹部内に配置されている第１および第２の電界効果トランジスタとを備え、前記第１および第２の電界効果トランジスタが有する第１および第２のゲート電極は、それぞれ、前記第１および第２の電圧検出用電極に接続されていることを特徴とする。

また、本発明の第３の態様は、第１又は２の態様において、前記エピタキシャル成長層は、３つ以上のメサに分割されており、前記ホール素子ならびに前記第１および第２の電界効果トランジスタは、それぞれ異なるメサに位置することを特徴とする。

また、本発明の第４の態様は、第１から第３の態様のいずれかにおいて、前記メサは、化合物半導体積層膜から構成されていることを特徴とする。

また、本発明の第５の態様は、第４の態様において、前記化合物半導体積層膜には２次元電子ガスが形成されており、前記電界効果トランジスタはＨＥＭＴであることを特徴とする。

また、本発明の第６の態様は、半導体基板上の化合物半導体から構成されたエピタキシャル成長層に形成されているホール素子と、前記エピタキシャル成長層に形成されている第１および第２の電界効果トランジスタであって、それぞれ、前記ホール素子が有する第１および第２の電圧検出用電極と近接して設けられた第１および第２の電界効果トランジスタとを備え、前記第１および第２の電界効果トランジスタが有するゲート電極は、それぞれ、前記第１および第２の電圧検出用電極に接続されており、前記エピタキシャル成長層に、前記第１および第２の電界効果トランジスタが有する第１および第２のドレイン電極からそれぞれ離隔した第１および第２の接地用電極をさらに備えることを特徴とする半導体磁気センサーである。

また、本発明の第７の態様は、第６の態様において、前記エピタキシャル成長層は、３つ以上のメサに分割されており、前記ホール素子ならびに前記第１および第２の電界効果トランジスタは、それぞれ異なるメサに位置し、前記第１および第２の接地用電極は、それぞれ、前記第１および第２の電界効果トランジスタと同一のメサに位置することを特徴とする。

また、本発明の第８の態様は、第６または第７の態様において、前記メサは、化合物半導体積層膜から構成されていることを特徴とする。

また、本発明の第９の態様は、第８の態様において、前記化合物半導体積層膜には２次元電子ガスが形成されており、前記電界効果トランジスタはＨＥＭＴであることを特徴とする。

この発明によれば、ホール素子から出力されるホール電圧を、同一のエピタキシャル成長層に形成されている電界効果トランジスタにより増幅するため、極めて感度の高い半導体磁気センサーを提供することができる。また、ホール素子の電圧検出用電極とトランジスタのゲート電極との間をＡｌ、Ｃｕ等の配線、プリント配線等を経由して接続する必要がないため、外来ノイズの影響を受けにくい。さらには、本発明による磁気センサーは、ホール素子およびトランジスタのみ、またはホール素子、トランジスタ、及び負荷抵抗器のみを隣接して設ける構成にしたことによりチップ面積が小さく、微小空間にも設置することができる。

第１の実施形態による半導体磁気センサーの上面図である。 第１の実施形態による半導体磁気センサーの断面図である。 第２の実施形態による半導体磁気センサーの上面図である。 第３の実施形態による半導体磁気センサーの上面図である。 第３の実施形態の等価回路を説明するための回路図である。

以下、図面を参照して本発明の実施形態を詳細に説明する。

（第１の実施形態）
本発明の実施においては、まず半導体基板上に化合物半導体からなるエピタキシャル成長層が設けられる。半導体基板の材料は通常用いられているＧａＡｓ、ＳｉまたはＧｅ、ＳｉＣ、ＩｎＰ等であれば良いが、これらに限るものではない。半導体基板上には、分子線エピタキシー法（ＭＢＥ）、金属有機化合物ＣＶＤ法（ＭＯＣＶＤ）等を利用して、例えばＩｎＡｌＡｓ／ＩｎＧａＡｓ／ＩｎＡｌＡｓのエピタキシャル積層膜が形成される。エピタキシャル成長層の膜厚は、例えば最上層のＩｎＡｌＡｓ層が１５ｎｍ、ＩｎＧａＡｓ層が２０ｎｍ、最下層のＩｎＡｌＡｓ層が２００ｎｍである。このような構成とすることによってバンドギャップの小さいＩｎＧａＡｓ薄膜内に量子井戸構造が形成される。このような量子井戸構造の内部には２次元電子ガスが形成されるので、きわめて電子移動度が高い電子デバイスを作製することができる。また、エピタキシャル成長層はＩｎＡｌＡｓ／ＩｎＧａＡｓ／ＩｎＡｌＡｓ系の積層膜に限られるものではなく、ＡｌＧａＡｓ／ＧａＡｓ構造、あるいはＩｎＳｂ層、ＧａＮ層を含む化合物半導体層であってもよい。

本発明の第１の実施形態においては、エピタキシャル成長層に形成される電子デバイスを、第１には磁気検知のためのホール素子として、第２にはホール素子から出力される電圧を増幅するための高電子移動度電界効果トランジスタ（ＨＥＭＴ）として利用する。エピタキシャル成長層に形成される、ホール素子領域と電界効果トランジスタ領域とは電気的に絶縁する必要がある。このため、公知のリソグラフィー、エッチング技術を用いてエピタキシャル成長層を複数のメサに分割する。つまり、ホール素子形成領域と電界効果トランジスタ形成領域をそれぞれ独立のメサに分離することによって、電気的な絶縁を達成する。

以下さらに詳細に、図１と図２を用いて第１の実施形態の半導体磁気センサーについて説明する。図１は、第１の実施形態による半導体磁気センサーの上面図である。半導体基板上にエピタキシャル成長層を分割することにより形成された３つのメサ領域が形成されている。メサ１０Ｃはホール素子部１００として使用される。メサ１０Ａ及びメサ１０Ｂは、それぞれホール素子部１００からの出力を増幅するための電界効果トランジスタ部２００Ａ、２００Ｂとして使用される。メサ１０Ｃとメサ１０Ｂ、メサ１０Ｃとメサ１０Ａはそれぞれ隣接して設けられているが、これらのメサ同士はエッチングにより分断されることによって絶縁されている。メサ１０Ｃとメサ１０Ｂ、メサ１０Ｃとメサ１０Ａの間隙は、それぞれ例えば１０μｍである。図１のように構成した場合の例では、例えばホール素子部１００の寸法が１５０μｍ×１５０μｍ程度であり、幅５０ミクロン程度の電界効果トランジスタ部２００Ａ、２００Ｂを左右に近接して配置しても、本発明による磁気センサー全体の寸法は２５０μｍ×１５０μｍ程度であって、増幅回路部以外に定電圧または定電流バイアス生成回路部、オフセット補償回路部、コンパレータ回路部、保護回路部等の信号処理回路もモノリシックに混載した公知のホールＩＣのように大面積とはならず、従って微小な空間にも配置できるという効果がある。

まず、外部電流源から電流用電極２０Ａおよび電流用電極２０Ｂを用いて、ホール素子部１００に所定の電流が供給される。ホール効果により磁場の強さに応じた電圧が電圧検出用電極３０Ａ及び３０Ｂに現れる。第１の実施形態の磁気センサーにおいては、ホール素子部１００が形成されている化合物半導体からなるメサの電子移動度が大きいため、大きなホール効果が得られる。電圧検出用電極２０Ａ及び２０Ｂは、それぞれ電界効果トランジスタ部２００Ａ及び２００Ｂのゲート電極４０Ａ、４０Ｂに直接接続されている。各電界効果トランジスタ部のゲート長は、例えば２ミクロンである。ここで、化合物半導体積層膜を材料とする電界効果トランジスタは、すなわち高電子移動度トランジスタ（ＨＥＭＴ）であり、Ｊ−ＦＥＴのようにゲート寸法を１ミクロン未満に加工しなくても充分大きな相互コンダクタンスが得られるため、高額な露光装置を用いなくても作製できる。

図２は、第１の実施形態による半導体磁気センサーの断面図である。第１の実施形態による磁気センサーは半導体基板上に形成され、メサ１０Ａ、メサ１０Ｂ、メサ１０Ｃを備える。それぞれのメサは、半導体基板上に形成されたエピタキシャル成長層に形成されている。エピタキシャル成長層には、電子移動度の高い２次元電子ガスが形成されている。メサ１０Ｃに形成されているホール素子部１００には電圧検出用電極３０Ａおよび３０Ｂが形成されている。電圧検出用電極３０Ａおよび３０Ｂの材料は、例えばＡｕとＧｅの合金、もしくはＡｕ／Ｇｅ／Ａｕの積層膜である。また、ホール素子部１００と電圧検出用電極３０Ａおよび３０Ｂとの界面には、コンタクト抵抗を低減させるための化合物半導体によるコンタクト層（図示せず）を形成してもよい。コンタクト層は、例えば強いＮ型にドープしたＩｎＧａＡｓ層である。電界効果トランジスタ部２００Ａ及び２００Ｂは、ホール素子用のメサ１０Ｃと同時に形成されたエピタキシャル成長層をエッチングにより分断されたメサ１０Ａ及び１０Ｂにそれぞれ形成される。ゲート電極４０Ａおよび４０Ｂの材料は、例えばＡｕ／Ｔｉ／Ｐｔであり、化合物半導体積層膜の最上層膜、例えばＩｎＡｌＡｓを絶縁性バリア層としてゲート電圧を静電気的に２次元電子ガス層に作用させる。電界効果トランジスタ部２００Ａ及び２００Ｂのゲート電極４０Ａおよび４０Ｂと、ホール素子部１００の電圧検出用電極３０Ａおよび３０Ｂとは、Ａｕ、Ａｌ等の配線、またはプリント配線等を経由することなく、直接接続されている。ホール素子部１００と電界効果トランジスタ部２００Ａ及び２００Ｂは近接して形成されているため、外来ノイズの影響を受けにくい。また、本発明による磁気センサーはホール素子１００と２個のトランジスタ２００Ａ及び２００Ｂで構成されているため、例えば２５０μｍ×１５０μｍなどと面積が小さく、微小な空間にも設置することができる。

このように、電界効果部２００Ａ及び２００Ｂが高電子移動度トランジスタであり、また電界効果部２００Ａ及び２００Ｂをホール素子部１００に近接して設けた上で電界効果トランジスタ部２００Ａ及び２００Ｂのゲート電極４０Ａおよび４０Ｂと、ホール素子部１００の電圧検出用電極３０Ａおよび３０Ｂとを直接接続することにより、ホール素子部１００からの電圧を高利得で増幅でき、本発明による磁気センサーの感度が高い。また、磁気センサーはホール素子１００と２個のトランジスタ２００Ａ及び２００Ｂで構成されていることから小面積であり、Ｊ−ＦＥＴを使用しないことから製造コストも増大しない。

なお、第１の実施形態による半導体磁気センサーを効率的に動作させるためには、以下の様なバイアス電圧を印加することが効果的である。すなわち、電流用電極２０Ａと２０Ｂとの間にはホール素子部１００の抵抗値に比例し、外部電流源からの電流値に比例した電圧差（Ｖｃｃ）が発生する。電圧検出用電極３０Ａおよび３０Ｂには、磁場が存在しないときには（１／２）Ｖｃｃ程度の電圧が出力されている。磁場が存在すると、電圧検出用電極３０Ａおよび３０Ｂには、磁場の強さに応じて（１／２）Ｖｃｃの値からそれぞれ逆方向にシフトした電圧が出力される。電界効果トランジスタ部２００Ａ及び２００Ｂのしきい値電圧をＶｔｈとする。半導体磁気センサーを磁気スイッチとして使用する場合には、電界効果トランジスタ部２００Ａ及び２００Ｂのそれぞれのソース電極５０Ａおよび５０Ｂには、（１／２）Ｖｃｃ−Ｖｔｈ程度のバイアス電圧を印加する。こうすることにより、ある方向の磁場を検出した場合には電界効果トランジスタ部２００Ａがオン状態、電界効果トランジスタ部２００Ｂがオフ状態になり、逆方向の磁場を検知した場合には、逆に電界効果トランジスタ部２００Ａがオフ、２００Ｂがオンになる。また、電界効果トランジスタ部２００Ａ及び２００Ｂをリニア増幅器の差動対として利用する場合には、（１／２）Ｖｃｃの電圧値がちょうど相互コンダクタンスのピークを与える程度になるようにソース電極５０Ａおよび５０Ｂに加えるバイアス電圧を調整すればよい。こうすることによって、きわめて高感度な磁場検出が可能である。

（第２の実施形態）
図３は、第２の実施形態による半導体磁気センサーの上面図である。第１の実施形態と同様、半導体基板上にエピタキシャル成長層からなる３つのメサ領域が形成されている。メサ１０Ｃはホール素子部１００として使用される。メサ１０Ａ及びメサ１０Ｂは、それぞれホール素子部１００からの出力を増幅するための電界効果トランジスタ部２００Ａ及び２００Ｂとして使用される。メサ１０Ａ及びメサ１０Ｂは、ホール素子部１００を構成するために十字型となっているメサ１０Ｃの上方左右の空間に近接して配置されているため面積使用効率がよい。これは、十字型が画定する凹部内にメサ１０Ａ及びメサ１０Ｂがそれぞれ配置されているとも言うことができる。これらのメサ同士はエッチングにより分断されることによって絶縁されている。メサ１０Ｃとメサ１０Ｂ、メサＣ１０とメサＡの間隔は、それぞれ例えば３０μｍである。図３のように構成した場合の例では、例えばホール素子部１００の寸法が１５０μｍ×１５０μｍ程度であり、幅５０ミクロン程度の電界効果トランジスタ部２００Ａ及び２００Ｂを上方左右に近接して配置しても、第２の実施形態による磁気センサー全体の寸法は１８０μｍ×１８０μｍ程度であって、上述した種々の信号処理回路をモノリシックに混載した公知のホールＩＣのように大面積とはならず、従って微小な空間にも配置できるという効果がある。

（第３の実施形態）
次に、本発明の第３の実施形態においては、エピタキシャル成長層に形成される電子デバイスを、第１には磁気検知のためのホール素子として、第２にはホール素子から出力される電圧を増幅するための高電子移動度電界効果トランジスタ（ＨＥＭＴ）として、第３にはカスコード型反転増幅器の負荷抵抗として利用する。エピタキシャル成長層に形成される、ホール素子領域と電界効果トランジスタ領域とは電気的に絶縁する必要がある。このため、公知のリソグラフィー、エッチング技術を用いてエピタキシャル成長層を複数のメサに分割する。つまり、ホール素子形成領域と電界効果トランジスタ形成領域をそれぞれ独立のメサに分離することによって、電気的な絶縁を達成する。

以下さらに詳細に、図４及び５を参照して本発明の第３の実施形態を説明する。図４は、第３の実施形態による半導体磁気センサーの上面図である。第３の実施形態においては、電界効果トランジスタ部２００Ａ及び２００Ｂのドレイン電極６０Ａ及び６０Ｂが出力端子として利用されており、ドレイン電極６０Ａ及び６０Ｂに直接つらなる形で負荷抵抗部７０Ａ及び７０Ｂが形成されている。接地用電極８０が、負荷抵抗部７０Ａ及び７０Ｂの上に、ドレイン電極６０Ａ及び６０Ｂから所望の距離を離した位置に形成されており、負荷抵抗７０Ａ及び７０Ｂ、並びに電流用電極の一方２０Ｂは電気的に接続されている。図５は、第３の実施形態の等価回路を説明するための回路図である。すなわちホール素子部から出力される２種類の電圧はそれぞれ電界効果トランジスタ部２００Ａ及び２００Ｂのゲート電極４０Ａ及び４０Ｂに入力されるが、電界効果トランジスタ部２００Ａ及び２００Ｂのドレイン電極６０Ａ及び６０Ｂに直結する形で負荷抵抗７０Ａ及び７０Ｂがそれぞれ形成されているため、回路としては電界効果トランジスタと直列の負荷抵抗を用いたカスコード型反転増幅器が構成されている。このように構成することによって、ホール素子部の電圧検出用電極３０Ａ及び３０Ｂからの出力が微弱な電圧変化であっても高利得で増幅することができ、出力端子Ａ及びＢには大きな電圧変化が出力される。化合物半導体メサの抵抗器としてのシート抵抗値は、例えば１００Ω／□である。従って、反転増幅器の負荷抵抗を例えば５００Ωに設定する場合、例えば負荷抵抗部７０Ａ及び７０Ｂの幅を１０μｍ、ドレイン電極６０Ａ及び６０Ｂと接地用電極８０との間隔を５０μｍとすればよい。電界効果トランジスタ部２００Ａ及び２００Ｂのゲート電極４０Ａ及び４０Ｂとホール素子部の電圧検出用電極３０Ａ及び３０Ｂとは、Ａｕ、Ａｌ等の配線、もしくはプリント配線等を経由することなく、それぞれ直接接続されている。ホール素子部と電界効果トランジスタ部は隣接して形成されているために例えば１０μｍ以内と距離が近く、ゲート電極を直接接続できるために外来ノイズの影響を受けにくい。さらに、カスコード型反転増幅器の負荷抵抗と電界効果トランジスタのドレインとは同じ化合物半導体メサの中に形成されているため、一切の配線が不必要になっており、外来ノイズの影響を受けにくい。また、本発明による磁気センサーはホール素子と２個のトランジスタ及び２個の抵抗器で構成されているために、例えば２００μｍ×１５０μｍと面積が小さく、微小な空間にも設置することができる。

１０Ａ、１０Ｂ、１０Ｃ メサ
２０Ａ、２０Ｂ 電流用電極
３０Ａ、３０Ｂ 電圧検出用電極
４０Ａ、４０Ｂ ゲート電極
５０Ａ、５０Ｂ ソース電極
６０Ａ、６０Ｂ ドレイン電極
７０Ａ、７０Ｂ 負荷抵抗部
８０ 接地用電極
１００ ホール素子部
２００Ａ、２００Ｂ 電界効果トランジスタ部

Claims (9)

1. 半導体基板上の化合物半導体から構成されたエピタキシャル成長層に形成されているホール素子と、
   前記エピタキシャル成長層に形成されている第１および第２の電界効果トランジスタであって、それぞれ、前記ホール素子が有する第１および第２の電圧検出用電極と近接して設けられた第１および第２の電界効果トランジスタと
   を備え、
   前記第１および第２の電界効果トランジスタが有する第１および第２のゲート電極は、それぞれ、前記第１および第２の電圧検出用電極に接続されていることを特徴とする半導体磁気センサー。
2. 半導体基板上の化合物半導体から構成されたエピタキシャル成長層に形成され、
   第１および第２の電圧検出用電極を有する十字型のホール素子と、
   前記ホール素子の十字型が画定する凹部内に配置されている第１および第２の電界効果トランジスタと
   を備え、
   前記第１および第２の電界効果トランジスタが有する第１および第２のゲート電極は、
   それぞれ、前記第１および第２の電圧検出用電極に接続されていることを特徴とする半導体磁気センサー。
3. 前記エピタキシャル成長層は、３つ以上のメサに分割されており、
   前記ホール素子ならびに前記第１および第２の電界効果トランジスタは、それぞれ異なるメサに位置することを特徴とする請求項１又は２に記載の半導体磁気センサー。
4. 前記メサは、化合物半導体積層膜から構成されていることを特徴とする請求項１から３のいずれかに記載の半導体磁気センサー。
5. 前記化合物半導体積層膜には２次元電子ガスが形成されており、前記電界効果トランジスタはＨＥＭＴであることを特徴とする請求項４に記載の半導体磁気センサー。
6. 半導体基板上の化合物半導体から構成されたエピタキシャル成長層に形成されているホール素子と、
   前記エピタキシャル成長層に形成されている第１および第２の電界効果トランジスタであって、それぞれ、前記ホール素子が有する第１および第２の電圧検出用電極と近接して設けられた第１および第２の電界効果トランジスタと
   を備え、
   前記第１および第２の電界効果トランジスタが有するゲート電極は、それぞれ、前記第１および第２の電圧検出用電極に接続されており、
   前記エピタキシャル成長層に、前記第１および第２の電界効果トランジスタが有する第１および第２のドレイン電極からそれぞれ離隔した第１および第２の接地用電極をさらに備えることを特徴とする半導体磁気センサー。
7. 前記エピタキシャル成長層は、３つ以上のメサに分割されており、
   前記ホール素子ならびに前記第１および第２の電界効果トランジスタは、それぞれ異なるメサに位置し、
   前記第１および第２の接地用電極は、それぞれ、前記第１および第２の電界効果トランジスタと同一のメサに位置することを特徴とする請求項６に記載の半導体磁気センサー。
8. 前記メサは、化合物半導体積層膜から構成されていることを特徴とする請求項６又は７に記載の半導体磁気センサー。
9. 前記化合物半導体積層膜には２次元電子ガスが形成されており、前記電界効果トランジスタはＨＥＭＴであることを特徴とする請求項８に記載の半導体磁気センサー。

Images