JP2009076861A - 磁気センサ、ホール素子、ホールｉｃ、磁気抵抗効果素子、ホール素子の作製方法、および磁気抵抗効果素子の作製方法 - Google Patents

Abstract

【課題】３００℃以上の高温域において従来のものよりも良好に動作する磁気センサを提供する。
【解決手段】ＧａＮからなり室温での電子濃度が１×１０¹⁶／ｃｍ³以下である第１層２ａと、Ａｌ_xＧａ_1-xＮ（０＜ｘ≦０．３）からなる第２層２ｂとを積層することで、ヘテロ接合界面を有する動作層２を形成する。これにより、二次元電子ガス領域２ｇにおけるキャリア移動度はより高められるとともに、キャリア濃度がより低減される。その結果、室温においては定電流駆動および定電圧駆動の双方で高い測定感度を有するとともに、高温でも定電流駆動によって室温と同程度の測定感度で使用できるホール素子が実現される。
【選択図】図２

Description

本発明は、III族窒化物半導体にて動作層を構成した磁気センサに関する。

半導体材料にて動作層を構成したホール素子や磁気抵抗効果素子などの磁気センサは、使用する半導体材料のキャリア移動度が大きいほど高い感度を示すことが知られている。そのため、従来より、磁気センサの動作層には、ＩｎＳｂやＩｎＡｓといった高い電子移動度を示す化合物半導体が用いられている（例えば、非特許文献１参照）。例えば、ＤＣブラシレスモータ用の磁気センサとして、ＩｎＳｂやＩｎＡｓなどの薄膜のホール効果を利用したホール素子が多量に使われている。

また、ワイドバンドギャップ半導体であるIII族窒化物半導体にて動作層を構成した磁気センサも公知である（例えば、特許文献１および特許文献２参照）。係る磁気センサは、ＩｎＳｂやＩｎＡｓを用いた磁気センサと比べるとキャリア移動度および感度では劣るものの、高温下でも特性変化が生じにくいという利点がある。特に、特許文献２には、動作層がＡｌ_xＧ_1-xＮ／ＧａＮ（０．３＜ｘ≦０．５）ヘテロ構造を有する磁気センサが、３００℃以上でも（０℃以上８００℃以下の範囲において）良好に動作可能である旨の開示がなされている。

なお、Ｎ型の導電型を有するIII族窒化物半導体層を形成する際のドナー濃度を好適に制御する手法も公知である（例えば、特許文献３参照）。

「ＩｎＳｂ単結晶薄膜の物性と磁気センサ応用」 電気学会論文誌Ｅ,123巻3号(2003)，pp.69-78 特開２００３−０６０２５５号公報 特開２００６−０８０３３８号公報 特開２００５−０３５８６９号公報

特許文献１においても指摘されているように、ＩｎＳｂやＩｎＡｓを用いて作製した磁気センサの場合、磁束密度一定の条件の下で測定されるホール電圧に温度依存性があるために、高温下で使用することができないという欠点があることが広く知られている。

また、特許文献１において具体的に開示されているのは、III族窒化物半導体を用いて動作層を形成した磁気センサが、２００℃以下の温度範囲で動作するということに過ぎない。係る磁気センサが３００℃以上の高温域においても良好に機能するものであることを示す具体的事実や、あるいは、３００℃以上の高温域で良好に動作する磁気センサを実現するための要件に関しては、何らの開示もなされてはいない。すなわち、特許文献１には、３００℃以上の高温域で良好に動作する磁気センサが実質的に開示されているとはいえない。なお、特許文献２においてもこの旨は指摘されている。

一方、特許文献２においては、磁気センサの動作層を構成するＡｌ_xＧ_1-xＮ／ＧａＮヘテロ構造においてｘ≦０．３の範囲が除外されているが、Ａｌ_xＧ_1-xＮ／ＧａＮヘテロ構造の場合、ｘ≦０．３の場合の方が０．３＜ｘ≦０．５の場合よりも電子移動度が大きくなることから、ｘ≦０．３の範囲を利用できれば、３００℃以上で良好に動作する、より高感度の磁気センサが実現されることになる。

本発明は、上記課題に鑑みてなされたものであり、３００℃以上の高温域において従来のものよりも良好に動作する磁気センサを提供することを目的とする。

上記課題を解決するため、請求項１の発明は、動作層にＧａＮ層とＡｌＧａＮ層とのヘテロ接合構造を有する磁気センサであって、前記ＧａＮ層の電子濃度が１×１０¹⁶／ｃｍ³以下であり、前記ＡｌＧａＮ層が、Ａｌ_xＧａ_1-xＮ（０＜ｘ≦０．３）によって形成されてなる、ことを特徴とする。

請求項２の発明は、ホール素子が、請求項１に記載の磁気センサであって平面視において前記動作層の互いに対向する第１の端部のそれぞれに入力電極を備えるとともに、前記第１の端部同士を結ぶ方向と略直交する方向において互いに対向する第２の端部のそれぞれに出力電極を備えたものである、ことを特徴とする。

請求項３の発明は、請求項２に記載のホール素子であって、前記動作層が平面視において略十字形をなす十字形部分を有しており、前記十字形部分の互いに対向する２つの先端部のそれぞれに前記入力電極を備えるとともに、前記第１の先端部と異なる２つの先端部のそれぞれに前記出力電極を備える、ことを特徴とする。

請求項４の発明は、請求項２または請求項３に記載のホール素子であって、前記ＧａＮ層の比抵抗が１×１０⁶Ωｃｍ以上である、ことを特徴とする。

請求項５の発明は、請求項２または請求項３に記載のホール素子であって、前記ＧａＮ層の電子濃度が１×１０¹²／ｃｍ³以下である、ことを特徴とする。

請求項６の発明は、請求項４または請求項５に記載のホール素子であって、前記十字形部分の高さが前記ＡｌＧａＮ層の厚みよりも大きくかつ前記動作層全体の厚みよりも小さいことを特徴とする。

請求項７の発明は、請求項２ないし請求項６のいずれかに記載のホール素子であって、前記ＡｌＧａＮ層と前記ＧａＮ層の接合界面に０．７５ｎｍ〜１．５ｎｍの厚みのＡｌＮ層が挿入されてなることを特徴とする。

請求項８の発明は、請求項４ないし請求項６のいずれかに記載のホール素子を備えるホールＩＣであって、前記ホール素子においては前記ＧａＮ層が所定の基板の上に形成されてなり、前記所定の基板上にＨＥＭＴを含む制御回路が形成されてなる、ことを特徴とする。

請求項９の発明は、請求項１に記載の磁気センサであって前記動作層の表面の対向する端部のそれぞれに端子電極を備えるとともに、前記端子電極の間に複数の短絡電極を備えたものである、ことを特徴とする。

請求項１０の発明は、請求項９に記載の磁気抵抗効果素子であって、前記ＡｌＧａＮ層と前記ＧａＮ層の接合界面に０．７５ｎｍ〜１．５ｎｍの厚みのＡｌＮ層が挿入されてなることを特徴とする。

請求項１１の発明は、ホール素子の作製方法であって、所定の基板の上に電子濃度が１×１０¹⁶／ｃｍ³以下のＧａＮ層をエピタキシャル形成するＧａＮ層形成工程と、前記ＧａＮ層の上に、Ａｌ_xＧａ_1-xＮ（０＜ｘ≦０．３）からなるＡｌＧａＮ層をエピタキシャル形成するＡｌＧａＮ層形成工程と、によって、前記ＧａＮ層と前記ＡｌＧａＮ層とのヘテロ接合構造を形成する動作層を積層形成する動作層形成工程と、平面視において前記動作層の互いに対向する第１の端部のそれぞれに入力電極を形成するとともに、前記第１の端部同士を結ぶ方向と略直交する方向において互いに対向する第２の端部のそれぞれに出力電極を形成する電極形成工程と、を備えることを特徴とする。

請求項１２の発明は、請求項１１に記載のホール素子の作製方法であって、前記動作層形成工程が、前記動作層の一部を除去することによって前記動作層に平面視において略十字形をなす十字形部分を形成する除去工程、をさらに備え、前記電極形成工程においては、前記十字形部分の互いに対向する２つの先端部のそれぞれに前記入力電極を形成するとともに、前記第１の先端部と異なる２つの先端部のそれぞれに前記出力電極を形成する、ことを特徴とする。

請求項１３の発明は、請求項１２記載のホール素子の作製方法であって、前記ＧａＮ層形成工程においては、比抵抗が１×１０⁶Ωｃｍ以上であるか、電子濃度が１×１０¹²／ｃｍ³以下であるように前記ＧａＮ層を形成し、前記除去工程においては、前記十字形部分の高さが前記ＡｌＧａＮの厚みより大きくかつ前記動作層全体の厚みよりも小さくなるように前記十字形部分を形成する、こと特徴とする。

請求項１４の発明は、請求項１１ないし請求項１３のいずれかに記載のホール素子の作製方法であって、前記動作層形成工程において、前記ＡｌＧａＮ層形成工程と前記ＧａＮ層形成工程の間に、０．７５ｎｍ〜１．５ｎｍの厚みのＡｌＮ層を形成するＡｌＮ層形成工程、をさらに備えることを特徴とする。

請求項１５の発明は、磁気抵抗効果素子の作製方法であって、所定の基板の上に電子濃度が１×１０¹⁶／ｃｍ³以下のＧａＮ層をエピタキシャル形成するＧａＮ層形成工程と、前記ＧａＮ層の上に、Ａｌ_xＧａ_1-xＮ（０＜ｘ≦０．３）からなるＡｌＧａＮ層をエピタキシャル形成するＡｌＧａＮ層形成工程と、によって、前記ＧａＮ層と前記ＡｌＧａＮ層とのヘテロ接合構造を形成する動作層を積層形成する動作層形成工程と、前記動作層の表面の対向する端部のそれぞれに端子電極を形成するとともに前記端子電極の間に複数の短絡電極を形成する電極形成工程と、を備えることを特徴とする。

請求項１６の発明は、請求項１５に記載の磁気抵抗効果素子の作製方法であって、前記動作層形成工程において、前記ＡｌＧａＮ層形成工程と前記ＧａＮ層形成工程の間に、０．７５ｎｍ〜１．５ｎｍの厚みのＡｌＮ層を形成するＡｌＮ層形成工程、をさらに備えることを特徴とする。

請求項１の発明によれば、室温から高温まで略同一の測定感度で動作する磁気センサが実現される。

請求項２ないし請求項７、および請求項１１ないし請求項１４の発明によれば、室温においては定電流駆動および定電圧駆動の双方で高い測定感度を有するとともに、高温でも定電流駆動によって室温と同程度の測定感度で使用できるホール素子が実現される。

特に、請求項６および請求項１３の発明によれば、動作層の十字形部分を動作層全体の厚みに比して薄く形成した場合であっても、室温においては定電流駆動および定電圧駆動の双方で高い測定感度を有するとともに、高温でも定電流駆動によって室温と同程度の測定感度で使用できるホール素子が実現される。

請求項８の発明によれば、室温から高温まで略同一の測定感度で動作するホールＩＣが実現される。

請求項９、請求項１０、請求項１５、および請求項１６の発明によれば、室温から高温まで略同一の測定感度で動作する磁気抵抗効果素子が実現される。

＜第１の実施の形態＞
本実施の形態においては、半導体のホール効果を利用して磁界を検出することができる磁気センサであるホール素子について説明する。

＜ホール素子の概要＞
図１は、本発明の第１の実施の形態に係るホール素子１０の上面図である。図２は、図１のＡ−Ｂ断面における（略中央部を通る）ホール素子１０の断面図である。

ホール素子１０は、基板１の上に、動作層２と、２つの入力電極３ａ、３ｂと、２つの出力電極４ａ、４ｂとを備える。動作層２は、ホール素子１０を平面視（上面視）した場合にその中央部に十字型の形状（十字形）を有するように形成されてなる。十字形は、各ラインについて、幅が数十μｍ程度、長さが数百μｍとなるように形成するのが好適である。例えば、幅を５０μｍ、長さを２００μｍとするのがその一例である。

２つの入力電極３ａ、３ｂは、係る動作層２の十字形の互いに対向する２つの先端部のそれぞれに該先端部を被覆するように設けられてなり、２つの出力電極４ａ、４ｂは、動作層２の十字形の、入力電極とは異なる２つの先端部のそれぞれに該先端部を被覆するように設けられてなる。

係るホール素子１０をその表面から裏面に向かう垂直な磁場中においた状態で、２つの入力電極３ａ、３ｂの間に定電流を流す（定電流駆動の場合）か、あるいは定電圧を印加する（定電圧駆動の場合）と、動作層２におけるホール効果によって２つの出力電極４ａ、４ｂの間には電位差（ホール電圧）が生じる。このホール電圧を測定することで、（温度一定の条件のもとでは）これに比例する値として当該磁場の磁束密度を求めることができる。

図３は、ホール素子１０の形成に用いる積層構造体５の断面模式図である。積層構造体５は、基板１の上に、動作層２をエピタキシャル形成したものである。動作層２は、第１層２ａと、第２層２ｂとが積層された構造を有する。なお、基板１と動作層２ａとの間には、動作層２ａおよび動作層２ｂの結晶品質を良好なものとすることを目的として、ＧａＮからなる図示しないバッファ層（低温バッファ層）が数十ｎｍ程度の厚みに設けられてなるのが好ましい。

概略的に言えば、本実施の形態に係るホール素子１０は、基板１の上に動作層２をエピタキシャル形成することで積層構造体５を得た後、図１に示すように、平面視した場合においてその中央部に十字形が残るように動作層２をフォトリソグラフィープロセスとＲＩＥ（反応性イオンエッチング）の手法を用いて除去したうえで、入力電極３ａ、３ｂと、２つの出力電極４ａ、４ｂとをフォトリソグラフィープロセスとＥＢ（電子ビーム）蒸着の手法を用いて設けることによって、作製される。なお、図２に例示しているのは、ＲＩＥ法によって動作層２を十字形に形成する際に、動作層２の厚みよりも深くエッチングを行うことで基板１の一部も除去した場合のホール素子１０である。

基板１としては、例えば（０００１）面方位の単結晶サファイア基板を用いるのが好適な一例であるが、結晶性の良好な動作層２を形成できるものであれば、材質に特に制限はない。すなわち、サファイア、ＳｉＣ、Ｓｉ、ＧａＡｓ、スピネル、ＭｇＯ、ＺｎＯ、フェライト等のなかから適宜に選択して用いればよい。

動作層２の第１層２ａは、III族窒化物の１つであるＧａＮによって構成される半導体層である。また、第２層２ｂは、同じくIII族窒化物の１つであるＡｌＧａＮによって構成される半導体層である。なお、第１層２ａは、数μｍ程度の厚みに形成されるのが好適である。第２層２ｂは、数十ｎｍ程度の厚みに形成されるのが好適である。動作層２の詳細については後述する。

入力電極３ａ、３ｂと、出力電極４ａ、４ｂとは、いずれも、Ｔｉ／Ａｌ／Ｎｉ／Ａｕからなる多層電極として設けるのが好適な一例である。

＜動作層の構成とホール素子の特性の関係＞
上述したように、動作層２においては、組成およびバンドギャップの相異なるIII族窒化物からなる第１層２ａと第２層２ｂとが積層形成されてなることから、両層の境界にはヘテロ接合界面が形成されてなる。係るヘテロ接合界面においては、自発分極およびピエゾ分極が生じ、これによって、第１層２ａにおける両層の積層界面から数ｎｍ程度の範囲に、電子が高濃度に蓄えられた二次元電子ガス領域２ｇが形成される。すなわち、ホール素子１０の動作は、係る二次元電子ガス領域２ｇに蓄えられた二次元電子ガスがキャリアとなることで実現される。

ただし、動作層を半導体にて構成したホール素子においては一般に、定電圧駆動の場合は動作層におけるキャリア移動度が高いほど、定電流駆動の場合は動作層におけるキャリア濃度が低いほど、測定感度が高くなる（高いホール電圧が得られる）ことから、本実施の形態に係るホール素子１０においても、動作層２はこれらの要件をみたすように構成されてなる。

具体的には、第１層２ａを、室温での電子濃度が１×１０¹⁶／ｃｍ³以下であるように形成してなる。第１層２ａをこのような態様とすることで、二次元電子ガス領域２ｇはより薄く（より二次元的に）なり、結果として、該二次元電子ガス領域２ｇにおけるキャリア移動度はより高められてなる。

さらには、第２層２ｂを、Ａｌ_xＧａ_1-xＮ（０＜ｘ≦０．３）というＡｌの混合比率が小さいＡｌＧａＮ層によって形成してなる。これにより、ＧａＮからなる第１層２ａとの組成差が比較的小さなものとなるので、二次元電子ガス領域２ｇにおける二次元電子ガスの生成が抑制され、結果として、キャリア濃度がより低減され、且つキャリア移動度が向上されてなる。

なお、第１層２ａの電子濃度を１×１０¹⁶／ｃｍ³以下とすることによって、および、第２層２ｂをＡｌの混合比率が小さいＡｌＧａＮ層として形成することで第１層２ａにおける三次元的な電子輸送が抑制されてなることによって、ホール素子１０は高い入出力抵抗を有するものとなっているが、このことも、高い測定感度の実現に貢献している。

図４および図５は、動作層２が上述のような構成を有することの効果を示すための図である。図４は、第１層２ａにおける電子濃度ｎ（単位１／ｃｃ＝１／ｃｍ³）が異なる３種のホール素子を室温で定電流駆動した場合の、第２層２ｂにおける全III族元素中のＡｌの組成比ｘ（図４ではｘ＿Ａｌと表記）とホール電圧（単位Ｖ）との関係を示す図である。図４に示すデータはいずれも、磁束密度が５００Ｇ（Gauss）の磁場中で、入力電流を２ｍＡに保って得たものである。また、図５は、同じく第１層２ａにおける電子濃度が異なるホール素子を室温で定電圧駆動した場合の、第２層２ｂにおける全III族元素中のＡｌの組成比ｘ（図５ではｘ＿Ａｌと表記）とホール電圧（単位Ｖ）との関係を示す図である。図５に示すデータはいずれも、磁束密度が５００Ｇの磁場中で、入力電圧を３Ｖに保って得たものである。

図４からは、第１層２ａにおける電子濃度が高いほど、かつ、第２層２ｂにおける全III族元素中のＡｌの組成比が小さいほど、高いホール電圧が得られることがわかる。また、図５からは、第１層２ａにおける電子濃度が１×１０¹⁶／ｃｍ³以下の場合に、第２層２ｂにおける全III族元素中のＡｌの組成比が０．３以下であれば高いホール電圧が得られることがわかる。

すなわち、ＧａＮからなる第１層２ａの電子濃度を１×１０¹⁶／ｃｍ³以下とするとともに、第２層２ｂにおける全III族元素中のＡｌの組成比を０．３以下とすることで、室温で定電流駆動および定電圧駆動のいずれにおいても高い測定感度で測定を行えるホール素子１０が実現される。

次に、動作層２の構成と温度特性との関係について説明する。本実施の形態に係るホール素子１０は二次元電子ガスをキャリアとして動作するものであるが、温度が可変の環境でホール素子１０を使用する場合には、定電流駆動が適している。なぜならば、定電流駆動の場合、ホール電圧と磁束密度は上述したように比例関係にある一方、ホール電圧とキャリア濃度は反比例する関係にあるが、二次元電子ガスの濃度（つまりはキャリア濃度）は原理上、温度変化に対する依存性をほとんど有していないことから、温度環境が変化してもキャリア濃度は定数とみなすことができ、測定感度に影響を与えない（磁場条件が同じである限り測定されるホール電圧は同じ）ことになるからである。

図６ないし図１１は、動作層２の構成と、温度環境の変化との関係を示すための図である。

図６は、第１層２ａの室温における電子濃度を異なるものする一方、第２層２ｂをいずれもＡｌ_0.2Ｇａ_0.8Ｎにて形成（つまりはｘ＝０．２の場合）した種々のホール素子について、室温、２００℃、４００℃、６００℃、８００℃において定電流駆動した場合の、第１層２ａ（ＧａＮ層）の電子濃度（単位１／ｃｃ＝１／ｃｍ³）とホール電圧（単位Ｖ）との関係を示す図である。なお、係る結果は、磁束密度が５００Ｇの磁場中で、入力電流を２ｍＡに保って得たものである。

図７は、図６に示した測定結果から求まる、第１層２ａの電子濃度と、各測定温度間でのホール電圧の変化率（温度変化率、単位％／℃）との関係を示す図である。

図８は、第２層２ｂをいずれもＡｌ_0.3Ｇａ_0.7Ｎにて形成（つまりはｘ＝０．３の場合）するほかは、図６の場合と同様にホール素子の作製およびホール電圧の測定を行うことによって得られた、第１層２ａの電子濃度とホール電圧との関係を示す図である。

図９は、図８に示した測定結果から求まる、第１層２ａの電子濃度と、ホール電圧の温度変化率との関係を示す図である。

図１０は、第２層２ｂをいずれもＡｌ_0.4Ｇａ_0.6Ｎにて形成（つまりはｘ＝０．４の場合）するほかは、図６の場合と同様にホール素子の作製およびホール電圧の測定を行うことによって得られた、第１層２ａの電子濃度とホール電圧との関係を示す図である。

図１１は、図１０に示した測定結果から求まる、第１層２ａの電子濃度と、ホール電圧の温度変化率との関係を示す図である。

図６ないし図１１からは、第２層２ｂの組成が同じ場合、第１層２ａの電子濃度が１×１０¹⁶／ｃｍ³以下となるように作製したホール素子１０であれば、ホール電圧は、少なくとも８００℃までは温度によらず略一定（温度変化率が−０．０１〜０％／℃）の値をとることがわかる。なお、第１層２ａの電子濃度が高いホール素子において高温での温度変化率が大きくなることは、第１層２ａの内部で二次元電子ガス領域２ｇ以外に三次元的に分布する電子の比率が高くなることに基づくものである。

係る結果は、ＧａＮからなり電子濃度が１×１０¹⁶／ｃｍ³以下の第１層２ａと、Ａｌ_xＧａ_1-xＮ（０＜ｘ≦０．３）からなる第２層２ｂとが積層形成されてなる動作層２を有するホール素子１０が、室温から８００℃までの温度範囲において安定した定電流駆動動作を実現することを示すものに他ならない。すなわち、本実施の形態に係るホール素子１０は、室温のみならず高温においても、定電流駆動によって室温とほぼ同じ程度の良好な測定感度で使用することができるものである。

＜積層構造体の形成方法＞
次に、上述のような構成を有する動作層２を実現するための積層構造体５の形成方法について説明する。積層構造体５は、ＭＯＣＶＤ法によって形成することができる。すなわち、基板１を所定の反応管内のサセプタに載置し、基板１を所定の反応温度（形成温度）に昇温した後、該反応温度を保った状態で、III族原料ガス（第１層２ａの場合はＧａ原料ガス、第２層２ｂの場合はＧａ原料ガスとＡｌ原料ガス）およびＶ族原料ガスであるＮＨ₃ガスをそれぞれキャリアガスと共に所定の流量で流すことによって、第１層２ａと第２層２ｂとを順次にエピタキシャル形成することができる。第１層２ａの形成温度は（９５０℃〜１２００℃の範囲の所定温度、例えば１０００℃とするのが好適であり、第２層２ｂの形成温度は９５０℃〜１２００℃の範囲の所定温度、例えば同じく１０００℃とするのが好適である。なお、上述のように、基板１の上にまず、４００℃〜６００℃の範囲の所定温度、例えば５００℃でＧａＮからなるバッファ層をあらかじめ形成したうえで、第１層２ａおよび第２層２ｂを形成するのがより好ましい。

なお、積層構造体５の形成は、第１層２ａ中の電子濃度の制御や、第２層２ｂの組成比の制御が可能である限りにおいて、ＭＯＣＶＤ法以外のエピタキシャル成長手法、例えばＭＢＥ、ＨＶＰＥ、ＬＰＥなどの気相成長法や液相成長法の中から適宜選択した手法によって行う態様であってもよいし、異なった成長法を組み合わせて行う態様であってもよい。

また、キャリア移動度をより高めることを目的として、第１層２ａと第２層２ｂとの間にＡｌＮ層を挿入するようにしてもよい。図１２は、係る構成の積層構造体１５の断面模式図である。ＡｌＮ層２ｃは、０．７５ｎｍ〜１．５ｎｍ程度の厚みに形成されるのが好適である。積層構造体５に代えて係る積層構造体１５を用いた場合には、より測定感度の良好なホール素子１０を実現することができる。

以上、説明したように、本実施の形態によれば、ＧａＮからなり室温での電子濃度が１×１０¹⁶／ｃｍ³以下である層と、Ａｌ_xＧａ_1-xＮ（０＜ｘ≦０．３）からなる層とが積層されてなる動作層を備えるようにすることで、室温においては定電流駆動および定電圧駆動の双方で高い測定感度を有するとともに、高温でも定電流駆動によって室温と同程度の測定感度で使用できるホール素子が実現される。

＜第２の実施の形態＞
＜ホール素子の概要＞
第１の実施の形態において図２に例示しているホール素子１０は、ＲＩＥ法によって動作層２を十字形に形成する際に、動作層２の厚みよりも深くエッチングを行うことで基板１の一部も除去した場合のホール素子１０であるが、動作層２を十字形に形成する態様は、これに限られるものではない。本実施の形態においては、第1の実施の形態に係るホール素子とは異なる態様にて動作層を備えるホール素子について説明する。

図１３は、本発明の第２の実施の形態に係るホール素子２０の略中央部を通る断面についての断面図である。第２の実施の形態に係るホール素子２０は、平面視した場合にその中央部に十字形を有するように動作層２が形成されてなる点では第１の実施の形態に係るホール素子１０と同様であるが、十字形部分の高さが小さいという点が異なっている。このような構造のホール素子２０は、第１の実施の形態と同様に作製した積層構造体５の中央部に、フォトリソグラフィープロセスとＲＩＥ（反応性イオンエッチング）の手法を用いて、十字形部分を区画するエッチング領域のエッチング深さが動作層２の厚みよりも小さくなるように十字形を形成することで実現される。係るエッチング深さは、第２層２ｂの厚みよりも大きいことが前提ではあるが、数十ｎｍ程度に、例えば６０ｎｍとするのが好適である。ただし、本実施の形態に係るホール素子２０の場合、積層構造体５を作製するに際して、第１層２ａを、比抵抗が１×１０⁶Ωｃｍ以上（電子濃度が１×１０¹²／ｃｍ³以下）の高抵抗層として形成する。これにより、上述のように十字形部分を浅く形成してなるにも関わらず、動作層２においては該十字形部分以外における導通は抑制され、良好な測定感度が実現される。

例えば、第１層２ａとして電子濃度が５×１０¹¹／ｃｍ³であるＧａＮ層を２μｍの厚みに形成し、第２層２ｂとしてＡｌ_0.2Ｇａ_0.8Ｎ層を２５ｎｍの厚みに形成し、動作層２を形成する際のエッチング深さを６０ｎｍとして形成したホール素子２０の場合、磁束密度が５００Ｇの磁場中で、入力電流を２ｍＡに保った定電流駆動におけるホール電圧が約０．００６Ｖ、入力電圧を３Ｖに保った低電圧駆動におけるホール電圧が約０．０２４Ｖという結果が得られる。また、係るホール電圧を同じく磁束密度が５００Ｇの磁場中で、室温から８００℃まで加熱しつつ、入力電流を２ｍＡに保った定電流駆動を行ったところ、室温から８００℃までの温度変化率は０．０００５％／℃という結果が得られる。

係る結果は、ＧａＮからなり室温での比抵抗が１×１０⁶Ωｃｍ以上（電子濃度が１×１０¹²／ｃｍ³以下）である高抵抗層と、Ａｌ_xＧａ_1-xＮ（０＜ｘ≦０．３）からなる層との積層構造を有するように動作層を形成することで、動作層の十字形部分の高さが数十ｎｍ程度とごく小さい（該十字形部分を区画するエッチング領域の深さがごく浅い）場合であっても、室温においては定電流駆動および定電圧駆動の双方で高い測定感度を有するとともに、高温でも定電流駆動によって室温と同程度の測定感度で使用できるホール素子が実現される、ということを示すものである。また、エッチング深さが数十ｎｍ程度でよいということは、数μｍ程度の深さのエッチングを必要とする第１の実施の形態に係るホール素子１０を作製する場合に比して、素子作製に係る時間およびコストが低減されるということでもある。

＜高抵抗層の形成方法＞
次に、本実施の形態に係るホール素子２０の作製に用いる積層構造体５を得るにあたって、高抵抗層としての第１層２ａを形成する方法について説明する。ここでは、第１の実施の形態と同様にＭＯＣＶＤ法によって積層構造体５を得るものとする。係る場合、例えば特許文献３に開示されているような雰囲気制御の手法によって、第１層２ａを高抵抗層として形成することができる。具体的には、第１層２ａの形成に先立つ基板１の昇温時に窒素ガスを含むガスを流すようにするとともに、第１層２ａの形成時の少なくとも一時期に、III族原料用のキャリアガス（第１キャリアガス）とＶ族原料用のキャリアガス（第２キャリアガス）との少なくとも一方において、好ましくは双方において、それぞれのキャリアガス全体に対する窒素ガスの割合を３体積％以上となるようにする。これにより、電子濃度が１×１０¹²／ｃｍ³以下（比抵抗が１×１０⁶Ωｃｍ以上）という第１層２ａの形成が実現される。

なお、昇温時に供給される窒素ガスとしては、その後の第１層２ａおよび第２層２ｂの形成時に第１あるいは第２キャリアガスとして用いる窒素ガスを供給する態様であってよい。その際には、両方のキャリアガスの供給源から該窒素ガスを含むガスを供給する態様がより好ましい。

また、第１層２ａをより高抵抗なものとするためには、第１層２ａの形成初期段階（第１層２ａの形成厚みが５０ｎｍ程度以下の段階）が、上述の第１層２ａの形成時の少なくとも一時期と呼ばれる時期に含まれるようにするのが好ましい。

一方で、形成初期段階を過ぎた後の第１層２ａの形成時においては、第１キャリアガスと第２キャリアガスの少なくとも一方が、好ましくは双方が、実質的に水素のみを含むことが、やはり第１層２ａをより高抵抗なものとするうえで好ましい。ここで、実質的に水素のみを含むとは、それぞれのキャリアガス全体に対する水素ガスの割合が９９．９９ａｔ％以上であることを意味するものとする。

以上のような方法を用いることで、電子濃度が１×１０¹²／ｃｍ³以下に好適に制御された第１層２ａを含む積層構造体５を得ることができる。

なお、第１の実施の形態の場合と同様に、積層構造体５の形成は、第１層２ａ中の電子濃度の制御や、第２層２ｂの組成比の制御が可能である限りにおいて、ＭＯＣＶＤ法以外のエピタキシャル成長手法、例えばＭＢＥ、ＨＶＰＥ、ＬＰＥなどの気相成長法や液相成長法の中から適宜選択した手法によって行う態様であってもよいし、異なった成長法を組み合わせて行う態様であってもよい。

以上、説明したように、本実施の形態によれば、動作層の第１層を室温での比抵抗が１×１０⁶Ωｃｍ以上（電子濃度が１×１０¹²／ｃｍ³以下）である高抵抗のＧａＮ層にて形成することで、動作層の十字形を区画するエッチング領域の深さが数十ｎｍ程度とごく浅いにもかかわらず、第１の実施の形態に係るホール素子と同等の素子特性を有するホール素子が実現される。係るホール素子を形成する際の、動作層の十字形部分の形成に要するエッチング時間は、第１の実施の形態に係るホール素子の場合よりも十分に短くて済むので、第１の実施の形態に係るホール素子よりも、作製効率が高く、かつ作製コストが低減されたホール素子が実現される。

＜第３の実施の形態＞
上述の第２の実施の形態に係るホール素子２０を作製するために用いられる、第１層２ａの比抵抗が１×１０⁶Ωｃｍ以上（電子濃度が１×１０¹²／ｃｍ³以下）の高抵抗ＧａＮ層である積層構造体５は、良好なピンチオフ特性を示す高電子移動度トランジスタ（ＨＥＭＴ）を作製するにあたっても好適な条件を満たすものといえる。従って、このような積層構造体５を用いることにより、第２の実施の形態に示したホール素子と、ＨＥＭＴからなるＩＣ部を集積したホールＩＣの実現が可能となる。本実施の形態においては、係るホールＩＣについて説明する。

図１４は、本実施の形態に係るホールＩＣ１００の概念的構成を示す側面図である。図１５は、同じく本実施の形態に係るホールＩＣ１００の概念的構成を示す上面図である。なお、図１４および図１５に示すのは、あくまでそれぞれの図に基づく理解を容易にするために構成要素が配置されてなるホールＩＣ１００であって、それぞれの図は、必ずしも同一構造のホールＩＣ１００を異なる方向から図示したものではない。

ホールＩＣ１００は、概略的にみれば、ホール素子部１１０と、複数のＨＥＭＴ素子部１２０（図１４においては２つの場合、図１５においては５つの場合をそれぞれ例示）とを備える。ホール素子部１１０とＨＥＭＴ素子部１２０とは、共通の基板１０１を有し、動作層１０２も共通の組成を有するように構成されてなる。なお、基板１０１は、第２の実施の形態に係るホール素子１０の基板１と同様のものを用いる。

ホール素子部１１０は、当該部位のみに着目すれば、上述の第２の実施の形態に係るホール素子２０と同様の構成を有する部位である。すなわち、基板１０１の上に、第１層１０２ａと第２層１０２ｂとからなる動作層１０２が形成されてなり、さらに該動作層２０２の上には、２つの入力電極１０３ａ、１０３ｂと、２つの出力電極１０４ａ、１０４ｂが設けられてなる。そして、動作層１０２は、ホール素子部１１０を平面視した場合に十字形を有するように形成されてなる。なお、図１４においては図示を簡略化しているが、それぞれの電極は、第２の実施の形態に係るホール素子２０と同様に（つまりは第１の実施の形態に係るホール素子１０と同様に）、動作層２の十字形の各端部を被覆するように形成されてなるものとする。

係る構成を有するホール素子部１１０においては、第１層１０２ａと第２層１０２ｂとの間にヘテロ接合界面が形成されてなり、第１層１０２ａの該ヘテロ接合界面近傍に形成される二次元電子ガス領域がキャリアの移動領域となっている。第１層１０２ａは、第２の実施の形態に係るホール素子２０の第１層２ａと同様に比抵抗が１×１０⁶Ωｃｍ以上（電子濃度が１×１０¹²／ｃｍ³以下）のＧａＮからなる高抵抗層として形成されてなり、第２層１０２ｂは、Ａｌ_xＧａ_1-xＮ（０＜ｘ≦０．３）からなる層として形成されてなる。これにより、ホール素子部１１０においては、第２の実施の形態に係るホール素子２０と同様の測定感度が実現される。

一方、ＨＥＭＴ素子部１２０は、当該部位のみに着目すれば、いわゆるＨＥＭＴ素子としての構成を有してなる部位である。具体的には、基板１０１の上に、比抵抗が１×１０⁶Ωｃｍ以上（電子濃度が１×１０¹²／ｃｍ³以下）のＧａＮからなる高抵抗層として形成されてなる第１層１０２ａと、Ａｌ_xＧａ_1-xＮ（０＜ｘ≦０．３）からなる第２層１０２ｂとからなる動作層１０２が形成されてなることで、第１層１０２ａと第２層１０２ｂとの間にヘテロ接合界面が形成されてなり、さらに該動作層２０２の上には、ゲート電極１０５と、ソース電極１０６と、ドレイン電極１０７とが設けられてなる。これにより、第１層１０２ａの該ヘテロ接合界面近傍に形成される二次元電子ガス領域をキャリアの移動領域とするＨＥＭＴ素子構造が実現されてなる。

より具体的にいえば、ホールＩＣ１００に設けられる複数のＨＥＭＴ素子部１２０は、それぞれに異なる機能を有するように設けられる。例えば図１５に示す例であれば、ホールＩＣ１００には、それぞれがＨＥＭＴ素子部１２０からなる信号処理ＩＣ部１２０ａ、定電流バイアス生成回路部１２０ｂ、コンパレータ回路部１２０ｃ、オフセット補償回路部１２０ｄ、増幅回路部１２０ｅが設けられてなる。ただし、従来のホール素子に設けられているような、高温下で用いた場合の特性のずれを補償することを目的とする温度補償回路部は設けられていない。なお、各回路部における詳細な回路構成については公知の技術を適用可能であるので、ここでの説明は省略する。

また、定電流バイアス生成回路部１２０ｂとホール素子部１１０の入力電極１０３ａ、１０３ｂとの間、および、ホール素子部１１０の出力電極１０４ａ、１０４ｂと増幅回路部１２０ｅとの間は、図示を省略するＡｌ配線にて接続されてなる。これにより、ホールＩＣ１００は、デジタル信号を出力するモノリシックタイプのホールＩＣとして構成されてなる。

係る構成を有するホールＩＣ１００は、第２の実施の形態に係るホール素子１０の作製に用いる積層構造体５を形成するのと同様に、基板１０１の上に第１層１０２ａと第２層１０２ｂとをエピタキシャル形成したうえで、フォトリソグラフィープロセスとＲＩＥ法とによって素子分離部の役割を果たすとともに動作層１０２を十字形に形成するための溝部１０８を設け、その後、フォトリソグラフィープロセスとＥＢ蒸着とによってそれぞれの素子部に電極を形成することで実現される。ここで、第１層１０２ａは、第２の実施の形態に係るホール素子２０の第１層２ａと同様に比抵抗が１×１０⁶Ωｃｍ以上（電子濃度が１×１０¹²／ｃｍ³以下）のＧａＮからなる高抵抗層として形成されてなるため、溝部１０８の深さ（エッチング深さ）は、動作層２の厚みよりも小さくなるように形成することができる。具体的には、数十ｎｍ程度とするのが、例えば６０ｎｍとするのが好適である。また、ホール素子部１１０の入力電極１０３ａ、１０３ｂ、出力電極１０４ａ、１０４ｂ、および、ＨＥＭＴ素子部１２０のソース電極１０６、ドレイン電極１０７は、Ｔｉ／Ａｌ／Ｎｉ／Ａｕからなる多層電極として設けるのが好適な一例である。これらは、一度の処理において一括して形成することが可能である。ゲート電極１０５は、Ｎｉ／Ａｕからなる多層電極として設けるのが好適な一例である。

例えば、第１層１０２ａとして電子濃度が５×１０¹¹／ｃｍ³であるＧａＮ層を２μｍの厚みに形成し、第２層１０２ｂとしてＡｌ_0.2Ｇａ_0.8Ｎ層を２５ｎｍの厚みに形成し、溝部１０８の深さを６０ｎｍとして形成したホールＩＣ１００について、室温から４００℃まで加熱しつつ、high／low切り換え動作磁束密度の温度変化率を測定した場合には、−０．０１％／℃という結果が得られる。係る結果は、該ホールＩＣ１００が室温から少なくとも４００℃までの範囲においては、同一の測定感度で動作することを示すものである。

すなわち、本実施の形態によれば、ＧａＮからなり室温での比抵抗が１×１０⁶Ωｃｍ以上（電子濃度が１×１０¹²／ｃｍ³以下）である高抵抗層と、Ａｌ_xＧａ_1-xＮ（０＜ｘ≦０．３）からなる層との積層構造体に、素子分離部として機能するとともにホール素子の動作層の十字形部分を区画する溝部を設けることによって、共通の積層構造を有するホール素子部とＨＥＭＴからなるＩＣ部とを有するようにすることで、温度補償回路部を備えずとも、室温から高温までの間で安定して動作するホールＩＣが実現される。

＜第４の実施の形態＞
本実施の形態においては、半導体の磁気抵抗効果を利用して磁界を検出することができる磁気センサである磁気抵抗効果素子について説明する。

図１６は、本実施の形態に係る磁気抵抗効果素子２００の構成を示す断面模式図である。磁気抵抗効果素子２００は、基板２０１と、該基板２０１の上に形成された第１層２０２ａと第２層２０２ｂとからなる動作層２０２と、さらに該動作層２０２の表面に形成された２つの端子電極２０３ａ、２０３ｂと、これら２つの端子電極２０３ａ、２０３ｂの間に形成された多数の短絡電極２０４を備える。

係る磁気抵抗効果素子２００をその表面から裏面に向かう垂直な磁場中においた状態で、２つの端子電極２０３ａ、２０３ｂの間に生じる抵抗変化を測定することで、当該磁場の磁束密度を求めることができる。

基板２０１には、第１の実施の形態に係るホール素子１０の基板１と同じものを用いる。また、動作層２０２は、第１の実施の形態に係るホール素子１０の動作層２と同様に形成する。すなわち、第１層２０２ａをＧａＮからなり室温での電子濃度が１×１０¹⁶／ｃｍ³以下である層として形成し、第２層２０２ｂをＡｌ_xＧａ_1-xＮ（０＜ｘ≦０．３）からなる層として形成する。

また、端子電極２０３ａ、２０３ｂと、短絡電極２０４は、いずれも、Ｔｉ／Ａｌ／Ｎｉ／Ａｕからなる多層電極として設けるのが好適な一例である。これらは、フォトリソグラフィープロセスとＥＢ蒸着の手法を用いて設けることによって形成可能である。

動作層２０２を上述のように形成することは、すなわち、第１の実施の形態においてホール素子１０の形成に用いた積層構造体５を作製していることと同じである。従って、本実施の形態に係る磁気抵抗効果素子２００においても、第１の実施の形態に係るホール素子１０と同様に、動作層２０２においては第１層２０２ａと第２層２０２ｂとの間にヘテロ接合界面が形成されてなり、第２層２０２ｂにおいて該ヘテロ接合界面の近傍に形成される二次元電子ガス領域２０２ｇが、磁気抵抗効果素子２００におけるキャリアの移動領域となる。

ゆえに、磁気抵抗効果素子２００においても、二次元電子ガス領域２０２ｇはより薄く（より二次元的に）形成され、結果として、該二次元電子ガス領域２０２ｇにおけるキャリア移動度はより高められてなる。さらには、第２層２ｂと第１層２ａとの組成差が比較的小さいので、二次元電子ガス領域２０２ｇにおいては二次元電子ガスの生成が抑制され、結果として、キャリア濃度がより低減されてなる。

加えて、第１層２０２ａにおける室温での電子濃度が１×１０¹⁶／ｃｍ³以下であるようにすることによって、および、第２層２０２ｂをＡｌの混合比率が小さいＡｌＧａＮ層として形成することで二次元電子ガス領域２０２ｇにおける二次元電子ガスの生成が抑制されてなることによって、磁気抵抗効果素子２００は高い入出力抵抗を有するものとなっている。

磁気抵抗効果素子２００の動作層２０２に求められる要件は、第１あるいは第２の実施の形態に係るホール素子１０、２０の動作層２に求められる要件と同じであるので、動作層２０２が上述のようにホール素子１０、２０の動作層２と同様の特徴を有することによって、磁気抵抗効果素子２００においては高い測定感度が実現される。

例えば、ホール素子の場合と同様に、キャリア移動度をより高めることを目的として、第１層２０２ａと第２層２０２ｂとの間にＡｌＮ層を挿入するようにしてもよい。ＡｌＮ層は、０．７５ｎｍ〜１．５ｎｍ程度の厚みに形成されるのが好適である。

すなわち、本実施の形態に係る磁気抵抗効果素子は、第１あるいは第２の実施の形態に係るホール素子と同様に、高温でも良好な測定感度で使用することができるものとなっている。

（実施例１および比較例１）
実施例１として、第１の実施の形態に係るホール素子１０として、第１層２ａの電子濃度および第２層２ｂにおける全III族元素中のＡｌの組成比が異なる種々のホール素子を作製した。併せて、比較例１として、ホール素子１０と同様の構成を有するが、第１層２ａの電子濃度がホール素子１０よりも高いホール素子、および第２層２ｂにおける全III族元素中のＡｌの組成比がホール素子１０よりも高いホール素子も、いくつか作製した。

まず、基板１として面方位（０００１）である２インチ径サファイア単結晶基板を複数枚用意し、所定のＭＯＣＶＤ装置によって、それぞれに積層構造体５を作製した。ＭＯＣＶＤ装置においては、III族原料ガス供給系とＶ族原料ガス供給系とが個別に設けられてなり、III族原料ガスおよびＶ族原料ガスの双方をキャリアガスともども個別にサセプタ近傍まで供給できるようになっている。III族原料ガスとしてはＴＭＧおよびＴＭＡを用い、Ｖ族原料ガスとしてはＮＨ₃を用いた。キャリアガスとしては、水素ガスあるいは窒素ガスの一方または両方を適宜に用いた。

具体的には、まず、ＭＯＣＶＤ装置内のサセプタ上にそれぞれの単結晶基板を載置し、基板温度を１１００℃として２０分間の熱処理（サーマルクリーニング）を行った後、５００℃に降温して、ＧａＮからなる低温バッファ層を３０ｎｍの厚みに形成した。

バッファ層の形成後、基板温度が１０００℃となるまで加熱した後に、第１層２ａとしてのＧａＮ層を２μｍの厚みに形成し、引き続き第２層２ｂとしてのＡｌＧａＮ層を２５ｎｍの厚みに形成した。ＧａＮ層における室温での電子濃度は１×１０¹²／ｃｍ³〜５×１０¹⁷／ｃｍ³の範囲で設定した。ＡｌＧａＮ層におけるIII族元素中のＡｌの組成比ｘは０．１〜０．４の範囲で設定した。これにより、積層構造体５を得た。

図１７は、係る積層構造体５の形成に際しての、III族原料ガス供給系とＶ族原料ガス供給系とにおける供給ガスの種類とその流量とを一覧にして示す図である。なお、ＡｌＧａＮ層を形成する際のＴＭＡとＴＭＧとの供給流量比は、形成しようとするＡｌＧａＮ層におけるＡｌとＧａとの組成比に準じたものとした。

また、室温での電子濃度が１×１０¹⁵／ｃｍ³を下回るＧａＮ層の作製に際しては、第１層２ａの形成に先立つ基板１の昇温時に窒素ガスを含むガスを流すようにするとともに、第１層２ａの形成時に、キャリアガス全体における水素ガスと窒素ガスの比率を違えることによって、種々の電子濃度を実現した。具体的には、残留電子濃度がより低いＧａＮ層となるように、キャリアガス全体に対する窒素ガスの割合を０．１体積％、２体積％、１０体積％と違えることにより作製した。

一方、電子濃度が１×１０¹⁵／ｃｍ³以上のＧａＮ層の作製は、ＧａＮ層へのＳｉドープにより行った。具体的には、ＭＯＣＶＤによるＧａＮ層の形成時に、ＳｉＨ₄ガスを、所望される電子濃度に対応するドープ量となるように流量を制御しつつ導入することによって行った。具体的には、形成しようとするｎ型ＧａＮ層におけるＳｉとＧａとの組成比に準じたガス流量とした。電子濃度が１×１０¹⁵／ｃｍ³程度のＧａＮ層については、ＳｉＨ₄ガスを導入しないで作製した。

なお、ＧａＮ層の電子濃度と比抵抗については、ＡｌＧａＮ層を形成しないほかは同様の手法で作製した試料を用いて評価した。

積層構造体５が得られると、フォトリソグラフィープロセスとＲＩＥ法とによって、幅５０μｍで長さ２００μｍの２本のラインが中央で直交したような十字形が形成されるように、積層構造体５の表面を２μｍ以上の深さにエッチング加工した。

続いてフォトリソグラフィープロセスとＥＢ蒸着により、十字形の各先端部分に、Ｔｉ／Ａｌ／Ｎｉ／Ａｕからなる（膜厚は順に２５／７５／１５／１００ｎｍ）金属パターンを１００μｍ角の大きさに形成した後、赤外線急速加熱炉で温度８５０℃、３０秒間の合金化処理を行うことによって入力電極３ａ、３ｂ、出力電極４ａ、４ｂを形成した。以上によって、ホール素子が得られた。

係るホール素子について特性評価を可能とすべく、ＣＶＤ法とフォトリソグラフィープロセスとを用いて、表面に窒化シリコンのパッシベーション膜を形成後、各電極部にコンタクトホールを開け、ワイアボンディングを行った。

係る状態で、ホール素子の電気特性の評価を行った。具体的には、磁束密度５００Ｇａｕｓｓの磁場中で、２ｍＡの定駆動電流または３Ｖの定駆動電圧を印加した状態にて、ホール電圧を測定した。係る評価の結果を示したのが、上述の図４および図５である。

図４に示すように、第１層２ａにおける電子濃度が高いほど、かつ、第２層２ｂにおける全III族元素中のＡｌの組成比が小さいほど、高いホール電圧が得られた。また、図５に示すように、第１層２ａにおける電子濃度が１×１０¹⁶／ｃｍ³以下の場合には、第２層２ｂにおける全III族元素中のＡｌの組成比が０．３以下であれば高いホール電圧が得られた。

また、室温から８００℃まで加熱しつつ、定電流駆動動作におけるホール電圧の温度に対する変化率について併せて評価を行った。係る評価の結果を示したのが、上述の図６ないし図１１である。

図６ないし図１１に示すように、第２層２ｂの組成が同じ場合、第１層２ａの電子濃度が１×１０¹⁶／ｃｍ³以下であれば、ホール電圧は、少なくとも８００℃までは略一定（温度変化率が−０．０１〜０％／℃）に保たれることがわかった。

すなわち、実施例１および比較例１によって、ＧａＮからなる第１層２ａの電子濃度を１×１０¹⁶／ｃｍ³以下とするとともに、第２層２ｂにおける全III族元素中のＡｌの組成比を０．３以下とすることで、室温で定電流駆動および定電圧駆動のいずれにおいても高い測定感度で測定を行えるとともに、室温から８００℃までの温度範囲において安定した定電流駆動動作が可能なホール素子が実現されることが確認された。

（実施例２）
本実施例では、第２の実施の形態に係るホール素子２０を形成した。なお、第１層２ａとしてのＧａＮ層中の電子濃度は５×１０¹¹／ｃｍ³とした。第２層２ｂとしてはＡｌ_0.2Ｇａ_0.8Ｎ層を形成した。また、動作層２を十字形に形成する際のエッチング深さは６０ｎｍとした。その他は、実施例１と同様の手順とした。

作製したホール素子について、実施例１と同様に、特性を評価した。具体的には、磁束密度５００Ｇａｕｓｓの磁場中で、２ｍＡの定駆動電流または３Ｖの定駆動電圧を印加した状態にて、ホール電圧を測定した。前者の結果は６．１１９ｍＶであり、後者の結果は２３．８８ｍＶであった。これらの値は、実施例１において作製したＡｌＧａＮ層の組成が同じホール素子についてのそれぞれの値とほぼ同じであった。

また、室温から８００℃まで加熱しつつ、定電流駆動動作におけるホール電圧の温度に対する変化率についても評価を行った。その結果は、０．０００５％／℃であった。すなわち、実施例１にて作製したホール素子と同様に、ホール電圧は、少なくとも８００℃までは略一定に保たれることがわかった。

係る結果は、動作層２の十字形を形成する際のエッチング深さを、実施例１に比してきわめて浅くしたホール素子においても、実施例１のホール素子と同様の測定感度が得られることを示している。

（実施例３）
本実施例においては、第３の実施の形態に係るモノリシックタイプのホールＩＣ１００を作製した。なお、その際には、ホール素子部１１０が実施例２に係るホール素子と同様の構成を有するようにした。ＨＥＭＴ素子部１２０としては、信号処理ＩＣ部１２０ａ、定電流バイアス生成回路部１２０ｂ、コンパレータ回路部１２０ｃ、オフセット補償回路部１２０ｄ、増幅回路部１２０ｅを形成した。

具体的には、まず、基板１０１として面方位（０００１）である２インチ径サファイア基板を用い、第１層としてのＧａＮ層と第２層としてのＡｌ_0.2Ｇａ_0.8Ｎ層とを実施例２と同様に形成した。

その後、フォトリソグラフィープロセスとＲＩＥ法とによって溝部１０８を６０ｎｍの深さに形成することで、素子分離部を設けると共に動作層１０２を平面視十字形に形成した。

引き続き、フォトリソグラフィープロセスとＥＢ蒸着法とによって、ホール素子部１１０の入力電極１０３ａ、１０３ｂ、出力電極１０４ａ、１０４ｂの配置位置と、ＨＥＭＴ素子部１２０のソース電極１０６、ドレイン電極１０７の配置位置に、Ｔｉ／Ａｌ／Ｎｉ／Ａｕ（膜厚は順に２５／７５／１５／１００ｎｍ）からなる金属パターンを形成した後、赤外線急速加熱炉で温度８５０℃、３０秒間の合金化処理を行うことによって各電極を形成した。

さらに、フォトリソグラフィープロセスとＥＢ蒸着法によって、ＨＥＭＴ素子部１２０のゲート電極１０５の配置位置に、Ｎｉ／Ａｕ（膜厚は順に３０／１００ｎｍ）からなる金属パターンを形成することによって、ゲート電極１０５を形成した。

その後、定電流バイアス生成回路部１２０ｂとホール素子部１１０の入力電極１０３ａ、１０３ｂとの間、および、ホール素子部１１０の出力電極１０４ａ、１０４ｂと増幅回路部１２０ｅとの間を、図示を省略するＡｌ配線にて接続した。これにより、ホールＩＣ１００が得られた。

得られたホールＩＣ１００について、室温から４００℃の範囲で、ｈｉｇｈ／ｌｏｗ切り換え動作磁束密度の温度に対する変化率を測定した。その結果、−０．０１％／℃という値が得られた。係る結果は、温度補償回路部を備えずとも、室温から少なくとも４００℃までの範囲においては、同一の測定感度で動作するホールＩＣが得られたことを示している。

第１の実施の形態に係るホール素子１０の上面図である。 図１のＡ−Ｂ断面におけるホール素子１０の断面図である。 ホール素子１０の形成に用いる積層構造体５の断面模式図である。 動作層２の構成に基づく効果を示すための図である。 動作層２の構成に基づく効果を示すための図である。 動作層２の構成と、温度環境の変化との関係を示すための図である。 動作層２の構成と、温度環境の変化との関係を示すための図である。 動作層２の構成と、温度環境の変化との関係を示すための図である。 動作層２の構成と、温度環境の変化との関係を示すための図である。 動作層２の構成と、温度環境の変化との関係を示すための図である。 動作層２の構成と、温度環境の変化との関係を示すための図である。 積層構造体１５の断面模式図である。 第２の実施の形態に係るホール素子２０の略中央部を通る断面についての断面図である。 第３の実施の形態に係るホールＩＣ１００の概念的構成を示す側面図である。 第３の実施の形態に係るホールＩＣ１００の概念的構成を示す上面図である。 第４の実施の形態に係る磁気抵抗効果素子２００の構成を示す断面模式図である。 実施例１における積層構造体５の形成に際しての、III族原料ガス供給系とＶ族原料ガス供給系とにおける供給ガスの種類とその流量とを一覧にして示す図である。

符号の説明

１、１０１ 基板
２、１０２、２０２ 動作層
２ａ、１０２ａ、２０２ａ （動作層の）第１層
２ｂ、１０２ｂ、２０２ｂ （動作層の）第２層
２ｇ、２０２ｇ 二次元電子ガス領域
３ａ、３ｂ、１０３ａ、１０３ｂ 入力電極
４ａ、４ｂ、１０４ａ、１０４ｂ 出力電極
５、１５ 積層構造体
１０、２０ ホール素子
１００ ホールＩＣ
１０５ ゲート電極
１０６ ソース電極
１０７ ドレイン電極
１０８ 溝部
１１０ ホール素子部
１２０ ＨＥＭＴ素子部
１２０ａ 信号処理ＩＣ部
１２０ｂ 定電流バイアス生成回路部
１２０ｃ コンパレータ回路部
１２０ｄ オフセット補償回路部
１２０ｅ 増幅回路部
２００ 磁気抵抗効果素子
２０３ａ、２０３ｂ 端子電極
２０４ 短絡電極

Claims (16)

1. 動作層にＧａＮ層とＡｌＧａＮ層とのヘテロ接合構造を有する磁気センサであって、
   前記ＧａＮ層の電子濃度が１×１０¹⁶／ｃｍ³以下であり、
   前記ＡｌＧａＮ層が、Ａｌ_xＧａ_1-xＮ（０＜ｘ≦０．３）によって形成されてなる、
   ことを特徴とする磁気センサ。
2. 請求項１に記載の磁気センサであって平面視において前記動作層の互いに対向する第１の端部のそれぞれに入力電極を備えるとともに、前記第１の端部同士を結ぶ方向と略直交する方向において互いに対向する第２の端部のそれぞれに出力電極を備えたものである、
   ことを特徴とするホール素子。
3. 請求項２に記載のホール素子であって、
   前記動作層が平面視において略十字形をなす十字形部分を有しており、前記十字形部分の互いに対向する２つの先端部のそれぞれに前記入力電極を備えるとともに、前記第１の先端部と異なる２つの先端部のそれぞれに前記出力電極を備える、
   ことを特徴とするホール素子。
4. 請求項２または請求項３に記載のホール素子であって、
   前記ＧａＮ層の比抵抗が１×１０⁶Ωｃｍ以上である、
   ことを特徴とするホール素子。
5. 請求項２または請求項３に記載のホール素子であって、
   前記ＧａＮ層の電子濃度が１×１０¹²／ｃｍ³以下である、
   ことを特徴とするホール素子。
6. 請求項４または請求項５に記載のホール素子であって、
   前記十字形部分の高さが前記ＡｌＧａＮ層の厚みよりも大きくかつ前記動作層全体の厚みよりも小さい、
   ことを特徴とするホール素子。
7. 請求項２ないし請求項６のいずれかに記載のホール素子であって、
   前記ＡｌＧａＮ層と前記ＧａＮ層の接合界面に０．７５ｎｍ〜１．５ｎｍの厚みのＡｌＮ層が挿入されてなることを特徴とするホール素子。
8. 請求項４ないし請求項６のいずれかに記載のホール素子、
   を備えるホールＩＣであって、
   前記ホール素子においては前記ＧａＮ層が所定の基板の上に形成されてなり、
   前記所定の基板上にＨＥＭＴを含む制御回路が形成されてなる、
   ことを特徴とするホールＩＣ。
9. 請求項１に記載の磁気センサであって前記動作層の表面の対向する端部のそれぞれに端子電極を備えるとともに、前記端子電極の間に複数の短絡電極を備えたものである、
   ことを特徴とする磁気抵抗効果素子。
10. 請求項９に記載の磁気抵抗効果素子であって、
    前記ＡｌＧａＮ層と前記ＧａＮ層の接合界面に０．７５ｎｍ〜１．５ｎｍの厚みのＡｌＮ層が挿入されてなることを特徴とする磁気抵抗効果素子。
11. ホール素子の作製方法であって、
    所定の基板の上に電子濃度が１×１０¹⁶／ｃｍ³以下のＧａＮ層をエピタキシャル形成するＧａＮ層形成工程と、
    前記ＧａＮ層の上に、Ａｌ_xＧａ_1-xＮ（０＜ｘ≦０．３）からなるＡｌＧａＮ層をエピタキシャル形成するＡｌＧａＮ層形成工程と、
    によって、前記ＧａＮ層と前記ＡｌＧａＮ層とのヘテロ接合構造を形成する動作層を積層形成する動作層形成工程と、
    平面視において前記動作層の互いに対向する第１の端部のそれぞれに入力電極を形成するとともに、前記第１の端部同士を結ぶ方向と略直交する方向において互いに対向する第２の端部のそれぞれに出力電極を形成する電極形成工程と、
    を備えることを特徴とするホール素子の作製方法。
12. 請求項１１に記載のホール素子の作製方法であって、
    前記動作層形成工程が、
    前記動作層の一部を除去することによって前記動作層に平面視において略十字形をなす十字形部分を形成する除去工程、
    をさらに備え、
    前記電極形成工程においては、
    前記十字形部分の互いに対向する２つの先端部のそれぞれに前記入力電極を形成するとともに、前記第１の先端部と異なる２つの先端部のそれぞれに前記出力電極を形成する、
    ことを特徴とするホール素子の作製方法。
13. 請求項１２記載のホール素子の作製方法であって、
    前記ＧａＮ層形成工程においては、比抵抗が１×１０⁶Ωｃｍ以上であるか、電子濃度が１×１０¹²／ｃｍ³以下であるように前記ＧａＮ層を形成し、
    前記除去工程においては、前記十字形部分の高さが前記ＡｌＧａＮの厚みより大きくかつ前記動作層全体の厚みよりも小さくなるように前記十字形部分を形成する、
    こと特徴とするホール素子の作製方法。
14. 請求項１１ないし請求項１３のいずれかに記載のホール素子の作製方法であって、
    前記動作層形成工程において、前記ＡｌＧａＮ層形成工程と前記ＧａＮ層形成工程の間に、
    ０．７５ｎｍ〜１．５ｎｍの厚みのＡｌＮ層を形成するＡｌＮ層形成工程、
    をさらに備えることを特徴とするホール素子の作製方法。
15. 磁気抵抗効果素子の作製方法であって、
    所定の基板の上に電子濃度が１×１０¹⁶／ｃｍ³以下のＧａＮ層をエピタキシャル形成するＧａＮ層形成工程と、
    前記ＧａＮ層の上に、Ａｌ_xＧａ_1-xＮ（０＜ｘ≦０．３）からなるＡｌＧａＮ層をエピタキシャル形成するＡｌＧａＮ層形成工程と、
    によって、前記ＧａＮ層と前記ＡｌＧａＮ層とのヘテロ接合構造を形成する動作層を積層形成する動作層形成工程と、
    前記動作層の表面の対向する端部のそれぞれに端子電極を形成するとともに前記端子電極の間に複数の短絡電極を形成する電極形成工程と、
    を備えることを特徴とする磁気抵抗効果素子の作製方法。
16. 請求項１５に記載の磁気抵抗効果素子の作製方法であって、
    前記動作層形成工程において、前記ＡｌＧａＮ層形成工程と前記ＧａＮ層形成工程の間に、
    ０．７５ｎｍ〜１．５ｎｍの厚みのＡｌＮ層を形成するＡｌＮ層形成工程、
    をさらに備えることを特徴とする磁気抵抗効果素子の作製方法。

Images