JP2001291714A - 絶縁膜の形成方法 - Google Patents

絶縁膜の形成方法

Info

Publication number
JP2001291714A
JP2001291714A JP2000106282A JP2000106282A JP2001291714A JP 2001291714 A JP2001291714 A JP 2001291714A JP 2000106282 A JP2000106282 A JP 2000106282A JP 2000106282 A JP2000106282 A JP 2000106282A JP 2001291714 A JP2001291714 A JP 2001291714A
Authority
JP
Japan
Prior art keywords
thin film
group iii
insulating film
nitride thin
iii nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000106282A
Other languages
English (en)
Other versions
JP4421065B2 (ja
Inventor
Saburo Shimizu
三郎 清水
Saki Sonoda
早紀 園田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Priority to JP2000106282A priority Critical patent/JP4421065B2/ja
Publication of JP2001291714A publication Critical patent/JP2001291714A/ja
Application granted granted Critical
Publication of JP4421065B2 publication Critical patent/JP4421065B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Hall/Mr Elements (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

(57)【要約】 【課題】欠陥のないIII族窒化物薄膜/絶縁膜を形成す
る。 【解決手段】III族窒化物薄膜52を成長させた後、ド
ーパントの分子線を停止させ、代わりに雰囲気中に炭化
水素ガスを導入し、炭素が添加されたIII族窒化物薄膜
から成る絶縁膜53を形成する。更に、炭化水素ガスの
導入を停止し、III族元素を含む分子線と共にドーパン
トとなる分子線を発生し、絶縁膜53表面にIII族窒化
物薄膜54を形成する。絶縁膜53がIII族窒化物薄膜
の構造であるので、絶縁膜53とIII族窒化物薄膜5
2、54の界面が乱れず、欠陥が生じない。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、高周波デバイ
ス、ハイパワーデバイスあるいはスピントンネル効果デ
バイス等のIII族窒化物を含むデバイスを作製する際
に、高品質な絶縁膜を形成する技術に関するものであ
る。
【0002】
【従来の技術】従来、金属−絶縁物−半導体(MIS)構造
など、半導体と絶縁物の積層構造が用いられているデバ
イスの絶縁膜は、プラズマCVD法、熱酸化法、あるい
は反応性スパッタ法等によって形成されたSiOx膜やSiNx
膜などが用いられている。
【0003】しかし、これらの方法で絶縁膜を半導体上
に成長させる場合には、半導体の結晶方位と絶縁膜の結
晶方位との差によって、平滑な絶縁膜を得ることが困難
である。
【0004】また、熱酸化法で形成する場合には、半導
体と絶縁膜の界面で十分に酸化が起こらなかったり、逆
に半導体中まで酸化が進行し、いずれの場合でも半導体
−絶縁膜の急峻な界面が得られないという問題がある。
【0005】更に、半導体の熱膨張率と絶縁膜の熱膨張
率の違いにより、半導体−絶縁膜界面にストレスがかか
り、半導体基板中や絶縁膜中に結晶欠陥やクラックが生
じてしまう。このような結晶欠陥やクラックは、素子の
電気的特性を悪化させてしまう。
【0006】また、上記のような熱膨張率の違いによ
り、基板全体が反った場合には、素子の作製工程中のエ
ッチングや電極形成などの微細加工工程の精度を低下さ
せ、素子特性を悪くしたり、素子の劣化を引き起こした
りする。
【0007】これらの問題は、高速、高周波、高耐圧、
耐環境デバイスとして注目されているIII族窒化物半導
体を構成要素とするIII族窒化物半導体デバイスにおい
ても同様に生じうるものである。
【0008】特に、GaNは、Mn、Feなどの磁性金
属不純物を添加することによって、希薄磁性半導体とな
ることが最近の研究で明らかとなり、MRAMなど、ス
ピントンネル効果素子材料として注目を集めているが、
このスピントンネル効果素子においても、磁性体薄膜と
絶縁層の間に上記のような問題が起こっている。
【0009】
【発明が解決しようとする課題】本発明は、窒化物半導
体デバイス、スピントンネル効果素子などにおける、窒
化物半導体薄膜と絶縁層の接合部の欠陥などが起こすこ
れらの問題を解決するもので、しかも、非常に容易に絶
縁層の形成を行うことを目的としている。
【0010】
【課題を解決するための手段】請求項1記載の発明は、
III族窒化物薄膜のエピタキシャル成長中の雰囲気に炭
化水素ガスを導入し、炭素が添加されたIII族窒化物薄
膜から成る絶縁膜を形成する絶縁膜の形成方法である。
請求項2記載の発明は、請求項1記載の絶縁膜の形成方
法であって、前記絶縁膜は、分子線エピタキシャル法に
よって成長させる絶縁膜の形成方法である。請求項3記
載の発明は、請求項1又は請求項2記載の絶縁膜の形成
方法であって、前記絶縁膜は、III族窒化物薄膜をエピ
タキシャル形成した後、前記エピタキシャル形成の雰囲
気中に前記炭化水素ガスを導入し、前記III族窒化物薄
膜上に成長させる絶縁膜の形成方法である。請求項4記
載の発明は、III族窒化物薄膜と、該III族窒化物薄膜表
面に、前記III族窒化物薄膜を構成するのと同じIII族元
素と窒素とを主成分とし、炭素が添加されて成る絶縁膜
が形成された二層構造の積層膜である。請求項5記載の
発明は、請求項4記載の絶縁膜表面に、前記絶縁膜を構
成するのと同じIII族元素と窒素とを主成分とするIII族
窒化物薄膜が形成された三層構造の積層膜である。請求
項6記載の発明は、請求項4又は請求項5のいずれか1
項記載の積層膜であって、前記III族元素はGaである
積層膜である。請求項7記載の発明は、請求項4又は請
求項5のいずれか1項記載の積層膜であって、前記III
族元素はGaとAlである積層膜である。
【0011】本発明は上記のように構成されており、絶
縁膜が、炭素が添加されたIII族窒化物薄膜で構成され
ている。この絶縁膜は、下層のIII族窒化物薄膜と同じ
結晶構造であるから界面における結晶の乱れがなく、絶
縁膜中に欠陥が生じることがない。
【0012】更に、その絶縁膜上にIII族窒化物薄膜を
成長させる場合でも、そのIII族窒化物薄膜と絶縁膜の
界面にも乱れがないから、III族窒化物薄膜中に欠陥が
生じることがない。
【0013】下層のIII族窒化物薄膜を分子線エピタキ
シャル成長法で形成した後、ドーパントの分子線の照射
を停止し、代わりにエピタキシャル成長の雰囲気中に炭
化水素ガスを導入すると、III族窒化物薄膜中に炭素を
含有させることができる。導入した炭化水素ガスはプラ
ズマ化する場合も本発明に含まれる。
【0014】更に、絶縁膜表面にIII族窒化物薄膜を成
長させる場合、炭化水素ガスの導入を停止すると共に、
必要に応じてドーパントとなる分子線を照射すればよ
い。
【0015】なお、本発明のIII族窒化物薄膜を構成さ
せるIII族元素は、長周期型元素周期表のIIIb属に属す
る元素、即ち、Al、Ga、Inのいずれかの元素であ
る。
【0016】
【発明の実施の形態】本発明は、エピタキシャル法で成
長させた窒化物半導体薄膜上に絶縁膜を形成する場合
に、絶縁層として炭化水素ガスを炭素源とし、プラズマ
を用いたMBE法により成長させた炭素添加III族窒化
物エピタキシャル膜を用いる。
【0017】III族窒化物、すなわちAlN、GaN、
InNあるいはこれらの混晶であるIII属窒化物薄膜
は、エピタキシャル法により、サファイア基板や炭化珪
素等の基板上に成長させている。この場合、たとえばM
gを添加しながらエピタキシャル成長をさせると、得ら
れるIII族窒化物薄膜はP型の半導体薄膜になり、Si
を添加するとN型の半導体薄膜になる。
【0018】これらの半導体薄膜を所望の厚さまで成長
させた後、半導体薄膜の材料ガスにメタンを添加し、エ
ピタキシャル成長を行うと、炭素添加III族窒化物薄膜
から成る絶縁膜が形成される。炭素添加III族窒化物薄
膜は比抵抗105(Ω・cm)以上の高抵抗膜であり、Ga
N系エピタキシャル膜から成る絶縁体/半導体積層構造
を形成することができる。
【0019】以上のようにして形成された絶縁体/半導
体積層構造においては、絶縁膜と半導体薄膜が同じ結晶
構造をもち、かつ格子定数が近いため、従来のSi
x、あるいはSiOxを用いた場合と比較して接合界面
は非常に良好なものとなる。
【0020】また、以上のような絶縁体/半導体積層構
造の絶縁体薄膜上に、更にIII族窒化物薄膜をエピタキ
シャル成長させると、半導体/絶縁体/半導体積層構造
が得られる。
【0021】例えばスピントンネル効果素子を作製する
場合においては、GaN薄膜をエピタキシャル成長させ
る際に、Mn、Fe又はNiを導入し、強磁性のIII族
窒化物薄膜(半導体薄膜)を形成した後、このIII族窒化
物薄膜上に炭素添加AlxGa1-xN(X<0.1)エピタキシャル
膜を約3nm成長させて絶縁膜とし、さらにその絶縁膜
上に、強磁性半導体エピタキシャル膜から成るIII族窒
化物薄膜を成長させれば良い。この場合も、GaN系エ
ピタキシャル膜から成る半導体/絶縁体/半導体積層構
造であるため、良好な接合界面が得られ、約3nm程度
の高品質・極薄絶縁層を得ることができる。
【0022】
【実施例】<MISFET>図1により、MISFET
をMBE法により作製する際の実施例を示す。図3の符
号6は、本発明に用いることができる分子線エピタキシ
ャル装置を示している。
【0023】この分子線エピタキシャル装置6は、成長
室60を有している。成長室60の壁面には、第1〜第
3の分子線蒸発源61〜63と、プラズマ源65とが設
けられている。
【0024】第1〜第3の分子線蒸発源61〜63内に
は、それぞれ第1〜第3の半導体材料71〜73が配置
されている。また、プラズマ源65には、ガス導入系6
6が接続されており、所望のガスをプラズマ源65内に
導入できるように構成されている。
【0025】図1(a)の符号10は、サファイア(00
01)から成る絶縁基板であり、この絶縁基板10を分
子線エピタキシャル装置6内に搬入し、真空雰囲気中で
ヒータ69によって加熱する。
【0026】先ず、第1の分子線蒸発源61内からGa
分子線を発生させると共に、アンモニアガスあるいはプ
ラズマ源65内からの窒素プラズマを用いて、650℃
〜800℃の成長温度で、絶縁基板10表面にGaN
(0001)バッファ層を約2μmエピタキシャル成長さ
せ、第1のIII族窒化物薄膜11を形成する(図1
(b))。
【0027】さらにノンドープGaN層約30nm成長
させ、第1のIII族窒化物薄膜11上に第2のIII族窒化
物薄膜12を形成する。この第2のIII族窒化物薄膜1
2はチャンネル層として機能する(図1(c))。
【0028】次に、第1の分子線蒸発源61からの分子
線を供給したまま、第2及び第3の分子線蒸発源62、
63からそれぞれAl分子線、Si分子線を発生させ、
第2のIII族窒化物薄膜12表面に、成長温度約800
℃で2×1018/cm3の濃度でSiドープされたAlxG
a1-xN(X<0.1)層を約3nmの膜厚に成長させる。このA
xGa1-xN(X<0.1)から成る第3のIII族窒化物薄膜13
は電子供給層として機能する(図1(d))。
【0029】次に、第2、第3の分子線蒸発源62、6
3からのAlおよびSiの分子線を停止すると共に、プ
ラズマ源65内に、窒素ガス共にメタンガス等の炭化水
素ガスを導入し、窒素ガスプラズマと炭化水素ガスプラ
ズマが混合されたプラズマを生成すると、第3のIII族
窒化物薄膜13表面に、炭素がドープされたGaNから
成る絶縁膜15が形成される(図1(e))。この絶縁膜1
5は約3nmの厚みに成長させる。
【0030】この場合のプラズマの生成法としてはEC
R、或いはRFのどちらを用いても良い。また、プラズ
マ源65内に導入するのではなく、成長室60に直結さ
れたガス導入系67から、成長室60内に直接炭化水素
ガスを導入し、炭素がドープされたGaNから成る絶縁
膜を形成してもよい。この場合、導入した炭化水素ガス
は、成長室60内でプラズマ化し、炭素ガスプラズマを
発生させてもよい。
【0031】次に、第3のIII族窒化物薄膜13表面を
部分的に露出させ、その表面にソース、ドレイン電極2
1、22を形成すると共に、絶縁膜15表面にドレイン
電極23を形成すると、MISFET構造の半導体素子
19ができあがる。
【0032】
【実施例】<MRAMセル構造>MRAM(Magnelic Ra
ndam Access Memory)は磁気効果素子を用いた不揮発性
固体磁気メモリであり、二層の強磁性体間に、絶縁体層
を挟み込んだ構造である。強磁性体間に電圧を印加し、
絶縁体層にトンネル電流を流すと、トンネル電流の大き
さが上下の強磁性層の磁化の向きによって変化する現
象、即ち、トンネル磁気抵抗(TMR)効果を利用する。
【0033】図2(a)の符号50は、サファイア(00
01)から成る絶縁基板であり、その上に、図3に示し
たような分子線エピタキシャル装置を用い、MBE法に
よってGaNから成る第1のIII族窒化物薄膜(GaNバ
ッファ層)51を成長させる(図2(b))。このときGa
は固体蒸発源から供給し、窒素源としては窒素プラズ
マ、あるいはアンモニアを用いる。窒素プラズマ源はE
CRでもRFでも良い。
【0034】第1のIII族窒化物薄膜51が約500n
m程度まで成長し、充分平滑な表面になったところで、
MnがドープされたGaNから成る第2のIII族窒化物
薄膜52(下部強磁性体膜GaN:Mn)を成長させる
(同図(c))。このとき、GaとMnは固体蒸発源から供
給し、窒素源としては窒素プラズマを用いる。
【0035】第2のIII族窒化物薄膜52が10nm成
長したところで、その表面へのMnの供給を停止すると
ともにメタンの供給を開始すると、炭素がドープされた
GaN膜から成る絶縁膜53が成長する(同図(d))。メ
タンは、プラズマで励起して供給しても、た直接成長膜
上へ供給しても良い。
【0036】この絶縁膜53を1nm〜3nmの厚みに
成長させた後、メタンの供給を停止し、再びMnの供給
を開始すると、MnがドープされたGaNから成る第3
のIII族窒化物薄膜54(上部強磁性体膜GaN:Mn)
が成長する(同図(e))。
【0037】第3のIII族窒化物薄膜54が約10nm
成長したところで成長を終了させ、次に、第2のIII族
窒化物薄膜52を部分的に露出させ、この表面に下部電
極61を形成すると共に、第3のIII族窒化物薄膜54
表面に上部電極62を形成すると、MRAM素子59が
得られる(同図(f))。
【0038】なお、以上説明したMISFET構造の半
導体素子19とMRAM素子59の製造は、1台の分子
線エピタキシャル装置6内で行ったが、製造途中の基板
を移動させ、各III族窒化物薄膜や絶縁膜は、異なる分
子線エピタキシャル装置内で形成してもよい。
【0039】
【発明の効果】この発明は、絶縁体−半導体積層構造
を、同じ結晶構造をもち、かつ格子定数の近いGaN系
エピタキシャル膜で作製するため、従来のSiNx、S
iOxを用いた場合よりも界面順位密度の低い良好な接
合界面を持つ高品質・極薄絶縁膜を形成することを可能
とする。
【図面の簡単な説明】
【図1】(a)〜(f):MISFET構造の半導体素子の
製造工程を説明するための図
【図2】(a)〜(f):MRAM素子の製造工程を説明す
るための図
【図3】本発明に用いることができる分子線エピタキシ
ャル装置の一例を説明するための図
【符号の説明】
13、52、54……III族窒化物薄膜 15、53……絶縁膜
フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 27/12 H01L 27/12 S 5F103 D 5F110 29/78 43/08 Z 29/786 29/78 301B 29/80 301G 43/08 615 617T 618B 29/80 Z Fターム(参考) 4G077 AA03 BE11 BE15 DA09 DA15 EB01 ED06 EF03 HA06 SC02 SC12 5F040 DA01 DA21 EB11 EB12 ED03 5F058 BA20 BB01 BC08 BC10 BE10 BF20 BH20 BJ10 5F083 FZ10 HA10 PR22 5F102 GD10 GJ10 GK04 GL04 GM04 GQ01 HC01 HC07 5F103 AA04 BB08 DD01 DD02 GG01 HH04 JJ01 JJ03 KK01 KK10 LL20 PP14 PP18 RR06 5F110 AA12 AA26 CC01 DD04 FF01 FF27 GG04 GG12 GG42

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】III族窒化物薄膜のエピタキシャル成長中
    の雰囲気に炭化水素ガスを導入し、炭素が添加されたII
    I族窒化物薄膜から成る絶縁膜を形成する絶縁膜の形成
    方法。
  2. 【請求項2】前記絶縁膜は、分子線エピタキシャル法に
    よって成長させる請求項1記載の絶縁膜の形成方法。
  3. 【請求項3】請求項1又は請求項2記載の絶縁膜の形成
    方法であって、前記絶縁膜は、III族窒化物薄膜をエピ
    タキシャル形成した後、前記エピタキシャル形成の雰囲
    気中に前記炭化水素ガスを導入し、前記III族窒化物薄
    膜上に成長させる絶縁膜の形成方法。
  4. 【請求項4】III族窒化物薄膜と、該III族窒化物薄膜表
    面に、前記III族窒化物薄膜を構成するのと同じIII族元
    素と窒素とを主成分とし、炭素が添加されて成る絶縁膜
    が形成された二層構造の積層膜。
  5. 【請求項5】請求項4記載の絶縁膜表面に、前記絶縁膜
    を構成するのと同じIII族元素と窒素とを主成分とするI
    II族窒化物薄膜が形成された三層構造の積層膜。
  6. 【請求項6】前記III族元素はGaである請求項4又は
    請求項5のいずれか1項記載の積層膜。
  7. 【請求項7】前記III族元素は、GaとAlである請求
    項4又は請求項5のいずれか1項記載の積層膜。
JP2000106282A 2000-04-07 2000-04-07 トンネル磁気抵抗素子の製造方法、トンネル磁気抵抗素子 Expired - Fee Related JP4421065B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000106282A JP4421065B2 (ja) 2000-04-07 2000-04-07 トンネル磁気抵抗素子の製造方法、トンネル磁気抵抗素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000106282A JP4421065B2 (ja) 2000-04-07 2000-04-07 トンネル磁気抵抗素子の製造方法、トンネル磁気抵抗素子

Publications (2)

Publication Number Publication Date
JP2001291714A true JP2001291714A (ja) 2001-10-19
JP4421065B2 JP4421065B2 (ja) 2010-02-24

Family

ID=18619485

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000106282A Expired - Fee Related JP4421065B2 (ja) 2000-04-07 2000-04-07 トンネル磁気抵抗素子の製造方法、トンネル磁気抵抗素子

Country Status (1)

Country Link
JP (1) JP4421065B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002070793A1 (fr) * 2001-03-02 2002-09-12 Japan Science And Technology Corporation Compose ferromagnetique monocristallin sur la base du groupe ii-vi ou du groupe iii-v et procede pour adapter ses caracteristiques ferromagnetiques
JP2003248193A (ja) * 2001-12-20 2003-09-05 Sumitomo Electric Ind Ltd ファラデー回転子、光アイソレータ、偏光子、およびダイヤモンドライクカーボン薄膜
KR100492482B1 (ko) * 2002-09-04 2005-06-03 한국과학기술연구원 Pembe로 제조된 상온 자성반도체 및 그 소자
JP2010168226A (ja) * 2009-01-20 2010-08-05 Ngk Insulators Ltd 高抵抗材料
JP2013142057A (ja) * 2012-01-10 2013-07-22 Samsung Electronics Co Ltd 窒化物半導体層の成長方法
CN114497185A (zh) * 2021-12-29 2022-05-13 深圳大学 一种碳掺杂绝缘层的制备方法、hemt器件及其制备方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002070793A1 (fr) * 2001-03-02 2002-09-12 Japan Science And Technology Corporation Compose ferromagnetique monocristallin sur la base du groupe ii-vi ou du groupe iii-v et procede pour adapter ses caracteristiques ferromagnetiques
JP2003248193A (ja) * 2001-12-20 2003-09-05 Sumitomo Electric Ind Ltd ファラデー回転子、光アイソレータ、偏光子、およびダイヤモンドライクカーボン薄膜
US7218447B2 (en) 2001-12-20 2007-05-15 Sumitomo Electric Industries, Ltd Diamond-like carbon film and method for qualitatively transforming diamond-like carbon film
KR100492482B1 (ko) * 2002-09-04 2005-06-03 한국과학기술연구원 Pembe로 제조된 상온 자성반도체 및 그 소자
JP2010168226A (ja) * 2009-01-20 2010-08-05 Ngk Insulators Ltd 高抵抗材料
JP2013142057A (ja) * 2012-01-10 2013-07-22 Samsung Electronics Co Ltd 窒化物半導体層の成長方法
CN114497185A (zh) * 2021-12-29 2022-05-13 深圳大学 一种碳掺杂绝缘层的制备方法、hemt器件及其制备方法
CN114497185B (zh) * 2021-12-29 2023-08-25 深圳市爱迪芯半导体有限公司 一种碳掺杂绝缘层的制备方法、hemt器件及其制备方法

Also Published As

Publication number Publication date
JP4421065B2 (ja) 2010-02-24

Similar Documents

Publication Publication Date Title
JP5117588B2 (ja) 窒化物半導体結晶層の製造方法
JP5627649B2 (ja) 窒化物半導体結晶層の製造方法
US8026718B2 (en) Magnetic sensor, hall element, hall IC, magnetoresistive effect element, method of fabricating hall element, and method of fabricating magnetoresistive effect element
KR100319300B1 (ko) 이종접합구조의 양자점 버퍼층을 가지는 반도체 소자
JPWO2009119357A1 (ja) 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の作製方法
JP4276135B2 (ja) 窒化物半導体成長用基板
WO2019194042A1 (ja) トランジスタの製造方法
JP4468744B2 (ja) 窒化物半導体薄膜の作製方法
JP2004296717A (ja) 窒化物系半導体を含む積層体およびそれを用いた電子素子
JP5044489B2 (ja) ホール素子、ホールic、およびホール素子の作製方法
JP2001291714A (ja) 絶縁膜の形成方法
US7687379B2 (en) Method of manufacturing In(As)Sb semiconductor on lattice-mismatched substrate and semiconductor device using the same
JP4933513B2 (ja) 窒化物半導体成長用基板
CN110429135B (zh) 一种向GaN基异质结构二维电子气中注入自旋的方法和结构
JP5428023B2 (ja) 化合物半導体基板、化合物半導体基板の製造方法及び半導体デバイス
JP2803719B2 (ja) 半導体量子ドット素子とその製造方法
JP3235805B2 (ja) 半導体結晶の成長方法
JP2009231302A (ja) 窒化物半導体結晶薄膜およびその作製方法、半導体装置およびその製造方法
CN115224104A (zh) 一种用于GaN功率器件高阻层外延结构及其生长方法
JP2003086508A (ja) 化合物半導体層基板およびその作製方法、並びにこの基板上に作製したデバイス
JP2022178001A (ja) ヘテロ構造およびその作製方法
JPH11204829A (ja) 半導体素子の製造方法及びその半導体素子
JPH05166724A (ja) シリコン基板化合物半導体装置とその製造方法
JP2599576B2 (ja) Iii−v族の化合物半導体の二次元薄膜の成長方法
JP2000277830A (ja) 半導体薄膜素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090908

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091102

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20091102

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091201

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091202

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121211

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4421065

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121211

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151211

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees