JP3287053B2

JP3287053B2 - ＧａＩｎＡｓ磁電変換素子

Info

Publication number: JP3287053B2
Application number: JP05251293A
Authority: JP
Inventors: 隆宇田川
Original assignee: Showa Denko KK
Current assignee: Showa Denko KK
Priority date: 1993-03-12
Filing date: 1993-03-12
Publication date: 2002-05-27
Anticipated expiration: 2017-05-27
Also published as: JPH06268277A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】ＧａＩｎＡｓ結晶層を磁界を検知
する感磁部として利用するＧａＩｎＡｓ磁電変換素子に
係わり、特にＧａＩｎＡｓホール素子の高感度化に関す
る。

【０００２】

【従来の技術】磁界を検知し、その強度に応じて電気信
号を発生する、いわゆる磁電変換素子の一つとしてホー
ル（Ｈａｌｌ）素子が知られている。このホール素子は
磁場を印加した際に、ホール素子を構成する半導体内の
電子の運動によって発生するホール（Ｈａｌｌ）電圧を
被検知量とする一種の磁気センサーであり、回転、位置
検出センサー等として産業界で広範囲に利用されてい
る。

【０００３】ホール素子用の半導体材料としてはシリコ
ン（Ｓｉ）、ゲルマニウム（Ｇｅ）などの元素半導体の
他、アンチモン化インジウム（ＩｎＳｂ）、ヒ化インジ
ウム（ＩｎＡｓ）やヒ化ガリウム（ＧａＡｓ）等の元素
周期律表の第 III族に属する元素と同じく第Ｖ族に属す
る二つの元素を化合させてなる III−Ｖ族２元化合物半
導体も使用される。

【０００４】しかし、従来の化合物半導体からなるホー
ル素子を見れば、用いる半導体の物性に依ってホール素
子の特性上に一長一短が存在する。例えば、ＧａＡｓか
ら成るホール素子はＧａＡｓ半導体のバンドギャップが
比較的大きい事により素子特性の温度変化は少ないもの
の、逆に電子移動度が多少低いため積感度はＩｎＳｂか
ら成るホール素子に比較して低いという欠点がある。一
方、ＩｎＳｂホール素子はＩｎＳｂ半導体のバンドギャ
ップが低いため、特性の温度変化は大きいが、高い積感
度が得られる利点を有している。

【０００５】最近では、自動車エンジンの精密な回転制
御等、高温環境下に於ける精密センシング技術の必要性
が高まり、高いホール電圧を出力する能力を有し、且つ
温度による素子特性の変化を低く抑制した新たな高性能
ホール素子が要望されるに至っている。ここで、ホール
電圧は半導体材料のホール（Ｈａｌｌ）係数に依存し、
ホール係数が大きい程ホール電圧の出力能力は高い。ま
た、このホール係数は半導体材料の移動度に比例して増
加する。従って高いホール出力電圧を得るには、即ち高
感度なホール素子を得るには、高い電子移動度を発現す
る半導体材料を使用する必要がある。

【０００６】このため産業界からの高性能ホール素子の
要望と相まって半導体材料の物性面からの検討も進み、
極く最近では従来と同様の III−Ｖ族化合物半導体でも
三種類の元素を混合させてなるヒ化ガリウム・インジウ
ム（ＧａＩｎＡｓ）三元混晶とリン化インジウム（Ｉｎ
Ｐ）から構成されるヘテロ接合を具備した材料を新たな
高感度ホール素子の材料として応用する試みもなされて
いる（奥山忍他、１９９２年秋季第５３回応用物理学
会学術講演会予稿集Ｎｏ．３（応用物理学会発行）、１
６ａ−ＳＺＣ−１６、１０７８頁）。このＧａＩｎＡｓ
ホール素子は特性の温度変化も比較的小さく、且つまた
室温移動度が極めて高いために優れた積感度を有する。

【０００７】このようなＧａＩｎＡｓホール素子は、通
常Ｆｅを適量添加してなる高抵抗の半絶縁性ＩｎＰ単結
晶基板上に成長させたＧａ_X Ｉｎ_1-X Ａｓ（x は混晶比
（組成比）を表す。）膜を感磁部として構成される。し
かしながら、単にＧａ_X Ｉｎ_1-X Ａｓ膜をＦｅ添加Ｉｎ
Ｐ単結晶基板上に堆積させただけではこのＧａ_X Ｉｎ
_1-X Ａｓ膜に高移動度が安定的に付与されるとは限らな
い。それは主に基板として利用する高抵抗ＩｎＰ単結晶
中に含有されるＦｅ不純物が、当該ＩｎＰ単結晶上に所
望のＧａ_X Ｉｎ_1-X Ａｓ膜をエピタキシャル成長させる
べく或る高温の成長環境下に曝した際に、ＩｎＰ単結晶
基板側より成長しつつあるＧａ_X Ｉｎ_1-XＡｓ膜の内部
へ熱拡散することに起因している。即ち、Ｆｅ不純物が
いわゆる電子トラップ（trap）として働き、電子の移動
を妨げるために移動度の向上を阻害するからである。Ｇ
ａ_X Ｉｎ_1-X Ａｓ膜の電子移動度はＩｎＰと格子整合す
る混晶比からの”ずれ”に顕著に影響されるため、従来
から電子移動度の向上については混晶比を精密に格子整
合組成に合致させることに主眼が置かれており、Ｇａ_X
Ｉｎ_1-X Ａｓ膜内に存在するＦｅ不純物の濃度について
は、それが低濃度であればあるほど電子移動度の向上に
とっては良いとの定性的な判断がなされているのみで、
ＧａＩｎＡｓホール素子の高感度化に支障をもたらさな
いＧａ_X Ｉｎ_1- _X Ａｓ膜中のＦｅ不純物の濃度について
は定量的な見解が無かった。

【０００８】このＦｅ不純物がＧａ_X Ｉｎ_1-X Ａｓ結晶
膜に熱的に拡散する濃度を多少なりとも低減すべく、一
般的にはバッファ層（buffer層）と称される緩衝層をＩ
ｎＰ単結晶基板とＧａ_X Ｉｎ_1-X Ａｓ結晶膜との間に挿
入することが行われる。本発明に係わるＧａＩｎＡｓホ
ール素子の場合、バッファ層はＩｎＰもしくはＧａ_XＩ
ｎ_1-X Ａｓのいずれかを用いるか、或はこれらの双方を
多層に堆積させたものでも良いが、いずれのバッファ層
を用いるにしてもＩｎＰ単結晶基板中に含まれるＦｅ不
純物の濃度に依って、バッファ層の膜厚を変化させねけ
ればならないという煩雑な操作を伴っていた。これは、
ひとえにＧａＩｎＡｓ高感度ホール素子の安定的な実現
にとっての最適な基板結晶の仕様、特に基板結晶中のＦ
ｅ不純物の濃度が明瞭となっていないことに因る。

【０００９】

【発明が解決しようとする課題】高い積感度を有するＧ
ａＩｎＡｓホール素子の安定的な供給を目的とし、Ｉｎ
Ｐ単結晶基板並びに感磁部となるＧａ_X Ｉｎ_1-X Ａｓ結
晶膜中のＦｅ不純物の濃度を規定し、Ｆｅ不純物が電子
トラップとなるのを防止し、もってＧａ_X Ｉｎ_1- _X Ａｓ
結晶中での電子移動度を高めようとするものである。

【００１０】

【課題を解決するための手段】本発明ではＧａＩｎＡｓ
ホール素子の製造にあたって、基板として利用されるＦ
ｅを添加してなる高抵抗ＩｎＰ単結晶内のＦｅ不純物の
濃度を、０．０１重量ｐｐｍ以上３重量ｐｐｍ以下とす
る。また、Ｇａ_X Ｉｎ_1-X Ａｓ結晶膜のＦｅ不純物の濃
度を３重量ｐｐｍ未満とする。

【００１１】通常、ＧａＩｎＡｓ／ＩｎＰヘテロ接合ホ
ール素子の形成に当たっては、半絶縁性を有する高抵抗
のＩｎＰ単結晶基板が使用される。実用上は比抵抗が１
０⁶Ω・ｃｍ以上のＩｎＰ単結晶を基板を用いるのが一
般的であり、これらの結晶は液体封止チョクラルスキー
（Liquid Encapsulated Czochralski;ＬＥＣ）法や、最
近ではＶＢ（Vertical Bridgman ）法と称される垂直ブ
リッジマン法等により容易に製作できる。また、本発明
の範囲にあるＦｅ不純物の濃度の定量方法は、例えばＩ
ｎＰ単結晶を塩酸等により溶解し、純水などで定溶とし
たのち、原子吸光分光分析法や高周波誘導アルゴンプラ
ズマ分光分析法などの湿式機器分析法、或は２次イオン
質量分析法など固体機器分析法等の手段が利用できる。
従って、本発明に係わるＧａＩｎＡｓホール素子の実現
に必要な、本発明のＦｅ濃度が規定された範囲にあるＩ
ｎＰ基板結晶の入手に支障を来す恐れはない。

【００１２】これらＩｎＰ単結晶基板上に、バッファ層
をなすＩｎＰエピタキシャル層と感磁部をなすＧａ_X Ｉ
ｎ_1-x Ａｓエピタキシャル層とから成るヘテロ接合を形
成するこのＩｎＰバッファ層を設けることにより、例え
ば結晶基板に含まれるＦｅ不純物のエピタキシャル成長
層への拡散を抑制できるなどの効果が得られる。かつま
た、結晶基板に存在する結晶欠陥等のエピタキシャル成
長層への伝幡を抑制するなどの効果を生じるため電子移
動度の向上をもたらし、もってホール素子の感度を上昇
を招くなどの利点がある。

【００１３】本発明の如く基板として使用するＩｎＰ単
結晶基板中のＦｅ不純物の濃度を本発明の特許請求の範
囲に記載の濃度範囲に規定することにより上記のＧａＩ
ｎＡｓ感磁部層の高電子移動度特性を維持させることが
出来る。室温におけるＦｅ濃度と電子移動度との関係を
図３に示す。図３に示す如くＩｎＰ単結晶基板中のＦｅ
濃度が３重量ｐｐｍを越えるとＧａ_0.47Ｉｎ_0.53Ａｓ感
磁部層の電子移動度は急激に低下し、このＦｅ濃度がＧ
ａ_0.47Ｉｎ_0.53Ａｓ感磁部層の高い電子移動度を保持さ
せる上での上限に相当する臨界値であることが判る。一
方、Ｆｅ濃度が０．０１重量ｐｐｍ未満となるとＧａ
_0.47Ｉｎ_0.53Ａｓ感磁部層の高い電子移動度は維持され
るものの、逆にホール素子とした場合に基板側への漏れ
電流が増大し、素子特性の悪化を招く結果となる。ま
た、図３に示した実験結果は、前項記載のＩｎＰバッフ
ァの膜厚を約１００ｎｍとした場合であるが、本発明者
がバッファ層をなすＩｎＰ結晶層の膜厚を適宣変更し
て、ＩｎＰ単結晶基板中のＦｅ濃度とＧａ_0.47Ｉｎ_0.53
Ａｓ感磁部層の電子移動度との相関関係を鋭意調査した
結果、当該バッファ層の層厚を増加させると、多少基板
中のＦｅ濃度とＧａＩｎＡｓ感磁部層の電子移動度との
関連性は緩和される傾向を示すものの、ＩｎＰ単結晶基
板中のＦｅ濃度が３重量ｐｐｍを越えると極端な移動度
の低下を生じた。また、Ｆｅ濃度が０．０１重量ｐｐｍ
未満であると、ホール素子の実用化に耐え得るに必要と
される半絶縁性が得難くなるのも同様であった。

【００１４】また、感磁部とするＧａ_X Ｉｎ_1-X Ａｓ層
中のＦｅ濃度については２重量ppm以下とする。これは
当該層中のＦｅ濃度がこの値を超えると、前述の如くＦ
ｅ不純物が電子トラップとして働くため層内のトラップ
密度の増加を招き、もって、電子移動度の低下を生ずる
からである。Ｇａ_X Ｉｎ_1-X Ａｓ層中のＦｅ濃度を２重
量ppm 以下に抑制するには、先ず上記の範囲にあるＩｎ
Ｐ単結晶基板を選択するのが第一である。この様な基板
を用いれば単にＩｎＰのバッファ層を設けることによ
り、ＧａＩｎＡｓ層のＦｅ濃度を再現性良く本発明の特
許請求の範囲に掲げるＦｅ濃度とすることが可能であ
る。ＧａＩｎＡｓ層内のＦｅ濃度を２重量ｐｐｍ以下に
抑制するのに必要なＩｎＰバッファ層の膜厚は、本発明
に係わるＦｅ濃度のＩｎＰ単結晶基板を採用した場合、
極く常識的なＩｎＰ層の成長温度の範囲内では約１００
０Åである。尚、このバッファ層の膜厚の精密な設定に
ついては実際にＧａＩｎＡｓ層中のＦｅ濃度の定量分析
の結果を基に実施すれば良い。この場合の分析手法とし
ては、分析用試料を比較的多量に要する前記の原子吸光
分析法並びにプラズマ分光分析法よりも、微小領域の分
析が可能な２次イオン質量分析法を用い、既知のＦｅ濃
度を有する試料からのイオン強度との対比によりＦｅ濃
度を求める方法が得策である。

【００１５】上記のＩｎＰバッファ層並びにＧａＩｎＡ
ｓ感磁部層の成長方法には特に制限はなく、液相エピタ
キシャル成長法（Liquid Phase Epitaxial；ＬＰＥ
法）、分子線エピタキシャル成長法（Molecular Beam E
pitaxial;ＭＢＥ法）や有機金属熱分解気相成長法、い
わゆるＭＯＶＰＥ（Metal Organic Vapor Phase Epitax
ial;ＭＯＣＶＤ法とかＯＭＶＰＥ法とも呼ばれる場合も
ある。）、或はまたＭＯＶＰＥとＭＢＥ双方の複合させ
たＭＯ・ＭＢＥ法などが適用できると考えられる。しか
し、現状では蒸気圧が比較的高いリン（Ｐ）を含むＩｎ
Ｐ等の半導体薄膜の成長には、化学量論的な組成制御性
の観点からＭＢＥ法よりももっぱらＭＯＶＰＥ法が多用
されており、特にＩｎの出発原料として、結合価が１価
のシクロペンタジエニルインジウム（Ｃ₅ Ｈ₅ Ｉｎ）を
使用するＭＯＶＰＥ法では、従来困難とされていた常圧
（大気圧）下に於いても高品位のＩｎＰ並びにＧａＩｎ
Ａｓなどを得ることができる。また、ＩｎＰ層を例えば
ＭＯＶＰＥ法で成長させ、Ｐを含まないＧａ_X Ｉｎ_1-X
Ａｓ層はＭＢＥ法で成長させるなど層毎に成長方法を異
にしても支障は無く、一つの成長方法で当該ヘテロ接合
を形成する各層を設ける必要はなく、層毎に成長方法を
異にしても良いのは勿論である。

【００１６】また、前記Ｇａ_X Ｉｎ_1-X Ａｓの混晶比ｘ
については０．３７≦ｘ≦０．５７とするのが望まし
い。何故ならばＩｎＰに格子整合するＧａ_X Ｉｎ_1-X Ａ
ｓの混晶比ｘ＝０．４７から混晶比がずれるに伴い、Ｇ
ａ_X Ｉｎ_1-X ＡｓとＩｎＰとの格子定数の差、即ち格子
不整合度も顕著となり、多量の結晶欠陥等を誘発し結晶
性の低下を招くばかりか、電子移動度の低下等の電気的
特性をも悪化させ、ホール素子の特性上、積感度の改善
に多大な支障を来すからである。

【００１７】また本発明に係わる上記Ｇａ_X Ｉｎ_1-X Ａ
ｓ層の膜厚については特段の制限はない。但しホール素
子の実際の製作に当たっては、素子間を電気的に絶縁す
るためメサエッチングと称する特定領域の結晶層を除去
するための工程が一般的に採用されるが、この際素子間
絶縁のためにメサエッチングにより除去すべき導電性を
呈する層の膜厚、とりもなおさずエピタキシャル成長層
の全体的な厚みが増すと必然的にメサエッチングに要す
る時間の増大を伴い、もって結晶方位に因るエッチング
量並びにエッチング形状に顕著な差異を生じさせる。こ
のことがしいてはホール素子の重要な特性の一つである
不平衡率の増大をもたらし、素子特性の高品位化を妨げ
ると共に良品素子収率の低下を招く。従って、本発明に
記すヘテロ構造を構成するにあたっては、その構成要素
であるＧａ_X Ｉｎ_1-X Ａｓ層の膜厚をおおよそ５μｍよ
り薄く設定すると好結果が得られる。

【００１８】上述の如くのエピタキシャルウエハを母体
材料とし、Ｇａ_X Ｉｎ_1-X ＡｓとＩｎＰとのヘテロ接合
を具備成してなるホール素子を製作する。この製作に当
たっては公知のフォトリソグラフィ技術エッチング技術
等の加工技術を駆使し、感磁部並びに入出力電極部とな
す領域をメサ（ｍｅｓａ）エッチング法により形成す
る。このメサ構造を得る方法につきここで説明を加え
る。先ず当該母体材料の最表面であるＧａ_X Ｉｎ_1-X Ａ
ｓ層の表面に一般的なフォトレジスト材を塗布しその
後、通常のフォトリソグラフィー技術により入力用並び
に出力用電極の形成領域及び感磁部とする領域のみに該
レジスト材を残存させ、それ以外の領域にあるレジスト
材は剥離し除去する。然る後、無機酸を用いてＧａＩｎ
Ａｓ及びＩｎＰ層にエッチング加工を施す。このエッチ
ングにより電極形成部及び感磁部領域はそれらの領域を
垂直方向の断面から見れば台形状、いわゆるメサ形状か
結晶の軸方向に依っては逆台形状いわゆる逆メサ状の台
地（メサ）として残存させ得る当該メサエッチングにつ
いては成長層の全厚が５μｍを超えると上記の如く結晶
軸（結晶方位）に基づくエッチング形状の差異が顕著と
なり、これによりホール素子の特性の一つである不平衡
電圧の増加を招き、もって不平衡率の悪化をもたらす。
よって、前述の様に当該ホール素子の製作に供するエピ
タキシャル成長層の全体の膜厚は、概ね５μｍ以下に設
定した方が不平衡率を増大させないという点で好都合で
ある。

【００１９】メサエッチングを施した後、入力用並びに
出力用電極を形成する。この形成に当たってはメサエッ
チイングされたウエハの表面全体にフォトレジスト材を
塗布する。その後、公知のフォトリソグラフィー法によ
り入・出力電極を形成する領域に在るフォトレジスト材
のみを剥離、除去し、直下に存在するＧａＩｎＡｓ層の
表面を露出させる。次に電極材料となる金（Ａｕ）・ゲ
ルマニウム（Ｇｅ）合金を当該加工を施したレジスト材
上に真空蒸着させる。ここではＧｅを重量にして約１３
％含む金（Ａｕ）・Ｇｅ合金を使用したが、電極材料と
しては別段これに限定されることはなく、また同様のＡ
ｕＧｅ合金でＧｅの含有量が異なっても勿論差し支えは
ない。電極材料を真空蒸着した後、レジスト材を剥離す
るのと併行していわゆるリフトオフ（lift off）法を利
用して当該レジスト材上に被着されたＡｕ・Ｇｅ合金膜
を除去する。

【００２０】上述では、メサエッチングにより素子形成
領域をメサ形状に加工して他の領域との電気的に絶縁化
を果たしたが、素子領域と他の領域との絶縁化は別段、
これに限ることはなく、例えば水素や酸素などの非金属
性のイオンや鉄などの遷移金属のイオンを素子形成領域
外にイオン注入することにより絶縁化させても良い。こ
の場合はメサエッチング時の様に深さ方向に段差を生ず
ることなく絶縁化を達成でき、よってホール素子の不平
衡電圧の増加を抑制できる利点がある。

【００２１】この様な工程を経てウエハの表面の電極形
成領域のみに残存したＡｕ・Ｇｅ合金を熱処理してオー
ミック（Ohmic ）性を付与した。次に公知のプラズマＣ
ＶＤ法により絶縁性を有する二酸化珪素（ＳｉＯ₂ ）を
堆積させる。本発明では一般的なＳｉＯ₂ を絶縁被覆膜
として採用したが、例えば窒化珪素（ＳｉＮ）などの他
の絶縁性を有する膜であっても良い。次に、上記の如く
製作されたＳｉＯ₂ 絶縁膜を一般的なレジスト材で被覆
する。然る後、電極部と個々の素子に分離する、いわゆ
るダイシング（dicing）のために必要なダイシングライ
ンを形成するため、相当する部分のレジスト材を公知の
フォトリソグラフィー技術により除去し、直下のＳｉＯ
₂ 絶縁膜を露出させる。更に露出したＳｉＯ₂ 絶縁膜を
フッ化水素酸（化学式ＨＦ）に浸し、当該部分のＳｉＯ
₂ 絶縁膜を溶解し除去する。これにより入・出力電極の
表面並びにダイシングラインの形成部のＧａＩｎＡｓ層
表面を露出せしめる。実際に個々の素子に分離するにあ
っては、ダイシングラインに相当する部分に露出してい
るＧａＩｎＡｓ層を、適当な無機酸を利用しエッチング
除去すれば良い。然る後、ＧａＩｎＡｓ層の直下にある
ＩｎＰ層を無機酸により除去する。通常は更にエッチン
グを進行させ、ＩｎＰ単結晶基板の表層部の一部迄除去
する。この様にするのはダイシングに使用するスクライ
バー（sucriber）やブレード（brade ）などが、素子の
分離の際にエピタキシャル成長層やヘテロ界面に機械的
な損傷を与えるのを予め低減するためである。上記した
絶縁膜の形成、加工過程、並びにダイシングラインの形
成、加工方法はメサエッチングかイオン注入かといった
絶縁化の方法に依らず変わりはない。

【００２２】本発明に係る新たなＧａＩｎＡｓホール素
子の電気的主要特性、特に積感度につき、従来のＧａＩ
ｎＡｓホール素子のそれらと比較すると、ホール素子の
優劣を決定付ける重要な特性である積感度に関して、顕
著な差異が認められ、本発明のＧａＩｎＡｓホール素子
に於いては格段の積感度の向上が果たされる。この原因
を探るに、ＩｎＰ単結晶基板並びにＧａＩｎＡｓ層内の
Ｆｅ不純物の濃度を規定して層内の電子トラップを削減
したことによるものと判断される。

【００２３】

【作用】ＩｎＰ単結晶基板並びにＧａＩｎＡｓ層内のＦ
ｅ不純物の濃度を規定することにより、電子トラップと
して働くＦｅ不純物の濃度を低減することにより電子移
動度を向上させ、もってＧａＩｎＡｓホール素子の感度
を上昇させる。

【００２４】

【実施例】以下、本発明を実施例を基に具体的に説明す
る。図１は本発明に係わるＧａＩｎＡｓ／ＩｎＰヘテロ
構造ホール素子の模式的な平面図の一例を示す。また、
図２は図１に掲げるホール素子の破線Ａ−Ａ’に沿う模
式的な断面図である。図１の（１０１）は、当該ヘテロ
接合を形成するにあたり、基板として使用した鉄（Ｆ
ｅ）を添加してなる面方位（１００）の半絶縁性のＩｎ
Ｐ単結晶である。このＩｎＰ単結晶（１０１）中のＦｅ
不純物の濃度はフレームレス（flameless ）原子吸光分
光分析による湿式定量分析の結果０．７０重量ｐｐｍで
あった。また、ＩｎＰ単結晶の（１０１）厚さは約３５
０μｍであった。本実施例では、比抵抗が約１０⁷ Ω・
ｃｍの結晶を用いたが、上記の結晶の面方位や比抵抗は
ホール素子の製作プロセス、結晶層の成長方法等を勘案
し、適宣選択すれば良い。同図中（１０２）は結晶基板
（１０１）上にＣ₅ Ｈ₅ ＩｎをＩｎ源とする常圧のＭＯ
ＣＶＤ法で成長させた、膜厚が約100 ｎｍである無添加
（アンドープ）ＩｎＰエピタキシャル結晶層である。バ
ッファ層となるこのＩｎＰ層（１０２）は温度６１０℃
にて成長させた。更に、ＩｎＰバッファ層（１０２）上
に混晶比が０．４７で、約４００ｎｍの膜厚を有するＧ
ａ_0.47Ｉｎ_0.53Ａｓエピタキシャル層（１０３）を上記
の常圧ＭＯＣＶＤ成長法で設けた。このＧａ_0.47Ｉｎ
_0.53Ａｓエピタキシャル層（１０３）の成長温度もＩｎ
Ｐ層（１０２）と同じく６１０℃である。また、Ｇａ
_0.47Ｉｎ_0.53Ａｓエピタキシャル層（１０３）中のＦｅ
濃度は約０．３０重量ｐｐｍであった。この分析には２
次イオン質量分析法を利用し、その濃度の校正はＦｅイ
オンを注入してなるＧａＩｎＡｓから得られるＦｅイオ
ン強度を基に行い、その誤差は±１０％であった。Ｉｎ
Ｐ単結晶基板（１０１）中のＦｅ濃度が比較的低い場合
は、ＩｎＰバッファ層を設けなくともＧａＩｎＡｓ層内
のＦｅ不純物の濃度を２重量ｐｐｍ以下とすることもで
きる場合もままあるが、ＩｎＰ単結晶基板中のＦｅ濃度
が２〜３重量ｐｐｍと高い場合を勘案すると、本実施例
に記載の様に或る程度の膜厚を有するＩｎＰバッファ層
を設けると、ＩｎＰ単結晶基板のＦｅ濃度が０．０１〜
３重量ｐｐｍと広い範囲に渡っていても、安定的にＧａ
ＩｎＡｓ層のＦｅ濃度を２重量ｐｐｍ以下とすることが
可能である。また、ＩｎＰ層（１０２）及びＧａＩｎＡ
ｓ層（１０３）のキャリア濃度は各々、２×１０¹⁵cm^-3
及び２×１０¹⁶cm^-3であった。

【００２５】上記エピタキシャル層（１０２、１０３）
は全てＭＯＣＶＤ法で成長させたが、前述の如くＭＯＣ
ＶＤ法であっても減圧方式でも良くＩｎ源もＣ₅ Ｈ₅ Ｉ
ｎに限らないばかりか他の有機Ｉｎ化合物原料、例え
ば、従来のトリメチルＩｎ（（ＣＨ₃ ）₃ Ｉｎ）などを
使用しても構わない。またこれらの薄膜の成長方法とし
てＭＢＥ、ＭＯ・ＭＢＥ法等他の成長方法を採用しても
支障はない。

【００２６】この様な構造のウエハを前述の如く公知の
フォトリソグラフィー法並びにエッチング法を駆使して
ホール素子を得るべく適宣、プロセス上の加工を施し
た。然る後、入力用並びに出力用電極となすべくゲルマ
ニウムを約１３重量％で含有する金・ゲルマニウム（Ａ
ｕ・Ｇｅ）合金を真空蒸着せしめ、その後、電極材料を
被着させた上記ウエハを温度４２０℃で、時間にして３
分間熱処理せしめ、オーミック性電極（１０４）を形成
した。尚、本実施例では上述の様にオーミック電極材料
としてＧｅを１３重量％含んでなるＡｕ・Ｇｅ合金を使
用したが当然のことながらＡｕ・Ｇｅ合金のＧｅ含有量
は当該含有量に限定されることはなくまたＡｕ・Ｇｅ以
外の金属材料等を使用しても差し支えはない。

【００２７】次に、素子化されたウエハの表面を通常の
プラズマＣＶＤ法によるＳｉＯ₂ 絶縁膜（１０５）で被
覆した。ＳｉＯ₂ 膜（１０５）の厚さは約３００ｎｍと
した次に、当該絶縁膜上に一般のフォトレジスト材を塗
布し、前述の如くのフォトリソグラフィー工程を経て電
極金属（１０４）の表面を後の電気結線のために露出さ
せた。これに工程的に継続させて個々のホール素子に分
離するためのダイシングライン（１０６）を形成した。
然る後、ダイシングライン（１０６）に沿ってスクライ
ブを施し、個々の素子（チップ）に分離せしめた。この
チップ化に際しては、ＩｎＰ単結晶基板（１０１）の裏
面の一部をエッチング除去することにより当該基板の厚
さを初期厚さ３５０μｍから約１３０μｍの厚さとし、
スクライブを容易ならしめた。

【００２８】上述の如く作成したホール素子を電気的な
特性評価に供した。第１表に、評価した項目と特性値に
つき、本発明に係わる場合と従来例とを対比させて示
す。従来例とはＩｎＰ単結晶中のＦｅ濃度が３重量ｐｐ
ｍを越え比抵抗が３×１０⁷ Ω・ｃｍと高いもののＧａ
ＩｎＡｓ感磁部層のＦｅ濃度も２重量ｐｐｍを越えてい
るウエハから形成されてなるＧａＩｎＡｓホール素子を
指す。但し、ＩｎＰバッファ層の膜厚は双方で１０００
Åと同一である。

【００２９】

【表１】

【００３０】表１に示す如く本発明に係わるＧａＩｎＡ
ｓホール素子と従来のホール素子では、積感度について
は顕著な差が認められ、本発明に基づく新たなホール素
子にあっては従来のホール素子に比較し約１．５〜２倍
の感度が得られた。一方、入力抵抗、出力抵抗共に本発
明による新たなホール素子の方が、従来のホール素子に
比較し低くなっていた。また、入力抵抗が１±０．１Ｋ
Ωの範囲にあり且つ積感度が７５ｍＶ／ｍＡ・ｋＧ以上
であるホール素子を良品と見なしてその収率を本発明と
従来例とで比較するに、本発明に係わる場合にあっては
比較の対象とした全数１５ロット中の９０％以上に相当
する１４ロットで８８％以上の良品収率が得られた。一
方、従来のホール素子に於いては、全数１５ロットの
内、６０％に相当する９ロットで良品収率が７０％以上
となったが、本発明に係るホール素子の収率に比較すれ
ば格段に低いことが明確に示された。

【００３１】

【発明の効果】ＩｎＰ単結晶基板並びにＧａＩｎＡｓ感
磁部層のＦｅ不純物の濃度を規定することにより、Ｇａ
ＩｎＡｓホール素子の高感度化を果たせる。

【図面の簡単な説明】

【図１】本発明に係わるＧａＩｎＡｓホール素子の平面
の概略図である。

【図２】図１に示すホール素子の破線Ａ−Ａ’に沿う垂
直方向の模式的な断面図である。

【図３】半絶縁性ＩｎＰ単結晶基板中のＦｅ不純物濃
度とＧａ_0.47Ｉｎ_0. ₅₃Ａｓ結晶層の電子移動度との関係
を示す図である。

【符号の説明】

（１０１）ＩｎＰ半絶縁性単結晶基板（１０２）アンドープＩｎＰバッファ層（１０３）混晶比０．４７のＧａ_0.47Ｉｎ_0.53Ａｓ感
磁部層（１０４）オーミック性入力・出力電極（１０５）ＳｉＯ₂ 絶縁膜（１０６）ダイシングライン

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 43/06 G01R 33/07 ＪＩＣＳＴファイル（ＪＯＩＳ)

Claims

(57)【特許請求の範囲】

【請求項１】鉄（Ｆｅ）を添加してなる半絶縁性のリ
ン化インジウム（ＩｎＰ）結晶基板上にヒ化ガリウム・
インジウム（ＧａＩｎＡｓ）結晶層からなる感磁部を設
けてなるホール素子に於て、基板として用いる該ＩｎＰ
結晶中のＦｅ濃度が０．０１重量ｐｐｍ以上３重量ｐｐ
ｍ以下の範囲にあり、且つ該ＧａＩｎＡｓ結晶層のＦｅ
濃度が２重量ｐｐｍ未満であることを特徴とするＧａＩ
ｎＡｓホール素子。