JPH06232475A

JPH06232475A - 磁電変換素子

Info

Publication number: JPH06232475A
Application number: JP5018928A
Authority: JP
Inventors: Kenjiro Konuma; 賢二郎小沼; Noriyuki Aihara; 範行粟飯原; Toshiki Yoshiuji; 俊揮吉氏; Takashi Udagawa; 隆宇田川; Ryoichi Takeuchi; 良一竹内; Masahiko Usuda; 雅彦臼田
Original assignee: Showa Denko KK
Current assignee: Resonac Holdings Corp
Priority date: 1993-02-05
Filing date: 1993-02-05
Publication date: 1994-08-19

Abstract

(57)【要約】【目的】Ｇａ_x Ｉｎ_1-x Ａｓ／ＩｎＰヘテロ接合を具
備してなるホール素子に於て、当該素子の感度特性の向
上を図る。【構成】ＩｎＰ及びＧａx Ｉｎ1-x Ａs からなるヘテ
ロ接合を具備して成る磁電変換素子の表層に、絶縁膜を
介して軟磁性材料金属膜を具備させる。【効果】格段の高感度化が果たされ、もって従来に無
い高感度特性を有する磁電変換素子が顕現される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は磁界、回転、位置、電流
等のセンサーとして利用される III−Ｖ族化合物半導体
材料を用いた磁電変換素子、特にＧａＩｎＡｓ混晶とＩ
ｎＰとのヘテロ接合からなる新たな高性能ホール素子に
関する。

【０００２】

【従来の技術】磁界を検知し、その強度を電気信号に変
換する、いわゆる磁電変換素子の一つとしてホール（Ｈ
ａｌｌ）素子が知られている。ホール素子は磁場を印加
した際の半導体内の電子の運動によって発生するホール
電圧を利用した一種の磁気センサーであり、回転検出な
ど産業界で既に多用されている。

【０００３】ホール素子にはＳｉ、Ｇｅなどの単体元素
半導体の他、ＩｎＳｂ、ＩｎＡｓやＧａＡｓ等の III−
Ｖ族化合物半導体も使用されている。ホール素子に適す
る半導体としては、微弱な磁界を高感度に検知可能なら
しめるため、大きなホール電圧を出力する物性が要求さ
れる。このホール電圧は半導体の物性の一つであるホー
ル係数に依存し、高いホール係数を有する半導体程大き
なホール電圧を発生する。また、ホール係数は電子移動
度に比例して増大する。従って高いホール電圧を発生す
る、いわゆる高感度なホール素子を得るには、高い電子
移動度を顕現する半導体材料がもっぱら使用されてい
る。

【０００４】従来より高感度のホール素子としては、例
えばＩｎＳｂやＩｎＡｓ等の III−Ｖ族化合物半導体材
料を用いたものが提案されている（例えば、特開昭５９
−１３３８５参照）。また、素子特性の温度による変化
が小さく信頼性の高いホール素子としては禁止帯幅が大
きいＧａＡｓを使用したものが知られている（例えば、
特開昭５３−２０７８２参照）。更に、特性の温度依存
性が小さく且つ高感度なホール素子の材料として、電子
移動度が高く、また禁止帯幅の比較的大きなＩｎＡｓＳ
ｂ、ＩｎＧａＡｓ等の３元系混晶 III−Ｖ族化合物半導
体応用することも提案されている（例えば、特開昭６１
−２０３７８参照）。

【０００５】

【発明が解決しようとする課題】近年、自動車エンジン
の精密な回転制御、検出等、高温環境下に於けるセンシ
ング技術の必要性が高まり、高いホール出力電圧を有し
且つ温度による素子特性の変化が少ない高性能のホール
素子が要望されている。しかしながら従来からのホール
素子に応用されているＩｎＳｂやＩｎＡｓは、禁止帯幅
が小さく温度依存性が大きく、自動車のエンジンルーム
内の様に高温になる環境下では使用上信頼性に乏しい欠
点があった。一方、従来からのＧａＡｓホール素子は、
禁止帯幅が比較的大きく、素子特性の温度依存性が少な
いため、電子移動度が小さく発生するホール電圧が低い
ために高感度化するには困難が伴っていた。

【０００６】

【課題を解決するための手段】本発明者は従来のホール
素子の特性上の問題点に鑑み、ＩｎＰとＧａＩｎＡｓと
による異種（ヘテロ）接合をホール素子の感磁部として
使用することにより、高いホール電圧を出力でき高感度
で且つ特性の温度変化が少なく、高い信頼性を併せもつ
新たなホール素子が提供可能であることを見出すと共
に、当該ＩｎＰとＧａ_x Ｉｎ_1-x Ａｓ（ｘは混晶比を表
す）とで形成されたヘテロ接合を具備してなるホール素
子に於て、感磁部を被覆するための絶縁膜の構成に考察
を加え、新たな機能を付加させることにより、更なる高
感度化が達成されることを見出し本発明に至ったもので
ある。

【０００７】即ち、本発明ではリン化インジウム（Ｉｎ
Ｐ）及びヒ化ガリウム・インジウム（Ｇａ_x Ｉｎ_1-x Ａ
ｓ）からなるヘテロ接合を具備して成る磁電変換素子に
於て、該磁電変換素子の感磁部に絶縁膜を被覆し、当該
絶縁膜を介して軟磁性材料からなる金属膜を設けること
により、従来に無い優れた高い感度性能を有するＧａＩ
ｎＡｓ／ＩｎＰヘテロ接合磁電変換素子を新たに提供す
るものである。

【０００８】通常、ホール素子への応用を考慮したＧａ
_x Ｉｎ_1-x ＡｓとＩｎＰとのヘテロ接合の形成に当たっ
ては、半絶縁性を有する高抵抗のＩｎＰ単結晶基板が使
用される。実用上は比抵抗が１０⁴ Ω・ｃｍ以上のＩｎ
Ｐ単結晶を基板を用いるのが一般的であり、これらの結
晶は液体封止チョクラルスキー（ＬＥＣ）法や、最近で
はＶＢ法と称される垂直ブリッジマン法等により容易に
製作でき、本発明の様なＧａＩｎＡｓ／ＩｎＰヘテロ接
合を設けたホール素子の実現に材料面で支障を来す恐れ
はない。

【０００９】これらＩｎＰ単結晶基板上にＩｎＰエピタ
キシャル層とＧａ_x Ｉｎ_1-x Ａｓエピタキシャル層とか
ら成るヘテロ接合を形成する際には、ＩｎＰ層とＧａ_x
Ｉｎ_1-x Ａｓ層との積層順序に特に制限はないが、高品
質のＧａ_x Ｉｎ_1-x Ａｓ層を得るには、先ずＩｎＰ基板
上にＩｎＰ層を堆積せしめ然る後にＧａ_x Ｉｎ_1-x Ａｓ
層を成長させるのが一般的である。このヘテロ接合を設
けることにより、例えば結晶基板に含まれる不純物のエ
ピタキシャル成長層への拡散を抑制できるなどの効果が
得られる。かつまた結晶基板に存在する結晶欠陥等のエ
ピタキシャル成長層への伝幡を抑制するなどの効果を生
じるため、電子移動度の向上をもたらしホール素子の感
度上昇を招くなどの利点がある。

【００１０】上記のヘテロ接合を構成するＩｎＰ層並び
にＧａＩｎＡｓ層の成長方法には、特に制限はなく液相
エピタキシャル成長法（ＬＰＥ法）、分子線エピタキシ
ャル成長法（ＭＢＥ法）や有機金属熱分解気相成長法、
いわゆるＭＯＣＶＤ（ＭＯＶＰＥ）法に加え、ＭＢＥ法
とＭＯＣＶＤ法双方の複合させたＭＯ・ＭＢＥ法などが
適用できる。しかし、現状では蒸気圧が比較的高いリン
（Ｐ）を含むＩｎＰ等の半導体薄膜の成長には、ＭＢＥ
法よりももっぱらＭＯＣＶＤ法が多用されており、特に
Ｉｎの出発原料として結合価が１価のシクロペンタジエ
ニルインジウム（Ｃ₅ Ｈ₅ Ｉｎ）を使用する新規なＭＯ
ＣＶＤ法では、従来困難とされていた常圧（大気圧）下
に於いても高品位のＩｎＰ並びにＧａＩｎＡｓなどを得
ることができる。また、ＩｎＰ層を例えばＭＯＣＶＤで
成長させ、Ｐを含まないＧａ_x Ｉｎ_1-xＡｓ層はＭＢＥ
法で成長させるなど、双方で成長方法を異にしても支障
は無く、層毎に成長方法を異にしても良いのは勿論であ
る。

【００１１】また、前記Ｇａ_x Ｉｎ_1-x Ａｓの混晶比ｘ
については、０．３７≦ｘ≦０．５３とするのが望まし
い。何故ならば、ＩｎＰに格子整合するＧａ_x Ｉｎ_1-x
Ａｓの混晶比ｘ＝０．４７から混晶比がずれるに伴い、
Ｇａ_x Ｉｎ_1-x ＡｓとＩｎＰとの格子定数の差、即ち格
子不整合も顕著となり多量の結晶欠陥等を誘発し結晶性
の低下を招くばかりか、電子移動度の低下等の電気的特
性をも悪化させ、ホール素子の特性上積感度の改善に多
大な支障を来すからである。

【００１２】また、本発明に係わる上記Ｇａ_x Ｉｎ_1-x
Ａｓ層の膜厚については特段の制限はない。但しホール
素子の実際の製作に当たっては、素子間を電気的に絶縁
するためメサエッチングと称する特定領域の結晶層を除
去するための工程が一般的に採用されるが、この際、素
子間絶縁のためにメサエッチングにより除去すべき導電
性を呈する層の膜厚、とりもなおさずエピタキシャル成
長層の全体的な厚みが増すと必然的にメサエッチングに
要する時間の増大を伴い、結晶方位に因るエッチング量
並びにエッチング形状に顕著な差異を生じさせる。この
ことがしいてはホール素子の重要な特性の一つである不
平衡率の増大をもたらし、素子特性の高品位化を妨げる
と共に良品素子収率の低下を招く。従って、本発明に記
すヘテロ構造を構成するにあたっては、その構成要素で
あるＧａ_x Ｉｎ_1-x Ａｓ層の膜厚をおおよそ２μｍより
薄く、かつまたＩｎＰ層の膜厚をおおよそ１μｍより薄
く設定すると好結果が得られる。

【００１３】上述の如きエピタキシャルウエーハを母体
材料とし、Ｇａ_x Ｉｎ_1-x ＡｓとＩｎＰとのヘテロ接合
を具備してなるホール素子を製作した。この製作に当た
っては公知のフォトリソグラフィ技術、エッチング技術
等の加工技術を駆使し、感磁部並びに入出力電極部とな
る領域をメサ（ｍｅｓａ）エッチング法により形成し
た。然る後、通常の手法に依りオーミック電極を形成し
た。ここではオーミック性電極としてゲルマニウム（Ｇ
ｅ）を重量にして約１３％含む金（Ａｕ）−Ｇｅ合金を
使用したが、電極材料としては別段これに限定されるこ
とはなく、また同様のＡｕ−Ｇｅ合金でＧｅの含有量が
異なっても勿論差し支えはない。更にこの様な工程を経
たウエーハの表面に、プラズマＣＶＤ法により絶縁性を
有する二酸化珪素（ＳｉＯ₂ ）を堆積させ被覆した。本
発明では一般的なＳｉＯ₂ を絶縁被覆膜として採用した
が他の絶縁性を有する膜、例えば窒化珪素（ＳｉＮ）、
窒化アルミ（ＡｌＮ）などであっても良い。一般に無機
物質の方が耐熱性に優れているが、、状況に応じてポリ
イミド樹脂のような耐熱性のある有機材料も使用でき
る。

【００１４】本発明では上記の如く製作されたＳｉＯ₂
絶縁膜の表面上に軟磁性材料から成る金属膜を厚さ約５
００ｎｍにわたり成膜する。軟磁性材料としては高純度
鉄、パーマロイ合金、センダスト合金等が利用できる。
軟磁性材料膜は通常の真空蒸着法で形成するが、成膜法
はこれに限定されることはなく他の手法に依っても良
く、またその膜厚もこの限りではない。尚、軟磁性材料
金属膜の周縁形状についても特に制限はなく円形でも方
形でも良く、またホール素子の感磁部形状と相似の関係
にある十字形であっても良い。

【００１５】上記に於いては軟磁性材料金属膜を絶縁膜
上に配置するとしたが、配置するのは絶縁膜の表面上と
は限らず、絶縁性が保持されれば膜中に埋め込んでも差
し支えない。また、基板を絶縁層として利用しても良
い。この場合にはなるべく感磁部に近接させるために、
エッチング等により基板を薄く加工するのが効果的であ
る。

【００１６】以上記述した如くプロセスを経て製作され
たホール素子を電気的特性の評価に供した。この特性評
価に於いては絶縁膜上に軟磁性材料金属膜を配置してな
る新たなホール素子と、軟磁性材料金属膜を具備しない
従来のホール素子とで積感度特性の比較を行った。その
結果、本発明に基づく軟磁性材料を備えてなる新たなホ
ール素子にあっては、従来のホール素子に比較しほぼ同
一の入力抵抗値に於いて格段の積感度の向上をもたら
し、本発明がホール素子の特性の優劣を決定付ける重要
な特性である積感度特性の改善に寄与すろところ大であ
るのが明かとなった。

【００１７】

【作用】以上記載の如く本発明は容易に入手可能な結晶
基板を用い、 III−Ｖ族化合物半導体ヘテロ接合を具備
してなるホール素子に於いて、素子の表面、特に感磁部
領域に絶縁層を介して軟磁性材料から成る膜を配置する
という単純な行為により、ホール素子の感磁部が形成さ
れている領域に磁力を集中させるいわゆる集磁効果を発
揮させると共に、磁力を保持させる作用をもたらし、も
ってホール素子の積感度の顕著な向上をもたらすもので
ある。

【００１８】

【実施例】以下、本発明を実施例を基に具体的に説明す
る。（実施例１）図１は本発明に係わるＧａＩｎＡｓ／Ｉｎ
Ｐヘテロ構造ホール素子の模式的な平面図の一例を示
す。また、図２は図１に掲げるホール素子のＡ−Ａ’方
向の断面の模式図である。図２の（１０１）は、当該ヘ
テロ接合を形成するにあたり、基板として使用した鉄
（Ｆｅ）を添加してなる面方位（１００）、厚さ約３５
０μｍの半絶縁性のＩｎＰ単結晶である。本実施例では
比抵抗が約１０⁷ Ω・ｃｍの結晶を用いたが、上記の結
晶の面方位共々、この比抵抗もホール素子の製作プロセ
ス、結晶層の成長方法等を勘案し、適宣選択すれば良
い。同図中（１０２）は結晶基板（１０１）上にＣ₅ Ｈ
₅ ＩｎをＩｎ源とする常圧のＭＯＣＶＤ法で成長させ
た、膜厚が約１００ｎｍの無添加（アンドープ）ＩｎＰ
エピタキシャル結晶層である。更に、ＩｎＰ層（１０
２）上に混晶比が０．４７で、約４００ｎｍの膜厚を有
するＧａ_0.47Ｉｎ_0.53Ａｓエピタキシャル層（１０３）
を常圧ＭＯＣＶＤ成長法で設けた。ＩｎＰ層（１０２）
及びＧａ_0.47Ｉｎ_0.53Ａｓエピタキシャル層（１０３）
のキャリア濃度は、それぞれ２×１０¹⁵ｃｍ^-3及び２×
１０¹⁶ｃｍ^-3であった。

【００１９】上記エピタキシャル層（１０２〜１０３）
は全て上記のＭＯＣＶＤ法で成長させたが、ＭＯＣＶＤ
法であっても減圧方式でも良く、Ｉｎ源もＣ₅ Ｈ₅ Ｉｎ
に限らないばかりか他の有機Ｉｎ化合物原料、例えば、
従来のトリメチルＩｎ（（ＣＨ₃ ）₃ Ｉｎ）などを使用
しても構わない。また、これらの薄膜の成長方法として
ＭＢＥ、ＭＯ・ＭＢＥ法等他の成長方法を採用しても支
障はない。この様な構造のウエーハを公知のフォトリソ
グラフィー法並びにエッチング法を駆使し、感磁部領域
及び入力用並びに出力用電極を形成する電極部領域をメ
サ（ｍｅｓａ）領域（１０８）とすべく選択的に加工を
施した。このメサ領域の形成に当たっては、上記ＧａＩ
ｎＡｓエピタキシャル層（１０３）並びにＩｎＰエピタ
キシャル層（１０２）の感磁部領域、及び入力用並びに
出力用電極の形成領域に相当する以外の領域を除去する
必要があるが、本実施例に於ては無機酸によりこれらの
層を除去し、さらにＩｎＰ単結晶基板（１０１）の表層
部の一部を除去し、深さ方向でＧａＩｎＡｓ層（１０
３）からＩｎＰ単結晶基板（１０１）に至るメサを形成
した。なお、本実施例では無機酸を用いて室温近傍の温
度でメサエッチングを施したが、メサ領域を形成する手
法は別段これに限ることなく、例えばハロゲンを含むガ
スを利用したプラズマエッチング法に依っても良い。要
は素子の機能を発揮させる上で必要とされる絶縁性が得
られれば良い。然る後、入力用並びに出力用電極となす
べくゲルマニウムを約１３重量％で含有する金−ゲルマ
ニウム（Ａｕ−Ｇｅ）合金を真空蒸着せしめ、その後、
電極材料を被着させた上記ウエーハを温度４２０℃で、
時間にして３分間熱処理して、オーミック性電極（１０
４）を形成した。尚、本実施例では上述の様にオーミッ
ク電極材料としてＧｅを１３重量％含んでなるＡｕ−Ｇ
ｅ合金を使用したが当然のことながらＡｕ−Ｇｅ合金の
Ｇｅ含有量は当該含有量に限定されることは勿論なく、
またＡｕ−Ｇｅ以外の金属材料等を使用しても差し支え
はない。

【００２０】次に、素子化されたウエハの表面を通常の
プラズマＣＶＤ法によるＳｉＯ₂ 絶縁膜（１０５）で被
覆した。ＳｉＯ₂ 膜の厚さは約３００ｎｍとした。更
に、当該絶縁膜上に一般的な真空蒸着法により高純度Ｆ
ｅの被膜（１０６）を約３００ｎｍの厚さで堆積させ
た。このＦｅ被膜の蒸着時には感磁部領域と相似の形状
の空隙を有するメタルマスクを上記絶縁膜上に載置し、
然る後、Ｆｅを当該メタルマスクを通して蒸着し十字形
感磁部領域上に感磁部と相似形の線幅約５０ｎｍの十字
形状のＦｅ被膜（１０６）を形成した。尚、本実施例で
はＦｅ被膜の形状を感磁部と相似形の十字形としたが形
状については別段これに限定されるものではない。

【００２１】上述の如く作成したホール素子を電気的な
特性評価に供した。表１に、評価した項目と特性値につ
き、本発明に係わる場合と従来例とを対比させて示す。

【００２２】

【表１】

【００２３】従来例とは前項に記したＦｅ皮膜は具備し
ていないものの、それ以外は全く同一の上述の工程を経
て制作されたＧａＩｎＡｓ／ＩｎＰヘテロ接合ホ−ル素
子を指す。表１に示す如く本発明に係わるＦｅ皮膜を具
備した新たなホ−ル素子と従来のホ−ル素子では入力抵
抗、出力抵抗共に差異は認められなかった。

【００２４】一方、表１に示す様に素子の積感度につい
ては顕著な差が認められ、本発明に基づくＦｅ被膜をＳ
ｉＯ₂ 絶縁膜上に具備した新たなホール素子にあっては
従来のホール素子に比較し約１．５〜２倍の感度が得ら
れ本発明による効果が如実に顕現されていることが示さ
れた。

【００２５】（実施例２）実施例１と同様にしてＧａＩ
ｎＡｓ／ＩｎＰヘテロ接合を感磁部とし、ＳｉＯ₂ 絶縁
膜を具備したホール素子を作製した。このＳｉＯ₂ 絶縁
膜を具備したホール素子を１０％の塩酸水溶液に室温で
浸し、ＩｎＰ単結晶基板（１０１）を当初の約３５０μ
ｍから約１５０μｍの厚さになるまでエッチング除去し
た。エッチング後素子を超純水で十分洗浄し乾燥させた
上で、真空蒸着法とメッキ法により高純度鉄の被膜（１
０６）を約３０μｍの厚さでＩｎＰ単結晶基板（１０
１）の裏面全体に堆積させた。このような鉄被膜は、別
段基板結晶の全面に被着させる必要はなく、円形あるい
は方形に選択的に被着させても効果は得られるが、どの
ような形状にするにしても表面側に存在する感磁部領域
のほぼ直下に配置するのが好ましい。

【００２６】上述のごとく作成したホール素子につき電
気特性を評価した。結果を表１に併記する。表１に示す
ごとく、本発明のホール素子は入力抵抗および出力抵抗
共に従来のホール素子と差異は認められなかったが、積
感度については従来のホール素子と比較して、約１．５
〜２倍の感度が得られている。

【００２７】

【発明の効果】以上、述べた如く遷移金属からなる被膜
を単にホール素子内部に具備させるだけでホール素子の
積感度を著しく向上させる効果をもたらし、もって従来
に無い極めて高感度なホール素子を提供出来る。また、
本発明に依りこの様な高感度を顕現できたことによっ
て、従来、精度の不足が言われていた例えば、微小領域
に於ける高精度の磁界測定、或はまた回転体の精密回転
制御等を可能ならしめるなど、産業界に於けるセンシン
グ技術の発展に寄与するところ大である。

【図面の簡単な説明】

【図１】本発明に係わるホール素子の平面構造を概略的
に示す図である。

【図２】図１に示すホール素子のＡ−Ａ’方向の断面を
模式的に示す図である。

【図３】本発明の他の実施例のホール素子の平面構造を
概略的に示す図である。

【図４】図３に示すホール素子のＡ−Ａ’方向の断面を
模式的に示す図である。

【符号の説明】

１０１単結晶基板１０２アンドープＩｎＰ層１０３混晶比０．４７の層１０４オーミック電極１０５ＳｉＯ₂ 絶縁膜１０６Ｆｅ被膜１０７ダイシングライン１０８メサ領域

───────────────────────────────────────────────────── フロントページの続き (72)発明者宇田川隆埼玉県秩父市大字下影森1505番地昭和電工株式会社秩父研究所内 (72)発明者竹内良一埼玉県秩父市大字下影森1505番地昭和電工株式会社秩父工場内 (72)発明者臼田雅彦埼玉県秩父市大字下影森1505番地昭和電工株式会社秩父工場内

Claims

【特許請求の範囲】

【請求項１】 III−Ｖ族化合物半導体からなるヘテロ
接合を感磁部とする磁電変換素子に於て、感磁部領域に
絶縁層を介して軟磁性材料からなる金属膜をを具備して
成ることを特徴とする磁電変換素子。
【請求項２】軟磁性材料が鉄（Ｆｅ）であることを特
徴とする請求項１記載の磁電変換素子。
【請求項３】感磁部がリン化インジウムとヒ化ガリウ
ムインジウムからなるヘテロ接合であることを特徴とす
る請求項１又は請求項２に記載の磁電変換素子。