CN104916676A - 一种具有电荷补偿层的高压器件 - Google Patents

一种具有电荷补偿层的高压器件 Download PDF

Info

Publication number
CN104916676A
CN104916676A CN201510263014.7A CN201510263014A CN104916676A CN 104916676 A CN104916676 A CN 104916676A CN 201510263014 A CN201510263014 A CN 201510263014A CN 104916676 A CN104916676 A CN 104916676A
Authority
CN
China
Prior art keywords
compensating layer
charge
charge compensating
layer
based semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510263014.7A
Other languages
English (en)
Other versions
CN104916676B (zh
Inventor
汪志刚
陈协助
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Southwest Jiaotong University
Original Assignee
Southwest Jiaotong University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Southwest Jiaotong University filed Critical Southwest Jiaotong University
Priority to CN201510263014.7A priority Critical patent/CN104916676B/zh
Publication of CN104916676A publication Critical patent/CN104916676A/zh
Application granted granted Critical
Publication of CN104916676B publication Critical patent/CN104916676B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明涉及半导体技术,特别涉及一种具有电荷补偿层的耐压结构异质结晶体管。本发明主要采用在异质结半导体上方介质层中引入电荷形成电荷补偿层,以实现电荷层中电荷与势垒层下方电荷相互补偿,从而达到漂移区的有效电通量密度接近于最佳分布,最终获得最短表面长度内有更高的耐压。本发明的有益效果为,器件利用III-V族异质结材料固有特性,实现了在不改变异质结材料结构和特性、异质结界面处2DEG浓度以及极化电荷大小等情况下,提高耐压的目的,为III-V族化合物异质结HFET器件能在高温高场强环境下获得更高稳定工作性能的优点。

Description

一种具有电荷补偿层的高压器件
技术领域
本发明涉及半导体技术,特别是横向半导体器件的耐压区,以及半导体器件的异质结势垒层电场调制技术。
背景技术
目前对于横向器件的表面电场的耐压技术可以利用最佳的表面变掺杂以及RESURF(Reduced Surface Electric Field)技术,实现最短距离内达到最佳的击穿电压值,并且漂移区掺杂浓度足够高,从而获得较小的导通电阻。此类技术已经广泛应用于硅基功率器件中。常规硅器件的漂移区导通电阻的降低,主要是通过提高漂移区掺杂浓度的方式来实现的。与之相比,异质结型晶体管(AlGaN/GaN HFET)由于异质结材料自身的极化效应,在异质结界面处形成了高浓度的二维电子气(2DEG),从而具有较高电流导通能力。因为导通电阻与材料固有参数有关,那么优化导通电阻与耐压之间的矛盾,就主要体现为耐压值的提高单方面的矛盾。
在AlGaN/GaN HFET中,耐压的提高主要是通过降低栅极边缘处电场峰值来实现,其基本原理是在栅极边缘处引入相反电荷以削弱电场,避免电场峰值提前达到临界值。利用这种机理提高AlGaN/GaN HFET的耐压方法主要有场板技术,钝化层优化技术以及掺杂等。
AlGaN/GaN HFET异质结中有多种电荷存在:如极化电荷,掺杂离子,2DEG等。当器件反向偏置时,异质结界面处的2DEG被快速耗尽,势垒层中的其它可移动电荷也被电极抽走。异质结势垒层中不可移动电荷承受耐压,其中势垒层中不移动的电荷空间分布对漂移区中电场不均匀分布有直接关系。但是,如果采用在势垒层中引入直接离子掺杂,将对势垒层极化材料的稳定、以及异质结界面处2DEG浓度降低,这将直接恶化器件的基本特性。
发明内容
本发明的目的针对上述问题,提出一种具有电荷补偿层的高压器件。
本发明的技术方案是,一种具有电荷补偿层的高压器件,如图1所示,包括从下往上依次设置的第一类半导体衬底201、第二类半导体薄膜202和第三类半导体薄膜203,所述第二类半导体薄膜202和第三类半导体203的连接处形成异质结;所述第三类半导体薄膜203的两端分别设置有第一欧姆接触101和第二欧姆接触103;所述第三类半导体薄膜203上表面具有金属电极102;所述金属电极102与第一欧姆接触101和第二欧姆接触103之间具有钝化层302;所述金属电极102与第二欧姆接触103之间的钝化层302上层具有电荷补偿层300,电荷补偿层300的一侧与金属电极102连接。
本发明总的技术方案,是在异质结势垒层上方引入电荷补偿层,通过补偿层中电荷形成电场,部分抵消势垒层中电荷产生的电场,从而使得垂直势垒层中纵向电场均匀化,优化出一个接近于均匀分布的电场通量,以期在最小表面距离内达到最高的击穿电压值
进一步的,第一类半导体衬底201可以为Si、Al2O3、SiC、GaN、AlN、AlGaN和金刚石中的一种或多种叠加。
所述的钝化层材料可以为SiN、SiO2、Al2O3、HfO2、Ga2O3、CrO、MgO中的一种。
进一步的,所述第二类半导体薄膜202和第三类半导体薄膜203为三族-五族化合物,且在接触界面处能形成异质结,所述第二类半导体薄膜202主要为GaN、InN、AlGaN、InGaN、InAlGaN或者AlN;所述第三类半导体薄膜203主要为GaN、InN、AlGaN、InGaN或者AlN。第二类半导体与第三类半导体相同之处在于都为III-V族半导体,主要差别在于第二类半导体与第三类半导体在材料组分或者种类上有差异,如AlxGa1-xN/AlyGa1-yN,其中x和y取值范围都为0~1。
进一步的,所述电荷补偿层300是P型III-V族化合物,P型掺杂的绝缘体,P型掺杂的Ga2O3,P型掺杂的Al2O3,P型掺杂的SiC或金刚石等。
进一步的,所述电荷补偿层300的区间等效掺杂浓度沿器件横向方向从靠近金属电极102的一端到靠近第二欧姆接触103的一端的逐渐减小。
进一步的,所述电荷补偿层300由第二电荷补偿层303和位于第二补偿层303上表面的第三电荷补偿层304组成;所述第二电荷补偿层303由AlxGa1-xN组成,其中x取值范围为0~1,所述第三电荷补偿304由AlyGa1-yN组成,其中y取值范围为0~1,且第二电荷补偿层303和第三电荷补偿层304能构成异质结结构。
进一步的,所述电荷补偿层300由第四电荷补偿层305和位于第四补偿层304上表面的第五电荷补偿层306组成;所述第四电荷补偿层305为P型掺杂层,所述第五电荷补偿层306为N型掺杂层。
进一步的,所述电荷补偿层300阶梯形的P型III-V族化合物,P型掺杂的绝缘体,P型掺杂的Ga2O3,P型掺杂的Al2O3,P型掺杂的SiC或金刚石,其沿器件纵向方向的宽度从靠近金属电极102的一端到靠近第二欧姆接触103的一端逐渐减小。
进一步的,所述的电荷补偿层300是III-V族化合物半导体层。
更进一步的,所述电荷补偿层301的另一侧与第二欧姆接触103的侧面连接。
再进一步的,所述金属电极102与第三类半导体薄膜203之间具有绝缘层401,形成MIS(金属-绝缘体-半导体)结构。
本发明的有益效果为,器件利用III-V族异质结材料固有特性,实现了在不改变异质结材料结构和特性、异质结界面处2DEG浓度以及极化电荷大小等情况下,提高耐压的目的,为III-V族化合物异质结HFET器件能在高温高场强环境下获得更高稳定工作性能的优点。
附图说明
图1是实施例1结构示意图;
图2是实施例2结构示意图;
图3是实施例2中电荷补偿层中沿x方向掺杂浓度变化示意图;
图4是实施例3结构示意图;
图5是实施例4结构示意图;
图6是实施例5结构示意图;
图7是实施例6结构示意图;
图8是实施例7结构示意图;
图9是实施例8结构示意图;
图10是实施例9结构示意图;
图11是实施例10结构示意图;
图12是实施例11结构示意图;
图13是实施例12结构示意图;
图14是实施例13结构示意图;
图15是实施例14结构示意图;
图16是实施例15的结构示意图;
图17是实施例16的结构示意图;
图18是一种具有电荷补偿层的双异质结器件的结构示意图;
图19是一种具有电荷补偿层的异质结器件的元胞结构版图。
具体实施方式
下面结合附图对本发明进行详细的描述
实施例1
如图1所示,本例包括从下往上依次设置的第一类半导体衬底201、第二类半导体薄膜202和第三类半导体薄膜203,所述第二类半导体薄膜202和第三类半导体203的连接处形成异质结;所述第三类半导体薄膜202的两端分别设置有第一欧姆接触101和第二欧姆接触103;所述第三类半导体薄膜203上表面具有金属电极102;所述金属电极102与第一欧姆接触101和第二欧姆接触103之间具有钝化层302;所述金属电极102与第二欧姆接触103之间的钝化层302上层具有第一电荷补偿层301,所述第一电荷补偿层301的一侧与金属电极102的侧面连接。其中第一电荷补偿层301是掺杂浓度为1012cm-3到1020cm-3的P型III-V族化合物,P型掺杂的绝缘体,P型掺杂的Ga2O3,P型掺杂的Al2O3,P型掺杂的SiC或金刚石等。
其中,第一欧姆接触101的引出电极为源极S,第二欧姆接触103的引出电极为漏极D,金属电极102为栅极;其中,第一欧姆接触101的引出电极S和第二欧姆接触103的引出电极D的材料可采用金、银、铝、钛、铂、或者铟,栅极可采用钛、金、镍、铂、锘、钨、银、铝、钛、钼、钨或者铟。
本例的工作原理为:
本例子是一种耗尽型AlGaN/GaN HFET结构例子,具有常开沟道,即阈值电压小于0。因此,在电力电子领域作为功率开关器件使用时,器件关断需要金属电极102加外加控制电压。当金属电极102加偏置电压小于能使得金属电极102下第二类半导体薄膜202与第三类半导体薄膜203界面处的2DEG沟道夹断的阈值电压时,第一欧姆接触101到第二欧姆接触103的导电沟道切断,HFET处于耐压状态;位于漂移区下方第二类半导体薄膜202与第三类半导体薄膜203异质结界面处的2DEG将快速被漏极D抽走;与此同时,电荷补偿层301中的正可移动电荷在金属电极102的作用下抽走;最终,将在漂移区中由上至下形成负电荷(耗尽后的受主中心位于第一电荷补偿层301中)、正电荷(正的界面态电荷,位于钝化层302和第三类半导体薄膜203之间)、负电荷(负的极化电荷位于第三类半导体薄膜203上边界)、正电荷(正的极化电荷位于第三类半导体薄膜203下边界),此时忽略了第三类半导体薄膜203和钝化层302杂质电荷。由此可见,漂移区中由上至下的空间电荷产生了交替改变方向的电场,此交替方向电场调制了纵向电场对漂移区电场贡献,使得漂移区电场更加平缓。第三类半导体薄膜203中的等势线呈现均匀分布,可以实现在足够短的栅漏间距里,拥有最佳的耐压值。
实施例2
如图2所示,本例为具有横向变掺杂第一电荷补偿层301的AlGaN/GaN HFET结构。本例的结构与实施例1基本相同,不同的地方在于,本例中第一电荷补偿层301的区间等效掺杂浓度为沿器件横向方向从靠近金属电极102的一端到靠近第二欧姆接触103的一端逐渐减小,如图3所示。第一电荷补偿层301中的掺杂浓度是根据第三类半导体薄膜203势垒层补偿效应不同的要求来实现电荷的补偿,因为在第三类半导体203与钝化层302的界面处,存在不均匀分布的界面态电荷,当金属电极102使得器件关态时,通过异质结界面通道注入到第三类半导体203与钝化层302之间的电子,在x方向上存在差异,这些电子电荷将对金属电极102边缘处的电场峰值产生贡献,导致漂移区电场提前达到临界值,在金属电极102边缘处产生击穿;由第三类半导体203势垒层或异质结界面(第一类半导体202与第二类半导体203的异质结界面,以及第三类半导体203与钝化层302的接触界面)处不均匀分布的电荷产生的不均匀电场,可以通过在第一电荷补偿层301中横向变掺杂的方式实现电场的均匀平缓分布,进而实现足够短的栅漏间距,实现最佳的耐压值。
实施例3
如图4所示,本例为具有复合电荷补偿层的AlGaN/GaN HFET结构。本例的结构与实施例1基本相同,不同的地方在于,本例中电荷补偿层300由第二电荷补偿层303和第三电荷补偿层304两部分组成。第二电荷补偿层303由AlxGa1-xN组成,其中x取值范围为0~1,第三电荷补偿304由AlyGa1-yN组成,其中y取值范围为0~1;第二电荷补偿层303和第三电荷补偿层304构成异质结结构,该III-V族半导体材料形成的异质结,具有天然存在的压电极化和自发极化效应,可以在第二补偿层303与第三补偿层304的异质结界面产生2DHG(二维空穴气);即使在第二电荷补偿层303和第三电荷补偿层304中未掺杂时,也可以实现电荷补偿层对AlGaN/GaN HFET表面电场的调制作用。
本例子是一种耗尽型AlGaN/GaN HFET结构例子,具有常开沟道,即阈值电压为小于0。因此,在电力电子领域作为功率开关器件使用时,器件关断需要金属电极102加外加控制电压。当金属电极102加偏置电压小于能使得金属电极下第二类半导体薄膜202与第三类半导体薄膜203界面处的2DEG沟道夹断的阈值电压时,第一欧姆接触101到第二欧姆接触103的导电沟道切断,HFET处于耐压状态;位于漂移区下方第二类半导体薄膜202与第三类半导体薄膜203异质结界面的2DEG(二维电子气)将快速被漏极D抽走,与此同时,第二电荷补偿层303和第三补偿层304的异质结界面处的2DHG(二维空穴气)在金属电极102的作用下被抽走,在第二电荷补偿层303的下界面处留下不可移动的负极化电荷;最终,将在漂移区由上至下形成负电荷(位于钝化层302与第二电荷补偿层303上表面之间)、正电荷(位于第二电荷补偿层303的下界面处的负极化电荷)、负电荷(位于第三补偿层304下界处的正极化电荷)、正电荷(位于钝化层302与第三类半导体薄膜203之间)、负电荷(位于第三类半导体薄膜203上界面处的负极化电荷)、正电荷(位于第三类半导体薄膜203下界面处的正极化电荷),此时忽略了第二电荷补偿层303、第三电荷补偿层304、第三类半导体薄膜203和钝化层302的杂质电荷;由此可见,漂移区中由上至下的空间电荷产生了交替改变方向的电场,此交替方向电场调制了纵向电场对漂移区电场贡献,使得漂移区电场更加平缓。第三类半导体薄膜203中的等势线呈现均匀分布,可以实现足够短的栅漏间距,实现最佳的耐压值。
是实例4
如图5所示,本例为具有复合电荷补偿层的AlGaN/GaN HFET;本例的结构与实施例1基本相同,与实施例1不同的地方在于,本例的第一电荷补偿层在301连接接触电极102和漏极D之间,且第一电荷补偿层上设置有钝化层302。
本例子是一种耗尽型AlGaN/GaN HFET结构例子,具有常开沟道,即阈值电压小于0。因此,在电力电子领域作为功率开关器件使用时,器件关断需要金属电极102加外加控制电压。当金属电极102加偏置电压小于能使得金属电极102下第一半导体202与第三类半导体203界面处的2DEG沟道夹断的阈值电压时,第一欧姆接触101到第二欧姆接触103的导电沟道切断,HFET处于耐压状态,位于漂移区下方第二类半导体202与第三类半导体203异质结界面处的2DEG将快速被漏极D抽走;与此同时,P型第一电荷补偿层301中的空穴被金属电极102抽走,留下不可移动的负电荷受主离子;最终,将在漂移区由上至下形成正电荷(钝化层302与第一电荷补偿层301上表面之间)、负电荷(第一电荷补偿层301的不可移动的受主离子)、正电荷(正的界面态电荷,位于钝化层302与第三类半导体薄膜203之间)、负电荷(第三类半导体203上界面的负极化电荷)、正电荷(第三类半导体薄膜203下界面的正极化电荷),此时忽略了第三类半导体薄膜203和钝化层302杂质电荷;由此可见,漂移区中由上至下的空间电荷产生了交替改变方向的电场,此交替方向电场调制了纵向电场对漂移区电场贡献,使得漂移区电场更加平缓;特别指出,Ga2O3材料的禁带宽度大,可以获得优于AlGaN势垒层203的耐压性能。也就是说,钝化层302上方引入高耐压性能的第一电荷补偿层301也可以直接实现表面电场的调制。
实施例5
如图6所示,本例为具有复合电荷补偿层的AlGaN/GaN HFET。本例的结构与实施例1基本相同,与实施例1不同的地方在于,实施例5的电荷补偿层300由第四电荷补偿层305和第五电荷补偿层306组成;电荷补偿层300连接在金属电极102和第二欧姆接触103之间。相比于实施例3,实施例4中的第四电荷补偿层305和第五电荷306补偿层分别由P型掺杂层和N型掺杂层形成,P型掺杂和N型掺杂的掺杂浓度范围为1012cm-3至1020cm-3
本例子是一种耗尽型AlGaN/GaN HFET结构例子,具有常开沟道,即阈值电压小于0。因此,在电力电子领域作为功率开关器件使用时,器件关断需要金属电极102加外加控制电压。当器件处于耐压状态时,即漏极D正向偏置电压,当金属电极102加偏置电压小于能使得金属电极102下第二类半导体202与第三类半导体203界面处的2DEG沟道夹断的阈值电压时,第一欧姆接触101到第二欧姆接触103的导电沟道切断,位于漂移区下方第二类半导体202与第三类半导体203异质结界面处的2DEG将快速被漏极D抽走。与此同时,P型第四电荷补偿层305中的空穴被金属电极102抽走,N型第五电荷补偿层306中的电子被漏极D抽走,从而第四电荷补偿层305和第五电荷补偿层306就形成类似于超结结构,从而第三类半导体薄膜203中的等势线呈现均匀分布,可以在足够短的栅漏间距里,实现最佳的耐压值。
实施例6
如图7所示,本例为具有复合电荷补偿层的MIS(金属-绝缘体-半导体)型AlGaN/GaN HFET,本例的结构是实施例3的衍生结构,与实施例3不同之处在于本实施例中在金属电极102与第三类半导体203之间设置由第一绝缘层401,以形成MIS(金属-绝缘体-半导体)结构,其他部分都一样,如电荷补偿层300由第二电荷补偿层303和第三电荷补偿层304两部分组成;第一绝缘体401主要由低导电能力的氮化物和氧化物组成,其常见的材料为SiN、SiO2、Al2O3、HfO2、Ga2O3、CrO、MgO、MnO,也可以为这几种材料组合体。
本例子是一种耗尽型AlGaN/GaN HFET结构例子,具有常开沟道,即阈值电压为小于0。因此,在电力电子领域作为功率开关器件使用时,器件关断需要金属电极102加外加控制电压。当金属电极102加偏置电压小于能使得金属电极102下第二半导体202与第三类半导体203界面处的2DEG沟道夹断的阈值电压时,第一欧姆接触101到第二欧姆接触103的导电沟道切断,HFET处于耐压状态,位于漂移区下方第二类半导体202与第三类半导体203异质结界面处的2DEG将快速被漏极D抽走;与此同时,第二电荷补偿层303和第三补偿层304的异质结界面处的2DHG(二维空穴气)在金属电极102的作用下被抽走,在第二电荷补偿层303的下界面处留下不可移动的负极化电荷;最终,将在漂移区由上至下形成负电荷(位于钝化层302与第二电荷补偿层303上表面之间)、正电荷(位于第二电荷补偿层303的下界面处的负极化电荷)、负电荷(位于第三补偿层304下界处的正极化电荷)、正电荷(位于钝化层302与第三类半导体薄膜203之间)、负电荷(位于第三类半导体薄膜203上界面处的负极化电荷)、正电荷(位于第三类半导体薄膜203下界面处的正极化电荷),此时忽略了第二电荷补偿层303、第三电荷补偿层304、第三类半导体薄膜203和钝化层302的杂质电荷;由此可见,漂移区中由上至下的空间电荷产生了交替改变方向的电场,此交替方向电场调制了纵向电场对漂移区电场贡献,使得漂移区电场更加平缓。第三类半导体薄膜203中的等势线呈现均匀分布,可以实现足够短的栅漏间距,实现最佳的耐压值。
实施例7
如图8所示,本例为具有复合电荷补偿层的MIS(金属-绝缘体-半导体)型AlGaN/GaN HFET,本实施例是实施例4的衍生结构;与实施例4所不同的是实施例7中在金属电极102与第三类半导体203之间设置有第一绝缘体401,其他部分一样,如由第一电荷补偿层301组成的电荷补偿层300连接在金属电极102和第二欧姆接触电极103之间;该MIS AlGaN/GaN HFET的原理与实施例3一致,这里不再累述。
实施例8
如图9所示,本例为具有电荷补偿层的MIS(金属-绝缘体-半导体)型AlGaN/GaN HFET;本实施例是实施例6的衍生结构,与实施例6所不同的是实施例8中在金属电极102与第三类半导体203之间设置有第一绝缘体401,以形成MIS(金属-绝缘体-半导体)结构,其他部分都一样,如由第四电荷补偿层305和第五电荷补偿层306组成的电荷补偿层连接在金属电极102和第二欧姆接触103之间;实施例8中的MIS AlGaN/GaN HFET的原理与实施例5的AlGaN/GaN HFET的原理一样,这里不再累述。
实施例9
如图10所示,本例为具有阶梯状电荷补偿层的AlGaN/GaN HFET。本例是实施例4的一个衍生结构,与实施例4所不同的是,实施例9中电荷补偿层300是由第六电荷补偿层307组成,且第六电荷补偿层307是阶梯状的,是掺杂浓度为1012cm-3到1020cm-3的P型III-V族化合物,P型掺杂的绝缘体,P型掺杂的Ga2O3,P型掺杂的Al2O3,P型掺杂的SiC或金刚石等;此实施例子的具有阶梯状电荷补偿层的AlGaN/GaN HFET的原理和实施例4的AlGaN/GaN HFET的原理一样,这里不再累述。
实施例10
如图11所示,本例为具有阶梯状电荷补偿层的AlGaN/GaN MISHFET;该实施例是实施例9的一个衍生结构,与实施例9所不同的是在实施例10中的金属电极102与第三类半导体203之间设置有第一绝缘体401,以形成MIS(金属-绝缘体-半导体)结构,对于实施例10的电荷补偿与实施例9的电荷补偿层一样,都是由第六电荷补偿层307,并且实施例10的AlGaN/GaN MISHFET的原理和实施例5的AlGaN/GaN HFET的原理一样,这里也不再累述。
实施例11
如图12所示,本例为具有电荷补偿层的MISHFET。该实施例的器件基本结构与实施例1的结构基本相同,所不同的是,实施例11中的电荷补偿层是第七电荷补偿层308,第七电荷补偿层308上表面设置有接触电极104,接触电极104与源电极S电气连接;且第七电荷补偿层308不与金属电极102连接,两者通过钝化层302相隔开;金属电极102与第三类半导体203之间设置有第一绝缘体401,以形成MIS(金属-绝缘体-半导体)结构,第七电荷补偿层308的材料是III-V族化合物半导体,构成接触电极104的金属是金、银、铝、钛、镍、铂、锘、钨、银、钼或者铟;
本例子是一种耗尽型AlGaN/GaN MISHFET结构例子,具有常开沟道,即阈值电压小于0。因此,在电力电子领域作为功率开关器件使用时,器件关断需要金属电极102加外加控制电压。当金属电极102加偏置电压小于能使得金属电极102下第二半导体202与第三类半导体203界面处的2DEG沟道夹断的阈值电压时,第一欧姆接触101到第二欧姆接触103的导电沟道切断,MISHFET处于耐压状态,位于漂移区下方第二类半导体202与第三类半导体203异质结界面处的2DEG将快速被漏极D抽走,与此同时,在第三类半导体203上面的负极化电荷的感应下,在钝化层302与第三类半导体203上界面之间感应出正界面电荷,这此正的界面电荷作用下,在钝化层302与第七电荷补偿层308接触界面感应出负界面电荷,随后在此负的界面电荷作用下,通过接触电极104使得第七电荷补偿层308耗尽,在第七电荷补偿层308下界面留下正的极化电荷,在第七电荷补偿层308上界面留下负的极化电荷,此时忽略了第三类半导体薄膜203、第七电荷补偿层308和钝化层302杂质电荷;由此可见,漂移区中由上至下的空间电荷产生了交替改变方向的电场,此交替方向电场调制了纵向电场对漂移区电场贡献,使得漂移区电场更加平缓。第三类半导体薄膜203中的等势线呈现均匀分布,可以实现足够短的栅漏间距,实现最佳的耐压值此外,由于电力电子开关电路中通常希望开关管的栅极电荷足够小,以提高开关性能,所以七电荷补偿层308不与金属电极102连接,有利于减小金属电极电荷控制。
实施例12
如图13所示,本例为具有电荷补偿层的MISHFET;该实施例是实施例11的一种衍生结构,与实施例11所不同的是在实施列12中金属电极104不与源极S相连接。
本例子是一种耗尽型AlGaN/GaN MISHFET结构例子,具有常开沟道,即阈值电压小于0。因此,在电力电子领域作为功率开关器件使用时,器件关断需要金属电极102加外加控制电压。当金属电极102加偏置电压小于能使得金属电极102下第二半导体202与第三类半导体203界面处的2DEG沟道夹断的阈值电压时,第一欧姆接触101到第二欧姆接触103的导电沟道切断,MISHFET结构处于反向耐压,第七电荷补偿层308可以通过接触电极104对其补充电荷或者通过接触电极104抽取电荷,使得漂移区由上至下的空间电荷产生交替改变方向的电场,此交替方向电场调制了纵向电场对漂移区电场贡献,使得漂移区电场更加平缓;从而实现对异质结区电荷补偿和表面电场调制的目的。
实施例13
如图14所示,本例为具有电荷补偿层的增强型MISHFET。该实施例是实施例11的一种衍生结构,与实施例11所不同的是实施例13中MIS(金属-绝缘体-半导体)的第三类半导体203中有P型掺杂(如镁、钠、锰元素实现P型掺杂)、或者MIS的第三类半导体203中掺杂有氟离子或C1离子,对于P型掺杂或离子掺杂,其浓度范围在1012cm-3到1020cm-3,实现MIS下的导电沟道中的2DEG耗尽,使得器件是常关型器件;实施例13器件的原理与实施列11的器件原理一样,这里不再累述。
实施例14
如图15所示,本例为具有电荷补偿层的增强型MISHFET。该实施例的结构基本与实施例13的结构基本相同,与实施例13不同的是实施例14的第七电荷补偿层308右侧与第二欧姆接触103连接;第七电荷补偿层308的作用是,当器件反向耐压时,源极S、接触电极104、第七电荷补偿层308、漏极D形成表面耐压二极管回路,而高性能表面耐压管可以实现对第三类半导体203和第二类半导体202的异质结上方电势钳位,从而获得电荷补偿,达到优化表现电场的目的。
实施列15
如图16所示,本例为具有电荷补偿层的增强型MISHFET;该实施例子的结构与实施例14的基本相同,所不同的是,实施例15的MIS(金属-绝缘体-半导体)的第一绝缘体401中掺杂有氟离子或C1离子(浓度范围在1012cm-3到1020cm-3),该浓度的氟离子或C1离子能够拉高金属电极102下方第三类半导体203的势垒高度,从而耗尽异质结界面处的2DEG浓度;当器件反向耐压时,源极S、接触电极104、第七电荷补偿层308、漏极D形成表面耐压二极管回路;高性能表面耐压管可以实现对第三类半导体203和第二类半导体202的异质结上方电势钳位,从而获得电荷补偿,达到优化表现电场的目的。
实施例16
如图17所示,本例为具有电荷补偿层的二极管。主要由阳极区,阴极区、衬底区、常关沟道区以及耐压区构成。阳极区主要包括第一欧姆接触101和金属电极102及阳极A,阴极区主要包括第二欧姆接触103及阴极C,电荷补偿层主要由第七补偿层308组成,金属电极102与第一绝缘层401、第三类半导体203形成MIS(金属-绝缘体-半导体)结构,MIS里的第三类半导体203中掺杂有能使MIS结构下的异质结界面处的2DEG耗尽的F离子或C1离子或MIS里的第三类半导体203是P型掺杂(如镁、钠、锰元素实现P型掺杂)的,其掺杂的浓度范围为1012cm-3到1020cm-3;欧姆接触电极包含钛、金、镍、铂、锘、钨、银、铝、钛、钼或者铟;耐压区主要包括第七电荷补偿层308、钝化层302,以及第二类半导体202和第三类半导体203构成的异质结。当器件正向工作时,即所述的阳极A有正向电压,所述的阴极C接在低电位或地上,在阳极正向偏置电压作用下,使得MIS结构下的异质结界面处产生2DEG,器件正向导通;当器件工作在反向耐压时,所述的阴极C接在高电位上,所述的阳极A接在低电位或地上,器件处于反向关断耐压状态,位于漂移区下方第二类半导体202与第三类半导体203异质结界面处的2DEG将快速被欧姆接触电极102抽走,在第三类半导体203留下正的极化电荷,与此同时,在第三类半导体203上面的负极化电荷的感应下,在钝化层302与第三类半导体203上界面之间感应出正界面电荷,这此正的界面电荷作用下,在钝化层302与第七电荷补偿层308接触界面感应出负界面电荷,随后在此负的界面电荷作用下,通过金属电极102使得第七电荷补偿层308耗尽,在第七电荷补偿层308下界面留下正的极化电荷,在第七电荷补偿层308上界面留下负的极化电荷,此时忽略了第三类半导体薄膜203、第七电荷补偿层308和钝化层302杂质电荷,由此可见,漂移区中由上至下的空间电荷产生了交替改变方向的电场,此交替方向电场调制了纵向电场对漂移区电场贡献,使得漂移区电场更加平缓;从而实现对异质结区电荷补偿和表面电场调制的目的,提高了二极管的反向耐压。
一种具有补偿层器件不仅包括上述的III-V族单异质结器件,还包括III-V族双异质结或多异质结器件,图18示出了一种具有补偿层的III-V族双异质结器件的结构,它的结构与单异质结结构基本相同,所不同的是,在第二半导体202与第三类半导体203之间还外延生长有第四类半导体204,从而第二半导体202与第四类半导体204和第四类半导体204与第三类半导体203之间形成了双异质结,所述的第四类半导体204主要是AlN、InN、AlGaN、InGaN、InAlGaN或者GaN;如具有补偿层AlGaN(20nm)/AlN(1-4nm)/GaN或GaN/AlGaN/AlN双异质结器件。具有补偿层双异质结器件的补偿原理与具有补偿层的单异质结器件的补偿原理一样,这里不再累述。
图19示出了一种具有电荷补偿层的MISHFET结构的元胞图形实施例。实施例给出了第一欧姆接触极101、金属电极102、第二欧姆接触电极103、钝化302以及电荷补偿层的多边形元胞结构。此正六边形元胞只是本专利提出的一种典型实施例的版图实现方案。此外,前面的具体实施例工程师还可以采用三角形,四边形,五边形、八边形以及多边形元胞结构以保证本发明具体事例的版图实现。
虽然上述实施例子结合了MISHFET和HFET结构的两种器件,以及演变结构的二极管技术作了说明,对于本领域的普通技术人员而言,在不违背本发明的基本内涵下,可以将本发明的技术做一定的修改及推广用用到各种半导体器件。

Claims (10)

1.一种具有电荷补偿层的高压器件,包括从下往上依次设置的第一类半导体衬底(201)、第二类半导体薄膜(202)和第三类半导体薄膜(203),所述第二类半导体薄膜(202)和第三类半导体薄膜(203)的连接处形成异质结;所述第三类半导体薄膜(203)的两端分别设置有第一欧姆接触(101)和第二欧姆接触(103);所述第三类半导体薄膜(203)上表面具有金属电极(102);所述金属电极(102)与第一欧姆接触(101)和第二欧姆接触(103)之间具有钝化层(302);所述金属电极(102)与第二欧姆接触(103)之间的钝化层(302)上层具有电荷补偿层(300),所述电荷补偿层(300)的一侧与金属电极(102)的侧面连接。
2.根据权利要求1所述的一种具有电荷补偿层的高压器件,其特征在于,所述第二类半导体薄膜(202)和第三类半导体薄膜(203)为三族-五族化合物,且在接触界面处能形成异质结。
3.根据权利要求1所述的一种具有电荷补偿层的高压器件,其特征在于,所述的电荷补偿层(300)为P型三族-五族化合物、P型掺杂的绝缘体、P型掺杂的Ga2O3、P型掺杂的Al2O3、P型掺杂的SiC、金刚石中的一种或多种叠加。
4.根据权利要求1或3所述的一种具有电荷补偿层的高压器件,其特征在于,所述的电荷补偿层(300)的区间等效掺杂浓度沿器件横向方向从靠近金属电极(102)的一端到靠近第二欧姆接触(103)的一端逐渐减小。
5.根据权利要求1所述的一种具有电荷补偿层的高压器件,其特征在于,所述电荷补偿层(300)由第二电荷补偿层(303)和第三电荷补偿层(304)组成,所述第二电荷补偿层(303)位于第三电荷补偿层(304)上表面;所述第二电荷补偿层(303)由AlxGa1-xN组成,其中x取值范围为0~1,所述第三电荷补偿(304)由AlyGa1-yN组成,其中y取值范围为0~1,且第二电荷补偿层(303)和第三电荷补偿层(304)能在接触界面形成异质结。
6.根据权利要求1所述的一种具有电荷补偿层的高压器件,其特征在于,所述电荷补偿层(300)由第四电荷补偿层(305)和第五电荷补偿层(306)组成,所述第四电荷补偿层(305)位于第五电荷补偿层(306)上表面;所述第四电荷补偿层(305)为P型掺杂层,所述第五电荷补偿层(306)为N型掺杂层。
7.根据权利要求1所述的一种具有电荷补偿层高压器件,其特征在于,所述电荷补偿层(300)为阶梯形的P型三族-五族化合物、P型掺杂的绝缘体、P型掺杂的Ga2O3、P型掺杂的Al2O3、P型掺杂的SiC和金刚石中的一种,其沿器件纵向方向的宽度从靠近金属电极(102)的一端到靠近第二欧姆接触(103)的一端逐渐减小。
8.根据权利要求1所述的一种具有电荷补偿层高压器件,其特征在于,所述电荷补偿层(300)为未掺杂的三族-五族化合物半导体。
9.根据权利要求1~3或5任意一项所述的一种具有电荷补偿层的高压器件,其特征在于,所述电荷补偿层(301)的另一侧与第二欧姆接触(103)的侧面连接。
10.根据权利要求7所述的一种具有电荷补偿层的高压器件,其特征在于,所述金属电极(102)与第三类半导体薄膜(203)之间具有第一绝缘层(401),形成MIS结构。
CN201510263014.7A 2015-05-21 2015-05-21 一种具有电荷补偿层的高压器件 Expired - Fee Related CN104916676B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510263014.7A CN104916676B (zh) 2015-05-21 2015-05-21 一种具有电荷补偿层的高压器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510263014.7A CN104916676B (zh) 2015-05-21 2015-05-21 一种具有电荷补偿层的高压器件

Publications (2)

Publication Number Publication Date
CN104916676A true CN104916676A (zh) 2015-09-16
CN104916676B CN104916676B (zh) 2017-10-17

Family

ID=54085592

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510263014.7A Expired - Fee Related CN104916676B (zh) 2015-05-21 2015-05-21 一种具有电荷补偿层的高压器件

Country Status (1)

Country Link
CN (1) CN104916676B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008034438A (ja) * 2006-07-26 2008-02-14 Sanken Electric Co Ltd 半導体装置
CN104009076A (zh) * 2014-05-29 2014-08-27 西安电子科技大学 一种AlGaN/GaN异质结场效应晶体管

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008034438A (ja) * 2006-07-26 2008-02-14 Sanken Electric Co Ltd 半導体装置
CN104009076A (zh) * 2014-05-29 2014-08-27 西安电子科技大学 一种AlGaN/GaN异质结场效应晶体管

Also Published As

Publication number Publication date
CN104916676B (zh) 2017-10-17

Similar Documents

Publication Publication Date Title
US10985270B2 (en) Nitride power transistor and manufacturing method thereof
CN107093628B (zh) 一种极化掺杂增强型hemt器件
CN105140270B (zh) 一种增强型hemt器件
CN104538440B (zh) 一种缓冲层荷电resurf hemt器件
CN110392929A (zh) 氮化镓晶体管
EP2955757B1 (en) Nitride power component and manufacturing method therefor
CN105845724B (zh) 一种积累型垂直hemt器件
CN107482059B (zh) 一种GaN异质结纵向逆导场效应管
CN104051519A (zh) 器件、高电子迁移率晶体管及控制其工作的方法
CN105118859A (zh) 一种隧穿增强型hemt器件
CN105097911A (zh) 一种具有结型半导体层的hemt器件
CN104201201A (zh) 一种用于GaN基HEMT器件的自适应偏置场板
CN106920844A (zh) 一种具有n型浮空埋层的resurf hemt器件
CN102881716A (zh) 一种场致隧穿增强型hemt器件
CN102403349B (zh) Ⅲ族氮化物mishemt器件
CN104916682A (zh) 半导体装置
CN106057868A (zh) 一种纵向超结增强型mis hemt器件
CN114447102A (zh) 具有衬底上复合半导体层的氮化镓异质结场效应晶体管
CN104022151A (zh) 半导体器件及其制造方法
WO2023273900A1 (zh) 一种低动态电阻增强型GaN器件
CN108028204B (zh) 半导体装置
CN112864243B (zh) 一种具有钝化层渐变氟离子终端的GaN HMET器件
CN102420247B (zh) Ⅲ族氮化物hemt器件
CN107393954B (zh) 一种GaN异质结纵向场效应管
CN102427085A (zh) Ⅲ族氮化物增强型hemt器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20171017