CN102651386A - 化合物半导体器件 - Google Patents

化合物半导体器件 Download PDF

Info

Publication number
CN102651386A
CN102651386A CN2012100075244A CN201210007524A CN102651386A CN 102651386 A CN102651386 A CN 102651386A CN 2012100075244 A CN2012100075244 A CN 2012100075244A CN 201210007524 A CN201210007524 A CN 201210007524A CN 102651386 A CN102651386 A CN 102651386A
Authority
CN
China
Prior art keywords
stacked structure
drain electrode
field plate
film
semiconductor stacked
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012100075244A
Other languages
English (en)
Other versions
CN102651386B (zh
Inventor
多木俊裕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN102651386A publication Critical patent/CN102651386A/zh
Application granted granted Critical
Publication of CN102651386B publication Critical patent/CN102651386B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/405—Resistive arrangements, e.g. resistive or semi-insulating field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Abstract

一种化合物半导体器件，包括：包括载流子传输层2和载流子供给层3的氮化物半导体堆叠结构4；设置在所述氮化物半导体堆叠结构上方的源电极5和漏电极6；设置在所述氮化物半导体堆叠结构上方、在所述源电极和所述漏电极之间的栅电极7；至少部分地设置在所述栅电极和所述漏电极之间的场板8；和在所述氮化物半导体堆叠结构上方形成的多个绝缘膜9和10，其中所述多个绝缘膜的界面数目在所述场板和所述漏电极之间小于在所述栅电极附近。

Description

化合物半导体器件
技术领域
本文讨论的实施方案涉及化合物半导体器件。
背景技术
化合物半导体器件是已经公知的，其中源极、漏极和栅电极形成在化合物半导体堆叠结构上。
特别地，由氮化物半导体(通常为GaN、AlN、InN及其混合晶体)制成的半导体器件，由于其优异的材料性质，所以作为较高输出的电子器件和较短波长的发光器件已经变为关注焦点。
近年来，已经研究和开发了场效应晶体管，特别是高电子迁移率晶体管(HEMT)作为备选的较高输出的电子器件，并且已经尝试了将其应用于较高输出和高效的放大器、高功率开关器件等。
发明内容
在应用于功率器件中，满足两个相互抵触特性即较高的击穿耐受电压和较低的导通电阻是必要的。
实现该目的的一种策略是提供场板。场板可以减轻在栅电极的端部上施加的电场强度，由此增加耐受电压以及抑制电流崩塌。如本文所述的，术语“电流崩塌”是指在较高电压操作期间导通电阻增加和漏极电流降低的现象。因此，场板可抑制电流崩塌，即降低导通电阻以及提高耐受电压。
通过增加栅电极或场板与漏电极之间的距离，在包括场板的器件中可以进一步提高耐受电压。较长的距离可进而使电流崩塌劣化，导致较高的导通电阻。
相应地，期望一种化合物半导体器件，其中耐受电压得到改善同时抑制导通电阻的任何增加，由此实现较高的耐受电压和较低的导通电阻的两个相互抵触的特性。
因此，本文的化合物半导体器件包括：包括载流子传输层和载流子供给层的氮化物半导体堆叠结构；设置在氮化物半导体堆叠结构上方的源电极和漏电极；设置在氮化物半导体堆叠结构上方、在源电极和漏电极之间的栅电极；至少部分地设置在栅电极和漏电极之间的场板；和在氮化物半导体堆叠结构上方形成的多个绝缘膜，其中多个绝缘膜的界面数目在场板和漏电极之间小于在栅电极附近。
此外，本文化合物半导体器件包括：包括载流子传输层和载流子供给层的氮化物半导体堆叠结构；设置在氮化物半导体堆叠结构上方的源电极和漏电极；设置在氮化物半导体堆叠结构上方、在源电极和漏电极之间的栅电极；至少部分地设置在栅电极和漏电极之间的场板；和在氮化物半导体堆叠结构上方形成的多个绝缘膜，其中位于场板和漏电极之间并与氮化物半导体堆叠结构接触的多个绝缘膜的绝缘膜的膜厚度大于位于场板和氮化物半导体堆叠结构之间的绝缘膜的总膜厚度。
此外，本文化合物半导体器件包括：包括载流子传输层、载流子供给层和盖层的氮化物半导体堆叠结构；设置在氮化物半导体堆叠结构上方的源电极和漏电极；设置在氮化物半导体堆叠结构上方、在源电极和漏电极之间的栅电极；至少部分地设置在栅电极和漏电极之间的场板；和在氮化物半导体堆叠结构上方形成的多个绝缘膜，其中盖层制成为在场板和漏电极之间薄于在栅电极附近。
附图说明
图1是示出根据第一实施方案的化合物半导体器件的结构的截面示意图；
图2A至2D是示出根据第一实施方案的化合物半导体器件的制造方法的截面示意图；
图3A至3C是示出根据第一实施方案的变化方案的化合物半导体器件的结构的截面示意图；
图4A至4D是示出根据第一实施方案的变化方案的化合物半导体器件的结构及其制造方法的截面示意图；
图5A至5D是示出根据第二实施方案的化合物半导体器件的结构及其制造方法的截面示意图；
图6A至6D是示出根据第三实施方案的化合物半导体器件的结构及其制造方法的截面示意图；
图7A至7D是示出根据第四实施方案的化合物半导体器件的结构及其制造方法的截面示意图；
图8A至8D是示出根据第五实施方案的化合物半导体器件的结构及其制造方法的截面示意图；
图9A至9D是示出根据第六实施方案的化合物半导体器件的结构及其制造方法的截面示意图；
图10A至10D是示出根据第六实施方案的变化方案的化合物半导体器件及其制造方法的截面示意图；
图11A至11D是示出根据第七实施方案的化合物半导体器件的结构及其制造方法的截面示意图；
图12A至12D是示出根据第七实施方案的变化方案的化合物半导体器件及其制造方法的截面示意图；
图13A至13D是示出根据第八实施方案的化合物半导体器件的结构及其制造方法的截面示意图。
具体实施方式
在下文，将参考附图描述根据实施方案的化合物半导体器件。
[第一实施方案]
下面将参考图1和2A至2D描述根据第一实施方案的化合物半导体器件。
根据本实施方案的化合物半导体器件是包括栅极绝缘膜的金属绝缘体半导体(MIS)型晶体管。
在此处，将作为实例描述利用氮化物半导体的场效应晶体管，特别是利用氮化镓的高电子迁移率晶体管(GaN-HEMT)。
如图1所示，这种MIS型GaN-HEMT包括：在半绝缘SiC衬底1上的包括i-GaN电子传输层2和n-AlGaN电子供给层3的GaN基半导体堆叠结构4。更具体地，这种MIS型GaN-HEMT包括：具有AlGaN电子供给层3作为最上层的GaN基半导体堆叠结构4。在图1中，以虚线示出二维电子气(2DEG)。
注意，半绝缘SiC衬底1也称为半绝缘(SI)-SiC衬底或半导体衬底。GaN基半导体堆叠结构4也称为氮化物半导体堆叠结构或化合物半导体堆叠结构。i-GaN电子传输层2也称为载流子传输层。n-AlGaN电子供给层3也称为载流子供给层。
此外，这种MIS型GaN-HEMT包括：在GaN基半导体堆叠结构4上提供的、相互隔开的源电极5和漏电极6。
这种MIS型GaN-HEMT还包括：在源电极5和漏电极6之间、在GaN基半导体堆叠结构4上提供的栅电极7。
这种MIS型GaN-HEMT还包括：在栅电极7和漏电极6之间提供的场板8。在该实施方案中，场板8提供为沿其中电极7和6延伸的方向平行于栅电极7和漏电极6。注意，整个场板8可以不位于栅电极7和漏电极6之间，而是场板8的至少一部分可以位于栅电极7和漏电极6之间。例如，场板8可以延伸到栅电极7上方。此外，例如，场板8可以具有与栅电极7连续的冠形。甚至进一步地，场板8可以与源电极5连接或可与栅电极7连接。注意，场板8也称为场板电极。
这种MIS型GaN-HEMT还包括在GaN基半导体堆叠结构4上的多个绝缘膜9和10。在该实施方案中，MIS型GaN-HEMT包括：在GaN基半导体堆叠结构4和栅电极7之间提供的栅极绝缘膜9和覆盖表面的保护绝缘膜10作为多个绝缘膜。更具体地，GaN基半导体堆叠结构4的表面覆盖有其中堆叠两个绝缘膜9和10的结构(即绝缘膜堆叠结构)。
在该实施方案中，栅极绝缘膜9覆盖GaN基半导体堆叠结构4的表面，并且从栅电极7正下方向源电极5和漏电极6延伸。在该实施方案中，栅极绝缘膜9例如为AlO膜(氧化铝膜)。因此，栅电极7提供在GaN基半导体堆叠结构4上，栅极绝缘膜9介于其间。
保护绝缘膜10覆盖栅电极7和栅极绝缘膜9的表面，并且从栅电极7上方向源电极5和漏电极6延伸。在该实施方案中，保护绝缘膜10例如为SiN膜(氮化硅膜)。在保护绝缘膜10上提供场板8。更具体地，在GaN基半导体堆叠结构4上方提供场板8，栅极绝缘膜9和保护绝缘膜10介于其间。注意，保护绝缘膜10也称为钝化膜。
特别地，在这种MIS型GaN-HEMT中，栅电极7或场板8和漏电极6之间的距离增加，以进一步提高耐受电压。
较长的距离进而倾向于使电流崩塌劣化，导致较高的导通电阻。这是由于在场板8和漏电极6之间延伸的栅极绝缘膜9和保护绝缘膜10，其导致在较高电压操作期间电子被俘获在不同绝缘膜之间的界面(结界面)处。
为了防止这种现象，在这种MIS型GaN-HEMT中，使多个绝缘膜9和10的界面数目在场板8和漏电极6之间小于在栅电极7附近。注意，“使多个绝缘膜的界面数目较小”涵盖不存在多个绝缘膜的界面的情形。这种结构可以抑制较高电压操作期间电子在多个绝缘膜9和10的界面处的俘获。换言之，可以降低较高电压操作期间在多个绝缘膜9和10的界面处的俘获密度。
在该实施方案中，在场板8和漏电极6之间的部分区域中的GaN基半导体堆叠结构4上不提供栅极绝缘膜9，使得保护绝缘膜10与GaN基半导体堆叠结构4接触。更具体地，在栅电极7附近的GaN基半导体堆叠结构4上提供由栅极绝缘膜9和保护绝缘膜10构成的绝缘膜堆叠结构。与之相比，在场板8和漏电极6之间的部分区域中的GaN基半导体堆叠结构4上只提供保护绝缘膜10。相应地，在栅电极7附近存在绝缘膜的界面，而在场板8和漏电极6之间的部分区域中不存在绝缘膜的界面。如上所述，使多个绝缘膜9和10的界面数目在场板8和漏电极6之间小于在栅电极7附近。在这种结构中，保护绝缘膜10在场板8和漏电极6之间与GaN基半导体堆叠结构4接触，而保护绝缘膜10在栅电极7附近与栅极绝缘膜9接触。
在下文，将参考图2A至2D解释根据本实施方案的MIS型GaN-HEMT的制造方法。
首先，如图2A所示，在半绝缘导电SiC衬底1上，利用例如金属有机气相外延(MOVPE)技术依次沉积i-GaN电子传输层2、i-AlGaN间隔物层(未示出)和n-AlGaN电子供给层3，以形成GaN基半导体堆叠结构4。
在该实施方案中，i-GaN电子传输层2具有约3μm的厚度。i-AlGaN间隔物层具有约5nm的厚度。例如，n-AlGaN电子供给层3具有约30nm的厚度和约5×1018cm-3的Si掺杂浓度。注意，i-AlGaN间隔物层是任选的，并且可以在必要的情况下提供。
例如，利用原子层沉积(ALD)技术在GaN基半导体堆叠结构4的整个表面上，即在n-AlGaN电子供给层3的整个表面上沉积AlO膜(栅极绝缘膜)9。
随后，利用例如光刻法形成在其中待形成源电极和漏电极的区域(在下文，源电极和漏电极形成区域)中具有各自开口的光刻胶掩模(未显示)。例如，利用干式或湿式蚀刻等，利用这种光刻胶掩模移除在源电极和漏电极形成区域中的AlO膜9。
随后，例如，利用光刻法以及蒸发和剥离技术，在各源电极和漏电极形成区域中在n-AlGaN电子供给层3上形成由例如Ta/Al制成的源电极5和漏电极6。然后进行退火工艺以产生源电极5和漏电极6的欧姆特性。
接下来，例如，利用光刻法以及蒸发和剥离技术，在栅电极形成区域中在AlO膜上形成由Ni/Au制成的栅电极7。在该实施方案中，为了提高耐受电压，栅电极7形成为使栅电极7和漏电极6间隔开。
随后，例如，利用光刻法形成在场板形成区域和漏电极6之间的区域(在该实施例中，部分区域)中具有开口的光刻胶掩模。如图2B所示，然后利用例如湿式或干式蚀刻等，利用这种光刻胶掩模移除在场板形成区域和漏电极6之间的区域中的AlO膜9。
随后，如图2C所示，利用例如等离子体化学气相沉积(CVD)技术，在整个表面上沉积氮化硅(SiN)以形成SiN膜(保护绝缘膜)10。更具体地，形成SiN膜10以覆盖栅电极7、AlO膜9和GaN基半导体堆叠结构4(即，n-AlGaN电子供给层3)的表面。该步骤利用其中堆叠两个绝缘膜9和10的绝缘膜堆叠结构覆盖GaN基半导体堆叠结构4的表面。
随后，如图2D所示，例如，利用光刻法以及蒸发和剥离技术，在栅电极7和漏电极6之间的SiN膜10上形成场板8。该步骤在GaN基半导体堆叠结构4上方形成场板8，栅极绝缘膜9和保护绝缘膜10介于其间。
特别地，在场板8和漏电极6之间的部分区域中的GaN基半导体堆叠结构4上不提供作为栅极绝缘膜的AlO膜9，使得作为保护绝缘膜的SiN膜10与GaN基半导体堆叠结构4接触。更具体地，在栅电极7附近的GaN基半导体堆叠结构4上提供由AlO膜9和SiN膜10构成的绝缘膜堆叠结构。与之相比，在场板8和漏电极6之间的部分区域中的GaN基半导体堆叠结构4上只提供SiN膜10。相应地，在栅电极7附近存在绝缘膜的界面，而在场板8和漏电极6之间的部分区域中不存在绝缘膜的界面。如上所述，使多个绝缘膜9和10的界面数目在场板8和漏电极6之间小于在栅电极7附近。这种结构可以抑制在较高电压操作期间电子在多个绝缘膜9和10的界面处的俘获。在这种结构中，保护绝缘膜10在场板8和漏电极6之间与GaN基半导体堆叠结构4接触，而保护绝缘膜10在栅电极7附近与栅极绝缘膜9接触。
以上述步骤制造MIS型GaN-HEMT。
相应地，由于抑制了较高电压操作期间电子在多个绝缘膜9和10的界面处的俘获，所以根据本实施方案的化合物半导体器件可以抑制导致导通电阻增加的电流崩塌的增加。更具体地，根据本实施方案的化合物半导体器件提供了提高耐受电压并同时抑制导通电阻任何增加的优点，由此实现了具有较高的耐受电压和较低的导通电阻的两个相互抵触特性的化合物半导体器件。具有这类特性的化合物半导体器件优选用于诸如功率开关器件的器件。
虽然在上述实施方案中栅极绝缘膜9是AlO膜和保护绝缘膜10是SiN膜，但是用于绝缘膜的材料不限于这些特定材料。例如，可以使用Ta、Ti、Si、Al、Hf或Zr的氧化物、氮化物或氮氧化物用于这些绝缘膜。
此外，虽然在上述实施方案中在GaN基半导体堆叠结构4上提供的多个绝缘膜由不同的元素制成，即栅极绝缘膜9是AlO膜和保护绝缘膜10是SiN膜，但是这不是限制性的，它们可以由相同的元素制成。更具体地，甚至当多个绝缘膜由相同的元素形成时，在它们以单独的步骤形成时限定多个绝缘膜之间的界面，其方式与当绝缘膜由不同的元素形成时的方式类似。相应地，甚至当多个绝缘膜由相同的元素形成时，在多个绝缘膜之间可以限定界面，并且本实施方案可以应用于这种情形。
此外，虽然在上述实施方案中保护绝缘膜10在场板8和漏电极6之间的部分区域中与GaN基半导体堆叠结构4接触，但是这不是限制性的。保护绝缘膜10可以在场板8和漏电极6之间的至少部分区域中与GaN基半导体堆叠结构4接触。
例如，如图3A所示，保护绝缘膜10可以在场板8和漏电极6之间的整个区域中与GaN基半导体堆叠结构4接触。换言之，在场板8和漏电极6之间的整个区域中可以不提供栅极绝缘膜9，使得GaN基半导体堆叠结构4的表面只覆盖有保护绝缘膜10。在这种情况下，栅极绝缘膜9从栅电极7正下方向场板8下方延伸。
此外，例如，如图3B和3C所示，其中保护绝缘膜10与GaN基半导体堆叠结构4接触的区域，即其中未提供栅极绝缘膜9的区域可以从场板8和漏电极6之间的区域向场板8下方的区域延伸。在这种情况下，可以提供栅极绝缘膜9以从栅电极7正下方向场板下方的中间位置和源电极5延伸，如图3B所示，或者可以只提供在栅电极7底部正下方，如图3C所示。而且在这些结构中，保护绝缘膜10在场板8和漏电极6之间与GaN基半导体堆叠结构4接触，而保护绝缘膜10在栅电极7附近与栅极绝缘膜9接触。特别地，当在场板8和GaN基半导体堆叠结构4之间只提供单个绝缘膜10时，场板8接近于GaN基半导体堆叠结构4的表面，如图3C所示。改善了减轻在栅电极7端部上施加的电场强度的有益效果，其进一步提高耐受电压。
此外，可以提供多个保护绝缘膜作为覆盖表面的保护绝缘膜，以进一步提高耐受电压。例如，如图4D所示，可以提供两个绝缘膜，即覆盖栅电极7顶面和侧面的AlO膜11、以及覆盖AlO膜11和GaN基半导体堆叠结构4的表面的SiN膜10作为多个保护绝缘膜。在这种情况下，可以只在栅电极7正下方和栅电极7附近(周边)提供AlO膜9作为栅极绝缘膜。
可以如下制造如上所述构建的MIS型GaN-HEMT。
首先，以与上述实施方案类似的方式，如图4A所示，在半绝缘导电SiC衬底1上方形成包括i-GaN电子传输层2和n-AlGaN电子供给层3的GaN基半导体堆叠结构4之后，在整个表面上形成AlO膜(栅极绝缘膜)9。随后，以与上述第一实施方案类似的方式，形成源电极5、漏电极6和栅电极7，如图4B所示。
接下来，利用例如ALD技术，在整个表面上形成AlO膜(保护绝缘膜)11。更具体地，形成AlO膜11以覆盖在栅电极7和GaN基半导体堆叠结构4之间的用作栅极绝缘膜的AlO膜9以及栅电极7的表面。
随后，利用例如光刻法形成在除栅电极7附近之外的整个区域中具有开口的光刻胶掩模(未示出)。如图4C所示，然后利用例如湿式或干式蚀刻，利用例如这种光刻胶掩模移除在除栅电极7附近之外的整个区域中的AlO膜9和11。
随后，以与上述实施方案类似的方式，如图4D所示，在整个表面上形成SiN膜10(保护绝缘膜)。更具体地，形成SiN膜10以覆盖(覆盖栅电极7的表面的)AlO膜11和GaN基半导体堆叠结构4(即，n-AlGaN电子供给层3)的表面。在该步骤中，两个保护绝缘膜10和11形成为覆盖表面的保护绝缘膜。
随后，以与上述实施方案类似的方式，在栅电极7和漏电极6之间在SiN膜10上形成场板8。该步骤在GaN基半导体堆叠结构4上方形成场板8，SiN膜10介于其间。
在这种情况下，在场板8和漏电极6之间的区域(在该实施例中为整个区域)中的GaN基半导体堆叠结构4上不提供AlO膜9作为栅极绝缘膜，使得作为两个保护绝缘膜的上部保护绝缘膜的SiN膜10与GaN基半导体堆叠结构4接触。与之相比，作为两个保护绝缘膜的下部保护绝缘膜的AlO膜11和作为上部保护绝缘膜的SiN膜10在栅电极7附近与作为栅极绝缘膜的AlO膜9接触。更具体地，在栅电极7附近的GaN基半导体堆叠结构4上提供绝缘膜堆叠结构。与之相比，在场板8和漏电极6之间的区域中的GaN基半导体堆叠结构4上只提供保护绝缘膜10。相应地，在栅电极7的附近存在绝缘膜的界面，而在场板8和漏电极6之间的区域中不存在绝缘膜的界面。如上所述，使得多个绝缘膜9、10和11的界面数目在场板8和漏电极6之间小于在栅电极7附近。这种结构可以抑制较高电压操作期间电子在多个绝缘膜9、10和11的界面处的俘获。在这种结构中，两个保护绝缘膜中的上部保护绝缘膜10在场板8和漏电极6之间与GaN基半导体堆叠结构4接触，而上部保护绝缘膜10在栅电极7附近与栅极绝缘膜9接触。
可以以上述步骤制造如上所述构建的MIS型GaN-HEMT。
[第二实施方案]
将参考图5A至5D描述根据第二实施方案的化合物半导体器件。
根据本实施方案的化合物半导体器件与上述第一实施方案(见图1)的不同之处在于提供多个保护绝缘膜作为覆盖表面的保护绝缘膜。
更具体地，如图5D所示，这种MIS型GaN-HEMT包括多个保护绝缘膜10-12作为覆盖表面的保护绝缘膜。
在该实施方案中，作为多个保护绝缘膜，提供三个绝缘膜，即AlO膜11、类金刚石碳(DLC)膜12和SiN膜10。更具体地，作为保护绝缘膜的AlO膜11、DLC膜12和SiN膜10堆叠在作为栅极绝缘膜的AlO膜9上。这种结构可以提高耐受电压。特别地，由于保护绝缘膜包括DLC膜12，所以可以进一步提高耐受电压(绝缘耐受电压)。为了该目的，利用其中堆叠四个绝缘膜9-12的结构(即绝缘膜堆叠结构)覆盖GaN基半导体堆叠结构4的表面。注意，DLC膜12也称为非晶碳膜或包含碳作为主要组分的非晶膜。在图5A至5D中，与上述第一实施方案(见图1)中相同的要素用相同的附图标记表示。
在该实施方案中，三个保护绝缘膜的下部AlO膜11覆盖栅电极7的顶面和侧面、以及作为栅极绝缘膜的AlO膜9的表面。三个保护绝缘膜的中间DLC膜12覆盖下部AlO膜11的表面。三个保护绝缘膜的上部SiN膜10覆盖中间DLC膜12和GaN基半导体堆叠结构4的表面。
此外，在这种MIS型GaN-HEMT中，在三个保护绝缘膜的上部SiN膜10上提供场板8。更具体地，在GaN基半导体堆叠结构4上方提供场板8，栅极绝缘膜9和三个保护绝缘膜10-12介于其间。
此外，在这种MIS型GaN-HEMT中，在场板8和漏电极6之间的部分区域中的GaN基半导体堆叠结构4上方不提供作为栅极绝缘膜的AlO膜9以及三个保护绝缘膜的中间DLC膜12和下部AlO膜11，使得三个保护绝缘膜的上部SiN膜10与GaN基半导体堆叠结构4接触。更具体地，在栅电极7附近的GaN基半导体堆叠结构4上提供由栅极绝缘膜9和三个保护绝缘膜10-12构成的绝缘膜堆叠结构。与之相比，在场板8和漏电极6之间的部分区域中的GaN基半导体堆叠结构4上只提供三个保护绝缘膜的上部SiN膜10。相应地，在栅电极7的附近存在绝缘膜的界面，而在场板8和漏电极6之间的区域中不存在绝缘膜的界面。如上所述，使得多个绝缘膜9-12的界面数目在场板8和漏电极6之间小于在栅电极7附近。注意，“使多个绝缘膜的界面数目较小”涵盖不存在多个绝缘膜的界面的情形。这种结构可以抑制较高电压操作期间电子在多个绝缘膜9-12的界面处的俘获。换言之，可以降低较高电压操作期间在多个绝缘膜9-12的界面处的俘获密度。在这种情况下，多个绝缘膜的上部SiN膜10在场板8和漏电极6之间与GaN基半导体堆叠结构4接触，而多个绝缘膜的最下侧AlO膜11在栅电极7附近与栅极绝缘膜9接触。
接下来，将描述根据本实施方案的MIS型GaN-HEMT的制造方法。
首先，以与上述第一实施方案类似的方式，如图5A所示，在半绝缘SiC衬底1上方形成包括i-GaN电子传输层2和n-AlGaN电子供给层3的GaN基半导体堆叠结构4之后，在整个表面上形成AlO膜(栅极绝缘膜)9。随后，以与上述第一实施方案类似的方式，形成源电极5、漏电极6和栅电极7。
接下来，如图5B所示，利用例如ALD技术在整个表面上形成AlO膜(保护绝缘膜)11。更具体地，形成AlO膜11以覆盖栅电极7和GaN基半导体堆叠结构4之间用作栅极绝缘膜的AlO膜9、以及栅电极7的表面。
接下来，利用例如过滤阴极电弧(FCA)技术在整个表面上形成DLC膜(保护绝缘膜)12。更具体地，形成DLC膜12以覆盖AlO膜11的表面作为保护绝缘膜。
随后，利用例如光刻法形成在场板形成区域和漏电极6之间的区域(在该实施例中为部分区域)中具有开口的光刻胶掩模(未示出)。如图5C所示，然后利用例如湿式或干式蚀刻或离子减薄，利用例如这种光刻胶掩模移除在场板形成区和漏电极6之间的区域中的DLC膜12以及AlO膜11和9。
随后，以与上述第一实施方案类似的方式，如图5D所示，利用例如等离子体CVD技术在整个表面上形成SiN膜(保护绝缘膜)10。更具体地，形成SiN膜10以覆盖DLC膜和GaN基半导体堆叠结构4(即，n-AlGaN电子供给层3)的表面。该步骤利用其中堆叠四个绝缘膜9-12的绝缘膜堆叠结构覆盖GaN基半导体堆叠结构4的表面。
随后，以与上述第一实施方案类似的方式，例如利用光刻法以及蒸发和剥离技术，在栅电极7和漏电极6之间的SiN膜10上形成场板8。该步骤在GaN基半导体堆叠结构4上方形成场板8，栅极绝缘膜9和三个保护绝缘膜10-12介于其间。
MIS型GaN-HEMT可以以上述步骤来制造。
其它细节与上述第一实施方案类似，因此省略其说明。
相应地，由于抑制了较高电压操作期间电子在多个绝缘膜9-12的界面处的俘获，所以根据本实施方案的化合物半导体器件可以抑制导致导通电阻增加的电流崩塌的增加。更具体地，根据本实施方案的化合物半导体器件提供了提高耐受电压并同时抑制导通电阻增加的优点，由此实现了具有较高耐受电压和较低导通电阻的两个相互抵触特性的化合物半导体器件。
注意，上述第一实施方案的变化方案可以应用于上述这种实施方案。
虽然在上述实施方案中栅极绝缘膜9是AlO膜，下部保护绝缘膜11是AlO膜并且上部保护绝缘膜10是SiN膜，但是用于绝缘膜的材料不限于这些特定材料。例如，可以使用Ta、Ti、Si、Al、Hf或Zr的氧化物、氮化物或氮氧化物用于这些绝缘膜。
此外，虽然在上述实施方案中，绝缘膜由不同的元素制成，即栅极绝缘膜9是AlO膜，下部保护绝缘膜11是AlO膜，上部保护绝缘膜10是SiN膜，但是这不是限制性的，它们可由相同的元素制成。
此外，虽然在上述实施方案中保护绝缘膜10在场板8和漏电极6之间的部分区域中与GaN基半导体堆叠结构4接触，但是这不是限制性的。保护绝缘膜10可以在场板8和漏电极6之间的至少部分区域中与GaN基半导体堆叠结构4接触。更具体地，例如，保护绝缘膜10可以在场板8和漏电极6之间的整个区域中与GaN基半导体堆叠结构4接触。此外，例如，其中保护绝缘膜10与GaN基半导体堆叠结构4接触的区域，即其中不提供栅极绝缘膜9的区域，可以从场板8和漏电极6之间的区域向场板8下方的区域延伸。此外，例如，多个保护绝缘膜中最下侧的保护绝缘膜或最下侧的和中间的保护绝缘膜可以提供为只覆盖栅电极7的顶面和侧面，而栅极绝缘膜可只在栅电极7正下方和在栅电极7附近提供。
[第三实施方案]
将参考图6A至6D描述根据第三实施方案的化合物半导体器件。
根据本实施方案的化合物半导体器件与上述第二实施方案(见图5A至5D)的不同之处在于：多个保护绝缘膜的最上侧的保护绝缘膜10在场板8和漏电极6之间与栅极绝缘膜9接触，如图6D所示。图6A至6D中与上述第二实施方案(见图5A至5D)中相同的要素用相同的附图标记表示。
此外，在这种MIS型GaN-HEMT中，在场板8和漏电极6之间的部分区域中的GaN基半导体堆叠结构4上方不提供三个保护绝缘膜的中间DLC膜12和下部AlO膜11，使得三个保护绝缘膜的上部SiN膜10接触作为栅极绝缘膜的AlO膜9的表面。更具体地，在栅电极7附近的GaN基半导体堆叠结构4上提供由栅极绝缘膜9和三个保护绝缘膜10-12构成的绝缘膜堆叠结构。与之相比，在场板8和漏电极6之间的部分区域中的GaN基半导体堆叠结构4上只提供作为栅极绝缘膜的AlO膜9和三个保护绝缘膜的上部SiN膜10。结果，使得多个绝缘膜9-12的界面数目在场板8和漏电极6之间小于在栅电极7附近。这种结构可以抑制较高电压操作期间电子在多个绝缘膜9-12的界面处的俘获。在这种情况下，多个保护绝缘膜的最上侧的SiN膜10在场板8和漏电极6之间与栅极绝缘膜9接触，而多个绝缘膜的最下侧AlO膜11在栅电极7附近与栅极绝缘膜9接触。
接下来，将描述根据本实施方案的MIS型GaN-HEMT的制造方法。
首先，以与上述第二实施方案类似的方式，如图6A所示，在半绝缘SiC衬底1上方形成包括i-GaN电子传输层2和n-AlGaN电子供给层3的GaN基半导体堆叠结构4之后，在整个表面上形成AlO膜(栅极绝缘膜)9。随后，以与上述第二实施方案类似的方式，形成源电极5、漏电极6和栅电极7。
接下来，以与上述第二实施方案类似的方式，如图6B所示，形成AlO膜(保护绝缘膜)11和DLC膜(保护绝缘膜)12。
随后，利用例如光刻法形成在场板形成区域和漏电极6之间的区域(在该实施例中为部分区域)中具有开口的光刻胶掩模(未示出)。如图6C所示，然后利用例如湿式或干式蚀刻或离子减薄等，利用例如这种光刻胶掩模移除在场板形成区域和漏电极6之间的区域中的DLC膜12和AlO膜11。
在该步骤中，由于在该实施方案中保留了覆盖GaN基半导体堆叠结构4的表面的作为栅极绝缘膜的AlO膜9，所以保护GaN基半导体堆叠结构4免受任何损伤。虽然在该实施例中在厚度方向上保留作为栅极绝缘膜的整个AlO膜9，但是这不是限制性的。例如，可以在厚度方向上移除AlO膜9的一部分。
随后，以与上述第二实施方案类似的方式，如图6D所示，形成SiN膜(保护绝缘膜)10。更具体地，形成SiN膜10以覆盖DLC膜12和作为栅极绝缘膜的AlO膜9的表面。该步骤利用其中堆叠四个绝缘膜9-12的绝缘膜堆叠结构覆盖GaN基半导体堆叠结构4的表面。
随后，以与上述第二实施方案类似的方式，在栅电极7和漏电极6之间的SiN膜10上形成场板8。该步骤在GaN基半导体堆叠结构4上方形成场板8，栅极绝缘膜9和三个保护绝缘膜10-12介于其间。
MIS型GaN-HEMT可以以上述步骤来制造。
其它细节与上述第二实施方案类似，因此省略其说明。
相应地，由于抑制了较高电压操作期间电子在多个绝缘膜9-12的界面处的俘获，所以根据本实施方案的化合物半导体器件可以抑制导致导通电阻增加的电流崩塌的增加。更具体地，根据本实施方案的化合物半导体器件提供了提高耐受电压并同时抑制导通电阻增加的优点，由此实现了具有较高耐受电压和较低导通电阻的两个相互抵触特性的化合物半导体器件。
注意，上述第一实施方案的变化方案可以应用于上述这种实施方案，与上述第二实施方案类似。
[第四实施方案]
将参考图7A至7D描述根据第四实施方案的化合物半导体器件。
根据本实施方案的化合物半导体器件与上述第一实施方案(见图1)的不同之处在于：在栅电极7和氮化物半导体堆叠结构4之间的用作栅极绝缘膜的AlO膜9上提供场板8，如图7D所示。在图7A至7D中，与上述第一实施方案(见图1)中相同的要素用相同的附图标记表示。
更具体地，在这种MIS型GaN-HEMT中，在作为栅极绝缘膜的AlO膜9上提供栅电极7和场板8。栅电极7、场板8、栅极绝缘膜9和GaN基半导体堆叠结构4的表面覆盖有SiN膜10作为保护绝缘膜。因此，在GaN基半导体堆叠结构4上方提供场板8，栅极绝缘膜9介于其间。在这种结构中，由于在场板8和GaN基半导体堆叠结构4之间只提供单个绝缘膜9，所以场板8接近于GaN的半导体堆叠结构4的表面。改善了减轻栅电极7端部上施加的电场强度的有利效果，其进一步提高耐受电压。
接下来，将描述根据本实施方案的MIS型GaN-HEMT的制造方法。
首先，以与上述第一实施方案类似的方式，如图7A所示，在半绝缘SiC衬底1上方形成包括i-GaN电子传输层2和n-AlGaN电子供给层3的GaN基半导体堆叠结构4之后，在整个表面上形成AlO膜(栅极绝缘膜)9。随后，以与上述第一实施方案类似的方式，形成源电极5和漏电极6。
接下来，例如，利用光刻法以及蒸发和剥离技术在栅电极形成区域中在AlO膜9上形成由Ni/Au制成的栅电极7。随后，如图7B所示，利用利用光刻法以及蒸发和剥离技术，在栅电极7和漏电极6之间的AlO膜9上形成场板8。该步骤在GaN基半导体堆叠结构4上方形成栅电极7和场板8，栅极绝缘膜9介于其间。注意，步骤数可以通过同时形成栅电极7和场板8来减少，这使得制造工艺简化。在这种情况下，栅电极7和场板8由相同的材料制成并具有相同的结构。
随后，以与上述第一实施方案类似的方式，利用例如光刻法形成在场板8和漏电极6之间的区域(在该实施例中为部分区域)中具有开口的光刻胶掩模(未示出)。如图7C所示，然后利用例如湿式或干式蚀刻等，利用例如这种光刻胶掩模移除在场板8和漏电极6之间的AlO膜9。
随后，以与上述第一实施方案类似的方式，如图7D所示，在整个表面上形成SiN膜(保护绝缘膜)10。更具体地，形成SiN膜10以覆盖场板8、栅电极7、AlO膜9和GaN基半导体堆叠结构4(即，n-AlGaN电子供给层3)的表面。
MIS型GaN-HEMT可以以上述步骤来制造。
在这种情况下，在场板8和漏电极6之间的部分区域中的GaN基半导体堆叠结构4上不提供作为栅极绝缘膜的AlO膜9，使得作为保护绝缘膜的SiN膜10与GaN基半导体堆叠结构4接触。更具体地，在栅电极7附近的GaN基半导体堆叠结构4上提供由AlO膜9和SiN膜10构成的绝缘膜堆叠结构。与之相比，在场板8和漏电极6之间的部分区域中在GaN基半导体堆叠结构4上只提供SiN膜10。相应地，在栅电极7附近存在绝缘膜的界面，而在场板8和漏电极6之间的部分区域中不存在绝缘膜的界面。如上所述，使多个绝缘膜9和10的界面数目在场板8和漏电极6之间小于在栅电极7附近。这种结构可以抑制较高电压操作期间电子在多个绝缘膜9和10的界面处的俘获。在这种结构中，保护绝缘膜10在场板8和漏电极6之间与GaN基半导体堆叠结构4接触，而保护绝缘膜10在栅电极7附近与栅极绝缘膜9接触。
其它细节与上述第一实施方案类似，因此省略其说明。
相应地，由于抑制了较高电压操作期间电子在多个绝缘膜9和10的界面处的俘获，所以根据本实施方案的化合物半导体器件可以抑制导致导通电阻增加的电流崩塌的增加。更具体地，根据本实施方案的化合物半导体器件提供了提高耐受电压并同时抑制导通电阻增加的优点，由此实现了具有较高耐受电压和较低导通电阻的两个相互抵触特性的化合物半导体器件。
注意，上述第一实施方案的变化方案可以应用于上述这种实施方案。
即，虽然在上述实施方案中栅极绝缘膜9是AlO膜和保护绝缘膜10是SiN膜，但是用于绝缘膜的材料不限于这些特定材料。例如，可以使用Ta、Ti、Si、Al、Hf或Zr的氧化物、氮化物或氮氧化物用于这些绝缘膜。
此外，虽然在上述实施方案中，在GaN基半导体堆叠结构4上提供的多个绝缘膜由不同的元素制成，即栅极绝缘膜9是AlO膜和保护绝缘膜10是SiN膜，但是这不是限制性的，它们可由相同的元素制成。
此外，虽然在上述实施方案中保护绝缘膜10在场板8和漏电极6之间的部分区域中与GaN基半导体堆叠结构4接触，但是这不是限制性的。保护绝缘膜10可以在场板8和漏电极6之间的至少部分区域中与GaN基半导体堆叠结构4接触。例如，保护绝缘膜10可以在场板8和漏电极6之间的整个区域中与GaN基半导体堆叠结构4接触。此外，例如，可以提供多个保护绝缘层。在这种情况下，多个保护绝缘膜的除最上侧的保护绝缘膜之外的至少一个保护绝缘膜可以提供为只覆盖栅电极7的顶面和侧面，而栅极绝缘膜可以只在栅电极7正下方和栅电极7附近提供。
注意，已经描述了上述实施方案作为上述第一实施方案的变化方案，但这不是限制性的，其可以构造为上述第二或第三实施方案的变化方案。
第五实施方案
将参考图8A至8D描述根据第五实施方案的化合物半导体器件。
根据本实施方案的化合物半导体器件与上述第一实施方案(见图1)的不同之处在于提供栅极凹陷13，如图8D所示。在图8A至8D中，与上述第一实施方案(见图1)中相同的要素用相同的附图标记表示。
更具体地，在这种MIS型GaN-HEMT中，在栅电极7正下方的GaN基半导体堆叠结构4(在该实施方案中为n-AlGaN电子供给层3)中限定栅极凹陷(凹陷结构)13。这种结构有助于增加阈值电压。
接下来，将描述根据本实施方案的MIS型GaN-HEMT的制造方法。
首先，以与上述第一实施方案类似的方式，如图8A所示，在半绝缘SiC衬底1上方形成包括i-GaN电子传输层2和n-AlGaN电子供给层3的GaN基半导体堆叠结构4。
随后，利用例如光刻法形成在其中待形成栅极凹陷的区域(在下文，栅极凹陷形成区域)中具有开口的光刻胶掩模(未示出)。例如，利用氯基气体，利用干式蚀刻，使用这种光刻胶掩模移除栅极凹陷形成区域中的n-AlGaN电子供给层3的一部分，以形成栅极凹陷13。
注意，虽然在该实施方案中在厚度方向上移除了n-AlGaN电子供给层3的一部分，但是这不是限制性的，可以在厚度方向上移除整个n-AlGaN电子供给层3。
接下来，以与上述第一实施方案类似的方式，如图8B所示，在整个表面上形成AlO膜(栅极绝缘膜)9之后，形成源电极5、漏电极6和栅电极7。
随后，以与上述第一实施方案类似的方式，如图8C所示，移除场板形成区域和漏电极6之间的区域(在该实施例中，部分区域)中的AlO膜9。
此后，以与上述第一实施方案类似的方式，如图8D所示，在整个表面上形成SiN膜(保护绝缘膜)10之后，在栅电极7和漏电极6之间的SiN膜10上形成场板8。
MIS型GaN-HEMT可以以上述步骤来制造。
其它细节与上述第一实施方案类似，因此省略其说明。
相应地，由于抑制了较高电压操作期间电子在多个绝缘膜9和10的界面处的俘获，所以根据本实施方案的化合物半导体器件可以抑制导致导通电阻增加的电流崩塌的增加。更具体地，根据本实施方案的化合物半导体器件提供了提高耐受电压并同时抑制导通电阻增加的优点，由此实现了具有较高耐受电压和较低导通电阻的两个相互抵触特性的化合物半导体器件。
注意，上述第一实施方案的变化方案可以应用于上述这种实施方案。
即，虽然在上述实施方案中栅极绝缘膜9是AlO膜和保护绝缘膜10是SiN膜，但是用于绝缘膜的材料不限于这些特定材料。例如，可以使用Ta、Ti、Si、Al、Hf或Zr的氧化物、氮化物或氮氧化物用于这些绝缘膜。
此外，虽然在上述实施方案中，在GaN基半导体堆叠结构4上提供的多个绝缘膜由不同的元素制成，即栅极绝缘膜9是AlO膜且保护绝缘膜10是SiN膜，但是这不是限制性的，它们可由相同的元素制成。
此外，虽然在上述实施方案中保护绝缘膜10在场板8和漏电极6之间的部分区域中与GaN基半导体堆叠结构4接触，但是这不是限制性的。保护绝缘膜10可以在场板8和漏电极6之间的至少部分区域中与GaN基半导体堆叠结构4接触。更具体地，例如，保护绝缘膜10可以在场板8和漏电极6之间的整个区域中与GaN基半导体堆叠结构4接触。此外，例如，其中保护绝缘膜10与GaN基半导体堆叠结构4接触的区域，即其中不提供栅极绝缘膜9的区域可以从场板8和漏电极6之间的区域向场板8下方的区域延伸。此外，例如，可以提供多个保护绝缘层。在这种情况下，多个保护绝缘膜的除最上侧的保护绝缘膜之外的至少一个保护绝缘膜可以提供为只覆盖栅电极7的顶面和侧面，而栅极绝缘膜可以只在栅电极7正下方和栅电极7附近提供。
注意，已经作为上述第一实施方案的变化方案描述了上述实施方案，但是这不是限制性的，其可以构造为上述第二、第三或第四实施方案的变化方案。
[第六实施方案]
将参考图9A至9D描述根据第六实施方案的化合物半导体器件。
根据本实施方案的化合物半导体器件与上述第一实施方案(见图1)的不同之处在于：GaN基半导体堆叠结构4包括盖层14，如图9D所示。在图9A至9D中，与上述第一实施方案(见图1)中相同的要素用相同的附图标记表示。
更具体地，在这种MIS型GaN-HEMT中，GaN基半导体堆叠结构4还包括盖层14。在该实施方案中，盖层14与电子供给层(载流子供给层)3的顶面接触，并且是其晶格常数大于电子供给层3的半导体层。盖层14制成为在场板8和漏电极6之间薄于在栅电极7附近处。注意，“盖层制成为较薄”涵盖其中盖层14的厚度为零的情形，换言之，不存在盖层14。盖层14也称为半导体保护层。
在该实施方案中，在GaN基半导体堆叠结构4中的最上侧的n-AlGaN电子供给层3上提供单个n-GaN盖层14A作为盖层14。移除在场板8和漏电极6之间的部分区域中的n-GaN盖层14A。
如上所述，在这种MIS型GaN-HEMT中，GaN基半导体堆叠结构4包括场板8和漏电极6之间的凹陷结构。
通过移除在场板8和漏电极6之间的区域中的晶格常数大于n-AlGaN电子供给层3的n-GaN盖层14A，如上所述，该区域中2DEG的浓度，即载流子浓度可以增加。这有助于进一步抑制电流崩塌现象。
更具体地，在存在n-GaN盖层14A的情况下，由于压电极化，在固定负电荷的影响下使得能带升高，并且n-GaN盖层14A正下方的2DEG的浓度，即载流子浓度降低。另一方面，与在半导体表面等中俘获的电子浓度相比，2DEG的浓度越高，则可以更有效地抑制由电子俘获引起的电流崩塌现象。由于上述原因，通过移除场板8和漏电极6之间的区域中的n-GaN盖层14A，通过增加该区域中2DEG的浓度而进一步抑制电流崩塌现象。
在该实施方案中，在场板8和漏电极6之间的部分区域中不提供n-GaN盖层14A和栅极绝缘膜9，使得保护绝缘膜10与在GaN基半导体堆叠结构4表面处暴露的n-AlGaN电子供给层3接触。更具体地，在栅电极7附近的GaN基半导体堆叠结构4的表面处暴露的n-GaN盖层14A上提供由栅极绝缘膜9和保护绝缘膜10构成的绝缘膜堆叠结构。与之相比，在场板8和漏电极6之间的部分区域中的GaN基半导体堆叠结构4的表面处暴露的n-AlGaN电子供给层3上只提供保护绝缘膜10。相应地，在栅电极7附近存在绝缘膜的界面，而在场板8和漏电极6之间的部分区域中不存在绝缘膜的界面。如上所述，使多个绝缘膜9和10的界面数目在场板8和漏电极6之间小于在栅电极7附近。在这种结构中，保护绝缘膜10在场板8和漏电极6之间与GaN基半导体堆叠结构4接触，而保护绝缘膜10在栅电极7附近与栅极绝缘膜9接触。
接下来，将描述根据本实施方案的MIS型GaN-HEMT的制造方法。
首先，以与上述第一实施方案类似的方式，如图9A所示，在半绝缘SiC衬底1上，利用例如MOVPE技术依次沉积i-GaN电子传输层2和i-AlGaN间隔物层(未示出)和n-AlGaN电子供给层3。此后，在n-AlGaN电子供给层3上进一步沉积n-GaN盖层14A(14)以形成GaN基半导体堆叠结构4。
n-GaN盖层14A具有约10nm的厚度和约5×1018cm-3的Si掺杂浓度。
在上述步骤中，在半绝缘SiC衬底1上方形成包括i-GaN电子传输层2、n-AlGaN电子供给层3和n-GaN盖层14A的GaN基半导体堆叠结构4。
接下来，以与上述第一实施方案类似的方式，在整个表面上形成AlO膜(栅极绝缘膜)9。
随后，以与上述第一实施方案类似的方式，形成在其中待形成源电极和漏电极的区域(在下文，源电极和漏电极形成区域)中具有各个开口的光刻胶掩模(未示出)。
然后，采用湿式蚀刻或利用例如氟基或氯基气体的干式蚀刻等，利用这种光刻胶掩模移除在源电极和漏电极形成区域中的AlO膜9和n-GaN盖层14A。虽然在该实施方案中在厚度方向上整个移除n-GaN盖层14A，但是这不是限制性的。例如，可以在厚度方向上移除n-GaN盖层14A的一部分，或者除了在厚度方向上整个移除n-GaN盖层14A以外，可以在厚度方向上移除n-AlGaN电子供给层3的一部分。
随后，以与上述第一实施方案类似的方式，形成源电极5、漏电极6和栅电极7。
随后，以与上述第一实施方案类似的方式，例如，形成在场板形成区域和漏电极之间的区域(在该实施例中，部分区域)中具有开口的光刻胶掩模(未示出)。然后，如图9B和9C所示，采用湿式蚀刻或利用例如氟基或氯基气体的干式蚀刻等，利用这种光刻胶掩模移除场板形成区域和漏电极6中的AlO膜9和n-GaN盖层14A。虽然在该实施方案中在厚度方向上整个移除n-GaN盖层14A，但是这不是限制性的。例如，可以在厚度方向上移除n-GaN盖层14A的一部分，或者除了在厚度方向上整个移除n-GaN盖层14A之外，可以在厚度方向上移除n-AlGaN电子供给层3的一部分。
此后，以与上述第一实施方案类似的方式，如图9D所示，在整个表面上形成SiN膜(保护绝缘膜)10之后，在栅电极7和漏电极6之间的SiN膜10上形成场板8。
MIS型GaN-HEMT可以以上述步骤来制造。
其它细节与上述第一实施方案类似，因此省略其说明。
相应地，由于抑制了较高电压操作期间电子在多个绝缘膜9和10的界面处的电子俘获，所以根据本实施方案的化合物半导体器件可以抑制导致导通电阻增加的电流崩塌的增加。更具体地，根据本实施方案的化合物半导体器件提供了提高耐受电压并同时抑制导通电阻增加的优点，由此实现了具有较高耐受电压和较低导通电阻的两个相互抵触特性的化合物半导体器件。
注意，上述第一实施方案的变化方案可以应用于上述这种实施方案。
即，虽然在上述实施方案中栅极绝缘膜9是AlO膜和保护绝缘膜10是SiN膜，但是用于绝缘膜的材料不限于这些特定材料。例如，可以使用Ta、Ti、Si、Al、Hf或Zr的氧化物、氮化物或氮氧化物用于这些绝缘膜。
此外，虽然在上述实施方案中，在GaN基半导体堆叠结构4上提供的多个绝缘膜由不同的元素制成，即栅极绝缘膜9是AlO膜和保护绝缘膜10是SiN膜，但是这不是限制性的，它们可由相同的元素制成。
此外，虽然在上述实施方案中在场板8和漏电极6之间的部分区域中移除n-GaN盖层14A，使得保护绝缘膜10接触GaN基半导体堆叠结构4的表面，即n-AlGaN电子供给层3的表面，但是这不是限制性的。可以在场板8和漏电极6之间的至少一部分区域中移除n-GaN盖层14A，使得保护绝缘膜10与GaN基半导体堆叠结构4的表面接触。
例如，可以在场板8和漏电极6之间的整个区域中移除n-GaN盖层14A，使得保护绝缘膜10与GaN基半导体堆叠结构4的表面接触。更具体地，在场板8和漏电极6之间的整个区域中可以不提供n-GaN盖层14A，使得GaN基半导体堆叠结构4的表面只覆盖有保护绝缘膜10。此外，例如，其中保护绝缘膜10与GaN基半导体堆叠结构4接触的区域，即其中不提供n-GaN盖层14A和栅极绝缘膜9的区域，可以从场板8和漏电极6之间的区域向场板8下方的区域延伸。此外，例如，可以提供多个保护绝缘膜。在这种情况下，多个保护绝缘膜中除最上侧的保护绝缘膜之外的至少一个保护绝缘膜可以提供为只覆盖栅电极7的顶面和侧面，而栅极绝缘膜可以只提供在栅电极7正下方和栅电极7附近。在这种情况下，n-GaN盖层14A可以只在栅电极7正下方和栅电极7附近提供，或者可以在场板8和漏电极6之间的至少部分区域中移除。
此外，虽然在上述实施方案中提供单个n-GaN盖层14A作为盖层14并且盖层14(14A)制成为在场板8和漏电极6之间薄于在栅电极附近，但是这不是限制性的。例如，可以提供其中堆叠GaN基半导体层的多层结构的盖层14，并且盖层14制成为在场板8和漏电极6之间薄于在栅电极7附近。
例如，如图10D所示，可以提供具有三层结构(其中n-GaN盖层14B、i-AlN盖层14C和n-GaN盖层14D依次堆叠)的盖层作为盖层，并且盖层14制成为在场板8和漏电极6之间薄于在栅电极7附近。
在这种情况下，在GaN基半导体堆叠结构4中最上侧的n-AlGaN电子供给层3上提供具有三层结构(其中堆叠n-GaN盖层14B、i-AlN盖层14C和n-GaN盖层14D)的盖层14作为盖层。在场板8和漏电极6之间的部分区域中移除上部n-GaN盖层14D。
此外，由于在该实施例中上部盖层是GaN层和中间盖层是AlN层，所以上部盖层的半导体材料的晶格常数大于中间盖层的半导体材料的晶格常数。更具体地，如下文所述，使场板8和漏电极6之间的部分区域中待移除的上部盖层的晶格常数大于待保留的中间盖层的晶格常数。注意，中间盖层即i-AlN盖层14C也称为第一半导体层，而上部盖层即n-GaN盖层14D也称为第二半导体层。此外，盖层可以包括第一半导体层和接触第一半导体层顶面的第二半导体层，并且第二半导体层的晶格常数可以大于第一半导体层的晶格常数。
通过移除在场板8和漏电极6之间的区域中的晶格常数大于中间i-AlN盖层14C的晶格常数的上部n-GaN盖层14D，如上所述，在该区域处二维气体(2DEG)的浓度，即载流子浓度可以增加。这有助于进一步抑制电流崩塌现象。
更具体地，在上部n-GaN盖层14D的存在下，由于压电极化，所以在固定负电荷的影响下使得能带升高，n-GaN盖层14D正下方的2DEG的浓度，即载流子浓度降低。另一方面，与半导体表面等中俘获的电子浓度相比，2DEG的浓度越高，则可以更有效地抑制由电子俘获引起的电流崩塌现象。由于上述原因，通过移除场板8和漏电极6之间的区域中的n-GaN盖层14D，通过增加该区域中2DEG的浓度而进一步抑制电流崩塌现象。
在情况下，在场板8和漏电极6之间的部分区域中不提供n-GaN盖层14D和栅极绝缘膜9，使得保护绝缘膜10与在GaN基半导体堆叠结构4表面处暴露的i-AlN盖层14C接触。更具体地，在栅电极7附近的GaN基半导体堆叠结构4的表面处暴露的n-GaN盖层14D上提供由栅极绝缘膜9和保护绝缘膜10构成的绝缘膜堆叠结构。与之相比，在场板8和漏电极6之间的部分区域中的GaN基半导体堆叠结构4的表面处暴露的i-AlN盖层14C上只提供保护绝缘膜10。相应地，在栅电极7附近存在绝缘膜的界面，而在场板8和漏电极6之间的部分区域中不存在绝缘膜的界面。如上所述，使多个绝缘膜9和10的界面数目在场板8和漏电极6之间小于在栅电极7附近。在这种结构中，保护绝缘膜10在场板8和漏电极6之间与GaN基半导体堆叠结构4接触，而保护绝缘膜10在栅电极7附近与栅极绝缘膜9接触。
虽然在该情况下在场板8和漏电极6之间移除上部n-GaN盖层14D，但是这不是限制性的。可以上部n-GaN盖层14D制成为在场板8和漏电极6之间薄于在栅电极7附近。注意，“上部n-GaN盖层14D(第二半导体层)制成为较薄”涵盖其中所述上部n-GaN盖层14D(第二半导体层)的厚度为零，换言之，不存在盖层14的情形。
虽然通过在场板8和漏电极6之间移除上部n-GaN盖层14D来使盖层14制成为在场板8和漏电极6之间薄于在栅电极7附近，但是这不是限制性的。例如，通过移除在场板8和漏电极6之间的三层结构中的盖层14，盖层14可以制成为在场板8和漏电极6之间薄于在栅电极7附近。更具体地，可以在GaN基半导体堆叠结构4中的最上侧的n-AlGaN电子供给层3上提供三层结构(其中堆叠n-GaN盖层14B、i-AlN盖层14C和n-GaN盖层14D)的盖层14，并且可以移除在场板8和漏电极6之间的盖层14。由于以与上述实施方案类似的方式移除在场板8和漏电极6之间的区域中的与n-AlGaN电子供给层3顶面接触且具有大于n-AlGaN电子供给层3的晶格常数的n-GaN盖层14B，所以这种结构提供与上述实施方案中相同的优点。注意，下部盖层，即n-GaN盖层14B也称为第三半导体层。此外，盖层可以包括：第一半导体层、与第一半导体层顶面接触的第二半导体层、以及与电子供给层3(载流子供给层)接触的第三半导体层，第二半导体层可以具有大于第一半导体层的晶格常数，第三半导体层可以具有大于电子供给层3的晶格常数。此外，由于以与上述实施方案的变化方案类似的方式在场板8和漏电极6之间的区域中移除具有大于中间i-AlN盖层14C的晶格常数的n-GaN盖层14D，所以提供与上述实施方案的变化方案类似的优点。
可以以以下工艺制造包括如上所述三层结构的盖层14的MIS型GaN-HEMT。
更具体地，以与上述实施方案类似的方式，如图10A所示，在半绝缘SiC衬底1上，依次沉积i-GaN电子传输层2、i-AlGaN间隔物层(未示出)和n-AlGaN电子供给层3。此后，进一步依次沉积n-GaN盖层14B、i-AlN盖层14C和n-GaN盖层14D以形成GaN基半导体堆叠结构4。
n-GaN盖层14B具有约10nm的厚度和约5×1018cm-3的Si掺杂浓度。i-AlN盖层14C具有约2nm的厚度。n-GaN盖层14D具有约10nm的厚度和约5×1018cm-3的Si掺杂浓度。
在上述步骤中，在半绝缘SiC衬底1上方形成包括i-GaN电子传输层2、n-AlGaN电子供给层3、n-GaN盖层14B、i-AlN盖层14C和n-GaN盖层14D的GaN基半导体堆叠结构4。
接下来，以与上述实施方案类似的方式，在整个表面上形成AlO膜(栅极绝缘膜)9。
随后，以与上述实施方案类似的方式，形成在其中待形成源电极和漏电极的区域(在下文，源电极和漏电极形成区域)中具有各个开口的光刻胶掩模(未示出)。然后，采用湿式蚀刻或利用例如氟基或氯基气体的干式蚀刻等，利用这种光刻胶掩模移除源电极和漏电极形成区域中的AlO膜9、n-GaN盖层14D、i-AlN盖层14C和n-GaN盖层14B。虽然在该实施方案中在厚度方向上整个移除下部n-GaN盖层14B，但是这不是限制性的。例如，可以在厚度方向上移除下部n-GaN盖层14B的一部分，或者除了在厚度方向上整个移除下部n-GaN盖层14B之外，可以在厚度方向上移除n-AlGaN电子供给层3的一部分。
随后，以与上述实施方案类似的方式，形成源电极5、漏电极6和栅电极7。
随后，以与上述实施方案类似的方式，例如，形成在场板形成区域和漏电极6之间的区域(在该实施例中，部分区域)中具有开口的光刻胶掩模(未示出)。然后，如图10B和10C所示，采用湿式蚀刻或利用例如氟基或氯基气体的干式蚀刻等，利用这种光刻胶掩模移除场板形成区域和漏电极6之间的区域处的AlO膜10和上部n-GaN盖层14D。虽然在该实施方案中在厚度方向上整个移除上部n-GaN盖层14D，但是这不是限制性的。例如，可以在厚度方向上移除上部n-GaN盖层14D的一部分，或者除了在厚度方向上整个移除上部n-GaN盖层14D之外，可以在厚度方向上移除i-AlN盖层的一部分。
此后，以与上述实施方案类似的方式，如图10D所示，在整个表面上形成SiN膜(保护绝缘膜)10之后，在栅电极7和漏电极6之间的SiN膜10上形成场板8。
MIS型GaN-HEMT可以以上述步骤来制造。
注意，上文已经作为上述第一实施方案的变化方案描述了上述实施方案，但是这不是限制性的，其可以构造为上述第二、第三、第四或第五实施方案的变化方案。
[第七实施方案]
下面将参考图11A至11D描述根据第七实施方案的化合物半导体器件。
根据本实施方案的化合物半导体器件与上述第六实施方案(见图9A至9D)的相似之处在于：盖层14制成为在场板8和漏电极6之间的区域中薄于在栅电极7附近。然而，本实施方案的不同之处在于在该区域处的GaN基半导体堆叠结构4上还提供栅极绝缘膜9。图11A至11D中与上述第六实施方案(见图9A至9D)相同的要素用相同的附图标记表示。
更具体地，在这种MIS型GaN-HEMT中，在GaN基半导体堆叠结构4上、也是在场板8和漏电极6之间的部分区域中提供栅极绝缘膜9，使得栅极绝缘膜9与GaN基半导体堆叠结构4接触。换言之，在场板8和漏电极6之间的部分区域中不提供n-GaN盖层14A，使得栅极绝缘膜9与在GaN基半导体堆叠结构4的表面处暴露的n-AlGaN电子供给层3接触。在这种情况下，尽管没有使多个绝缘膜9和10的界面数目在场板8和漏电极6之间小于在栅电极7附近，但是盖层14制成为在场板8和漏电极6之间薄于在栅电极7附近。
与上述第六实施方案类似，通过移除场板8和漏电极6之间的区域中与n-AlGaN电子供给层3的顶面接触且具有大于n-AlGaN电子供给层3的晶格常数的n-GaN盖层14A，可以增加该区域中2DEG的浓度，即载流子浓度。这可抑制电流崩塌现象，由此实现较低的导通电阻。
为了该目的，这种化合物半导体器件包括：包括i-GaN电子传输层2、n-AlGaN电子供给层3和n-GaN盖层14A的GaN基半导体堆叠结构4；在GaN基半导体堆叠结构4上方提供的源电极5、漏电极6和栅电极7；场板8，其至少一部分提供在栅电极7和漏电极6之间；和在GaN基半导体堆叠结构4上方形成的多个绝缘膜9和10，其中n-GaN盖层14A(14)制成为在场板8和漏电极6之间薄于在栅电极7附近。在该实施方案中，盖层14与电子供给层(载流子供给层)3的顶面接触，并且是具有大于电子供给层3的晶格常数的半导体层。
接下来，将描述根据本实施方案的MIS型GaN-HEMT的制造方法。
首先，以与上述第六实施方案类似的方式，如图11A所示，在半绝缘SiC衬底1上，利用例如MOVPE技术依次沉积i-GaN电子传输层2、i-AlGaN隔离物层(未示出)、n-AlGaN电子供给层3和n-GaN盖层14A以形成GaN基半导体堆叠结构4。
在上述步骤中，在半绝缘SiC衬底1上方形成包括i-GaN电子传输层2、n-AlGaN电子供给层3和n-GaN盖层14A的GaN基半导体堆叠结构4。
随后，例如，形成在场板形成区域和漏电极形成区域之间的区域(在该实施例中，部分区域)中具有开口的光刻胶掩模(未示出)。然后，采用利用例如氯基气体的干式蚀刻等，利用这种光刻胶掩模移除场板形成区域和漏电极形成区域之间的区域中的n-GaN盖层14A。虽然在该实施方案中在厚度方向上整个移除n-GaN盖层14A，但是这不是限制性的。例如，可以在厚度方向上移除n-GaN盖层14A的一部分，或者除了在厚度方向上整个移除n-GaN盖层14A之外，可以在厚度方向上移除n-AlGaN电子供给层3的一部分。
接下来，以与上述实施方案类似的方式，在整个表面上形成AlO膜(栅极绝缘膜)9，如图11B所示。
随后，以与上述第六实施方案类似的方式，形成在其中待形成源电极和漏电极的区域(在下文，源电极和漏电极形成区域)中具有各个开口的光刻胶掩模(未示出)。然后，采用湿式蚀刻或利用例如氟基或氯基气体的干式蚀刻等，利用这种光刻胶掩模移除源电极和漏电极形成区域中的AlO膜9和n-GaN盖层14A，如图11C所示。虽然在该实施方案中在厚度方向上整个移除n-GaN盖层14A，但是这不是限制性的。例如，可以在厚度方向上移除n-GaN盖层14A的一部分，或者除了在厚度方向上整个移除n-GaN盖层14A之外，可以在厚度方向上移除n-AlGaN电子供给层3的一部分。
随后，以与上述第六实施方案类似的方式，形成源电极5、漏电极6和栅电极7
此后，以与上述第六实施方案类似的方式，如图11D所示，在整个表面上形成SiN膜(保护绝缘膜)10之后，在栅电极7和漏电极6之间的SiN膜10上形成场板8。
MIS型GaN-HEMT可以以上述步骤来制造。
其它细节与上述第一实施方案类似，因此省略其说明。
相应地，根据本实施方案的化合物半导体器件提供了提高耐受电压并同时抑制导通电阻增加的优点，由此实现了具有较高耐受电压和较低导通电阻的两个相互抵触特性的化合物半导体器件。
注意，上述第六实施方案的变化方案可以应用于上述实施方案的MIS型GaN-HEMT。
即，虽然在上述实施方案中栅极绝缘膜9是AlO膜和保护绝缘膜10是SiN膜，但是用于绝缘膜的材料不限于这些特定材料。例如，可以使用Ta、Ti、Si、Al、Hf或Zr的氧化物、氮化物或氮氧化物用于这些绝缘膜。此外，虽然在上述实施方案中，在GaN基半导体堆叠结构4上提供的多个绝缘膜由不同的元素制成，即栅极绝缘膜9是AlO膜和保护绝缘膜10是SiN膜，但是这不是限制性的，它们可由相同的元素制成。
此外，在上述实施方案中，虽然在场板8和漏电极6之间的部分区域中移除n-GaN盖层14A，使得栅极绝缘膜9接触GaN基半导体堆叠结构4的表面，即n-AlGaN电子供给层3的表面，但是这不是限制性的。可以在场板8和漏电极6之间的至少一部分区域中移除n-GaN盖层14A，使得栅极绝缘膜9与GaN基半导体堆叠结构4的表面接触。
例如，可以在场板8和漏电极6之间的整个区域中移除n-GaN盖层14A，使得栅极绝缘膜9与GaN基半导体堆叠结构4的表面接触。更具体地，在场板8和漏电极6之间的整个区域中可以不提供n-GaN盖层14A，使得GaN基半导体堆叠结构4的表面覆盖有栅极绝缘膜9。此外，例如，其中不提供n-GaN盖层14A的区域可以从场板8和漏电极6之间的区域向场板8下方的区域延伸。
此外，虽然在上述实施方案中提供单个n-GaN盖层14A作为盖层14并且盖层14(14A)制成为在场板8和漏电极6之间薄于在栅电极附近，但是这不是限制性的。例如，可以提供其中堆叠GaN基半导体层的多层结构的盖层14，并且盖层14制成为在场板8和漏电极6之间薄于在栅电极7附近。
例如，与上述第六实施方案的变化方案类似，如图12D所示，可以提供具有其中依次堆叠n-GaN盖层14B、i-AlN盖层14C和n-GaN盖层14D的三层结构的盖层14作为盖层，并且可以使盖层14制成为在场板8和漏电极6之间薄于在栅电极7附近。更具体地，在GaN基半导体堆叠结构4中的最上侧的n-AlGaN电子供给层3上提供其中依次堆叠n-GaN盖层14B、i-AlN盖层14C和n-GaN盖层14D的三层结构的盖层14作为盖层，并且移除在场板8和漏电极6之间的部分区域中的上部n-GaN盖层14D。注意，中间盖层即i-AlN盖层14C也称为第一半导体层，而上部盖层即n-GaN盖层14D也称为第二半导体层。此外，盖层可以包括第一半导体层以及与第一半导体层顶面接触的第二半导体层，并且第二半导体层可以具有大于第一半导体层的晶格常数。
以与上述第六实施方案类似的方式，通过移除在场板8和漏电极6之间的与中间i-AlN盖层14C的顶面接触且晶格常数大于中间i-AlN盖层14C的上部n-GaN盖层14D，如上所述，在该区域处的二维气体(2DEG)的浓度，即载流子浓度可以增加。这有助于进一步抑制电流崩塌现象。
虽然在该情况下移除在场板8和漏电极6之间的上部n-GaN盖层14D，但是这不是限制性的。上部n-GaN盖层14D可以制成为在场板8和漏电极6之间薄于在栅电极7附近。注意，“上部n-GaN盖层14D(第二半导体层)制成为较薄”涵盖其中上部n-GaN盖层14D(第二半导体层)的厚度为零，换言之，不存在盖层14的情形。
在这种情况下，在场板8和漏电极6之间的部分区域中不提供n-GaN盖层14D，使得栅极绝缘膜9与在GaN基半导体堆叠结构4表面处暴露的i-AlN盖层14C接触。在这种情况下，尽管不使多个绝缘膜9和10的界面数目在场板8和漏电极6之间小于在栅电极7附近，但是盖层14制成为在场板8和漏电极6之间薄于在栅电极7附近。具体地，上部n-GaN盖层14(第二半导体层)制成为在场板8和漏电极6之间薄于在栅电极7附近。
虽然通过移除在场板8和漏电极6之间的上部n-GaN盖层14D使盖层14制成为在场板8和漏电极6之间薄于在栅电极7附近，但是这不是限制性的。例如，可以通过移除在场板8和漏电极6之间的三层结构的盖层14，使盖层14制成为在场板8和漏电极6之间薄于在栅电极7附近。更具体地，可以在GaN基半导体堆叠结构4中的最上侧的n-AlGaN电子供给层3上提供其中堆叠n-GaN盖层14B、i-AlN盖层14C和n-GaN盖层14D的三层结构的盖层14，并且可以移除在场板8和漏电极6之间的盖层14。由于以与上述实施方案类似的方式在场板8和漏电极6之间的区域中移除与n-AlGaN电子供给层3顶面接触且具有大于n-AlGaN电子供给层3的晶格常数的n-GaN盖层14B，所以这种结构提供与上述实施方案中相同的优点。注意，下部盖层，即n-GaN盖层14B也称为第三半导体层。此外，盖层可以包括第一半导体层、与第一半导体层顶面接触的第二半导体层、以及与电子供给层3(载流子供给层)顶面接触的第三半导体层，第二半导体层可以具有大于第一半导体层的晶格常数，第三半导体层可以具有大于电子供给层3的晶格常数。此外，由于以与上述实施方案的变化方案类似的方式在场板8和漏电极6之间的区域中移除具有大于中间i-AlN盖层14C的晶格常数的n-GaN盖层14D，所以提供与上述实施方案的变化方案类似的优点。
可以以以下工艺制造包括如上所述三层结构的盖层14的MIS型GaN-HEMT。
更具体地，以与上述第六实施方案的变化方案相类似的方式，如图12A所示，在半绝缘SiC衬底1上，依次沉积i-GaN电子传输层2、i-AlGaN间隔物层(未示出)和n-AlGaN电子供给层3。此后，进一步依次沉积n-GaN盖层14B、i-AlN盖层14C和n-GaN盖层14D以形成GaN基半导体堆叠结构4。
在上述步骤中，在半绝缘SiC衬底1上方形成包括i-GaN电子传输层2、n-AlGaN电子供给层3、n-GaN盖层14B、i-AlN盖层14C和n-GaN盖层14D的GaN基半导体堆叠结构4。
接下来，以与上述实施方案类似的方式，移除在场板形成区域和漏电极形成区域之间的区域(在该实施例中，部分区域)中的上部n-GaN盖层14D。虽然在该实施方案中在厚度方向上整个移除上部n-GaN盖层14D，但是这不是限制性的。例如，可以在厚度方向上移除上部n-GaN盖层14D的一部分，或者除了在厚度方向上整个移除上部n-GaN盖层14D之外，可以在厚度方向上移除i-AlN盖层14C的一部分。
接下来，以与上述实施方案类似的方式，在整个表面上形成AlO膜(栅极绝缘膜)9，如图12B所示。
随后，以与上述第六实施方案的变化方案类似的方式，如图12C所示，在源电极和漏电极形成区域中移除AlO膜9、n-GaN盖层14D、i-AlN盖层14C和n-GaN盖层14B。
随后，以与上述实施方案类似的方式，形成源电极5、漏电极6和栅电极7。
此后，以与上述实施方案类似的方式，如图12D所示，在整个表面上形成SiN膜(保护绝缘膜)10之后，在栅电极7和漏电极6之间的SiN膜10上形成场板8。
MIS型GaN-HEMT可以以上述步骤来制造。
[第八实施方案]
下面将参考图13A至13D描述根据第八实施方案的化合物半导体器件。
上述第一实施方案(见图1)增加了绝缘膜的界面数目以抑制较高电压操作期间绝缘膜界面处的电子俘获。该实施方案的不同之处在于将绝缘膜的界面置于较远离氮化物半导体堆叠结构的表面。
为了该目的，这种MIS型GaN-HEMT包括：在GaN基半导体堆叠结构4和栅电极7之间提供的栅极绝缘膜9、以及覆盖表面的保护绝缘膜10作为多个绝缘膜，如图13D所示，并且还包括置于场板8和漏电极6之间且与GaN基半导体堆叠结构4接触的绝缘膜15。该实施方案包括在场板8和漏电极6之间的部分或全部区域中在GaN基半导体堆叠结构4和栅极绝缘膜9之间的绝缘膜15。以该方式，GaN基半导体堆叠结构4的表面被其中在栅电极7附近堆叠两个绝缘膜9和10的结构覆盖，同时被其中在场板8和漏电极6之间堆叠三个绝缘膜9、10和15的另一结构覆盖。注意，保护绝缘膜10也称为上部绝缘膜。绝缘膜15也称为保护绝缘膜或下部绝缘膜。在图13A至13D中，与上述第一实施方案(见图1)中相同的要素用相同的附图标记表示。
使绝缘膜15厚于栅极绝缘膜9和保护绝缘膜10的总膜厚度。更具体地，使置于场板8和漏电极6之间且与GaN基半导体堆叠结构4接触的绝缘膜15厚于位于场板8和GaN基半导体堆叠结构4之间的绝缘膜9和10的总膜厚度。
在该实施方案中，绝缘膜15覆盖GaN基半导体堆叠结构4的表面。在该实施方案中，例如，绝缘膜15是SiN膜。
在该实施方案中，栅极绝缘膜9覆盖GaN基半导体堆叠结构4和绝缘膜15的表面，并且从栅电极7正下方向源电极5和漏电极6延伸。在该实施方案中，例如，栅极绝缘膜9是AlO膜。
保护绝缘膜10覆盖栅电极7和栅极绝缘膜9的表面，并且从栅电极7上方向源电极5和漏电极6延伸。在该实施方案中，例如，栅极绝缘膜10是SiN膜。
如上所述，在这种MIS型GaN-HEMT中，通过在场板8和漏电极6之间的部分或所有区域中的GaN基半导体堆叠结构4和栅极绝缘膜9之间提供绝缘膜15，场板8和漏电极6之间的绝缘膜的界面置于更远离GaN基半导体堆叠结构4的表面。这种结构可抑制较高电压操作期间在多个绝缘膜9、10和15的界面处的电子俘获。换言之，可以降低较高电压操作期间在多个绝缘膜9、10和15的界面处的俘获密度。此外，可以降低在多个绝缘膜9、10和15的界面处俘获的电子的不利作用。
接下来，将描述根据本实施方案的MIS型GaN-HEMT的制造方法。
首先，以与上述第一实施方案类似的方式，如图13A所示，在半绝缘SiC衬底1上方，依次沉积i-GaN电子传输层2、i-AlGaN隔离物层(未示出)和n-AlGaN电子供给层3以形成GaN基半导体堆叠结构4。在上述步骤中，在半绝缘SiC衬底1上方形成包括i-GaN电子传输层2和n-AlGaN电子供给层3的GaN基半导体堆叠结构4。
接下来，如图13B所示，在场板形成区域和漏电极形成区域之间的区域(在该实施例中，部分区域)中形成SiN膜(绝缘膜)15。在该实施方案中，SiN层15具有约1μm的厚度。
更具体地，在利用等离子体CVD技术在整个表面上形成SiN膜之后，例如，利用例如光刻法形成在场板形成区域和漏电极形成区域之间的区域中具有开口的光刻胶掩模(未示出)。然后，利用例如湿式或干式蚀刻等，利用这种光刻胶掩模移除场板形成区域和漏电极形成区域之间的区域之外的SiN膜以形成SiN膜15。
接下来，以与上述第一实施方案类似的方式，在整个表面上形成AlO膜(栅极绝缘膜)9，如图13C所示。在该实施方案中，AlO膜9具有约50nm的厚度。
随后，以与上述第一实施方案类似的方式，移除在源电极和漏电极形成区域中的AlO膜9之后，形成源电极5和漏电极6。
接下来，以与上述第一实施方案类似的方式，在栅电极形成区域中的AlO膜9上形成栅电极7。
随后，以与上述第一实施方案类似的方式，如图13D所示，在整个表面上形成SiN膜(保护绝缘膜)10。在该实施方案中，SiN膜10具有约200nm的厚度。
随后，在栅电极7和漏电极6之间的SiN膜10上形成场板8。
MIS型GaN-HEMT可以以上述步骤来制造。
其它细节与上述第一实施方案类似，因此省略其说明。
相应地，由于抑制了较高电压操作期间在多个绝缘膜9、10和15的界面处的电子俘获并减小了在多个绝缘膜9、10和15的界面处俘获的电子的不利作用，所以根据本实施方案的化合物半导体器件可以抑制导致导通电阻增加的电流崩塌的增加。更具体地，根据本实施方案的化合物半导体器件提供了提高耐受电压并同时抑制导通电阻任何增加的优点，由此实现了具有较高耐受电压和较低导通电阻的两个相互抵触特性的化合物半导体器件。
注意，上述第一实施方案的变化方案可以应用于上述这种实施方案。
即，虽然在上述实施方案中绝缘膜15是SiN膜，栅极绝缘膜9是AlO膜和保护绝缘膜10是SiN膜，但是用于绝缘膜的材料不限于这些特定材料。例如，可以使用Ta、Ti、Si、Al、Hf或Zr的氧化物、氮化物或氮氧化物用于这些绝缘膜。此外，虽然在上述实施方案中绝缘膜由不同的元素制成，即栅极绝缘膜9是AlO膜，绝缘膜15和保护绝缘膜10是SiN膜，但是这不是限制性的，它们可由相同的元素制成。
此外，在上述实施方案中提供栅极绝缘膜9和保护绝缘膜10作为位于场板8和GaN基半导体堆叠结构4之间的绝缘膜，但这不是限制性的。例如，可以在氮化物半导体堆叠结构4和栅电极7之间提供栅极绝缘膜9作为位于场板8和GaN基半导体堆叠结构4之间的绝缘膜。换言之，上述第八实施方案可以与第四实施方案结合。
注意，上文已经作为第一实施方案的变化方案描述了上述实施方案，但这不是限制性的，其可以构造为上述第二、第三、第四、第五、第六或第七实施方案的变化方案。
[其它]
注意，本公开不限于上述实施方案及其变化方案的具体结构，而是可以以多种方式改变，而不脱离本公开的精神。
例如，构成上述任意实施方案及其变化方案的化合物半导体器件的化合物半导体堆叠结构不限于上述实施方案及其变化方案中的氮化物半导体堆叠结构，而是也可以使用其它氮化物半导体堆叠结构。例如，可以使用任意合适的能够构造具有栅极绝缘膜的MIS型晶体管的氮化物半导体堆叠结构。例如，可以使用可用于构造场效应晶体管的氮化物半导体堆叠结构，例如利用氮化物半导体的场效应晶体管。注意，氮化物半导体堆叠结构也称为半导体外延结构。
此外，虽然在上述实施方案及其变化方案中使用SiC衬底，但这不是限制性的。例如，也可以使用其它衬底，包括蓝宝石衬底，或者诸如Si衬底和GaAs衬底的半导体衬底。此外，虽然在上述实施方案及其变化方案中使用半绝缘衬底，但这不是限制性的。例如，也可以使用具有n型或p型导电性的衬底。
此外，在上述实施方案中及其变化方案中的源电极、漏电极和栅电极的层结构不限于上述实施方案及其变化方案中的特定层结构，而是也可以使用任何其它层结构。例如，在上述实施方案中及其变化方案中的源电极、漏电极和栅电极的层结构可以为单层或多层的。此外，形成上述实施方案及其变化方案中的源电极、漏电极和栅电极的技术只是示例性的，也可以使用任何其它技术。
此外，例如，虽然在上述实施方案及其变化方案中进行退火工艺以产生源电极和漏电极的欧姆接触特性，但这不是限制性的。只要无需退火工艺即可产生欧姆接触特性，那么可以省略用于产生源电极和漏电极的欧姆接触特性而进行的退火工艺。此外，虽然在上述实施方案及其变化方案中栅电极不经受退火工艺，但是可以对栅电极进行退火工艺。
本文记载的所有实施例和条件描述都是用于教导目的，以帮助读者理解本发明和本发明人对现有技术做出贡献的构思，并且应当被视为不限于这些示例记载的实施例和条件，也不限于与显示本发明的优势和劣势相关的说明书中这些实施例的组织。尽管已经详细描述了本发明的实施方案，但是应当理解，可以对其进行各种变化、替代和改变，而不脱离本发明的精神和范围。

Claims (11)

1.一种化合物半导体器件，包括：
包括载流子传输层和载流子供给层的氮化物半导体堆叠结构；
设置在所述氮化物半导体堆叠结构上方的源电极和漏电极；
设置在所述氮化物半导体堆叠结构上方、在所述源电极和所述漏电极之间的栅电极；
至少部分地设置在所述栅电极和所述漏电极之间的场板；和
在所述氮化物半导体堆叠结构上方形成的多个绝缘膜，
其中所述多个绝缘膜的界面数目在所述场板和所述漏电极之间小于在所述栅电极附近。
2.根据权利要求1所述的化合物半导体器件，其中所述多个绝缘膜包括：设置在所述氮化物半导体堆叠结构和所述栅电极之间的栅极绝缘膜、以及覆盖表面的保护绝缘膜，并且所述保护绝缘膜在所述场板和所述漏电极之间与所述氮化物半导体堆叠结构接触，并且在所述栅电极附近与所述栅极绝缘膜接触。
3.根据权利要求2所述的化合物半导体器件，其中所述保护绝缘膜包括多个保护绝缘膜，并且所述多个保护绝缘膜的最上侧保护绝缘膜在所述场板和所述漏电极之间与所述氮化物半导体堆叠结构接触，并且所述多个保护绝缘膜的最下侧保护绝缘膜在所述栅电极附近与所述栅极绝缘膜接触。
4.根据权利要求2所述的化合物半导体器件，其中所述保护绝缘膜包括多个保护绝缘膜，并且所述多个保护绝缘膜的最上侧保护绝缘膜在所述场板和所述漏电极之间与所述栅极绝缘膜接触，并且所述多个保护绝缘膜的最下侧保护绝缘膜在所述栅电极附近与所述栅极绝缘膜接触。
5.一种化合物半导体器件，包括：
包括载流子传输层和载流子供给层的氮化物半导体堆叠结构；
设置在所述氮化物半导体堆叠结构上方的源电极和漏电极；
设置在所述氮化物半导体堆叠结构上方、在所述源电极和所述漏电极之间的栅电极；
至少部分地设置在所述栅电极和所述漏电极之间的场板；和
在所述氮化物半导体堆叠结构上方形成的多个绝缘膜，
其中位于所述场板和所述漏电极之间并且与所述氮化物半导体堆叠结构接触的所述多个绝缘膜的的绝缘膜的膜厚度大于位于所述场板和所述氮化物半导体堆叠结构之间的绝缘膜的总膜厚度。
6.根据权利要求5所述的化合物半导体器件，其中位于所述场板和所述氮化物半导体堆叠结构之间的所述绝缘膜包括：设置在所述氮化物半导体堆叠结构和所述栅电极之间的栅极绝缘膜、以及覆盖表面的保护绝缘膜。
7.根据权利要求5所述的化合物半导体器件，其中位于所述场板和所述氮化物半导体堆叠结构之间的所述绝缘膜包括：设置在所述氮化物半导体堆叠结构和所述栅电极之间的栅极绝缘膜。
8.根据权利要求1-7中任一项所述的化合物半导体器件，其中所述氮化物半导体堆叠结构还包括盖层，并且所述盖层制成为在所述场板和所述漏电极之间薄于在所述栅电极附近。
9.根据权利要求8所述的化合物半导体器件，其中所述盖层是与所述载流子供给层的上侧接触并且晶格常数大于所述载流子供给层的晶格常数的半导体层。
10.根据权利要求8所述的化合物半导体器件，其中所述盖层包括：第一半导体层、以及与所述第一半导体层的上侧接触的第二半导体层，并且所述第二半导体层的晶格常数大于所述第一半导体层的晶格常数。
11.一种化合物半导体器件，包括：
包括载流子传输层、载流子供给层和盖层的氮化物半导体堆叠结构；
设置在所述氮化物半导体堆叠结构上方的源电极和漏电极；
设置在所述氮化物半导体堆叠结构上方、在所述源电极和所述漏电极之间的栅电极；
至少部分地设置在所述栅电极和所述漏电极之间的场板；和
在所述氮化物半导体堆叠结构上方形成的多个绝缘膜，
其中所述盖层制成为在所述场板和所述漏电极之间薄于在所述栅电极附近。
CN201210007524.4A 2011-02-24 2012-01-11 化合物半导体器件 Active CN102651386B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011037900A JP5776217B2 (ja) 2011-02-24 2011-02-24 化合物半導体装置
JP2011-037900 2011-02-24

Publications (2)

Publication Number Publication Date
CN102651386A true CN102651386A (zh) 2012-08-29
CN102651386B CN102651386B (zh) 2015-03-25

Family

ID=46693348

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210007524.4A Active CN102651386B (zh) 2011-02-24 2012-01-11 化合物半导体器件

Country Status (4)

Country Link
US (1) US9093512B2 (zh)
JP (1) JP5776217B2 (zh)
CN (1) CN102651386B (zh)
TW (1) TWI487102B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103594508A (zh) * 2013-11-26 2014-02-19 电子科技大学 一种栅单场板的氮化镓高电子迁移率晶体管
CN104425487A (zh) * 2013-09-10 2015-03-18 株式会社东芝 半导体器件
CN109461773A (zh) * 2017-09-06 2019-03-12 住友电气工业株式会社 主要由氮化物半导体材料制成的半导体器件及其形成工艺

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9136364B2 (en) 2009-09-16 2015-09-15 Power Integrations, Inc. Field effect transistor with access region recharge
US8772833B2 (en) * 2011-09-21 2014-07-08 Electronics And Telecommunications Research Institute Power semiconductor device and fabrication method thereof
US10002957B2 (en) 2011-12-21 2018-06-19 Power Integrations, Inc. Shield wrap for a heterostructure field effect transistor
JP6054621B2 (ja) * 2012-03-30 2016-12-27 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
JP6050018B2 (ja) * 2012-04-04 2016-12-21 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
JP6004319B2 (ja) * 2012-04-06 2016-10-05 住友電工デバイス・イノベーション株式会社 半導体装置および半導体装置の製造方法
US9245879B2 (en) 2012-06-29 2016-01-26 Power Integrations, Inc. Static discharge system
US10192981B2 (en) * 2012-06-29 2019-01-29 Power Integrations, Inc. Switching device with charge distribution structure
US20140001479A1 (en) * 2012-06-29 2014-01-02 Power Integrations, Inc. Switching device with charge distribution structure
EP2720257A4 (en) * 2012-08-10 2015-09-23 Ngk Insulators Ltd SEMICONDUCTOR ELEMENT, HEMT ELEMENT, AND METHOD FOR MANUFACTURING SEMICONDUCTOR ELEMENT
WO2014050054A1 (ja) * 2012-09-28 2014-04-03 パナソニック株式会社 半導体装置
JP2014107423A (ja) * 2012-11-28 2014-06-09 Mitsubishi Electric Corp ヘテロ接合電界効果トランジスタ及びその製造方法
US9178016B2 (en) * 2013-03-01 2015-11-03 Infineon Technologies Austria Ag Charge protection for III-nitride devices
KR102154336B1 (ko) * 2014-01-09 2020-09-10 한국전자통신연구원 고전압 구동용 전계효과 트랜지스터 및 제조 방법
JP2015195288A (ja) * 2014-03-31 2015-11-05 住友電工デバイス・イノベーション株式会社 半導体装置及び半導体装置の製造方法
JP6055799B2 (ja) 2014-07-29 2016-12-27 株式会社豊田中央研究所 半導体装置とその製造方法
US9640623B2 (en) * 2014-10-17 2017-05-02 Cree, Inc. Semiconductor device with improved field plate
US9590087B2 (en) 2014-11-13 2017-03-07 Infineon Technologies Austria Ag Compound gated semiconductor device having semiconductor field plate
US9559161B2 (en) * 2014-11-13 2017-01-31 Infineon Technologies Austria Ag Patterned back-barrier for III-nitride semiconductor devices
US9941384B2 (en) 2015-08-29 2018-04-10 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method for fabricating the same
JP6659283B2 (ja) 2015-09-14 2020-03-04 株式会社東芝 半導体装置
JP6701767B2 (ja) * 2015-09-22 2020-05-27 株式会社デンソー 半導体装置
JP6641868B2 (ja) * 2015-10-09 2020-02-05 株式会社デンソー 窒化物半導体装置
US10056478B2 (en) * 2015-11-06 2018-08-21 Taiwan Semiconductor Manufacturing Company Ltd. High-electron-mobility transistor and manufacturing method thereof
JPWO2018037530A1 (ja) * 2016-08-25 2018-08-23 三菱電機株式会社 半導体装置およびその製造方法
CN107170799B (zh) * 2017-03-29 2019-10-11 西安电子科技大学 浮空栅-漏复合场板垂直型电力电子器件
CN110741461B (zh) * 2017-06-07 2023-09-26 三菱电机株式会社 半导体装置的制造方法
JP6874586B2 (ja) * 2017-08-09 2021-05-19 富士通株式会社 半導体装置、及び半導体装置の製造方法
US10720497B2 (en) * 2017-10-24 2020-07-21 Raytheon Company Transistor having low capacitance field plate structure
US10971624B2 (en) * 2018-03-19 2021-04-06 Macronix International Co., Ltd. High-voltage transistor devices with two-step field plate structures
JP7167694B2 (ja) * 2018-12-20 2022-11-09 富士通株式会社 化合物半導体装置の製造方法
JP2020150193A (ja) 2019-03-15 2020-09-17 株式会社東芝 半導体装置
US11127847B2 (en) * 2019-05-16 2021-09-21 Vanguard International Semiconductor Corporation Semiconductor devices having a gate field plate including an extension portion and methods for fabricating the semiconductor device
JP7371384B2 (ja) * 2019-08-01 2023-10-31 富士通株式会社 化合物半導体装置及びその製造方法
JP6773873B2 (ja) * 2019-11-19 2020-10-21 株式会社東芝 半導体装置
US20220102344A1 (en) * 2020-09-25 2022-03-31 Intel Corporation Gallium nitride (gan) three-dimensional integrated circuit technology
US20230253486A1 (en) * 2022-02-09 2023-08-10 Infineon Technologies Austria Ag Type iii-v semiconductor device with structured passivation

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050110042A1 (en) * 2003-01-29 2005-05-26 Wataru Saito Power semiconductor device
US20050253168A1 (en) * 2004-05-11 2005-11-17 Cree, Inc. Wide bandgap transistors with multiple field plates
CN101075638A (zh) * 2006-05-19 2007-11-21 松下电器产业株式会社 半导体器件及其制造方法
US20090140262A1 (en) * 2006-09-20 2009-06-04 Fujitsu Limited Field-effect transistor
US20090230430A1 (en) * 2005-06-10 2009-09-17 Nec Corproration Field effect transistor

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3417013B2 (ja) * 1993-10-18 2003-06-16 株式会社デンソー 絶縁ゲート型バイポーラトランジスタ
JP3111985B2 (ja) * 1998-06-16 2000-11-27 日本電気株式会社 電界効果型トランジスタ
JP5130641B2 (ja) * 2006-03-31 2013-01-30 サンケン電気株式会社 複合半導体装置
GB0107405D0 (en) * 2001-03-23 2001-05-16 Koninkl Philips Electronics Nv Field effect transistor structure and method of manufacture
JP3744381B2 (ja) * 2001-05-17 2006-02-08 日本電気株式会社 電界効果型トランジスタ
JP4663156B2 (ja) 2001-05-31 2011-03-30 富士通株式会社 化合物半導体装置
US6870219B2 (en) * 2002-07-31 2005-03-22 Motorola, Inc. Field effect transistor and method of manufacturing same
JP4385205B2 (ja) * 2002-12-16 2009-12-16 日本電気株式会社 電界効果トランジスタ
JP4385206B2 (ja) * 2003-01-07 2009-12-16 日本電気株式会社 電界効果トランジスタ
JP4179539B2 (ja) 2003-01-15 2008-11-12 富士通株式会社 化合物半導体装置及びその製造方法
JP2004266185A (ja) * 2003-03-04 2004-09-24 Renesas Technology Corp 半導体装置およびその製造方法
US11791385B2 (en) * 2005-03-11 2023-10-17 Wolfspeed, Inc. Wide bandgap transistors with gate-source field plates
US7863648B2 (en) * 2005-06-10 2011-01-04 Nec Corporation Field effect transistor
JP2007194588A (ja) * 2005-12-20 2007-08-02 Sony Corp 電界効果トランジスタ及びこの電界効果トランジスタを備えた半導体装置並びに半導体装置の製造方法
JP5065595B2 (ja) * 2005-12-28 2012-11-07 株式会社東芝 窒化物系半導体装置
JP5307973B2 (ja) * 2006-02-24 2013-10-02 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置
US7388236B2 (en) * 2006-03-29 2008-06-17 Cree, Inc. High efficiency and/or high power density wide bandgap transistors
JP5065616B2 (ja) * 2006-04-21 2012-11-07 株式会社東芝 窒化物半導体素子
EP2080228B1 (en) * 2006-10-04 2020-12-02 LEONARDO S.p.A. Single voltage supply pseudomorphic high electron mobility transistor (phemt) power device and process for manufacturing the same
US7692263B2 (en) * 2006-11-21 2010-04-06 Cree, Inc. High voltage GaN transistors
JP2008277640A (ja) * 2007-05-02 2008-11-13 Toshiba Corp 窒化物半導体素子
WO2009038809A1 (en) * 2007-09-20 2009-03-26 International Rectifier Corporation Enhancement mode iii-nitride semiconductor device with reduced electric field between the gate and the drain
JP5386829B2 (ja) * 2008-01-30 2014-01-15 富士通株式会社 半導体装置
JP5499441B2 (ja) * 2008-04-01 2014-05-21 沖電気工業株式会社 半導体装置及びその製造方法
JP5723082B2 (ja) * 2008-06-27 2015-05-27 富士通株式会社 半導体装置及びその製造方法
US7985986B2 (en) * 2008-07-31 2011-07-26 Cree, Inc. Normally-off semiconductor devices
JP2010050347A (ja) * 2008-08-22 2010-03-04 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2010147349A (ja) * 2008-12-19 2010-07-01 Advantest Corp 半導体装置、半導体装置の製造方法およびスイッチ回路
JP5487615B2 (ja) * 2008-12-24 2014-05-07 サンケン電気株式会社 電界効果半導体装置及びその製造方法
US7884394B2 (en) * 2009-02-09 2011-02-08 Transphorm Inc. III-nitride devices and circuits
JP5534701B2 (ja) * 2009-04-14 2014-07-02 三菱電機株式会社 半導体装置
JP5472293B2 (ja) 2009-04-20 2014-04-16 富士通株式会社 化合物半導体装置及びその製造方法
JP5649347B2 (ja) * 2010-07-20 2015-01-07 住友電工デバイス・イノベーション株式会社 半導体装置
JP5655424B2 (ja) * 2010-08-09 2015-01-21 サンケン電気株式会社 化合物半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050110042A1 (en) * 2003-01-29 2005-05-26 Wataru Saito Power semiconductor device
US20050253168A1 (en) * 2004-05-11 2005-11-17 Cree, Inc. Wide bandgap transistors with multiple field plates
US20090230430A1 (en) * 2005-06-10 2009-09-17 Nec Corproration Field effect transistor
CN101075638A (zh) * 2006-05-19 2007-11-21 松下电器产业株式会社 半导体器件及其制造方法
US20090140262A1 (en) * 2006-09-20 2009-06-04 Fujitsu Limited Field-effect transistor

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104425487A (zh) * 2013-09-10 2015-03-18 株式会社东芝 半导体器件
CN104425487B (zh) * 2013-09-10 2017-05-31 株式会社东芝 半导体器件
CN103594508A (zh) * 2013-11-26 2014-02-19 电子科技大学 一种栅单场板的氮化镓高电子迁移率晶体管
CN109461773A (zh) * 2017-09-06 2019-03-12 住友电气工业株式会社 主要由氮化物半导体材料制成的半导体器件及其形成工艺

Also Published As

Publication number Publication date
TW201251009A (en) 2012-12-16
JP5776217B2 (ja) 2015-09-09
JP2012175018A (ja) 2012-09-10
US20120217544A1 (en) 2012-08-30
TWI487102B (zh) 2015-06-01
US9093512B2 (en) 2015-07-28
CN102651386B (zh) 2015-03-25

Similar Documents

Publication Publication Date Title
CN102651386B (zh) 化合物半导体器件
CN102651388B (zh) 化合物半导体器件及其制造方法
US9461122B2 (en) Semiconductor device and manufacturing method for the same
JP5348364B2 (ja) ヘテロ接合型電界効果半導体装置
JP5105160B2 (ja) トランジスタ
JP4077731B2 (ja) 化合物半導体装置およびその製造方法
JP5487550B2 (ja) 電界効果半導体装置及びその製造方法
JP5707786B2 (ja) 化合物半導体装置及びその製造方法
TW201633532A (zh) 半導體裝置及半導體裝置之製造方法
WO2011043110A1 (ja) 半導体装置およびその製造方法
CN103715253B (zh) 化合物半导体器件和其制造方法
CN102651393A (zh) 化合物半导体器件及其制造方法
JP2013153189A (ja) 複数のフィールドプレートを有するワイドバンドギャップトランジスタ
JP2013098284A (ja) 半導体装置
JP2011204717A (ja) 化合物半導体装置
JP2015079923A (ja) 窒化物半導体装置、ダイオード、および電界効果トランジスタ
CN211578757U (zh) 高电子迁移率晶体管
KR101878931B1 (ko) 반도체 소자 및 그 제조 방법
CN103715243A (zh) 化合物半导体器件及其制造方法
US20110204380A1 (en) Nitride-based fet
US11594625B2 (en) III-N transistor structures with stepped cap layers
TW201935688A (zh) 半導體裝置
CN114823888A (zh) 高电子迁移率晶体管及其制作方法
CN101419982B (zh) 槽栅型源场板高电子迁移率器件及其制作方法
US20200373407A1 (en) Manufacturing method of semiconductor device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant