JP6641868B2 - 窒化物半導体装置 - Google Patents
窒化物半導体装置 Download PDFInfo
- Publication number
- JP6641868B2 JP6641868B2 JP2015201320A JP2015201320A JP6641868B2 JP 6641868 B2 JP6641868 B2 JP 6641868B2 JP 2015201320 A JP2015201320 A JP 2015201320A JP 2015201320 A JP2015201320 A JP 2015201320A JP 6641868 B2 JP6641868 B2 JP 6641868B2
- Authority
- JP
- Japan
- Prior art keywords
- nitride semiconductor
- layer
- semiconductor layer
- gate
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 118
- 150000004767 nitrides Chemical class 0.000 title claims description 93
- 229910002704 AlGaN Inorganic materials 0.000 claims description 60
- 239000000758 substrate Substances 0.000 claims description 52
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 239000004047 hole gas Substances 0.000 claims description 4
- 230000005533 two-dimensional electron gas Effects 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 310
- 229910002601 GaN Inorganic materials 0.000 description 148
- 230000005684 electric field Effects 0.000 description 23
- 230000000903 blocking effect Effects 0.000 description 16
- 150000001875 compounds Chemical class 0.000 description 13
- 230000000694 effects Effects 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 230000010287 polarization Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 239000000969 carrier Substances 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 238000000407 epitaxy Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000005421 electrostatic potential Methods 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Junction Field-Effect Transistors (AREA)
Description
本発明の第1実施形態について説明する。本実施形態では、窒化物半導体としてGaNを主成分とする化合物半導体を用いたGaNデバイスを有する窒化物半導体装置について説明する。
Si(111)にて構成された基板1の表面に、バッファ層1aを介して固定電荷層2a、GaN層2、AlGaN層3およびGaN層4が順に積層された構造を有する化合物半導体基板を用意する。例えば、基板1の表面に、バッファ層1aを形成したのち、固定電荷層2a、GaN層2、AlGaN層3およびGaN層4で構成される複数のペア層をMOCVD(Metal Organic Chemical Vapor Deposition:有機金属気相成長)法にて形成する。勿論、MOCVD法以外の製法、例えば、超高純度、高精度にしたMBE(Molecular Beam Epitaxy:分子線エピタキシー)法などによって各層を形成しても良い。
GaN層4の表面に、酸化膜(SiO2)もしくは窒化膜(SiN)などによって構成されるマスク11を形成した後、マスク11をパターニングしてp+−GaN層6の形成予定領域を開口させる。例えば、マスク11の表面に図示しないレジストを形成し、フォトリソグラフィ工程を経てレジストをパターニングしたのち、このレジストを用いてマスク11をパターニングする。この後、マスク11を用いたドライエッチング工程を行うことで、AlGaN層3およびGaN層4をエッチングし、最下層に位置するGaN層2まで達する凹部5を形成する。
さらに、マスク11によってAlGaN層3の表面を覆った状態でGaN層を選択的にエピタキシャル成長(以下、選択エピという)させる。これにより、最表面に位置しているGaN層4の位置まで凹部5内を埋め込むようにp+−GaN層6を選択エピする。このように、選択エピによってp+−GaN層6を形成しているため、p+−GaN層6を凹部5内にのみ形成することができる。
マスク11の上から、もしくはマスク11を除去した後、新たにマスク12を形成し、マスク11、12をパターニングしてn+−GaN層9、10の形成予定領域においてマスク11、12を開口させる。マスク12については、例えばマスク11と同じ材質で構成しており、マスク11と同様の手法によってパターニングしている。そして、マスク11、12を用いたドライエッチング工程を行うことで、AlGaN層3およびGaN層4をエッチングし、最下層に位置するGaN層2まで達する凹部7、8を形成する。
さらに、マスク12によってGaN層4の表面を覆った状態でGaN層を選択エピする。これにより、最表面に位置しているGaN層4の位置まで凹部7、8内を埋め込むようにn+−GaN層9、10が形成される。このように、選択エピによってn+−GaN層9、10を形成しているため、これらを凹部7、8内にのみ形成することができる。
本発明の第2実施形態について説明する。本実施形態は、第1実施形態に対して化合物半導体基板の構成、具体的にはチャネル形成層の構成などを変更したものである。その他については、本実施形態は第1実施形態と同様であるため、第1実施形態と異なる部分についてのみ説明する。
本発明の第3実施形態について説明する。本実施形態は、第1実施形態に対して最上層、つまり基板1と反対側に位置しているGaN層4の構成を変更したものである。その他については、本実施形態は第1実施形態と同様であるため、第1実施形態と異なる部分についてのみ説明する。
本発明の第4実施形態について説明する。本実施形態は、第1〜第3実施形態に対して構成要素を追加したものである。その他については、本実施形態は第1〜第3実施形態と同様であるため、第1〜第3実施形態と異なる部分についてのみ説明する。なお、ここでは第3実施形態に対して構成要素を追加したものを例に挙げるが、第1、第2実施形態に対しても同様の構造を適用できる。
本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。
2、4 GaN層
2a 固定電荷層
3 AlGaN層
5、7、8 凹部
6 p+−GaN層
9、10 n+−GaN層
30 凹部
31 ゲート絶縁膜
32 MOSゲート
Claims (8)
- 窒化物半導体装置であって、
半絶縁性もしくは半導体にて構成される基板(1)と、
前記基板上に電子走行層を構成する第1の窒化物半導体層(2)が形成されていると共に、前記第1の窒化物半導体層の上に前記第1の窒化物半導体層よりも禁制帯幅が大きく電子供給部を構成する第2の窒化物半導体層(3)と前記第2の窒化物半導体層よりも禁制帯幅が小さい第3の窒化物半導体層(4)とによるヘテロジャンクション構造が積層されたチャネル形成層と、
前記基板の平面方向の一方向において、互いに離されて配置され、前記チャネル形成層の表面から前記第1の窒化物半導体層に達するように形成されたソース領域およびドレイン領域(9、10)と、
前記ソース領域と前記ドレイン領域との間に配置され、p型半導体層によって構成されるゲート領域(6)と、を有し、
前記第2の窒化物半導体層と前記第3の窒化物半導体層を組として、複数組が積層されていると共に、前記基板の平面方向において、前記ゲート領域が前記ソース領域および前記ドレイン領域の配列方向に対する垂直方向に複数に分割されて備えられており、
前記ゲート領域に対するゲート電圧の印加に伴って、前記複数組それぞれに形成される複数のチャネルを介し、複数に分割された前記ゲート領域の間を通じて、前記ソース領域と前記ドレイン領域との間に電流を流す横型のスイッチング素子を備え、
前記基板と前記第1の窒化物半導体層との間に、前記第1の窒化物半導体層のうち前記第2の窒化物半導体層との界面に2次元電子ガスもしくは2次元ホールガスを誘起する固定電荷を補償する逆極性の固定電荷を発生させる固定電荷層(2a)が備えられた窒化物半導体装置。 - 前記第1の窒化物半導体層および前記第3の窒化物半導体層がGaNによって構成され、
前記第2の窒化物半導体層がAlGaNによって構成され、
前記p型半導体層がp型のGaNによって構成されている請求項1に記載の窒化物半導体装置。 - 前記固定電荷層(2a)がp型のGaNもしくはp型のAlGaNによって構成されている請求項2に記載の窒化物半導体装置。
- 複数組の前記第2の窒化物半導体層と前記第3の窒化物半導体層の組のうち最も基板から離れた最上層に位置する組の前記第3の窒化物半導体層は、前記ソース領域から前記ゲート領域の間および前記ゲート領域から前記ドレイン領域の間の途中まで形成され、前記ドレイン領域から離れている請求項2または3に記載の窒化物半導体装置。
- 窒化物半導体装置であって、
半絶縁性もしくは半導体にて構成される基板(1)と、
前記基板上に電子供給部を構成する第1の窒化物半導体層(20)が形成されていると共に、前記第1の窒化物半導体層の上に前記第1の窒化物半導体層よりも禁制帯幅が小さく電子走行層を構成する第2の窒化物半導体層(21)と前記第2の窒化物半導体層よりも禁制帯幅が大きい第3の窒化物半導体層(22)とによるヘテロジャンクション構造が積層されたチャネル形成層と、
前記基板の平面方向の一方向において、互いに離されて配置され、前記チャネル形成層の表面から前記第1の窒化物半導体層に達するように形成されたソース領域およびドレイン領域(9、10)と、
前記ソース領域と前記ドレイン領域との間に配置され、p型半導体層によって構成されるゲート領域(6)と、を有し、
前記第2の窒化物半導体層と前記第3の窒化物半導体層を組として、複数組が積層されていると共に、前記基板の平面方向において、前記ゲート領域が前記ソース領域および前記ドレイン領域の配列方向に対する垂直方向に複数に分割されて備えられており、
前記ゲート領域に対するゲート電圧の印加に伴って、前記複数組それぞれに形成される複数のチャネルを介し、複数に分割された前記ゲート領域の間を通じて、前記ソース領域と前記ドレイン領域との間に電流を流す横型のスイッチング素子を備え、
前記基板と前記第1の窒化物半導体層との間に、前記第1の窒化物半導体層のうち前記第2の窒化物半導体層との界面に2次元電子ガスもしくは2次元ホールガスを誘起する固定電荷を補償する逆極性の固定電荷を発生させる固定電荷層(2b)が備えられた窒化物半導体装置。 - 前記第1の窒化物半導体層および前記第3の窒化物半導体層がAlGaNによって構成され、
前記第2の窒化物半導体層がGaNによって構成され、
前記p型半導体層がp型のGaNによって構成されている請求項5に記載の窒化物半導体装置。 - 前記固定電荷層(2b)がn型のGaNもしくはn型のAlGaNによって構成されている請求項6に記載の窒化物半導体装置。
- 前記ゲート領域と前記ソース領域との間に、前記チャネル形成層の表面から前記第1の窒化物半導体層まで達する凹部(30)と、前記凹部内に形成されたゲート絶縁膜(31)と、前記ゲート絶縁膜の上に形成されたゲート電極(32)と、を有するMOS構造が備えられている請求項1ないし7のいずれか1つに記載の窒化物半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015201320A JP6641868B2 (ja) | 2015-10-09 | 2015-10-09 | 窒化物半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015201320A JP6641868B2 (ja) | 2015-10-09 | 2015-10-09 | 窒化物半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017073526A JP2017073526A (ja) | 2017-04-13 |
JP6641868B2 true JP6641868B2 (ja) | 2020-02-05 |
Family
ID=58537489
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015201320A Active JP6641868B2 (ja) | 2015-10-09 | 2015-10-09 | 窒化物半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6641868B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109980001B (zh) * | 2017-12-27 | 2022-03-15 | 株式会社电装 | 半导体器件 |
JP7325631B2 (ja) * | 2020-06-04 | 2023-08-14 | 三菱電機株式会社 | 半導体装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5468768B2 (ja) * | 2008-12-05 | 2014-04-09 | パナソニック株式会社 | 電界効果トランジスタ及びその製造方法 |
JP5776217B2 (ja) * | 2011-02-24 | 2015-09-09 | 富士通株式会社 | 化合物半導体装置 |
JP5864214B2 (ja) * | 2011-10-31 | 2016-02-17 | 株式会社日立製作所 | 半導体装置 |
JP2014027253A (ja) * | 2012-06-22 | 2014-02-06 | Toshiba Corp | 整流回路 |
US9202906B2 (en) * | 2013-03-14 | 2015-12-01 | Northrop Grumman Systems Corporation | Superlattice crenelated gate field effect transistor |
-
2015
- 2015-10-09 JP JP2015201320A patent/JP6641868B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017073526A (ja) | 2017-04-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6304155B2 (ja) | 窒化物半導体装置 | |
US20220173235A1 (en) | Breakdown Resistant HEMT Substrate and Device | |
US8963207B2 (en) | Semiconductor device | |
US9252255B2 (en) | High electron mobility transistor and method of manufacturing the same | |
US8860089B2 (en) | High electron mobility transistor and method of manufacturing the same | |
US8426895B2 (en) | Semiconductor device and manufacturing method of the same | |
JP2009231508A (ja) | 半導体装置 | |
WO2013055631A1 (en) | Schottky diode with buried layer in gan materials | |
JP6507983B2 (ja) | 窒化物半導体装置 | |
JP5997234B2 (ja) | 半導体装置、電界効果トランジスタおよび電子装置 | |
JP2009032713A (ja) | GaNをチャネル層とする窒化物半導体トランジスタ及びその作製方法 | |
JP5292895B2 (ja) | 窒化物半導体トランジスタ | |
US20180076287A1 (en) | Semiconductor device and semiconductor substrate | |
JP2011109131A (ja) | 窒化物半導体装置 | |
JP6641868B2 (ja) | 窒化物半導体装置 | |
JP5721782B2 (ja) | 半導体装置 | |
US20190035922A1 (en) | Semiconductor device, electronic part, electronic apparatus, and method for fabricating semiconductor device | |
US9123799B2 (en) | Gallium nitride field effect transistor with buried field plate protected lateral channel | |
US20200111903A1 (en) | Semiconductor Device and Manufacturing Method Thereof | |
JP6109098B2 (ja) | 絶縁ゲート型半導体装置 | |
WO2023219046A1 (ja) | 窒化物半導体装置 | |
JP6406136B2 (ja) | 窒化物半導体装置およびその製造方法 | |
US9054171B2 (en) | HEMT semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181001 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190821 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190903 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191030 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191203 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20191216 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6641868 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |