CN111710644A - 一种基于硅通孔的三维集成电路布局方法 - Google Patents

一种基于硅通孔的三维集成电路布局方法 Download PDF

Info

Publication number
CN111710644A
CN111710644A CN202010429586.9A CN202010429586A CN111710644A CN 111710644 A CN111710644 A CN 111710644A CN 202010429586 A CN202010429586 A CN 202010429586A CN 111710644 A CN111710644 A CN 111710644A
Authority
CN
China
Prior art keywords
layout
dimensional
cells
result
silicon vias
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010429586.9A
Other languages
English (en)
Other versions
CN111710644B (zh
Inventor
俞文心
程鑫
李镰江
江宁
何刚
刘畅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Southwest University of Science and Technology
Original Assignee
Southwest University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Southwest University of Science and Technology filed Critical Southwest University of Science and Technology
Priority to CN202010429586.9A priority Critical patent/CN111710644B/zh
Publication of CN111710644A publication Critical patent/CN111710644A/zh
Application granted granted Critical
Publication of CN111710644B publication Critical patent/CN111710644B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate

Abstract

本发明公开一种基于硅通孔的三维集成电路布局方法，包括步骤：第一步，对电路进行混合三维布局，获得粗略分层结果，同时产生硅通孔；第二步，根据混合三维布局的结果进行混合二维布局，获得精确布局结果；第三步，根据获得的精确布局结果，对宏单元进行合法化，减小宏单元与其他单元的重叠，然后固定宏单元；第四步，对标准单元进行三维布局；第五步，对标准单元进行二维布局；第六步，完成三维集成电路的详细布局，获得最终优化布局结果。本发明在芯片物理设计中，采用更好的布局算法，得到一个硅通孔数量更少，提高芯片性能，同时也会提高芯片制作效率。

Description

一种基于硅通孔的三维集成电路布局方法
技术领域
本发明属于电路布局技术领域，特别是涉及一种基于硅通孔的三维集成电路布局方法。
背景技术
三维集成电路作为克服现代以及下一代集成电路高复杂度，高互连性的理想解决方案之一。同时，三维集成电路可以很有效地减少互连线长以及提高电路性能。然而，硅通孔作为三维集成电路中关键技术，用于连接三维集成电路中不同的层，也带来了许多问题。在当前的技术下，硅通孔相对于互连金属线而言，是非常大的。因此大量的硅通孔将占据很大的硅片面积，从而导致最终的芯片产量受到影响。另外，硅通孔通常是占据标准单元或者宏单元之间的空白块，因此会影响布线资源，同时会间接地增大芯片面积。
现有的技术主要有2种，一种是通过三维芯片与二维芯片的面积差来估算出三维芯片中需要的硅通孔(TSV)最大数目，然后将TSV插入原有的布局中，以此来达到三维集成电路的布局。这种方法操作性上比较简单，但是经我们实验，它还是过多地增加了TSV的数量，所以通过估计TSV的数量相对粗糙，同时该方法也没有在布局过程中考虑TSV的真实体积。第二种方法是通过在布局过程中预留TSV的体积，待整个布局相对稳定时，才将TSV的进行插入，再优化。该方法相比前一种方法在TSV的数量有明显改进，但是，因为TSV没有实际的在布局中进行布局，所以它并没有对互连线长起到影响，因此互连线长相对较长。而我们的发明将克服以上几个问题，我们将TSV的数量，体积，以及在布局中的位置充分进行考虑，使TSV不仅对布局密度有影响，同时对总体互连线长也有影响。
发明内容
为了解决上述问题，本发明提出了一种基于硅通孔的三维集成电路布局方法，在芯片物理设计中，采用更好的布局算法，得到一个硅通孔数量更少，提高芯片性能，同时也会提高芯片制作效率。
为达到上述目的，本发明采用的技术方案是：一种基于硅通孔的三维集成电路布局方法，包括步骤：
第一步，对电路进行混合三维布局，获得粗略分层结果，同时产生硅通孔；
第二步，根据混合三维布局的结果进行混合二维布局，获得精确布局结果；
第三步，根据获得的精确布局结果，对宏单元进行合法化，减小宏单元与其他单元的重叠，然后固定宏单元；
第四步，对标准单元进行三维布局；
第五步，对标准单元进行二维布局；
第六步，完成三维集成电路的详细布局，获得最终优化布局结果。
进一步的是，在第一步中，通过将标准单元以及宏单元进行混合三维布局，使原本在一层的单元进行分离，产生粗略的分层结果；同时因为有分层，所以间接产生出了硅通孔，并对硅通孔进行初始化。
进一步的是，在第二步中，对第一步中分离出的每一层进行优化布局，其中布局对象包括宏单元、标准单元以及新产生的硅通孔。
进一步的是，在第三步中，先对减少宏单元与自身以及其他单元间的重叠，然后宏单元固定位置，使布局中宏单元得到合法的最终位置。
进一步的是，在第四步中，将标准单元在层间移动，进行标准单元的三维布局。
进一步的是，在第五步中，单独地在每一层移动标准单元以及硅通孔进行布局，进行标准单元的二维布局。
进一步的是，在第六步中，利用电路的现有详细布局，对第四步后所获得的布局结果进行合法化，产生最终优化布局结果，其中布局对象包括标准单元以及硅通孔。
采用本技术方案的有益效果：
本发明通过在三维集成电路布局中需要考虑硅通孔的体积、数量以及在布局中的位置等对布局的影响，使硅通孔进行全局的布局，并且交叉使用二维布局以及三维布局来优化最后的布局结果，不仅考虑硅通孔对布局密度的影响，同时对总体互连线长也有影响。使最终布局结果密度均匀，同时线长较短，从而有效提高芯片的性能和芯片制作效率。能够产生一个质量更优的全局布局芯片，同时加速三维芯片的设计流程以及制作时间。因为硅通孔不能凭空产生，填充物也不能凭空产生；本发明为了使布局更加紧凑，将布局中的空白块转化成对个体积相同的且不与其他模块互连的独立模块，来克服布线过程中相互影响问题，提高布线资源的有效利用。
附图说明
图1为本发明的一种基于硅通孔的三维集成电路布局方法流程示意图；
图2为本发明实施例中电路初始图；
图3为本发明实施例中电路混合三维布局后的示意图；
图4为本发明实施例中电路混合二维布局后的示意图；
图5为本发明实施例中电路宏单元合法化后的示意图；
图6为本发明实施例中电路标准单元进行三维布局后的示意图；
图7为本发明实施例中电路标准单元进行二维布局和详细布局后的示意图。
具体实施方式
为了使本发明的目的、技术方案和优点更加清楚，下面结合附图对本发明作进一步阐述。
在本实施例中，参见图1-7所示，本发明提出了一种基于硅通孔的三维集成电路布局方法，包括步骤：
第一步，对电路进行混合三维布局，获得粗略分层结果，同时产生硅通孔；
第二步，根据混合三维布局的结果进行混合二维布局，获得精确布局结果；
第三步，根据获得的精确布局结果，对宏单元进行合法化，减小宏单元与其他单元的重叠，然后固定宏单元；
第四步，对标准单元进行三维布局；
第五步，对标准单元进行二维布局；
第六步，完成三维集成电路的详细布局，获得最终优化布局结果。
作为上述实施例的优化方案，在第一步中，通过将标准单元以及宏单元进行混合三维布局，使原本在一层的单元进行分离，产生粗略的分层结果；同时因为有分层，所以间接产生出了硅通孔，并对硅通孔进行初始化。
在第二步中，对第一步中分离出的每一层进行优化布局，其中布局对象包括宏单元、标准单元以及新产生的硅通孔。
在第三步中，先对减少宏单元与自身以及其他单元间的重叠，然后宏单元固定位置，使布局中宏单元得到合法的最终位置。
在第四步中，将标准单元在层间移动，进行标准单元的三维布局。
在第五步中，单独地在每一层移动标准单元以及硅通孔进行布局，进行标准单元的二维布局。
在第六步中，利用电路的现有详细布局，对第四步后所获得的布局结果进行合法化，产生最终优化布局结果，其中布局对象包括标准单元以及硅通孔。
以上显示和描述了本发明的基本原理和主要特征和本发明的优点。本行业的技术人员应该了解，本发明不受上述实施例的限制，上述实施例和说明书中描述的只是说明本发明的原理，在不脱离本发明精神和范围的前提下，本发明还会有各种变化和改进，这些变化和改进都落入要求保护的本发明范围内。本发明要求保护范围由所附的权利要求书及其等效物界定。

Claims (7)

1.一种基于硅通孔的三维集成电路布局方法，其特征在于，包括步骤：
第一步，对电路进行混合三维布局，获得粗略分层结果，同时产生硅通孔；
第二步，根据混合三维布局的结果进行混合二维布局，获得精确布局结果；
第三步，根据获得的精确布局结果，对宏单元进行合法化，减小宏单元与其他单元的重叠，然后固定宏单元；
第四步，对标准单元进行三维布局；
第五步，对标准单元进行二维布局；
第六步，完成三维集成电路的详细布局，获得最终优化布局结果。
2.根据权利要求1所述的一种基于硅通孔的三维集成电路布局方法，其特征在于，在第一步中，通过将标准单元以及宏单元进行混合三维布局，使原本在一层的单元进行分离，产生粗略的分层结果；同时因为有分层，所以间接产生出了硅通孔，并对硅通孔进行初始化。
3.根据权利要求2所述的一种基于硅通孔的三维集成电路布局方法，其特征在于，在第二步中，对第一步中分离出的每一层进行优化布局，其中布局对象包括宏单元、标准单元以及新产生的硅通孔。
4.根据权利要求3所述的一种基于硅通孔的三维集成电路布局方法，其特征在于，在第三步中，先对减少宏单元与自身以及其他单元间的重叠，然后宏单元固定位置，使布局中宏单元得到合法的最终位置。
5.根据权利要求4所述的一种基于硅通孔的三维集成电路布局方法，其特征在于，在第四步中，将标准单元在层间移动，进行标准单元的三维布局。
6.根据权利要求5所述的一种基于硅通孔的三维集成电路布局方法，其特征在于，在第五步中，单独地在每一层移动标准单元以及硅通孔进行布局，进行标准单元的二维布局。
7.根据权利要求6所述的一种基于硅通孔的三维集成电路布局方法，其特征在于，在第六步中，利用电路的现有详细布局，对第四步后所获得的布局结果进行合法化，产生最终优化布局结果，其中布局对象包括标准单元以及硅通孔。
CN202010429586.9A 2020-05-20 2020-05-20 一种基于硅通孔的三维集成电路布局方法 Active CN111710644B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010429586.9A CN111710644B (zh) 2020-05-20 2020-05-20 一种基于硅通孔的三维集成电路布局方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010429586.9A CN111710644B (zh) 2020-05-20 2020-05-20 一种基于硅通孔的三维集成电路布局方法

Publications (2)

Publication Number Publication Date
CN111710644A true CN111710644A (zh) 2020-09-25
CN111710644B CN111710644B (zh) 2022-01-04

Family

ID=72538317

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010429586.9A Active CN111710644B (zh) 2020-05-20 2020-05-20 一种基于硅通孔的三维集成电路布局方法

Country Status (1)

Country Link
CN (1) CN111710644B (zh)

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000022079A (ja) * 1998-07-02 2000-01-21 Oki Electric Ind Co Ltd 半導体集積回路
US20010025364A1 (en) * 1997-08-20 2001-09-27 Yoshio Kaneko Three-dimensional MCM, method for manufacturing the same, and storage medium storing data for the method
US20090055789A1 (en) * 2005-07-26 2009-02-26 Mcilrath Lisa G Methods and systems for computer aided design of 3d integrated circuits
CN102682163A (zh) * 2012-04-25 2012-09-19 北京工业大学 3d集成电路自动布局中tsv位置的网格优化方法
US8423946B1 (en) * 2010-05-25 2013-04-16 Marvell International Ltd. Circuitry having programmable power rails, architectures, apparatuses, and systems including the same, and methods and algorithms for programming and/or configuring power rails in an integrated circuit
US20130097574A1 (en) * 2011-10-18 2013-04-18 National Taiwan University Method of analytical placement with weighted-average wirelength model
CN103324773A (zh) * 2012-11-13 2013-09-25 北京工业大学 3D集成电路中TSV的Trench沟道布局方法
US20140149958A1 (en) * 2012-11-28 2014-05-29 Qualcomm Incorporated 3d floorplanning using 2d and 3d blocks
CN103870652A (zh) * 2014-03-24 2014-06-18 北京工业大学 一种3d集成电路的tsv自动插入方法
US20160042110A1 (en) * 2014-08-10 2016-02-11 Qualcomm Incorporated High quality physical design for monolithic three-dimensional integrated circuits (3d ic) using two-dimensional integrated circuit (2d ic) design tools
CN105895575A (zh) * 2016-05-09 2016-08-24 中国科学院上海微系统与信息技术研究所 一种图形化绝缘体上硅衬底材料及其制备方法
US20180144083A1 (en) * 2016-11-18 2018-05-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method for legalizing mixed-cell height standard cells of ic
CN109033580A (zh) * 2018-07-11 2018-12-18 中国矿业大学(北京) 一种应用于三维集成电路的层分配方法
EP3425541A1 (en) * 2017-07-05 2019-01-09 Commissariat à l'Energie Atomique et aux Energies Alternatives Method of generating a 3d circuit layout from a 2d circuit layout
US20190384884A1 (en) * 2018-06-18 2019-12-19 Commissariat à l'énergie atomique et aux énergies alternatives Conception of a 3d circuit comprising macros

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010025364A1 (en) * 1997-08-20 2001-09-27 Yoshio Kaneko Three-dimensional MCM, method for manufacturing the same, and storage medium storing data for the method
JP2000022079A (ja) * 1998-07-02 2000-01-21 Oki Electric Ind Co Ltd 半導体集積回路
US20090055789A1 (en) * 2005-07-26 2009-02-26 Mcilrath Lisa G Methods and systems for computer aided design of 3d integrated circuits
US8423946B1 (en) * 2010-05-25 2013-04-16 Marvell International Ltd. Circuitry having programmable power rails, architectures, apparatuses, and systems including the same, and methods and algorithms for programming and/or configuring power rails in an integrated circuit
US20130097574A1 (en) * 2011-10-18 2013-04-18 National Taiwan University Method of analytical placement with weighted-average wirelength model
CN102682163A (zh) * 2012-04-25 2012-09-19 北京工业大学 3d集成电路自动布局中tsv位置的网格优化方法
CN103324773A (zh) * 2012-11-13 2013-09-25 北京工业大学 3D集成电路中TSV的Trench沟道布局方法
US20140149958A1 (en) * 2012-11-28 2014-05-29 Qualcomm Incorporated 3d floorplanning using 2d and 3d blocks
CN103870652A (zh) * 2014-03-24 2014-06-18 北京工业大学 一种3d集成电路的tsv自动插入方法
US20160042110A1 (en) * 2014-08-10 2016-02-11 Qualcomm Incorporated High quality physical design for monolithic three-dimensional integrated circuits (3d ic) using two-dimensional integrated circuit (2d ic) design tools
CN105895575A (zh) * 2016-05-09 2016-08-24 中国科学院上海微系统与信息技术研究所 一种图形化绝缘体上硅衬底材料及其制备方法
US20180144083A1 (en) * 2016-11-18 2018-05-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method for legalizing mixed-cell height standard cells of ic
EP3425541A1 (en) * 2017-07-05 2019-01-09 Commissariat à l'Energie Atomique et aux Energies Alternatives Method of generating a 3d circuit layout from a 2d circuit layout
US20190012420A1 (en) * 2017-07-05 2019-01-10 Commissariat à l'énergie atomique et aux énergies alternatives Method of generating a 3d circuit layout from a 2d circuit layout
US20190384884A1 (en) * 2018-06-18 2019-12-19 Commissariat à l'énergie atomique et aux énergies alternatives Conception of a 3d circuit comprising macros
CN109033580A (zh) * 2018-07-11 2018-12-18 中国矿业大学(北京) 一种应用于三维集成电路的层分配方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
蒋艳德; 刘畅; 贺旭; 郭阳: "面向标准单元三维布局的密度驱动划分方法", 《计算机辅助设计与图形学学报》 *
高文超: "基于非线性规划的三维集成电路布局算法研究", 《中国优秀博硕士学位论文全文数据库(博士) 信息科技辑》 *

Also Published As

Publication number Publication date
CN111710644B (zh) 2022-01-04

Similar Documents

Publication Publication Date Title
Dong et al. System-level cost analysis and design exploration for three-dimensional integrated circuits (3D ICs)
US7985620B2 (en) Method of fabricating via first plus via last IC interconnect
TWI569303B (zh) 產生待被平面規劃至一三維(3d)積體電路之電路區塊之一庫的方法及設備及非暫態電腦可讀取儲存媒體
Pathak et al. Through-silicon-via management during 3D physical design: When to add and how many?
CN111291525B (zh) 考虑总线和非总线线网的层分配方法
CN103324773B (zh) 3D集成电路中TSV的Trench沟道布局方法
CN111710644B (zh) 一种基于硅通孔的三维集成电路布局方法
CN115983187A (zh) 基于多策略的考虑总线偏差的层分配方法
US20040221253A1 (en) ASIC routability improvement
CN102682163B (zh) 3d集成电路自动布局中tsv位置的网格优化方法
CN102412194A (zh) 硅通孔的制作方法
CN102412195A (zh) 硅通孔填充方法
CN108984805B (zh) 一种改善cmp缺陷的优化方法及系统
CN104143527A (zh) 一种导电插塞和tsv的形成方法
CN104951594A (zh) 集成电路的布线方法以及集成电路结构
CN115458479A (zh) 一种高带宽裸片的制作方法及高带宽裸片
US8216936B1 (en) Low capacitance electrical connection via
CN1822008A (zh) 一种时钟树的拓扑结构优化方法
CN106777722B (zh) 一种利用tsv传输线网切换动态调整芯片热分布方法
Li et al. A Method to Improve 3D Interconnections Resource Utilization and Reliability in Hybrid Bonding Process Considering the Effects on Signal Integrity
US20120167023A1 (en) Method for synthesizing tile interconnection structure of field programmable gate array
Pentapati et al. Tier partitioning and flip-flop relocation methods for clock trees in monolithic 3D ICs
Effiong et al. On the performance exploration of 3d nocs with resistive-open tsvs
Tsai et al. A study on the trade-off among wirelength, number of TSV and placement with different size of TSV
KR20130071331A (ko) 필드 프로그래머블 게이트 어레이 배선 구조 설계를 위한 타일 배선 구조 자동 합성 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant