CN106777722B - 一种利用tsv传输线网切换动态调整芯片热分布方法 - Google Patents

一种利用tsv传输线网切换动态调整芯片热分布方法 Download PDF

Info

Publication number
CN106777722B
CN106777722B CN201611211583.8A CN201611211583A CN106777722B CN 106777722 B CN106777722 B CN 106777722B CN 201611211583 A CN201611211583 A CN 201611211583A CN 106777722 B CN106777722 B CN 106777722B
Authority
CN
China
Prior art keywords
heat source
overlapped
tsvs
transmission line
tsv
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201611211583.8A
Other languages
English (en)
Other versions
CN106777722A (zh
Inventor
侯立刚
叶彤旸
王海强
仝保军
彭晓宏
耿淑琴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing University of Technology
Original Assignee
Beijing University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing University of Technology filed Critical Beijing University of Technology
Priority to CN201611211583.8A priority Critical patent/CN106777722B/zh
Publication of CN106777722A publication Critical patent/CN106777722A/zh
Application granted granted Critical
Publication of CN106777722B publication Critical patent/CN106777722B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/08—Thermal analysis or thermal optimisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明公开了一种利用TSV传输线网切换动态调整芯片热分布的方法，动态调整芯片热分布首先建立3D集成电路版图的直角坐标系，在电路中的所有TSV上设置传输线网；对电路进行温度分析，通过比较温度，找到每层芯片非均匀热源的位置并提取位置坐标，通过坐标比对找到重叠热源；启动位于重叠热源中TSV传输线网上的多路开关，将热量分布到位于无重叠热源区域中的TSV上，通过该区域内的TSV一同进行热量传导，直至所有区域内无过热点，完成整个自动切换过程。本发明在不破坏原始电路结构的情况下，解决了3D芯片过热点的问题，让芯片得以在正常的工作温度范围内工作。

Description

一种利用TSV传输线网切换动态调整芯片热分布方法
技术领域
本发明总体上涉及3D集成电路的设计及制造，更具体地，涉及一种3D集成电路中利用TSV传输线网切换动态调整芯片热分布的方法，属于电路设计领域。
背景技术
摩尔定律自1965年被提出以来，一直卓有成效地指引电子器件技术的发展方向。但随着32nm以下线宽技术的出现，人们日益认识到在单一芯片上集成更高密度的电路和实现更多的功能越来越困难，成本也越来越高，于是出现了“超越摩尔”的呼声。三维(3D)集成技术被认定是超越摩尔定律，持续实现器件小型化、高密度、多功能化的首选解决方案。
3D集成是一种系统级集成结构。在这一结构中，多层平面器件被堆叠起来，并经由硅通孔(TSV)在Z方向连接起来。TSV技术是三维集成的核心，也是最重要的支撑技术，它可以提供芯片到芯片的最短互连、最小焊盘尺寸和最小节距。与其他互连技术先比，TSV具有更好的电性能、更低的功耗、更宽的数据位宽和带宽、更高的互连密度、更小的外形尺寸、更轻的质量，并且它还有望具有更低的成本。但是3D集成也有其局限性。首先，由TSV技术制造的器件，结构较为复杂，电路密度很高，功率密度也随之增加，故热应力和热量管理是必须要考虑的因素。其次，由于TSV技术使得芯片测试和制作工艺更加复杂，3D芯片的成品率下降，因而制作成本比较高。
在影响3D集成电路发展的各种问题中，热管理是一个重要的问题。其中在非均匀热源叠加而产生的过热点作用下，电路温度过高，芯片不能正常工作是3D芯片热管理面临的一个重要挑战。原因在于：在3D集成电路的多数应用中，每层芯片的耗散功率并非均匀分布，相应地，含有TSV的3D集成芯片封装的热性能会有所不同。此外，由于Si材料具有较高的热传导率，在平行于其表面方向上传热很好，但为了获得小外形的3D集成芯片堆叠封装，每层芯片的厚度都必须减薄至50um甚至更薄，因此平行扩散效应将受到超薄芯片的抑制，致使芯片上产生更多的过热点。
基于上述原因，本发明提出一种3D集成电路中利用TSV传输线网切换动态调整芯片热分布方法。通过传输线网的切换，将非均匀热源叠加产生的过热点中的热量进行分布，合理有效的分散热量，降低过热点温度，从而使3D芯片工作在正常温度范围内。
发明内容
本发明的目的在于在原始电路的结构基础上，在电路中所有的TSV上增加一层传输线网，通过传输线网的动态切换，将3D集成芯片中非均匀热源叠加产生的过热点的热量重新分布，降低过热点温度直至过热点不再存在，从而使芯片正常工作。
为了实现上述目的，本发明采用的技术方案为一种利用TSV传输线网切换动态调整芯片热分布的方法，动态调整芯片热分布首先建立3D集成电路版图的直角坐标系，在电路中的所有TSV上设置传输线网；对电路进行温度分析，通过比较温度，找到每层芯片非均匀热源的位置并提取位置坐标，通过坐标比对找到重叠热源；将每个重叠热源的温度与过热点临界温度进行比对，若重叠热源温度高于临界温度，则该重叠热源中存在过热点；依次判断重叠热源中是否存在过热点，若存在，则启动位于重叠热源中TSV传输线网上的多路开关，将热量分布到位于无重叠热源区域中的TSV上，通过该区域内的TSV一同进行热量传导，直至所有区域内无过热点，完成整个自动切换过程。
以下为实现本发明的具体步骤：
S1.输入基本版图信息，建立3D集成电路版图直角坐标系：在版图中建立直角坐标系A，在每层芯片的版图中建立直角坐标系A1-An。所有直角坐标系的坐标轴均以投影下来的版图的同一顶点为原点，横轴沿版图水平方向边缘建立，纵轴沿版图的垂直方向边缘建立，刻度标准为最小TSV工艺加工间距。
S2.提取并储存版图中所有TSV的位置，在TSV上布置一层传输线网，在传输线网上设置多路开关。
S3.利用热分析提取每层芯片中非均匀热源的坐标值，找出重叠热源，比较重叠热源的温度信息，找出过热点。
S3.1.热分析得到各层芯片上温度分布情况，找到非均匀热源的位置，在各层芯片的直角坐标系A1-An中依次提取每个热源的四个顶点的位置坐标，如第一层芯片热源1的四个顶点(xa_11,ya_11)，(xa_12,ya_12)，(xa_13,ya_13)，(xa_14,ya_14)，热源2的四个顶点(xa_21,ya_21)，(xa_22,ya_22)，(xa_23,ya_23)，(xa_24,ya_24)，第二层芯片热源1的四个顶点(xb_11,yb_11)，(xb_12,yb_12)，(xb_13,yb_13)，(xb_14,yb_14)，一直到第n层芯片热源m的四个顶点(xn_m1,yn_m1)，(xn_m2,yn_m2)，(xn_m3,yn_m3)，(xn_m4,yn_m4)。比较每层芯片非均匀热源的坐标值，若在投影上有重叠区域，则定义该重叠区域为重叠热源。
S3.2.设置温度成为过热点时的临界温度为T0。
S3.3.将重叠热源的位置坐标提取到总版图的直角坐标系A中，利用热分析得到每个重叠热源区域中最高的温度值T1，T2…Tn。
S3.4.将T1，T2…Tn依次与T0进行比较，若该重叠热源最高温度小于T0，则进行下一个重叠热源最高温度的比较；若所有重叠热源最高温度均小于T0，则传输线网不工作，芯片热分布完成；若重叠热源最高温度大于T0，则该区域内存在过热点，有待于传输线网进行热分布。
S4.传输线网进行切换，实现动态调整芯片热分布。
S4.1.依次找到存在过热点的重叠热源区域，并通过坐标对比找到完全位于该区域内的TSV。
S4.2.打开多路开关，通过传输线网使位于该区域内的TSV与位于相邻无重叠热源区域内的TSV连接。连接时采取就近原则，即在相邻的无重叠热源区域内，先连接距离该有重叠热源区域最近的TSV，检测温度，若过热点依然存在，则有重叠区域内的TSV进一步向内连接同时无重叠区域内的TSV进一步向外连接，直至过热点消失。
S4.3.判断是否有两片或更多重叠热源区域内的TSV同时连接了同一个无重叠热源区域内的TSV，若有，则运用多路开关进行控制，改变其它重叠热源区域内TSV的连接，以免造成新的过热点的产生。
S4.4.整个连接完成后，运用热分析查看电路中是否仍然存在过热点，若不存在，动态调整芯片热分布完成。若依然存在，打开多路开关，增加该重叠热源区域内TSV向外连接的无重叠热源中TSV的个数，增加时注意判断不要与其它重叠热源内的TSV连接到同一个TSV上，增加直至电路中不存在过热点。
S5.若电路工作时非均匀热源发生变化，则重复上述S3和S4的步骤。
S6.更新加入连接线网和多路开关后的版图信息。
本发明的目的在于提供了3D集成电路中利用TSV传输线网切换动态调整芯片热分布的方法，根据该方法建立3D集成电路中位于TSV上的一层传输线网。该系统是由以上S1，S2，S3，S4，S5，S6六个步骤全部内容总结得到的，整个系统包含了这六个步骤全部内容。该系统包括输入单元、热分析单元、比较单元、控制单元、判断单元、存储单元。各个单元的功能如下。
输入单元是由步骤S1和S2的全部内容总结得到，用于建立3D集成电路直角坐标系和提取版图中所有TSV的位置。
热分析单元是由步骤S3和S4.4和S5的全部内容总结得到，它用于找到非均匀热源，提取出非均匀热源的坐标进行比从而找到重叠热源的位置坐标和温度情况，以及判断动态调整芯片热分布过程是否完成。
比较单元是由步骤S3.4的全部内容总结所得，它用于将重叠热源的最高温度T1，T2…Tn与成为过热点时的临界温度T0进行比较，若温度小于T0，则继续下一个重叠热源区域的比较，若温度大于T0，则重叠区域内存在过热点，有待于进行热分布。
控制单元由S4的全部内容总结得到，用于控制多路开关的开启和关断，实现对传输线网的控制，将位于重叠热源区域内的TSV与位于无重叠热源区域内的TSV进行连接，共同进行热量的传导，从而降低过热点的温度以至过热点消失，实现动态调整芯片热分布。
判断单元由S4.3的全部内容总结得到，用于判断是否有两片或更多重叠热源区域内的TSV同时连接了同一个无重叠热源区域内的TSV，若有，则运用多路开关进行控制，改变传输线网的连接，以免造成新的过热点的产生。
存储单元由S5的全部内容总结得到，根据热分析单元、比较单元、控制单元、判断单元的结果，更新加入传输线网的版图信息。
与现有技术相比本发明可以获得以下有益效果。
本发明在不破坏原始电路结构的情况下，实现了3D集成电路中利用TSV传输线网切换动态调整芯片热分布，解决了在非均匀热源的作用下，电路产生过热点从而导致芯片无法正常工作的问题。
附图说明
图1为3D集成电路芯片的剖面示意图；
图2为本发明的3D集成电路中利用TSV传输线网切换动态调整芯片热分布流程图；
图3为第一层芯片直角坐标系中提取出来的热源1的四个顶点坐标；
图4为第二层芯片直角坐标系中提取出来的热源1的四个顶点坐标；
图5为重叠热源区域图
图6为多路开关控制传输线网连接示意图。
具体实施方式
以下将结合附图对本发明作进一步说明。
如图1所示为3D集成电路芯片的剖面示意图，3D集成电路是一种三维立体的芯片结构，其每一层都是2D的芯片。图1中，信号TSV1，传输线网2，多路开关3，顶层芯片6，底层芯片7，芯片标准单元8，金属连接层9，硅衬底10。芯片标准单元8是集成电路中实现信号互连的基本组成部分，由金属连接层9进行互连；信号TSV1是穿过相邻两层的硅通孔，将顶层芯片6和底层芯片7连接起来；传输线网2位于将信号TSV1连接起来，并由多路开关3位于其上方对传输线网2进行控制，完成热量的动态分布；硅衬底10是集成电路的基本组成结构。
首先输入基本版图信息，建立3D集成电路版图直角坐标系：在版图中建立直角坐标系A，在每层芯片的版图中建立直角坐标系A1-An。所有直角坐标系的坐标轴均以投影下来的版图的同一顶点为原点，横轴沿版图水平方向边缘建立，纵轴沿版图的垂直方向边缘建立，刻度标准为最小TSV工艺加工间距。提取并储存版图中所有TSV的位置，在TSV上布置一层传输线网，在传输线网上设置多路开关。
利用热分析提取每层芯片中非均匀热源的坐标值，找出重叠热源。如图3为第一层芯片直角坐标系中提取出来的热源1的四个顶点坐标，图4为第二层芯片直角坐标系中提取出来的热源1的四个顶点坐标，根据判断，两坐标值围成的区域在投影上有重叠区域，即图5中的阴影部分，则该阴影部分为重叠热源区域。
设置温度成为过热点时的临界温度为T0。将重叠热源的位置坐标提取到总版图的直角坐标系A中，利用热分析得到每个重叠热源区域中最高的温度值T1，T2…Tn。将T1，T2…Tn依次与T0进行比较，若该叠加热源最高温度小于T0，则进行下一个叠加热源最高温度的比较；若所有叠加热源最高温度均小于T0，则传输线网不工作，芯片热分布完成；若叠加热源最高温度大于T0，则该区域内存在过热点，有待于传输线网进行热分布。
依次找到存在过热点的重叠热源区域，并通过坐标对比找到完全位于该区域内的TSV。打开多路开关，通过传输线网使位于该区域内的TSV与位于相邻无重叠热源区域内的TSV连接。如图4为多路开关控制传输线网连接示意图，图中方块和三角为含有过热点的重叠热源区域，圆为TSV，其余区域为无重叠热源区域。连接时位于重叠热源边界上的TSV不进行连接；其它TSV采取就近原则，即找到距离该TSV距离最近的无重叠热源区域内的TSV进行连接，先连接区域周边的TSV，若过热点依然存在，则重叠热源区域内进一步向内连接，无重叠热源区域内进一步向外连接，直至过热点消失；如果有两片或更多重叠热源区域内的TSV同时连接了同一个无重叠热源区域内的TSV，如图中1处，则运用多路开关进行控制，改变其它重叠热源区域内TSV的连接，以免造成新的过热点的产生；同一重叠热源中的TSV可连接到同一无重叠热源区域内的TSV上，如图中2处；连接完成后，运用热分析查看电路中是否仍然存在过热点，若依然存在，打开多路开关，增加该重叠热源区域内TSV向外连接的无重叠热源中TSV的个数，如图中3处，增加直至电路中不存在过热点。
若电路工作时非均匀热源发生变化，则重复上述步骤。更新加入连接线网和多路开关后的版图信息。

Claims (8)

1.一种利用TSV传输线网切换动态调整芯片热分布的方法，其特征在于：动态调整芯片热分布首先建立3D集成电路版图的直角坐标系，在电路中的所有TSV上设置传输线网；对电路进行温度分析，通过比较温度，找到每层芯片非均匀热源的位置并提取位置坐标，通过坐标比对找到重叠热源；将每个重叠热源的温度与过热点临界温度进行比对，若重叠热源温度高于临界温度，则该重叠热源中存在过热点；依次判断重叠热源中是否存在过热点，若存在，则启动位于重叠热源中TSV传输线网上的多路开关，将热量分布到位于无重叠热源区域中的TSV上，通过该区域内的TSV一同进行热量传导，直至所有区域内无过热点，完成整个自动切换过程；
以下为实现本方法的具体步骤：
S1.输入基本版图信息，建立3D集成电路版图直角坐标系：在版图中建立直角坐标系A，在每层芯片的版图中建立直角坐标系A1-An；所有直角坐标系的坐标轴均以投影下来的版图的同一顶点为原点，横轴沿版图水平方向边缘建立，纵轴沿版图的垂直方向边缘建立，刻度标准为最小TSV工艺加工间距；
S2.提取并储存版图中所有TSV的位置，在TSV上布置一层传输线网，在传输线网上设置多路开关；
S3.利用热分析提取每层芯片中非均匀热源的坐标值，找出重叠热源，比较重叠热源的温度信息，找出过热点；
S3.1.热分析得到各层芯片上温度分布情况，找到非均匀热源的位置，在各层芯片的直角坐标系A1-An中依次提取每个热源的四个顶点的位置坐标，如第一层芯片热源1的四个顶点(xa_11,ya_11)，(xa_12,ya_12)，(xa_13,ya_13)，(xa_14,ya_14)，热源2的四个顶点(xa_21,ya_21)，(xa_22,ya_22)，(xa_23,ya_23)，(xa_24,ya_24)，第二层芯片热源1的四个顶点(xb_11,yb_11)，(xb_12,yb_12)，(xb_13,yb_13)，(xb_14,yb_14)，一直到第n层芯片热源m的四个顶点(xn_m1,yn_m1)，(xn_m2,yn_m2)，(xn_m3,yn_m3)，(xn_m4,yn_m4)；比较每层芯片非均匀热源的坐标值，若在投影上有重叠区域，则定义该重叠区域为重叠热源；
S3.2.设置温度成为过热点时的临界温度为T0；
S3.3.将重叠热源的位置坐标提取到总版图的直角坐标系A中，利用热分析得到每个重叠热源区域中最高的温度值T1，T2…Tn；
S3.4.将T1，T2…Tn依次与T0进行比较，若该重叠热源最高温度小于T0，则进行下一个重叠热源最高温度的比较；若所有重叠热源最高温度均小于T0，则传输线网不工作，芯片热分布完成；若重叠热源最高温度大于T0，则该区域内存在过热点，有待于传输线网进行热分布；
S4.传输线网进行切换，实现动态调整芯片热分布；
S4.1.依次找到存在过热点的重叠热源区域，并通过坐标对比找到完全位于该区域内的TSV；
S4.2.打开多路开关，通过传输线网使位于该区域内的TSV与位于相邻无重叠热源区域内的TSV连接；连接时采取就近原则，即在相邻的无重叠热源区域内，先连接距离该有重叠热源区域最近的TSV，检测温度，若过热点依然存在，则有重叠区域内的TSV进一步向内连接同时无重叠区域内的TSV进一步向外连接，直至过热点消失；
S4.3.判断是否有两片或更多重叠热源区域内的TSV同时连接了同一个无重叠热源区域内的TSV，若有，则运用多路开关进行控制，改变其它重叠热源区域内TSV的连接，以免造成新的过热点的产生；
S4.4.整个连接完成后，运用热分析查看电路中是否仍然存在过热点，若不存在，动态调整芯片热分布完成；若依然存在，打开多路开关，增加该重叠热源区域内TSV向外连接的无重叠热源中TSV的个数，增加时注意判断不要与其它重叠热源内的TSV连接到同一个TSV上，增加直至电路中不存在过热点；
S5.若电路工作时非均匀热源发生变化，则重复上述S3和S4的步骤；
S6.更新加入连接线网和多路开关后的版图信息。
2.根据权利要求1所述的一种利用TSV传输线网切换动态调整芯片热分布的方法，其特征在于：该方法建立3D集成电路中位于TSV上的一层传输线网；由S1，S2，S3，S4，S5，S6六个步骤全部内容总结得到一种利用TSV传输线网切换动态调整芯片热分布系统，该系统包括输入单元、热分析单元、比较单元、控制单元、判断单元、存储单元。
3.根据权利要求2所述的一种利用TSV传输线网切换动态调整芯片热分布的方法，其特征在于：输入单元是由步骤S1和S2得到，用于建立3D集成电路直角坐标系和提取版图中所有TSV的位置。
4.根据权利要求2所述的一种利用TSV传输线网切换动态调整芯片热分布的方法，其特征在于：热分析单元是由步骤S3和S4.4和S5的全部内容总结得到，用于找到非均匀热源，提取出非均匀热源的坐标进行比从而找到重叠热源的位置坐标和温度情况，以及判断动态调整芯片热分布过程是否完成。
5.根据权利要求2所述的一种利用TSV传输线网切换动态调整芯片热分布的方法，其特征在于：比较单元是由步骤S3.4的全部内容总结所得，它用于将重叠热源的最高温度T1，T2…Tn与成为过热点时的临界温度T0进行比较，若温度小于T0，则继续下一个重叠热源区域的比较，若温度大于T0，则重叠区域内存在过热点，有待于进行热分布。
6.根据权利要求2所述的一种利用TSV传输线网切换动态调整芯片热分布的方法，其特征在于：控制单元由S4的全部内容总结得到，用于控制多路开关的开启和关断，实现对传输线网的控制，将位于重叠热源区域内的TSV与位于无重叠热源区域内的TSV进行连接，共同进行热量的传导，从而降低过热点的温度以至过热点消失，实现动态调整芯片热分布。
7.根据权利要求2所述的一种利用TSV传输线网切换动态调整芯片热分布的方法，其特征在于：判断单元由S4.3的全部内容总结得到，用于判断是否有两片或更多重叠热源区域内的TSV同时连接了同一个无重叠热源区域内的TSV，若有，则运用多路开关进行控制，改变传输线网的连接，以免造成新的过热点的产生。
8.根据权利要求2所述的一种利用TSV传输线网切换动态调整芯片热分布的方法，其特征在于：存储单元由S5的全部内容总结得到，根据热分析单元、比较单元、控制单元、判断单元的结果，更新加入传输线网的版图信息。
CN201611211583.8A 2016-12-25 2016-12-25 一种利用tsv传输线网切换动态调整芯片热分布方法 Expired - Fee Related CN106777722B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611211583.8A CN106777722B (zh) 2016-12-25 2016-12-25 一种利用tsv传输线网切换动态调整芯片热分布方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611211583.8A CN106777722B (zh) 2016-12-25 2016-12-25 一种利用tsv传输线网切换动态调整芯片热分布方法

Publications (2)

Publication Number Publication Date
CN106777722A CN106777722A (zh) 2017-05-31
CN106777722B true CN106777722B (zh) 2020-02-18

Family

ID=58919435

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611211583.8A Expired - Fee Related CN106777722B (zh) 2016-12-25 2016-12-25 一种利用tsv传输线网切换动态调整芯片热分布方法

Country Status (1)

Country Link
CN (1) CN106777722B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116860097B (zh) * 2023-09-01 2023-11-21 中诚华隆计算机技术有限公司 一种3d芯片的自适应电源管理方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101675517A (zh) * 2007-04-26 2010-03-17 惠普开发有限公司 对时变的空间温度分布的主动控制
CN102799707A (zh) * 2012-06-08 2012-11-28 上海交通大学 一种微处理器动态热管理中传感器的控制方法及装置
CN105302964A (zh) * 2015-11-02 2016-02-03 东南大学 一种用于芯片结构的热分布分析方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101675517A (zh) * 2007-04-26 2010-03-17 惠普开发有限公司 对时变的空间温度分布的主动控制
CN102799707A (zh) * 2012-06-08 2012-11-28 上海交通大学 一种微处理器动态热管理中传感器的控制方法及装置
CN105302964A (zh) * 2015-11-02 2016-02-03 东南大学 一种用于芯片结构的热分布分析方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
A Thermal-Aware Distribution Method of TSV in 3D IC;Ligang Hou,etc;《2015 IEEE 11th International Conference on ASIC》;20160721;第1页至第3页 *
Dummy TSV based bit-line optimization in 3D on-chip memory;Xiaowei Chen,etc;《2016 IEEE International Conference on Electro Information Technology》;20160808;第580页至585页 *
基于有限元模型的三维集成电路热分析;杜文雄等;《电子设计工程》;20150520;第23卷(第10期);第79页至82页 *

Also Published As

Publication number Publication date
CN106777722A (zh) 2017-05-31

Similar Documents

Publication Publication Date Title
US8736068B2 (en) Hybrid bonding techniques for multi-layer semiconductor stacks
US8445918B2 (en) Thermal enhancement for multi-layer semiconductor stacks
US10644826B2 (en) Flexibile interfaces using through-silicon via technology
US20170133329A1 (en) 2.5d electronic package
US9495498B2 (en) Universal inter-layer interconnect for multi-layer semiconductor stacks
US9153461B2 (en) Semiconductor device having stacked memory elements and method of stacking memory elements on a semiconductor device
US8522186B2 (en) Method and apparatus of an integrated circuit
JP2018514948A (ja) モノリシック３次元（３−ｄ）集積回路（ｉｃ）のための電力供給ネットワーク（ｐｄｎ）設計
US9355205B2 (en) Method and apparatus of a three dimensional integrated circuit
CN112117267A (zh) 具有中介层的层叠半导体封装件
US9123721B2 (en) Placement of monolithic inter-tier vias (MIVs) within monolithic three dimensional (3D) integrated circuits (ICs) (3DICs) using clustering to increase usable whitespace
JP2023543035A (ja) ウェハ整合設計方法、ウェハ接合構造およびチップ接合構造
TWI422009B (zh) 多晶片堆疊結構
US6657910B2 (en) Semiconductor device having internal power terminals including a positive power terminal and a negative power terminal
CN103383940A (zh) 半导体封装件及其制法
CN106777722B (zh) 一种利用tsv传输线网切换动态调整芯片热分布方法
JP2010080610A (ja) ３次元集積回路の設計方法及び３次元集積回路の設計プログラム
Oprins et al. Thermal analysis of 3D functional partitioning for high-performance systems
WO2023133952A1 (zh) 一种存储器结构和存储系统
Sisto et al. Design And Sign-off Methodologies For Wafer-To-Wafer Bonded 3D-ICs At Advanced Nodes
Kim et al. TSV density-driven global placement for 3D stacked ICs
CN221352759U (zh) 晶圆键合布局结构及三维集成电路芯片
Park et al. Challenges on DTCO Methodology Towards Deep Submicron Interconnect Technology
WO2023108439A1 (zh) 一种存储器、其使用方法、制作方法和电子设备
US20230378043A1 (en) Three dimensional semiconductor trace length matching and associated systems and methods

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20200218