CN114551577A - 一种igbt器件及其制造方法 - Google Patents

一种igbt器件及其制造方法 Download PDF

Info

Publication number
CN114551577A
CN114551577A CN202210453957.6A CN202210453957A CN114551577A CN 114551577 A CN114551577 A CN 114551577A CN 202210453957 A CN202210453957 A CN 202210453957A CN 114551577 A CN114551577 A CN 114551577A
Authority
CN
China
Prior art keywords
region
trench
base region
gate
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210453957.6A
Other languages
English (en)
Other versions
CN114551577B (zh
Inventor
蒋礼聪
何昌
王海强
袁秉荣
陈佳旅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen City Meipusen Semiconductor Co ltd
Original Assignee
Shenzhen City Meipusen Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen City Meipusen Semiconductor Co ltd filed Critical Shenzhen City Meipusen Semiconductor Co ltd
Priority to CN202210453957.6A priority Critical patent/CN114551577B/zh
Publication of CN114551577A publication Critical patent/CN114551577A/zh
Application granted granted Critical
Publication of CN114551577B publication Critical patent/CN114551577B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
    • H01L27/0826—Combination of vertical complementary transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一种IGBT器件及其制造方法，IGBT器件包括漂移区、第一导电类型区、基区、发射区、第一沟槽栅、第二沟槽栅、抽取通道、缓冲层以及集电区。第一导电类型区靠近漂移区的底部或与漂移区的底部平齐；第一电极通过抽取通道与深层基区电连接；抽取通道用于在IGBT器件处于关断状态时，第一电极通过抽取通道抽取第一沟槽栅与第二沟槽栅底部的少数载流子。通过第一导电类型区以及抽取通道，在IGBT器件在关断时，漂移区截止而第一导电类型区导通，实现空穴的快速抽取，能够快速抽取非平衡少数载流子，能够在较低的动态电场下实现高dV/dt的关断操作，提高关断性能，减少关断损耗，抑制动态雪崩。

Description

一种IGBT器件及其制造方法
技术领域
本发明涉及功率半导体器件技术领域，具体涉及一种IGBT器件及其制造方法。
背景技术
电力电子系统不仅需要高的能效比，在高频应用领域中还要求低电磁干扰声，以实现系统的小型化和高鲁棒性。传统的沟槽栅IGBT在开关过程中，体内形成的热载流子将会在沟槽栅-氧化层界面处被捕获，形成陷阱电荷。这些捕获的电荷将会调制开关特性，影响栅极开关的长期稳定性。电场集中与空穴积累时造成动态雪崩的重要因素，在高di/dt条件下容易引起器件失效的情况。
现有的IEGT做了浮空屏蔽栅，大量少子堆积在正面，关断时少子复合与抽取需要较长时间，导致拖尾时间增加，从而影响器件性能与动态稳定性。IGBT在关断切换过程中，器件的高电流密度和高dV/dt会引起动态雪崩。由于IGBT在导通状态下具有远高于背景掺杂浓度的移动载流子，在关断器件，大部分存储的载流子没有来得及复合和抽取，在器件栅极底部形成电场峰值，如果所产生的电场超过临界电场，则将会发生动态雪崩，这甚至可以在远低于静态击穿电压的动态电压下发生。因此动态雪崩对工作电流密度、dV/dt和Eoff造成了基本限制。
发明内容
本发明主要解决的技术问题是现有的IGBT器件在关断切换过程中，器件存在动态雪崩的技术问题。
根据第一方面，一种实施例中提供一种IGBT器件，包括至少一个元胞，元胞包括第一电极、第二电极以及位于第一电极和第二电极之间的半导体单元，半导体单元包括：
漂移区，其具有第二导电类型，用于在IGBT器件处于正向耐压过程中作为耗尽层；
第一导电类型区，其具有第一导电类型，自漂移区上表面向下延伸，第一导电类型区的底面远离漂移区的顶部，且靠近漂移区的底部或与漂移区的底部平齐；
基区，其具有第一导电类型；基区包括浅层基区以及深层基区，浅层基区形成在漂移区表面，深层基区形成在浅层基区下方并与浅层基区连通；
第一沟槽栅，包括第一栅极以及包裹第一栅极的第一栅介质层，第一沟槽栅穿通浅层基区并延伸到漂移区；
第二沟槽栅，包括第二栅极以及包裹第二栅极的第二栅介质层，第二沟槽栅穿通浅层基区并延伸到漂移区；深层基区形成在第二沟槽栅的底部及底部外周；
抽取通道，其具有第一导电类型，第一电极通过抽取通道与深层基区电连接；用于在IGBT器件处于关断状态时，第一电极通过抽取通道抽取第一沟槽栅与第二沟槽栅底部的少数载流子；
发射区，其具有第二导电类型，第一导电类型和第二导电类型属于不同的半导体导电类型，发射区和浅层基区之间形成第一PN结，浅层基区和发射区分别与第一电极电连接；
发射区位于第二沟槽栅远离第一沟槽栅的一侧，抽取通道位于第一沟槽栅远离第二沟槽栅的一侧；
缓冲层，其位于漂移区的下方，缓冲层具有第二导电类型，缓冲层用于在IGBT器件处于正向耐压过程中作为场截止层，缓冲层的掺杂浓度大于漂移区的掺杂浓度；
集电区，其位于缓冲层的下方，具有第一导电类型，集电区与第二电极电连接，用于在IGBT器件开态时提供载流子。
根据第二方面，一种实施例中提供一种IGBT器件的制造方法，用于制造如第一方面所描述的IGBT器件，包括：
提供一衬底，衬底作为IGBT器件的漂移区，衬底具有第二导电类型；
在衬底的正面形成第一沟槽，在第一沟槽填充第一导电类型的半导体材料，得到第一导电类型区；
在第一导电类型区上形成第二沟槽；
通过第二沟槽，对衬底的正面进行掺杂，形成基区，基区具有第一导电类型，基区包括浅层基区以及深层基区，浅层基区形成在衬底表面，深层基区形成在第二沟槽底部及底部外周，浅层基区与深层基区连通，浅层基区的底部高于第二沟槽的底部；
在第二沟槽上形成第二沟槽栅；在第二沟槽栅形成的过程中，抽取通道形成在第二沟槽栅的一侧；抽取通道用于在IGBT器件处于关断状态时，第一电极通过抽取通道抽取第一沟槽栅与第二沟槽栅底部的少数载流子；
在衬底的表面上形成第三沟槽，第三沟槽与第二沟槽间隔排列，在第三沟槽上形成第一沟槽栅；其中，第一沟槽栅穿通浅层基区以及部分漂移区；抽取通道位于第二沟槽栅远离第一沟槽栅的一侧；
在第二沟槽栅的浅层基区上形成发射区，发射区具有第二导电类型；发射区位于第一沟槽栅远离第二沟槽栅的一侧；
在衬底的正面形成第一电极，第一电极分别与抽取通道、基区以及发射区电连接；
在衬底的背面形成集电区，或者在衬底的背面形成缓冲层以及集电区；在集电区上形成第二电极，第二电极与集电区电连接，缓冲层具有第二导电类型，集电区具有第一导电类型。
依据上述实施例的IGBT器件及其制造方法，通过在传统IGBT器件中增加第一导电类型区以及抽取通道，IGBT开通时漂移区导通而第一导电类型区截止；在关断时，漂移区截止而第一导电类型区导通，实现空穴的快速抽取，能够快速抽取非平衡少数载流子，能够在较低的动态电场下实现高dV/dt的关断操作，提高关断性能，减少关断损耗。同时深层基区扩散在第一沟槽栅与第二沟槽栅的底部，有效阻挡热载流子进入第一栅介质层，动态开关的过程中，抑制电场集中而导致的碰撞电离，使集中在第一沟槽栅底部的电场弛豫，将电场集中的位置转移深层基区处，抑制动态雪崩。
附图说明
图1为一种实施例提供的IGBT器件的结构示意图；
图2为一种实施例提供的IGBT器件的制造方法的流程图；
图3为一种实施例提供的IGBT器件的制造方法的过程示意图（一）；
图4为一种实施例提供的IGBT器件的制造方法的过程示意图（二）；
图5为一种实施例提供的IGBT器件的制造方法的过程示意图（三）；
图6为一种实施例提供的IGBT器件的制造方法的过程示意图（四）；
图7为一种实施例提供的IGBT器件的制造方法的过程示意图（五）；
图8为一种实施例提供的IGBT器件的制造方法的过程示意图（六）；
图9为一种实施例提供的IGBT器件的制造方法的过程示意图（七）；
图10为一种实施例提供的IGBT器件的制造方法的过程示意图（八）；
图11为一种实施例提供的IGBT器件的发射区与基区的结构示意图；
图12为一种实施例提供的IGBT器件的制造方法的过程示意图（九）；
图13为一种实施例提供的IGBT器件的制造方法的过程示意图（十）；
图14为一种实施例提供的IGBT器件的制造方法的过程示意图（十一）；
图15为一种实施例提供的IGBT器件的抽取通道的结构示意图；
图16为一种实施例提供的另一种IGBT器件的结构示意图。
附图标记：1-漂移区；101-第一沟槽；2-第一导电类型区；21-第二沟槽；22-第三沟槽；3-基区；31-浅层基区；32-深层基区；4-第二沟槽栅；41-第二栅介质层；42-第二栅极；5-抽取通道；6-第一沟槽栅；61-第一栅介质层；62-第一栅极；7-发射区；8-钝化层；9-第一电极；10-缓冲层；11-集电区；12-第二电极。
具体实施方式
下面通过具体实施方式结合附图对本发明作进一步详细说明。其中不同实施方式中类似元件采用了相关联的类似的元件标号。在以下的实施方式中，很多细节描述是为了使得本申请能被更好的理解。然而，本领域技术人员可以毫不费力的认识到，其中部分特征在不同情况下是可以省略的，或者可以由其他元件、材料、方法所替代。在某些情况下，本申请相关的一些操作并没有在说明书中显示或者描述，这是为了避免本申请的核心部分被过多的描述所淹没，而对于本领域技术人员而言，详细描述这些相关操作并不是必要的，他们根据说明书中的描述以及本领域的一般技术知识即可完整了解相关操作。
另外，说明书中所描述的特点、操作或者特征可以以任意适当的方式结合形成各种实施方式。同时，方法描述中的各步骤或者动作也可以按照本领域技术人员所能显而易见的方式进行顺序调换或调整。因此，说明书和附图中的各种顺序只是为了清楚描述某一个实施例，并不意味着是必须的顺序，除非另有说明其中某个顺序是必须遵循的。
本文中为部件所编序号本身，例如“第一”、“第二”等，仅用于区分所描述的对象，不具有任何顺序或技术含义。而本申请所说“连接”、“联接”，如无特别说明，均包括直接和间接连接（联接）。
在本申请中，第一导电类型和第二导电类型属于不同的半导体导电类型，第一导电类型与第二导电类型为P型与N型，当第一导电类型为N型时，第二导电类型则为P型，反之亦然。
在本申请中，以栅介质层为二氧化硅层为例进行说明，因此，栅介质层也可以称为栅氧化层或简称为氧化层。在无特别说明的情况下，描述沟槽栅时，氧化层均指栅介质层。
本申请通过在传统的IGBT结构的基础上，采用超结技术，通过沟槽注入基区3，形成较深的深层基区32及其并横向扩散，使得栅极（对应第一栅极62）下方栅氧薄弱处电场峰值降低，以实现抑制动态雪崩、屏蔽热载流子以及获得更好的开关可控性的效果。
实施例一：
请参考图1与图16，本实施例提供一种IGBT器件，包括至少一个元胞，元胞包括第一电极9、第二电极12以及位于第一电极9和第二电极12之间的半导体单元，半导体单元可以包括：漂移区1、第一导电类型区2、基区3、发射区7、第一沟槽栅6、第二沟槽栅4、抽取通道5、缓冲层10以及集电区11。
漂移区1具有第二导电类型，用于在IGBT器件处于正向耐压过程中作为耗尽层。例如，本实施例以第一导电类型为P型，第二导电类型为N型为例进行说明，此时，可以采用N型的单晶硅衬底作为器件的漂移区1。
第一导电类型区2具有第一导电类型，自漂移区1的上表面向下延伸，第一导电类型区2的底面远离漂移区1的顶部（或称上表面或正面），且靠近漂移区1的底部或与漂移区1的底部平齐。
例如，第一导电类型区2可以为P型区，采用外延沉积P型单晶硅的方式填充在第一沟槽101中。第一导电类型区2可以与缓冲层10接触；或者第一导电类型区2靠近缓冲层10，且第一导电类型区2的深度大于或等于漂移区1深度的2/3。
基区3具有第一导电类型；其中，基区3可以包括浅层基区31以及深层基区32，浅层基区31形成在漂移区1的上表面（或称正面），深层基区32形成在浅层基区31下方并与浅层基区31连通。
其中，深层基区32对应第一导电类型区2的位置设置，通过对第二沟槽21进行离子注入形成，深层基区32与浅层基区31的位置关系通过第二沟槽21的深度尺寸以及通过离子注入形成的结深进行控制。
第一沟槽栅6可以包括第一栅极62以及包裹第一栅极62的第一栅介质层61，第一沟槽栅6穿通浅层基区31并延伸到漂移区1。在一种实际应用中，部分第一沟槽栅6与深层基区32接触，具体是第一栅介质层61的部分底部与部分侧面与深层基区32接触。第一栅介质层61部分的拐角处由于曲率大，基区的PN结反偏时，这里的电势线集中，所以会在第一栅介质层61底部形成电场峰值，由于半导体的临界电场是受到净掺杂浓度的影响，浓度越低，临界电场越大，公式如下：EC≈4010ND 1/8。横向扩散的P型基区由于杂质补偿，降低了第一栅介质层61及其周围区域的净掺杂浓度，可以实现提高该区域的临界电场的效果。
第二沟槽栅4可以包括第二栅极42以及包裹第二栅极42的第二栅介质层41，第二沟槽栅4穿通浅层基区31并延伸到漂移区1；深层基区32形成在第二沟槽栅4的底部及底部外周。
在一种实际应用中，第一栅极62与第二栅极42电可以连接于相同电极或连接相同的电位。第二栅介质层41采用热氧化形成在第二沟槽21上，第一栅介质层61可以是采用沉积或热氧化的方式形成在第三沟槽22上。
抽取通道5具有第一导电类型，第一电极9通过抽取通道5与深层基区32电连接；用于在IGBT器件处于关断状态时，第一电极9通过抽取通道5抽取第一沟槽栅6与第二沟槽栅4底部的少数载流子。
在一种实际应用中，如图1所示，抽取通道5的深度可以与第二沟槽栅4的深度相同；如图16所示，在一个半导体单元中，可以具有一个第一沟槽栅6以及一个第二沟槽栅4；也可以是具有两个第一沟槽栅6以及两个第二沟槽栅4，一个抽取通道5可以位于两个述第二沟槽栅4之间；第二栅介质层41为二氧化硅层，第二栅介质层41通过热氧化形成。如图15所示，当抽取通道5为P型时抽取通道5中间区域的掺杂浓度低于两端区域的掺杂浓度。当器件正向导通时，两边的第二栅极42加上正电压，沟道反型，反型载流子即为P型的少子，电子，中间的浓度高于两端。反向截止时，两边的第二栅极42加上负电压，P型的多子两端的浓度高于中间。
当漂移区为P型、基区为N型、抽取通道5为N型时，抽取通道5中间区域的掺杂浓度高于两端区域的掺杂浓度。技术效果与当抽取通道5为P型相对应，不在此赘述。
具体地，如图15所示，通过热氧化形成第二栅介质层41，由于二氧化硅具有吸硼排磷的效应，以使得两个第二沟槽21之间的基区3的硼元素减少，磷元素增加，最终使得两个第二沟槽21之间的基区3的掺杂浓度降低（指硼元素的浓度），受到这个吸硼排磷的效应的基区3的部分构成抽取通道5。同时，抽取通道5的中间受到吸硼排磷的效应更加显著，中间区域的最低，掺杂浓度从中间向两端（图示上下方向）增加。如图16所示，若半导体单元只包括一个第二沟槽栅4时，抽取通道5实际上在第二沟槽栅4的两侧，但起到电学作用则需要根据电极布置的位置而定。可见，采用图1的两个第二沟槽栅4相邻布置的结构，可以使得两个第二沟槽栅4之间的区域的掺杂浓度变化更加明显，该区域的中间位置的浓度更低，以使得较于图16的结构更快的抽取少数载流子。
进一步地，第二栅介质层41的厚度可以大于第一栅介质层61的厚度；厚度更厚的第二栅介质层41，通过热氧化消耗一部分单晶硅，以减少PMOS沟道（对应抽取通道5）的宽度，降低PMOS的沟道密度，少数载流子在底部累积时可以抑制漏电，减少器件的漏电。例如，当一个半导体单元具有两个第一沟槽栅6以及两个第二沟槽栅4时，为了避免两个第二栅极42之间造成干扰，两者之间的距离不能过近，同时为了保证抽取通道5的沟道密度，两个第二栅极42之间的距离也不能过远，在本实施例中，抽取通道5的宽度可以为300A-600A。
发射区7具有第二导电类型，发射区7和浅层基区31之间形成第一PN结，浅层基区31和发射区7分别与第一电极9电连接。发射区7位于第二沟槽栅4远离第一沟槽栅6的一侧，抽取通道5位于第一沟槽栅6远离第二沟槽栅4的一侧。
在实际应用中，如图1所示，当一个半导体单元具有两个第一沟槽栅6以及两个第二沟槽栅4时，一个发射区7可以位于两个第一沟槽栅6之间，且分别与两个第一沟槽栅6的第一栅介质层61接触；浅层基区31通过两个第一沟槽栅6之间的区域与第一电极9电连接。如图1所示，发射区7的左右两侧分别与相邻的两个第一沟槽栅6的第一栅介质层61接触。
缓冲层10位于漂移区1的下方，缓冲层10具有第二导电类型，缓冲层10用于在IGBT器件处于正向耐压过程中作为场截止层，缓冲层10的掺杂浓度大于漂移区1的掺杂浓度。
集电区11位于缓冲层10的下方，具有第一导电类型，集电区11与第二电极12电连接，用于在IGBT器件开态时提供载流子。
在一种实际应用中，IGBT器件还可以包括第一欧姆接触区以及第二欧姆接触区，第一欧姆接触区以及第二欧姆接触区均具有第一导电类型；第一电极9通过第一欧姆接触区域抽取通道5电连接，第一电极9通过第二欧姆接触区域与发射区7电连接。
对于IGBT热载流子调制开关特性的问题，本发明提供的IGBT器件由于基区3热退火过程中，深层基区32横向扩散至栅极底部，可以是包括第一栅介质61底部以及第二栅介质层42底部，阻挡了热载流子进入栅氧处。另外，在动态开关的过程中，本发明提供的IGBT器件能够有效抑制电场集中而导致的碰撞电离，使集中在第一沟槽栅6底部的电场弛豫，将电场集中的位置转移深处的深层基区32处，以达到抑制动态雪崩的目的。
众所周知IGBT关断会形成拖尾电流，这是因为关断过程中IGBT内部的载流子复合与抽取产生的电流，为了平衡饱和压降与关断损耗，本发明采用超结工艺，并增加空穴路径结构。超结结构的第一导电类型区2能够辅助第二导电类型的漂移区1耗尽，使耐压区有效耐压面积增加。具体地，在大的反向偏压下，由于第一导电类型区2和漂移区1的电荷补偿，形成横向电场，这将在一维的纵向电势场的基础上叠加上由电荷平衡引入的横向电势场，形成了二维电势场，在相同的面积下，电场增加而使得电通量增加，根据泊松方程，相同的漂移区厚度下，可以实现更高的耐压与更低的导通损耗。
在本发明结构中，存在增强型的NMOS（对应两个第一沟槽栅6之间区域）与耗尽型PMOS（对应抽取通道5，即两个第二沟槽栅4之间区域），形成互补MOS结构。IGBT开通时NMOS导通而PMOS截止，在关断时，NMOS截止而PMOS导通，实现空穴的快速抽取，以降低关断损耗。
电场集中的弛豫与高空穴排除是抑制动态雪崩的重要因素，本发明的IGBT器件中深层基区32和耗尽型PMOS（抽取通道5）起到了这两种作用，并且能够在较低的动态电场下实现高dV/dt的关断操作，因此能够在相同的条件下实现更低的关断损耗。
本申请通过在传统的IGBT结构的基础上，采用超结技术，通过沟槽注入基区3，形成较深的深层基区32及其并横向扩散，使得栅极（对应第一栅极62）下方栅氧薄弱处电场峰值降低，以实现抑制动态雪崩、屏蔽热载流子以及获得更好的开关可控性的效果另外，由于增加了第二栅极42底部的深层基区32，栅极负电容得到抑制。本发明提供的IGBT器件结构的PMOS沟道密度小，能够很好平衡Vcesat与关断损耗的关系。
具体地，在第一栅介质层61与第二栅介质层41的底部及其附近存在少数载流子的积累，由于较薄的第一栅介质层61的拐角处是一个击穿点，通过让深层基区32横向扩散，在第一栅介质层61的下方进行补偿，或将第一栅介质层61下方的N型漂移区变成P型，以保护容易击穿的位置。
实施例二：
参见图2，本实施例提供一种IGBT器件的制造方法，用于制造实施例一所描述的IGBT器件，本实施例以第一导电类型为P型，第二导电类型为N型为例进行说明，制造方法包括：
步骤1：提供一衬底，衬底作为IGBT器件的漂移区1，衬底具有第二导电类型。例如，提供一N型单晶硅衬底。
步骤2：如图3与图4所示，在衬底的正面形成第一沟槽101，在第一沟槽101填充第一导电类型的半导体材料，得到第一导电类型区2。
例如，采用干法刻蚀形成第一沟槽101后，采用外延进行P型单晶硅回填，形成第一导电类型区2，此时可以称为P柱。
步骤3：如图5所示，在第一导电类型区2上形成第二沟槽21；第二沟槽21一方面提供离子注入空间，以形成深层基区32，另一方面用于形成第二沟槽栅4，基区3部分区域在第二栅介质层41形成后构成PMOS沟道。
如图6所示，通过第二沟槽21，对衬底的正面（即漂移区1的上表面）进行掺杂，形成基区3，基区3具有第一导电类型，基区3包括浅层基区31以及深层基区32，浅层基区31形成在衬底表面，深层基区32形成在第二沟槽21底部及底部外周，浅层基区31与深层基区32连通，浅层基区31的底部高于第二沟槽21的底部。
其中，在进行离子注入之前，还可以生长一层1000A厚度的氧化层作为基区3的注入缓冲层，减少因离子注入而引起的晶格损伤。
具体地，进行基区3的掺杂，可以采用注入能量为80KeV，剂量为1e13，在1150℃下退火120min，可以形成3.5-4um的结深，同时结合第二沟槽21的深度为4.5um，以实现在第二沟槽21底部扩散形成更深的深层基区32。
步骤4：如图7-图9所示，在第二沟槽21上形成第二沟槽栅4；在第二沟槽栅4形成的过程中，抽取通道5形成在第二沟槽栅4的一侧（对应后续第一电极9连接的一侧）；抽取通道5用于在IGBT器件处于关断状态时，第一电极9通过抽取通道5抽取第一沟槽栅6与第二沟槽栅4底部的少数载流子。
在一种实际应用中，在第二沟槽21上形成第二沟槽栅4，可以包括：
通过热氧化在第二沟槽21上生长出二氧化硅层作为第二栅介质层41，在第二栅介质层41形成的过程中，一个抽取通道5形成在两个第二沟槽栅4之间。
具体地，通过热氧化形成第二栅介质层41，由于二氧化硅具有吸硼排磷的效应，以使得两个第二沟槽21之间的基区3的硼元素减少，磷元素增加，最终使得两个第二沟槽21之间的基区3的掺杂浓度降低，受到这个吸硼排磷的效应的基区3构成抽取通道5。同时，抽取通道5的中间受到吸硼排磷的效应更加显著，中间区域的最低，掺杂浓度从中间向两端（图示上下方向）增加。同时，厚度更厚的第二栅介质层41，通过热氧化消耗一部分单晶硅，以减少PMOS沟道的宽度，降低PMOS的沟道密度，少数载流子在底部累积时可以抑制漏电，减少器件的漏电。
步骤5：如图7-图9所示，在衬底的表面上形成第三沟槽22，第三沟槽22与第二沟槽21间隔排列，在第三沟槽22上形成第一沟槽栅6；其中，第一沟槽栅6穿通浅层基区31以及部分漂移区1；抽取通道5位于第二沟槽栅4远离第一沟槽栅6的一侧。
在实际应用中，第一栅极62以及第二栅极42可以同步沉积多晶硅形成，以减少工艺步骤，在如图7与图8所示，先形成厚度更厚的第二栅介质层41后，再形成较薄的第一栅介质层61，最后沉积多晶硅对应形成第一栅极62以及第二栅极42。其中，第一栅介质层61的厚度可以为1000A，第二栅介质层41的厚度可以为6000A。
步骤6：如图10与图11所示，在第二沟槽栅4的浅层基区31上形成发射区7，发射区7具有第二导电类型；发射区7位于第一沟槽栅6远离第二沟槽栅4的一侧。
如图10所示，发射区7的左右两侧分别与一个第一沟槽栅6接触，图11为两个第一沟槽栅6之间基区3（具体是浅层基区31）与发射区7的结构示意图，传统IGBT器件的发射区7与基区3为左右关系，横向尺寸大，本实施例采用纵向（垂直图10的方向）设计，减少IGBT器件的横向尺寸。其中，与第一电极9接触的区域中，发射区7的长度（垂直图10的方向）与基区3的长度关系可以根据实际器件需要进行调整，发射区7长度短对短路有好处，发射区7长度长对导通压降有好处，在本实施例以两者相等为例（参见图11）。
例如，发射区7的掺杂元素可以为砷元素，剂量为2-5e15。完成发射区7注入后，分别在发射区7以及抽取通道5的上表面进行P+注入，掺杂元素为硼元素，剂量为0.5-1.0e15，然后在950℃下退火60min，形成第一欧姆接触区域以及第二欧姆接触区域，用于与第一电极9实现欧姆接触电连接。
如图12所示，随后在器件的正面沉积钝化层8，钝化层8可以采用ILD层，具体为淀积2000A的USG和9000A的BPSG，之后在950℃下退火30min；并对应发射区7以及抽取通道5进行开窗处理。
步骤7：如图13所示，在衬底的正面形成第一电极9，第一电极9分别与抽取通道5、基区3（具体是浅层基区31）以及发射区7电连接。
步骤8：如图14所示，在衬底的背面形成集电区11，或者在衬底的背面形成缓冲层10以及集电区11；在集电区11上形成第二电极12，第二电极12与集电区11电连接，缓冲层10具有第二导电类型，集电区11具有第一导电类型。
在一种实际应用中，在步骤8中，在衬底的背面形成缓冲层10，可以包括：
减薄衬底的背面至预设厚度，通过掺杂在衬底的背面形成缓冲层10，缓冲层10的掺杂浓度大于漂移区1的掺杂浓度；第一导电类型区2与缓冲层10接触，或者第一导电类型区2靠近缓冲层10，且第一导电类型区2的深度大于或等于漂移区1深度的2/3。
例如，将衬底的背面进行减薄处理，减薄至漂移区1厚度为120微米，先采用磷元素进行缓冲层10的掺杂，形成N型的缓冲层10，使得第一导电类型区2的底部靠近或与缓冲层10接触。然后对缓冲层10进行硼元素掺杂，形成P型的集电区11。或者是，直接对减薄后的漂移区1进行硼元素掺杂，形成P型的集电区11。最后在集电区11的表面形成第二电极12。
通过本实施例提供的制造方法，可以制造出实施例一中的IGBT器件，通过第一导电类型区2（P柱）以及耗尽型的抽取通道5，可以在开关过程中快速抽取非平衡少子，提高关断性能，减少关断损耗，同时可以抑制动态雪崩。
以上应用了具体个例对本发明进行阐述，只是用于帮助理解本发明，并不用以限制本发明。对于本发明所属技术领域的技术人员，依据本发明的思想，还可以做出若干简单推演、变形或替换。

Claims (10)

1.一种IGBT器件，包括至少一个元胞，其特征在于，所述元胞包括第一电极（9）、第二电极（12）以及位于所述第一电极（9）和第二电极（12）之间的半导体单元，所述半导体单元包括：
漂移区（1），其具有第二导电类型，用于在所述IGBT器件处于正向耐压过程中作为耗尽层；
第一导电类型区（2），其具有第一导电类型，自所述漂移区（1）上表面向下延伸，所述第一导电类型区（2）的底面远离所述漂移区（1）的顶部，且靠近所述漂移区（1）的底部或与所述漂移区（1）的底部平齐；
基区（3），其具有第一导电类型；所述基区（3）包括浅层基区（31）以及深层基区（32），所述浅层基区（31）形成在所述漂移区（1）表面，所述深层基区（32）形成在所述浅层基区（31）下方并与所述浅层基区（31）连通；
第一沟槽栅（6），包括第一栅极（62）以及包裹所述第一栅极（62）的第一栅介质层（61），所述第一沟槽栅（6）穿通所述浅层基区（31）并延伸到所述漂移区（1）；
第二沟槽栅（4），包括第二栅极（42）以及包裹所述第二栅极（42）的第二栅介质层（41），所述第二沟槽栅（4）穿通所述浅层基区（31）并延伸到所述漂移区（1）；所述深层基区（32）形成在所述第二沟槽栅（4）的底部及底部外周；
抽取通道（5），其具有第一导电类型，所述第一电极（9）通过所述抽取通道（5）与所述深层基区（32）电连接；用于在所述IGBT器件处于关断状态时，所述第一电极（9）通过所述抽取通道（5）抽取所述第一沟槽栅（6）与所述第二沟槽栅（4）底部的少数载流子；
发射区（7），其具有第二导电类型，所述第一导电类型和第二导电类型属于不同的半导体导电类型，所述发射区（7）和浅层基区（31）之间形成第一PN结，所述浅层基区（31）和发射区（7）分别与所述第一电极（9）电连接；
所述发射区（7）位于所述第二沟槽栅（4）远离所述第一沟槽栅（6）的一侧，所述抽取通道（5）位于所述第一沟槽栅（6）远离所述第二沟槽栅（4）的一侧；
缓冲层（10），其位于所述漂移区（1）的下方，所述缓冲层（10）具有第二导电类型，所述缓冲层（10）用于在所述IGBT器件处于正向耐压过程中作为场截止层，所述缓冲层（10）的掺杂浓度大于所述漂移区（1）的掺杂浓度；
集电区（11），其位于所述缓冲层（10）的下方，具有第一导电类型，所述集电区（11）与所述第二电极（12）电连接，用于在所述IGBT器件开态时提供载流子。
2.如权利要求1所述的IGBT器件，其特征在于，所述第二栅介质层（41）的厚度大于所述第一栅介质层（61）的厚度；和/或，所述抽取通道（5）中间区域的掺杂浓度低于两端区域的掺杂浓度。
3.如权利要求2所述的IGBT器件，其特征在于，一个所述抽取通道（5）位于两个述第二沟槽栅（4）之间，第二栅介质层（41）为二氧化硅层，所述第二栅介质层（41）通过热氧化形成。
4.如权利要求1所述的IGBT器件，其特征在于，所述抽取通道（5）的深度与所述第二沟槽栅（4）的深度相同。
5.如权利要求1所述的IGBT器件，其特征在于，一个所述发射区（7）位于两个所述第一沟槽栅（6）之间，且分别与两个所述第一沟槽栅（6）的第一栅介质层（61）接触；所述浅层基区（31）通过两个所述第一沟槽栅（6）之间的区域与所述第一电极（9）电连接。
6.如权利要求1所述的IGBT器件，其特征在于，所述IGBT器件还包括第一欧姆接触区以及第二欧姆接触区，所述第一欧姆接触区以及所述第二欧姆接触区均具有第一导电类型；
所述第一电极（9）通过所述第一欧姆接触区域所述抽取通道（5）电连接，所述第一电极（9）通过所述第二欧姆接触区域与所述发射区（7）电连接。
7.如权利要求1所述的IGBT器件，其特征在于，所述第一栅极（62）与所述第二栅极（42）电连接于相同电极。
8.一种IGBT器件的制造方法，用于制造如权利要求1-7任一项所述的IGBT器件，其特征在于，包括：
提供一衬底，所述衬底作为IGBT器件的漂移区（1），所述衬底具有第二导电类型；
在所述衬底的正面形成第一沟槽（101），在所述第一沟槽（101）填充第一导电类型的半导体材料，得到第一导电类型区（2）；
在所述第一导电类型区（2）上形成第二沟槽（21）；
通过所述第二沟槽（21），对所述衬底的正面进行掺杂，形成基区（3），所述基区（3）具有第一导电类型，所述基区（3）包括浅层基区（31）以及深层基区（32），所述浅层基区（31）形成在所述衬底表面，所述深层基区（32）形成在所述第二沟槽（21）底部及底部外周，所述浅层基区（31）与所述深层基区（32）连通，所述浅层基区（31）的底部高于所述第二沟槽（21）的底部；
在所述第二沟槽（21）上形成第二沟槽栅（4）；在所述第二沟槽栅（4）形成的过程中，抽取通道（5）形成在所述第二沟槽栅（4）的一侧；所述抽取通道（5）用于在所述IGBT器件处于关断状态时，第一电极（9）通过所述抽取通道（5）抽取所述第一沟槽栅（6）与所述第二沟槽栅（4）底部的少数载流子；
在所述衬底的表面上形成第三沟槽（22），所述第三沟槽（22）与所述第二沟槽（21）间隔排列，在所述第三沟槽（22）上形成第一沟槽栅（6）；其中，所述第一沟槽栅（6）穿通所述浅层基区（31）以及部分所述漂移区（1）；所述抽取通道（5）位于所述第二沟槽栅（4）远离所述第一沟槽栅（6）的一侧；
在所述第二沟槽栅（4）的所述浅层基区（31）上形成发射区（7），所述发射区（7）具有第二导电类型；所述发射区（7）位于所述第一沟槽栅（6）远离所述第二沟槽栅（4）的一侧；
在所述衬底的正面形成第一电极（9），所述第一电极（9）分别与所述抽取通道（5）、所述基区（3）以及所述发射区（7）电连接；
在所述衬底的背面形成集电区（11），或者在所述衬底的背面形成缓冲层（10）以及集电区（11）；在所述集电区（11）上形成第二电极（12），所述第二电极（12）与所述集电区（11）电连接，所述缓冲层（10）具有第二导电类型，所述集电区（11）具有第一导电类型。
9.如权利要求8所述的制造方法，其特征在于，在所述衬底的背面形成缓冲层（10），包括：
减薄所述衬底的背面至预设厚度，通过掺杂在所述衬底的背面形成缓冲层（10），所述缓冲层（10）的掺杂浓度大于所述漂移区（1）的掺杂浓度；所述第一导电类型区（2）与所述缓冲层（10）接触，或者所述第一导电类型区（2）靠近所述缓冲层（10），且所述第一导电类型区（2）的深度大于或等于所述漂移区（1）深度的2/3。
10.如权利要求8或9所述的制造方法，其特征在于，在所述第二沟槽（21）上形成第二沟槽栅（4），包括：
通过热氧化在所述第二沟槽（21）上生长出二氧化硅层作为第二栅介质层（41），在所述第二栅介质层（41）栅形成的过程中，一个所述抽取通道（5）形成在两个所述第二沟槽栅（4）之间。
CN202210453957.6A 2022-04-28 2022-04-28 一种igbt器件及其制造方法 Active CN114551577B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210453957.6A CN114551577B (zh) 2022-04-28 2022-04-28 一种igbt器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210453957.6A CN114551577B (zh) 2022-04-28 2022-04-28 一种igbt器件及其制造方法

Publications (2)

Publication Number Publication Date
CN114551577A true CN114551577A (zh) 2022-05-27
CN114551577B CN114551577B (zh) 2022-07-15

Family

ID=81666823

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210453957.6A Active CN114551577B (zh) 2022-04-28 2022-04-28 一种igbt器件及其制造方法

Country Status (1)

Country Link
CN (1) CN114551577B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115376918A (zh) * 2022-10-26 2022-11-22 深圳市美浦森半导体有限公司 一种igbt器件及其制造方法
CN116884996A (zh) * 2023-09-08 2023-10-13 深圳芯能半导体技术有限公司 一种降低关断损耗的igbt芯片及其制作方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103828058A (zh) * 2011-09-27 2014-05-28 株式会社电装 包括垂直半导体元件的半导体器件
CN104995738A (zh) * 2013-08-15 2015-10-21 富士电机株式会社 半导体装置
CN107039501A (zh) * 2015-10-29 2017-08-11 英飞凌科技奥地利有限公司 半导体器件
CN108899370A (zh) * 2018-08-22 2018-11-27 江苏中科君芯科技有限公司 集成电阻区的vdmos器件
US20190019861A1 (en) * 2017-07-14 2019-01-17 Fuji Electric Co., Ltd. Semiconductor device
CN110416294A (zh) * 2019-08-29 2019-11-05 电子科技大学 一种高耐压低损耗超结功率器件
CN113838920A (zh) * 2021-09-23 2021-12-24 电子科技大学 一种具有自偏置pmos的分离栅cstbt及其制作方法
CN113964180A (zh) * 2021-09-03 2022-01-21 西安电子科技大学 一种具有低损耗性能的超结igbt器件及其制备方法
CN114242596A (zh) * 2022-02-28 2022-03-25 深圳市美浦森半导体有限公司 一种mosfet器件及其制造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103828058A (zh) * 2011-09-27 2014-05-28 株式会社电装 包括垂直半导体元件的半导体器件
CN104995738A (zh) * 2013-08-15 2015-10-21 富士电机株式会社 半导体装置
CN107039501A (zh) * 2015-10-29 2017-08-11 英飞凌科技奥地利有限公司 半导体器件
US20190019861A1 (en) * 2017-07-14 2019-01-17 Fuji Electric Co., Ltd. Semiconductor device
CN108899370A (zh) * 2018-08-22 2018-11-27 江苏中科君芯科技有限公司 集成电阻区的vdmos器件
CN110416294A (zh) * 2019-08-29 2019-11-05 电子科技大学 一种高耐压低损耗超结功率器件
CN113964180A (zh) * 2021-09-03 2022-01-21 西安电子科技大学 一种具有低损耗性能的超结igbt器件及其制备方法
CN113838920A (zh) * 2021-09-23 2021-12-24 电子科技大学 一种具有自偏置pmos的分离栅cstbt及其制作方法
CN114242596A (zh) * 2022-02-28 2022-03-25 深圳市美浦森半导体有限公司 一种mosfet器件及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115376918A (zh) * 2022-10-26 2022-11-22 深圳市美浦森半导体有限公司 一种igbt器件及其制造方法
CN116884996A (zh) * 2023-09-08 2023-10-13 深圳芯能半导体技术有限公司 一种降低关断损耗的igbt芯片及其制作方法

Also Published As

Publication number Publication date
CN114551577B (zh) 2022-07-15

Similar Documents

Publication Publication Date Title
CN107799582B (zh) 一种沟槽栅电荷储存型绝缘栅双极型晶体管及其制造方法
CN107623027B (zh) 一种沟槽栅电荷储存型绝缘栅双极型晶体管及其制造方法
JP6311723B2 (ja) 半導体装置および半導体装置の製造方法
JP5987990B2 (ja) 半導体装置
US8044458B2 (en) Semiconductor device including a vertical gate zone, and method for producing the same
CN114551577B (zh) 一种igbt器件及其制造方法
JPH09139510A (ja) 半導体装置およびその製造方法
KR20150140270A (ko) 반도체 장치 및 반도체 장치의 제조 방법
CN108321193B (zh) 一种沟槽栅电荷存储型igbt及其制作方法
CN107731898B (zh) 一种cstbt器件及其制造方法
CN110600537B (zh) 一种具有pmos电流嵌位的分离栅cstbt及其制作方法
CN110504310B (zh) 一种具有自偏置pmos的ret igbt及其制作方法
CN113838921B (zh) 一种三维沟槽电荷存储型igbt及其制作方法
CN219513110U (zh) 一种igbt器件
CN113838916A (zh) 一种具有pmos电流嵌位的分离栅cstbt及其制作方法
CN112038401A (zh) 一种绝缘栅双极性晶体管结构及其制备方法
CN114093934B (zh) 一种igbt器件及其制造方法
CN110504260B (zh) 一种具有自偏置pmos的横向沟槽型igbt及其制备方法
CN110473917B (zh) 一种横向igbt及其制作方法
CN113838917B (zh) 一种三维分离栅沟槽电荷存储型igbt及其制作方法
CN114497201A (zh) 集成体继流二极管的场效应晶体管、其制备方法及功率器件
CN110943124A (zh) Igbt芯片及其制造方法
CN110459596B (zh) 一种横向绝缘栅双极晶体管及其制备方法
CN110504313B (zh) 一种横向沟槽型绝缘栅双极晶体管及其制备方法
CN116387154A (zh) 一种载流子存储沟槽型双极晶体管结构及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP02 Change in the address of a patent holder

Address after: 518000 16A, Block D, Central Avenue, Intersection of Xixiang Avenue and Baoyuan Road, Labor Community, Xixiang Street, Bao'an District, Shenzhen, Guangdong

Patentee after: SHENZHEN CITY MEIPUSEN SEMICONDUCTOR Co.,Ltd.

Address before: 1601, financial center building, 22 Taizi Road, Shuiwan community, zhaoshang street, Nanshan District, Shenzhen, Guangdong 518000

Patentee before: SHENZHEN CITY MEIPUSEN SEMICONDUCTOR Co.,Ltd.

CP02 Change in the address of a patent holder