CN103094332A - 一种绝缘栅双极晶体管 - Google Patents

一种绝缘栅双极晶体管 Download PDF

Info

Publication number
CN103094332A
CN103094332A CN2013100374768A CN201310037476A CN103094332A CN 103094332 A CN103094332 A CN 103094332A CN 2013100374768 A CN2013100374768 A CN 2013100374768A CN 201310037476 A CN201310037476 A CN 201310037476A CN 103094332 A CN103094332 A CN 103094332A
Authority
CN
China
Prior art keywords
igbt
block
drift region
region
cellular
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013100374768A
Other languages
English (en)
Other versions
CN103094332B (zh
Inventor
朱以胜
张金平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN201310037476.8A priority Critical patent/CN103094332B/zh
Publication of CN103094332A publication Critical patent/CN103094332A/zh
Priority to EP13794783.4A priority patent/EP2822038B1/en
Priority to PCT/CN2013/080963 priority patent/WO2014117492A1/zh
Priority to US14/134,066 priority patent/US8907374B2/en
Application granted granted Critical
Publication of CN103094332B publication Critical patent/CN103094332B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明实施例提供了一种IGBT，涉及集成电路制造领域，可改善IGBT关断时拖尾电流的问题，该IGBT包括位于正面的元胞区和环绕元胞区的终端区，第一导电类型的IGBT漂移区，以及位于背面的IGBT集电极区，IGBT集电极区与IGBT漂移区连接并位于IGBT漂移区下方；其中，述IGBT漂移区包括位于元胞区下方的第一漂移区和位于终端区下方的第二漂移区；IGBT集电极区包括：位于第一漂移区下方的重掺杂的第二导电类型的元胞集电极区，和邻接于元胞集电极区的非导电隔离区；非导电隔离区的长度小于等于终端区的长度，非导电隔离区的厚度大于等于元胞集电极区的厚度。可降低IGBT的关断损耗，并提高关断的可靠性。

Description

一种绝缘栅双极晶体管
技术领域
本发明涉及集成电路制造领域，尤其涉及一种绝缘栅双极晶体管。
背景技术
绝缘栅双极型晶体管(英文全称Insulated Gate Bipolar Transistor，英文简称IGBT)，是由双极型晶体管(英文全称Bipolar JunctionTransistor，英文简称BJT)和金属-氧化层-半导体-场效晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)组成的复合全控型电压驱动式功率半导体器件。
传统的IGBT结构具有两个相对的主面，即，第一主面和第二主面；其中，第一主面即芯片的正面，包括元胞区和终端区；第二主面即芯片的背面，包括IGBT集电极区；此外，还包括IGBT漂移区。
图1是传统的IGBT结构的俯视图，即芯片的正面的示意图，包括元胞区100和终端区200，其中终端区200完全包围住元胞区100，可实现芯片平面电场分压的功能。图2是图1沿A-A线的剖面图，如图2所示，元胞区100包括栅极101、发射极102、p阱区103、包含在p阱区103内的与发射极接触的n+发射极区104和p+发射极区105、栅极区107和栅极氧化区106、以及氧化物隔离层区206；其中，多个栅极区107通过金属连接在一起形成IGBT的栅极101；p阱区103以及包含在p阱区103内的n+发射极区104和p+发射极区105通过金属连接在一起形成IGBT的发射极102。终端区200包括第一场环p区201、若干场环p区202、与发射极102相连的p+区204、场板区205、位于芯片边缘的等电位环n区203、以及氧化物隔离层区206。
如图2所示，芯片背面包括IGBT集电极区301以及集电极金属化区300；其中，IGBT集电极区301为p+。集电极金属化区300、栅极101以及发射极102构成IGBT的3个电极端口。
此外，如图2所示，在元胞区100下面为第一漂移区108，在终端区200的下面为第二漂移区207，第一漂移区108和第二漂移区207总称为IGBT漂移区；其中所述IGBT漂移区为n-。
IGBT是大功率开关器件，开关特性参数和高可靠性是其关键的特征。一般而言，IGBT在正向导通时，正的栅极电压使得沟道开启，发射极电子经过沟道流向漂移区，由于集电极正向偏置以及电中性的要求，大量空穴从集电极注入漂移区并和漂移区的电子形成电导调制。正是由于IGBT正向导通时的电导调制效应使得IGBT具有正向导通压降低，通态电流大，损耗小的优点。
然而当IGBT关断时，当栅极电压减小到小于阈值电压后，沟道截止，发射极电子电流变为零。对于广泛应用的电感负载的情形，由于电感电流不能突变，即流过IGBT的电流不能突变，导致所有流过IGBT的电流必须由集电极注入漂移区的空穴形成的空穴电流提供，此时，对于IGBT器件的终端区域，大量的空穴从器件的集电极注入漂移区，然而注入的空穴不能直接从终端浮空的场环结构处被抽走，而是在终端的等位环处集中，引起空穴复合时间变长，关断速度变慢，关断损耗增加；此外，在终端的等位环处形成空穴电流的局部积聚效应，导致局部的高压大电流，使器件温度急剧升高，引起器件的动态雪崩击穿和热击穿，使器件烧毁。
发明内容
本发明的实施例提供一种绝缘栅双极晶体管，可改善IGBT的关断损耗，并提高可靠性。
为达到上述目的，本发明的实施例采用如下技术方案：
一方面，提供了一种IGBT，包括位于正面的元胞区和环绕所述元胞区的终端区，第一导电类型的IGBT漂移区，以及位于背面的IGBT集电极区，所述IGBT集电极区与所述IGBT漂移区连接并位于所述IGBT漂移区下方；其中，所述IGBT漂移区包括位于所述元胞区下方的第一漂移区和位于所述终端区下方的第二漂移区；所述IGBT集电极区包括：位于所述第一漂移区下方的重掺杂的第二导电类型的元胞集电极区，和邻接于所述元胞集电极区的非导电隔离区；所述非导电隔离区的长度小于等于所述终端区的长度，所述非导电隔离区的厚度大于等于所述元胞集电极区的厚度。
在第一种可能的实现方式中，所述IGBT集电极区还包括邻接于所述非导电隔离区的终端集电极区，所述终端集电极区包括第二导电类型的第一区块和位于所述第一区块下方的重掺杂的第一导电类型的第二区块；其中，所述第一区块的长度小于等于所述终端区的长度，所述第一区块的厚度小于所述第二漂移区的厚度；所述第二区块的长度小于等于所述终端区的长度，所述第二区块的厚度小于所述非导电隔离区的厚度。
结合第一种可能的实现方式，在第二种可能的实现方式中，所述第一区块的第二导电类型的掺杂浓度为轻掺杂或重掺杂。
结合第一种可能的实现方式或第二种可能的实现方式，在第三种可能的实现方式中，所述终端集电极区还包括邻接于所述第一区块并位于所述第二区块上方的第一导电类型的第三区块；其中，所述第三区块的长度小于所述终端区的长度，所述第三区块的厚度与所述第一区块的厚度相等。
结合第三种可能的实现方式，在第四种可能的实现方式中，所述第三区块的第一导电类型的掺杂浓度与所述IGBT漂移区的掺杂浓度相同。
结合上述各种可能的实现方式，在第五种可能的实现方式中，在所述非导电隔离区的部分位于所述第一漂移区下方的情况下，位于所述第一漂移区下方的所述非导电隔离区的部分的长度不超过对应的元胞区的3个元胞的长度。
在第六种可能的实现方式中，所述非导电隔离区的形状为矩形，或梯形，或三角形。
在第七种可能的实现方式中，所述非导电隔离区的填充材料包括二氧化硅，或氮化硅，或二氧化硅和氮化硅的混合物，或包括氮、硅、氧的化合物或非导电有机物。
在第八种可能的实现方式中，所述IGBT为平面栅IGBT，或沟槽栅IGBT。
结合上述各种可能的实现方式，在第九种可能的实现方式中，所述第一导电类型为n型，所述第二导电类型为p型。
本发明实施例提供的一种IGBT，包括元胞区和终端区，IGBT漂移区，以及与所述IGBT漂移区连接并位于所述IGBT漂移区下方的IGBT集电极区，其中所述IGBT漂移区包括位于所述元胞区下方的第一漂移区和位于所述终端区下方的第二漂移区，所述IGBT集电极区包括位于所述第一漂移区下方的重掺杂的第二导电类型的元胞集电极区，和邻接于所述元胞集电极区的非导电隔离区；由于在元胞集电极区为重掺杂的第二导电类型，可以保证IGBT的工作电流，当在IGBT关断时，由于非导电隔离区的存在使得位于终端区下方的第二漂移区中的空穴的注入减少，从而减少空穴复合的关断时间，进而减少关断损耗；此外，可避免局部聚集效应导致的器件烧毁，提高了器件的关断可靠性。
附图说明
图1为现有技术提供的IGBT的俯视示意图；
图2为现有技术提供的IGBT沿A-A线的侧视示意图；
图3为本发明实施例一提供的一种沟槽栅型IGBT的结构示意图；
图4为本发明实施例一提供的一种平面栅型IGBT的结构示意图；
图5为本发明实施例二提供的一种沟槽栅型IGBT的结构示意图；
图6为本发明实施例二提供的一种平面栅型IGBT的结构示意图；
图7为本发明实施二提供的IGBT和现有技术的IGBT的关断特性的示意图；
图8a为现有技术的IGBT在关断时的电流分布示意图一；
图8b为本发明实施二提供的IGBT在关断时的电流分布示意图一；
图9a为现有技术的IGBT在关断时的电流分布示意图二；
图9b为本发明实施二提供的IGBT在关断时的电流分布示意图二；
图10为本发明实施例三提供的一种沟槽栅型IGBT的结构示意图；
图11为本发明实施例三提供的一种平面栅型IGBT的结构示意图。
附图标记：
100-元胞区；101-栅极；102-发射极；103-p阱区；104-n+发射极区；105-p+发射极区；106-栅极氧化区；107-栅极区；108-第一漂移区；200-终端区；201-第一场环p区；202-场环p区；203-等电位环n区；204-p+区；205-场板区；206-氧化物隔离层区；207-第二漂移区；300-集电极金属化区；301-IGBT集电极区，302-元胞集电极区；303-非导电隔离区；304-终端集电极区，304a-第一区块，304b-第二区块，304c-第三区块。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供了一种IGBT，包括位于正面的元胞区和环绕所述元胞区的终端区，第一导电类型的IGBT漂移区，以及位于背面的IGBT集电极区，所述IGBT集电极区与所述IGBT漂移区连接并位于所述IGBT漂移区下方；其中，所述IGBT漂移区包括位于所述元胞区下方的第一漂移区和位于所述终端区下方的第二漂移区；所述IGBT集电极区包括：位于所述第一漂移区下方的重掺杂的第二导电类型的元胞集电极区，和邻接于所述元胞集电极区的非导电隔离区；所述非导电隔离区的长度小于等于所述终端区的长度，所述非导电隔离区的厚度大于等于所述元胞集电极区的厚度。
需要说明的是，本发明实施例中导电类型需根据半导体中多数载流子决定。如果第一导电类型的多数载流子为空穴，则第一导电类型为p型，重掺杂的第一导电类型为p+型，轻掺杂的第一导电类型为p-型；如果第一导电类型的多数载流子为电子，则第一导电类型为n型，重掺杂的第一导电类型为n+型，轻掺杂的第一导电类型为n-型。同理，第二导电类型。当第一导电类型为n型时，则第二导电类型为p型。在本发明所有实施例中，以第一导电类型为n型，第二导电类型为p型为例进行说明。
此外，本发明实施例中，所指的下方，即为，从侧视方向看过去，位于上面的为上方，位于下面的为下方；所指的邻接，即为，从侧视方向看过去，以某一个参考物为参考，紧挨并位于其左侧，或右侧。
本发明实施例提供的一种IGBT，包括元胞区和终端区，IGBT漂移区，以及与所述IGBT漂移区连接并位于所述IGBT漂移区下方的IGBT集电极区，其中所述IGBT漂移区包括位于所述元胞区下方的第一漂移区和位于所述终端区下方的第二漂移区，所述IGBT集电极区包括位于所述第一漂移区下方的重掺杂的第二导电类型的元胞集电极区，和邻接于所述元胞集电极区的非导电隔离区；由于在元胞集电极区为重掺杂的第二导电类型，可以保证IGBT的工作电流，当在IGBT关断时，由于非导电隔离区的存在使得位于终端区下方的第二漂移区中的空穴的注入减少，从而减少空穴复合的关断时间，进而减少关断损耗；此外，可避免局部聚集效应导致的器件烧毁，提高了器件的关断可靠性。
实施例一，如图3所示，本发明实施例一提供的一种IGBT，包括：元胞区100和环绕所述元胞区的终端区200。所述元胞区100包括栅极101、发射极102、p阱区103、包含在p阱区103内的与发射极接触的n+发射极区104和p+发射极区105、沟槽型栅极区107和栅极氧化区106、以及氧化物隔离层区206；其中，多个沟槽型栅极区107通过金属连接在一起形成IGBT的栅极101；p阱区103以及包含在p阱区103内的n+发射极区104和p+发射极区105通过金属连接在一起形成IGBT的发射极102。所述终端区200包括第一场环p区201、若干场环p区202、与发射极102相连的p+区204、场板区205、位于芯片边缘的等电位环n区203、以及氧化物隔离层区206。
所述IGBT还包括：位于元胞区100下面的第一漂移区108，位于终端区200下面的第二漂移区207，第一漂移区108和第二漂移区207总称为IGBT漂移区，所述IGBT漂移区为n-。
所述IGBT还包括：位于芯片背面的集电极金属化区300和与所述IGBT漂移区连接并位于所述IGBT漂移区下方的IGBT集电极区301；所述IGBT集电极区301包括位于所述第一漂移区108下方的p+型元胞集电极区302，以及邻接于所述元胞集电极区302的非导电隔离区303。其中，所述非导电隔离区303的长度等于所述终端区200的长度，并且所述非导电隔离区303完全位于所述第二漂移区207下方，所述非导电隔离区303的厚度大于等于所述元胞集电极区302的厚度。
由于在元胞集电极区为p+，这样可以保证IGBT的工作电流，当在IGBT关断时，由于非导电隔离区的存在使得位于终端区下方的第二漂移区中的空穴的注入减少，从而减少空穴复合带来的关断时间，进而减少关断损耗；此外，可避免在等位环处形成空穴电流的局部聚集效应而导致的器件烧毁，提高了器件的关断可靠性。
需要说明的是，在本发明实施例中，以所述非导电隔离区303的长度等于所述终端区200的长度，且所述非导电隔离区303全部位于所述第二漂移区207的下方为例进行说明，但本发明实施例并不限于此。
当然，对于本发明实施例一还提供了另一种IGBT，如图4所示，与图3的区别在于，图4的IGBT为平面栅型IGBT，在此不再赘述。
进一步地，在本发明所有实施例中，所述非导电隔离区303的形状为矩形，或梯形，或三角形。
此处需要说明的是，当所述非导电隔离区303为非长方形形状时，非导电隔离区303的厚度，即为非导电隔离区303的形状的高，例如所述非导电隔离区303为三角形时，其厚度即为三角形的高，又如，所述非导电隔离区303为梯形时，其厚度即为梯形的高；非导电隔离区303的长度，即为非导电隔离区303的形状的最长的底边的长度，例如所述非导电隔离区303为三角形时，其长度即为三角形的底边的长度，又如，所述非导电隔离区303为梯形时，其长度即为梯形的最长的底边的长度。在本发明所有实施例中，以非导电隔离区303为矩形形状为例进行示意，但本发明实施例并不限于此；当然，非导电隔离区303的形状也并不限于矩形，三角形，梯形等。
对于所述非导电隔离区303的填充材料，本发明所有实施例中优选为，包含二氧化硅，或氮化硅，或二氧化硅和氮化硅的混合物，或者包含氮、硅、氧的化合物或非导电有机物等。
这样，可以有效阻断IGBT关断时空穴从所述元胞集电极区302传输到第二漂移区207，从而降低IGBT的关断损耗和提高关断可靠性。
当然，非导电隔离区303的填充材料还可以包括其他物质，在此不做限定。
进一步地，所述IGBT集电极区还包括邻接于所述非导电隔离区的终端集电极区，所述终端集电极区包括第二导电类型的第一区块和位于所述第一区块下方的重掺杂的第一导电类型的第二区块；其中，所述第一区块的长度小于等于所述终端区的长度，所述第一区块的厚度小于所述第二漂移区的厚度；所述第二区块的长度小于等于所述终端区的长度，所述第二区块的厚度小于所述非导电隔离区的厚度。
其中，在本发明所有实施例中，第二漂移区的厚度优优选为30μm～600μm。
可选的，所述第一区块的第二导电类型的掺杂浓度为轻掺杂或重掺杂。
此处，邻接于所述非导电隔离区的所述终端集电极区包括第二导电类型的第一区块和位于所述第一区块下方的重掺杂的第一导电类型的第二区块，一方面，第二导电类型的第一区块可以保证IGBT的击穿电压不受影响，并保证适当的IGBT电流，另一方面，由于第二区块的重掺杂的第一导电类型(例如n)的作用，可以降低第一区块中多数载流子的发射效率，使得位于终端区下方的第二漂移区中的空穴的注入减少，从而减少空穴复合的关断时间，进而减少关断损耗；此外，可避免在等位环处形成空穴电流的局部聚集效应而导致的器件烧毁，提高了器件的关断可靠性。
此外，由于非导电隔离区的存在，可以有效阻断IGBT关断时空穴电流从元胞集电极区向第一区块的传输，从而进一步降低IGBT的关断损耗和提高关断可靠性。此处，为了不影响IGBT工作时的饱和压降，在所述非导电隔离区的部分位于所述第一漂移区下方的情况下，优选的，将位于所述第一漂移区下方的所述非导电隔离区的部分的长度不超过对应的元胞区的3个元胞的长度。
需要说明的是，本发明实施例所指的元胞，是指IGBT实现开通关断功能的最小重复单元，包括栅(沟槽或平面)、栅氧化层、p阱区、n+发射极区和p+发射极区；此处的3个元胞的长度是指，以元胞区与终端区的交界处为参考，将最靠近该交界处的元胞称为第一个元胞，从交界处到元胞区的方向上依次类此，称为第二个元胞，第三个元胞等等，因此，本本发明实施例中，所指的3个元胞的长度即为，第一个元胞到第三个元胞的距离。
此外，所述非导电隔离区的填充材料包含二氧化硅，或氮化硅，或二氧化硅和氮化硅的混合物，或者包含氮、硅、氧的化合物或非导电有机物等；所述非导电隔离区的形状可以为长方形、梯形、三角形等任意形状。
实施例二，如图5所示，本发明实施例二提供的一种IGBT，包括：元胞区100和环绕所述元胞区的终端区200。所述元胞区100包括栅极101、发射极102、p阱区103、包含在p阱区103内的与发射极接触的n+发射极区104和p+发射极区105、沟槽型栅极区107和栅极氧化区106、以及氧化物隔离层206；其中，多个沟槽型栅极区107通过金属连接在一起形成IGBT的栅极101；p阱区103以及包含在p阱区103内的n+发射极区104和p+发射极区105通过金属连接在一起形成IGBT的发射极102。所述终端区200包括第一场环p区201、若干场环p区202、与发射极102相连的p+区204、场板区205、位于芯片边缘的等电位环n区203、以及氧化物隔离层区206。
所述IGBT还包括：位于元胞区100下面的第一漂移区108，位于终端区200下面的第二漂移区207，第一漂移区108和第二漂移区207总称为IGBT漂移区，所述IGBT漂移区为n-。
所述IGBT还包括：位于芯片背面的集电极金属化区300和与所述IGBT漂移区连接并位于所述IGBT漂移区下方的IGBT集电极区301；所述IGBT集电极区301包括位于所述第一漂移区108下方的p+型元胞集电极区302，邻接于所述元胞集电极区302的非导电隔离区303，以及邻接于所述非导电隔离区303的终端集电极区304，所述终端集电极区304包括p型第一区块304a和位于所述第一区块304a下方的n+型第二区块304b；其中，所述非导电隔离区303的长度小于等于所述终端区200的长度，所述非导电隔离区303的厚度大于等于所述元胞集电极区302的厚度；所述第一区块304a的长度小于等于所述终端区200的长度，所述第一区块304a的厚度小于所述第二漂移区207的厚度；所述第二区块304b的长度小于等于所述终端区200的长度，所述第二区块的厚度小于所述非导电隔离区303的厚度。
其中，第一区块304a为p+或p-；所述第二漂移区207的厚度优选为30μm～600μm。
如图5所示，在所述非导电隔离区303的部分位于所述第一漂移区下方的情况下，本发明实施例为了不影响IGBT工作时的饱和压降，优选的，将位于所述第一漂移区108下方的所述非导电隔离区303的部分的长度设置为不超过对应的元胞区100的3个元胞的长度。
若将非导电隔离区303的形状设置为非矩形时，相应的，第一区块304a和第二区块304b的形状也要进行相应的调整，在此不再赘述，只要在不影响IGBT正常工作的情况下，能使位于终端区200下方的第二漂移区207中的空穴的注入减少即可。此外，当所述第一区块304a和第二区块304b的形状为非矩形时，其长度以及厚度的测量方法与上述非导电隔离区303的测量方法一致，在此不再赘述。
当然，对于本发明实施例二还提供了另一种IGBT，如图6所示，与图5的区别在于，图6的IGBT为平面栅型IGBT，在此不再赘述。
需要说明的是，在图5及图6中仅为示意性的绘示出非导电隔离区303、第一区块304a和第二区块304b的相对位置以及长度、厚度。
下面参考图7来说明本发明实施例提供的IGBT与现有技术的IGBT的关断特性。通过图7中IGBT关断时其电流与时间的关系可以看出，本发明实施例提供的IGBT在不到0.000101秒时其电流便达到0A，而现有技术的IGBT在0.000107秒时其电流才达到0A；同时，在图7中的IGBT关断时其电压与时间的关系可以看出，本发明实施例提供的IGBT也在不到0.000101秒时其电压便稳定，而现有技术的IGBT在0.000105秒时其电压才稳定；因此，可以看出，本发明实施例提供的IGBT的关断速度更快(关断时间可减少30％～80％)，从而使得关断损耗减小(可减小30％)。
此外，下面再对比性的说明一下本发明实施例提供的IGBT与现有技术的IGBT在关断时其电流的分布情况。图8a和图8b分别为现有技术的IGBT与本发明实施例提供的IGBT在集电极与发射极的电流ICE＝80A时的关断电流分布示意图，从图中可以看出，现有技术的IGBT的关断电流主要集中在等位环处，而本发明实施例提供的IGBT有效的缓解了电流的集中，从而提高了器件的关断可靠性。图9a和图9b分别为现有技术的IGBT与本发明实施例提供的IGBT在ICE＝55A时的关断电流分布示意图，从图中可以看出，现有技术的IGBT的关断电流主要集中在等位环处，而本发明实施例提供的IGBT有效的缓解了电流的集中，从而提高了器件的关断可靠性。
本发明实施例二提供的IGBT，IGBT集电极区包括元胞集电极区302、邻接于所述元胞集电极区的非导电隔离区303、以及邻接于所述非导电隔离区的终端集电极区304，所述终端集电极区304包括p+或p-的第一区块304a和位于所述第一区块下方的n+的第二区块304b，一方面，p+或p-的第一区块304a可以保证IGBT的击穿电压不受影响，并保证适当的IGBT电流，另一方面，由于非导电隔离区303和第二区块304b的n+的作用，可以降低第一区块304a中空穴的发射效率，使得位于终端区200下方的第二漂移区207中的空穴的注入减少，从而减少空穴复合的关断时间，进而减少关断损耗；此外，可避免在等位环处形成空穴电流的局部聚集效应而导致的器件烧毁，提高了器件的关断可靠性。
进一步可选的，所述终端集电极区还包括邻接于所述第一区块并位于所述第二区块上方的第一导电类型的第三区块；其中，所述第三区块的长度小于所述终端区的长度，所述第三区块的厚度与所述第一区块的厚度相等。
进一步地，所述第三区块的第一导电类型(例如n)的掺杂浓度与所述IGBT漂移区的掺杂浓度相同。这样，第三区块便可以与IGBT漂移区一同形成，避免增加工艺，从而可降低成本。
此处，在第二区块上方并邻接所述第一区块设置第一导电类型的第三区块，一方面，第二导电类型的第一区块可以保证IGBT的击穿电压不受影响，并保证适当的IGBT电流，另一方面，由于重掺杂的第一导电类型(例如n)的第二区块和第一导电类型的第三区块的共同作用，可进一步降低第一区块中多数载流子的发射效率，使得位于终端区下方的第二漂移区中的空穴的注入减少，从而进一步减少空穴复合带来的关断时间，进而减少关断损耗；此外，可避免在等位环处形成空穴电流的局部聚集效应而导致的器件烧毁，提高了器件的关断可靠性。
此外，由于非导电隔离区的存在，可以有效阻断IGBT关断时空穴电流从元胞集电极区向第一区块的传输，从而进一步降低IGBT的关断损耗和提高关断可靠性。
实施例三，如图10所示，本发明实施例三提供的一种IGBT，包括：元胞区100和环绕所述元胞区的终端区200。所述元胞区100包括栅极101、发射极102、p阱区103、包含在p阱区103内的与发射极接触的n+发射极区104和p+发射极区105、沟槽型栅极区107和栅极氧化区106、以及氧化物隔离层206；其中，多个沟槽型栅极区107通过金属连接在一起形成IGBT的栅极101；p阱区103以及包含在p阱区103内的n+发射极区104和p+发射极区105通过金属连接在一起形成IGBT的发射极102。所述终端区200包括第一场环p区201、若干场环p区202、与发射极102相连的p+区204、场板区205、位于芯片边缘的等电位环n区203、以及氧化物隔离层区206。
所述IGBT还包括：位于元胞区100下面的第一漂移区108，位于终端区200下面的第二漂移区207，第一漂移区108和第二漂移区207总称为IGBT漂移区，所述IGBT漂移区为n-。
所述IGBT还包括：位于芯片背面的集电极金属化区300和与所述IGBT漂移区连接并位于所述IGBT漂移区下方的IGBT集电极区301；所述IGBT集电极区301包括位于所述第一漂移区108下方的p+型元胞集电极区302，邻接于所述元胞集电极区302的非导电隔离区303，以及邻接于所述非导电隔离区303的终端集电极区304，所述终端集电极区304包括p型第一区块304a和位于所述第一区块304a下方的n+型第二区块304b，以及邻接于所述第一区块304a并位于所述第二区块304b上方的n-型第三区块304c；其中，所述非导电隔离区303的长度小于等于所述终端区200的长度，所述非导电隔离区303的厚度大于等于所述元胞集电极区302的厚度；所述第一区块304a的长度小于等于所述终端区200的长度，所述第一区块304a的厚度小于所述第二漂移区207的厚度；所述第二区块304b的长度小于等于所述终端区200的长度，所述第二区块的厚度小于所述非导电隔离区303的厚度；所述第三区块304c的长度小于所述终端区200的长度，所述第三区块304c的厚度与所述第一区块304a的厚度相等。
其中，第一区块304a为p+或p-；所述第二漂移区207的厚度优选为30μm～600μm。
如图10所示，在所述非导电隔离区303的部分位于所述第一漂移区108下方的情况下，本发明实施例为了不影响IGBT工作时的饱和压降，优选的，将位于所述第一漂移区108下方的所述非导电隔离区303的部分的长度设置为不超过对应的元胞区100的3个元胞的长度。当然，所述非导电隔离区303也可以完全位于所述第二漂移区下方，在此不做限定。
此外，第三区块304c的形状可根据第一区块304a和第二区块304b的形状进行设定，在此不做限定，其长度以及厚度的测量方法与上述非导电隔离区303的测量方法一致，在此不再赘述。
当然，对于本发明实施例三还提供了另一种IGBT，如图11所示，与图10的区别在于，图11的IGBT为平面栅型IGBT，在此不再赘述。
需要说明的是，在图10及图11中仅为示意性的绘示出非导电隔离区303、第一区块304a、第二区块304b和第三区块304c的相对位置以及长度、厚度。
对于IGBT的关断特性，参考图7所示，本发明实施例提供的IGBT与现有技术的IGBT的关断特性的相比，也具有与更快的关断速度，从而使得本发明实施例提供的IGBT的关断损耗也更小。
此外，参考图8至图9所示，本发明实施例提供的IGBT与现有技术的IGBT的关断特性的相比，本发明实施例提供的IGBT也可以有效的缓解电流的集中，从而提高了器件的关断可靠性。
本发明实施例三提供的IGBT，IGBT集电极区包括元胞集电极区302、邻接于所述元胞集电极区的非导电隔离区303、以及邻接于所述非导电隔离区的终端集电极区304，所述终端集电极区304包括p+或p-型第一区块304a、位于所述第一区块下方的n+型第二区块304b、以及邻接于所述第一区块并位于所述第二区块上方的n-型第三区块304c，一方面，p+或p-的第一区块304a可以保证IGBT的击穿电压不受影响，并保证适当的IGBT电流，另一方面，由于非导电隔离区303、n+型第二区块304b和n-型第三区块304c的作用，可最大化降低第一区块304a中空穴的发射效率，使得位于终端区200下方的第二漂移区207中的空穴的注入减少，从而进一步减少空穴复合的关断时间，进而减少关断损耗；此外，可避免在等位环处形成空穴电流的局部聚集效应而导致的器件烧毁，提高了器件的关断可靠性。
需要说明的是，对于上述所有实施例，本发明提供的IGBT可以为非穿通(英文全称Non-punch-through，英文简称NPT)型IGBT，或场截止(英文全称Field stop，英文简称FS)型IGBT，或轻穿通(英文全称Slightly punch-through，英文简称SPT)型IGBT，这些都为现有技术，在此不再赘述。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应所述以权利要求的保护范围为准。

Claims (10)

1.一种绝缘栅双极晶体管IGBT，包括位于正面的元胞区和环绕所述元胞区的终端区，第一导电类型的IGBT漂移区，以及位于背面的IGBT集电极区，所述IGBT集电极区与所述IGBT漂移区连接并位于所述IGBT漂移区下方；其中，所述IGBT漂移区包括位于所述元胞区下方的第一漂移区和位于所述终端区下方的第二漂移区；
其特征在于，所述IGBT集电极区包括：位于所述第一漂移区下方的重掺杂的第二导电类型的元胞集电极区，和邻接于所述元胞集电极区的非导电隔离区；其中，所述非导电隔离区的长度小于等于所述终端区的长度，所述非导电隔离区的厚度大于等于所述元胞集电极区的厚度。
2.根据权利要求1所述的IGBT，其特征在于，所述IGBT集电极区还包括邻接于所述非导电隔离区的终端集电极区，所述终端集电极区包括第二导电类型的第一区块和位于所述第一区块下方的重掺杂的第一导电类型的第二区块；其中，所述第一区块的长度小于等于所述终端区的长度，所述第一区块的厚度小于所述第二漂移区的厚度；所述第二区块的长度小于等于所述终端区的长度，所述第二区块的厚度小于所述非导电隔离区的厚度。
3.根据权利要求2所述的IGBT，其特征在于，所述第一区块的第二导电类型的掺杂浓度为轻掺杂或重掺杂。
4.根据权利要求2或3所述的IGBT，其特征在于，所述终端集电极区还包括邻接于所述第一区块并位于所述第二区块上方的第一导电类型的第三区块；其中，所述第三区块的长度小于所述终端区的长度，所述第三区块的厚度与所述第一区块的厚度相等。
5.根据权利要求4所述的IGBT，其特征在于，所述第三区块的第一导电类型的掺杂浓度与所述IGBT漂移区的掺杂浓度相同。
6.根据权利要求1至5任一项所述的IGBT，其特征在于，在所述非导电隔离区的部分位于所述第一漂移区下方的情况下，位于所述第一漂移区下方的所述非导电隔离区的部分的长度不超过对应的元胞区的3个元胞的长度。
7.根据权利要求1所述的IGBT，其特征在于，所述非导电隔离区的形状为矩形，或梯形，或三角形。
8.根据权利要求1所述的IGBT，其特征在于，所述非导电隔离区的填充材料包括二氧化硅，或氮化硅，或二氧化硅和氮化硅的混合物，或包括氮、硅、氧的化合物或非导电有机物。
9.根据权利要求1所述的IGBT，其特征在于，所述IGBT为平面栅IGBT，或沟槽栅IGBT。
10.根据权利要求1至9任一项所述的IGBT，其特征在于，所述第一导电类型为n型，所述第二导电类型为p型。
CN201310037476.8A 2013-01-30 2013-01-30 一种绝缘栅双极晶体管 Active CN103094332B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201310037476.8A CN103094332B (zh) 2013-01-30 2013-01-30 一种绝缘栅双极晶体管
EP13794783.4A EP2822038B1 (en) 2013-01-30 2013-08-07 Insulated gate bipolar transistor
PCT/CN2013/080963 WO2014117492A1 (zh) 2013-01-30 2013-08-07 一种绝缘栅双极晶体管
US14/134,066 US8907374B2 (en) 2013-01-30 2013-12-19 Insulated gate bipolar transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310037476.8A CN103094332B (zh) 2013-01-30 2013-01-30 一种绝缘栅双极晶体管

Publications (2)

Publication Number Publication Date
CN103094332A true CN103094332A (zh) 2013-05-08
CN103094332B CN103094332B (zh) 2016-03-30

Family

ID=48206702

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310037476.8A Active CN103094332B (zh) 2013-01-30 2013-01-30 一种绝缘栅双极晶体管

Country Status (3)

Country Link
EP (1) EP2822038B1 (zh)
CN (1) CN103094332B (zh)
WO (1) WO2014117492A1 (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014117492A1 (zh) * 2013-01-30 2014-08-07 华为技术有限公司 一种绝缘栅双极晶体管
CN104157683A (zh) * 2014-08-21 2014-11-19 株洲南车时代电气股份有限公司 Igbt芯片及其制备方法
US8907374B2 (en) 2013-01-30 2014-12-09 Hauwei Technologies Co., Ltd. Insulated gate bipolar transistor
US9351297B2 (en) 2012-08-27 2016-05-24 Huawei Technologies Co., Ltd. System and method for a collaborative service set
CN106328712A (zh) * 2015-07-03 2017-01-11 英飞凌科技股份有限公司 功率半导体器件边缘结构
CN107275396A (zh) * 2017-08-07 2017-10-20 珠海格力电器股份有限公司 一种沟槽栅igbt及其制作方法
WO2017215157A1 (zh) * 2016-06-13 2017-12-21 骆宁 一种半导体器件
CN109564939A (zh) * 2017-02-24 2019-04-02 富士电机株式会社 半导体装置
CN110416293A (zh) * 2018-04-26 2019-11-05 三菱电机株式会社 半导体装置
CN112400236A (zh) * 2018-06-28 2021-02-23 华为技术有限公司 一种半导体器件及制造方法
CN114188396A (zh) * 2021-10-30 2022-03-15 华为数字能源技术有限公司 一种绝缘栅双极晶体管及其制造方法、电子设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003174168A (ja) * 2001-12-05 2003-06-20 Shindengen Electric Mfg Co Ltd 絶縁ゲート型バイポーラトランジスタ及びその製造方法
JP2005142288A (ja) * 2003-11-05 2005-06-02 Honda Motor Co Ltd 半導体装置とその製造方法
CN101946325A (zh) * 2008-02-19 2011-01-12 丰田自动车株式会社 Igbt以及制造igbt的方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4198251B2 (ja) * 1999-01-07 2008-12-17 三菱電機株式会社 電力用半導体装置およびその製造方法
JP2005175174A (ja) * 2003-12-10 2005-06-30 Shindengen Electric Mfg Co Ltd 絶縁ゲート型バイポーラトランジスタの製造方法
JP2010114248A (ja) * 2008-11-06 2010-05-20 Toyota Central R&D Labs Inc 半導体装置
JP5606240B2 (ja) * 2010-09-22 2014-10-15 三菱電機株式会社 半導体装置
CN102779840B (zh) * 2012-07-18 2014-10-15 电子科技大学 一种具有终端深能级杂质层的igbt
CN103094332B (zh) * 2013-01-30 2016-03-30 华为技术有限公司 一种绝缘栅双极晶体管

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003174168A (ja) * 2001-12-05 2003-06-20 Shindengen Electric Mfg Co Ltd 絶縁ゲート型バイポーラトランジスタ及びその製造方法
JP2005142288A (ja) * 2003-11-05 2005-06-02 Honda Motor Co Ltd 半導体装置とその製造方法
CN101946325A (zh) * 2008-02-19 2011-01-12 丰田自动车株式会社 Igbt以及制造igbt的方法

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9351297B2 (en) 2012-08-27 2016-05-24 Huawei Technologies Co., Ltd. System and method for a collaborative service set
US8907374B2 (en) 2013-01-30 2014-12-09 Hauwei Technologies Co., Ltd. Insulated gate bipolar transistor
WO2014117492A1 (zh) * 2013-01-30 2014-08-07 华为技术有限公司 一种绝缘栅双极晶体管
CN104157683A (zh) * 2014-08-21 2014-11-19 株洲南车时代电气股份有限公司 Igbt芯片及其制备方法
CN104157683B (zh) * 2014-08-21 2018-03-09 株洲南车时代电气股份有限公司 Igbt芯片及其制备方法
CN106328712B (zh) * 2015-07-03 2019-10-18 英飞凌科技股份有限公司 功率半导体器件边缘结构
CN106328712A (zh) * 2015-07-03 2017-01-11 英飞凌科技股份有限公司 功率半导体器件边缘结构
WO2017215157A1 (zh) * 2016-06-13 2017-12-21 骆宁 一种半导体器件
CN109564939B (zh) * 2017-02-24 2022-03-04 富士电机株式会社 半导体装置
CN109564939A (zh) * 2017-02-24 2019-04-02 富士电机株式会社 半导体装置
WO2019029270A1 (zh) * 2017-08-07 2019-02-14 格力电器（武汉）有限公司 沟槽栅igbt及其制作方法
CN107275396B (zh) * 2017-08-07 2020-02-07 珠海零边界集成电路有限公司 一种沟槽栅igbt及其制作方法
CN107275396A (zh) * 2017-08-07 2017-10-20 珠海格力电器股份有限公司 一种沟槽栅igbt及其制作方法
CN110416293A (zh) * 2018-04-26 2019-11-05 三菱电机株式会社 半导体装置
CN110416293B (zh) * 2018-04-26 2023-06-09 三菱电机株式会社 半导体装置
CN112400236A (zh) * 2018-06-28 2021-02-23 华为技术有限公司 一种半导体器件及制造方法
CN112400236B (zh) * 2018-06-28 2022-12-06 华为技术有限公司 一种半导体器件及终端设备
CN114188396A (zh) * 2021-10-30 2022-03-15 华为数字能源技术有限公司 一种绝缘栅双极晶体管及其制造方法、电子设备
CN114188396B (zh) * 2021-10-30 2024-01-30 华为数字能源技术有限公司 一种绝缘栅双极晶体管及其制造方法、电子设备

Also Published As

Publication number Publication date
EP2822038A1 (en) 2015-01-07
EP2822038A4 (en) 2015-04-01
EP2822038B1 (en) 2017-11-01
CN103094332B (zh) 2016-03-30
WO2014117492A1 (zh) 2014-08-07

Similar Documents

Publication Publication Date Title
CN103094332B (zh) 一种绝缘栅双极晶体管
CN105322002B (zh) 反向传导igbt
US11081574B2 (en) IGBT power device
CN102005473B (zh) 具有改进终端的igbt
US20130341673A1 (en) Reverse Conducting IGBT
CN110993687B (zh) 一种超结逆导型栅控双极型器件
JP6809586B2 (ja) 半導体装置
CN111834449B (zh) 一种具有背面双mos结构的快速关断rc-igbt器件
CN109192774A (zh) 栅极双箝位的igbt器件
CN108365007A (zh) 绝缘栅双极型晶体管
US8907374B2 (en) Insulated gate bipolar transistor
CN108899363B (zh) 能降低导通压降和关断损耗的沟槽栅igbt器件
CN102354706A (zh) 一种具有p型埋岛结构的沟槽型绝缘栅双极型晶体管
CN112768517B (zh) 绝缘栅双极型晶体管
CN108766998B (zh) 一种具有凹槽栅型jfet结构的igbt器件
CN108122962B (zh) 一种绝缘栅双极型晶体管
CN110610986B (zh) 一种利用结终端集成横向续流二极管的rc-igbt器件
CN103887332A (zh) 一种新型功率半导体器件
CN108417622A (zh) Igbt器件
CN110504312B (zh) 一种具有短路自保护能力的横向igbt
CN110504259B (zh) 一种具有过流保护能力的横向igbt
CN112018172A (zh) 绝缘栅双极型晶体管、智能功率器件及电子产品
US20150144993A1 (en) Power semiconductor device
US20150076595A1 (en) Power semiconductor device
CN111276537A (zh) 一种具有多晶硅耐压层的逆导型rc-ligbt器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant