CN106328712B - 功率半导体器件边缘结构 - Google Patents

功率半导体器件边缘结构 Download PDF

Info

Publication number
CN106328712B
CN106328712B CN201610516124.4A CN201610516124A CN106328712B CN 106328712 B CN106328712 B CN 106328712B CN 201610516124 A CN201610516124 A CN 201610516124A CN 106328712 B CN106328712 B CN 106328712B
Authority
CN
China
Prior art keywords
dopant
region
drift layer
zone
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610516124.4A
Other languages
English (en)
Other versions
CN106328712A (zh
Inventor
E·法尔克
H-J·舒尔策
A·施韦格曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN106328712A publication Critical patent/CN106328712A/zh
Application granted granted Critical
Publication of CN106328712B publication Critical patent/CN106328712B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66356—Gated diodes, e.g. field controlled diodes [FCD], static induction thyristors [SITh], field controlled thyristors [FCTh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391—Gated diode structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

提供了一种功率半导体器件边缘结构，尤其是具有第一负载端子(11)、第二负载端子(12)和半导体主体(10)的半导体器件(1)。半导体主体(10)包括有源区域(13)和包围有源区域(13)的结终止区域(14)，有源区域(13)被配置为传导第一负载端子(11)与第二负载端子(12)之间的负载电流。半导体主体(10)包括：漂移层(101)；主体区(16)；保护区(17)；场停止区(18‑1)；和低掺杂区(18‑2)，其中，主体区(16)、保护区(17)、场停止区(18‑1)和低掺杂区(18‑2)被布置在半导体主体(10)内，以使得它们沿着垂直延伸方向(Z)呈现至少1μm的共同深度范围(DR)。

Description

功率半导体器件边缘结构
技术领域
本说明书涉及一种半导体器件的实施例和一种半导体器件处理方法的实施例。具体来说，本说明书涉及在半导体器件的边缘结构中呈现某种横向变化的半导体器件的实施例和对应的半导体器件处理方法的实施例。
背景技术
在汽车应用、消费者应用和工业应用中的现代设备的许多功能(例如转换电能和驱动电动机或电机)依赖于半导体器件。例如，绝缘栅双极型晶体管(IGBT)、金属氧化物半导体场效应晶体管(MOSFET)和二极管(仅举几例)已经用于各种应用，包括但不限于在电源和功率转换器中进行切换。
这种功率半导体器件的电压阻断能力主要通过有源区域的被充分设置尺寸并适当地进行掺杂的漂移层来确保。然而，必须小心地设计包围这种功率半导体器件的有源区域的结终止区域，以便避免例如由于高电场而造成的击穿。在已经处理结终止区域之后，可以进一步利用例如钝化层来封闭结终止区域和包围结终止区域的边缘区域。由于结终止区域和边缘区域通常并不对功率半导体器件的有源区域做出贡献，因此通常的目的为使得这些区域尽可能地小。
发明内容
根据实施例，呈现了一种半导体器件。所述半导体器件具有第一负载端子、第二负载端子和半导体主体，其中，所述半导体主体包括有源区域和包围所述有源区域的结终止区域，所述有源区域被配置为传导所述第一负载端子与所述第二负载端子之间的负载电流，并且其中，所述半导体主体包括：漂移层，所述漂移层被布置在所述有源区域和所述结终止区域两者内并以等于或小于1014cm-3的漂移层掺杂物浓度具有第一导电类型的掺杂物；主体区，所述主体区被布置在所述有源区域内并具有与所述第一导电类型互补的第二导电类型的掺杂物，并且所述主体区将所述漂移层与所述第一负载端子隔离开；保护区，所述保护区被布置在所述结终止区域内并具有所述第二导电类型的掺杂物，并且所述保护区被配置为对由所述漂移层与所述主体区之间的过渡部形成的耗尽区域进行延伸；场停止区，所述场停止区被布置为邻近所述保护区，所述场停止区以场停止区掺杂物浓度以为所述漂移层掺杂物浓度至少2倍的场停止区掺杂物浓度具有所述第一导电类型的掺杂物；低掺杂区，所述低掺杂区被布置为邻近所述场停止区，所述低掺杂区以所述漂移层掺杂物浓度的至多1.5分之一的掺杂物浓度具有所述第一导电类型的掺杂物，其中，所述主体区、所述保护区、所述场停止区和所述低掺杂区被布置在所述半导体主体内，以使得它们沿着垂直延伸方向呈现至少1μm的共同深度范围。
根据另一个示例，呈现了一种半导体器件。另一种半导体器件具有第一负载端子、第二负载端子和半导体主体，所述半导体主体包括有源区域和包围所述有源区域的结终止区域，所述有源区域被配置为传导所述第一负载端子与所述第二负载端子之间的负载电流，其中，所述半导体主体还包括：漂移层，所述漂移层被布置在所述有源区域和所述结终止区域两者内并以漂移层掺杂物浓度具有第一导电类型的掺杂物；主体区，所述主体区被布置在所述有源区域内并具有与所述第一导电类型互补的第二导电类型的掺杂物，并且所述主体区将所述漂移层与所述第一负载端子隔离开；保护区，所述保护区被布置在所述结终止区域内并具有所述第二导电类型的掺杂物，并且所述保护区被配置为对由所述漂移层与所述主体区之间的过渡部形成的耗尽区域进行延伸；场停止区，所述场停止区被布置为邻近所述保护区，所述场停止区具有所述第一导电类型的掺杂物；低掺杂区，所述低掺杂区被布置为邻近所述场停止区，所述低掺杂区包括质子掺杂的半导体材料，所述质子掺杂的半导体材料以低于所述漂移层掺杂物浓度的掺杂物浓度具有所述第一导电类型的掺杂物，并且其中，所述主体区、所述保护区、所述场停止区和所述低掺杂区被布置在所述半导体主体内，以使得它们沿着垂直延伸方向呈现至少1μm的共同深度范围。
根据另一个实施例，呈现了一种半导体器件处理方法。所述方法包括：提供半导体器件，所述半导体器件具有第一负载端子、第二负载端子和半导体主体，所述半导体主体包括：有源区域和包围所述有源区域的结终止区域，所述有源区域被配置为传导所述第一负载端子与所述第二负载端子之间的负载电流，漂移层，所述漂移层被布置在所述有源区域和所述结终止区域两者内并以漂移层掺杂物浓度具有第一导电类型的掺杂物；主体区，所述主体区被布置在所述有源区域内并具有与所述第一导电类型互补的第二导电类型的掺杂物，并且所述主体区将所述漂移层与所述第一负载端子隔离开；保护区，所述保护区被布置在所述结终止区域中并具有所述第二导电类型的掺杂物，并且所述保护区被配置为对由所述漂移层与所述主体区之间的过渡部形成的耗尽区域进行延伸；以及场停止区，所述场停止区被布置为邻近所述保护区，所述场停止区具有所述第一导电类型的掺杂物。所述方法还包括：通过执行至少质子注入来在所述半导体主体的被布置为邻近所述场停止区的区域内创建低掺杂区，所述低掺杂区以低于所述漂移层掺杂物浓度的掺杂物浓度具有所述第一导电类型的掺杂物，其中，所述主体区、所述保护区、所述场停止区和所述低掺杂区被布置在所述半导体主体中，以使得它们沿着垂直延伸方向呈现至少1μm的共同深度范围。
在阅读了以下具体实施方式并查看了附图之后，本领域技术人员将认识到另外的特征和优点。
附图说明
附图中的部分并非必须要按比例缩放，相反，强调了例示本发明的原理。此外，在附图中，类似的附图标记标识对应的部分。在附图中：
图1示意性地例示了根据一个或多个实施例的半导体器件的立体横截面视图的部分；
图2A示意性地例示了根据一个或多个实施例的半导体器件的垂直横截面的部分；
图2B示意性地例示了根据一个或多个实施例的沿着第一横向方向的电场强度(EF)的路线；
图3示意性地例示了根据一个或多个实施例的半导体器件的垂直横截面的部分；
图4示意性地例示了根据一个或多个实施例的半导体器件的垂直横截面的部分；以及
图5示意性地例示了根据一个或多个实施例的沿着垂直延伸方向的氢浓度(H-CC)的路线和掺杂物浓度(n-CC)的路线。
具体实施方式
在以下具体实施方式中，参照了附图，附图形成了本文的一部分，并且在附图中，通过例示的方式示出了其中可以实施本发明的特定实施例。
就这点而言，诸如“顶部”、“底部”、“下方”、“前方”、“后方”、“背侧”、“引导”、“落后”、“下方”、“上方”等之类的方向性术语可以参照所描述的附图的方向来使用。因为实施例的部分可以位于多个不同的方向中，因此方向性术语用于例示的目的，而不以任何方式来限制。应当理解，可以利用其它实施例，并且在不脱离本发明的范围的情况下，可以作出结构或逻辑改变。因此，并非在限制性的意义上给出了以下具体实施方式，并且本发明的范围由所附权利要求来限定。
现在将具体参考各实施例，在附图中例示了这些实施例的一个或多个示例。每个示例通过解释的方式来提供，而并不表示为对本发明的限制。例如，被例示为或描述为一个实施例的部分的特征可以在其它实施例上使用或者结合其它实施例使用以产生另外的实施例。旨在本发明包括这些修改和变型。使用特定语言描述了这些示例，并且这些示例不应当被解释为限制所附权利要求的范围。附图并不是按比例缩放并且仅用于例示性的目的。为了清楚起见，如果没有另外说明，在不同的附图中已经用相同的附图标记标识了相同的元件或制造步骤。
如在本说明书中使用的术语“水平的”旨在描述基本上平行于半导体衬底或半导体主体的水平表面的方向。这可以例如是半导体晶圆或管芯的表面。例如，下面提及的第一横向方向X和第二横向方向Y两者都可以是水平方向，其中，第一横向方向X和第二横向方向Y可以彼此垂直。
如在本说明书中使用的术语“垂直的”旨在描述基本上被布置为垂直于水平表面(即，平行于半导体晶圆的表面的法线方向)的方向。例如，下面提及的延伸方向Z可以是垂直于第一横向方向X和第二横向方向Y两者的垂直方向。
在本说明书中，n掺杂被称为“第一导电类型”而p掺杂被称为“第二导电类型”。或者，可以采用相反的掺杂物关系，从而第一导电类型可以是p掺杂的并且第二导电类型可以是n掺杂的。
此外，在本说明书内，术语“掺杂物浓度”可以指代整体的掺杂物浓度，或者分别指代平均的掺杂物浓度或特定的半导体区或半导体区域(例如沟槽内的半导体区)的平均电荷载流子浓度。因此，例如，陈述与另一个半导体区(或区域或层)的掺杂物浓度相比，特定的半导体区(或区域或层)呈现更高或更低的某一掺杂物浓度的语句可以指示半导体区的相应的平均掺杂物浓度彼此不同。
在本说明书的上下文中，术语“欧姆接触”、“电接触”、“欧姆连接”、以及“电连接”旨在描述在半导体器件的两个区、区段、区域、部分或局部之间或者在一个或多个器件的不同端子之间或者在端子或金属或电极与半导体器件的部分或局部之间存在低欧姆电连接或低欧姆电流路径。此外，在本说明书的上下文中，术语“接触”旨在描述在相应的半导体器件的两个元件之间存在直接物理连接；例如，彼此接触的两个元件之间的过渡可以不包括另外的中间元件等等。
本说明书中所描述的具体实施例涉及但不限于可以在功率转换器或电源内使用的功率半导体器件。例如，功率半导体器件可以包括一个或多个功率半导体单元(例如单片集成的二极管单元)、和/或单片集成的晶体管单元、和/或单片集成的IGBT单元、和/或单片集成的MOS栅控二极管(MGD)单元、和/或单片集成的MOSFET单元和/或它们的变型。这些二极管单元和这些晶体管单元可以在功率半导体模块中进行集成。
如在本说明书中使用的术语“功率半导体器件”旨在描述具有高电压阻断和/或高电流携带能力的单个芯片上的半导体器件。换句话说，这种功率半导体器件旨在用于高电流(通常在安培范围内，例如，高达几十或三百安培)和/或高电压(通常高于5V，更通常地高于15V和以上)。
图1示意性地例示了根据一个或多个实施例的半导体器件1的立体横截面视图的部分。半导体器件1具有第一负载端子11和第二负载端子12和半导体主体10。例如，第一负载端子11可以安装在半导体主体10的表面上，例如，在前侧上。此外，第二负载端子12可以被布置在半导体主体10的另一个表面处，例如在背侧。
在图1中所例示的实施例中，半导体器件1呈现垂直的设置，暗示着半导体主体10被布置在第一负载端子11与第二负载端子12之间，并且负载电流可以沿着垂直延伸方向Z在第一负载端子11与第二负载端子12之间流动。
为了在第一负载端子11与第二负载端子12之间传导电流，半导体器件1可以包括有源区域13。该有源区域13可以被配置为传导负载电流。例如，有源区域13可以包括多个晶体管单元和/或一个或多个二极管单元，这些单元被配置为当半导体器件1处于导通状态时传导负载电流。此外，半导体器件1还可以被配置为当处于非导通状态时阻断电压并阻止负载电流的流动。在图1中所示出的实施例中，半导体器件1通过示例的方式呈现了基础的二极管结构，下面将更详细地解释该二极管结构。然而，应当理解的是，半导体器件还可以根据其它实施例呈现另一种结构，例如，MOSFET或IGBT或RC-IGBT结构(未例示出)。
第一负载端子11和第二负载端子12中的每个负载端子都可以包括金属。例如，第二负载端子12通过背侧金属层(如在图1中所例示的)来形成。为了将半导体器件1分别设置在导通状态中或设置在关断状态中，半导体器件1还可以包括用于从半导体器件1的外部接收相对应的控制信号的控制端子(未例示出)。
半导体主体10的前侧表面可以至少部分地被钝化层15覆盖。
现在更详细地考虑半导体主体10的示例性配置，有源区域13可以被结终止区域14包围。例如，半导体器件包括在第一横向方向X和第二横向方向Y上都终止半导体器件1的边缘区域14-1。结终止区域14和边缘区域14-1可以形成半导体器件1的边缘结构。
有源区域13可以被布置在半导体器件1的中心区域内，以使得有源区域13借助结终止区域14在空间上与边缘区域14-1隔离开。例如，结终止区域14和边缘区域14-1两者都不被配置为传导负载电流。例如，这些区域14和14-1因此只包括几个二极管单元或晶体管单元或甚至不包括二极管单元或晶体管单元。
半导体主体10可以包括在有源区域13和结终止区域14以及边缘区域14-1内延伸的一个或多个层。例如，半导体器件1包括漂移层101，该漂移层101被布置在区域13、14和14-1内，并且可以具有处于漂移层掺杂物浓度的第一导电类型的掺杂物。在一个实施例中，漂移层掺杂物浓度等于或小于1014cm-3。例如，漂移区掺杂物浓度可以达到例如0.5×1014cm-3、0.7×1014cm-3、0.8×1014cm-3、或者甚至小于0.5×1014cm-3。在实施例中，漂移区101是弱掺杂的n漂移层101。在其它实施例中，漂移层掺杂物浓度可以大于1014cm-3。
在漂移层101下方，可以布置有缓冲层102(通常也被称为“场停止层”)，其也可以沿着有源区域13、结终止区域14和边缘区域14-1延伸。该缓冲层102还可以包括处于缓冲层掺杂物浓度的第一导电类型的掺杂物，该缓冲层掺杂物浓度可以高于漂移层掺杂物浓度。根据实施例，缓冲层是n+缓冲层102。
此外，在缓冲层102下方，可以布置有半导体接触层103，其也沿着有源区域13、结终止区域14和边缘区域14-1延伸。例如，如图1中所例示出的，半导体接触层103可以与缓冲层102和第二负载端子12两者接触。半导体接触层103可以呈现处于半导体接触层掺杂物浓度的第一导电类型或第二导电类型的掺杂物，该半导体接触层掺杂物浓度比缓冲层102的掺杂物浓度高得多。例如，半导体接触层103可以是n++半导体接触层或p+发射极层。
除了这些半导体层101、102和103以外，半导体器件1还可以包括一个或多个半导体区，该一个或多个半导体区可以仅仅被布置在有源区域13或结终止区域14内，或者相应地，被布置在边缘区域14-1内。例如，半导体器件1包括半导体主体区16，该半导体主体区16被布置在有源区域13内并具有与第一导电类型互补的第二导电类型的掺杂物。
在实施例中，主体区16电耦合到第一负载端子11。例如，主体区16可以与第一负载端子11相接触。主体区16可以被布置在半导体主体10内，以使得其将漂移层101与第一负载端子11隔离开。主体区16可以是p掺杂的半导体区。
主体区16与漂移层101之间的过渡部可以形成pn结。因此，可以由漂移层101与主体区16之间的过渡部来形成耗尽区域。例如，pn结被配置为如果半导体器件1处于阻断状态则对阻断电压进行阻断。根据实施例，半导体器件1的电压阻断能力主要通过充分设置大小的和适当掺杂的漂移层101和/或主体区16来确保。
半导体器件1还可以包括保护区17，其被布置在结终止区域14中并具有第二导电类型的掺杂物。保护区17可以被配置为对由漂移层101与主体区16之间的过渡部形成的耗尽区域进行延伸。例如，耗尽区域至少沿着第一横向方向X通过保护区而延伸。
在实施例中，保护区17包括一个或多个保护子区17-1至17-4。在图1中所例示的实施例中，半导体器件1的保护区17包括四个这样的保护子区17-1至17-4。然而，应当理解的是，根据其它实施例，保护区17也可以只包括一个保护子区17-1、只包括两个保护子区17-1和17-2、或者只包括三个保护子区17-1至17-3或多于四个保护子区17-1至17-4，例如五个至十个保护子区或甚至多于十个的保护子区，其中，所述保护子区中的每个都具有第二导电类型的掺杂物。例如，保护子区17-1至17-4可以在空间上彼此隔离。
如在图1中示意性地例示的，保护子区17-1至17-4可以各自呈现环形阱的形式，例如闭合环。保护子区17-1至17-4中的每个都可以包围有源区域13并可以被布置为邻近于半导体主体10的表面。环形的形式不是必须要呈现出严格圆形的路线，但还可以例如通过四个基本上线性的区段来建立，如图1中示意性地例示的，基本上线性的区段中的两个区段可以沿着第一横向方向X对齐，并且另两个区段可以沿着第二横向方向Y对齐。
根据另外的实施例，保护区17可以呈现出具有多个转弯的螺旋(未例示)的形式，其中，这些转弯中的每个都可以形成保护子区并可以包围有源区域13。在另一个实施例中，保护区17包括至少两个保护子区，其中，与图1中的示意性例示相反，该至少两个保护子区中的每个保护子区都可以呈现非闭合的环形阱的形式。例如，至少两个非闭合的环形阱中的每个环形阱都呈现例如由漂移区101的相应区段形成的多个中断区，该多个中断区可以是n掺杂的，其中，至少两个非闭合的环形阱可以被布置为彼此偏移，以使得沿着从主体区16的中心到边缘区域14-1的径向方向的每条路径都遇到至少两个保护子区中的至少一个保护子区的区段，该至少两个保护子区可以是p掺杂的。
例如，凭借保护区17，耗尽区域可以沿着从有源区域13的中心指向边缘区域14-1的径向方向延伸，例如，沿着第一横向方向X并沿着第二横向方向Y。例如，保护区17可以被配置为防止由于高电场导致的击穿。换句话说，保护区17可以被配置为修改由主体区16与漂移层101之间的pn结形成的电场路径(即，耗尽区域的路径)。
此外，半导体器件1可以包括沟道截断区19，其被布置在边缘区域14-1内并具有第二导电类型的掺杂物。沟道截断区19可以被配置为阻止导电沟道在结终止区域14和/或边缘区域14-1内的电流。此外，沟道截断区19可以呈现出包围主体区16和保护区17两者的环形阱的形式。
例如，保护区17是电浮接的；即，保护区17未电连接到所定义的电势。此外，沟道截断区19可以电连接到第二负载端子12；即，沟道截断区19和第二负载端子12可以呈现基本上相同的电势。
如图1中所例示的，先前提及的区域16、17和19中的每个区域都可以在空间上彼此隔离。换句话说，沿着径向方向(例如，至少沿着第一横向方向X)，可以在所述区域16、17和19中的相应的两个区域之间布置呈现第一导电类型的掺杂物的半导体区。例如，保护区17通过n掺杂的区域在空间上与主体区16隔离开，并且保护子区17-1至17-4借助n掺杂的半导体区在空间上彼此隔离，并且沟道截断区19通过另一个n掺杂的半导体区在空间上与保护区17隔离开。
此外，主体区16、保护区17和沟道截断区19可以被布置在半导体主体10内，从而它们沿着垂直延伸方向Z呈现至少1μm的共同的深度范围，先前提及的半导体区16、17和19中的每个半导体区都被布置为接近半导体主体10的表面。例如，半导体区16、17和19中的每个半导体区都沿着垂直延伸方向Z延伸到半导体主体10中至少1μm，例如至少2μm。
半导体主体10沿着垂直延伸方向Z的总延伸量可以达到至少20微米、至少50μm、至少100μm或甚至大于150μm。
沿着保护子区17-1至17-4中的每个子区的径向方向(其与图1中的第一横向方向X相同)的总延伸量可以达到至少1μm、或至少3μm、或至少5μm、或至少10μm、或甚至大于20μm。例如，沿着径向方向的沟道截断区19的总延伸量可以达到至少1μm、或至少3μm、或至少5μm、或至少10μm、或甚至大于20μm。
如以上详述的，尽管图1仅通过示例的方式示意性地描绘了二极管的结构，但半导体器件1的有源区域13可以包括一个或多个二极管单元和/或多个晶体管单元。因此，与图1中所例示的有源区域13的示例性和示意性的建立相偏离的是，半导体器件1还可以呈现被构造为形成MOSFET、IGBT、反向导通IGBT、MOS栅控二极管(MGD)和这些功率半导体部件的变型方式的有源区域13。然而，在任何情况下，可以提供用于形成功率半导体部件的先前提及的结构中的至少一个结构的主体区16和漂移层101。
不考虑有源区域13的剩余的建立，下面更详细讨论的某些实施例的某些方面涉及将保护区17与主体区16隔离开、和/或将第二保护子区(例如，保护子区17-2)与第一保护子区(例如，保护子区17-1)隔离开、和/或将沟道截断区19与保护区17隔离开的半导体区。现在将关于剩余附图更详细地描述这些方面。
图2A示意性地和示例性地例示了半导体器件1的垂直横截面的部分。根据图2A中所例示的实施例，半导体器件1的结终止区域14还包括被布置在主体区16与保护区17之间(例如，邻近保护区17并邻近主体区16)的场形成区18。
场形成区18可以包括场停止区18-1，该场停止区18-1被布置为邻近于保护区17并朝向主体区16行进，其中，场停止区18-1具有处于场停止区掺杂物浓度的第一导电类型的掺杂物。例如，场停止区18-1被配置为减少寄生沟道在结终止区域14内的出现。
例如，如图1中所例示的，保护区17包括保护子区17-1，该保护子区17-1被实现为包围有源区域13的环形阱(也被称为保护环)。场停止区18-1可以与保护区17相接触。如在图2A中所例示的，场停止区18-1也可以被布置在半导体主体10内，以使得其位于沿着垂直延伸方向Z的至少1μm的共同深度范围DR内。例如，场停止区18-1沿着第一横向方向X的总延伸量达到至少0.1μm、或至少1μm、或至少3μm、或至少5μm、或甚至大于10μm。场停止区18-1也可以呈现出包围主体区16的环的形式。
例如，场停止区掺杂物浓度为漂移层掺杂物浓度的至少2倍。该倍数可以甚至高于2，例如，该倍数达到至少3、5、8、10、50或甚至大于100。如开始提及的，术语“场停止区掺杂物浓度”可以指代场停止区18-1的平均的或典型的掺杂物浓度。
漂移层101的漂移层掺杂物浓度可以是呈现在漂移层101的区域101-1(参考图1)中的漂移层掺杂物浓度，该区域101-1在漂移层101沿着垂直延伸方向Z的总延伸量的基本上一半处位于主体区16下方。例如，漂移层101的总延伸量达到至少10μm。例如，所述区域101-1可以被布置在半导体器件1的有源区域13内。此外，呈现在区域101-1内的掺杂物浓度可以是在漂移层101沿着垂直延伸方向的给定的总延伸量处实质上影响pn结能够阻断的阻断电压的大小的掺杂物浓度。在实施例中，区域101-1是漂移层101的中心。
场形成区18还可以包括低掺杂区18-2。例如，低掺杂区18-2被布置为邻近于场停止区18-1并可以朝向主体区16行进。低掺杂区18-2可以具有一掺杂物浓度的第一导电类型的掺杂物，该掺杂物浓度例如至多为漂移层掺杂物浓度的1.5分之一。甚至也可以是小于1.5分之一，例如2分之一、4分之一、10分之一或甚至小于100分之一。
因此，第一导电类型的掺杂物的掺杂物浓度沿着第一横向方向X(例如，在接近于半导体主体10的表面的区域中)改变。例如，在内部位置X2(参考图2B)处，掺杂物浓度相当低，并以相当低的水平保持到位置X3，在位置X3处，其可以由于场停止区18-2而迅速改变到实质上更高的水平。位置X3可以标记沿着第一横向方向X从低掺杂区18-2到场停止区18-1的过渡。例如，如在图2B中所例示的，在布置在主体区16与保护区17之间的场形成区18内的第一导电类型的掺杂物的掺杂物浓度的这种横向变化可能导致出现在半导体主体10的表面的邻近处的电场强度EF的梯形路线。在位置X1与X2之间的电场强度EF的第一峰值可以独立于主体区16的侧壁16-1的曲率而移动。位置X2可以标记在半导体主体10的表面处沿着第一横向方向X从主体区16至低掺杂区18-2的过渡。场停止区18-1可以被配置为确保电场强度EF在位置X4处显著减小，位置X4可以位于场停止区18-1沿着第一横向方向X的横向延伸量内，例如在保护区17的邻近于半导体主体10的表面之前或开始的位置。因此，根据实施例，保护区17的横向延伸量并不包括位置X4，或者相应地，位置X4可以标记场停止区18-1与保护区17之间的过渡。例如，电场强度EF在位置X4处达到大约零。例如，电场强度EF的这种路线可以允许在主体区16与保护区17之间适应更高的电压。换句话说，场停止区18-1和场掺杂区18-2可以被配置为感应沿着第一横向方向X呈现基本上梯形的路线的电场EF。
在实施例中，低掺杂区18-2的掺杂物浓度沿着垂直延伸方向Z变化。例如，沿着垂直延伸方向Z的半导体主体10的表面与低掺杂区18-2之间的过渡部形成上部过渡部18-21，并且沿着垂直延伸方向Z的低掺杂区18-2与漂移层101之间的过渡部形成下部过渡部18-22。与呈现在下部过渡18-22处或邻近处的掺杂物浓度相比，呈现在上部过渡部18-21处或邻近处的掺杂物浓度可以更低。例如，掺杂物浓度沿着垂直延伸方向Z例如以基本上单调的方式增加。掺杂物浓度沿着垂直延伸方向Z的增加自身也可以沿着垂直延伸方向Z减小或增加。掺杂物浓度沿着垂直延伸方向Z从上部过渡部18-21到下部过渡部18-22的总的增加可以达到例如至少15％、至少20％、至少25％、或甚至大于30％。因此，根据实施例，呈现在下部过渡部18-22处的掺杂物浓度达到呈现在上部过渡部18-21处的掺杂物浓度的例如至少115％、或至少120％、或至少125％或甚至大于130％。
例如，场形成区18是电浮接的；即，根据实施例，场停止区18-1和低掺杂区18-2中没有一个电连接到所定义的电势。
在实施例中，场停止区18-1被布置为沿着径向方向(对应于图1至图4中的第一横向方向X)邻近于低掺杂区18-2。例如，与场停止区18-1相比，低掺杂区18-2被布置为更靠近于主体区16。换句话说，与低掺杂区18-2相比，场停止区18-1可以被布置为更靠近于边缘区域14-1。
此外，如在图2A中所例示的，低掺杂区18-1可以被布置在半导体主体10内，以使得其沿着垂直延伸方向Z呈现出至少1μm的共同深度范围DR。例如，低掺杂区18-2沿着第一横向方向X的平均的总延伸量可以达到至少2μm、或至少5μm、或至少10μm、或至少50μm、或甚至大于300μm。此外，低掺杂区18-2沿着第一横向方向X的总延伸量可以大于场停止区18-1沿着第一横向方向X的总延伸量。根据图2A中所例示的实施例，低掺杂区18-2可以与主体区16相接触。
根据在图3中示意性地和示例性地所例示的另一个实施例，保护区17可以包括至少两个保护子区17-1和17-2，其中，具有低掺杂区18-2和场停止区18-1的场形成区18可以被布置在第一保护子区17-1与第二保护子区17-2之间。如上面通常地解释的，根据图3的实施例，保护子区17-1和17-2中的每个保护子区都可以呈现包围有源区域13的环形阱(例如闭合环)的形式。在另一个实施例中，如关于图1更通常地解释的，保护子区17-1和17-2可以是螺旋的相应的转弯的部分，或者相应地可以各自呈现非闭合的环形阱的形式。
场停止区18-1可以与第二保护子区17-2接触，并且低掺杂区可以与第一保护子区17-1接触。此外，半导体器件1可以包括多于两个的保护子区17-1和17-2，其中，相应的场形成区18被布置在多于一个的保护子区之间或每对保护子区之间。场形成区18可以允许在相应的保护子区对之间适应更高的电压；即，根据实施例，保护子区之间的距离可以被保持地相对低。
根据图4中示意性地和示例性地例示的又一个实施例，具有低掺杂区18-2和场停止区18-1的场形成区18还可以被布置在保护区17与沟道截断区19之间。场停止区18-1可以与沟道截断区19相接触并且低掺杂区可以与保护区17相接触，例如，与保护区17的最外面的保护子区相接触。
关于图2A和图2B已经说明的关于具有场停止区18-1和低掺杂区18-2的场形成区18的内容(例如，关于空间尺寸、掺杂物浓度和感应电场强度的基本上梯形的路线的能力)也可以应用于图3和图4中所例示的实施例。
然而，应当理解的是，根据实施例，半导体器件1可以包括多个场形成区18。例如，第一对场停止区18-1和低掺杂区18-2可以被布置在主体区16与保护区17两者之间，第二对场停止区18-1和低掺杂区18-2可以被布置在保护区17的相应的两个保护子区内(例如在保护子区17-1、17-2之间)、和/或第三对场停止区18-1和低掺杂区18-2可以被布置在保护区17与沟道截断区19之间。因此，图2A、图3和图4中所例示的实施例的组合是可能的，并且如果没有另外说明的话，关于场停止区18-1和低掺杂区18-2的对所说明的内容可以应用于所述可能性中的每种可能性。
例如，低掺杂区18-2沿着垂直延伸方向Z的总延伸量和场停止区18-1沿着垂直延伸方向Z的总延伸量具有相同的值，或者至少大约相同的值。根据另一个实施例，低掺杂区18-2沿着垂直延伸方向Z的总延伸量和场停止区18-1沿着垂直延伸方向Z的总延伸量可以彼此不同。例如，区域18-1和18-2沿着垂直延伸方向的总延伸量以不多于2的因数而不同。区域18-1和18-2两者都可以沿着垂直延伸方向Z从半导体主体10的表面延伸至少1μm的距离，例如，至少2μm或更多。
尽管图2A至图4例示了主体区16、低掺杂区18-2、场停止区18-1、保护区17和沟道截断区19中的每个都沿着垂直延伸方向Z呈现相同的总延伸量，但应当理解的是，低掺杂区18-2沿着垂直延伸方向Z的总延伸量和场停止区18-1沿着垂直延伸方向Z的总延伸量中的至少一个总延伸量可以在保护区17沿着垂直延伸方向Z的总延伸量的60％至140％的范围内。
例如，低掺杂区18-2沿着垂直延伸方向Z的总延伸量和场停止区18-1沿着垂直延伸方向Z的总延伸量在主体区16沿着垂直延伸方向Z的主体区16的总延伸量的60％至140％的范围内。此外，保护区17沿着垂直延伸方向Z的总延伸量(例如，保护区17中的每个保护子区17-1、……、17-4的总延伸量)可以在主体区16沿着垂直延伸方向Z的总延伸量的60％至140％的范围内。此外，沟道截断区19的总延伸量可以在主体区16沿着垂直延伸方向Z的总延伸量的60％至140％的范围内。
主体区16、保护区17、场形成区18和沟道截断区19中的每个区域都可以被布置为在径向方向上邻近于彼此(其与图1、图2A、图3和图4中的第一横向方向X相同)。
在实施例中，低掺杂区18-2可以包括质子掺杂的半导体材料。例如，接近于半导体主体10的表面，质子掺杂的半导体材料具有处于比呈现在例如有源区域13(参考图1中的区域101-1)中的晶圆深度的一半处的漂移层掺杂物浓度低(例如，低于至少1.5的因数)的掺杂物浓度的第一导电类型的掺杂物。如上面详述的，该因数可以甚至高于1.5。现在将在下面给出可以如何创建质子掺杂的半导体材料的示例。
下面，将关于图5解释半导体器件处理方法，根据该方法，低掺杂区18-2的质子掺杂的半导体材料可以被引入到半导体主体10内。
例如，该方法包括提供具有第一负载端子11、第二负载端子12和半导体主体10的半导体器件1，其中，半导体主体10包括被配置为在第一负载端子11与第二负载端子12之间传导负载电流的有源区域13、以及包围该有源区域13的结终止区域14。所提供的半导体器件1还可以包括被布置在有源区域13和结终止区域14两者内并具有以漂移层掺杂物浓度的第一导电类型的掺杂物的漂移层101。此外，所提供的半导体器件1可以包括主体区16、保护区17和场停止区18-1，如已经关于先前的附图对它们进行了示例性的描述。因此，关于有源区域13、结终止区域14、漂移层101、主体区16、保护区17和场停止区18-1已经陈述的内容也可以应用于根据本文中示例性地解释的方法所提供的半导体器件1。
半导体器件处理方法还可以包括在半导体主体10的被布置为接近于场停止区18-1的区域内创建低掺杂区18-2，通过至少执行质子注入，该低掺杂区18-2具有以低于漂移层浓度的掺杂物浓度的第一导电类型的掺杂物。
质子注入可以包括注入氢。例如，在质子注入期间，例如在几百keV至几MeV的能量范围中，例如利用在大约1013cm-2与1015cm-2之间的范围内的剂量，可以引起固有辐射缺陷。此外，质子注入之后可以是在大约300℃至520℃之间的温度范围内的退火步骤(也被称为回火)。随后，经注入的氢可以从其投射范围扩散通过辐射损伤分布并修饰辐射引起的缺陷或缺陷络合物，从而激活氢相关的施主。
现在将更详细地解释涉及执行质子注入的步骤的可选的方面。例如，提供了半导体主体10。所提供的半导体主体10可以是预先掺杂的，例如在晶体生长期间，通过外延生长或借助诸如磷之类的掺杂物材料的扩散或注入。半导体主体10可以例如在构造结终止区域14之后经受质子注入以便在漂移层101和低掺杂区18-2两者中创建质子诱导掺杂。此外，整个半导体主体10可以在该步骤期间变成质子掺杂，例如，场停止区18-1。在图5中的上部部分中示意性地例示了这种质子注入的可能的结果(参考附图标记21)，其示例性地描绘了沿着垂直延伸方向Z的氢浓度H-CC的水平。例如，在半导体主体10的上部区域(参考区域DR和101)中，氢浓度H-CC处于相当低的水平，其中，氢浓度H-CC在半导体主体10的较低区域(例如，在其中应当实施所述缓冲层102(参考图1)的区域中)处呈现峰值21-1。质子注入可以用于调整漂移层掺杂物浓度和低掺杂区18-2的掺杂物浓度的水平两者。
例如，利用至少5×1013cm-2或至少1×1014cm-2的质子剂量来执行质子注入。此外，质子剂量可以被保持在5×1015cm-2以下。此外，可以利用至少2MeV或至少3.5MeV的质子能量来执行质子注入。
在实施例中，例如在用于调整低掺杂区18-2的掺杂物浓度的水平和漂移层掺杂物浓度的水平的质子注入之后执行回火，以使得低掺杂区18-2的掺杂物浓度为漂移层掺杂物浓度例如至多1.5分之一、至多2分之一、至多3分之一或者甚至至多10分之一。此外，可以通过回火来修改半导体主体的另外的区域的掺杂物浓度的水平。
根据实施例，回火被执行为使得低掺杂区18-2的掺杂物浓度沿着垂直延伸方向Z改变。例如，回火被执行为使得与呈现在下部过渡部18-22处或邻近处的掺杂物浓度相比，呈现在上部过渡部18-21处或邻近处的掺杂物浓度可以较低。例如，掺杂物浓度沿着垂直延伸方向Z例如以基本上单调的方式增加。掺杂物浓度沿着垂直延伸方向Z的增加自身也可以沿着垂直延伸方向Z减小或增加，如在图5中所例示的(参考附图标记22，区域DR)。掺杂物浓度沿着垂直延伸方向Z从上部过渡部18-21至下部过渡部18-22的增加可以达到例如至少15％、至少20％、至少25％、或甚至多于30％。因此，根据实施例，回火被执行为使得呈现在下部过渡部18-22处的掺杂物浓度达到例如呈现在上部过渡部18-21处的掺杂物浓度的至少115％、或至少120％、或至少125％、或甚至大于130％。
例如，在至少450℃的温度下执行回火至少30min。回火还可以花费多于一小时的时间，例如，至少1.5小时、至少两小时、至少四小时、或甚至大约十小时或多于十小时。此外，回火温度可以达到多于450℃，例如至少500℃、或甚至多于520℃。例如，回火温度不超过550℃。
在图5的下部部分中示意性地例示了这种回火的可能结果(参考附图标记22)，图5示例性地描绘了n掺杂物浓度n-CC沿着垂直延伸方向Z的水平。因此，回火可以引起呈现如在图5中的下部部分中示例性地例示的路线的n掺杂物浓度n-CC。因此，如在图5中所例示的，第一导电类型的掺杂物的掺杂物浓度在共同深度范围DR内相当低并在漂移层101的水平内增加。
在其中可以实施缓冲层102的半导体主体10的水平内，掺杂物浓度n-CC可以呈现峰值22-2。例如，该峰值22-2实现了缓冲层102的相对高的掺杂物浓度。在另一个实施例中，通过磨损来去除半导体主体10的背侧的部分，以便完全或至少部分地去除包括峰值22的层。随后，可以对背侧进行处理，例如，以便通过执行单独的掺杂步骤来产生缓冲层102。此外，应当理解的是，缓冲层102并非必须要呈现在半导体器件1内。
在实施例中，例如在回火之后执行掩模的磷注入、掩模的质子注入、以及掩模的氧注入中的至少一个，以用于调节(例如，增加)场停止区18-1的掺杂物浓度的水平。由此，如上面所例示的，场停止区18-1的掺杂物浓度可以为漂移层掺杂物浓度的至少2倍或甚至更高的倍数。
此外，可以沉积前侧金属以用于创建第一负载端子11。此外，在已经处理了结终止区域14之后，可以利用钝化层15来封闭半导体主体10的表面，钝化层15可以由二氧化硅或聚酰胺等等构成。
在实施例中，可以在半导体主体10内呈现以下掺杂物浓度：漂移层101的掺杂物浓度可以在1013至1015cm-3的范围内；主体区16的掺杂物浓度可以在1017至1019cm-3的范围内；保护区17的掺杂物浓度(例如，每个保护子区的掺杂物浓度)可以在1017至1019cm-3的范围内；沟道截断区19的掺杂物浓度可以在1017至1019cm-3的范围内；场停止区18-1的掺杂物浓度可以在1014至1016cm-3的范围内；并且低掺杂区18-2的掺杂物浓度可以在1012至3×1013cm-3的范围内。
根据以上关于图1至图5所解释的实施例，可以提供半导体器件，其在一侧上呈现允许半导体器件的高阻断能力并具有低的空间需求的结终止区域。此外，可以减少寄生沟道的出现。
在从属权利要求中限定了另外的实施例的特征。该另外的实施例的特征和以上所描述的实施例的特征可以彼此进行组合以用于形成另外的实施例，只要这些特征并未被明确描述为彼此替代。
尽管图2A、图3和图4示意性地例示了在沿着平面Z-X的垂直横截面的部分中的半导体器件1的可能的设置，但应当理解的是，关于图2A、图3和图4所描述的实施例的结终止区域14和边缘区域14-1可以各自呈现相对于平行于半导体主体的表面并从半导体器件1的有源区域13的中心指向边缘区域14-1的径向方向而径向对称地布置的配置。在图1中示意性地例示了这种径向对称的配置。该径向方向因此可以包括第一横向方向X和第二横向方向Y。换句话说，区域17(例如，包括一个或多个子区17-1至17-4)、18和19中的每个区域都可以呈现包围有源区域并例如在垂直于径向方向的方向上遵循路线的环形阱的形式。当然，如在图1中示意性地例示的，这种形式并非必须呈现严格环形的路线，但也可以通过四个区段来建立，其中两个区段沿着第一横向方向X对齐并且另两个区段沿着第二横向方向Y对齐。可选地，所述区段之间的边缘可以是圆形的。
上面解释了涉及半导体晶圆和用于处理半导体晶圆的方法和系统的实施例。例如，这些半导体晶圆是基于硅(Si)的。因此，单晶半导体区域或层(例如，可以包括示例性实施例中的半导体区域103、102、101和半导体区域16、17、18和19的半导体主体10)可以是单晶Si区或Si层或Si区域。在其它实施例中，可以采用多晶硅或无定形硅。
然而，应当理解的是，半导体区域103、102、101、16、17、18和19可以由适于制造半导体器件的任何半导体材料构成。这些材料的示例包括但不限于诸如硅(Si)或锗(Ge)之类的示例性半导体材料、诸如碳化硅(SiC)或硅锗(SiGe)之类的IV族复合半导体材料、诸如氮化镓(GaN)、砷化镓(GaAs)、磷化镓(GaP)、磷化铟(InP)、磷化铟镓(InGaPa)、氮化铝镓(AlGaN)、氮化铝铟(AlInN)、氮化铟镓(InGaN)、氮化铝镓铟(AlGaInN)或磷化铟镓砷(InGaAsP)之类的二元、三元或四元III-V半导体材料、以及诸如碲化镉(CdTe)和碲镉汞(HgCdTe)之类的二元或三元II-VI半导体材料，仅举几例。先前提及的半导体材料也被称为“同质结半导体材料”。当组合两种不同的半导体材料时，形成异质结半导体材料。异质结半导体材料的示例包括但不限于氮化铝镓(AlGaN)—氮化铝镓铟(AlGaIn)、氮化铟镓(InGaN)—氮化铝镓铟(AlGaIn)、氮化铟镓(InGaN)—氮化镓(GaN)、氮化铝镓(AlGaN)—氮化镓(GaN)、氮化铟镓(InGaN)—氮化铝镓(AlGaN)、硅-碳化硅(SixC1-x)和硅-硅锗异质结半导体材料。对于功率半导体器件的应用，当前主要使用Si、SiC、GaAs和GaN材料。
为了描述的简单起见，使用诸如“下面”、“下方”、“下部”、“上方”、“上部”等等之类的空间上相对的术语来解释一个元件相对于第二元件的位置。这些术语旨在包含除了与附图中所描绘的那些方位不同的方位以外的相应器件的不同方位。此外，诸如“第一”、“第二”、等等之类的术语还用于描述各个元件、区域、区段、等等，也并不旨在是限制性的。贯穿说明书，类似的术语指代类似的元件。
如本文中使用的，术语“具有”、“含有”、“包含”、“包括”、“呈现”等等是开放式术语，它们指示所陈述的元件或特征的出现，但并不排除另外的元件或特征。除非上下文明确另外指示，冠词“一”、“一个”和“该”旨在包括复数以及单数。
考虑到以上变型和应用的范围，应当理解，本发明并不受前述描述的限制，也不受附图的限制。相反，本发明仅受所附权利要求及其法律等同形式的限制。

Claims (20)

1.一种半导体器件(1)，所述半导体器件(1)具有第一负载端子(11)、第二负载端子(12)和半导体主体(10)，所述半导体主体(10)包括有源区域(13)和包围所述有源区域(13)的结终止区域(14)，所述有源区域(13)被配置为传导所述第一负载端子(11)与所述第二负载端子(12)之间的负载电流，其中，所述半导体主体(10)包括：
-漂移层(101)，所述漂移层(101)被布置在所述有源区域(13)和所述结终止区域(14)两者内，并以等于或小于1014cm-3的漂移层掺杂物浓度具有第一导电类型的掺杂物；
-主体区(16)，所述主体区(16)被布置在所述有源区域(13)中并具有与所述第一导电类型互补的第二导电类型的掺杂物，并且所述主体区(16)将所述漂移层(101)与所述第一负载端子(11)隔离开；
-保护区(17)，所述保护区(17)被布置在所述结终止区域(14)中并具有所述第二导电类型的掺杂物，并且所述保护区(17)被配置为对由所述漂移层(101)与所述主体区(16)之间的过渡部所形成的耗尽区域进行延伸；
-场停止区(18-1)，所述场停止区(18-1)被布置为邻近所述保护区(17)，所述场停止区(18-1)以为所述漂移层掺杂物浓度至少2倍的场停止区掺杂物浓度具有所述第一导电类型的掺杂物；以及
-低掺杂区(18-2)，所述低掺杂区(18-2)被布置为邻近所述场停止区(18-1)，所述低掺杂区(18-2)以为所述漂移层掺杂物浓度至多1.5分之一的掺杂物浓度具有所述第一导电类型的掺杂物，其中，所述主体区(16)、所述保护区(17)、所述场停止区(18-1)和所述低掺杂区(18-2)被布置在所述半导体主体(10)中，以使得所述主体区(16)、所述保护区(17)、所述场停止区(18-1)和所述低掺杂区(18-2)沿着垂直延伸方向(Z)呈现至少1μm的共同深度范围(DR)。
2.一种半导体器件(1)，所述半导体器件(1)具有第一负载端子(11)、第二负载端子(12)和半导体主体(10)，所述半导体主体(10)包括有源区域(13)和包围所述有源区域(13)的结终止区域(14)，所述有源区域(13)被配置为传导所述第一负载端子(11)与所述第二负载端子(12)之间的负载电流，其中，所述半导体主体(10)包括：
-漂移层(101)，所述漂移层(101)被布置在所述有源区域(13)和所述结终止区域(14)两者内，并以漂移层掺杂物浓度具有第一导电类型的掺杂物；
-主体区(16)，所述主体区(16)被布置在所述有源区域(13)中并具有与所述第一导电类型互补的第二导电类型的掺杂物，并且所述主体区(16)将所述漂移层(101)与所述第一负载端子(11)隔离开；
-保护区(17)，所述保护区(17)被布置在所述结终止区域(14)中并具有所述第二导电类型的掺杂物，并且所述保护区(17)被配置为对由所述漂移层(101)与所述主体区(16)之间的过渡部所形成的耗尽区域进行延伸；
-场停止区(18-1)，所述场停止区(18-1)被布置为邻近所述保护区(17)，所述场停止区(18-1)具有所述第一导电类型的掺杂物；以及
-低掺杂区(18-2)，所述低掺杂区(18-2)被布置为邻近所述场停止区(18-1)，所述低掺杂区(18-2)包括质子掺杂的半导体材料，所述质子掺杂的半导体材料以低于所述漂移层掺杂物浓度的掺杂物浓度具有所述第一导电类型的掺杂物，并且其中，所述主体区(16)、所述保护区(17)、所述场停止区(18-1)和所述低掺杂区(18-2)被布置在所述半导体主体(10)中，以使得所述主体区(16)、所述保护区(17)、所述场停止区(18-1)和所述低掺杂区(18-2)沿着垂直延伸方向(Z)呈现至少1μm的共同深度范围(DR)。
3.根据权利要求1或2所述的半导体器件(1)，其中，所述场停止区(18-1)和所述低掺杂区(18-2)两者都被布置在所述主体区(16)与所述保护区(17)之间。
4.根据权利要求1或2所述的半导体器件(1)，其中，所述保护区(17)包括第一保护子区(17-1)和第二保护子区(17-2)，其中，所述场停止区(18-1)和所述低掺杂区(18-2)两者都被布置在所述第一保护子区(17-1)与所述第二保护子区(17-2)之间。
5.根据权利要求1或2所述的半导体器件(1)，还包括沟道截断区(19)，所述沟道截断区(19)被布置在所述半导体器件(1)的边缘区域(14-1)中的所述共同深度范围(DR)处并具有所述第二导电类型的掺杂物，其中，所述场停止区(18-1)和所述低掺杂区(18-2)被布置在所述保护区(17)与所述沟道截断区(19)之间。
6.根据权利要求1或2所述的半导体器件(1)，其中，所述漂移层掺杂物浓度是在所述漂移层(101)的位于所述有源区域(13)内且位于所述主体区(16)以下漂移层(101)沿着所述垂直延伸方向(Z)的总延伸量的大致一半处的区域(101-1)中所呈现的所述漂移层掺杂物浓度。
7.根据权利要求1或2所述的半导体器件(1)，其中，所述保护区(17)、所述场停止区(18-1)和所述低掺杂区(18-2)中的至少一个区域是电浮接区域。
8.根据权利要求1或2所述的半导体器件(1)，其中，所述低掺杂区(18-2)沿着所述垂直延伸方向(Z)的总延伸量和所述场停止区(18-1)沿着所述垂直延伸方向(Z)的总延伸量中的一个总延伸量在所述保护区(17)沿着所述垂直延伸方向(Z)的总延伸量的60％至140％的范围内。
9.根据权利要求1或2所述的半导体器件(1)，其中，所述场停止区(18-1)和所述低掺杂区(18-2)被配置为感应出沿着第一横向方向(X)大致呈梯形路线的电场强度(EF)。
10.根据权利要求1或2所述的半导体器件(1)，其中，所述主体区(16)、所述低掺杂区(18-2)、所述场停止区(18-1)和所述保护区(17)被布置为沿着从所述漂移层(101)的中心指向所述半导体器件(1)的边缘区域(14-1)的径向方向(X；Y)彼此相邻。
11.根据权利要求1或2所述的半导体器件(1)，其中，所述场停止区(18-1)被配置为减少寄生沟道在所述结终止区域(14)内的出现。
12.根据权利要求1或2所述的半导体器件(1)，其中，所述主体区(16)和所述漂移层(101)形成pn结，所述pn结被配置为在所述半导体器件(1)的阻断状态下对阻断电压进行阻断。
13.根据权利要求1或2所述的半导体器件(1)，其中，所述低掺杂区(18-2)的掺杂物浓度沿着所述垂直延伸方向(Z)从上部过渡部(18-21)到下部过渡部(18-22)增加至少15％。
14.一种半导体器件处理方法，包括：
-提供半导体器件(1)，所述半导体器件(1)具有第一负载端子(11)、第二负载端子(12)和半导体主体(10)，所述半导体主体(10)包括：
-有源区域(13)和包围所述有源区域(13)的结终止区域(14)，所述有源区域(13)被配置为传导所述第一负载端子(11)与所述第二负载端子(12)之间的负载电流，
-漂移层(101)，所述漂移层(101)被布置在所述有源区域(13)和所述结终止区域(14)两者内并以漂移层掺杂物浓度具有第一导电类型的掺杂物；
-主体区(16)，所述主体区(16)被布置在所述有源区域(13)中并具有与所述第一导电类型互补的第二导电类型的掺杂物，并且所述主体区(16)将所述漂移层(101)与所述第一负载端子(11)隔离开；
-保护区(17)，所述保护区(17)被布置在所述结终止区域(14)中并具有所述第二导电类型的掺杂物，并且所述保护区(17)被配置为对由所述漂移层(101)与所述主体区(16)之间的过渡部所形成的耗尽区域进行延伸；
-场停止区(18-1)，所述场停止区(18-1)被布置为邻近所述保护区(17)，所述场停止区(18-1)具有所述第一导电类型的掺杂物；以及
-通过执行至少质子注入(21)来在所述半导体主体(10)的邻近所述场停止区(18-1)而布置的区域内创建低掺杂区(18-2)，所述低掺杂区(18-2)以低于所述漂移层掺杂物浓度的掺杂物浓度具有所述第一导电类型的掺杂物，其中，所述主体区(16)、所述保护区(17)、所述场停止区(18-1)和所述低掺杂区(18-2)被布置在所述半导体主体(10)中，以使得所述主体区(16)、所述保护区(17)、所述场停止区(18-1)和所述低掺杂区(18-2)沿着垂直延伸方向(Z)呈现至少1μm的共同深度范围(DR)。
15.根据权利要求14所述的方法，其中，所述半导体主体(10)经受质子注入(21)，以在所述漂移层(101)和所述低掺杂区(18-2)两者中创建质子诱导掺杂。
16.根据权利要求14或15所述的方法，其中，以至少5×1013cm-2的质子剂量执行所述质子注入(21)。
17.根据权利要求14或15所述的方法，其中，利用至少2MeV的质子能量执行所述质子注入(21)。
18.根据权利要求14或15所述的方法，还包括：在所述质子注入(21)之后执行回火(22)，以便对所述低掺杂区(18-2)的所述掺杂物浓度的水平和所述漂移层掺杂物浓度的水平进行调整，以使得所述低掺杂区(18-2)的所述掺杂物浓度低于所述漂移层掺杂物浓度。
19.根据权利要求18所述的方法，其中，在至少450℃的温度下执行所述回火(22)至少30min。
20.根据前述权利要求14至15、19中任一项所述的方法，还包括：执行掩模的磷注入、掩模的质子注入、以及掩模的氧注入中的至少一种，以便对所述场停止区(18-1)的掺杂物浓度进行调整。
CN201610516124.4A 2015-07-03 2016-07-01 功率半导体器件边缘结构 Active CN106328712B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102015212464.9A DE102015212464B4 (de) 2015-07-03 2015-07-03 Leistungshalbleiterrandstruktur und Verfahren zu deren Herstellung
DE102015212464.9 2015-07-03

Publications (2)

Publication Number Publication Date
CN106328712A CN106328712A (zh) 2017-01-11
CN106328712B true CN106328712B (zh) 2019-10-18

Family

ID=57582910

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610516124.4A Active CN106328712B (zh) 2015-07-03 2016-07-01 功率半导体器件边缘结构

Country Status (3)

Country Link
US (1) US9905634B2 (zh)
CN (1) CN106328712B (zh)
DE (1) DE102015212464B4 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6643382B2 (ja) * 2017-03-20 2020-02-12 インフィニオン テクノロジーズ オーストリア アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｕｓｔｒｉａ ＡＧ パワー半導体デバイス
DE102017130928A1 (de) 2017-12-21 2019-06-27 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauelements mit einem Kanalstopper-Gebiet
CN112219263A (zh) 2018-11-16 2021-01-12 富士电机株式会社 半导体装置及制造方法
DE102019110330A1 (de) * 2019-04-18 2020-10-22 Infineon Technologies Ag Halbleiterbauelement mit einer randabschlussstruktur
DE102020001838A1 (de) * 2020-03-20 2021-09-23 Azur Space Solar Power Gmbh Stapelförmige hochsperrende lll-V-Halbleiterleistungsdiode
DE102020001835A1 (de) * 2020-03-20 2021-09-23 Azur Space Solar Power Gmbh Stapelförmige hochsperrende lll-V-Halbleiterleistungsdiode

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0631320A1 (en) * 1993-06-28 1994-12-28 Motorola, Inc. High voltage semiconductor structure
CN103094332A (zh) * 2013-01-30 2013-05-08 华为技术有限公司 一种绝缘栅双极晶体管
CN104241398A (zh) * 2013-06-12 2014-12-24 三菱电机株式会社 半导体元件、半导体元件的制造方法
WO2015090971A1 (en) * 2013-12-16 2015-06-25 Abb Technology Ag Edge termination for semiconductor devices and corresponding fabrication method

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008277352A (ja) 2007-04-25 2008-11-13 Matsushita Electric Ind Co Ltd 半導体装置
EP2654084B1 (en) 2010-12-17 2019-09-25 Fuji Electric Co. Ltd. Method of manufacturing a semiconductor device
US9029243B2 (en) * 2012-10-08 2015-05-12 Infineon Technologies Ag Method for producing a semiconductor device and field-effect semiconductor device
JP6090329B2 (ja) * 2012-10-23 2017-03-08 富士電機株式会社 半導体装置およびその製造方法
JP6496992B2 (ja) * 2014-07-22 2019-04-10 富士電機株式会社 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0631320A1 (en) * 1993-06-28 1994-12-28 Motorola, Inc. High voltage semiconductor structure
CN103094332A (zh) * 2013-01-30 2013-05-08 华为技术有限公司 一种绝缘栅双极晶体管
CN104241398A (zh) * 2013-06-12 2014-12-24 三菱电机株式会社 半导体元件、半导体元件的制造方法
WO2015090971A1 (en) * 2013-12-16 2015-06-25 Abb Technology Ag Edge termination for semiconductor devices and corresponding fabrication method

Also Published As

Publication number Publication date
DE102015212464B4 (de) 2019-05-23
US20170005163A1 (en) 2017-01-05
CN106328712A (zh) 2017-01-11
US9905634B2 (en) 2018-02-27
DE102015212464A1 (de) 2017-01-05

Similar Documents

Publication Publication Date Title
CN106328712B (zh) 功率半导体器件边缘结构
US10243066B2 (en) Producing a semiconductor device by epitaxial growth
JP6698746B2 (ja) 半導体デバイス
US10566462B2 (en) Bipolar semiconductor device and manufacturing method
US8384151B2 (en) Semiconductor device and a reverse conducting IGBT
US9711626B2 (en) Reverse-conducting IGBT
US9246410B2 (en) Integrated power semiconductor component, production method and chopper circuit comprising integrated semiconductor component
US9583578B2 (en) Semiconductor device including an edge area and method of manufacturing a semiconductor device
US11843045B2 (en) Power semiconductor device having overvoltage protection and method of manufacturing the same
CN104779278A (zh) 双极半导体器件及其制造方法
US20140231909A1 (en) Super Junction Semiconductor Device Comprising Implanted Zones
CN107039501B (zh) 半导体器件
CN102468298A (zh) 带有集成箝位电路的累积型场效应管
CN107564951A (zh) 具有完全耗尽的沟道区的功率半导体器件
US9825165B2 (en) Charge-compensation device
US8592903B2 (en) Bipolar semiconductor device and manufacturing method
US10991832B2 (en) Power diode
CN108615676B (zh) 半导体到金属的过渡
US9698138B2 (en) Power semiconductor device with improved stability and method for producing the same
US10340337B2 (en) Diode structure of a power semiconductor device
CN107039513A (zh) 具有增强的双极放大的功率半导体晶体管
CN107359125A (zh) 一种优化体二极管反向恢复特性的方法及装置
CN106252402A (zh) 一种沟槽栅型igbt及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant