DE102017130928A1 - Verfahren zur Herstellung eines Halbleiterbauelements mit einem Kanalstopper-Gebiet - Google Patents

Verfahren zur Herstellung eines Halbleiterbauelements mit einem Kanalstopper-Gebiet Download PDF

Info

Publication number
DE102017130928A1
DE102017130928A1 DE102017130928.4A DE102017130928A DE102017130928A1 DE 102017130928 A1 DE102017130928 A1 DE 102017130928A1 DE 102017130928 A DE102017130928 A DE 102017130928A DE 102017130928 A1 DE102017130928 A1 DE 102017130928A1
Authority
DE
Germany
Prior art keywords
region
dopant
channel stopper
area
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102017130928.4A
Other languages
English (en)
Inventor
Elmar Falck
Franz-Josef Niedernostheide
Hans-Joachim Schulze
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102017130928.4A priority Critical patent/DE102017130928A1/de
Priority to US16/227,854 priority patent/US10943974B2/en
Priority to CN201811570537.6A priority patent/CN109994378A/zh
Publication of DE102017130928A1 publication Critical patent/DE102017130928A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66128—Planar diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT

Abstract

In einem an einen Sägespurbereich (800) anschließenden Randbereich eines Bauteilbereichs (600) wird ein Kanalstopper-Gebiet (191) ausgebildet, das sich von einer ersten Hauptfläche (701) aus in eine Bauteilschicht (710) von einem ersten Leitfähigkeitstyp erstreckt. Danach wird im Bauteilbereich (600) ein dotiertes Gebiet (120) ausgebildet, das sich von der ersten Hauptfläche (701) aus in die Bauteilschicht (710) erstreckt. Das Kanalstopper-Gebiet (191) wird mittels eines fotolithographischen Verfahrens ausgebildet, das vor einem ersten fotolithographischen Verfahren zum Einbringen von Dotierstoffen in einen Abschnitt des Bauteilbereichs (600) außerhalb des Kanalstopper-Gebiets (191) ausgeführt wird.

Description

  • TECHNISCHES FELD
  • Die vorliegende Anmeldung betrifft Halbleiterbauelemente mit vergleichsweise hohem Sperrvermögen, z.B. Leistungshalbleiterdioden und Leistungshalbleiterschalter.
  • HINTERGRUND
  • Vertikale Leistungshalbleiterbauelements basieren auf einem Halbleiterkörper mit der ersten Lastelektrode auf der Vorderseite und der zweiten Lastelektrode auf der Rückseite des Halbleiterkörpers. Im Sperrfall wird das elektrische Feld zwischen den beiden Lastelektroden in einem zentralen, aktiven Bereich des Halbleiterkörpers in vertikaler Richtung abgebaut. Entlang den Seitenflächen des Halbleiterkörpers ist das Sperrvermögen des Halbleiterkörpers deutlich niedriger als im Volumen und zudem schwerer kontrollierbar. Randabschlussstrukturen auf der Bauteilvorderseite zielen darauf ab, das elektrische Feld in lateraler Richtung abzubauen, so dass die Seitenfläche des Halbleiterkörpers feldfrei bleibt. Die Randabschlussstrukturen können u.a. dotierte Kanalstopper-Gebiete umfassen, die sich nahe der Außenkante des Halbleiter-Dies üblicherweise von der Vorderseite aus in den Halbleiterkörper erstrecken.
  • Die vorliegende Offenbarung zielt darauf ab, die Zuverlässigkeit von Randabschlussstrukturen zu erhöhen.
  • ZUSAMMENFASSUNG
  • Die vorliegende Offenbarung betrifft ein Verfahren zum Herstellen eines Halbleiterbauelements. Ein Kanalstopper-Gebiet wird ausgebildet, das sich in einem an einen Sägespurbereich anschließenden Randabschlussbereich eines Bauteilbereichs von einer ersten Hauptfläche eines Halbleitersubstrats aus in eine Bauteilschicht von einem ersten Leitfähigkeitstyp erstreckt und dabei an den Sägespurbereich angrenzt oder auch geringfügig beabstandet ist.
  • Der Bauteilbereich entspricht einem Abschnitt des Halbleitersubstrats, den das Halbleiterbauelement mindestens umfasst. Der Sägespurbereich bezeichnet den Teil des Halbleitersubstrats, aus dem ein Prozess, der die Halbleiterbauelemente aus einem Halbleitersubstratverbund löst, ohne negative Wirkung auf die Bauteileigenschaften des Halbleiterbauelements Material abtragen kann. Beispielsweise trägt ein Sägeprozess Material aus einer Sägespur innerhalb des Sägespurbereichs ab, der weiter ist als die eigentliche Sägespur. Das Halbleiterbauelement kann demnach neben dem eigentlichen Bauteilbereich entlang der lateralen Seiten jeweils noch Restabschnitte des ursprünglichen Sägespurbereichs aufweisen.
  • Danach wird im Bauteilbereich in einem ersten Abstand zum Kanalstopper-Gebiet ein dotiertes Gebiet vom ersten oder von einem komplementären zweiten Leitfähigkeitstyp ausgebildet, das sich von der ersten Hauptfläche aus in die Bauteilschicht erstreckt. Das Kanalstopper-Gebiet wird mittels eines fotolithographischen Verfahrens ausgebildet, das vor einem ersten fotolithographischen Verfahren zum Einbringen von Dotierstoffen in einen Abschnitt des Bauteilbereichs außerhalb des Kanalstopper-Gebiets ausgeführt wird.
  • In vertikalen Bauelementen mit einem Laststromfluss zwischen einer Bauteilvorderseite und einer Bauteilrückseite blockiert das Kanalstopper-Gebiet im Sperrbetrieb das laterale Ausbreiten einer Raumladungszone zum Bauteilrand hin. Das Kanalstopper-Gebiet kann das äußerte Gebiet auf der Bauteilvorderseite sein, dessen Dotierung höher ist als eine Grunddotierung. Das Kanalstopper-Gebiet kann einen zentralen Abschnitt des Bauteilbereichs vollständig umschließen.
  • Das frühzeitige Ausbilden des Kanalstopper-Gebiets zu einem Zeitpunkt, zu dem noch keine weiteren lateral strukturierten dotierten Gebiete im Bauteilbereich ausgebildet sind, z.B., das Anodengebiet einer Halbleiterdiode oder die Source- und Bodygebiete von Transistorzellen, ermöglicht den Einsatz eines höheren Temperaturbudgets zur Ausbildung des Kanalstopper-Gebiets, da dieses Temperaturbudget nicht auf andere dotierte Gebiete wirkt. Das freie Temperaturbudget kann beispielsweise zum tiefen Eindiffundieren eines geeigneten Dotierstoffs oder zum Einsatz von nur langsam diffundierenden Dotierstoffen für das Kanalstopper-Gebiet genutzt werden, so dass es möglich wird, das Kanalstopper-Gebiet mit vergleichsweise großer vertikaler Ausdehnung vorzusehen.
  • Übersteigt die vertikale Ausdehnung des Kanalstopper-Gebiets die des dotierten Gebiets um mindestens einen Faktor 2, beispielsweise um einen Faktor 4 oder um mehr als einen Faktor 10, so trifft im Sperrfall eine sich vom inneren Bauteilbereich in Richtung der Außenkante des Halbleiterkörpers ausbreitende Raumladungszone in einem Abschnitt auf das Kanalstopper-Gebiet, in dem Flächen gleicher Dotierstoffkonzentration eine relativ geringe Krümmung aufweisen. Damit werden Feldspitzen im Randabschlussbereich reduziert und das Sperrvermögen des Halbleiterbauelements wird weniger von elektrischen Ladungen beeinflusst, die sich an für sie energetisch günstigen Positionen an Grenzflächen im Bereich einer Randabschlussstruktur bzw. in Passivierungsschichten oberhalb der Randabschlussstruktur ansammeln und die elektrische Feldverteilung negativ beeinflussen können. Die Robustheit des Halbleiterbauelements gegen äußere Ladungen und feuchtbedingte Korrosion wird verbessert. Bei der Herstellung des Halbleiterbauelements können tiefreichende Kanalstopper-Gebiete Chipping-Effekte beim Abtrennen aus dem Waferverbund reduzieren.
  • Gemäß einer Ausführungsform umfasst das Ausbilden des Kanalstopper-Gebiets das Ausbilden einer ersten Dotierstoffmaske auf der ersten Hauptfläche sowie ein Einbringen eines ersten Dotierstoffs durch eine Maskenöffnung in der ersten Dotierstoffmaske, wobei die Maskenöffnung mindestens einen an den Bauteilbereich angrenzenden oder geringfügig beabstandeten Abschnitt des Sägespurbereichs freilegt, so dass bei gleicher vertikaler Ausdehnung die laterale Weite des Kanalstopper-Gebiets reduziert und die Flächeneffizienz des Halbleiterbauelements verbessert werden kann.
  • Der erste Dotierstoff kann beispielsweise durch Abschnitte der ersten Hauptfläche eingebracht werden, die durch die Maskenöffnung der ersten Dotierstoffmaske freigelegt werden. Gemäß einer Ausführungsform kann nach Einbringen des ersten Dotierstoffs mindestens ein weiteres Mal eine Prozessfolge ausgeführt werden, die ein Entfernen der ersten Dotierstoffmaske, ein Aufbringen einer weiteren Bauteilschicht, das Ausbilden einer weiteren ersten Dotierstoffmaske mit einer Maskenöffnung, die mindestens einen an den Bauteilbereich angrenzenden Abschnitt des Sägespurbereichs freilegt, sowie das Einbringen des ersten Dotierstoffs durch die Maskenöffnung umfasst.
  • Durch ein solches Verfahren, bei dem sich Epitaxie und Implantation mehrfach abwechseln („Multi-Epi/Multi-Implant“), lässt sich das Verhältnis der vertikalen Ausdehnung zur lateralen Ausdehnung des Kanalstopper-Gebiets weiter verbessern.
  • Gemäß einer anderen Ausführungsform kann vor dem Einbringen des ersten Dotierstoffs ein Graben ausgebildet werden, der sich von der ersten Hauptfläche aus in die Bauteilschicht erstreckt, so dass der erste Dotierstoff durch eine Innenfläche des Grabens in die Bauteilschicht eingebracht werden kann. Mit einem solchen Graben lässt sich das Verhältnis von vertikaler Ausdehnung zu lateraler Ausdehnung des Kanalstopper-Gebiets weiter verbessern, ohne dass das erforderliche Temperaturbudget erhöht wird. Der Graben kann teilweise oder vollständig im Sägespurbereich ausgebildet werden und mit dotiertem Halbleitermaterial gefüllt werden, wobei das dotierte Halbleitermaterial als Quelle für den ersten Dotierstoff dienen kann. Der Graben kann als Ringgraben ausgebildet werden, der einen aktiven Bereich lateral vollständig einschließt und den aktiven Bereich beim Abtrennen einzelner Halbleiterkörper vom Halbleitersubstrat entlang einer Sägespur im Sägespurbereich gegen Risse und Chipping-Effekte abschirmen kann.
  • Das Kanalstopper-Gebiet kann mindestens teilweise durch Thermomigration ausgebildet werden. Hierzu wird eine n- oder p-dotierende Dotierstoffquelle auf die zu dotierende Halbleiteroberfläche aufgebracht und anschließend durch Ausbilden eines gezielten vertikalen Temperaturgradienten der Dotierstoff in die Scheibe eingetrieben.
  • Gemäß einer Ausführungsform enthält der erste Dotierstoff Phosphor und/oder Selen und/oder Schwefel. Folgt beispielsweise dem Einbringen von Phosphor, und/oder Selen und/oder Schwefel eine Hochtemperaturbehandlung bei einer Temperatur über 1000°C, die vor dem Ausbilden des dotierten Gebiets im inneren Bauteilbereich durchgeführt wird, so kann sich der erste Dotierstoff auf ein vergleichsweise tief reichendes Diffusionsgebiet verteilen, wobei Abschnitte des Diffusionsgebiets in den Bauteilbereichen die Kanalstopper-Gebiete bilden.
  • Die Hochtemperaturbehandlung des Halbleitersubstrats kann beispielsweise in einer sauerstoffhaltigen Umgebung bei einer Temperatur über 1000°C erfolgen, wobei auf der ersten Hauptfläche eine Oxidschicht ausgebildet wird. Die Ausbildung von Kanalstopper-Gebieten kann daher effektiv z.B. mit der Beseitigung oberflächennaher Kristallfehler durch Aufwachsen einer Oxidschicht oder mit der Ausbildung eines Streuoxids verknüpft werden, so dass sich tiefe Kanalstopper-Gebiete mit vergleichsweise geringem Mehraufwand vorsehen lassen. Gemäß einer Ausführungsform erfolgt das Eindiffundieren, das direkt nach dem z.B. durch eine Ionenimplantation erfolgte Einbringen des für das Kanalstopper-Gebiet benötigten Dotierstoffes erfolgt, zumindest zeitweise in einer feucht-oxidierenden Atmosphäre, da unter diesen Bedingungen eine sehr hohe Konzentration von interstitiellem Silizium vorliegt, die zu einer stark beschleunigten Diffusion der Phosphor- oder Selenatome führt.
  • Gemäß einer Ausführungsform umfasst die Ausbildung von Kanalstopper-Gebieten eine Plasmaabscheidung von Phosphor, die vergleichsweise hohe Implantationsdosen von größer 1 × 1017 cm-2 ermöglicht. Die daraus resultierende hohe Dichte an implantiertem Phosphor unterstützt die Diffusion von Phosphor bei vergleichsweise starkem Dotierungsgradienten und ermöglicht so tiefe Kanalstopper-Gebiete mit vergleichsweise geringem Temperatur-/Zeit-Budget beim Ofenprozess.
  • Das Ausbilden des Kanalstopper-Gebiets kann das Ausbilden von wasserstoffkorrelierten Donatoren im Kanalstopper-Gebiet umfassen. Wasserstoffkorrelierte Donatoren lassen sich durch Implantation von Protonen mit einer vergleichsweise großen Reichweite im Halbleitersubstrat erzeugen, so dass die Nettodotierung des Kanalstopper-Gebiets in einem Abstand zur ersten Hauptfläche weiter angehoben werden kann.
  • Das Kanalstopper-Gebiet kann einen inneren zentralen Bereich des Bauteilbereichs vollständig umschließen. Im Bauteilbereich kann eine vertikale Ausdehnung des Kanalstopper-Gebiets mit wachsendem Abstand zum Sägespurbereich streng monoton abnehmen und eine maximale vertikale Ausdehnung des Kanalstopper-Gebiets senkrecht zur ersten Hauptfläche kann größer sein als eine laterale Ausdehnung parallel zur ersten Hauptfläche, so dass der Gewinn an Tiefe des Kanalstopper-Gebiets die Flächeneffizienz eines Halbleiterbauelements kaum schmälert.
  • Der erste Dotierstoff kann durch die erste Hauptfläche in den Randabschlussbereich eingebracht werden. Gemäß einer weiteren Ausführungsform umfasst ein Verfahren zum Herstellen eines Halbleiterbauelements das Einbringen eines ersten Dotierstoffs mindestens in einen an einen Bauteilbereich angrenzenden oder vom Bauteilbereich beabstandeten Abschnitt eines Sägespurbereichs eines Halbleitersubstrats, wobei ein sich lateral vom Sägespurbereich in den Bauteilbereich erstreckendes Kanalstopper-Gebiet ausgebildet wird. Im Bauteilbereich und in einem Abstand zum Kanalstopper-Gebiet wird ein dotiertes Gebiet ausgebildet, das im Halbleitersubstrat einen pn-Übergang mit einer Driftschicht ausbildet. Eine vertikale Ausdehnung des Kanalstopper-Gebiets im Bauteilbereich kann größer sein als eine laterale Ausdehnung und dabei im Bauteilbereich eine Dotierstoffkonzentration im Kanalstopper-Gebiet mit wachsendem Abstand zum Sägespurbereich streng monoton abnehmen.
  • Das Ausbilden eines Kanalstopper-Gebiets durch Einbringen eines Dotierstoffs mindestens zum Teil in einen an den Bauteilbereich angrenzenden oder vom Bauteilbereich beabstandeten Abschnitt des Sägespurbereichs ermöglicht ein vergleichsweise tiefes und schmales Kanalstopper-Gebiet im Bauteilbereich, so dass die Robustheit der Randabschlussstruktur gegenüber Ladungen oberhalb der Halbleiteroberfläche ohne Verlust an aktiver Fläche erhöht werden kann.
  • Der erste Dotierstoff kann mindestens einen der Dotierstoffe Phosphor, Selen oder Schwefel aufweisen. Eine Hochtemperaturbehandlung kann den ersten Dotierstoff ausdiffundieren, wobei die Hochtemperaturbehandlung in oxidierender Atmosphäre, und nach einer Ausführungsform in feuchter oxidierender Atmosphäre ausgeführt werden kann, so dass während der Hochtemperaturbehandlung auf der ersten Hauptfläche eine Oxidschicht gebildet wird und die Ausbildung von tiefen Kanalstopper-Gebieten effektiv mit der Beseitigung von Kristallfehlern, zum Beispiel von so genannten Crystal Originated Particles (COPs), verknüpft werden kann.
  • Vor dem Einbringen des ersten Dotierstoffs kann ein Graben ausgebildet werden, der sich von der ersten Hauptfläche aus in die Bauteilschicht erstreckt, so dass der erste Dotierstoff durch eine Innenfläche des Grabens in die Bauteilschicht eingebracht werden kann. Mit einem solchen Graben lässt sich das Verhältnis von vertikaler Ausdehnung zu lateraler Ausdehnung des Kanalstopper-Gebiets auch ohne Hochtemperaturbehandlung zwischen dem Einbringen des ersten Dotierstoffs und dem Ausbilden dotierter Gebiete im Bauteilbereich verbessern.
  • Weitere Merkmale und Vorteile des offenbarten Gegenstands erschließen sich dem Fachmann aus der nachfolgenden detaillierten Beschreibung sowie aus den Zeichnungen.
  • Figurenliste
  • Die beigefügten Zeichnungen vermitteln ein tiefergehendes Verständnis der Erfindung, sind in die Offenbarung einbezogen und bilden einen Teil von ihr. Die Zeichnungen veranschaulichen Ausführungsformen der vorliegenden Erfindung und legen zusammen mit der Beschreibung die Prinzipien der Erfindung dar. Weitere Ausführungsformen der Erfindung und beabsichtigte Vorteile ergeben sich aus dem Verständnis der nachfolgenden detaillierten Beschreibung.
    • 1 ist ein vereinfachtes Flussdiagramm für ein Verfahren zur Herstellung eines Halbleiterbauelements mit tiefem Kanalstopper-Gebiet gemäß einer Ausführungsform.
    • 2A ist ein schematischer vertikaler Querschnitt durch einen Abschnitt eines Halbleitersubstrats zur Darstellung eines Verfahrens zur Herstellung eines Halbleiterbauelements gemäß einer Ausführungsform, nach Ausbilden eines Kanalstopper-Gebiets.
    • 2B ist ein schematischer vertikaler Querschnitt durch den Halbleitersubstratabschnitt nach 2A, nach Ausbilden eines dotierten Gebiets in einem Abstand zum Kanalstopper-Gebiet.
    • 3A ist ein schematischer vertikaler Querschnitt durch ein Halbleiterbauelement mit einem tiefen Kanalstopper-Gebiet zur Erläuterung der Ausführungsformen.
    • 3B ist ein schematisches Diagramm zur Darstellung der Abhängigkeit einer Durchbruchspannung von einer äußeren negativen Ladung und von einer vertikalen Ausdehnung des tiefen Kanalstopper-Gebiets gemäß der 3A zur Erläuterung der Ausführungsformen.
    • 4A zeigt ein erstes vertikales Dotierungsprofil für ein Kanalstopper-Gebiet basierend auf der Implantation von Phosphor und einer anschließenden Hochtemperaturbehandlung zur Erläuterung der Ausführungsformen.
    • 4B zeigt ein zweites vertikales Dotierungsprofil für ein Kanalstopper-Gebiet basierend auf der Implantation von Phosphor und einer anschließenden Hochtemperaturbehandlung zur Erläuterung der Ausführungsformen.
    • 4C zeigt ein drittes vertikales Dotierungsprofil für ein Kanalstopper-Gebiets basierend auf der Implantation von Phosphor und einer anschließenden Hochtemperaturbehandlung zur Erläuterung der Ausführungsformen.
    • 4D zeigt ein viertes vertikales Dotierungsprofil für ein Kanalstopper-Gebiet basierend auf der Implantation von Phosphor und einer anschließenden Hochtemperaturbehandlung zur Erläuterung der Ausführungsformen.
    • 5A ist ein schematischer vertikaler Querschnitt durch einen Abschnitt eines Halbleitersubstrats zur Darstellung eines Verfahrens zur Herstellung von tiefen, n-dotierten Kanalstopper-Gebieten gemäß einer Ausführungsform umfassend eine Phosphorimplantation mit hoher Dosis, nach der Implantation von Phosphor.
    • 5B ist ein schematischer vertikaler Querschnitt durch den Halbleitersubstratabschnitt nach 5A nach einer Hochtemperaturbehandlung.
    • 5C ist ein schematischer vertikaler Querschnitt durch den Halbleitersubstratabschnitt nach 5B nach Ausbildung von p-dotierten Gebieten im Abstand zu den Kanalstopper-Gebieten.
    • 5D ist ein schematischer vertikaler Querschnitt durch einen aus dem Halbleitersubstratabschnitt nach 5C durch Sägen abgetrennten Halbleiterkörper eines Halbleiterbauelements.
    • 6A ist ein schematischer vertikaler Querschnitt durch einen Abschnitt eines Halbleitersubstrats mit einer ersten Dotierstoffmaske gemäß einer Ausführungsform mit einer vom Sägebereich beabstandeten Maskenöffnung.
    • 6B ist ein schematischer vertikaler Querschnitt durch einen Abschnitt eines Halbleitersubstrats mit einer ersten Dotierstoffmaske gemäß einer Ausführungsform mit einer an den Sägebereich angrenzenden Maskenöffnung.
    • 6C ist ein schematischer vertikaler Querschnitt durch einen Abschnitt eines Halbleitersubstrats mit einer ersten Dotierstoffmaske gemäß einer Ausführungsform mit einer mit dem Sägebereich überlappenden Maskenöffnung.
    • 6D ist ein schematischer vertikaler Querschnitt durch einen Abschnitt eines Halbleitersubstrats mit einer ersten Dotierstoffmaske gemäß einer Ausführungsform mit einer ausschließlich im Sägebereich ausgebildeten Maskenöffnung.
    • 7A ist ein schematischer vertikaler Querschnitt durch einen Abschnitt eines Halbleitersubstrats gemäß einer Ausführungsform mit einer Sägespur in einem Abstand zu einem Kanalstopper-Gebiet.
    • 7B ist ein schematischer vertikaler Querschnitt durch einen Abschnitt eines Halbleitersubstrats gemäß einer Ausführungsform mit einer Sägespur, die an ein Kanalstopper-Gebiet angrenzt.
    • 7C ist ein schematischer vertikaler Querschnitt durch einen Abschnitt eines weiteren Halbleitersubstrats gemäß einer Ausführungsform mit einer Sägespur, die an ein Kanalstopper-Gebiet angrenzt.
    • 7D ist ein schematischer vertikaler Querschnitt durch einen Abschnitt eines Halbleitersubstrats gemäß einer anderen Ausführungsform mit einer Sägespur, die an ein Kanalstopper-Gebiet angrenzt.
    • 7E ist ein schematischer vertikaler Querschnitt durch einen Abschnitt eines Halbleitersubstrats gemäß einer Ausführungsform mit einem Kanalstopper-Gebiet, das vom Sägespurbereich beabstandet ist.
    • 8A ist ein schematischer vertikaler Querschnitt durch einen Abschnitt eines Halbleitersubstrats zur Darstellung eines Verfahrens zur Herstellung von tiefen n-dotierten Kanalstopper-Gebieten gemäß einer Ausführungsform umfassend das Ausbilden von Gräben, nach Ausbilden der Gräben.
    • 8B ist ein schematischer vertikaler Querschnitt durch den Halbleitersubstratabschnitt nach 8A nach einer Hochtemperaturbehandlung.
    • 8C ist ein schematischer vertikaler Querschnitt durch den Halbleitersubstratabschnitt nach 8B nach Ausbilden von p-dotierten Gebieten in Abstand zu den Kanalstopper-Gebieten.
    • 8D ist ein schematischer vertikaler Querschnitt durch einen aus dem Halbleitersubstratabschnitt nach 8C durch Sägen abgetrennten Halbleiterkörper eines Halbleiterbauelements.
    • 9 ist ein vereinfachtes Flussdiagramm für ein Verfahren zur Herstellung eines Halbleiterbauelements mit tiefem Kanalstopper-Gebiet gemäß einer weiteren Ausführungsform.
    • 10A ist ein schematischer vertikaler Querschnitt durch einen Abschnitt eines Halbleitersubstrats zur Darstellung eines Verfahrens zur Ausbildung von tiefen Kanalstopper-Gebieten gemäß einer Ausführungsform umfassend das Ausbilden von Gräben, nach Ausbilden der Gräben.
    • 10B ist ein schematischer vertikaler Querschnitt durch den Halbleitersubstratabschnitt nach 10B nach Ausbilden von dotierten Gebieten in einem Abstand zu den Kanalstopper-Gebieten.
    • 10C ist ein schematischer vertikaler Querschnitt durch einen aus dem Halbleitersubstratabschnitt nach 10B durch Sägen abgetrennten Halbleiterkörper eines Halbleiterbauelements.
  • DETAILBESCHREIBUNG
  • In der folgenden Detailbeschreibung wird auf die begleitenden Zeichnungen Bezug genommen, die einen Teil der Offenbarung bilden und in denen zu Veranschaulichungszwecken spezifische Ausführungsbeispiele gezeigt sind. Es versteht sich von selbst, dass weitere Ausführungsbeispiele existieren und an den Ausführungsbeispielen strukturelle oder logische Änderungen gemacht werden können, ohne dass dabei von dem durch die Patentansprüche Definierten abgewichen wird. Die Beschreibung der Ausführungsbeispiele ist insoweit nicht begrenzend. Insbesondere können Elemente von im Folgenden beschriebenen Ausführungsbeispielen mit Elementen von anderen der beschriebenen Ausführungsbeispiele kombiniert werden, sofern sich aus dem Kontext nichts anderes ergibt.
  • Bei den Begriffen „haben“, „enthalten“, „umfassen“, „aufweisen“ und dergleichen handelt es sich im Folgenden um offene Begriffe, die einerseits auf das Vorhandensein der besagten Elemente oder Merkmale hinweisen, andererseits das Vorhandensein von weiteren Elementen oder Merkmalen nicht ausschließen. Die unbestimmten Artikel und die bestimmten Artikel umfassen sowohl den Plural als auch den Singular, sofern sich aus dem Zusammenhang nicht eindeutig etwas anderes ergibt.
  • Manche Figuren stellen relative Dotierstoffkonzentrationen durch die Angabe „-“ oder „+“ neben dem Dotiertyp dar. Beispielsweise bedeutet „n-“ eine Dotierstoffkonzentration, die kleiner ist als die Dotierstoffkonzentration eines „n“-dotierten Gebiets, während ein „n+“-dotiertes Gebiet eine höhere Dotierstoffkonzentration aufweist als das „n“-dotierte Gebiet. Die Angabe der relativen Dotierstoffkonzentration bedeutet nicht, dass dotierte Gebiete mit derselben relativen Dotierstoffkonzentrationsangabe dieselbe absolute Dotierstoffkonzentration aufweisen müssen, sofern nichts anderes ausgesagt ist. Beispielsweise können zwei verschiedene „n“-dotierte Gebiete die gleiche oder unterschiedliche absolute Dotierstoffkonzentrationen aufweisen.
  • Die 1 bezieht sich auf ein Verfahren zum Herstellen eines Halbleiterbauelements, beispielsweise eines vertikalen Leistungshalbleiterbauelements, etwa einer Halbleiterdiode, eines IGBTs (insulated gate bipolar transistors) oder eines HVMOS-FETs (high voltage metal oxide semiconductor field effect transistor).
  • Ein sich von einer ersten Hauptfläche aus in eine Bauteilschicht von einem ersten Leitfähigkeitstyp erstreckendes Kanalstopper-Gebiet wird in einem an einen Sägespurbereich anschließenden Bauteilbereich ausgebildet, wobei das Kanalstopper-Gebiet an den Sägespurbereich angrenzen kann (902). Danach wird ein sich im Bauteilbereich von der ersten Hauptfläche aus in die Bauteilschicht erstreckendes dotiertes Gebiet vom ersten oder von einem komplementären zweiten Leitfähigkeitstyp in einem ersten Abstand zum Kanalstopper-Gebiet ausgebildet (904). Das Kanalstopper-Gebiet wird mittels eines fotolithographischen Verfahrens ausgebildet, das vor einem ersten fotolithographischen Verfahren zum Einbringen von Dotierstoffen in einen Abschnitt des Bauteilbereichs außerhalb des Kanalstopper-Gebiets ausgeführt wird.
  • Die 2A und 2B illustrieren das Verfahren der 1 anhand von Querschnitten durch ein Halbleitersubstrat 700.
  • Das Halbleitersubstrat 700 basiert auf einkristallinem Halbleitermaterial, zum Beispiel Silizium, Germanium, einem Silizium-Germanium Mischkristall, Siliziumcarbid oder einem AIIIBV Verbindungshalbleiter, beispielsweise GaN oder GaAs.
  • Auf der Vorderseite weist das Halbleitersubstrat 700 eine weitgehend planare erste Hauptfläche 701 und auf der Rückseite eine zur ersten Hauptfläche 701 im Wesentlichen parallele zweite Hauptfläche 702 auf. Eine Richtung senkrecht zur ersten Hauptfläche 701 definiert eine vertikale Richtung. Richtungen parallel zur ersten Hauptfläche 701 sind laterale bzw. horizontale Richtungen.
  • Das Halbleitersubstrat 700 umfasst mindestens eine an die erste Hauptfläche 701 anschließende Bauteilschicht 710, die über ihre gesamte vertikale und laterale Ausdehnung in lateraler Richtung unstrukturiert ist, zumindest in lateraler Richtung gleichmäßig dotiert ist und keine lateral voneinander separierten dotierten Gebiete aufweist. Die Bauteilschicht 710 ist von einem ersten Leitfähigkeitstyp, beispielsweise n-dotiert. In vertikaler Richtung kann die Dotierstoffkonzentration in der Bauteilschicht 710 konstant sein oder in Abhängigkeit vom Abstand zur ersten Hauptfläche 701 variieren.
  • Das Halbleitersubstrat 700 kann zudem einen Substratabschnitt 780 umfassen, der einen anderen Leitfähigkeitstyp aufweisen kann als die Bauteilschicht 710. Beispielsweise ist der Substratabschnitt 780 ein aus einem Halbleiterkristall gesägtes Startsubstrat, auf dem die Bauteilschicht 710 als epitaktische Schicht aufgewachsen ist.
  • Das Halbleitersubstrat 700 weist Bauteilbereiche 600 auf, die in einem regelmäßigen Muster in Spalten und Zeilen angeordnet sind. Ein gitterartiger Sägespurbereich 800 trennt benachbarte Bauteilbereiche 600 voneinander. Die Bauteilbereiche 600 umfassen jeweils einen zentralen aktiven Bereich 610 und einen den aktiven Bereich 610 lateral einschließenden Randabschlussbereich 690, der den aktiven Bereich 610 vom Sägespurbereich 800 trennt.
  • Die tatsächliche Sägespur liegt innerhalb des Sägespurbereiches 800 und muss nicht notwendigerweise mit einer Grenzlinie zwischen dem Bauteilbereich 600 und dem Sägespurbereich 800 übereinstimmen, wobei die Grenzlinie dadurch definiert sein kann, dass eine Abweichung der Sägespur über die Grenzlinie hinaus in den Bauteilbereich 600 hinein zu einer Reduktion der Durchbruchspannung führt. Im Sägespurbereich 800 unterhalb eines Kanalstopper-Gebiets ist die maximal auftretende Feldstärke bei Anlegen der Durchbruchspannung < 100 V/cm.
  • Im aktiven Bereich 610 werden später solche Halbleiterelemente ausgebildet, die die nominale Funktionalität eines Halbleiterbauelements bestimmen, beispielsweise ein Anodengebiet einer Halbleiterdiode, schaltbare Transistorzellen eines MOSFETs, einer MGD (MOS gated diode), eines IGBTs oder eines Thyristors oder eine Ladungssammelzone eines Strahlungsdetektors. Im Randbereich 690 fehlen solche Halbleiterbauelemente. Der Randbereich kann eine Randabschlussstruktur aufweisen, die eine Mindestsperrfähigkeit des Randbereichs sicherstellt, z.B. Feldringe, ein JTE(junction termination extension)-Gebiet oder ein VLD(variation of lateral doping)-Gebiet.
  • Auf der ersten Hauptfläche 701 wird eine erste Maskenschicht aufgebracht und durch ein fotolithographisches Verfahren strukturiert. Danach wird durch Maskenöffnungen 415 einer aus der ersten Maskenschicht hervorgegangenen ersten Dotierstoffmaske 410 ein erster Dotierstoff 195 in vordefinierte Abschnitte der Bauteilschicht 710 eingebracht, wobei der erste Dotierstoff vom Leitfähigkeitstyp der Bauteilschicht 710 ist.
  • Der erste Dotierstoff 195 kann für ein Silizium Halbleitersubstrat 700 mit n dotierter Bauteilschicht 710 Phosphor, Selen, und/oder Schwefel sowie durch Implantation von Protonen erzeugte wasserstoffkorrelierte Donatoren und für ein Halbleitersubstrat 700 mit p dotierter Bauteilschicht 710 z.B. Aluminium oder Bor enthalten.
  • 2A zeigt die aus der ersten Maskenschicht hervorgegangene erste Dotierstoffmaske 410 mit einer Maskenöffnung 415, die den aktiven Bereich 610 lateral vollständig einschließen kann und in einem Abstand zum aktiven Bereich 610 ausgebildet ist. Die Maskenöffnung 415 kann vollständig innerhalb des Randabschlussbereichs 690 und in einem Abstand zum Sägespurbereich 800 ausgebildet sein, kann an den Sägespurbereich 800 angrenzen, kann ausschließlich im Sägespurbereich 800 ausgebildet sein oder kann sowohl mit dem Randabschlussbereich 690 als auch mit dem Sägespurbereich 800 überlappen. In durch die Maskenöffnung 415 freigelegte Abschnitte der Bauteilschicht 710 ist der erste Dotierstoff 195 eingebracht.
  • Im Zuge einer folgenden Hochtemperaturbehandlung diffundiert der erste Dotierstoff 195 in lateraler und vertikaler Richtung. Die erste Dotierstoffmaske 410 wird entfernt. Eine zweite Maskenschicht wird aufgebracht und durch ein fotolithographisches Verfahren strukturiert. Durch Maskenöffnungen 425 einer aus der zweiten Maskenschicht hervorgegangenen zweiten Dotierstoffmaske 420 wird ein zweiter Dotierstoff in vordefinierte Abschnitte der Bauteilschicht 710 eingebracht.
  • 2B zeigt die zweite Dotierstoffmaske 420 mit einer Maskenöffnung 425 im aktiven Bereich 610 sowie ein dotiertes Gebiet 120, das den zweiten Dotierstoff enthält, in einem durch die Maskenöffnung 425 freigelegten Abschnitt der Bauteilschicht 710. Das dotierte Gebiet 120 bildet einen ersten pn-Übergang pn1 mit einem von den beiden Implantationen unbeeinflusst gebliebenen Abschnitt der Bauteilschicht 710, der eine Driftschicht 731 ausbildet. Das dotierte Gebiet 120 bildet beispielsweise das Anodengebiet einer Leistungshalbleiterdiode oder eine Dotierstoffwanne zur Ausbildung von Bodygebieten von Transistorzellen von MOSFETs oder IGBTs. Zur Vereinfachung ist hier nur ein zusammenhängendes Body-Gebiet dargestellt. In Realität werden üblicherweise eine Vielzahl von Body-Gebieten erzeugt.
  • Das dotierte Gebiet 120 ist in einem lateralen Abstand von einem Kanalstopper-Gebiet 191 ausgebildet, das aus der vertikalen und lateralen Diffusion des ersten Dotierstoffs 195 der 2A hervorgeht. Das Kanalstopper-Gebiet 191 ist vom selben Leitfähigkeitstyp wie die Bauteilschicht 710 und bildet mit der Driftschicht 731 einen unipolaren Übergang jn, beispielsweise einen n-/n+ Übergang oder einen p-/p+ Übergang, wobei die Lage des unipolaren Übergangs jn durch die Orte maximaler Dotierstoffkonzentrationsänderung auf Linien, die den unipolaren Übergang jn schneiden, bestimmt ist.
  • Da zum Zeitpunkt der Ausbildung des Kanalstopper-Gebiets 191 noch keine anderen dotierten Gebiete in der Bauteilschicht 710 ausgebildet sind, steht zur Ausbildung des Kanalstopper-Gebiets 191 ein hohes Temperaturbudget zur Verfügung, das dazu genutzt werden kann, das Kanalstopper-Gebiet 191 mit einer vergleichsweise großen maximalen vertikalen Ausdehnung v1 gegenüber einer maximalen vertikalen Ausdehnung v2 des dotierten Gebiets 120 vorzusehen. Beispielsweise beträgt die maximale vertikale Ausdehnung v1 oder Tiefe des Kanalstopper-Gebiets 191 mindestens das Doppelte, beispielsweise mindestens das Fünffache oder mindestens das Zehnfache einer maximalen vertikalen Ausdehnung v2 des dotierten Gebiets 120.
  • Überlappt die Maskenöffnung 415 der ersten Dotierstoffmaske 410 mindestens teilweise den Sägespurbereich 800, dann kann der laterale Flächenbedarf des Kanalstopper-Gebiets 191 innerhalb der Bauteilbereichs 600 weiter reduziert werden. Gemäß einer Ausführungsform ist die maximale vertikale Ausdehnung v1 des Kanalstopper-Gebiets 191 mindestens so groß wie die maximale laterale Ausdehnung w1, beispielsweise mindestens das Doppelte oder mindestens das Fünffache.
  • Als Folge davon weist der unipolare Übergang jn zwischen der Driftschicht 731 und dem Kanalstopper-Gebiet 191 in einem Abstand zur ersten Hauptfläche 701, der der maximalen vertikalen Ausdehnung v2 des dotierten Gebiets 120 entspricht, nur eine vergleichsweise geringe Krümmung auf, so dass im Sperrfall ein „Auflaufen“ der Raumladungszone auf das Kanalstopper-Gebiet 191 keine Feldspitzen erzeugt, bzw. lediglich solche Feldspitzen, die gegenüber Feldspitzen bei einem „Auflaufen“ auf einen Abschnitt des Kanalstopper-Gebiets mit starker Krümmung stark reduziert sind.
  • Die 3A bis 3B beziehen sich auf mit Hilfe des beschriebenen Verfahrens hergestellte Halbleiterdioden 500 mit einem dotierten Gebiet 120, das das Anodengebiet ausbildet, auf der Bauteilvorderseite. Im Randabschlussbereich 690 schließt an das dotierte Gebiet 120 ein JTE-Gebiet 125 an. Entlang einer Seitenfläche 103 des Halbleiterkörpers 100 erstreckt sich ein n+ dotiertes Kanalstopper-Gebiet 191 von einer ersten Oberfläche 101 aus in den Halbleiterkörper 100. Das Kanalstopper-Gebiet 191 bildet einen n-/n+ Übergang mit einer n- dotierten Driftzone 131, die die p-dotierten Gebiete 120, 125 auf der Vorderseite von einer höher dotierten Kathodenschicht auf der Bauteilrückseite trennt, und in der im Sperrfall das elektrische Feld in vertikaler Richtung abgebaut wird.
  • Die maximale Dotierstoffkonzentration im Kanalstopper-Gebiet 191 beträgt etwa 5 × 1018 cm-3. Eine maximale vertikale Ausdehnung v1 des Kanalstopper-Gebiets 191 beträgt etwa das Doppelte einer maximale laterale Ausdehnung w1 und etwa das Fünffache der maximalen vertikalen Ausdehnung v2 der dotierten Gebiete 120, 125.
  • Eine erste Lastelektrode 310 kontaktiert das dotierte Gebiet 120 auf der Bauteilvorderseite im aktiven Bereich 610. Eine Passivierungsschicht 400 liegt im Randabschlussbereich 690 auf dem Halbleiterkörper 100 auf, fasst die erste Lastelektrode 310 lateral ein und kann einen Teilabschnitt der ersten Lastelektrode 310 bedecken. In der Passivierungsschicht 400 sind schematisch negative elektrische Ladungen 250 angedeutet, beispielsweise OH--Ionen, Fluor-Ionen oder Lithium-Ionen, die sich an für sie energetisch günstigen Stellen in der Passivierungsschicht 400 sammeln können.
  • In 3B gibt eine erste Linie 921 die Abhängigkeit der Durchbruchspannung VPT des Randabschlussbereichs 690 in Abhängigkeit von einer äußeren auf-integrierten Ladungsdichte QF im Volumen der Passivierungsschicht 400 für eine maximale vertikale Ausdehnung v1 des Kanalstopper-Gebiets 191 der 3A von 4 µm, eine zweite Linie 922 für v1 = 20µm, eine dritte Line 923 für v1 = 40 µm, eine vierte Linie 924 für v1 = 100µm und eine fünfte Linie 925 für v1 = 200µm an. Je tiefer das Kanalstopper-Gebiet 191 reicht, desto geringer ist der Einfluss von in der Passivierungsschicht 400 vorhandener negativer elektrischer Ladung auf die Durchbruchspannung. Ab einer vertikalen Ausdehnung bzw. Tiefe von 200 µm ist kein das Sperrvermögen reduzierender Einfluss der negativen Ladung auf die Durchbruchspannung mehr erkennbar.
  • Die 4A bis 4D betreffen eine tiefe Eindiffusion von Phosphor zur Ausbildung eines Kanalstopper-Gebiets 191 in einem Halbleitersubstrat basierend auf Silizium, wobei die Eindiffusion von Phosphor mit der Diffusion von Selen und/oder Schwefel kombiniert werden kann. Um die maximale laterale Ausdehnung w1 des Kanalstopper-Gebiets 191 gering zu halten, kann Phosphor mindestens zum Teil oder ausschließlich im Bereich der Sägespur eingebracht werden, so dass der Großteil des durch Diffusion von Phosphor entstandenen Diffusionsgebiets beim Sägen zum Trennen der einzelnen Bauelemente vom Halbleitersubstrat entfernt wird und nur ein relativ schmaler Bereich der lateralen Ausdiffusion im finalisierten Halbleiterbauelement verbleibt.
  • Die 4A zeigt eine erste vertikale Dotierstoffverteilung 931 für ein Kanalstopper-Gebiet, das auf eine Phosphorimplantationsdosis von 5 × 1015 cm-2 bei einer Implantationsenergie von 100 keV zurückgeht. Nach einer 20stündigen Hochtemperaturbehandlung bei 1150°C beträgt die Tiefe des Kanalstopper-Gebiets 191 etwa 20 µm. Erfolgt die Hochtemperaturbehandlung in oxidierender Atmosphäre, so wächst im selben Zeitraum eine 20nm starke Oxidschicht.
  • Gemäß einer Ausführungsform erfolgt die Implantation von Phosphor mittels Plasmaabscheidung mit einer Implantationsdosis größer 1017 cm-2.
  • Beispielsweise zeigt 4B eine zweite vertikale Dotierstoffverteilung 932 des Kanalstopper-Gebiets für eine Phosphorimplantationsdosis einer Plasmaabscheidung von 2 × 1017 cm-2 bei einer Implantationsenergie von 100 keV nach einer 20stündigen Hochtemperaturbehandlung bei 1150°C. Die Tiefe des Kanalstopper-Gebiets beträgt knapp 30 µm.
  • Beispielsweise in Silizium-Halbleiterbauelementen mit einer nominalen Sperrspannung von 1.2 kV und einer vertikalen Driftzonenausdehnung von ca. 90 µm reduziert ein Kanalstopper-Gebiet mit einer vertikalen Ausdehnung von etwa 30 µm die Abhängigkeit der Durchbruchspannung von negativen Ladungen in der Passivierungsschicht deutlich.
  • Die 4C und 4D zeigen eine dritte bzw. eine vierte vertikale Dotierstoffverteilung 933, 934 mit den Implantationsparametern der 4A und 4B nach einer 30stündigen Hochtemperaturbehandlung bei 1106°C. Die erreichten Eindringtiefen betragen etwa 16 µm bzw. knapp 30 µm.
  • Auf einer ersten Hauptfläche 701 eines Halbleitersubstrats 700 aus einkristallinem Silizium mit einer an die erste Hauptfläche 701 anschließenden Bauteilschicht 710 wird eine erste Dotierstoffmaske 410 ausgebildet. Durch eine gitterförmige Maskenöffnung 415 bzw. eine Mehrzahl von rahmenartigen Maskenöffnungen 415 in der ersten Dotierstoffmaske 410 wird Phosphor mit einer Dosis von mindestens 1015 cm-2, beispielsweise mit einer Dosis von mindestens 1016 cm-2 bzw. von mindestens 1017 cm-2 in die Bauteilschicht 710 implantiert. Die Implantation von Phosphor kann eine Plasmaabscheidung umfassen. Die Implantationsenergie kann im Bereich zwischen 50 keV und 200 keV, beispielsweise bei etwa 100 keV liegen.
  • Die 5A zeigt die eingebrachten Phosphoratome des ersten Dotierstoffs 195 in der vertikalen Projektion der Maskenöffnung 415 in der ersten Dotierstoffmaske 410. Im gezeichneten Ausführungsbeispiel deckt die erste Dotierstoffmaske 410 den Bauteilbereich 600 des Halbleitersubstrats 700 komplett ab und die Maskenöffnung 415 legt mindestens einen Teil des Sägespurbereichs 800 frei. Gemäß anderen Ausführungsformen kann die Maskenöffnung 415 die Bauteilbereiche 600 seitlich überlappen oder lediglich in einem zentralen Bereich des Sägespurbereichs 800 ausgebildet sein. Nach einer anderen Ausführungsform ist jedem Bauteilbereich eine rahmenartige Maskenöffnung zugeordnet, die jeweils ausschließlich innerhalb des Bauteilbereichs 600, ausschließlich innerhalb des Sägespurbereichs 800 oder den Bauteilbereich 600 und den Sägespurbereich 800 überlappend ausgebildet sind.
  • Der Implantation von Phosphor und dem Entfernen der ersten Dotierstoffmaske 410 folgt ein Hochtemperaturschritt bei einer Temperatur über 1000°C, gemäß einer Ausführungsform bei einer Temperatur oberhalb von 1100°C. Der Hochtemperaturschritt kann ausschließlich zur Diffusion von Phosphor dienen oder neben der Diffusion von Phosphor einem weiteren Zweck dienen, beispielsweise zur Ausbildung einer Oxidschicht auf der ersten Hauptfläche 701. Beispielsweise wird im Hochtemperaturschritt das Halbleitersubstrat 700 in einer oxidierenden Atmosphäre über eine Zeitdauer von mindestens einer Stunde, beispielsweise mindestens drei Stunden, auf einer Temperatur von mindestens 1000°C oder mindestens 1100°C gehalten, wobei auf der ersten Hauptfläche 701 eine Oxidschicht 210 ausgebildet wird. Gemäß einer Ausführungsform wird die Oxidation in feuchter Atmosphäre durchgeführt.
  • 5B zeigt die Oxidschicht 210 auf der ersten Hauptfläche 701 sowie die durch laterale und vertikale Diffusion der implantierten Phosphoratome gebildete Diffusionsgebiete 190. Die Diffusionsgebiete 190 umfassen erste Abschnitte, die in den Bauteilbereichen 600 Kanalstopper-Gebiete 191 bilden, sowie zweite Abschnitte 192 im Sägespurbereich 800. Eine Schichtdicke der Oxidschicht 210 beträgt einige Nanometer, z.B. mindestens 5 nm oder mindestens 10 nm oder auch mehr als 100 nm oder, bei Anwendung einer Feuchtoxidation, auch mehr als 1000 nm. Die Oxidschicht 210 kann ein Opferoxid sein, mit deren Bildung und anschließendem Entfernen oberflächennahe Kristalldefekte entfernt werden. Die Oxidschicht 210 kann auch als Streuoxidschicht für eine folgende Implantation fungieren.
  • Auf der Oxidschicht 210 oder, nach Entfernen der Oxidschicht 210, unmittelbar auf der ersten Hauptfläche 701 wird eine zweite Dotierstoffmaske 420 ausgebildet, die mindestens einen äußeren Abschnitt der Randabschlussbereiche 690 der Bauteilbereiche 600 abdeckt und daneben den Sägespurbereich 800 komplett abdecken kann. Maskenöffnungen 425 in der zweiten Dotierstoffmaske 420 legen mindestens die zentralen aktiven Bereiche 610 der Bauteilbereiche 600 frei. Durch die Maskenöffnungen 425 wird ein zweiter Dotierstoff vom p-Leitungstyp implantiert.
  • 5C zeigt durch die Implantation des zweiten Dotierstoffs gebildete zweite dotierten Gebiete 120, die nahe der Substratvorderseite einen ersten pn-Übergang pn1 mit einer Driftschicht 731 bilden, die einen Abschnitt der Bauteilschicht 710 außerhalb der dotierten Gebiete 120 und außerhalb der Diffusionsgebiete 190 umfasst. Die dotierten Gebieten 120 sind in einem Abstand zu den Diffusionsgebieten 190 ausgebildet. Eine oder mehrere weitere Implantationen können im Bereich zwischen den dotierten Gebieten 120 und den Diffusionsgebieten 190 weitere p-dotierte Gebiete 125 oder n-dotierte Gebiete einer Randabschlussstruktur ausbilden, beispielsweise Feldringe, JTE-Gebiete oder VLD-Gebiete. Ein an die erste Hauptfläche 701 angrenzender Abschnitt der Driftschicht 731 kann das äußerste dotierte Gebiet einer solchen Randabschlussstruktur, z.B. das p-dotierte Gebiet 125 einer JTE von den Diffusionsgebieten 190 trennen.
  • Nach weiteren Verfahrensschritten werden beispielsweise durch einen Sägeprozess aus dem Halbleitersubstrat 700 einzelne Halbleiterkörper 100 gewonnen. Beim Sägeprozess werden Abschnitte des Halbleitersubstrats 700 mit den zweiten Abschnitten 192 der Diffusionsgebiete 190 teilweise oder vollständig verbraucht.
  • 5D zeigt einen Abschnitt eines durch einen Sägeprozess aus dem Halbleitersubstrat 700 der 5C abgetrennten Halbleiterkörpers 100.
  • Ein p-dotiertes Gebiet 120 im aktiven Bereich 610 bildet einen ersten pn-Übergang pn1 mit einer aus einem Abschnitt der Driftschicht 731 der 5C gebildeten Driftzone 131. Das p-dotierte Gebiet 120 bildet beispielsweise das Anodengebiet einer Halbleiterdiode oder eine p-Wanne für die Bodygebiete von Transistorzellen eines MOSFETs. Im Randabschlussbereich ist ein weiteres p-dotiertes Gebiet 125 ausgebildet, das an das p-dotierte Gebiet 120 angrenzen kann.
  • Ein Kanalstopper-Gebiet 191 bildet einen n-/n+ Übergang jn mit der Driftzone 131, wobei ein an die erste Oberfläche 101 des Halbleiterkörpers 100 grenzender Abschnitt der Driftzone 131 das Kanalstopper-Gebiet 191 vom nächstliegenden dotierten Gebiet des komplementären Leitfähigkeitstyps trennt. Die Lage des n-/n+ Übergangs jn wird dabei durch Orte maximaler Dotierstoffkonzentrationsänderung auf Linien bestimmt, die den n-/n+ Übergang schneiden. Das Kanalstopper-Gebiet 191 ist in lateraler Richtung in einem lateralen Abstand d1 zum nächstgelegenen p-dotierten Gebiet 120, 125 ausgebildet, wobei der laterale Abstand d1 bei einer Dicke D des Halbleiterkörpers 100 zwischen der ersten Oberfläche 101 und einer der ersten Oberfläche 101 gegenüberliegenden zweiten Oberfläche mindestens D/20 und höchstens 2 × D beträgt.
  • Eine maximale vertikale Ausdehnung v1 des Kanalstopper-Gebiets 191 übertrifft eine maximale vertikale Ausdehnung v2 des p-dotierten Gebiets 120 um mindestens das Doppelte, beispielsweise um mindestens das Fünffache oder mindestens das Zehnfache. Die maximale vertikale Ausdehnung v1 des Kanalstopper-Gebiets 191 kann kleiner, gleich oder größer sein als der Abstand einer Unterkante der Driftzone 131 zur ersten Oberfläche 101. Beispielsweise beträgt die maximale vertikale Ausdehnung v1 des Kanalstopper-Gebiets 191 mindestens 20% und höchstens 100% des Abstands d3.
  • Innerhalb des Kanalstopper-Gebiets 191 kann eine Dotierstoffkonzentration mit wachsendem Abstand zur Seitenfläche 103 monoton, z.B. streng monoton abfallen. Die maximale vertikale Ausdehnung v1 kann das Kanalstopper-Gebiet 191 an der Seitenfläche 103 aufweisen. Die vertikale Ausdehnung kann mit zunehmendem Abstand zur Seitenfläche 103 monoton, beispielsweise streng monoton abnehmen.
  • Die 6A bis 6D zeigen verschiedene Ausführungsformen für die erste Dotierstoffmaske 410 zur Implantation des ersten Dotierstoffs.
  • In 6A weist die erste Dotierstoffmaske 410 eine Mehrzahl von rahmenartigen Maskenöffnungen 415 auf, die jeweils einen aktiven Bereich 610 eines Bauteilbereichs 600 lateral einrahmen und sowohl vom Sägespurbereich 800 als auch von den aktiven Bereichen 610 beabstandet sind.
  • 6B zeigt rahmenartige Maskenöffnungen 415, die unmittelbar an den Sägespurbereich 800 angrenzen. 6C zeigt rahmenartige Maskenöffnungen 415, die jeweils teilweise mit einem äußersten Abschnitt eines Randabschlussbereichs 690 eines Bauteilbereichs 600 und mit an die Bauteilbereiche 600 angrenzenden Abschnitte des Sägespurbereichs 800 überlappt.
  • In 6D sind die Maskenöffnungen 415 vollständig im Sägespurbereich 800 ausgebildet. Anstelle einer Vielzahl von rahmenartigen Maskenöffnungen 415 kann die Dotierstoffmaske 410 eine einzige, gitterartige Maskenöffnung 415 aufweisen, die mindestens einen zentralen Abschnitt des Sägespurbereichs 800 freilegt, und äußerste Abschnitte der Randabschlussbereiche 690 der Bauteilbereiche 600 freilegen kann.
  • Die 7A bis 7E zeigen unterschiedliche Positionen einer Sägespur 810 relativ zu einem Bauteilgebiet 690. Ein Separationsprozess, z.B. Sägen, Laser-Dicen (laser dicing), oder Ätzen, der das Halbleitersubstrat 710 in einzelne Halbleiterkörper teilt, trägt in der Sägespur 810 einen Abschnitt 795 des Halbleitersubstrats 710 ab. Eine laterale Weite der Sägespur 810 kann mehrere 10 Mikrometer betragen. Der Sägespurbereich 800 entspricht einem Toleranzfenster für eine zulässige laterale Positionsabweichung der Sägespur 810.
  • Eine Grenzlinie 681 zwischen dem Sägespurbereich 800 und dem Bauteilbereich 600 kann dadurch definiert sein, dass eine laterale Abweichung der Sägespur 810 in den Bauteilbereich 600 hinein die Durchbruchspannung des Bauteils unter eine vorgegebene Schwelle absinken lässt.
  • In den Ausführungsformen der 7A bis 7C verläuft die Grenzlinie 681 durch die laterale Mitte des Kanalstopper-Gebiets 191 vor dem Trennungsprozess.
  • In 7A verläuft die Sägespur 810 in einem Abstand d2 zum Kanalstopper-Gebiet 191. Ein aus dem Halbleitersubstrat 700 gewonnenes Halbleiterbauelement umfasst neben dem Bauteilbereich 600 einen Restabschnitt 699 des Sägespurbereichs 800. Der Abstand d2 zwischen der Sägespur 810 und dem Kanalstopper-Gebiet 191 kann im Bereich von 0 µm bis 200 µm liegen, beispielsweise in einem Bereich von 10 µm bis 100 µm oder von 20 µm bis 50 µm.
  • In 7B grenzt die Sägespur 810 an das Kanalstopper-Gebiet 191 an. In 7C grenzt die Sägespur 810 direkt an die Grenzlinie 681 an.
  • In der 7D ist die Grenzlinie 681 aus der lateralen Mitte des Kanalstopper-Gebiets 191 vor dem Separationsprozess weiter in Richtung des Bauteilbereichs 600 verschoben, so dass das im Bauteilbereich 600 ausgebildete Kanalstopper-Gebiet 191 weniger als 50% des Kanalstopper-Gebiets vor dem Separationsprozess umfasst. Erreicht die Sägespur 810 gerade die Grenzlinie 681, so ergibt sich ein schmales Kanalstopper-Gebiet 191, dessen vertikale Ausdehnung vom Bauteilrand her von Anfang abnimmt.
  • In der 7E ist das Kanalstopper-Gebiet 191 in einem Abstand zum Sägespurbereich 810 ausgebildet und bleibt beim Separationsprozess erhalten. Der Abstand d2 zwischen der Sägespur 810 und dem Kanalstopper-Gebiet 191 kann im Bereich von 0 µm bis 200 µm liegen, beispielsweise in einem Bereich von 10 µm bis 100 µm oder von 20 µm bis 50 µm.
  • Die 8A bis 8D beziehen sich auf die Ausbildung von Kanalstopper-Gebieten 191 durch Einbringen des ersten Dotierstoffs durch Innenflächen von Gräben 790.
  • Auf der ersten Hauptfläche 701 wird eine Grabenätzmaske 430 ausgebildet, wobei Maskenöffnungen 435 in der Grabenätzmaske 430 zu den Bauteilbereichen 600 und zum Sägespurbereich 800 ausgerichtet sind. Im gezeichneten Ausführungsbeispiel weist die Grabenätzmaske 735 eine Mehrzahl von rahmenartigen Maskenöffnungen auf, die jeweils entlang einer Trennlinie zwischen Bauteilbereich 600 und Sägespurbereich ausgebildet sind und den Bauteilbereich 600, den Sägespurbereich 800, oder beide überlappen.
  • Durch eine gerichtete Ätzung, beispielsweise durch ein Ionenstrahl-Ätzverfahren werden in der vertikalen Projektion der Maskenöffnungen 435 Gräben 790 in die Bauteilschicht 710 des Halbleitersubstrats 700 eingebracht. Durch die Innenflächen der Gräben 790 wird ein erster Dotierstoff, beispielsweise Phosphor, Selen oder Schwefel eingebracht.
  • Das Einbringen des ersten Dotierstoffs kann durch eine maskierte Implantation oder eine maskierte Eindiffusion mittels einer ersten Dotierstoffmaske erfolgen, wobei die erste Dotierstoffmaske beispielsweise die Grabenätzmaske 430 sein kann. Gemäß einer anderen Ausführungsform können die Gräben 790 mit dotiertem Material, beispielsweise mit dotiertem Halbleitermaterial gefüllt werden so dass das Einbringen des ersten Dotierstoffs ein Ausdiffundieren aus dem dotierten Material umfasst.
  • 8A zeigt den im Bereich der Gräben 790 eingebrachten ersten Dotierstoff 195 für den Fall, dass der erste Dotierstoff 195 durch Implantation bzw. Eindiffusion aus einer Gasphase eingebracht wird. Die Dotierstoffmaske wird entfernt und die Gräben 790 werden gefüllt. Durch eine Hochtemperaturbehandlung, beispielsweise durch einen Hochtemperaturschritt zur Ausbildung einer Oxidschicht 210, werden die ersten Dotierstoffatome vertikal und lateral diffundiert. Um die Seitenwände der Trenches ausreichend zu dotieren kann für den Fall der Implantation eine Schrägimplantation zum Einsatz gelangen oder auch eine Plasmadeposition, die eine annähernd homogene Seitenwand/Trenchboden-Belegung mit Dotierstoffen bedingen kann.
  • 8B zeigt die Oxidschicht 210 auf der ersten Hauptfläche 701 sowie Diffusionsgebiete 190 mit einem über eine weite Strecke nahezu vertikalen n-/n+ Übergang jn.
  • 8C und 8D beziehen sich auf eine Prozessierung ähnlich der bereits für 5C und 5D beschriebenen. Gemäß 8D weisen Kanalstopper-Gebiete 191, die über ein Grabenätzverfahren definiert werden, über weite Strecken nahezu vertikale n-/n+ Übergänge jn auf. Der Bereich, in dem im Sperrfall die Raumladungszone auf das Kanalstopper-Gebiet 191 trifft, weist kaum eine Krümmung auf. Die Sperrfähigkeit des Bauteils ist daher gegenüber Ladungen in einer Passivierungsschicht oberhalb der ersten Oberfläche vergleichsweise unempfindlich.
  • 9 bezieht sich auf ein weiteres Verfahren zum Herstellen eines Halbleiterbauelements. Ein erster Dotierstoff wird mindestens in einen an einen Bauteilbereich angrenzenden Abschnitt eines Sägespurbereichs eines Halbleitersubstrats eingebracht (912), wobei ein sich lateral vom Sägespurbereich in einen Bauteilbereich erstreckendes Kanalstopper-Gebiet ausgebildet wird. In einem lateralen Abstand zum Kanalstopper-Gebiet werden im Halbleitersubstrat dotierte Gebiete ausgebildet, die pn Übergänge mit einer Driftschicht bilden (914), wobei eine maximale vertikale Ausdehnung des Kanalstopper-Gebiets senkrecht zu einer ersten Hauptfläche mindestens doppelt so groß ist wie eine maximale vertikale Ausdehnung der dotierten Gebiete.
  • Für ein Siliziumcarbid Halbleitersubstrat 700 kann das Einbringen des ersten Dotierstoffs eine oder mehrere Implantationen mit einer höheren Implantationsenergie umfassen, als sie später für das Ausbilden eines dotierten Gebiets im aktiven Bereich eingesetzt wird, wobei jede Implantation mittels eines im Strahlengang angeordneten Energiediffusors ausgeführt werden kann, der eine gleichmäßigere vertikale Verteilung des ersten Dotierstoffs 195 bewirkt.
  • Die 10A bis 10C beziehen sich auf ein weiteres Verfahren zur Ausbildung von Kanalstopper-Gebieten 191 durch Einbringen des ersten Dotierstoffs durch Innenflächen von Gräben 790.
  • In der vertikalen Projektion von Maskenöffnungen 435 einer Grabenätzmaske 730 werden Gräben 790 in eine Bauteilschicht 710 eines Halbleitersubstrats 700 eingebracht. Durch die Innenflächen der Gräben 790 wird ein erster Dotierstoff, beispielsweise Phosphor, Selen, Schwefel, Arsen in die Bauteilschicht 710 eingebracht.
  • 10A zeigt die durch Einbringen des ersten Dotierstoffs gebildeten Diffusionsgebiete 190 im Bereich der Gräben 790. Die Ausbildung der Diffusionsgebiete 190 kann einen Hochtemperaturschritt umfassen. Gemäß einer Ausführungsform erfolgt die Ausbildung der Diffusionsgebiete 190 ohne Hochtemperaturschritt.
  • 10B zeigt p-dotierte Gebiete 120, 125, die im weiteren Verlauf oder auch bereits vor den Diffusionsgebieten 190 im Bauteilbereich 600 und im Abstand zu den Diffusionsgebieten 190 ausgebildet werden.
  • Die 10C zeigt ein aus einem ersten Abschnitt eines Diffusionsgebiets 190 der 10B gebildetes Kanalstopper-Gebiet 191, das über einen großen Bereich seiner vertikalen Ausdehnung kaum eine Krümmung aufweist und dessen Sperrfähigkeit so gegenüber Ladungen in einer Passivierungsschicht eines Halbleiterbauelements oberhalb einer ersten Oberfläche 101 eines Halbleiterkörpers 100 weitgehend unempfindlich ist.
  • Obwohl hierin spezifische Ausführungsformen veranschaulicht und beschrieben worden sind, werden Fachleute erkennen, dass die gezeigten und beschriebenen spezifischen Ausführungsformen durch eine Vielzahl von alternativen und/oder äquivalenten Ausgestaltungen ersetzt werden können, ohne vom Schutzbereich der Erfindung abzuweichen. Die Anmeldung soll jegliche Anpassungen oder Variationen der hierin diskutierten spezifischen Ausführungsformen abdecken. Daher wird die Erfindung nur durch die Ansprüche und deren Äquivalente beschränkt.

Claims (22)

  1. Verfahren zum Herstellen eines Halbleiterbauelements, aufweisend: Ausbilden eines sich von einer ersten Hauptfläche (701) aus in eine Bauteilschicht (710) von einem ersten Leitfähigkeitstyp erstreckenden Kanalstopper-Gebiets (191) in einem an einen Sägespurbereich (800) anschließenden Randabschlussbereich (690) eines Bauteilbereichs (600); und Ausbilden eines sich im Bauteilbereich (600) von der ersten Hauptfläche (701) aus in die Bauteilschicht (710) erstreckenden dotierten Gebiets (120), wobei das Kanalstopper-Gebiet (191) mittels eines fotolithographischen Verfahrens ausgebildet wird, das vor einem ersten fotolithographischen Verfahren zum Einbringen von Dotierstoffen in einen Abschnitt des Bauteilbereichs (600) außerhalb des Kanalstopper-Gebiets (191) ausgeführt wird.
  2. Verfahren nach Anspruch 1, wobei das Kanalstopper-Gebiet (191) an den Sägespurbereich (800) angrenzt oder in den Sägespurbereich (800) hineinreicht.
  3. Verfahren nach Anspruch 1, wobei das Kanalstopper-Gebiet (191) vom Sägespurbereich (800) beabstandet ist.
  4. Verfahren nach einem der Ansprüche 1 bis 2, wobei das Ausbilden des Kanalstopper-Gebiets (191) ein Ausbilden einer ersten Dotierstoffmaske (410) auf der ersten Hauptfläche (701) und ein Einbringen eines ersten Dotierstoffs (195) durch eine Maskenöffnung (415) der ersten Dotierstoffmaske (410) umfasst, wobei die Maskenöffnung (415) mindestens einen Abschnitt des Sägespurbereichs (800) freilegt.
  5. Verfahren nach Anspruch 4, wobei der erste Dotierstoff (195) durch Abschnitte der ersten Hauptfläche (701) eingebracht wird, die durch die Maskenöffnung (415) der ersten Dotierstoffmaske (410) freigelegt wird.
  6. Verfahren nach Anspruch 5, wobei nach Einbringen des ersten Dotierstoffs (195) mindestens ein weiteres Mal eine Prozessfolge ausgeführt wird, die ein Entfernen der ersten Dotierstoffmaske (410), ein Aufbringen einer weiteren Bauteilschicht auf die erste Hauptfläche (701), ein Ausbilden einer weiteren ersten Dotierstoffmaske (410) mit einer Maskenöffnung (415), die mindestens einen Abschnitt des Sägespurbereichs (800) freilegt, und das Einbringen des ersten Dotierstoffs (195) durch die Maskenöffnung (415) umfasst.
  7. Verfahren nach Anspruch 4, wobei vor Einbringen des ersten Dotierstoffs (195) ein Graben (790) ausgebildet wird, der sich von der ersten Hauptfläche (701) aus in die Bauteilschicht (710) erstreckt, und wobei der erste Dotierstoff (195) durch eine Innenfläche des Grabens (790) in die Bauteilschicht (710) eingebracht wird.
  8. Verfahren nach Anspruch 7, wobei der Graben (790) mindestens teilweise im Sägespurbereich (800) ausgebildet wird.
  9. Verfahren nach einem der Ansprüche 7 oder 8, wobei der Graben (790) mit einem dotiertem Halbleitermaterial vom ersten Leitfähigkeitstyp aufgefüllt wird.
  10. Verfahren nach einem der Ansprüche 1 bis 9, wobei das Kanalstopper-Gebiet (191) mindestens teilweise durch Thermomigration ausgebildet wird.
  11. Verfahren nach Anspruch einem der Ansprüche 1 bis 10, wobei der erste Dotierstoff (195) mindestens Selen, Schwefel oder Phosphor enthält.
  12. Verfahren nach einem der Ansprüche 1 bis 11, wobei das Ausbilden des Kanalstopper-Gebiets (191) eine Hochtemperaturbehandlung bei einer Temperatur von mindestens 1000°C umfasst, die Hochtemperaturbehandlung nach dem Einbringen des ersten Dotierstoffs und vor dem Ausbilden des dotierten Gebiets (120) durchgeführt wird und durch die Hochtemperaturbehandlung der erste Dotierstoff (195) sich auf ein Diffusionsgebiet (190) verteilt, wobei ein erster Abschnitt des Diffusionsgebiets (190) im Bauteilbereich (600) das Kanalstopper-Gebiet (191) bildet.
  13. Verfahren nach Anspruch 12, wobei die Hochtemperaturbehandlung bei einer Temperatur über 1000°C und in einer sauerstoffhaltigen Umgebung erfolgt, wobei auf der ersten Hauptfläche (701) eine Oxidschicht (210) ausgebildet wird.
  14. Verfahren nach einem der Ansprüche 1 bis 13, wobei das Ausbilden des Kanalstopper-Gebiets (191) eine Plasmaabscheidung von Phosphor umfasst.
  15. Verfahren nach einem der Ansprüche 1 bis 14, wobei das Ausbilden des Kanalstopper-Gebiets (191) das Ausbilden von wasserstoffkorrelierten Donatoren im Kanalstopper-Gebiet (191) umfasst.
  16. Verfahren nach einem der Ansprüche 1 bis 15, wobei das Kanalstopper-Gebiet (191) den aktiven Bereich (610) vollständig umschließt.
  17. Verfahren nach einem der Ansprüche 1 bis 16, wobei eine maximale vertikale Ausdehnung (v1) des Kanalstopper-Gebiets (191) senkrecht zur ersten Hauptfläche (701) mindestens doppelt so groß ist wie eine maximale vertikale Ausdehnung (v2) des dotierten Gebiets (120).
  18. Verfahren nach einem der Ansprüche 1 bis 17, wobei im Bauteilbereich (600) eine vertikale Ausdehnung des Kanalstopper-Gebiets (191) mit wachsendem Abstand zum Sägespurbereich (800) streng monoton abnimmt.
  19. Verfahren nach einem der Ansprüche 1 bis 18, wobei im Bauteilbereich (600) eine maximale vertikale Ausdehnung (v1) des Kanalstopper-Gebiets (191) senkrecht zur ersten Hauptfläche (701) größer ist als eine maximale laterale Ausdehnung (w1) des Kanalstopper-Gebiets (191) im Bauteilbereich (600) parallel zur ersten Hauptfläche (701).
  20. Verfahren zum Herstellen eines Halbleiterbauelements, umfassend: Einbringen eines ersten Dotierstoffs (195) mindestens in einen an einen Bauteilbereich (600) angrenzenden Abschnitt eines Sägespurbereichs (800) eines Halbleitersubstrats (700), wobei ein sich lateral vom Sägespurbereich (800) in den Bauteilbereich (600) erstreckendes Kanalstopper-Gebiet (191) ausgebildet wird; und Ausbilden von dotierten Gebieten (120, 125) in einem Abstand zum Kanalstopper-Gebiet (191), wobei die dotierten Gebiete (120, 125) im Halbleitersubstrat (700) pn Übergänge mit einer Driftschicht (731) ausbilden und wobei eine maximale vertikale Ausdehnung (v1) des Kanalstopper-Gebiets (191) senkrecht zu einer ersten Hauptfläche (701) mindestens doppelt so groß ist wie eine maximale vertikale Ausdehnung (v2) der dotierten Gebiete (120, 125).
  21. Verfahren nach Anspruch 20, wobei der erste Dotierstoff (195) mindestens einen der Dotierstoffe Selen, Schwefel oder Phosphor enthält, das Diffundieren des ersten Dotierstoffs (195) eine Hochtemperaturbehandlung in oxidierender Atmosphäre umfasst und wobei während der Hochtemperaturbehandlung auf der ersten Hauptfläche (701) eine Oxidschicht (210) gebildet wird.
  22. Verfahren nach einem der Ansprüche 20 bis 21, wobei vor Einbringen des ersten Dotierstoffs (195) ein Graben (790) ausgebildet wird, der sich von der ersten Hauptfläche (701) aus in das Halbleitersubstrat (700) erstreckt, und wobei der erste Dotierstoff (195) durch eine Innenfläche des Grabens (790) in die Bauteilschicht (710) eingebracht wird.
DE102017130928.4A 2017-12-21 2017-12-21 Verfahren zur Herstellung eines Halbleiterbauelements mit einem Kanalstopper-Gebiet Pending DE102017130928A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102017130928.4A DE102017130928A1 (de) 2017-12-21 2017-12-21 Verfahren zur Herstellung eines Halbleiterbauelements mit einem Kanalstopper-Gebiet
US16/227,854 US10943974B2 (en) 2017-12-21 2018-12-20 Method for producing a semiconductor component having a channel stopper region
CN201811570537.6A CN109994378A (zh) 2017-12-21 2018-12-21 用于制造具有沟道截断区域的半导体器件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102017130928.4A DE102017130928A1 (de) 2017-12-21 2017-12-21 Verfahren zur Herstellung eines Halbleiterbauelements mit einem Kanalstopper-Gebiet

Publications (1)

Publication Number Publication Date
DE102017130928A1 true DE102017130928A1 (de) 2019-06-27

Family

ID=66768013

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017130928.4A Pending DE102017130928A1 (de) 2017-12-21 2017-12-21 Verfahren zur Herstellung eines Halbleiterbauelements mit einem Kanalstopper-Gebiet

Country Status (3)

Country Link
US (1) US10943974B2 (de)
CN (1) CN109994378A (de)
DE (1) DE102017130928A1 (de)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005031908B3 (de) * 2005-07-07 2006-10-19 Infineon Technologies Ag Halbleiterbauelement mit einer Kanalstoppzone
DE102015105016A1 (de) * 2015-03-31 2016-10-06 Infineon Technologies Ag Halbleiterbauteil mit Kanalstopper und Verfahren zur Herstellung desselben
DE102015212464A1 (de) * 2015-07-03 2017-01-05 Infineon Technologies Ag Leistungshalbleiterrandstruktur
US20170323958A1 (en) * 2016-03-16 2017-11-09 Semiconductor Components Industries, Llc Semiconductor device and method of manufacture

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4861729A (en) 1987-08-24 1989-08-29 Matsushita Electric Industrial Co., Ltd. Method of doping impurities into sidewall of trench by use of plasma source
DE19741167C2 (de) 1997-09-18 1999-08-12 Siemens Ag Randstruktur für ein Halbleiterbauelement
US7170001B2 (en) * 2003-06-26 2007-01-30 Advent Solar, Inc. Fabrication of back-contacted silicon solar cells using thermomigration to create conductive vias
DE102005004355B4 (de) 2005-01-31 2008-12-18 Infineon Technologies Ag Halbleitereinrichtung und Verfahren zu deren Herstellung
DE102005023668B3 (de) 2005-05-23 2006-11-09 Infineon Technologies Ag Halbleiterbauelement mit einer Randstruktur mit Spannungsdurchbruch im linearen Bereich
DE102006011697B4 (de) 2006-03-14 2012-01-26 Infineon Technologies Austria Ag Integrierte Halbleiterbauelementeanordnung und Verfahren zu deren Herstellung
DE102006023598B3 (de) 2006-05-19 2007-11-08 Infineon Technologies Austria Ag Halbleiterbauteil
US8759935B2 (en) 2011-06-03 2014-06-24 Infineon Technologies Austria Ag Power semiconductor device with high blocking voltage capacity
US9842911B2 (en) * 2012-05-30 2017-12-12 Vishay-Siliconix Adaptive charge balanced edge termination
US9355958B2 (en) * 2013-10-31 2016-05-31 Infineon Technologies Ag Semiconductor device having a corrosion-resistant metallization and method for manufacturing thereof
US9281392B2 (en) 2014-06-27 2016-03-08 Infineon Technologies Austria Ag Charge compensation structure and manufacturing therefor
US10012707B2 (en) * 2015-04-29 2018-07-03 Everspin Technologies, Inc. Magnetic field sensor with 3-axes self test

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005031908B3 (de) * 2005-07-07 2006-10-19 Infineon Technologies Ag Halbleiterbauelement mit einer Kanalstoppzone
DE102015105016A1 (de) * 2015-03-31 2016-10-06 Infineon Technologies Ag Halbleiterbauteil mit Kanalstopper und Verfahren zur Herstellung desselben
DE102015212464A1 (de) * 2015-07-03 2017-01-05 Infineon Technologies Ag Leistungshalbleiterrandstruktur
US20170323958A1 (en) * 2016-03-16 2017-11-09 Semiconductor Components Industries, Llc Semiconductor device and method of manufacture

Also Published As

Publication number Publication date
US10943974B2 (en) 2021-03-09
CN109994378A (zh) 2019-07-09
US20190198610A1 (en) 2019-06-27

Similar Documents

Publication Publication Date Title
DE19736981C2 (de) Halbleitereinrichtung mit hoher Durchbruchsspannung
DE112010005443B4 (de) Halbleitervorrichtung mit einem Halbleitersubstrat mit einem Diodenbereich und einem IGBT-Bereich sowie Verfahren zu dessen Herstellung
DE102009038731B4 (de) Halbleiterbauelement mit Ladungsträgerkompensationsstruktur und Verfahren zur Herstellung eines Halbleiterbauelements
DE102008039845B4 (de) IGBT mit einem Halbleiterkörper
DE10000754B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
EP0003231B1 (de) MIS-Feldeffekttransistor mit kurzer Kanallänge und Verfahren zu dessen Herstellung
EP1408554B1 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
DE102012209429B4 (de) Leistungshalbleiterbauelemente mit hoher spannungsfestigkeit und verfahren zu deren herstellung
DE102017124872B4 (de) Verfahren zur Herstellung eines IGBT mit dV/dt-Steuerbarkeit
DE112016001611T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
WO1999023703A9 (de) Hochspannungsfeste randstruktur für halbleiterbauelemente
DE102014209935A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102019115161A1 (de) Leistungsvorrichtung mit superübergang und schottky-diode
DE102009029692A1 (de) Robustes Leistungshalbleiterbauelement
DE112012000615T5 (de) SiC-Bipolartransistor mit überwachsenem Emitter
DE102019108062B4 (de) Siliziumcarbid-vorrichtung mit graben-gatestruktur und herstellungsverfahren
DE10047152B4 (de) Hochvolt-Diode und Verfahren zu deren Herstellung
DE102015209570B4 (de) Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung
DE102019114312A1 (de) Siliziumcarbid-vorrichtung mit kompensationsgebiet und herstellungsverfahren
DE102012108302A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung
DE112017002379T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102007005347A1 (de) Halbleitervorrichtung
DE19750221B4 (de) Verfahren zu Herstellung eines Halbleiterbauteils mit MOS-Gatesteuerung
DE102014101859A1 (de) Superjunction-Halbleitervorrichtung mit Überkompensationszonen
DE112021002169T5 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0029060000

Ipc: H01L0021266000

R016 Response to examination communication
R016 Response to examination communication