JP2000340806A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2000340806A JP2000340806A JP11147426A JP14742699A JP2000340806A JP 2000340806 A JP2000340806 A JP 2000340806A JP 11147426 A JP11147426 A JP 11147426A JP 14742699 A JP14742699 A JP 14742699A JP 2000340806 A JP2000340806 A JP 2000340806A
- Authority
- JP
- Japan
- Prior art keywords
- anode
- region
- layer
- conductivity type
- trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thyristors (AREA)
Abstract
(57)【要約】
【課題】逆回復時のリカバリー電流による素子破壊を防
ぎ、順方向電圧を低減したPINダイオードを提供する
ことを目的とする。 【解決手段】コンタクトマージン9下部のアノード領域
3内部にトレンチ絶縁溝11を形成しており、トレンチ
絶縁溝内部は絶縁体を有していることを特徴とする。
ぎ、順方向電圧を低減したPINダイオードを提供する
ことを目的とする。 【解決手段】コンタクトマージン9下部のアノード領域
3内部にトレンチ絶縁溝11を形成しており、トレンチ
絶縁溝内部は絶縁体を有していることを特徴とする。
Description
【0001】
【発明の属する技術分野】本発明はPINダイオードに
関し、詳しくはアノード領域にトレンチを有する半導体
装置に関する。
関し、詳しくはアノード領域にトレンチを有する半導体
装置に関する。
【0002】
【従来の技術】図5に従来のPINダイオードの構造の
断面図を示す。従来のPINダイオードはN+型半導体基
板31上にN−層32を有し、端部を除くN−層32の表
面層にアノード領域33を有している。N−層32端部
の表面層にはチャネルストッパー領域34を形成してい
る。そしてアノード領域33上の一部とチャネルストッ
パー領域34上の一部に接して、N−層32上に絶縁層
35を形成している。チャネルストッパー領域34上及
び絶縁層35上の一部にEQPR電極(Equival
ent Potential Ring電極)36を有
し、アノード領域33上の一部及び絶縁層35上の一部
にアノード電極37を有している。アノード領域33と
アノード電極37との接続面をアノードコンタクト領域
38、アノード電極37下部の絶縁層35とアノード領
域33との接続部分をコンタクトマージン39とする。
半導体基板31のN−層32形成面と反対の面上にはカ
ソード電極40を有している。以上の構造より成るPI
Nダイオードは、導通時にダイオード内部に蓄積される
キャリアによって逆回復時にIrrを発生する。この際
アノード領域終端部外周N−領域41に蓄積された正孔
電流成分は外周N−領域41と、アノードコンタクト領
域37の終端部分42との最短距離aを通りアノード領
域終端部42へ達し、アノード領域終端部42における
電流集中の原因となる。そこで、コンタクトマージンの
幅を大きくすることでアノード領域37の横方向の抵抗
を大きくしてpn接合の順バイアスを弱め、外周N−領
域41へのキャリア蓄積を低減し、逆回復時にアノード
領域終端部42への電流集中を緩和している。アノード
領域33の層厚43は4〜15μmであるため、コンタ
クトマージンの幅は少なくとも15μm以上とし、好ま
しくは30〜60μmに設定し、電流集中を緩和するた
めに十分な幅を確保している。
断面図を示す。従来のPINダイオードはN+型半導体基
板31上にN−層32を有し、端部を除くN−層32の表
面層にアノード領域33を有している。N−層32端部
の表面層にはチャネルストッパー領域34を形成してい
る。そしてアノード領域33上の一部とチャネルストッ
パー領域34上の一部に接して、N−層32上に絶縁層
35を形成している。チャネルストッパー領域34上及
び絶縁層35上の一部にEQPR電極(Equival
ent Potential Ring電極)36を有
し、アノード領域33上の一部及び絶縁層35上の一部
にアノード電極37を有している。アノード領域33と
アノード電極37との接続面をアノードコンタクト領域
38、アノード電極37下部の絶縁層35とアノード領
域33との接続部分をコンタクトマージン39とする。
半導体基板31のN−層32形成面と反対の面上にはカ
ソード電極40を有している。以上の構造より成るPI
Nダイオードは、導通時にダイオード内部に蓄積される
キャリアによって逆回復時にIrrを発生する。この際
アノード領域終端部外周N−領域41に蓄積された正孔
電流成分は外周N−領域41と、アノードコンタクト領
域37の終端部分42との最短距離aを通りアノード領
域終端部42へ達し、アノード領域終端部42における
電流集中の原因となる。そこで、コンタクトマージンの
幅を大きくすることでアノード領域37の横方向の抵抗
を大きくしてpn接合の順バイアスを弱め、外周N−領
域41へのキャリア蓄積を低減し、逆回復時にアノード
領域終端部42への電流集中を緩和している。アノード
領域33の層厚43は4〜15μmであるため、コンタ
クトマージンの幅は少なくとも15μm以上とし、好ま
しくは30〜60μmに設定し、電流集中を緩和するた
めに十分な幅を確保している。
【0003】
【発明が解決しようとする課題】しかしながら、コンタ
クトマージン39の幅を大きくすることにより、アノー
ドコンタクト38の面積は減少し、順方向電圧を増大さ
せる原因となっていた。そこで本発明は逆回復時のリカ
バリー電流による素子破壊を防ぎ、アノードコンタクト
38の面積を拡大して順方向電圧を低減したPINダイ
オードを提供することを目的とする。
クトマージン39の幅を大きくすることにより、アノー
ドコンタクト38の面積は減少し、順方向電圧を増大さ
せる原因となっていた。そこで本発明は逆回復時のリカ
バリー電流による素子破壊を防ぎ、アノードコンタクト
38の面積を拡大して順方向電圧を低減したPINダイ
オードを提供することを目的とする。
【0004】
【課題を解決するための手段】本発明における半導体装
置は、高濃度第一導電型の半導体基板と、前記半導体基
板上に形成された低濃度第一導電型の半導体層と、前記
低濃度第一導電型の半導体層上の一部に形成された第二
導電型半導体領域と、前記第二導電型半導体領域端部上
及び前記低濃度第一導電型の半導体層上に形成された絶
縁層と、前記第二導電型半導体領域端部上に形成された
前記絶縁層上の一部及び前記第二導電型半導体領域上に
形成された電極と、前記電極と前記絶縁層との接続部下
の前記第二導電型半導体領域に形成され、内部に絶縁体
を有するトレンチとを具備することを特徴とする。前記
トレンチは前記第二導電型半導体領域の層厚にほぼ等し
い長さか、あるいは前記第二導電型半導体領域を突き抜
けて前記低濃度第一導電型の半導体層に達する長さを有
することを特徴とする。あるいは前記トレンチは複数形
成されていることを特徴とする。
置は、高濃度第一導電型の半導体基板と、前記半導体基
板上に形成された低濃度第一導電型の半導体層と、前記
低濃度第一導電型の半導体層上の一部に形成された第二
導電型半導体領域と、前記第二導電型半導体領域端部上
及び前記低濃度第一導電型の半導体層上に形成された絶
縁層と、前記第二導電型半導体領域端部上に形成された
前記絶縁層上の一部及び前記第二導電型半導体領域上に
形成された電極と、前記電極と前記絶縁層との接続部下
の前記第二導電型半導体領域に形成され、内部に絶縁体
を有するトレンチとを具備することを特徴とする。前記
トレンチは前記第二導電型半導体領域の層厚にほぼ等し
い長さか、あるいは前記第二導電型半導体領域を突き抜
けて前記低濃度第一導電型の半導体層に達する長さを有
することを特徴とする。あるいは前記トレンチは複数形
成されていることを特徴とする。
【発明の実施の形態】本発明における半導体装置の実施
の形態を以下の実施例を用いて説明する。図1は本発明
における第一の実施例の半導体装置の断面を示す図であ
る。第一の実施例はコンタクトマージン下部のアノード
領域内にトレンチ絶縁溝を形成し、アノード領域終端か
らアノードコンタクト終端までの横方向の抵抗を増大し
てアノード外周におけるキャリアの蓄積を低減し、逆回
復時のリカバリー電流の集中を緩和するものである。こ
の半導体の構造について説明する。N+型半導体基板1上
にN−層2を有し、端部を除くN−層2の表面層にアノー
ド領域3を有している。N−層2端部の表面層にはチャ
ネルストッパー領域4を形成している。そしてアノード
領域3上の一部とチャネルストッパー領域4上の一部に
接して、N−層2上に絶縁層5を形成している。チャネ
ルストッパー領域4上及び絶縁層5上の一部にEQPR
電極(Equivalent Potential R
ing電極)6を有し、アノード領域3上の一部及び絶
縁層5上の一部にアノード電極7を有している。アノー
ド領域3とアノード電極7との接続面をアノードコンタ
クト領域8、アノード電極7下部の絶縁層5とアノード
領域3との接続部分をコンタクトマージン9とする。コ
ンタクトマージン9下部のアノード領域内部にアノード
領域の層厚10にほぼ等しい深さのトレンチ絶縁溝11
を形成している。トレンチ絶縁溝11内部にはSiNか
らなる絶縁体を形成している。半導体基板1のN−層2
形成面と反対の面上にはカソード電極13を有してい
る。
の形態を以下の実施例を用いて説明する。図1は本発明
における第一の実施例の半導体装置の断面を示す図であ
る。第一の実施例はコンタクトマージン下部のアノード
領域内にトレンチ絶縁溝を形成し、アノード領域終端か
らアノードコンタクト終端までの横方向の抵抗を増大し
てアノード外周におけるキャリアの蓄積を低減し、逆回
復時のリカバリー電流の集中を緩和するものである。こ
の半導体の構造について説明する。N+型半導体基板1上
にN−層2を有し、端部を除くN−層2の表面層にアノー
ド領域3を有している。N−層2端部の表面層にはチャ
ネルストッパー領域4を形成している。そしてアノード
領域3上の一部とチャネルストッパー領域4上の一部に
接して、N−層2上に絶縁層5を形成している。チャネ
ルストッパー領域4上及び絶縁層5上の一部にEQPR
電極(Equivalent Potential R
ing電極)6を有し、アノード領域3上の一部及び絶
縁層5上の一部にアノード電極7を有している。アノー
ド領域3とアノード電極7との接続面をアノードコンタ
クト領域8、アノード電極7下部の絶縁層5とアノード
領域3との接続部分をコンタクトマージン9とする。コ
ンタクトマージン9下部のアノード領域内部にアノード
領域の層厚10にほぼ等しい深さのトレンチ絶縁溝11
を形成している。トレンチ絶縁溝11内部にはSiNか
らなる絶縁体を形成している。半導体基板1のN−層2
形成面と反対の面上にはカソード電極13を有してい
る。
【0005】第一の実施例において、トレンチ絶縁溝1
1の形成により、導通時にアノード領域終端部外周N−
領域14におけるキャリアの蓄積を低減することができ
る。逆回復時に外周N−領域14の正孔電流成分はトレ
ンチ絶縁溝11下のアノード領域を通りアノードコンタ
クト終端部15へ達する。この逆回復時の電流の流れを
図1のaに示している。トレンチ絶縁溝11を形成する
ことにより、外周N−領域14からアノードコンタクト
終端部15への正孔電流成分の移動距離はアノード領域
の層厚10より大きくなる。従ってアノードコンタクト
終端部15への電流集中を防ぐことができる。更にトレ
ンチ絶縁溝11を形成して正孔電流成分の移動距離を長
くすることにより、コンタクトマージン9の幅を従来よ
りも小さくすることが可能になる。この結果アノードコ
ンタクト領域8を大きくできるため、順方向電圧の低減
が可能になる。第一の実施例において一つのトレンチ絶
縁溝11を形成したが、代わりに複数のトレンチ絶縁溝
を形成することも可能である。図2に3つのトレンチ絶
縁溝を有する半導体装置の断面を示す。トレンチ絶縁溝
11内部はSiNからなる絶縁体を形成したが代わりに
TiN等の絶縁体を形成してもよい。
1の形成により、導通時にアノード領域終端部外周N−
領域14におけるキャリアの蓄積を低減することができ
る。逆回復時に外周N−領域14の正孔電流成分はトレ
ンチ絶縁溝11下のアノード領域を通りアノードコンタ
クト終端部15へ達する。この逆回復時の電流の流れを
図1のaに示している。トレンチ絶縁溝11を形成する
ことにより、外周N−領域14からアノードコンタクト
終端部15への正孔電流成分の移動距離はアノード領域
の層厚10より大きくなる。従ってアノードコンタクト
終端部15への電流集中を防ぐことができる。更にトレ
ンチ絶縁溝11を形成して正孔電流成分の移動距離を長
くすることにより、コンタクトマージン9の幅を従来よ
りも小さくすることが可能になる。この結果アノードコ
ンタクト領域8を大きくできるため、順方向電圧の低減
が可能になる。第一の実施例において一つのトレンチ絶
縁溝11を形成したが、代わりに複数のトレンチ絶縁溝
を形成することも可能である。図2に3つのトレンチ絶
縁溝を有する半導体装置の断面を示す。トレンチ絶縁溝
11内部はSiNからなる絶縁体を形成したが代わりに
TiN等の絶縁体を形成してもよい。
【0006】次に第二の実施例における半導体装置につ
いて説明する。図3は第二の実施例における半導体装置
の断面を示す図である。第二の実施例はトレンチ絶縁溝
をアノード領域の層厚より大きく形成する点で第一の実
施例と異なる。第二の実施例における半導体装置の構造
は、トレンチ絶縁溝21以外は第一の実施例と同様の構
造であるため、説明を省略する。第二の実施例において
トレンチ絶縁溝21はアノード電極23と絶縁層24の
接続部分、すなわちコンタクトマージン25下のアノー
ド領域26に形成され、N―層27に達する長さを有す
る。トレンチ絶縁溝21内部にはSiNからなる絶縁体
を形成している。トレンチ絶縁溝21により逆回復時に
アノード領域終端部からアノードコンタクト領域29へ
の正孔電流成分の移動経路bは遮断される。従ってアノ
ード領域終端部外周N−領域28の正孔電流成分はアノ
ード領域終端部以外の領域を通ってアノードコンタクト
領域29へ達する。アノード領域終端部外周N−領域2
8の正孔電流成分は図中aに示す移動経路を通り、アノ
ードコンタクト領域29へ移動する。第二の実施例にお
いてN―層27に達するトレンチ絶縁溝21を形成する
ことにより、導通時にアノード領域終端外周N−領域2
8におけるキャリアの蓄積を低減することができる。ま
た、逆回復時におけるリカバリー電流のアノードコンタ
クト終端部への集中を緩和することが可能となる。更
に、コンタクトマージン25の幅を従来りも小さくする
ことが可能になる。この結果アノードコンタクト領域2
9を大きくできるため、順方向電圧の低減が可能にな
る。
いて説明する。図3は第二の実施例における半導体装置
の断面を示す図である。第二の実施例はトレンチ絶縁溝
をアノード領域の層厚より大きく形成する点で第一の実
施例と異なる。第二の実施例における半導体装置の構造
は、トレンチ絶縁溝21以外は第一の実施例と同様の構
造であるため、説明を省略する。第二の実施例において
トレンチ絶縁溝21はアノード電極23と絶縁層24の
接続部分、すなわちコンタクトマージン25下のアノー
ド領域26に形成され、N―層27に達する長さを有す
る。トレンチ絶縁溝21内部にはSiNからなる絶縁体
を形成している。トレンチ絶縁溝21により逆回復時に
アノード領域終端部からアノードコンタクト領域29へ
の正孔電流成分の移動経路bは遮断される。従ってアノ
ード領域終端部外周N−領域28の正孔電流成分はアノ
ード領域終端部以外の領域を通ってアノードコンタクト
領域29へ達する。アノード領域終端部外周N−領域2
8の正孔電流成分は図中aに示す移動経路を通り、アノ
ードコンタクト領域29へ移動する。第二の実施例にお
いてN―層27に達するトレンチ絶縁溝21を形成する
ことにより、導通時にアノード領域終端外周N−領域2
8におけるキャリアの蓄積を低減することができる。ま
た、逆回復時におけるリカバリー電流のアノードコンタ
クト終端部への集中を緩和することが可能となる。更
に、コンタクトマージン25の幅を従来りも小さくする
ことが可能になる。この結果アノードコンタクト領域2
9を大きくできるため、順方向電圧の低減が可能にな
る。
【0007】第二の実施例において一つのトレンチ絶縁
溝21を形成したが、代わりに複数のトレンチ絶縁溝を
形成することも可能である。図4に3つのトレンチ絶縁
溝を有する半導体装置の断面を示す。トレンチ絶縁溝2
1内部はSiNからなる絶縁体を形成したが代わりにT
iN等の絶縁体を形成してもよい。
溝21を形成したが、代わりに複数のトレンチ絶縁溝を
形成することも可能である。図4に3つのトレンチ絶縁
溝を有する半導体装置の断面を示す。トレンチ絶縁溝2
1内部はSiNからなる絶縁体を形成したが代わりにT
iN等の絶縁体を形成してもよい。
【0008】
【図1】第一の実施例における半導体装置の断面を示す
図、
図、
【図2】第一の実施例における3つのトレンチ絶縁溝を
有する半導体装置の断面を示す図、
有する半導体装置の断面を示す図、
【図3】第二の実施例における半導体装置の断面を示す
図、
図、
【図4】第二の実施例における3つのトレンチ絶縁溝を
有する半導体装置の断面を示す図、
有する半導体装置の断面を示す図、
【図5】従来の半導体装置の断面を示す図。
1… N+型半導体基板 2… N−層 3…アノード領域 4…チャネルストッパー領域 5…絶縁層 6…EQPR電極 7…アノード電極 8…アノードコンタクト領域 9…コンタクトマージン 10…アノード領域の層厚 11…トレンチ絶縁溝 13…カソード電極 14…アノード領域終端部外周N−領域 15…アノードコンタクト終端部
Claims (3)
- 【請求項1】高濃度第一導電型の半導体基板と、前記半
導体基板上に形成された低濃度第一導電型の半導体層
と、前記低濃度第一導電型の半導体層上の一部に形成さ
れた第二導電型半導体領域と、前記第二導電型半導体領
域端部上及び前記低濃度第一導電型の半導体層上に形成
された絶縁層と、前記第二導電型半導体領域端部上に形
成された前記絶縁層上の一部及び前記第二導電型半導体
領域上に形成された電極と、前記電極と前記絶縁層との
接続部下の前記第二導電型半導体領域に形成され、内部
に絶縁体を有するトレンチと、を具備することを特徴と
する半導体装置。 - 【請求項2】前記トレンチは前記第二導電型半導体領域
の層厚にほぼ等しい長さか、あるいは前記第二導電型半
導体領域を突き抜けて前記低濃度第一導電型の半導体層
に達する長さを有することを特徴とする請求項1に記載
の半導体装置。 - 【請求項3】前記トレンチは複数形成されていることを
特徴とする請求項1あるいは請求項2に記載の半導体装
置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11147426A JP2000340806A (ja) | 1999-05-27 | 1999-05-27 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11147426A JP2000340806A (ja) | 1999-05-27 | 1999-05-27 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2000340806A true JP2000340806A (ja) | 2000-12-08 |
Family
ID=15430057
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11147426A Pending JP2000340806A (ja) | 1999-05-27 | 1999-05-27 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2000340806A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7999347B2 (en) | 2008-05-27 | 2011-08-16 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device |
US8102025B2 (en) | 2006-02-24 | 2012-01-24 | Denso Corporation | Semiconductor device having IGBT and diode |
JP2012204541A (ja) * | 2011-03-24 | 2012-10-22 | Toshiba Corp | 電力用半導体装置 |
JP2016015427A (ja) * | 2014-07-03 | 2016-01-28 | 三菱電機株式会社 | 炭化珪素半導体装置 |
-
1999
- 1999-05-27 JP JP11147426A patent/JP2000340806A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8102025B2 (en) | 2006-02-24 | 2012-01-24 | Denso Corporation | Semiconductor device having IGBT and diode |
DE102007008568B4 (de) * | 2006-02-24 | 2012-11-08 | Denso Corporation | Halbleitervorrichtung mit IGBT und Diode |
DE102007008568B8 (de) * | 2006-02-24 | 2013-01-17 | Denso Corporation | Halbleitervorrichtung mit IGBT und Diode |
US7999347B2 (en) | 2008-05-27 | 2011-08-16 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device |
JP2012204541A (ja) * | 2011-03-24 | 2012-10-22 | Toshiba Corp | 電力用半導体装置 |
JP2016015427A (ja) * | 2014-07-03 | 2016-01-28 | 三菱電機株式会社 | 炭化珪素半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3417013B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
JP6641983B2 (ja) | 半導体装置 | |
WO2017038389A1 (ja) | 半導体装置 | |
US10903202B2 (en) | Semiconductor device | |
US9793343B2 (en) | Semiconductor device | |
JP2007184486A (ja) | 半導体装置 | |
JPH09283754A (ja) | 高耐圧半導体装置 | |
JP2000277726A (ja) | 高耐圧半導体素子 | |
JP2007123570A (ja) | 半導体装置 | |
JP2009176772A (ja) | 半導体装置 | |
JP2005285913A (ja) | 半導体装置およびその製造方法 | |
JP2020047756A (ja) | 半導体装置 | |
JP2006210667A (ja) | 半導体装置 | |
JP2015079894A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2017045827A (ja) | 半導体装置 | |
JP2015095618A (ja) | 半導体装置の製造方法 | |
JP4157184B2 (ja) | 高耐圧半導体素子 | |
JP2000340806A (ja) | 半導体装置 | |
JP2005135972A (ja) | 半導体装置の製造方法 | |
JP2006303111A (ja) | 半導体素子 | |
JP2008251757A (ja) | 半導体装置 | |
JPH08293618A (ja) | 高耐圧半導体素子 | |
JPH0116023B2 (ja) | ||
JP7338242B2 (ja) | 半導体装置 | |
JP2008235588A (ja) | ショットキーバリアダイオード |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050414 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050606 |