DE102007001031B4

DE102007001031B4 - Halbleitervorrichtung mit IGBT und Diode

Info

Publication number: DE102007001031B4
Application number: DE102007001031A
Authority: DE
Inventors: Yukio Tsuzuki; Norihito Tokura
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2006-01-10
Filing date: 2007-01-03
Publication date: 2011-11-10
Anticipated expiration: 2027-01-04
Also published as: DE102007001031A1; JP2007214541A; US20070170549A1; US7498634B2; JP5034461B2

Abstract

Halbleitervorrichtung mit: – einem Substrat (1, 1a, 2a, 2b, 3a, 4a, 5, 6, 8, 10, 11, T1, T2) mit einer ersten und einer zweiten Seite; – einem n-Kanal-IGBT (100i, 104i, 105i), der in dem Substrat (1, 1a, 2a, 2b, 3a, 4a, 5, 6, 8, 10, 11, T1, T2) angeordnet ist; und – einer Diode (100d, 104d, 105d), die in dem Substrat (1, 1a, 2a, 2b, 3a, 4a, 5, 6, 8, 10, 11, T1, T2) angeordnet ist, wobei – das Substrat (1, 1a, 2a, 2b, 3a, 4a, 5, 6, 8, 10, 11, T1, T2) eine erste Schicht (1) eines ersten Leitfähigkeitstyps, eine zweite Schicht (2a) eines zweiten Leitfähigkeitstyps, einen Bereich (3a) des ersten Leitfähigkeitstyps auf der ersten Seite, einen Bereich (6) des ersten Leitfähigkeitstyps auf der zweiten Seite und einen Bereich (5) des zweiten Leitfähigkeitstyps auf der zweiten Seite aufweist, – die zweite Schicht (2a) auf...

Description

Die vorliegende Erfindung betrifft eine Halbleitervorrichtung mit einem IGBT und einer Diode.
Eine Inverterschaltung zur Ansteuerung einer Last, wie beispielsweise eines Motors, entspricht einem Wandler zum Wandeln eines Gleichstroms in einen Wechselstrom. Folglich wandelt der Wandler eine Gleichspannung derart in eine Wechselspannung, dass die Inverterschaltung die Last mit Strom versorgt. Die Inverterschaltung zur Ansteuerung eines Induktionsmotors weist einen IGBT (Bipolartransistor mit isolierter Gateelektrode) und eine FWD (Freilaufdiode) auf. Der IGBT bildet eine Schaltvorrichtung. Die FWD überbrückt den durch den Motor fließenden Strom beim Sperren des IGBT derart, dass die FWD den durch den Motor fließenden Strom derart steuert, dass er einem Schaltvorgang des IGBT gegenüber konstant ist. Insbesondere ist der IGBT derart elektrisch zwischen eine Gleichstromversorgung und den Motor geschaltet, dass eine vorbestimmte Spannung an den Motor gelegt wird. Wenn der IGBT sperrt, fließt der durch den Motor fließende Strom über die FWD zurück zur Gleichstromversorgung, bedingt durch die in einem Blindwiderstand L des Motors gespeicherte Energie. Folglich wird eine invertierte Gleichspannung an den Motor gelegt. Folglich wird der Schaltvorgang des IGBT vorgesehen, um die Wechselspannung aus der Gleichstromversorgung zu liefern, ohne den durch den Motor fließenden Strom schnell auf Null zu senken. Da die Inverterschaltung diese Vorgänge vorsieht, muss die FWD in Sperrrichtung parallel zum IGBT geschaltet werden. Folglich wird ein Elementepaar aus der FWD und dem IGBT gebildet, so dass der IGBT und die FWD umgekehrt zueinander in Reihe geschaltet sind.
8 zeigt ein Beispiel einer Halbleitervorrichtung 90 als Vergleichsbespiel der vorliegenden Offenbarung. Die Vorrichtung wird für eine Inverterschaltung verwendet, um eine Last, wie beispielsweise einen Motor, anzusteuern. Die Vorrichtung weist eine IGBT-Zelle und eine Diodenzelle auf, die in demselben Halbleitersubstrat gebildet sind. 9 zeigt eine entsprechende Schaltung der in der 8 gezeigten Vorrichtung 90.
Die Vorrichtung 90 weist ein n^–-leitendes Halbleitersubstrat 1 mit einer Hauptoberfläche auf. Eine p-leitende Schicht 2 ist in einem Oberflächenabschnitt des Substrats 1 auf der Hauptoberflächenseite gebildet. Ein n-leitender Bereich 3 auf einer Hauptoberflächenseite (d. h. ein Haupt-n-Bereich) mit einer hohen Störstellenkonzentration und ein p-leitender Bereich 4 auf der Hauptoberflächenseite (d. h. ein Haupt-p-Bereich) mit einer hohen Störstellenkonzentration sind in einem Oberflächenabschnitt der p-leitenden Schicht 2 gebildet. Ferner sind ein p-leitender Bereich 5 auf einer Rückseite (d. h. ein Rückseiten-p-Bereich) mit einer hohen Störstellenkonzentration und ein n-leitender Bereich 6 auf der Rückseite (d. h. ein Rückseiten-n-Bereich) mit einer hohen Störstellenkonzentration auf der Rückseite in einem Oberflächenabschnitt des Substrats 1 gebildet.
In der Vorrichtung 90 ist ein Graben T1 gebildet. Der Graben T1 dringt durch den n-leitenden Bereich 3 auf der Hauptoberflächenseite und die p-leitende Schicht 2 und erreicht das n^–-leitende Halbleitersubstrat 1.
Eine erste Elektrodenschicht 8 aus Polysilizium ist über einen an einer Innenwand des Grabens T1 gebildeten Isolierfilm 7 in dem Graben T1 gebildet. Die erste Elektrodenschicht 8 bildet eine Gateelektrode der IGBT-Zelle 90i. Eine zweite Elektrodenschicht 10 aus Aluminium ist über einen Zwischenisolierfilm 9 auf der Hauptoberfläche des Substrats 1 gebildet. Die zweite Elektrodenschicht 10 ist über den n-leitenden Bereich 3 auf der Hauptoberflächenseite und den p-leitenden Bereich 4 hoher Störstellenkonzentration auf der Hauptoberflächenseite elektrisch mit der p-leitenden Schicht 2 verbunden. Die zweite Elektrodenschicht 10 bildet eine Anode der Diodenzelle 90d und eine Emitterelektrode der IGBT-Zelle 90i. Eine dritte Elektrodenschicht 11 ist auf der Rückseite des Substrats 1 gebildet und elektrisch mit dem p-leitenden Bereich 5 auf der Rückseite und dem n-leitenden Bereich 6 auf der Rückseite verbunden. Die dritte Elektrodenschicht 11 bildet eine Kollektorelektrode der IGBT-Zelle 90i und die Kathode der Diodenzelle 90d.
Folglich bildet der Haupt-n-Bereich 3 in der Vorrichtung 90 einen Emitterbereich der IGBT-Zelle 90i, die p-leitende Schicht 2 den Kanalbereich der IGBT-Zelle 90i und der Rückseiten-p-Bereich 5 den Kollektorbereich der IGBT-Zelle 90i. Ferner bildet die Grenze zwischen dem Substrat 1 und der p-leitenden Schicht 2 einen p-n-Übergang der Diodenzelle 90d, der Haupt-p-Bereich 4 den Anodenbereich der Diodenzelle 90d und der Rückseiten-n-Bereich 6 den Kathodenbereich der Diodenzelle 90d. In der Vorrichtung 90 sind die IGBT-Zelle 90i und die Diodenzelle 90d, wie in 9 gezeigt, elektrisch parallel geschaltet.
Wird die Diode 90d in der Vorrichtung 90 als FWD in der Inverterschaltung verwendet, so ist eine Stromwellenform von Bedeutung, wenn sich die Diode bei einem Wechsel von einem Ein- in einen Aus-Zustand gegensinnig erholt.
10A zeigt eine Bewertungsschaltung zum Messen der Stromwellenform des durch die Diode 90d fließenden Stroms. 10B zeigt ein Beispiel für die Stromwellenform.
8 zeigt die Halbleitervorrichtung 90 mit einem Aufbau gleich den zwei Halbleitervorrichtungen 90a und 90b. Die IGBT-Zelle 90ai in der ersten Vorrichtung 90a bildet eine Schaltvorrichtung, und der durch die Diodenzelle 90bd in der zweiten Vorrichtung 90b fließende Strom wird erfasst, wenn der IGBT in der zweiten Vorrichtung 90b kurzgeschlossen wird.
Wenn der IGBT 90ai in der ersten Vorrichtung 90a ausgeschaltet wird, fließt, wie in 10B gezeigt, ein Umlaufstrom lif in der Diode 90bd der zweiten Vorrichtung 90b. Wenn die IGBT-Zelle 90ai der ersten Vorrichtung 90a eingeschaltet wird, fließt unverzüglich ein Rückstrom in die Diode 90bd der zweiten Vorrichtung 90b. Der in entgegengesetzter Richtung zu dem Umlaufstrom lif fließende Rückstrom weist einen Spitzenstrom auf, der als Erholstrom Irr definiert ist. Bei einer Rückerholung bzw. Ausräumung (reverse recovery) wird die Energieversorgungsspannung an die Diode gelegt und ist ein Produkt aus Spannung und Strom als Erholverlust definiert. Gewöhnlich muss eine Gleichrichterdiode einen geringen Erholstrom Irr, einen geringen Erholverlust bei einem Rückerholprozess und eine sanfte Erholung des Stroms bei dem Rückerholprozess aufweisen.
In der Vorrichtung 90 der 8 dient die Diodenzelle 90d als FWD mit einem p-n-Übergang einer Grenze zwischen der p-leitenden Schicht 2 und dem Substrat 1 in der IGBT-Zelle 90i. Folglich ist die Diodenzelle 90d zusammen mit der IGBT-Zelle 90i gebildet. Die Diodenzelle 90d weist eine hohen Störstellenkonzentration des p-leitenden Bereichs 2 auf, der einem p-leitenden Abschnitt der FWD entspricht. Wenn die Diodenzelle 90d im Durchlassbetrieb arbeitet, wird folglich ein Loch bzw. eine Zone hoher Störstellenkonzentration eingeleitet, so dass der Erholstrom Irr bei dem Erholvorgang zunimmt. Hierdurch nimmt die Erholleistung einen geringen Wert an.
Zur Verbesserung der Erholleistung der Diodenzelle 90d wird vorzugsweise ein Oberflächenmuster, ein Störstellenkonzentrationsprofil oder eine Lebensdauer der Diode im Faule einer einzelnen Hochgeschwindigkeitsdiode optimiert. Da die Diodenzelle 90d jedoch zusammen mir der IGBT-Zelle 90i gebildet ist, kann eine Strukturänderung, wie beispielsweise die obige Optimierung zur Verbesserung der Diodenleistung, die Leistung der IGBT-Zelle 90i verschlechtern. Folglich ist es schwierig, die Diodenleistung zu verbessern.
Die JP-A-2005-101514 A , welche der US 2005-0045960 A1 entspricht, offenbart eine Halbleitervorrichtung, mit welcher die Diodenleistung verbessert werden kann, ohne die Leistung der IGBT-Zelle 90i zu verringern.
11 zeigt die in der US 2005-0045960 A1 offenbarte Halbleitervorrichtung 91.
In der Vorrichtung 91 ist der Kanalbereich der IGBT-Zelle 91i durch einen p-leitenden Bereich 2w gebildet, der durch Diffundieren in horizontaler Richtung gebildet wird. Der p-n-Übergang der Diodenzelle 91d ist zwischen dem n-leitenden Halbleitersubstrat 1 und dem sich in horizontaler Richtung des Substrats 1 erstreckenden p-leitenden Bereich 2w gebildet. Insbesondere ist der p-n-Übergang an einer Grenze zwischen einem Ende des p-leitenden Bereichs 2 in der horizontalen Richtung und dem Substrat 1 angeordnet. Das Ende des p-leitenden Bereichs 2 in horizontaler Richtung weist eine vergleichsweise geringe Störstellenkonzentration auf, so dass eine eingeleitete Lochkonzentration bei einem Durchlassbetrieb der Diodenzelle 91d verringert wird. Folglich wird die Erholleistung verbessert.
Die in der 11 gezeigte Vorrichtung 91 weist keinen Haupt p-Bereich 4 auf, obgleich die Vorrichtung 90 der 8 den Haupt-p-Bereich 4 aufweist. Der p-leitende Bereich 2w in der Vorrichtung 91 weist eine Oberflächenstörstellenkonzentration auf, die geringer als die des p-leitenden Bereichs 2 in der Vorrichtung 90 ist. In diesem Fall weist ein parasitärer PNP-Transistor einen hohen Basiswiderstand auf, der durch einen Abschnürwiderstand des p-Leitenden Kanals (d. h. den p-leitenden Bereich 2w) gebildet wird. Der parasitäre PNP-Transistor wird hierbei aus dem Haupt-n-Bereich 3, dem p-leitenden Bereich 2w und dem Substrat 1 gebildet. Folglich nimmt der Stromverstärkungsfaktor des parasitären NPN-Transistors zu. Wenn ein hoher Spannungsstoß an die Vorrichtung 91 gelegt und ein Lawinenstrom in dem p-leitenden Bereich 2w fließt, arbeitet der parasitäre NPN-Transistor leicht, so dass die Vorrichtung 91 durch den hohen Spannungsstoß beschädigt werden kann. Obgleich die Erholleistung der Diodenzelle 91d verbessert wird, ist die Durchschlagenergie derart gering, dass die Vorrichtung 91 eine geringe Überspannungsspannungsfestigkeit aufweist.
Folglich muss eine Halbleitervorrichtung eine IGBT-Zelle mit ausreichender Leistung und eine Diodenzelle mit ausreichender Erholleistung bei ausreichender Überspannungsspannungsfestigkeit aufweisen.
Weitere Halbleitervorrichtungen sind aus DE 102 14 160 A1 , die eine Halbleitervorrichtung mit einem MOS-Transistor betrifft, und aus der DE 696 29 069 T2 , die eine Halbleitervorrichtung mit isoliertem Gate betrifft, bekannt.
Es ist angesichts des vorstehend beschriebenen Problems Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung mit einem IGBT und einer Diode bereitzustellen.
Die Aufgabe wird durch durch Halbleitervorrichtungen nach den Ansprüchen 1 und 13 gelöst.
Bei der obigen Vorrichtung bildet die zweite Schicht einen Kanal des n-Kanal-IGBT und einen p-leitenden Abschnitt der Diode. Die Vorrichtung weist eine ausreichende IGBT-Leistung und eine ausreichende Überspannungsspannungsfestigkeit auf. Ferner weist die mit der Anode der Diode verbundene zweite Schicht die Störstellenkonzentration auf, die sich von dem Oberflächenabschnitt zur Innenseite der zweiten Schicht verringert. Folglich wird eine eingeleitete Lochkonzentration beim Durchlassbetrieb verringert, so dass ein Erholstrom bei einem Rückerholprozess einen geringen Wert annimmt. Folglich wird der Erholverlust in der Vorrichtung derart verringert, dass die Erholeigenschaften verbessert werden.
Die Aufgabe wird ferner durch eine Halbleitervorrichtung nach dem Anspruch 13 gelöst.
Bei der obigen Vorrichtung bildet die zweite Schicht einen Kanal des p-Kanal-IGBT und einen n-leitenden Abschnitt der Diode. Die Vorrichtung weist eine ausreichende IGBT-Leistung und eine ausreichende Überspannungsspannungsfestigkeit auf. Ferner weist die mit der Kathode der Diode verbundene zweite Schicht die Störstellenkonzentration auf, die sich von dem Oberflächenabschnitt zur Innenseite der zweiten Schicht verringert. Folglich wird eine eingeleitete Lochkonzentration beim Durchlassbetrieb verringert, so dass ein Erholstrom bei einem Rückerholprozess einen geringen Wert annimmt. Folglich wird der Erholverlust in der Vorrichtung derart verringert, dass die Erholeigenschaften verbessert werden.
Die obige und weitere Aufgaben, Eigenschaften und Vorteile der vorliegenden Erfindung werden aus der nachfolgenden detaillierten Beschreibung, die unter Bezugnahme auf die beigefügte Zeichnung gemacht wurde, näher ersichtlich. In der Zeichnung zeigt/zeigen:
1 eine Querschnittsansicht einer Halbleitervorrichtung gemäß einer ersten bevorzugten Ausführungsform der vorliegenden Erfindung;
2A und 2B Querschnittsansichten von zur Simulation verwendeten Halbleitervorrichtungen;
3A eine Querschnittsansicht einer weiteren zur Simulation verwendeten Halbleitervorrichtung und 3B ein Diagramm eines Störstellenkonzentrationstiefenprofils der in der 2A und 3A gezeigten Vorrichtungen;
4 ein Diagramm eines Verhältnisses zwischen einem Rückstrom einer Diodenzelle und einer Tiefe eines zweiten Grabens in den in den 2A, 2B und 3A gezeigten Vorrichtungen;
5 ein Diagramm eines Verhältnisses zwischen einer Zeit und einem Strom der Diodenzelle in den in den 2A und 3A gezeigten Vorrichtungen;
6 eine Querschnittsansicht einer weiteren Halbleitervorrichtung gemäß einer Ausgestaltung der bevorzugten Ausführungsform der vorliegenden Erfindung;
7 eine Querschnittsansicht einer weiteren Halbleitervorrichtung gemäß einer weiteren Ausgestaltung der bevorzugten Ausführungsform der vorliegenden Erfindung;
8 eine Querschnittsansicht einer Halbleitervorrichtung gemäß einem Vergleich der bevorzugten Ausführungsform der vorliegenden Erfindung;
9 ein Schaltbild einer entsprechenden Schaltung der in der 8 gezeigten Vorrichtung;
10A ein Schaltbild einer Messschaltung zur Erfassung einer Stromwellenform in der Vorrichtung der 9 und 10B ein Diagramm eines Verhältnisses zwischen einer Zeit und einem Strom in der Diodenzellen in der Vorrichtung der 9; und
11 eine Querschnittsansicht einer herkömmlichen Halbleitervorrichtung.
(Erste Ausführungsform)
1 zeigt eine Halbleitervorrichtung 100 gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung. Die Vorrichtung 100 weist eine IGBT-Zelle 100i und eine Diodenzelle 100d auf, die in demselben Halbleitersubstrat 1 gebildet sind. Die Vorrichtung 100 weist ein n^–-leitendes Halbleitersubstrat 1 mit einer Hauptoberfläche und einer Rückseitenoberfläche auf. Eine p-leitende Schicht 2a ist auf der Hauptoberfläche des Substrats 1 gebildet, und eine Störstellenkonzentration des p-leitenden Bereichs 2a verringert sich graduell von einem Oberflächenabschnitt zu einem inneren Abschnitt. Eine n⁺-leitender Bereich 3a auf der Hauptoberflächenseite (d. h. ein Haupt-n-Bereich) mit einer hohen Störstellenkonzentration und ein p⁺-leitender Bereich 4a auf der Hauptoberflächenseite (d. h. ein Haupt-p-Bereich) mit einer hohen Störstellenkonzentration sind auf dem Oberflächenabschnitt des p-leitenden Bereichs 2a gebildet. Der Haupt-p-Bereich 4a ist derart mit Hilfe eines Diffusionsverfahrens gebildet, dass der Haupt-p-Bereich 4a den p-n-Übergang zwischen dem p-leitenden Bereich 2a und dem Haupt-n-Bereich 3a nicht erreicht. Der Haupt-p-Bereich 4a ist nahe einer Gateelektrode der IGBT-Zelle 100i angeordnet.
Ein p⁺-leitender Bereich 5 auf der Rückseitenoberfläche (d. h. ein Rückseiten-p-Bereich) mit einer hohen Störstellenkonzentration und ein n⁺-leitenden Bereich 6 auf der Rückseitenoberfläche (d. h. ein Rückseiten-n-Bereich) mit einer hohen Störstellenkonzentration sind in einem Oberflächenabschnitt des Substrats 1 auf der Rückseitenoberfläche gebildet. Vorzugsweise liegt der Haupt-p-Bereich 4a benachbart zum Haupt-n-Bereich 3a. In diesem Fall weist die Anordnung der IGBT-Zelle 100i und der Diodenzelle 100d verglichen mit einem Fall, bei welchem der Haupt-p-Bereich 4a getrennt von dem Haupt-n-Bereich 3a angeordnet ist, eine hohe Anordnungsdichte auf. Folglich werden die Abmessungen der Vorrichtung 100 verringert, so dass die Vorrichtung 100 verkleinert wird.
In der Vorrichtung 100 ist ein erster Graben T1 gebildet. Der erste Graben T1 dringt durch den Haupt-n-Bereich 3a und die p-leitende Schicht 2a und erreicht das Substrat 1. In der Vorrichtung 100 ist ferner ein zweiter Graben T2 gebildet. Der zweite Graben T2 dringt durch den Haupt-p-Bereich 4a und erreicht die Innenseite des p-leitenden Bereichs 2a. Der zweite Graben T2 dringt ebenso durch den Haupt-n-Bereich 3a. In diesem Fall weisen die IGBT-Zelle 100i und die Diodenzelle 100d eine hohe Anordnungsdichte auf, so dass die Vorrichtung 100 verglichen mit einem Fall, bei welchem der zweite Graben T2 an einer anderen Position gebildet ist und nicht den Haupt-n-Bereich 3a durchdringt, verkleinert wird.
Eine erste Elektrodenschicht 8 aus Polysilizium oder dergleichen ist über einen an einer Innenwand des ersten Grabens T1 gebildeten Isolierfilm 7 in dem ersten Graben T1 eingebettet. Die erste Elektrodenschicht 8 bildet eine Gateelektrode der IGBT-Zelle 100i.
Eine zweite Elektrodenschicht 10 aus Aluminium oder dergleichen ist über einen Zwischenschichtisolierfilm 9 auf der Hauptoberfläche des Substrats 1 gebildet. Die zweite Elektrodenschicht 10 ist ebenso in dem zweiten Graben T2 eingebettet. Die zweite Elektrodenschicht 10 ist über den Haupt-n-Bereich 3a und den Haupt-p-Bereich 4a elektrisch mit dem p-leitenden Bereich 2a verbunden. Die zweite Elektrodenschicht 10 bildet eine Emitterelektrode der IGBT-Zelle 100i und eine Anode der Diodenzelle 100d. Die zweite Elektrodenschicht 10 ist ebenso derart mit dem Haupt-n-Bereich 3a und dem Haupt-p-Bereich 4a verbunden, dass diese durch die zweite Elektrodenschicht 10 kurzgeschlossen sind. Folglich sind der Emitter und der Kanal der IGBT-Zelle 100i elektrisch kurzgeschlossen und ist das Potential des Kanals fest. Folglich wird der Betrieb der IGBT-Zelle 100i stabilisiert.
In der Vorrichtung 100 ist eine dritte Elektrodenschicht 11 auf der Rückseitenoberfläche des Substrats 1 gebildet, Die dritte Elektrodenschicht 11 verbindet den Rückseiten-p-Bereich 5 und dem Rückseiten-n-Bereich 6 derart elektrisch miteinander, dass diese kurzgeschlossen sind. Die dritte Elektrodenschicht 11 bildet eine Kathode der Diodenzelle 100d und eine Kollektorelektrode der IGBT-Zelle 100i.
In der Vorrichtung 100 ist die p-leitende Schicht 2a in dem Oberflächeabschnitt der Hauptoberfläche des Substrats 1 gebildet und weist die sich graduell von dem Oberflächenabschnitt zur Innenseite des Substrats 1 verringernde Störstellenkonzentration auf. Die p-leitende Schicht 2a bildet die Kanalbildungsschicht der IGBT-Zelle 100i und den p-Leitenden Abschnitt der Diodenzelle 100d. Der Aufbau der IGBT-Zelle 100i in der Vorrichtung 100 entspricht einem üblichen Aufbau einer IGBT-Zelle, so dass die IGBT-Zelle 100i die üblichen Eigenschaften aufweist.
In der Vorrichtung mit der IGBT-Zelle 100i und der Diodenzelle 100d, die in dem Substrat 1 gebildet sind, bilden der Haupt-n-Bereich 3a, die p-leitende Schicht 2a und das n-leitende Halbleitersubstrat 1 einen parasitären NPN-Transistor. Dieser parasitäre NPN-Transistor ist gemäß einem üblichen parasitären NPN-Transistor aufgebaut. Folglich ist die Überspannungsspannungsfestigkeit der Vorrichtung 100 ausreichend.
Bei der Vorrichtung 90 der 8 ist die zweite Elektrodenschicht 10 als die Anode der Diodenzelle 90d über den Haupt-p-Bereich 4 auf dem Oberflächenabschnitt des Substrats 1 elektrisch mit der p-leitenden Schicht 2 verbunden. Bei der Vorrichtung 100 der 1 bildet die zweite Elektrodenschicht 10, die in dem zweiten Graben T2 eingebettet ist und die Innenseite der p-leitenden Schicht 2a erreicht, jedoch die Anode der Diodenzelle 100d und ist die zweite Elektrodenschicht 10 elektrisch mit der p-leitenden Schicht 2a verbunden. Die Innenseite der p-leitenden Schicht 2a weist eine Störstellenkonzentration auf, die geringer als die Störstellenkonzentration des Oberflächenabschnitts ist. Folglich wird eine eingeleitete Lochkonzentration beim Durchlassbetrieb der Diodenzelle 100d verglichen mit der der Vorrichtung 90 verringert. Folglich nimmt der Erholstrom Irr der Diodenzelle 100d im Falle eines Rückerholprozesses einen geringen Wert an und wird ebenso der Erholverlust verringert. Folglich wird die Erholleistung der Diodenzelle 100d verbessert.
Die Vorrichtung 100 weist ausreichende IGBT-Eigenschaften, ausreichende Erholeigenschaften der Diodenzelle 100d und ausreichende Überspannungsspannungsfestigkeitseigenschaften auf.
Ferner ist der Haupt-p-Bereich 4a bei der Vorrichtung 100 in dem Oberflächenabschnitt der p-leitenden Schicht 2a gebildet und dringt der zweite Graben T2 durch den Haupt-p-Bereich 4a. Ferner ist die zweite Elektrodenschicht 10 elektrisch mit dem Haupt-p-Bereich 4a auf der Seitenwand des Grabens T2 verbunden. Die Verbindung zwischen der zweiten Elektrodenschicht 10 und dem Haupt-p-Bereich 4a sieht einen ohmschen Kontakt vor. Die Störstellenkonzentration des Haupt-p-Bereichs 4a ist beispielsweise größer oder gleich 1·10¹⁹ cm^–3, so dass der Haupt-p-Bereich 4a und die Emitterelektrode einen ausgezeichneten ohmschen Kontakt aufweisen.
Bei der Vorrichtung 100 ist die zweite Elektrodenschicht 10 als Emitter der IGBT-Zelle 100i mit dem Haupt-p-Bereich 4a verbunden. Folglich ist das elektrische Potential der p-leitenden Schicht 2a als die Kanalbildungsschicht der IGBT-Zelle 100i sicher festgesetzt. Insbesondere wird der Abschnürwiderstand der p-leitenden Schicht 2a durch die Bildung des Haupt-p-Bereich 4a verringert. Folglich wird der Betrieb des parasitären NPN-Transistors verhindert, so dass die Überspannungsspannungsfestigkeit verbessert wird. Ferner ist die zweite Elektrodenschicht 10 als die Anode der Diodenzelle 100d mit dem Haupt-p-Bereich 4a auf der Seitenwand des zweiten Grabens T2 und die zweite Elektrodenschicht 10 mit der Innenseite der gleitenden Schicht 2a an einem oberen Ende des zweiten Grabens T2 verbunden. Folglich wird die Erholleistung der Diodenzelle 100d selbst dann nicht verringert, wenn der Haupt-p-Bereich 4a in der Vorrichtung 100 gebildet ist.
Ferner verringert sich die Störstellenkonzentration der p-leitenden Schicht 2a in der Vorrichtung 100 von dem Oberflächenabschnitt zur Innenseite und kann die p-leitende Schicht 2a derart mit Hilfe eines einzelnen Diffusionsverfahrens gebildet werden, dass sie eine Einschichtstruktur aufweist. Alternativ kann die p-leitende Schicht 2a derart mit Hilfe eines zweifachen Diffusionsverfahrens gebildet werden, dass sie eine Doppelschichtstruktur aufweist, die eine Schicht 2ah hoher Störstellenkonzentration und eine Schicht 2al geringer Störstellenkonzentration aufweist. Die Schicht 2ah hoher Störstellenkonzentration ist auf einer Oberflächenseite der p-leitenden Schicht 2a und die Schicht 2al geringer Störstellenkonzentration auf einer Innenseite der p-leitenden Schicht 2a angeordnet. In der 1 weist die p-leitende Schicht 2a die Schicht 2ah hoher Störstellenkonzentration und die Schicht 2al geringer Störstellenkonzentration auf. In diesem Fall erreicht der zweite Graben T2 die Schicht 2al geringer Störstellenkonzentration derart, dass die zweite Elektrodenschicht 10 elektrisch mit der Schicht 2al geringer Störstellenkonzentration verbunden ist.
Da die p-leitende Schicht 2a die Doppelschichtstruktur aufweist, sind die Störstellenkonzentration der Schicht 2ah hoher Störstellenkonzentration und die Störstellenkonzentration der Schicht 2al geringer Störstellenkonzentration unabhängig voneinander steuerbar. Folglich kann die Störstellenkonzentration der Schicht 2ah hoher Störstellenkonzentration derart angemessen bestimmt werden, dass eine Schwellenwertspannung des Kanalbereichs der IGBT-Zelle 100i auf eine vorbestimmte Spannung gesetzt ist. Ferner kann die Störstellenkonzentration der Schicht 2al geringer Störstellenkonzentration derart angemessen bestimmt werden, dass der Rückstrom der Diodenzelle 100d angemessen verringert wird. Folglich kann die Störung bzw. Störanfälligkeit zwischen der IGBT-Zelle 100i und der Diodenzelle 100d in der Vorrichtung 100 durch die Doppelschichtstruktur der p-leitenden Schicht 2a verringert werden. Die Eigenschaften der IGBT-Zelle 100i und der Dioden-Zelle 100d sind individuell und leicht steuerbar.
Nachstehend wird das Simulationsergebnis des Stromflusses in der Diodenzelle 100d bei einer Verwendung der Vorrichtung 100 für eine Inverterschaltung und bei einer Verwendung der Diodenzelle 100d für eine Freilaufdiode (FWD) beschrieben.
Die 2A und 2B zeigen zwei verschiedene, für die Simulation verwendete Halbleitervorrichtungen 101 und 102. Die 2a und 2B zeigen die entsprechende Konzentrationslinien der Störstellenkonzentration in jeder Schicht der Vorrichtungen 101 und 102. 3A zeigt eine weitere für die Simulation verwendete Halbleitervorrichtung 103. 3B zeigt das Tiefenprofil der Störstellenkonzentration in den Vorrichtungen 101 und 103 entlang der Linie IIA-IIA in der 2A und der Linie IIIA-IIIA in der 3A.
Die Vorrichtung 101 weist verglichen mit der Vorrichtung 100 eine einfache Struktur auf, wobei die p-leitende Schicht 2a die Einschichtstruktur aufweist und der Haupt-p-Bereich 4a nicht um den zweiten Graben T2 herum gebildet ist. Die p-leitende Schicht 2a und die zweite Elektrodenschicht 10 in dem zweiten Graben T2 sind auf dem gesamten Kontaktbereich zwischen beiden über einen ohmschen Kontakt elektrisch miteinander verbunden. Ferner sind der Haupt-n-Bereich 3a und die zweite Elektrodenschicht 10 in dem zweiten Graben T2 ebenso auf dem gesamten Kontaktbereich zwischen beiden über einen ohmschen Kontakt elektrisch miteinander verbunden.
Bei der Vorrichtung 102 weist die p-leitende Schicht 2a die Doppelschichtstruktur einschließlich der Schicht 2al geringer Störstellenkonzentration und der Schicht 2ah hoher Störstellenkonzentration auf. Ferner ist der Haupt-p-Bereich 4a ebenso an einem oberen Ende des zweiten Grabens T2 gebildet. Die Schicht 2al geringer Störstellenkonzentration und die Schicht 2ah hoher Störstellenkonzentration der p-leitenden Schicht 2a und die zweite Elektrodenschicht 10 in dem zweiten Graben T2 sind auf dem gesamten Kontaktbereich zwischen beiden über einen ohmschen Kontakt elektrisch miteinander verbunden. Ferner sind der Haupt-n-Bereich 3a und die zweite Elektrodenschicht 10 in dem zweiten Graben T2 ebenso auf dem gesamten Kontaktbereich zwischen beiden über einen ohmschen Kontakt elektrisch miteinander verbunden.
Die Vorrichtung 103 weist die gleiche Struktur wie die Vorrichtung 100 auf. In der Vorrichtung 103 weist die p-leitende Schicht 2a die Doppelschichtstruktur einschließlich der Schicht 2al geringer Störstellenkonzentration und der Schicht 2ah hoher Störstellenkonzentration auf. Die zweite Elektrodenschicht 10 in dem zweiten Graben T2 ist an einem oberen Ende des zweiten Grabens T2 mit der Schicht 2al geringer Störstellenkonzentration verbunden. Hierbei ist die Störstellenkonzentration der Schicht 2al geringer Störstellenkonzentration vergleichsweise gering, so dass die elektrische Verbindung zwischen der Schicht 2al geringer Störstellenkonzentration und der zweiten Elektrodenschicht 10 in dem zweiten Graben T2 nahe dem oberen Ende des zweiten Grabens T2 einen Schottky-Kontakt vorsieht. Ferner ist der Haupt-p-Bereich 4a benachbart zu dem Haupt-n-Bereich 3a gebildet und sieht die elektrische Verbindung zwischen dem Haupt-p-Bereich 4a und der zweiten Elektrodenschicht 10 in dem zweiten Graben T2 auf der Seitenwand des zweiten Grabens T2 einen ohmschen Kontakt vor. Ferner sieht die elektrische Verbindung zwischen dem Haupt-n-Bereich 3a und der zweiten Elektrodenschicht 10 in dem zweiten Graben T2 auf der Seitenwand des zweiten Grabens T2 einen ohmschen Kontakt vor.
4 zeigt eine über das Simulationsergebnis erhaltene Beziehung zwischen einer Grabentiefe des zweiten Grabens T2 und einem Erholstrom Irr der Diodenzelle in jeder der Vorrichtungen 101, 102, 103. 5 zeigt eine über das Simulationsergebnis erhaltene Stromwellenform der Diodenzelle in jeder der Vorrichtungen 101 und 103. In der 5 beträgt der über das Simulationsergebnis erhaltene Erholstrom Irr der Vorrichtung 101 mit der über die einzelne Diffusion erhaltenen Kanalstruktur 253 A und der über das Simulationsergebnis erhaltene Erholstrom Irr der Vorrichtung 103 mit der mit der über die zweifache Diffusion erhaltenen Kanalstruktur 180 A.
In der 4 entspricht ein Fall, bei welchem der zweite Graben T2 eine Tiefe von Null aufweist, d. h. die Vorrichtungen 101 und 102 keinen zweiten Graben T2 aufweist, der in der 8 gezeigten Vorrichtung 90. In diesem Fall beträgt der Erholstrom Irr 380 A.
Bei der Vorrichtung 101 mit der Einschichtstruktur der p-leitenden Schicht 2a und dem ohmschen Kontakt zwischen der p-leitenden Schicht 2a und der zweiten Elektrodenschicht 10 auf dem gesamten Kontaktbereich zwischen beiden wird der Erholstrom Irr verringert, wenn die Tiefe des zweiten Grabens T2 zunimmt. Wenn die Tiefe des zweiten Grabens T2 beispielsweise 1.7 μm beträgt, beträgt die Erholstrom irr 240 A, so dass er deutlich geringer als bei der Vorrichtung 90 ist.
Bei der Vorrichtung 102 mit der Zweischichtstruktur der p-leitenden Schicht 2a und dem Haupt-p-Bereich 4a an dem oberen Ende des zweiten Grabens T2 wird der Erholstrom irr ebenso verringert, wenn die Tiefe des zweiten Grabens T2 zunimmt. Hierbei ist die Verringerungsrate des Erholstroms Irr in der Vorrichtung 102 geringer als die in der Vorrichtung 101. Wenn die Tiefe des zweiten Grabens T2 beispielsweise 1.7 μm beträgt, beträgt der Erholstrom Irr 330 A, so dass er geringer als bei der Vorrichtung 90 ist.
Bei der Vorrichtung 103 mit der Zweischichtstruktur der p-leitenden Schicht 2a und der zweiten Elektrodenschicht 10 in dem zweiten Graben T2 in Kontakt mit der Schicht 2ai geringer Störstellenkonzentration über den Schottky-Kontakt an dem oberen Ende des zweiten Grabens T2 wird die Verringerung des Rückstroms Irr maximal. Wenn die Tiefe des zweiten Grabens T2 beispielsweise 1.7 μm beträgt, beträgt der Erholstrom Irr 180 A, so dass er deutlich geringer als bei der Vorrichtung 90 ist.
Folglich liegt die Störstellenkonzentration der mit der zweiten Elektrodenschicht 10 an dem oberen Ende des zweiten Grabens T2 verbundenen p-leitenden Schicht 2a vorzugsweise niedriger, um den Erholstrom der Diodenzelle zu verringern.
Vorzugsweise ist die elektrische Verbindung zwischen der p-leitenden Schicht 2a und der zweiten Elektrodenschicht 10 an dem oberen Ende des zweiten Grabens T2 ein Schottky-Kontakt. Gewöhnlich stellt der Schottky-Kontakt eine Gleichrichtfunktion bereit, so dass der Elektronenfluss einzig dann stattfindet, wenn die Diode den Strom in Durchlassrichtung führt. Folglich wird die Locheinleitung von einem ohmschen Kontaktabschnitt verringert. Folglich wird das Loch durch den Schottky-Kontakt im Falle eines Erholprozesses entfernt. Dies führt dazu, dass die Erholeigenschaften verbessert werden. Folglich sieht die elektrische Verbindung zwischen der zweiten Elektrodenschicht 10 und der p-leitenden Schicht 2a an dem oberen Ende des zweiten Grabens T2 als ein Hauptteil der Anode in der Diodenzelle den Schottky-Kontakt mit der Gleichrichtung vor. Folglich wird der Erholstrom im Falle des Rückerholprozesses kleiner als in dem Fall, bei welchem die gesamte Verbindung durch den ohmschen Kontakt vorgesehen ist. Folglich wird der Erholverlust verringert und werden die Erholeigenschaften verbessert.
6 zeigt eine weitere Halbleitervorrichtung 104 gemäß einer Ausgestaltung der bevorzugten Ausführungsform.
Die Vorrichtung 104 weist eine IGBT-Zelle 104i und eine Diodenzelle 104d auf, die in dem Substrat 1 gebildet sind. Die Vorrichtung 104 weist eine n-leitende Schicht 1a auf der Rückseite (d. h. eine Rückseiten-n-Schicht) auf, die derart auf dem Rückseiten-p-Bereich 5 und dem Rückseiten-n-Bereich 6 in dem Substrat 1 gebildet ist, dass die Rückseiten-n-Schicht 1a den Rückseiten-p-Bereich 5 und den Rückseiten-n-Bereich 6 bedeckt. Die Störstellenkonzentration der Rückseiten-n-Schicht 1a liegt zwischen der Störstellenkonzentration des Substrats 1 und dem Rückseiten-n-Bereich 6. Die Rückseiten-n-Schicht 1a entspricht einer Feldstoppschicht zur Verhinderung eines Durchbruchs (punch-through) in einer Sperrschicht, die sich von dem Hauptoberflächenabschnitt der p-leitenden Schicht 2a und dem Rückseiten-p-Bereich 5 zu dem Substrat 1 erstreckt. Folglich weist die Vorrichtung 104 eine hohe Durchbruchspannung auf.
7 zeigt noch eine weitere Halbleitervorrichtung gemäß einer weiteren Ausgestaltung der bevorzugten Ausführungsform. Die Vorrichtung 105 weist eine IGBT-Zelle 105i und eine Diodenzelle 105d auf, die in dem Substrat 1 gebildet sind. Ferner weist die Vorrichtung 105 die n-leitende Schicht 1a auf der Rückseite auf, die derart auf dem Rückseiten-p-Bereich 5 und dem Rückseiten-n-Bereich 6 in dem Substrat 1 gebildet ist, dass die Rückseiten-n-Schicht 1a den Rückseiten-p-Bereich 5 und den Rückseiten-n-Bereich 6 bedeckt.
Bei der Vorrichtung 105 ist ein p-leitender Bereich 2b auf einer zweiten Hauptoberflächenseite auf dem Hauptoberflächenabschnitt des Substrats 1 gebildet, der im Gegensatz zur Diodenzelle 105d in einem Bereich ohne einen p-leitenden Bereich 2a angeordnet ist. Die zweite Elektrodenschicht 10 ist elektrisch nicht nur mit dem p-leitenden Bereich 2a, sondern ebenso mit dem p-leitenden Bereich 2b auf der Hauptoberflächenseite verbunden. Folglich weist die Vorrichtung 105 ferner eine zweite Diodenzelle 105d2 auf, die durch den p-leitenden Bereich 2b auf der zweiten Hauptoberflächenseite, das Substrat 1 und den Rückseiten-n-Bereich 6 vorgesehen ist. In der zweiten Diodenzelle 105d2 bildet die zweite Elektrodenschicht 10 eine Anode und die dritte Elektrodenschicht 11 eine Kathode. Die zweite Diodenzelle 105d2 liegt benachbart zur Diodenzelle 105d, die einer ersten Diodenzelle 105 entspricht.
In jeder Vorrichtung 100, 104 der 1 und 6 ist die Diodenzelle 100i, 104i durch die p-leitende Schicht 2a und das n-leitende Halbleitersubstrat 1 und den n-leitenden Bereich 6 auf der Rückseitenoberfläche gebildet. Diese Diodenzelle 100i, 104i bildet eine Hauptdiodenzelle. Obgleich die Erholeigenschaften der Hauptdiodenzelle 100i, 104i verbessert werden, nimmt die Strombelastbarkeit der Diodenzelle 100i, 104i verglichen mit der Diodenzelle 90d in der Vorrichtung 90 ohne zweiten Graben T2 und der Anode 10 nahe des Oberflächenabschnitts des Substrats 1 einen geringen Wert an.
Bei der Vorrichtung 105 der 7 ist die zweite Diodenzelle 105d2 auf einem Abschnitt des Substrats 1 gebildet, der sich von einem Abschnitt des Substrats 1 unterscheidet, auf welchem die erste Diodenzelle 105d gebildet ist. Diese zweite Diodenzelle 105d2 sieht eine ausreichende Strombelastbarkeit vor. Bei der zweiten Diodenzelle 105d2 ist die Anode 10 elektrisch mit dem p-leitenden Bereich 2b auf der zweiten Hauptoberflächenseite verbunden. Der p-leitende Bereich 2b auf der zweiten Hauptoberflächenseite kann jedoch von der IGBT-Zelle 105 getrennt gebildet werden, und ferner wird die Störstellenkonzentration des p-leitenden Bereichs 2b auf der zweiten Hauptoberflächenseite angemessen gesteuert. Folglich werden die Erholeigenschaften verbessert.
Bei der Vorrichtung 105 ist der Rückseiten-p-Bereich 5 unter der p-leitenden Schicht 2a und der Rückseiten-n-Bereich 6 unter dem p-leitenden Bereich 2b auf der zweiten Hauptoberflächenseite gebildet. Folglich wird die Diodenleistung der ersten Diodenzelle 105d derart verringert, dass die erste Diodenzelle 105d zusammen mit der IGBT-Zelle 105i hauptsächlich als IGBT und die zweite Diodenzelle 105d2 als Hauptdiode arbeitet. Folglich wird der Designfreiheitsgrad für die Vorrichtung 105 verbessert und kann die Vorrichtung 105 leicht designt werden, da der IGBT-Funktionsteil (d. h. die IGBT-Zelle 105i mit der Diodenzelle 105d) und der Diodenfunktionsteil (d. h. die zweite Diodenzelle 105d2) deutlich voneinander getrennt sind.
In jeder der Vorrichtungen 100–105 der 1–7 ist die p-leitende Schicht 2a auf dem n-leitenden Halbleitersubstrat 1 und sind die n-Kanal-IGBT-Zelle 100i–105i und die Diodenzelle 100d–105d mit der p-leitenden Schicht 2a als Anode gebildet. Alternativ kann eine n-leitende Schicht auf einem p-leitenden Halbleitersubstrat und können eine p-Kanal-IGBT-Zelle und eine Diodenzelle mit einer n-leitenden Schicht als Kathode gebildet sein. In diesem Fall weist die Vorrichtung eine ausreichende IGBT-Leistung, eine ausreichende Erholleistung und eine ausreichende Überspannungsspannungsfestigkeit auf.
Die Vorrichtungen 100 bis 150 werden in geeigneter Weise für eine Inverterschaltung und die erste und die zweite Diodenzelle in geeigneter Weise als FWD verwendet.
Die obige Offenbarung umfasst die folgenden Ausgestaltungen.
Gemäß einer ersten Ausgestaltung der vorliegenden Erfindung weist eine Halbleitervorrichtung ein Substrat mit einer ersten und einer zweiten Seite, einen in dem Substrat angeordneten IGBT und eine in dem Substrat angeordnete Diode auf. Das Substrat weist eine erste Schicht eines ersten Leitfähigkeitstyps, eine zweite Schicht eines zweiten Leitfähigkeitstyps, einen Bereich des ersten Leitfähigkeitstyps auf der ersten Seite, einen Bereich des ersten Leitfähigkeitstyps auf der zweiten Seite und einen Bereich des zweiten Leitfähigkeitstyps auf der zweiten Seite auf. Die zweite Schicht ist auf der ersten Seite der ersten Schicht angeordnet und weist eine Störstellenkonzentration auf, die sich von der ersten Seite der zweiten Schicht zu der zweiten Seite der zweiten Schicht verringert. Der Bereich des ersten Leitfähigkeitstyps der ersten Seite ist auf der ersten Seite der zweiten Schicht angeordnet. Der Bereich des ersten Leitfähigkeitstyps auf der zweiten Seite und der Bereich des zweiten Leitfähigkeitstyps auf der zweiten Seite sind auf der zweiten Seite der ersten Schicht angeordnet. Der Bereich des ersten Leitfähigkeitstyps auf der zweiten Seite liegt benachbart zu dem Bereich des zweiten Leitfähigkeitstyps auf der zweiten Seite. Das Substrat weist ferner einen ersten Graben, einen zweiten Graben, eine erste Elektrode, eine zweite Elektrode und eine dritte Elektrode auf. Die erste Elektrode ist über einen Isolierfilm in dem ersten Graben eingebettet. Der erste Graben dringt durch den Bereich des ersten Leitfähigkeitstyps auf der ersten Seite und die zweite Schicht und erreicht die erste Schicht. Die erste Elektrode bildet eine Gateelektrode des IGBT. Die zweite Elektrode ist derart auf dem Bereich des ersten Leitfähigkeitstyps auf der ersten Seite angeordnet, dass die zweite Elektrode elektrisch mit dem Bereich des ersten Leitfähigkeitstyps auf der ersten Seite verbunden Ist. Der zweite Graben dringt durch den Bereich des ersten Leitfähigkeitstyps auf der ersten Seite und erreicht die zweite Schicht. Der zweite Graben ist derart mit der zweiten Elektrode gefüllt, dass die zweite Elektrode elektrisch mit der zweiten Schicht verbunden ist. Die zweite Elektrode bildet eine Emitterelektrode des IGBT und eine Anode der Diode. Die dritte Elektrode ist derart auf dem Bereich des ersten Leitfähigkeitstyps auf der zweiten Seite und dem Bereich des zweiten Leitfähigkeitstyps auf der zweiten Seite angeordnet, dass die dritte Elektrode elektrisch mit dem Bereich des ersten Leitfähigkeitstyps auf der zweiten Seite und dem Bereich des zweiten Leitfähigkeitstyps auf der zweiten Seite verbunden ist. Die dritte Elektrode bildet eine Kollektorelektrode des IGBT und eine Kathode der Diode.
Bei der obigen Vorrichtung bildet die zweite Schicht einen Kanal des IGBT und einen p-leitenden Abschnitt der Diode. Die Vorrichtung weist eine ausreichende IGBT-Leistung und eine ausreichende Überspannungsspannungsfestigkeit auf. Ferner weist die mit der Anode der Diode verbundene zweite Schicht die Störstellenkonzentration auf, die sich von dem Oberflächenabschnitt zur Innenseite der zweiten Schicht verringert. Folglich wird eine eingeleitete Lochkonzentration beim Durchlassbetrieb verringert, so dass ein Erholstrom bei einem Rückerholprozess einen geringen Wert annimmt. Folglich wird der Erholverlust in der Vorrichtung derart verringert, dass die Erholeigenschaften verbessert werden.
Alternativ kann das Substrat ferner einen Bereich des zweiten Leitfähigkeitstyps auf der ersten Seite aufweisen, der zwischen der zweiten Schicht und dem Bereich des ersten Leitfähigkeitstyps auf der ersten Seite angeordnet ist, und dringt der zweite Graben derart durch den Bereich des zweiten Leitfähigkeitstyps auf der ersten Seite, dass die zweite Elektrode in dem zweiten Graben elektrisch mit dem Bereich des zweiten Leitfähigkeitstyps auf der ersten Seite verbunden ist. Ferner kann die zweite Elektrode über einen ohmschen Kontakt mit dem Bereich des zweiten Leitfähigkeitstyps auf der ersten Seite verbunden sein. Alternativ kann der Bereich des zweiten Leitfähigkeitstyps auf der ersten Seite an den Bereich des ersten Leitfähigkeitstyps auf der ersten Seite grenzen. In den obigen Fällen ist das elektrische Potential der zweiten Schicht als der Kanal des IGBT sicher festgesetzt, so dass der Abschnürwiderstand der zweiten Schicht verringert wird. Folglich wird verhindert, dass der parasitäre NPN-Transistor arbeitet, so dass die Überspannungsspannungsfestigkeit verbessert wird. Ferner weist die Vorrichtung ausreichende Erholeigenschaften der Diode auf, da die zweite Elektrode als Anode der Diode mit dem Bereich des zweiten Leitfähigkeitstyps auf der ersten Seite auf der Seitenwand des zweiten Grabens und mit der Innenseite der zweiten Schicht an einem oberen Ende des zweiten Grabens verbunden ist.
Alternativ kann die zweite Elektrode über einen Schottky-Kontakt mit der zweiten Schicht verbunden sein. Der Schottky-Kontakt weist eine derartige Gleichrichtfunktion auf, dass der Schottky-Kontakt die Einleitung des Lochs von dem ohmschen Kontaktbereich verringert. Folglich werden die Erholeigenschaften der Diode verbessert.
Alternativ kann die zweite Schicht eine Schicht hoher Stärstellenkonzentration und eine Schicht geringer Störstellenkonzentration umfassen. Die Schicht hoher Störstellenkonzentration ist auf der ersten Seite der zweiten Schicht und die Schicht geringer Störstellenkonzentration auf der zweiten Seite der zweiten Schicht angeordnet. Der zweite Graben dringt durch die Schicht hoher Störstellenkonzentration und erreicht die Schicht geringer Störstellenkonzentration. Die zweite Elektrode ist elektrisch mit der Schicht geringer Störstellenkonzentration verbunden. In diesem Fall wird die Störstellenkonzentration der Schicht hoher Störstellenkonzentration angemessen bestimmt, um die Schwellenwertspannung des Kanals in dem IGBT zu bestimmen, und wird die Störstellenkonzentration der Schicht geringer Störstellenkonzentration angemessen bestimmt, um den Erholstrom der Diode zu verringern. Folglich kann die Steuerung der Eigenschaften des IGBT und der Diode Seicht und unabhängig ausgeführt werden.
Alternativ kann die Vorrichtung ferner eine in dem Substrat angeordnete zweite Diode aufweisen. Die zweite Diode liegt benachbart zu der Diode. Bei der zweiten Diode sind die zweite Elektrode, die erste Schicht, der Bereich des ersten Leitfähigkeitstyps auf der zweiten Seite und die dritte Elektrode in dieser Reihenfolge übereinander geschichtet. Die erste Schicht in der zweiten Diodenzelle weist ferner einen Abschnitt des zweiten Leitfähigkeitstyps auf, der in einem Oberflächenabschnitt der ersten Schicht auf der ersten Seite angeordnet ist. Die zweite Elektrode ist elektrisch mit dem Abschnitt des zweiten Leitfähigkeitstyps verbunden. Die zweite Elektrode bildet eine Anode der zweiten Diode. Die dritte Elektrode bildet eine Kathode der zweiten Diode. In diesem Fall sieht die zweite Diode eine ausreichende Strombelastbar vor.
Alternativ kann der Bereich des ersten Leitfähigkeitstyps auf der zweiten Seite in der Diode und der Bereich des zweiten Leitfähigkeitstyps auf der zweiten Seite in dem IGBT angeordnet sein. Alternativ kann der Bereich des ersten Leitfähigkeitstyps auf der zweiten Seite in der zweiten Diode und der Bereich des zweiten Leitfähigkeitstyps auf der zweiten Seite in dem IGBT und der Diode angeordnet sein.
Alternativ kann der Bereich des ersten Leitfähigkeitstyps auf der zweiten Seite unter dem Abschnitt des zweiten Leitfähigkeitstyps und der Bereich des zweiten Leitfähigkeitstyps auf der zweiten Seite unter der zweiten Schicht angeordnet sein. In diesem Fall wird der Designfreiheitsgrad für die Vorrichtung verbessert.
Alternativ kann das Substrat ferner eine dritte Schicht des ersten Leitfähigkeitstyps aufweisen. Die dritte Schicht ist zwischen der ersten Schicht und dem Bereich des ersten Leitfähigkeitstyps auf der zweiten Seite und zwischen der ersten Schicht und dem Bereich des zweiten Leitfähigkeitstyps auf der zweiten Seite angeordnet. Die dritte Schicht bedeckt den Bereich des ersten Leitfähigkeitstyps auf der zweiten Seite und den Bereich des zweiten Leitfähigkeitstyps auf der zweiten Seite. Die dritte Schicht weist eine Störstellenkonzentration auf, die zwischen einer Störstellenkonzentration der ersten Schicht und einer Störstellenkonzentration des Bereichs des ersten Leitfähigkeitstyps auf der zweiten Seite liegt.
Alternativ können der IGBT und die Diode eine Inverterschaltung und kann die Diode eine Freilaufdiode bilden.
Alternativ können der IGBT, die Diode und die zweite Diode eine Inverterschaltung, die Diode eine Freilaufdiode und die zweite Diode eine zweite Freilaufdiode bilden.
Gemäß einer zweiten Ausgestaltung der vorliegenden Erfindung weist eine Halbleitervorrichtung ein Substrat mit einer ersten und einer zweiten Seite, einen in dem Substrat angeordneten IGBT und eine in dem Substrat angeordnete Diode auf. Das Substrat weist eine erste Schicht eines ersten Leitfähigkeitstyps, eine zweite Schicht eines zweiten Leitfähigkeitstyps, einen Bereich des ersten Leitfähigkeitstyps auf der ersten Seite, einen Bereich des ersten Leitfähigkeitstyps auf der zweiten Seite und einen Bereich des zweiten Leitfähigkeitstyps auf der zweiten Seite auf. Die zweite Schicht ist auf der ersten Seite der ersten Schicht angeordnet und weist eine Störstellenkonzentration auf, die sich von der ersten Seite der zweiten Schicht zu der zweiten Seite der zweiten Schicht verringert. Der Bereich des ersten Leitfähigkeitstyps der ersten Seite ist auf der ersten Seite der zweiten Schicht angeordnet. Der Bereich des ersten Leitfähigkeitstyps auf der zweiten Seite und der Bereich des zweiten Leitfähigkeitstyps auf der zweiten Seite sind auf der zweiten Seite der ersten Schicht angeordnet. Der Bereich des ersten Leitfähigkeitstyps auf der zweiten Seite liegt benachbart zu dem Bereich des zweiten Leitfähigkeitstyps auf der zweiten Seite. Das Substrat weist ferner einen ersten Graben, einen zweiten Graben, eine erste Elektrode, eine zweite Elektrode und eine dritte Elektrode auf. Die erste Elektrode ist über einen Isolierfilm in dem ersten Graben eingebettet. Der erste Graben dringt durch den Bereich des ersten Leitfähigkeitstyps auf der ersten Seite und die zweite Schicht und erreicht die erste Schicht. Die erste Elektrode bildet eine Gateelektrode des IGBT. Die zweite Elektrode ist derart auf dem Bereich des ersten Leitfähigkeitstyps auf der ersten Seite angeordnet, dass die zweite Elektrode elektrisch mit dem Bereich des ersten Leitfähigkeitstyps auf der ersten Seite verbunden ist. Der zweite Graben dringt durch den Bereich des ersten Leitfähigkeitstyps auf der ersten Seite und erreicht die zweite Schicht. Der zweite Graben ist derart mit der zweiten Elektrode gefüllt, dass die zweite Elektrode elektrisch mit der zweiten Schicht verbunden ist. Die zweite Elektrode bildet eine Emitterelektrode des IGBT und eine Kathode der Diode. Die dritte Elektrode ist derart auf dem Bereich des ersten Leitfähigkeitstyps auf der zweiten Seite und dem Bereich des zweiten Leitfähigkeitstyps auf der zweiten Seite angeordnet, dass die dritte Elektrode elektrisch mit dem Bereich des ersten Leitfähigkeitstyps auf der zweiten Seite und dem Bereich des zweiten Leitfähigkeitstyps auf der zweiten Seite verbunden ist. Die dritte Elektrode bildet eine Kollektorelektrode des IGBT und eine Anode der Diode.
Bei der obigen Vorrichtung bildet die zweite Schicht einen Kanal des IGBT und einen n-leitenden Abschnitt der Diode. Die Vorrichtung weist eine ausreichende IGBT-Leistung und eine ausreichende Überspannungsspannungsfestigkeit auf. Ferner weist die mit der Kathode der Diode verbundene zweite Schicht die Störstellenkonzentration auf, die sich von dem Oberflächenabschnitt zur Innenseite der zweiten Schicht verringert. Folglich wird eine eingeleitete Lochkonzentration beim Durchlassbetrieb verringert, so dass ein Erholstrom bei einem Rückerholprozess einen geringen Wert annimmt. Folglich wird der Erholverlust in der Vorrichtung derart verringert, dass die Erholeigenschaften verbessert werden.
Vorstehend wurde eine Halbleitervorrichtung mit einem IGBT und einer Diode offenbart.
Eine Halbleitervorrichtung weist ein Substrat 1, 1a, 2a, 2b, 3a, 4a, 5, 6, 8, 10, 11, T1, T2 mit einer ersten und einer zweiten Seite, einen IGBT 100i, 104i, 105i und eine Diode 100d, 104d, 105d auf. Das Substrat 1, 1a, 2a, 2b, 3a, 4a, 5, 6, 8, 10, 11, T1, T2 weist eine erste Schicht 1, eine zweite Schicht 2a auf der ersten Schicht 1, einen n-leitenden Bereich 3a der ersten Seite auf der zweiten Schicht 2a, einen n- und einen p-leitenden Bereich 5, 6 der zweiten Seite auf der zweiten Seite der ersten Schicht 1, eine erste Elektrode 8 als Gateelektrode in einem ersten Graben T1, eine zweite Elektrode 10 als Emitterelektrode und als Anode auf dem n-leitenden Bereich 3a der ersten Seite und in einem zweiten Graben T2 und eine dritte Elektrode 11 als Kollektorelektrode und als Kathode auf den n- und p-leitenden Bereichen 5, 6 der zweiten Seite auf. Der erste Graben T1 dringt durch den n-leitenden Bereich 3a der ersten Seite und die zweite Schicht 2a und erreicht die erste Schicht 1. Der zweite Graben T2 dringt durch den n-leitenden Bereich 3a der ersten Seite und erreicht die zweite Schicht 2a.

Claims

Halbleitervorrichtung mit: – einem Substrat (1, 1a, 2a, 2b, 3a, 4a, 5, 6, 8, 10, 11, T1, T2) mit einer ersten und einer zweiten Seite; – einem n-Kanal-IGBT (100i, 104i, 105i), der in dem Substrat (1, 1a, 2a, 2b, 3a, 4a, 5, 6, 8, 10, 11, T1, T2) angeordnet ist; und – einer Diode (100d, 104d, 105d), die in dem Substrat (1, 1a, 2a, 2b, 3a, 4a, 5, 6, 8, 10, 11, T1, T2) angeordnet ist, wobei – das Substrat (1, 1a, 2a, 2b, 3a, 4a, 5, 6, 8, 10, 11, T1, T2) eine erste Schicht (1) eines ersten Leitfähigkeitstyps, eine zweite Schicht (2a) eines zweiten Leitfähigkeitstyps, einen Bereich (3a) des ersten Leitfähigkeitstyps auf der ersten Seite, einen Bereich (6) des ersten Leitfähigkeitstyps auf der zweiten Seite und einen Bereich (5) des zweiten Leitfähigkeitstyps auf der zweiten Seite aufweist, – die zweite Schicht (2a) auf der ersten Seite der ersten Schicht (1) angeordnet ist und eine Störstellenkonzentration aufweist, die sich von der ersten Seite der zweiten Schicht (2a) zu der zweiten Seite der zweiten Schicht (2a) verringert, – der Bereich (3a) des ersten Leitfähigkeitstyps auf der ersten Seite der zweiten Schicht (2a) angeordnet ist, – der Bereich (6) des ersten Leitfähigkeitstyps auf der zweiten Seite und der Bereich (5) des zweiten Leitfähigkeitstyps auf der zweiten Seite der ersten Schicht (1) angeordnet sind, – der Bereich (6) des ersten Leitfähigkeitstyps auf der zweiten Seite benachbart zu dem Bereich (5) des zweiten Leitfähigkeitstyps auf der zweiten Seite liegt, – das Substrat (1, 1a, 2a, 2b, 3a, 4a, 5, 6, 8, 10, 11, T1, T2) ferner einen ersten Graben (T1), einen zweiten Graben (T2), eine erste Elektrode (8), eine zweite Elektrode (10) und eine dritte Elektrode (11) aufweist, – die erste Elektrode (8) über einen Isolierfilm (7) in dem ersten Graben (T1) eingebettet ist, – der erste Graben (T1) durch den Bereich (3a) des ersten Leitfähigkeitstyps auf der ersten Seite und die zweite Schicht (2a) dringt und die erste Schicht (1) erreicht, – die erste Elektrode (8) eine Gateelektrode des n-Kanal-IGBT (100i, 104i, 105i) bildet, – die zweite Elektrode (10) derart auf dem Bereich (3a) des ersten Leitfähigkeitstyps auf der ersten Seite angeordnet ist, dass sie elektrisch mit dem Bereich (3a) des ersten Leitfähigkeitstyps auf der ersten Seite verbunden ist, – der zweite Graben (T2) durch den Bereich (3a) des ersten Leitfähigkeitstyps auf der ersten Seite dringt und die zweite Schicht (2a) erreicht, – der zweite Graben (T2) derart mit der zweiten Elektrode (10) gefüllt ist, dass die zweite Elektrode (10) elektrisch mit der zweiten Schicht (2a) verbunden ist, – die zweite Elektrode (10) eine Emitterelektrode des n-Kanal-IGBT (100i, 104i, 105i) und eine Anode der Diode (100d, 104d, 105d) bildet, – die dritte Elektrode (11) derart auf dem Bereich (6) des ersten Leitfähigkeitstyps auf der zweiten Seite und dem Bereich (5) des zweiten Leitfähigkeitstyps auf der zweiten Seite angeordnet ist, dass sie elektrisch mit dem Bereich (6) des ersten Leitfähigkeitstyps auf der zweiten Seite und dem Bereich (5) des zweiten Leitfähigkeitstyps auf der zweiten Seite verbunden ist, – die dritte Elektrode (11) eine Kollektorelektrode des n-Kanal-IGBT (100i, 104i, 105i) und eine Kathode der Diode (100d, 104d, 105d) bildet, – das Substrat (1, 1a, 2a, 2b, 3a, 4a, 5, 6, 8, 10, 11, T1, T2) ferner einen Bereich (4a) des zweiten Leitfähigkeitstyps auf der ersten Seite aufweist, der zwischen der zweiten Schicht (2a) und dem Bereich (3a) des ersten Leitfähigkeitstyps auf der ersten Seite angeordnet ist, und – der zweite Graben (T2) derart durch den Bereich (4a) des zweiten Leitfähigkeitstyps auf der ersten Seite dringt, dass die zweite Elektrode (10) in dem zweiten Graben (T2) elektrisch mit dem Bereich (4a) des zweiten Leitfähigkeitstyps auf der ersten Seite verbunden ist.
Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die zweite Elektrode (10) in ohmschem Kontakt mit dem Bereich (4a) des zweiten Leitfähigkeitstyps auf der ersten Seite verbunden ist.
Vorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass der Bereich (4a) des zweiten Leitfähigkeitstyps auf der ersten Seite an den Bereich (3a) des ersten Leitfähigkeitstyps auf der ersten Seite grenzt.
Vorrichtung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die zweite Elektrode (10) in Schottky-Kontakt mit der zweiten Schicht (2a) verbunden ist.
Vorrichtung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass – die zweite Schicht (2a) eine Schicht (2ah) hoher Störstellenkonzentration und eine Schicht (2al) geringer Störstellenkonzentration aufweist; – die Schicht (2ah) hoher Störstellenkonzentration auf der ersten Seite der zweiten Schicht (2a) und die Schicht (2al) geringer Störstellenkonzentration auf der zweiten Seite der zweiten Schicht (2a) angeordnet ist; – der zweite Graben (T2) durch die Schicht (2ah) hoher Störstellenkonzentration dringt und die Schicht (2al) geringer Störstellenkonzentration erreicht; und – die zweite Elektrode (10) elektrisch mit der Schicht (2al) geringer Störstellenkonzentration verbunden ist.
Vorrichtung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass sie ferner aufweist: – eine zweite Diode (105d2), die in dem Substrat (1, 1a, 2a, 2b, 3a, 4a, 5, 6, 8, 10, 11, T1, T2) angeordnet ist, wobei – die zweite Diode (105d2) benachbart zu der Diode (100d, 104d, 105d) Liegt, – die zweite Elektrode (10), die erste Schicht (1), der Bereich (6) des ersten Leitfähigkeitstyps auf der zweiten Seite und die dritte Elektrode (11) in dieser Reihenfolge in der zweiten Diode (105d2) geschichtet sind, – die erste Schicht (1) in der zweiten Diode (105d2) ferner einen Abschnitt (2b) des zweiten Leitfähigkeitstyps aufweist, der in einem Oberflächenabschnitt der ersten Schicht (1) auf der ersten Seite angeordnet ist, – die zweite Elektrode (10) elektrisch mit dem Abschnitt (2b) des zweiten Leitfähigkeitstyps verbunden ist, – die zweite Elektrode (10) eine Anode der zweiten Diode (105d2) bildet, und – die dritte Elektrode (11) eine Kathode der zweiten Diode (105d2) bildet.
Vorrichtung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass – der Bereich (6) des ersten Leitfähigkeitstyps auf der zweiten Seite in der Diode (100d, 104d) angeordnet ist; und – der Bereich (5) des zweiten Leitfähigkeitstyps auf der zweiten Seite in dem n-Kanal-IGBT (100i, 104i) angeordnet ist.
Vorrichtung nach Anspruch 6, dadurch gekennzeichnet, dass – der Bereich (6) des ersten Leitfähigkeitstyps auf der zweiten Seite in der zweiten Diode (105d2) angeordnet ist; und – der Bereich (5) des zweiten Leitfähigkeitstyps auf der zweiten Seite in dem n-Kanal-IGBT (105i) und der Diode (105d) angeordnet ist.
Vorrichtung nach Anspruch 6, dadurch gekennzeichnet, dass – der Bereich (6) des ersten Leitfähigkeitstyps auf der zweiten Seite unter dem Abschnitt (2b) des zweiten Leitfähigkeitstyps angeordnet ist; und – der Bereich (5) des zweiten Leitfähigkeitstyps auf der zweiten Seite unter der zweiten Schicht (2a) angeordnet ist
Vorrichtung nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass – das Substrat (1, 1a, 2a, 2b, 3a, 4a, 5, 6, 8, 10, 11, T1, T2) ferner eine dritte Schicht (1a) des ersten Leitfähigkeitstyps aufweist; – die dritte Schicht (1a) zwischen der ersten Schicht (1) und dem Bereich (6) des ersten Leitfähigkeitstyps auf der zweiten Seite und zwischen der ersten Schicht (1) und dem Bereich (5) des zweiten Leitfähigkeitstyps auf der zweiten Seite angeordnet ist; – die dritte Schicht (1a) den Bereich (6) des ersten Leitfähigkeitstyps auf der zweiten Seite und den Bereich (5) des zweiten Leitfähigkeitstyps auf der zweiten Seite bedeckt; und – die dritte Schicht (1a) eine Störstellenkonzentration aufweist, die zwischen einer Störstellenkonzentration der ersten Schicht (1) und einer Störstellenkonzentration des Bereichs (6) des ersten Leitfähigkeitstyps auf der zweiten Seite liegt.
Vorrichtung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass – der n-Kanal-IGBT (100i, 104i) und die Diode (100d, 104d) eine Inverterschaltung bilden; und – die Diode (100d, 104d) eine Freilaufdiode (100d, 104d) bildet.
Vorrichtung nach Anspruch 6, dadurch gekennzeichnet, dass – der n-Kanal-IGBT (105i), die Diode (105d) und die zweite Diode (105d2) eine Inverterschaltung bilden; – die Diode (105d) eine Freilaufdiode (105d) bildet; und – die zweite Diode (105d2) eine zweite Freilaufdiode (105d2) bildet.
Halbleitervorrichtung mit: – einem Substrat (1, 1a, 2a, 2b, 3a, 4a, 5, 6, 8, 10, 11, T1, T2) mit einer ersten und einer zweiten Seite; – einem p-Kanal-IGBT (100i, 104i, 105i), der in dem Substrat (1, 1a, 2a, 2b, 3a, 4a, 5, 6, 8, 10, 11, T1, T2) angeordnet ist; und – einer Diode (100d, 104d, 105d), die in dem Substrat (1, 1a, 2a, 2b, 3a, 4a, 5, 6, 8, 10, 11, T1, T2) angeordnet ist, wobei – das Substrat (1, 1a, 2a, 2b, 3a, 4a, 5, 6, 8, 10, 11, T1, T2) eine erste Schicht (1) eines ersten Leitfähigkeitstyps, eine zweite Schicht (2a) eines zweiten Leitfähigkeitstyps, einen Bereich (3a) des ersten Leitfähigkeitstyps auf der ersten Seite, einen Bereich (6) des ersten Leitfähigkeitstyps auf der zweiten Seite und einen Bereich (5) des zweiten Leitfähigkeitstyps auf der zweiten Seite aufweist, – die zweite Schicht (2a) auf der ersten Seite der ersten Schicht (1) angeordnet ist und eine Störstellenkonzentration aufweist, die sich von der ersten Seite der zweiten Schicht (2a) zu der zweiten Seite der zweiten Schicht (2a) verringert, – der Bereich (3a) des ersten Leitfähigkeitstyps auf der ersten Seite auf der ersten Seite der zweiten Schicht (2a) angeordnet ist, – der Bereich (6) des ersten Leitfähigkeitstyps auf der zweiten Seite und der Bereich (5) des zweiten Leitfähigkeitstyps auf der zweiten Seite auf der zweiten Seite der ersten Schicht (1) angeordnet sind, – der Bereich (6) des ersten Leitfähigkeitstyps auf der zweiten Seite benachbart zu dem Bereich (5) des zweiten Leitfähigkeitstyps auf der zweiten Seite liegt, – das Substrat (1, 1a, 2a, 2b, 3a, 4a, 5, 6, 8, 10, 11, T1, T2) ferner einen ersten Graben (T1), einen zweiten Graben (T2), eine erste Elektrode (8), eine zweite Elektrode (10) und eine dritte Elektrode (11) aufweist, – die erste Elektrode (8) über einen Isolierfilm (7) in dem ersten Graben (T1) eingebettet ist, – der erste Graben (T1) durch den Bereich (3a) des ersten Leitfähigkeitstyps auf der ersten Seite und die zweite Schicht (2a) dringt und die erste Schicht (1) erreicht, – die erste Elektrode (8) eine Gateelektrode des p-Kanal-IGBT (100i, 104i, 105i) bildet, – die zweite Elektrode (10) derart auf dem Bereich (3a) des ersten Leitfähigkeitstyps auf der ersten Seite angeordnet ist, dass sie elektrisch mit dem Bereich (3a) des ersten Leitfähigkeitstyps auf der ersten Seite verbunden ist, – der zweite Graben (T2) durch den Bereich (3a) des ersten Leitfähigkeitstyps auf der ersten Seite dringt und die zweite Schicht (2a) erreicht, – der zweite Graben (T2) derart mit der zweiten Elektrode (10) gefüllt ist, dass die zweite Elektrode (10) elektrisch mit der zweiten Schicht (2a) verbunden ist, – die zweite Elektrode (10) eine Emitterelektrode des p-Kanal-IGBT (100i, 104i, 105i) und eine Kathode der Diode (100d, 104d, 105d) bildet, – die dritte Elektrode (11) derart auf dem Bereich (6) des ersten Leitfähigkeitstyps auf der zweiten Seite und dem Bereich (5) des zweiten Leitfähigkeitstyps auf der zweiten Seite angeordnet ist, dass sie elektrisch mit dem Bereich (6) des ersten Leitfähigkeitstyps auf der zweiten Seite und dem Bereich (5) des zweiten Leitfähigkeitstyps auf der zweiten Seite verbunden ist, – die dritte Elektrode (11) eine Kollektorelektrode des p-Kanal-IGBT (100i, 104i, 105i) und eine Anode der Diode (100d, 104d, 105d) bildet, – das Substrat (1, 1a, 2a, 2b, 3a, 4a, 5, 6, 8, 10, 11, T1, T2) ferner einen Bereich (4a) des zweiten Leitfähigkeitstyps auf der ersten Seite aufweist, der zwischen der zweiten Schicht (2a) und dem Bereich (3a) des ersten Leitfähigkeitstyps auf der ersten Seite angeordnet ist, und – der zweite Graben (T2) derart durch den Bereich (4a) des zweiten Leitfähigkeitstyps auf der ersten Seite dringt, dass die zweite Elektrode (10) in dem zweiten Graben (T2) elektrisch mit dem Bereich (4a) des zweiten Leitfähigkeitstyps auf der ersten Seite verbunden ist.
Vorrichtung nach Anspruch 13, dadurch gekennzeichnet, dass die zweite Elektrode (10) in ohmschem Kontakt mit dem Bereich (4a) des zweiten Leitfähigkeitstyps auf der ersten Seite verbunden ist.
Vorrichtung nach Anspruch 13 oder 14, dadurch gekennzeichnet, dass der Bereich (4a) des zweiten Leitfähigkeitstyps auf der ersten Seite an den Bereich (3a) des ersten Leitfähigkeitstyps auf der ersten Seite grenzt.
Vorrichtung nach einem der Ansprüche 13 bis 15, dadurch gekennzeichnet, dass die zweite Elektrode (10) in Schottky-Kontakt mit der zweiten Schicht (2a) verbunden ist.
Vorrichtung nach einem der Ansprüche 13 bis 16, dadurch gekennzeichnet, dass – die zweite Schicht (2a) eine Schicht (2ah) hoher Stärstellenkonzentration und eine Schicht (2al) geringer Störstellenkonzentration aufweist; – die Schicht (2ah) hoher Störstellenkonzentration auf der ersten Seite der zweiten Schicht (2a) und die Schicht (2al) geringer Störstellenkonzentration auf der zweiten Seite der zweiten Schicht (2a) angeordnet ist; – der zweite Graben (T2) durch die Schicht (2ah) hoher Störstellenkonzentration dringt und die Schicht (2al) geringer Störstellenkonzentration erreicht und – die zweite Elektrode (10) elektrisch mit der Schicht (2al) geringer Störstellenkonzentration verbunden ist.
Vorrichtung nach einem der Ansprüche 13 bis 17, dadurch gekennzeichnet, dass sie ferner aufweist: – eine zweite Diode (105d2), die in dem Substrat (1, 1a, 2a, 2b, 3a, 4a, 5, 6, 8, 10, 11, T1, T2) angeordnet ist, wobei – die zweite Diode (105d2) benachbart zu der Diode (100d, 104d, 105d) Liegt, – die zweite Elektrode (10), die erste Schicht (1), der Bereich (6) des ersten Leitfähigkeitstyps auf der zweiten Seite und die dritte Elektrode (11) in dieser Reihenfolge in der zweiten Diode (105d2) geschichtet sind, – die erste Schicht (1) in der zweiten Diode (105d2) ferner einen Abschnitt (2b) des zweiten Leitfähigkeitstyps aufweist, der in einem Oberflächenabschnitt der ersten Schicht (1) auf der ersten Seite angeordnet ist, – die zweite Elektrode (10) elektrisch mit dem Abschnitt (2b) des zweiten Leitfähigkeitstyps verbunden ist, – die zweite Elektrode (10) eine Kathode der zweiten Diode (105d2) bildet, und – die dritte Elektrode (11) eine Anode der zweiten Diode (105d2) bildet.
Vorrichtung nach einem der Ansprüche 13 bis 18, dadurch gekennzeichnet, dass – der Bereich (6) des ersten Leitfähigkeitstyps auf der zweiten Seite in der Diode (100d, 104d) angeordnet ist; und – der Bereich (5) des zweiten Leitfähigkeitstyps auf der zweiten Seite in dem p-Kanal-IGBT (100i, 104i) angeordnet ist.
Vorrichtung nach Anspruch 18, dadurch gekennzeichnet, dass – der Bereich (6) des ersten Leitfähigkeitstyps auf der zweiten Seite in der zweiten Diode (105d2) angeordnet ist; und – der Bereich (5) des zweiten Leitfähigkeitstyps auf der zweiten Seite in dem p-Kanal-IGBT (105i) und der Diode (105d) angeordnet ist.
Vorrichtung nach Anspruch 18, dadurch gekennzeichnet, dass – der Bereich (6) des ersten Leitfähigkeitstyps auf der zweiten Seite unter dem Abschnitt (2b) des zweiten Leitfähigkeitstyps angeordnet ist; und – der Bereich (5) des zweiten Leitfähigkeitstyps auf der zweiten Seite unter der zweiten Schicht (2a) angeordnet ist.
Vorrichtung nach einem der Ansprüche 13 bis 21, dadurch gekennzeichnet, dass – das Substrat (1, 1a, 2a, 2b, 3a, 4a, 5, 6, 8, 10, 11, T1, T2) ferner eine dritte Schicht (1a) des ersten Leitfähigkeitstyps aufweist; – die dritte Schicht (1a) zwischen der ersten Schicht (1) und dem Bereich (6) des ersten Leitfähigkeitstyps auf der zweiten Seite und zwischen der ersten Schicht (1) und dem Bereich (5) des zweiten Leitfähigkeitstyps auf der zweiten Seite angeordnet ist; – die dritte Schicht (1a) den Bereich (6) des ersten Leitfähigkeitstyps auf der zweiten Seite und den Bereich (5) des zweiten Leitfähigkeitstyps auf der zweiten Seite bedeckt; und – die dritte Schicht (1a) eine Störstellenkonzentration aufweist, die zwischen einer Störstellenkonzentration der ersten Schicht (1) und einer Störstellenkonzentration des Bereichs (6) des ersten Leitfähigkeitstyps auf der zweiten Seite liegt.
Vorrichtung nach einem der Ansprüche 13 bis 17, dadurch gekennzeichnet, dass – der p-Kanal-IGBT (100i, 104i) und die Diode (100d, 104d) eine Inverterschaltung bilden; und – die Diode (100d, 104d) eine Freilaufdiode (100d, 104d) bildet.
Vorrichtung nach Anspruch 18, dadurch gekennzeichnet, dass – der p-Kanal-IGBT (105i), die Diode (105d) und die zweite Diode (105d2) eine Inverterschaltung bilden; – die Diode (105d) eine Freilaufdiode (105d) bildet; und – die zweite Diode (105d2) eine zweite Freilaufdiode (105d2) bildet.