JP3853711B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3853711B2 JP3853711B2 JP2002215462A JP2002215462A JP3853711B2 JP 3853711 B2 JP3853711 B2 JP 3853711B2 JP 2002215462 A JP2002215462 A JP 2002215462A JP 2002215462 A JP2002215462 A JP 2002215462A JP 3853711 B2 JP3853711 B2 JP 3853711B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- bcb
- layer
- etching
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Formation Of Insulating Films (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は高速な半導体素子などの半導体装置の製造方法に関する。
【０００２】
【従来の技術】
従来の半導体素子等の半導体装置の製造方法において、例えば、図２（ａ）、（ｂ）、（ｃ）、（ｄ）に示すゲート電極の形成方法について説明する。
図２の（ａ）はエッチング前の層構造を示し、（ｂ）はエッチング後の層構造を示し、（ｃ）はレジスト除去後の層構造を示し、（ｄ）はゲート電極形成後の層構造を示す。なお、図２（ａ）〜（ｄ）において、７は基板、８はＦＥＴ（電界効果型トランジスタ）構造、９はＳｉＯ２膜、１０はＳｉＮ膜、１１はゲート開口パタン転写用レジスト、１２はゲート電極を示す。
【０００３】
図２（ａ）に示すように、基板７の上に、ＦＥＴ構造８を形成し、該ＦＥＴ構造を有する半導体上に、ＳｉＯ２膜９およびＳｉＮ膜１０といった種類の異なる絶縁体を堆積し、その上に、ゲート開口パタン転写用レジスト１１を形成する〔（ａ）工程〕。
次に、エッチングの速度・等方性・異方性の違いを利用し、かつ異なる種類のエッチングガスを利用することで、ＳｉＯ２膜９およびＳｉＮ膜１０をそれぞれエッチングする〔（ｂ）工程〕。
次に、ゲート開口パタン転写用レジスト１１を除去して、Ｔ型開口パタンを形成する〔（ｃ）工程〕。
次に、上記Ｔ型開口パタン部にゲート電極となる金属を蒸着してＴ型ゲート電極構造を形成する〔（ｄ）工程〕。
【０００４】
【発明が解決しようとする課題】
しかしながら、上記従来の方法を用いた場合、エッチングの際に、ＳｉＯ２膜／ＳｉＮ膜といった種類の異なる絶縁体のエッチングの速度・等方性・異方性の違いを顕著にするために、２種類以上のガスをエッチングガスとして使用するため、加工に要する時間や手間が長くかかるという問題がある。
また、例えばＳＦ６をエッチングガスとして利用する場合、ＳｉＮ膜はエッチングされて削れるが、ＳｉＯ２膜はほとんどエッチングされず削れないため、エッチング条件が完全に最適化されていないと、半導体表面までエッチングが完了しないことがあるなど、構造作製上のプロセスマージンが小さい、という問題がある。
さらに、ＳｉＯ２やＳｉＮの比誘電率は大きいため、素子としては製造工程に起因する付加的な容量が寄生することとなり、素子の高速化の妨げとなってきた。
【０００５】
本発明の目的は、上記従来技術における問題点を解消するものであって、アルゴンプラズマによる硬化処理の有無により反応性イオンエッチングに対するＢＣＢ（ベンゾシクロブテン）膜のエッチング特性が異方的、等方的と変わる性質を利用し、ＢＣＢ膜一種、エッチングガス一種で、一度の反応性イオンエッチングによりＴ型の開口度の異なるパタンを簡易に形成でき、かつ製造工程の大幅な短縮を図ることが可能なＴ型ゲート電極を有する半導体装置の製造方法を提供することにある。
【０００６】
【課題を解決するための手段】
上記目的を達成するために、本発明は特許請求の範囲に記載のような構成とするものである。すなわち、
請求項１に記載のように、基板上に結晶成長された電界効果型トランジスタ構造上に、反応性イオンエッチングに対するエッチング特性が、異方的な層と、等方的な層とを、積層した２層のベンゾシクロブテン（ＢＣＢ）膜を形成する工程と、
一度の反応性イオンエッチングにより上記２層のＢＣＢ膜にＴ型開口パタンを形成する工程と、
上記Ｔ型開口パタンを用いてＴ型ゲート電極を形成する工程とを、少なくとも含む半導体装置の製造方法とするものである。
【０００７】
また、請求項２に記載のように、請求項１において、上記反応性イオンエッチングに対するエッチング特性が、異方的な層と、等方的な層とを、積層した２層のベンゾシクロブテン（ＢＣＢ）膜を形成する工程は、１種類のベンゾシクロブテンを用い、アルゴンプラズマによる硬化処理を施してエッチング特性が異方的な第１のＢＣＢ膜を堆積し、上記第１のＢＣＢ膜上に、アルゴンプラズマによる硬化処理を施さないエッチング特性が等方的な第２のＢＣＢ膜を堆積して、上記エッチング特性が異方的な層と、等方的な層とを、有する２層のＢＣＢ膜を積層する工程とする半導体装置の製造方法とするものである。
【０００８】
また、請求項３に記載のように、請求項１または請求項２において、上記反応性イオンエッチングは、１種のエッチングガスを用い、一度の反応性イオンエッチングにより開口度の異なるＴ型パタンを形成する工程を有する半導体装置の製造方法とするものである。
【０００９】
また、請求項４に記載のように、請求項３において、上記開口度の異なるＴ型パタン部に、ゲート電極となる金属を蒸着してゲート電極を形成する工程を有する半導体装置の製造方法とするものである。
【００１０】
本発明は、堆積した後のＢＣＢ膜に対し、例えばＡｒプラズマによる硬化処理を加えることで、Ａｒプラズマによる処理を加えないＢＣＢ膜との間で、エッチングの速度・等方性・異方性の違いが得られることを利用したものである。
本発明のＢＣＢ膜は２層構造となっているものの、どちらも同じエッチングガスで削れる（エッチングできる）ため、プロセスマージンが大きく、エッチングガスの切り替えも必要としないことから、簡便かつ短時間の工程でＴ型ゲート構造を得ることができる。さらに、比誘電率の小さいＢＣＢ膜をゲート加工用の絶縁膜として利用しているため、素子の高速化の妨げとなる寄生容量の低減を実現できる効果がある。
【００１１】
【発明の実施の形態】
本発明は、ＦＥＴ（電界効果型トランジスタ）のゲート形成用絶縁膜として、例えばＰ（プラズマ）−ＣＶＤ（化学気相成長）法により堆積されたＢＣＢ膜を用い、Ａｒプラズマによる硬化処理の有無によるエッチング特性の違いを利用することで、Ｔ型ゲート構造を形成するものである。
【００１２】
本実施の形態の一例として、ＦＥＴ等におけるＴ型ゲート構造を有する半導体装置の製造方法について説明する。
図１（ａ）、（ｂ）、（ｃ）、（ｄ）にゲート電極の形成方法の一例を挙げる。図１の（ａ）はエッチング前の層構造を示し、（ｂ）はエッチング後の層構造を示し、（ｃ）はレジスト除去後の層構造を示し、（ｄ）はゲート電極形成後の層構造を示す。なお、図１（ａ）〜（ｄ）において、１は基板、２はＦＥＴ構造、３はＡｒプラズマによる硬化処理を受けたＢＣＢ膜、４はＡｒプラズマによる硬化処理を受けないＢＣＢ膜、５はゲート開口パタン転写用レジスト、６はゲート電極を示す。
【００１３】
図１（ａ）に示すように、基板１上に結晶成長されたＦＥＴ構造２上に、ＢＣＢ膜を堆積した後に、Ａｒプラズマによる硬化処理を行い、Ａｒプラズマによる硬化処理を受けたＢＣＢ膜３を形成する。さらに、ＢＣＢ膜を堆積させ、Ａｒプラズマによる硬化処理を受けないＢＣＢ膜４を堆積する。その上にレジストを塗布し、フォトリソグラフィ法、もしくは電子線描画によりゲートパタンを転写し、現像してゲート開口パタン転写用レジスト５を形成する。現像して得られたレジストの開口部にはＡｒプラズマによる硬化処理を受けないＢＣＢ膜４が露出している〔（ａ）工程〕。
次に、反応性イオンエッチングによるＢＣＢ膜のエッチングを行う。エッチングは上層の硬化処理を受けていないＢＣＢ膜４に対しては等方的エッチングが進むが、下層の硬化処理を受けたＢＣＢ膜３に対しては、主に垂直方向にエッチングが進む〔（ｂ）工程〕。
次に、ゲート開口パタン転写用レジスト５をエッチング除去して、Ｔ型開口パタンを形成する〔（ｃ）工程〕。
次に、上記Ｔ型開口パタン部にゲート電極となる金属を蒸着してＴ型ゲート電極６を形成する〔（ｄ）工程〕。
以上の工程により、ＦＥＴ等におけるＴ型ゲート電極構造を有する半導体装置をＢＣＢ膜一種、エッチングガス一種で、Ｔ型の開口パタンを簡易な短時間の工程で形成することができ、製造工程の短縮と原価低減を図ることが可能となる。
【００１４】
本発明は、堆積した後のＢＣＢ膜に対しＡｒプラズマによる硬化処理を加えることで、Ａｒプラズマによる処理を加えないＢＣＢ膜との間で、エッチングの速度・等方性・異方性の違いが得られることを利用したものである。本発明のＢＣＢ膜は２層構造となっているものの、どちらも同じエッチングガスで削れる（エッチングできる）ため、プロセスマージンも大きく、エッチングガスの切り替えも必要としないことから、簡便かつ短時間の工程でＴ型ゲート構造を得ることができる。さらに、比誘電率の小さいＢＣＢ膜をゲート加工用の絶縁膜として利用しているため、素子の高速化の妨げとなる寄生容量の低減を実現できる。
【００１５】
また、本発明の半導体装置の製造方法は、ＦＥＴ構造を有する半導体結晶上に、Ａｒを含まない雰囲気中で、Ｐ−ＣＶＤ法を用いて、ＢＣＢ膜を堆積し、ＢＣＢ膜の堆積終了後にＡｒプラズマによるＢＣＢ堆積膜の硬化処理を行った後、得られるＢＣＢ膜を第１のＢＣＢ膜（異方的エッチング膜）とし、その上に再び、上記Ｐ−ＣＶＤ法によりＢＣＢを堆積して、得られるＡｒプラズマによる硬化処理を行わないＢＣＢ膜を第２のＢＣＢ膜（等方的エッチング膜）とし、上記第１、第２のＢＣＢ膜で構成される２層のＢＣＢ膜構造上に、レジストを塗布し、フォトリソグラフィ法、もしくは電子線描画法を用いて、レジスト部に開口パタンを形成し、反応性イオンエッチング法により、レジストの開口部直下のＢＣＢ膜を除去する際に、第２のＢＣＢ膜に対しては、等方的にエッチングを行い、第１のＢＣＢ膜に対しては、異方的にエッチングを行うことにより、得られるＴ型の開口形状を、例えば電界効果型トランジスタのＴ型ゲートとして用いることを特徴とする半導体装置の製造方法である。
【００１６】
【発明の効果】
ＢＣＢ膜一種で、２層構造を形成するため、エッチングガスも一種で済み、プロセスマージンの拡大、工程の単純化・短時間化を実現することができる。ＢＣＢ膜の２層構造は、ＢＣＢ堆積時の雰囲気にＡｒを導入するか否かでも実現可能であるが、本発明のようにＢＣＢ膜の堆積時にＡｒという本来堆積に不要なガスが雰囲気に含まれていないことは、堆積工程によって半導体結晶に対してダメージが与えられることを排除することができる。さらに、誘電率の低いＢＣＢ膜を利用することで、製造工程に起因する付加的な容量が素子に付随することを避け、素子の高速化も併せて実現できる。
【図面の簡単な説明】
【図１】本発明の実施の形態で例示した半導体装置の製造プロセスの一例を示す工程図。
【図２】従来の半導体装置の製造プロセスを示す工程図。
【符号の説明】
１…基板
２…ＦＥＴ構造
３…Ａｒプラズマによる硬化処理を受けたＢＣＢ膜
４…Ａｒプラズマによる硬化処理を受けないＢＣＢ膜
５…ゲート開口パタン転写用レジスト
６…ゲート電極
７…基板
８…ＦＥＴ構造
９…ＳｉＯ２膜
１０…ＳｉＮ膜
１１…ゲート開口パタン転写用レジスト
１２…ゲート電極
【発明の属する技術分野】
本発明は高速な半導体素子などの半導体装置の製造方法に関する。
【０００２】
【従来の技術】
従来の半導体素子等の半導体装置の製造方法において、例えば、図２（ａ）、（ｂ）、（ｃ）、（ｄ）に示すゲート電極の形成方法について説明する。
図２の（ａ）はエッチング前の層構造を示し、（ｂ）はエッチング後の層構造を示し、（ｃ）はレジスト除去後の層構造を示し、（ｄ）はゲート電極形成後の層構造を示す。なお、図２（ａ）〜（ｄ）において、７は基板、８はＦＥＴ（電界効果型トランジスタ）構造、９はＳｉＯ２膜、１０はＳｉＮ膜、１１はゲート開口パタン転写用レジスト、１２はゲート電極を示す。
【０００３】
図２（ａ）に示すように、基板７の上に、ＦＥＴ構造８を形成し、該ＦＥＴ構造を有する半導体上に、ＳｉＯ２膜９およびＳｉＮ膜１０といった種類の異なる絶縁体を堆積し、その上に、ゲート開口パタン転写用レジスト１１を形成する〔（ａ）工程〕。
次に、エッチングの速度・等方性・異方性の違いを利用し、かつ異なる種類のエッチングガスを利用することで、ＳｉＯ２膜９およびＳｉＮ膜１０をそれぞれエッチングする〔（ｂ）工程〕。
次に、ゲート開口パタン転写用レジスト１１を除去して、Ｔ型開口パタンを形成する〔（ｃ）工程〕。
次に、上記Ｔ型開口パタン部にゲート電極となる金属を蒸着してＴ型ゲート電極構造を形成する〔（ｄ）工程〕。
【０００４】
【発明が解決しようとする課題】
しかしながら、上記従来の方法を用いた場合、エッチングの際に、ＳｉＯ２膜／ＳｉＮ膜といった種類の異なる絶縁体のエッチングの速度・等方性・異方性の違いを顕著にするために、２種類以上のガスをエッチングガスとして使用するため、加工に要する時間や手間が長くかかるという問題がある。
また、例えばＳＦ６をエッチングガスとして利用する場合、ＳｉＮ膜はエッチングされて削れるが、ＳｉＯ２膜はほとんどエッチングされず削れないため、エッチング条件が完全に最適化されていないと、半導体表面までエッチングが完了しないことがあるなど、構造作製上のプロセスマージンが小さい、という問題がある。
さらに、ＳｉＯ２やＳｉＮの比誘電率は大きいため、素子としては製造工程に起因する付加的な容量が寄生することとなり、素子の高速化の妨げとなってきた。
【０００５】
本発明の目的は、上記従来技術における問題点を解消するものであって、アルゴンプラズマによる硬化処理の有無により反応性イオンエッチングに対するＢＣＢ（ベンゾシクロブテン）膜のエッチング特性が異方的、等方的と変わる性質を利用し、ＢＣＢ膜一種、エッチングガス一種で、一度の反応性イオンエッチングによりＴ型の開口度の異なるパタンを簡易に形成でき、かつ製造工程の大幅な短縮を図ることが可能なＴ型ゲート電極を有する半導体装置の製造方法を提供することにある。
【０００６】
【課題を解決するための手段】
上記目的を達成するために、本発明は特許請求の範囲に記載のような構成とするものである。すなわち、
請求項１に記載のように、基板上に結晶成長された電界効果型トランジスタ構造上に、反応性イオンエッチングに対するエッチング特性が、異方的な層と、等方的な層とを、積層した２層のベンゾシクロブテン（ＢＣＢ）膜を形成する工程と、
一度の反応性イオンエッチングにより上記２層のＢＣＢ膜にＴ型開口パタンを形成する工程と、
上記Ｔ型開口パタンを用いてＴ型ゲート電極を形成する工程とを、少なくとも含む半導体装置の製造方法とするものである。
【０００７】
また、請求項２に記載のように、請求項１において、上記反応性イオンエッチングに対するエッチング特性が、異方的な層と、等方的な層とを、積層した２層のベンゾシクロブテン（ＢＣＢ）膜を形成する工程は、１種類のベンゾシクロブテンを用い、アルゴンプラズマによる硬化処理を施してエッチング特性が異方的な第１のＢＣＢ膜を堆積し、上記第１のＢＣＢ膜上に、アルゴンプラズマによる硬化処理を施さないエッチング特性が等方的な第２のＢＣＢ膜を堆積して、上記エッチング特性が異方的な層と、等方的な層とを、有する２層のＢＣＢ膜を積層する工程とする半導体装置の製造方法とするものである。
【０００８】
また、請求項３に記載のように、請求項１または請求項２において、上記反応性イオンエッチングは、１種のエッチングガスを用い、一度の反応性イオンエッチングにより開口度の異なるＴ型パタンを形成する工程を有する半導体装置の製造方法とするものである。
【０００９】
また、請求項４に記載のように、請求項３において、上記開口度の異なるＴ型パタン部に、ゲート電極となる金属を蒸着してゲート電極を形成する工程を有する半導体装置の製造方法とするものである。
【００１０】
本発明は、堆積した後のＢＣＢ膜に対し、例えばＡｒプラズマによる硬化処理を加えることで、Ａｒプラズマによる処理を加えないＢＣＢ膜との間で、エッチングの速度・等方性・異方性の違いが得られることを利用したものである。
本発明のＢＣＢ膜は２層構造となっているものの、どちらも同じエッチングガスで削れる（エッチングできる）ため、プロセスマージンが大きく、エッチングガスの切り替えも必要としないことから、簡便かつ短時間の工程でＴ型ゲート構造を得ることができる。さらに、比誘電率の小さいＢＣＢ膜をゲート加工用の絶縁膜として利用しているため、素子の高速化の妨げとなる寄生容量の低減を実現できる効果がある。
【００１１】
【発明の実施の形態】
本発明は、ＦＥＴ（電界効果型トランジスタ）のゲート形成用絶縁膜として、例えばＰ（プラズマ）−ＣＶＤ（化学気相成長）法により堆積されたＢＣＢ膜を用い、Ａｒプラズマによる硬化処理の有無によるエッチング特性の違いを利用することで、Ｔ型ゲート構造を形成するものである。
【００１２】
本実施の形態の一例として、ＦＥＴ等におけるＴ型ゲート構造を有する半導体装置の製造方法について説明する。
図１（ａ）、（ｂ）、（ｃ）、（ｄ）にゲート電極の形成方法の一例を挙げる。図１の（ａ）はエッチング前の層構造を示し、（ｂ）はエッチング後の層構造を示し、（ｃ）はレジスト除去後の層構造を示し、（ｄ）はゲート電極形成後の層構造を示す。なお、図１（ａ）〜（ｄ）において、１は基板、２はＦＥＴ構造、３はＡｒプラズマによる硬化処理を受けたＢＣＢ膜、４はＡｒプラズマによる硬化処理を受けないＢＣＢ膜、５はゲート開口パタン転写用レジスト、６はゲート電極を示す。
【００１３】
図１（ａ）に示すように、基板１上に結晶成長されたＦＥＴ構造２上に、ＢＣＢ膜を堆積した後に、Ａｒプラズマによる硬化処理を行い、Ａｒプラズマによる硬化処理を受けたＢＣＢ膜３を形成する。さらに、ＢＣＢ膜を堆積させ、Ａｒプラズマによる硬化処理を受けないＢＣＢ膜４を堆積する。その上にレジストを塗布し、フォトリソグラフィ法、もしくは電子線描画によりゲートパタンを転写し、現像してゲート開口パタン転写用レジスト５を形成する。現像して得られたレジストの開口部にはＡｒプラズマによる硬化処理を受けないＢＣＢ膜４が露出している〔（ａ）工程〕。
次に、反応性イオンエッチングによるＢＣＢ膜のエッチングを行う。エッチングは上層の硬化処理を受けていないＢＣＢ膜４に対しては等方的エッチングが進むが、下層の硬化処理を受けたＢＣＢ膜３に対しては、主に垂直方向にエッチングが進む〔（ｂ）工程〕。
次に、ゲート開口パタン転写用レジスト５をエッチング除去して、Ｔ型開口パタンを形成する〔（ｃ）工程〕。
次に、上記Ｔ型開口パタン部にゲート電極となる金属を蒸着してＴ型ゲート電極６を形成する〔（ｄ）工程〕。
以上の工程により、ＦＥＴ等におけるＴ型ゲート電極構造を有する半導体装置をＢＣＢ膜一種、エッチングガス一種で、Ｔ型の開口パタンを簡易な短時間の工程で形成することができ、製造工程の短縮と原価低減を図ることが可能となる。
【００１４】
本発明は、堆積した後のＢＣＢ膜に対しＡｒプラズマによる硬化処理を加えることで、Ａｒプラズマによる処理を加えないＢＣＢ膜との間で、エッチングの速度・等方性・異方性の違いが得られることを利用したものである。本発明のＢＣＢ膜は２層構造となっているものの、どちらも同じエッチングガスで削れる（エッチングできる）ため、プロセスマージンも大きく、エッチングガスの切り替えも必要としないことから、簡便かつ短時間の工程でＴ型ゲート構造を得ることができる。さらに、比誘電率の小さいＢＣＢ膜をゲート加工用の絶縁膜として利用しているため、素子の高速化の妨げとなる寄生容量の低減を実現できる。
【００１５】
また、本発明の半導体装置の製造方法は、ＦＥＴ構造を有する半導体結晶上に、Ａｒを含まない雰囲気中で、Ｐ−ＣＶＤ法を用いて、ＢＣＢ膜を堆積し、ＢＣＢ膜の堆積終了後にＡｒプラズマによるＢＣＢ堆積膜の硬化処理を行った後、得られるＢＣＢ膜を第１のＢＣＢ膜（異方的エッチング膜）とし、その上に再び、上記Ｐ−ＣＶＤ法によりＢＣＢを堆積して、得られるＡｒプラズマによる硬化処理を行わないＢＣＢ膜を第２のＢＣＢ膜（等方的エッチング膜）とし、上記第１、第２のＢＣＢ膜で構成される２層のＢＣＢ膜構造上に、レジストを塗布し、フォトリソグラフィ法、もしくは電子線描画法を用いて、レジスト部に開口パタンを形成し、反応性イオンエッチング法により、レジストの開口部直下のＢＣＢ膜を除去する際に、第２のＢＣＢ膜に対しては、等方的にエッチングを行い、第１のＢＣＢ膜に対しては、異方的にエッチングを行うことにより、得られるＴ型の開口形状を、例えば電界効果型トランジスタのＴ型ゲートとして用いることを特徴とする半導体装置の製造方法である。
【００１６】
【発明の効果】
ＢＣＢ膜一種で、２層構造を形成するため、エッチングガスも一種で済み、プロセスマージンの拡大、工程の単純化・短時間化を実現することができる。ＢＣＢ膜の２層構造は、ＢＣＢ堆積時の雰囲気にＡｒを導入するか否かでも実現可能であるが、本発明のようにＢＣＢ膜の堆積時にＡｒという本来堆積に不要なガスが雰囲気に含まれていないことは、堆積工程によって半導体結晶に対してダメージが与えられることを排除することができる。さらに、誘電率の低いＢＣＢ膜を利用することで、製造工程に起因する付加的な容量が素子に付随することを避け、素子の高速化も併せて実現できる。
【図面の簡単な説明】
【図１】本発明の実施の形態で例示した半導体装置の製造プロセスの一例を示す工程図。
【図２】従来の半導体装置の製造プロセスを示す工程図。
【符号の説明】
１…基板
２…ＦＥＴ構造
３…Ａｒプラズマによる硬化処理を受けたＢＣＢ膜
４…Ａｒプラズマによる硬化処理を受けないＢＣＢ膜
５…ゲート開口パタン転写用レジスト
６…ゲート電極
７…基板
８…ＦＥＴ構造
９…ＳｉＯ２膜
１０…ＳｉＮ膜
１１…ゲート開口パタン転写用レジスト
１２…ゲート電極
Claims (4)
- 基板上に結晶成長された電界効果型トランジスタ構造上に、反応性イオンエッチングに対するエッチング特性が、異方的な層と、等方的な層とを、積層した２層のベンゾシクロブテン（ＢＣＢ）膜を形成する工程と、
一度の反応性イオンエッチングにより上記２層のＢＣＢ膜にＴ型開口パタンを形成する工程と、
上記Ｔ型開口パタンを用いてＴ型ゲート電極を形成する工程とを、少なくとも含むことを特徴とする半導体装置の製造方法。 - 請求項１において、上記反応性イオンエッチングに対するエッチング特性が、異方的な層と、等方的な層とを、積層した２層のベンゾシクロブテン（ＢＣＢ）膜を形成する工程は、１種類のベンゾシクロブテンを用い、アルゴンプラズマによる硬化処理を施してエッチング特性が異方的な第１のＢＣＢ膜を堆積し、上記第１のＢＣＢ膜上に、アルゴンプラズマによる硬化処理を施さないエッチング特性が等方的な第２のＢＣＢ膜を堆積して、上記エッチング特性が異方的な層と、等方的な層とを、有する２層のＢＣＢ膜を積層する工程とすることを特徴とする半導体装置の製造方法。
- 請求項１または請求項２において、上記反応性イオンエッチングは、１種のエッチングガスを用い、一度の反応性イオンエッチングにより開口度の異なるＴ型パタンを形成する工程を有することを特徴とする半導体装置の製造方法。
- 請求項３において、上記開口度の異なるＴ型パタン部に、ゲート電極となる金属を蒸着してゲート電極を形成することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002215462A JP3853711B2 (ja) | 2002-07-24 | 2002-07-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002215462A JP3853711B2 (ja) | 2002-07-24 | 2002-07-24 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004063492A JP2004063492A (ja) | 2004-02-26 |
| JP3853711B2 true JP3853711B2 (ja) | 2006-12-06 |
Family
ID=31937489
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002215462A Expired - Fee Related JP3853711B2 (ja) | 2002-07-24 | 2002-07-24 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3853711B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007059613A (ja) * | 2005-08-24 | 2007-03-08 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US7399692B2 (en) * | 2005-10-03 | 2008-07-15 | International Rectifier Corporation | III-nitride semiconductor fabrication |
| US7709269B2 (en) * | 2006-01-17 | 2010-05-04 | Cree, Inc. | Methods of fabricating transistors including dielectrically-supported gate electrodes |
| JP5202877B2 (ja) * | 2007-06-08 | 2013-06-05 | 住友電工デバイス・イノベーション株式会社 | 半導体装置の製造方法 |
-
2002
- 2002-07-24 JP JP2002215462A patent/JP3853711B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004063492A (ja) | 2004-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5667632A (en) | Method of defining a line width | |
| US8012791B2 (en) | Electronic components and methods for producing same | |
| JP3853711B2 (ja) | 半導体装置の製造方法 | |
| KR20080099999A (ko) | 반도체 소자의 미세 패턴 형성방법 | |
| JP3229550B2 (ja) | Ｔ型ゲート電極の重畳方法およびｔ型低抵抗金属の重畳方法 | |
| KR20070113604A (ko) | 반도체 소자의 미세패턴 형성방법 | |
| KR100367695B1 (ko) | 반도체소자의비아콘택형성방법 | |
| JPH118396A (ja) | 薄膜トランジスタの製造方法および薄膜トランジスタ | |
| KR100436566B1 (ko) | 초고주파 집적회로소자의 전계효과트랜지스터 제조방법 | |
| KR20050067500A (ko) | 하드마스크를 이용한 반도체 소자의 패턴 형성방법 | |
| JPH10150054A (ja) | 電界効果トランジスタのｔ型ゲートの保護膜形成方法 | |
| KR20100000586A (ko) | 전계효과트랜지스터(초고주파 집적회로소자)의제조방법 | |
| KR100313957B1 (ko) | 커패시터 제조방법 | |
| US6281092B1 (en) | Method for manufacturing a metal-to-metal capacitor utilizing only one masking step | |
| JPH0435048A (ja) | 半導体装置の多層配線形成方法 | |
| JP4105069B2 (ja) | 半導体装置の作製方法 | |
| KR100523605B1 (ko) | 반도체 소자의 커패시터 형성 방법 | |
| KR100515008B1 (ko) | 복합 반도체 소자의 제조방법 | |
| JPS63122244A (ja) | 半導体装置における配線形成方法 | |
| KR100215913B1 (ko) | 반도체소자의 금속층간평탄화방법 | |
| JP2004335762A (ja) | 半導体装置の製造方法 | |
| JPS62299033A (ja) | 半導体装置の製造方法 | |
| KR0131718B1 (ko) | 반도체소자의 게이트전극 형성방법 | |
| JP3591155B2 (ja) | 電極の形成方法 | |
| JPH0677254A (ja) | 電極の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040706 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060830 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060905 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060906 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090915 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100915 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100915 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110915 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120915 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130915 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |