CN107104045A - 耐压氮化镓肖特基二极管的制作方法 - Google Patents

耐压氮化镓肖特基二极管的制作方法 Download PDF

Info

Publication number
CN107104045A
CN107104045A CN201610099348.XA CN201610099348A CN107104045A CN 107104045 A CN107104045 A CN 107104045A CN 201610099348 A CN201610099348 A CN 201610099348A CN 107104045 A CN107104045 A CN 107104045A
Authority
CN
China
Prior art keywords
layer
metal
anode
hole
silicon nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610099348.XA
Other languages
English (en)
Inventor
刘美华
孙辉
林信南
陈建国
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Peking University Founder Group Co Ltd
Shenzhen Founder Microelectronics Co Ltd
Original Assignee
Peking University
Peking University Founder Group Co Ltd
Shenzhen Founder Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University, Peking University Founder Group Co Ltd, Shenzhen Founder Microelectronics Co Ltd filed Critical Peking University
Priority to CN201610099348.XA priority Critical patent/CN107104045A/zh
Publication of CN107104045A publication Critical patent/CN107104045A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609Diodes
    • H01L29/66143Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种耐压氮化镓肖特基二极管的制作方法,该方法首先通过在器件的表面上制作氮化镓肖特基二极管的阳极和阴极;并在器件的表面上依次淀积第一PETEOS氧化层和第一氮化硅层;再通过对部分阳极表面区域和部分阴极表面区域上方的第一PETEOS氧化层和第一氮化硅层进行刻蚀,生成第一阳极通孔和第一阴极通孔;最后通过在器件的表面上淀积一层导通金属,并对所述导通金属进行刻蚀,保留位于第一阳极通孔和第一阴极通孔内的金属,形成耐压氮化镓肖特基二极管器件。降低了所述器件表面的粗糙程度,减少了器件表面吸附的杂质和静电,缓解了器件表面漏电,增强了器件的耐压性能。

Description

耐压氮化镓肖特基二极管的制作方法
技术领域
本发明涉及半导体器件的制造工艺技术领域,尤其涉及一种耐压氮化镓肖特基二极管的制作方法。
背景技术
在传统的氮化镓肖特基二极管的制作工艺中,通常通过过刻蚀工艺对电极金属进行刻蚀,以确保电极金属刻蚀完全。但是,由于电极金属的过刻蚀会使得二极管的表面变的粗糙,使得二极管器件的表面极易吸附杂质和电荷,从而导致了二极管器件表面漏电、抗击穿能力差、器件耐压性能较低等问题。
发明内容
本发明提供一种耐压氮化镓肖特基二极管的制作方法,用以优化传统的氮化镓肖特基二极管器件的制作工艺,缓解器件表面漏电,增强器件耐压性能。
本发明提供的耐压氮化镓肖特基二极管的制作方法,包括:
在器件的表面上制作氮化镓肖特基二极管的阳极和阴极,其中,所述器件包括衬底以及依次生长在所述衬底表面上的GaN缓冲层和AlGaN势垒层;
在器件的表面上依次淀积第一PETEOS氧化层和第一氮化硅层;
对部分阳极表面区域和部分阴极表面区域上方的所述第一PETEOS氧化层和所述第一氮化硅层进行刻蚀,生成第一阳极通孔和第一阴极通孔;
在器件的表面上淀积一层导通金属,并对所述导通金属进行刻蚀,保留位于所述第一阳极通孔和所述第一阴极通孔内的导通金属。
本发明提供一种耐压氮化镓肖特基二极管的制作方法,该方法首先通过在器件的表面上制作氮化镓肖特基二极管的阳极和阴极;并在器件的表面上依次淀积第一PETEOS氧化层和第一氮化硅层;再通过对部分阳极表面区域和部分阴极表面区域上方的第一PETEOS氧化层和第一氮化硅层进行刻蚀,生成第一阳极通孔和第一阴极通孔;最后通过在器件的表面上淀积一层导通金属,并对所述导通金属进行刻蚀,保留位于第一阳极通孔和第一阴极通孔内的金属,形成耐压氮化镓肖特基二极管器件。降低了所述器件表面的粗糙程度,减少了器件表面吸附的杂质和静电,缓解了器件表面漏电,增强了器件的耐压性能。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1为本发明一实施例提供的耐压氮化镓肖特基二极管的制作方法的流程示意图;
图2为图1所示方法中步骤101的执行方法流程图;
图3为图2所示方法中淀积第二氮化硅层和第二PETEOS氧化层后的结构示意图;
图4为图2所示方法中形成第二阴极通孔后的结构示意图;
图5为图2所示方法中形成阴极后的结构示意图;
图6为图2所示方法中形成第二阳极通孔后的结构示意图;
图7为图2所示方法中形成阳极后的结构示意图;
图8为图1所示方法中淀积第一PETEOS氧化层和第一氮化硅层后的结构示意图;
图9为图1所示方法中生成第一阳极通孔和第一阴极通孔后的结构示意图;
图10为经过图1所示方法后形成的耐压氮化镓肖特基二极管的结构示意图。
附图标记:
1-衬底; 2-GaN缓冲层; 3-AlGaN势垒层;
4-第二氮化硅层; 5-第二PETEOS氧化层; 6-第二阴极通孔;
7-阴极; 8-第二阳极通孔; 9-阳极;
10-第一PETEOS氧化层; 11-第一氮化硅层; 12-第一阳极通孔;
13-第一阴极通孔; 14-导通金属。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本发明的说明书和权利要求书的术语“包括”和“具有”以及他们的任何变形,意图在于覆盖不排他的包含,例如,包含了一系列步骤的过程或方法不必限于清楚地列出的那些步骤而是可包括没有清楚地列出的或对于这些过程或方法固有的其它步骤。
图1为本发明一实施例提供的耐压氮化镓肖特基二极管的制作方法的流程示意图,如图1所示,本实施例提供的耐压氮化镓肖特基二极管的制作方法包括以下步骤:
步骤101、在器件的表面上制作氮化镓肖特基二极管的阳极和阴极,其中,所述器件包括衬底1以及依次生长在所述衬底表面上的氮化镓(GaN)缓冲层2和氮化铝镓(AlGaN)势垒层3。
具体的,图2为图1所示方法中步骤101的执行方法流程图,如图2所示,步骤101可以通过如下执行方式实现:
步骤1011、采用淀积工艺在所述AlGaN势垒层3表面上依次淀积第二氮化硅层4和第二PETEOS氧化层5。
图3为图2所示方法中淀积第二氮化硅层和第二PETEOS氧化层后的结构示意图,其中图3所示结构可以通过如下方法获得:
首先在低温(温度小于300摄氏度)的条件下,通过淀积工艺在AlGaN势垒层3的表面上淀积一层氮化硅层4(即第二氮化硅层)。在获得氮化硅层4之后,再优选通过化学气相淀积工艺,在氮化硅层4的表面上淀积一层电浆加强型二氧化四乙基正硅酸盐(PETEOS)氧化层5(即第二PETEOS氧化层)。
步骤1012、采用刻蚀工艺,将位于第一区域内的所述第二PETEOS氧化层5和所述第二氮化硅层4刻蚀掉,形成第二阴极通孔6。
具体的,图4为图2所示方法中形成第二阴极通孔后的结构示意图,其中,图4所示结构可以通过以下方法获得:
首先,在第二PETEOS氧化层5的表面上,位于预设的第一区域以外的区域上涂抹光刻胶,并于涂抹光刻胶后,在光刻胶的阻挡下对第一区域内的第二PETEOS氧化层5进行刻蚀,直至露出第二氮化硅层4为止,经此刻蚀后第二PETEOS氧化层5在位于第一区域内的位置上形成氧化层开孔(第一氧化层开孔)。
在形成第一氧化层开孔后,继续采用干法刻蚀工艺对第一氧化层开孔内的第二氮化硅层4进行刻蚀,直至露出AlGaN势垒层3的表面为止。并于刻蚀完成后去除光刻胶。经此刻蚀之后,即形成位于第一区域上的第二阴极通孔6。
步骤1013、采用淀积工艺,在所述器件的表面上淀积一层阴极金属。
本实施例中,优选采用但不仅限于采用电子束蒸发金属的工艺淀积阴极金属。具体的,首先通过采用电子束蒸发金属的工艺在器件的表面上淀积一层Ti金属层,再通过在Ti金属层上依次淀积金属Al层、金属Ti层和金属TiN层,形成阴极金属。
步骤1014、采用刻蚀工艺,对所述阴极金属进行刻蚀,形成阴极7。
具体的,图5为图2所示方法中形成阴极后的结构示意图,其中,图5所示结构的制作方法可以根据现有的阴极制作工艺制作获得,在这里不再赘述。
步骤1015、采用刻蚀工艺,将位于第二区域内的所述第二PETEOS氧化层5和所述第二氮化硅层4刻蚀掉,形成第二阳极通孔8。所述第二区域与所述第一区域的交集为空。
具体的,图6为图2所示方法中形成第二阳极通孔后的结构示意图,如图6所示,第二阳极通孔8的制作方法如下:
在器件的表面上,位于预设的第二区域以外的区域上涂抹一层光刻胶;
在光刻胶的遮挡下对第二PETEOS氧化层5进行刻蚀直至露出第二氮化硅层4为止,形成第二氧化层开孔;并于生成第二氧化层开孔后,继续采用干法刻蚀工艺对所述第二氧化层开孔内的第二氮化硅层4进行刻蚀,直至露出AlGaN势垒层3的表面为止,形成所述第二阳极通孔8,并去除光刻胶。
步骤1016、采用淀积工艺,在所述器件的表面上淀积一层阳极金属,并通过刻蚀工艺对所述阳极金属进行刻蚀,形成阳极9。
具体的,图7为图2所示方法中形成阳极后的结构示意图,其中,阳极金属可以优选采用但不仅限于采用电子束蒸发金属的工艺获得。具体的,首先通过采用电子束蒸发金属的工艺在器件的表面上淀积一层TiN金属层,再通过在TiN金属层上依次淀积金属Ti层、金属Al层、金属Ti层和金属TiN层,形成阳极金属。
进一步的,本步骤形成的阳极,其位于第二PETEOS氧化层5表面上的阳极金属不与位于第二PETEOS氧化层5表面上的阴极金属接触。并且,值得说明的是,本步骤中形成阳极9的方法,与现有的二极管器件的阳极制作工艺类似,在这里不再赘述。
步骤102、在器件的表面上依次淀积第一PETEOS氧化层10和第一氮化硅层11。
具体的,图8为图1所示方法中淀积第一PETEOS氧化层和第一氮化硅层后的结构示意图,其中,图8中所示的第一PETEOS氧化层10和第一氮化硅层11可以通过如下方法获得:
首先采用化学气相淀积的工艺在器件的表面上淀积一层PETEOS氧化层10(即第一PETEOS氧化层),在获得第一PETEOS氧化层10后,在温度小于300摄氏度的条件下,在第一PETEOS氧化层10的表面上淀积一层氮化硅层11(即第一氮化硅层)。
步骤103、对部分阳极表面区域和部分阴极表面区域上方的所述第一PETEOS氧化层和所述第一氮化硅层进行刻蚀,生成第一阳极通孔12和第一阴极通孔13。
具体的,图9为图1所示方法中生成第一阳极通孔和第一阴极通孔后的结构示意图,如图9所示,在本步骤中可以优选通过干刻的方法对部分阳极表面区域和部分阴极表面区域上方的第一PETEOS氧化层10和第一氮化硅层11进行刻蚀,直至分别露出阴极金属和阳极金属为止,使得第一阳极通孔12连通阳极金属,第一阴极通孔13连通阴极金属。
步骤104、在器件的表面上淀积一层导通金属14,并对所述导通金属14进行刻蚀,保留位于所述第一阳极通孔和所述第一阴极通孔内的导通金属14,生成如图10所示的结构,其中,图10为经过图1所示方法后形成的耐压氮化镓肖特基二极管的结构示意图。
具体的,本步骤中导通金属14优选为铝硅铜合金。
进一步的,本步骤中用于生成导通金属14的淀积工艺以及刻蚀导通金属14的刻蚀工艺与现有的淀积工艺和刻蚀工艺类似,在这里不再赘述。
本实施例提供的方法,首先通过在器件的表面上制作氮化镓肖特基二极管的阳极和阴极;并在器件的表面上依次淀积第一PETEOS氧化层和第一氮化硅层;再通过对部分阳极表面区域和部分阴极表面区域上方的第一PETEOS氧化层和第一氮化硅层进行刻蚀,生成第一阳极通孔和第一阴极通孔;最后通过在器件的表面上淀积一层导通金属,并对所述导通金属进行刻蚀,保留位于第一阳极通孔和第一阴极通孔内的金属,形成耐压氮化镓肖特基二极管器件。降低了所述器件表面的粗糙程度,减少了器件表面吸附的杂质和静电,缓解了器件表面漏电,增强了器件的耐压性能。
最后应说明的是:以上各实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述各实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (8)

1.一种耐压氮化镓肖特基二极管的制作方法,其特征在于,包括:
在器件的表面上制作氮化镓肖特基二极管的阳极和阴极,其中,所述器件包括衬底以及依次生长在所述衬底表面上的GaN缓冲层和AlGaN势垒层;
在器件的表面上依次淀积第一PETEOS氧化层和第一氮化硅层;
对部分阳极表面区域和部分阴极表面区域上方的所述第一PETEOS氧化层和所述第一氮化硅层进行刻蚀,生成第一阳极通孔和第一阴极通孔;
在器件的表面上淀积一层导通金属,并对所述导通金属进行刻蚀,保留位于所述第一阳极通孔和所述第一阴极通孔内的导通金属。
2.根据权利要求1所述的方法,其特征在于,所述在器件的表面上制作二极管的阳极和阴极,包括:
采用淀积工艺在所述AlGaN势垒层表面上依次淀积第二氮化硅层和第二PETEOS氧化层;
采用刻蚀工艺,将位于第一区域内的所述第二PETEOS氧化层和所述第二氮化硅层刻蚀掉,形成第二阴极通孔;
采用淀积工艺,在所述器件的表面上淀积一层阴极金属;
采用刻蚀工艺,对所述阴极金属进行刻蚀,形成阴极;
采用刻蚀工艺,将位于第二区域内的所述第二PETEOS氧化层和所述第二氮化硅层刻蚀掉,形成第二阳极通孔,所述第二区域与所述第一区域的交集为空;
采用淀积工艺,在所述器件的表面上淀积一层阳极金属,并通过刻蚀工艺对所述阳极金属进行刻蚀,形成阳极。
3.根据权利要求1所述的方法,其特征在于,所述在器件的表面上依次淀积第一PETEOS氧化层和第一氮化硅层,包括:
采用化学气相淀积的工艺在器件的表面上淀积所述第一PETEOS氧化层;
在温度小于300摄氏度的条件下,在所述第一PETEOS氧化层的表面上淀积所述第一氮化硅层。
4.根据权利要求2所述的方法,其特征在于,所述采用刻蚀工艺,将位于第一区域内的所述PETEOS氧化层和所述氮化硅层刻蚀掉,形成第二阴极通孔,包括:
在所述第二PETEOS氧化层的表面上,位于所述第一区域以外的区域上涂抹一层光刻胶;
在光刻胶的遮挡下对所述第二PETEOS氧化层进行刻蚀直至露出所述第二氮化硅层为止,形成第一氧化层开孔;
采用干法刻蚀工艺对所述第一氧化层开孔内的第二氮化硅层进行刻蚀,直至露出所述AlGaN势垒层的表面为止,形成所述第二阴极通孔,并去除光刻胶。
5.根据权利要求4所述的方法,其特征在于,所述采用淀积工艺,在所述器件的表面上淀积一层阴极金属,包括:
采用电子束蒸发金属的工艺依次在所述器件的表面上生长金属Ti层、金属Al层、金属Ti层和金属TiN层,形成所述阴极金属。
6.根据权利要求5所述的方法,其特征在于,所述采用刻蚀工艺,将位于第二区域内的所述第二PETEOS氧化层和所述第二氮化硅层刻蚀掉,形成第二阳极通孔,包括:
在所述器件的表面上,位于所述第二区域以外的区域上涂抹一层光刻胶;
在光刻胶的遮挡下对所述第二PETEOS氧化层进行刻蚀直至露出所述第二氮化硅层为止,形成第二氧化层开孔;
采用干法刻蚀工艺对所述第二氧化层开孔内的第二氮化硅层进行刻蚀,直至露出所述AlGaN势垒层的表面为止,形成所述第二阳极通孔,并去除光刻胶。
7.根据权利要求6所述的方法,其特征在于,所述采用淀积工艺,在所述器件的表面上淀积一层阳极金属,包括:
采用电子束蒸发金属的工艺依次在所述器件的表面上生长金属TiN层、金属Ti层、金属Al层、金属Ti层和金属TiN层,形成所述阳极金属。
8.根据权利要求1所述的方法,其特征在于,所述导通金属为铝硅铜合金。
CN201610099348.XA 2016-02-23 2016-02-23 耐压氮化镓肖特基二极管的制作方法 Pending CN107104045A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610099348.XA CN107104045A (zh) 2016-02-23 2016-02-23 耐压氮化镓肖特基二极管的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610099348.XA CN107104045A (zh) 2016-02-23 2016-02-23 耐压氮化镓肖特基二极管的制作方法

Publications (1)

Publication Number Publication Date
CN107104045A true CN107104045A (zh) 2017-08-29

Family

ID=59658474

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610099348.XA Pending CN107104045A (zh) 2016-02-23 2016-02-23 耐压氮化镓肖特基二极管的制作方法

Country Status (1)

Country Link
CN (1) CN107104045A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109326568A (zh) * 2018-09-19 2019-02-12 吉林麦吉柯半导体有限公司 一种肖特基二极管及制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1890814A (zh) * 2003-12-05 2007-01-03 国际整流器公司 Ⅲ族-氮化物器件的钝化及其方法
US20100171150A1 (en) * 2006-01-17 2010-07-08 Cree, Inc. Methods of fabricating transistors including dielectrically-supported gate electrodes and related devices
CN102308390A (zh) * 2008-12-10 2012-01-04 特兰斯夫公司 半导体异质结构二极管

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1890814A (zh) * 2003-12-05 2007-01-03 国际整流器公司 Ⅲ族-氮化物器件的钝化及其方法
US20100171150A1 (en) * 2006-01-17 2010-07-08 Cree, Inc. Methods of fabricating transistors including dielectrically-supported gate electrodes and related devices
CN102308390A (zh) * 2008-12-10 2012-01-04 特兰斯夫公司 半导体异质结构二极管

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109326568A (zh) * 2018-09-19 2019-02-12 吉林麦吉柯半导体有限公司 一种肖特基二极管及制作方法

Similar Documents

Publication Publication Date Title
DE112015001529T5 (de) Metallisierung von Solarzellen
DE102011004408A1 (de) Halbleitervorrichtungsherstellungsverfahren
CN109103245A (zh) 一种双t型栅及制作方法和应用
CN106252470A (zh) 一种氮化镓基发光二极管及其制作方法
CN110176504A (zh) 部件金属化的方法
CN106057914A (zh) 基于双台阶场板终端的4H‑SiC肖特基二极管及制作方法
CN114759089A (zh) 增强栅控能力的p型氮化镓器件及其制作方法
CN107293482A (zh) 一种氮化镓高电子迁移率晶体管栅电极的制作方法
CN107104045A (zh) 耐压氮化镓肖特基二极管的制作方法
US20100224952A1 (en) Schottky barrier diode and method of producing the same
CN107230625A (zh) 氮化镓晶体管及其制造方法
US10026822B2 (en) Fabrication of nanoscale vacuum grid and electrode structure with high aspect ratio dielectric spacers between the grid and electrode
US8237170B2 (en) Schottky diamond semiconductor device and manufacturing method for a Schottky electrode for diamond semiconductor device
CN104576832B (zh) 基于soi阻挡杂质带探测器的制备方法
CN107578999A (zh) 栅极区域图形化的高电子迁移率晶体管器件及制作方法
CN104332330A (zh) 一种介质层为阳极氧化膜的薄膜电容器的制造方法
CN102751176A (zh) Pip、pps电容器的制作方法
KR20100079157A (ko) 반도체 소자의 mim 캐패시터 형성 방법 및 그에 따른 mim 캐패시터
CN107104176B (zh) 氮化镓二极管的制作方法与氮化镓二极管
CN109698465A (zh) 一种高电流注入密度的半导体激光器及其制备方法
CN213958964U (zh) 一种横向导通型GaN混合pn肖特基功率二极管
CN110034215B (zh) 一种提升led芯片漏电良率的方法
CN107230630A (zh) 氮化镓场效应晶体管的制作方法
CN105810756A (zh) 一种混合pin肖特基二极管及其制备方法
CN207165577U (zh) 一种SiC欧姆接触结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170829