JP2019106456A - Ｉｉｉ族窒化物半導体基板 - Google Patents

Ｉｉｉ族窒化物半導体基板 Download PDF

Info

Publication number
JP2019106456A
JP2019106456A JP2017237911A JP2017237911A JP2019106456A JP 2019106456 A JP2019106456 A JP 2019106456A JP 2017237911 A JP2017237911 A JP 2017237911A JP 2017237911 A JP2017237911 A JP 2017237911A JP 2019106456 A JP2019106456 A JP 2019106456A
Authority
JP
Japan
Prior art keywords
region
group
semiconductor substrate
hydrogen
nitride semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017237911A
Other languages
English (en)
Other versions
JP6844520B2 (ja
Inventor
紘子 井口
Hiroko Iguchi
紘子 井口
哲生 成田
Tetsuo Narita
哲生 成田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Central R&D Labs Inc
Original Assignee
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Central R&D Labs Inc filed Critical Toyota Central R&D Labs Inc
Priority to JP2017237911A priority Critical patent/JP6844520B2/ja
Priority to US16/207,788 priority patent/US10868124B2/en
Publication of JP2019106456A publication Critical patent/JP2019106456A/ja
Application granted granted Critical
Publication of JP6844520B2 publication Critical patent/JP6844520B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H01L21/26546—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds of electrically active species
    • H01L21/26553—Through-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H01L21/2656—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds characterised by the implantation of both electrically active and inactive species in the same semiconductor region to be doped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/50—Physical imperfections
    • H10D62/53—Physical imperfections the imperfections being within the semiconductor body 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/422—PN diodes having the PN junctions in mesas
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/12—Active materials
    • H10F77/124—Active materials comprising only Group III-V materials, e.g. GaAs
    • H10F77/1246—III-V nitrides, e.g. GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H10D62/405—Orientations of crystalline planes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/854—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs further characterised by the dopants

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】逆電圧が印加されたときのリーク電流をより低減することができる技術の提供。【解決手段】基板の表面１１から深さＣ方向にII族元素が注入されてｐ型伝導性を有するｐ型伝導領域５１を備え、深さＣ方向においてｐ型伝導領域５１からｐ型伝導領域に隣接するｎ型伝導領域５２にわたって水素が注入されている、III族窒化物半導体基板１。基板の表面１１から深さＣ方向にII族元素が注入されているII族元素注入領域２０を備え、II族元素注入領域２０におけるII族元素の存在濃度が、II族元素注入領域に隣接する領域５０における濃度より濃く、基板の深さＣ方向においてII族元素注入領域からII族元素注入領域に隣接する領域６０にわたって水素が注入されている水素注入領域３０を更に備えており、水素注入領域３０における水素の存在濃度が、水素注入領域に隣接する領域８０および９０における濃度より濃い、III族窒化物半導体基板１。【選択図】図１

Description

本明細書に開示する技術は、III族窒化物半導体基板に関する。
特許文献１には、III族窒化物半導体基板（ＧａＮ基板）が開示されている。特許文献１のIII族窒化物半導体基板は、その表面から深さ方向にマグネシウムが注入されているマグネシウム注入領域を備えている。そのマグネシウム注入領域におけるマグネシウムの存在濃度は、マグネシウム注入領域に隣接している領域におけるマグネシウムの存在濃度より濃い。また、特許文献１のIII族窒化物半導体基板は、III族窒化物半導体基板の深さ方向においてマグネシウム注入領域の下端部まで水素が注入されている水素注入領域を備えている。水素注入領域における水素の存在濃度は、水素注入領域に隣接している領域における水素の存在濃度より濃い。
特開２００５−２８６３１８号公報
特許文献１のIII族窒化物半導体基板では、マグネシウム注入領域の下端部までしか水素注入領域が存在していない。そのため、III族窒化物半導体基板に逆電圧が印加されたときのリーク電流を低減するには限界があった。そこで本明細書は、逆電圧が印加されたときのリーク電流をより低減することができる技術を提供する。
本明細書に開示するIII族窒化物半導体基板は、その表面から深さ方向にII族元素が注入されてｐ型伝導性を有しているｐ型伝導領域を備えている。また、前記III族窒化物半導体基板の深さ方向において前記ｐ型伝導領域から前記ｐ型伝導領域に隣接しているｎ型伝導領域にわたって水素が注入されている。
前記III族窒化物半導体基板にII族元素が注入されることによって形成される点欠陥は、III族元素空孔、窒素空孔がある。窒素空孔は、ｐ型伝導領域中において形成されやすく、アクセプタを補償する。III族窒化物半導体基板においては、電子より２桁近く正孔移動度が低く、アクセプタ活性率も低い。そのため、ｐ型伝導領域中においてはキャリア伝導（正孔伝導）が補償効果の影響を顕著に受ける。また、III族元素空孔・窒素空孔・水素の複合欠陥は、III族元素空孔・窒素空孔の複合欠陥より形成エネルギーが低い。そのため、水素をｎ型伝導領域中に注入して活性化アニールをすることにより、ｎ型伝導領域中にIII族元素空孔・窒素空孔・水素の複合欠陥を凝集することができる。電界が集中するｐ型伝導領域とｎ型伝導領域の界面から離れたｎ型伝導領域中に水素濃度のピークを持たせることにより、逆電圧が印加されたときのリーク電流をより低減することができる。
また、本明細書に開示するIII族窒化物半導体基板は、その表面から深さ方向にII族元素が注入されているII族元素注入領域を備えており、前記II族元素注入領域におけるII族元素の存在濃度が、前記II族元素注入領域に隣接している領域におけるII族元素の存在濃度より濃くてもよいまた、III族窒化物半導体基板は、その深さ方向において前記II族元素注入領域から前記II族元素注入領域に隣接している領域にわたって水素が注入されている水素注入領域を更に備えており、前記水素注入領域における水素の存在濃度が、前記水素注入領域に隣接している領域における水素の存在濃度より濃くてもよい。
III族窒化物半導体基板に関する研究の結果、III族窒化物半導体基板にII族元素だけでなく水素が注入されることによって、II族元素だけが注入されて水素が注入されていない構成と比較して、III族窒化物半導体基板に逆電圧が印加されたときのリーク電流が低減することが判明した。上記の構成によれば、水素が注入されている水素注入領域が、II族元素注入領域だけでなく、II族元素注入領域からII族元素注入領域に隣接している領域にわたって存在しているので、逆電圧が印加されたときに、II族元素注入領域におけるリーク電流だけでなく、II族元素注入領域とII族元素注入領域に隣接している領域との境界部分におけるリーク電流も低減することができる。
上記のIII族窒化物半導体基板において、前記水素注入領域における水素の存在濃度が、前記II族元素注入領域におけるII族元素の存在濃度より濃くてもよい。
また、前記III族窒化物半導体基板の前記表面が窒素極性面であってもよい。
また、前記III族窒化物半導体基板の前記表面に直交する方向から前記表面を視たときに、前記表面の一部の領域に前記II族元素注入領域が存在しており、前記表面に沿う方向において前記II族元素注入領域から前記II族元素注入領域に隣接している領域にわたって前記水素注入領域が存在していてもよい。
また、前記III族窒化物半導体基板の前記表面に直交する方向から前記表面を視たときの前記II族元素注入領域の外周部から前記水素注入領域の外周部までの距離が、前記III族窒化物半導体基板の深さ方向における前記III族窒化物半導体基板の前記表面から前記II族元素注入領域の下端部までの距離より長くてもよい。
また、前記II族元素注入領域に注入されているII族元素がマグネシウムであってもよい。
第１実施例に係るIII族窒化物半導体基板の断面図である。 第１実施例に係るIII族窒化物半導体基板に注入されているマグネシウムの濃度と水素の濃度のプロファイルである。 III族窒化物半導体基板を用いたダイオードにおける電圧と電流の関係を示すグラフである（１）。 III族窒化物半導体基板を用いたダイオードにおける電圧と電流の関係を示すグラフである（２）。 第２実施例に係るIII族窒化物半導体基板の平面図である。 第２実施例に係るIII族窒化物半導体基板の断面図である（図５のＶＩ−ＶＩ断面図）。 第２実施例に係るIII族窒化物半導体基板に注入されているマグネシウムの濃度と水素の濃度のプロファイルである。 他の実施例に係るIII族窒化物半導体基板に注入されているマグネシウムの濃度と水素の濃度のプロファイルである。 実施例に係るIII族窒化物半導体基板の技術を用いた半導体装置の断面図である。
実施例に係るIII族窒化物半導体基板１について図面を参照して説明する。III族窒化物半導体基板１は、III族元素を含む窒化物半導体基板である。III族元素は、例えばガリウム（Ｇａ）、アルミニウム（Ａｌ）、インジウム（Ｉｎ）等である。
図１に示すように、第１実施例に係るIII族窒化物半導体基板１は、単結晶のｎ型のＧａＮ（窒化ガリウム）からなる本体１０を備えている。本体１０を構成するIII族窒化物半導体はＧａＮに限定されるものではなく、例えばＡｌＮ（窒化アルミニウム）、ＩｎＮ（窒化インジウム）、または、その混晶等であってもよい。
III族窒化物半導体基板１の本体１０の表面１１は、−Ｃ面（マイナスＣ面）である。本体１０の裏面１２は＋Ｃ面（プラスＣ面）である。−Ｃ面と＋Ｃ面は、六方晶のＣ軸に直交する面であり、両者は互いに反対方向を向く面である。−Ｃ面は、六方晶の［０００−１］面であり、窒素（Ｎ）極性面である。よって、本体１０の表面１１は窒素極性面である。＋Ｃ面は、六方晶の［０００１］面であり、ガリウム（Ｇａ）極性面である。
III族窒化物半導体基板１は、マグネシウム注入領域２０（II族元素注入領域の一例）を備えている。マグネシウム注入領域２０は、マグネシウム（II族元素の一例）が注入されている領域である。III族窒化物半導体基板１の本体１０の表面１１からその深さ方向（Ｃ方向）にマグネシウムを注入することによってマグネシウム注入領域２０が形成される。マグネシウム注入領域２０は、本体１０の表面１１に露出している。マグネシウム注入領域２０は、本体１０の表面１１から所定の深さまで存在している。マグネシウムを注入するときのエネルギーを調節することによってマグネシウム注入領域２０の深さを調節することができる。また、ドーズ量を調節することによってマグネシウム注入領域２０におけるマグネシウムの存在濃度を調節することができる。マグネシウム注入領域２０におけるマグネシウムのピーク濃度は、例えば１Ｅ１９ｃｍ−３である。マグネシウム注入領域２０におけるマグネシウムの存在濃度は、マグネシウム注入領域２０に隣接する領域におけるマグネシウムの存在濃度より濃い。マグネシウム注入領域２０に隣接する領域におけるマグネシウムの存在濃度は、マグネシウム注入領域２０におけるマグネシウムの存在濃度に対して無視できる程度に薄い濃度である。III族窒化物半導体基板１の深さ方向においてマグネシウム注入領域２０に隣接している領域は、符号５０で示されている領域である。III族窒化物半導体基板１の表面１１に沿う方向においてマグネシウム注入領域２０に隣接している領域は、符号６０で示されている領域である。
III族窒化物半導体基板１は、ｐ型伝導領域５１とｎ型伝導領域５２を備えている。III族窒化物半導体基板１の本体１０の表面１１からその深さ方向（Ｃ方向）にマグネシウムが注入されることによってｐ型伝導領域５１が形成されている。ｎ型伝導領域５２はｐ型伝導領域５１外の領域である。ｎ型伝導領域５２は、ｐ型伝導領域５１に隣接している。ｐ型伝導領域５１はｐ型伝導性を有しており、ｎ型伝導領域５２はｎ型伝導性を有している。ｐ型伝導領域５１におけるマグネシウムの存在濃度は、ｎ型伝導領域５２におけるマグネシウムの存在濃度より濃い。III族窒化物半導体基板１の本体１０にマグネシウムが注入された後のｐ型ドーパントの存在濃度とｎ型ドーパントの存在濃度とのバランスによってｐ型伝導領域５１の存在範囲とｎ型伝導領域５２との存在範囲とが定まる。具体的には、ｐ型ドーパントとｎ型ドーパントが等しくなる位置が、ｐ型伝導領域５１とｎ型伝導領域５２の界面となる。そのため、マグネシウム注入領域２０とｐ型伝導領域５１は必ずしも一致しない。
また、III族窒化物半導体基板１は、水素注入領域３０を備えている。水素注入領域３０は、水素が注入されている領域である。III族窒化物半導体基板１の本体１０の表面１１からその深さ方向（Ｃ方向）に水素を注入することによって水素注入領域３０が形成される。水素注入領域３０は、III族窒化物半導体基板１の深さ方向（Ｃ方向）においてマグネシウム注入領域２０からマグネシウム注入領域２０に隣接する領域にわたって存在している。水素注入領域３０は、マグネシウム注入領域２０より深い位置まで存在している。水素注入領域３０は、III族窒化物半導体基板１の深さ方向においてマグネシウム注入領域２０とそれに隣接する領域との境界部７０に重なるように存在している。水素注入領域３０は、マグネシウム注入領域２０の途中からマグネシウム注入領域２０の下端部２１を超えて、マグネシウム注入領域２０に隣接する領域５０まで延びている。図１のＡ−Ａ断面を視たとき、水素注入領域３０の上端部３１がマグネシウム注入領域２０内に位置しており、水素注入領域３０の下端部３２がマグネシウム注入領域２０に隣接する領域内に位置している。III族窒化物半導体基板１の表面１１から水素を注入するときのエネルギーを調節することによって、深さ方向（Ｃ方向）における水素注入領域３０の位置を調節することができる。また、ドーズ量を調節することによって水素注入領域３０における水素の存在濃度を調節することができる。水素注入領域３０における水素のピーク濃度は、例えば２Ｅ２０ｃｍ−３である。水素注入領域３０における水素の存在濃度は、水素注入領域３０に隣接する領域における水素の存在濃度より濃い。水素注入領域３０に隣接する領域における水素の存在濃度は、水素注入領域３０における水素の存在濃度に対して無視できる程度に薄い濃度である。III族窒化物半導体基板１の深さ方向において水素注入領域３０に隣接している領域は、符号８０で示されている領域である。III族窒化物半導体基板１の表面１１に沿う方向において水素注入領域３０に隣接している領域は、符号９０で示されている領域である。水素注入領域３０はｎ型伝導領域５２中に形成されている。そのため、符号５０で示されている領域に、ｎ型ドーパント濃度を下回る少量のII族元素（マグネシウム）が含まれていてもよい。
また、III族窒化物半導体基板１の本体１０の表面１１からその深さ方向（Ｃ方向）に水素が注入されることによってｎ型伝導領域５２に水素が注入される。水素が注入される過程でｐ型伝導領域５１に少量の水素が注入されることもある。ｎ型伝導領域５２における水素の存在濃度は、ｐ型伝導領域５１における水素の存在濃度より濃い。
図２に示すように、水素注入領域３０における水素の存在濃度のピーク深さは、マグネシウム注入領域２０におけるマグネシウムの存在濃度のピーク深さより深い位置に設けられている。これにより、ｎ型伝導領域５２中に水素濃度のピークを形成することができる。
以上、第１実施例に係るIII族窒化物半導体基板１について説明した。上述の説明から明らかなように、III族窒化物半導体基板１は、その表面１１から深さ方向（Ｃ方向）にマグネシウムが注入されてｐ型伝導性を有しているｐ型伝導領域５１を備えている。また、III族窒化物半導体基板１の深さ方向においてｐ型伝導領域５１からそれに隣接しているｎ型伝導領域５２にわたって水素が注入されている。
III族窒化物半導体基板１にマグネシウムが注入されることによって形成される点欠陥は、ガリウム（Ｇａ）空孔、窒素（Ｎ）空孔がある。窒素空孔は、ｐ型伝導領域５１中において形成されやすく、アクセプタを補償する。III族窒化物半導体基板１においては、電子より２桁近く正孔移動度が低く、アクセプタ活性率も低い。そのため、ｐ型伝導領域５１中においてはキャリア伝導（正孔伝導）が補償効果の影響を顕著に受ける。また、ガリウム空孔・窒素空孔・水素の複合欠陥は、ガリウム空孔・窒素空孔の複合欠陥より形成エネルギーが低い。そのため、水素をｎ型伝導領域５２中に注入して活性化アニールをすることにより、ｎ型伝導領域５２中にガリウム空孔・窒素空孔・水素の複合欠陥を凝集することができる。電界が集中するｐ型伝導領域５１とｎ型伝導領域５２の界面から離れたｎ型伝導領域５２中に水素濃度のピークを持たせることにより、逆電圧が印加されたときのリーク電流をより低減することができる。
また、上記のIII族窒化物半導体基板１は、その表面１１から深さ方向（Ｃ方向）にマグネシウムが注入されているマグネシウム注入領域２０を備えている。マグネシウム注入領域２０におけるマグネシウムの存在濃度は、マグネシウム注入領域２０に隣接している領域におけるマグネシウムの存在濃度より濃い。また、III族窒化物半導体基板１は、その深さ方向においてマグネシウム注入領域２０からマグネシウム注入領域２０に隣接している領域にわたって水素が注入されている水素注入領域３０を備えている。水素注入領域３０における水素の存在濃度は、水素注入領域３０に隣接している領域における水素の存在濃度より濃い。
図３は、マグネシウムと水素が注入されている上記のIII族窒化物半導体基板１を用いたダイオードにおける電圧と電流の関係を示すグラフである。また、図４は、マグネシウムだけが注入され、水素が注入されていないIII族窒化物半導体基板を用いたダイオードにおける電圧と電流の関係を示すグラフである。III族窒化物半導体基板に関する研究の結果、図３及び図４に示すように、逆電圧が印加されたときに、図３の場合におけるリーク電流が、図４の場合におけるリーク電流より小さいことが判明した。図３の場合では、逆電圧が−４Ｖのときにリーク電流が約１０−１２〜１０−１０である。一方、図４の場合では、逆電圧が−４Ｖのときにリーク電流が約１０−９〜１０−７である。上記のIII族窒化物半導体基板１の構成によれば、水素が注入されている水素注入領域３０が、ｐ型伝導領域５１からｎ型伝導領域５２にわたって存在しており、かつｎ型伝導領域５２中に濃度のピークを有しているので、逆電圧が印加されたときに、電界が集中するｐ型伝導領域５１とｎ型伝導領域５２の境界部におけるリーク電流を低減することができる。よって、逆電圧が印加されたときのリーク電流をマグネシウム注入領域中に水素注入領域が存在する従来技術よりも低減することができる。なお、上記のIII族窒化物半導体基板１では表面１１側がアノード側であり、裏面１２側がカソード側である。
また、水素濃度のピーク位置をｐ型伝導領域５１とｎ型伝導領域５２の境界部よりｎ型伝導領域５２側に設けることにより、III族元素空孔（ガリウム空孔）・窒素空孔・水素の複合欠陥のピーク位置を電界が集中する上記境界部から遠ざけることができる。すなわち、リーク電流を更に低減することができる。
また、上記のIII族窒化物半導体基板１では、その表面１１が窒素極性面になっている。窒素極性面は熱的な安定性が高いので、III族窒化物半導体基板１を１０００℃以上に加熱しても、窒素極性面の最表面に位置している窒素が抜けることがない（結晶が熱分解しない）。そのため、加熱処理を行う際にIII族窒化物半導体基板１の表面１１を保護膜で覆う必要がない。仮に加熱処理を行う際に表面１１を保護膜で覆うと、その保護膜を形成する元素がIII族窒化物半導体基板１内に侵入する現象が生じえる。
以上、一実施例について説明したが、具体的な態様は上記実施例に限定されるものではない。以下の説明において、上述の説明における構成と同様の構成については、同一の符号を付して説明を省略する。
図５は、第２実施例に係るIII族窒化物半導体基板１の表面１１に直交する方向から表面１１を視たときの図（Ｃ方向に表面１１を視たときの図）である。図５に示すように、第２実施例に係るIII族窒化物半導体基板１では、水素注入領域３０が表面１１に露出している。III族窒化物半導体基板１の表面１１に沿う方向においてマグネシウム注入領域２０からマグネシウム注入領域２０に隣接している領域にわたって水素注入領域３０が存在している。マグネシウム注入領域２０は、III族窒化物半導体基板１の表面１１の一部（中央部）の領域に存在している。水素注入領域３０は、マグネシウム注入領域２０の内外に存在している。水素注入領域３０は、マグネシウム注入領域２０からマグネシウム注入領域２０の周囲まで存在している。水素注入領域３０は、マグネシウム注入領域２０を囲んでいる。
図６は、図５のＶＩ−ＶＩ断面図である。図６に示すように、水素注入領域３０の外周部３４が、マグネシウム注入領域２０の外周部２４より外側に位置している。マグネシウム注入領域２０の外周部２４から水素注入領域３０の外周部３４までの距離Ｌ１は、III族窒化物半導体基板１の表面１１からマグネシウム注入領域２０の下端部２１までの距離Ｌ２より長い。Ｌ１＞Ｌ２である。距離Ｌ１は、表面１１に沿う方向の距離である。距離Ｌ２は、III族窒化物半導体基板１の深さ方向（Ｃ方向）の距離である。水素注入領域３０は、III族窒化物半導体基板１の表面１１からマグネシウム注入領域２０の下端部２１より深い位置まで存在している。
図７に示すように、水素注入領域３０における水素の存在濃度は、マグネシウム注入領域２０におけるマグネシウムの存在濃度より薄い。存在濃度を比較する場合は、ピーク濃度によって比較することができる。
以上、第２実施例に係るIII族窒化物半導体基板１について説明した。このIII族窒化物半導体基板１では、図５に示すように、表面１１の一部の領域にマグネシウム注入領域２０が存在している。また、表面１１に沿う方向においてマグネシウム注入領域２０からマグネシウム注入領域２０に隣接している領域にわたって水素注入領域３０が存在している。この構成では、III族窒化物半導体基板１の深さ方向（Ｃ方向）だけでなく、表面１１に沿う方向においてもマグネシウム注入領域２０の周りに水素注入領域３０が拡がっているのでリーク電流を更に低減することができる。また、図６に示すように、距離Ｌ１が距離Ｌ２より長くなっている。これによってリーク電流の低減効果が高くなる。
（その他の実施例）
上記の実施例では、II族元素の一例としてマグネシウム（Ｍｇ）を用いていたが、この構成に限定されるものではなく、II族元素は、例えばベリウム（Ｂｅ）、カルシウム（Ｃａ）等であってもよい。
また、上記の実施例では、III族窒化物半導体基板１の窒素極性面である表面１１が−Ｃ面（［０００−１］面）であったが、この構成に限定されるものではなく、表面１１として用いる窒素極性面は、例えば［１−１０１］面であってもよい。また、III族窒化物半導体基板１の表面１１は−Ｃ面から少し傾斜している面であってもよい。
また、上記の実施例では、各元素の存在濃度を比較する場合にピーク濃度によって比較していたが、この構成に限定されるものではなく、平均濃度によって比較することもできる。また、上記の実施例では、マグネシウム注入領域２０と水素注入領域３０がそれぞれ１個であったが、複数のマグネシウム注入領域２０と複数の水素注入領域３０が存在していてもよい。
また、図８に示すように、III族窒化物半導体基板１の深さ方向において、水素注入領域３０における水素の存在濃度がピークになる位置が、マグネシウム注入領域２０とそれに隣接する領域との境界部７０と重なっていてもよい。これにより、ｎ型ドーパント濃度がｐ型ドーパント濃度を上回るｎ型伝導領域５２中に水素濃度のピークを形成できる。水素のピーク濃度の位置が、マグネシウム注入領域２０の下端部２１と重なっている。水素注入領域３０における水素のピーク濃度は、マグネシウム注入領域２０におけるマグネシウムのピーク濃度より濃い。その他の位置では、水素注入領域３０における水素の存在濃度が、マグネシウム注入領域２０におけるマグネシウムの存在濃度より薄い。
次に、上記のIII族窒化物半導体基板１の技術を用いた半導体装置の一例について説明する。図９に示すように、実施例に係る半導体装置１００は、半導体基板１１０を備えている。半導体基板１１０は、第１層１０２と、第１層１０２の上に積層されている第２層１０４と、第２層１０４の上に積層されている第３層１０６とを備えている。第１層１０２と第２層１０４は、ｎ型のＧａＮ層である。第３層１０６は、ｐ型のＧａＮ層である。この半導体装置１００における第２層１０４が、上記で説明したIII族窒化物半導体基板１に相当する。第２層１０４は、複数のマグネシウム注入領域２０と、複数の水素注入領域３０を備えている。複数のマグネシウム注入領域２０と複数の水素注入領域３０は、半導体基板１１０の周辺領域に存在している。複数のマグネシウム注入領域２０と複数の水素注入領域３０は、半導体装置１００におけるガードリングとして機能する。
第１層１０２の裏面１１２には裏面電極１２２が配置されている。第１層１０２の裏面１１２側がカソード側である。また、第３層１０６の表面１１６には表面電極１２４が配置されている。第３層１０６の表面１１６側がアノード側である。裏面電極１２２と表面電極１２４の間に電圧が印加される。また、第２層１０４の一部の表面１１４には絶縁膜１４０が配置されている。絶縁膜１４０は、複数のマグネシウム注入領域２０を覆っている。
上記の半導体装置１００によれば、裏面電極１２２と表面電極１２４の間に逆電圧が印加されたときに、半導体基板１１０の周辺領域におけるリーク電流を低減することができる。マグネシウム注入領域２０と水素注入領域３０の存在によってリーク電流を低減することができる。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
１ ：III族窒化物半導体基板
１０ ：本体
１１ ：表面
１２ ：裏面
２０ ：マグネシウム注入領域
２１ ：下端部
２４ ：外周部
３０ ：水素注入領域
３１ ：上端部
３２ ：下端部
３４ ：外周部
５１ ：ｐ型伝導領域
５２ ：ｎ型伝導領域
７０ ：境界部
１００ ：半導体装置
１０２ ：第１層
１０４ ：第２層
１０６ ：第３層
１１０ ：半導体基板
１１２ ：裏面
１１４ ：表面
１１６ ：表面
１２２ ：裏面電極
１２４ ：表面電極
１４０ ：絶縁膜

Claims (6)

  1. III族窒化物半導体基板であって、
    前記III族窒化物半導体基板の表面から深さ方向にII族元素が注入されてｐ型伝導性を有しているｐ型伝導領域を備えており、
    前記III族窒化物半導体基板の深さ方向において前記ｐ型伝導領域から前記ｐ型伝導領域に隣接しているｎ型伝導領域にわたって水素が注入されている、III族窒化物半導体基板。
  2. 前記III族窒化物半導体基板の表面から深さ方向にII族元素が注入されているII族元素注入領域を備えており、
    前記II族元素注入領域におけるII族元素の存在濃度が、前記II族元素注入領域に隣接している領域におけるII族元素の存在濃度より濃く、
    前記III族窒化物半導体基板の深さ方向において前記II族元素注入領域から前記II族元素注入領域に隣接している領域にわたって水素が注入されている水素注入領域を更に備えており、
    前記水素注入領域における水素の存在濃度が、前記水素注入領域に隣接している領域における水素の存在濃度より濃い、請求項１に記載のIII族窒化物半導体基板。
  3. 前記III族窒化物半導体基板の前記表面が窒素極性面である、請求項１または２に記載のIII族窒化物半導体基板。
  4. 前記III族窒化物半導体基板の前記表面に直交する方向から前記表面を視たときに、前記表面の一部の領域に前記II族元素注入領域が存在しており、前記表面に沿う方向において前記II族元素注入領域から前記II族元素注入領域に隣接している領域にわたって前記水素注入領域が存在している、請求項１から３のいずれか一項に記載のIII族窒化物半導体基板。
  5. 前記III族窒化物半導体基板の前記表面に直交する方向から前記表面を視たときの前記II族元素注入領域の外周部から前記水素注入領域の外周部までの距離が、前記III族窒化物半導体基板の深さ方向における前記III族窒化物半導体基板の前記表面から前記II族元素注入領域の下端部までの距離より長い、請求項４に記載のIII族窒化物半導体基板。
  6. 前記II族元素注入領域に注入されているII族元素がマグネシウムである、請求項１から５のいずれか一項に記載のIII族窒化物半導体基板。
JP2017237911A 2017-12-12 2017-12-12 Ｉｉｉ族窒化物半導体基板 Active JP6844520B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017237911A JP6844520B2 (ja) 2017-12-12 2017-12-12 Ｉｉｉ族窒化物半導体基板
US16/207,788 US10868124B2 (en) 2017-12-12 2018-12-03 Group III nitride semiconductor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017237911A JP6844520B2 (ja) 2017-12-12 2017-12-12 Ｉｉｉ族窒化物半導体基板

Publications (2)

Publication Number Publication Date
JP2019106456A true JP2019106456A (ja) 2019-06-27
JP6844520B2 JP6844520B2 (ja) 2021-03-17

Family

ID=66696426

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017237911A Active JP6844520B2 (ja) 2017-12-12 2017-12-12 Ｉｉｉ族窒化物半導体基板

Country Status (2)

Country Link
US (1) US10868124B2 (ja)
JP (1) JP6844520B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021028932A (ja) * 2019-08-09 2021-02-25 富士電機株式会社 窒化物半導体装置の製造方法及び窒化物半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004356257A (ja) * 2003-05-28 2004-12-16 Toyota Central Res & Dev Lab Inc ｐ型ＩＩＩ族窒化物半導体の製造方法
JP2017212407A (ja) * 2016-05-27 2017-11-30 株式会社豊田中央研究所 半導体基板と、その調整方法と、半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1306890A2 (en) * 2001-10-25 2003-05-02 Matsushita Electric Industrial Co., Ltd. Semiconductor substrate and device comprising SiC and method for fabricating the same
JP4901115B2 (ja) 2004-03-04 2012-03-21 昭和電工株式会社 窒化ガリウム系半導体素子
JP6363403B2 (ja) 2014-06-10 2018-07-25 住友化学株式会社 半導体積層構造およびその製造方法
WO2016017215A1 (ja) * 2014-07-30 2016-02-04 三菱電機株式会社 半導体装置の製造方法および半導体装置
JP6394545B2 (ja) 2015-09-10 2018-09-26 豊田合成株式会社 半導体装置およびその製造方法ならびに電力変換装置
TWI569467B (zh) * 2015-11-10 2017-02-01 錼創科技股份有限公司 半導體發光元件

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004356257A (ja) * 2003-05-28 2004-12-16 Toyota Central Res & Dev Lab Inc ｐ型ＩＩＩ族窒化物半導体の製造方法
JP2017212407A (ja) * 2016-05-27 2017-11-30 株式会社豊田中央研究所 半導体基板と、その調整方法と、半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021028932A (ja) * 2019-08-09 2021-02-25 富士電機株式会社 窒化物半導体装置の製造方法及び窒化物半導体装置
JP7404703B2 (ja) 2019-08-09 2023-12-26 富士電機株式会社 窒化物半導体装置の製造方法及び窒化物半導体装置

Also Published As

Publication number Publication date
US20190181230A1 (en) 2019-06-13
US10868124B2 (en) 2020-12-15
JP6844520B2 (ja) 2021-03-17

Similar Documents

Publication Publication Date Title
US10825935B2 (en) Trench MOS-type Schottky diode
US9171908B2 (en) SiC semiconductor device and method of manufacturing the same
US9887263B2 (en) Silicon carbide semiconductor device and method of manufacturing the same
WO2015049815A1 (ja) 炭化珪素半導体装置およびその製造方法
US9716186B2 (en) Semiconductor device manufacturing method, and semiconductor device
US9443926B2 (en) Field-stop reverse conducting insulated gate bipolar transistor and manufacturing method therefor
US10153276B2 (en) Group III heterojunction semiconductor device having silicon carbide-containing lateral diode
JP2009105200A (ja) ジャンクションバリアショットキーダイオード
US10840369B2 (en) Semiconductor device and method of manufacturing same
US10879349B2 (en) Method for manufacturing semiconductor device and edge termination structure of semiconductor device
JP2014146748A (ja) 半導体装置及びその製造方法並びに半導体基板
JP2018166196A (ja) 半導体装置およびその製造方法
US20180366549A1 (en) Semiconductor device and method of manufacturing a semiconductor device
JP2020077720A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US10096699B2 (en) Field-stop reverse conducting insulated gate bipolar transistor and manufacturing method therefor
US9018633B2 (en) Semiconductor device
WO2022025010A1 (ja) 炭化珪素半導体装置
TW201448050A (zh) 半導體裝置的製造方法
JP2016174032A (ja) 半導体装置及びその製造方法
JP2019106456A (ja) Ｉｉｉ族窒化物半導体基板
CN206003772U (zh) 一种半导体器件
US20160020298A1 (en) Method for manufacturing an Insulated Gate Bipolar Transistor
KR101463078B1 (ko) 쇼트키 배리어 다이오드 및 그의 제조 방법
JP2018117084A (ja) 半導体装置および半導体装置の製造方法
US10490408B2 (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190314

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200818

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200915

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210126

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210208

R150 Certificate of patent or registration of utility model

Ref document number: 6844520

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150