JP2018056257A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2018056257A
JP2018056257A JP2016189179A JP2016189179A JP2018056257A JP 2018056257 A JP2018056257 A JP 2018056257A JP 2016189179 A JP2016189179 A JP 2016189179A JP 2016189179 A JP2016189179 A JP 2016189179A JP 2018056257 A JP2018056257 A JP 2018056257A
Authority
JP
Japan
Prior art keywords
layer
type semiconductor
semiconductor layer
cap layer
cap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016189179A
Other languages
English (en)
Other versions
JP2018056257A5 (ja
JP6669029B2 (ja
Inventor
隆弘 藤井
Takahiro Fujii
隆弘 藤井
正芳 小嵜
Masayoshi Ozaki
正芳 小嵜
隆樹 丹羽
Shigeki Niwa
隆樹 丹羽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP2016189179A priority Critical patent/JP6669029B2/ja
Priority to US15/697,261 priority patent/US10083918B2/en
Publication of JP2018056257A publication Critical patent/JP2018056257A/ja
Publication of JP2018056257A5 publication Critical patent/JP2018056257A5/ja
Application granted granted Critical
Publication of JP6669029B2 publication Critical patent/JP6669029B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/562Protection against mechanical damage
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H01L21/26546Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds of electrically active species
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3245Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering of AIIIBV compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356Disposition, e.g. buried gate electrode
    • H01L29/4236Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204Diodes
    • H01L29/66212Schottky diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66522Unipolar field-effect transistors with an insulated gate, i.e. MISFET with an active layer made of a group 13/15 material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666Vertical transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095Body region, i.e. base region, of DMOS transistors or IGBTs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725Source or drain electrodes for field effect devices
    • H01L29/41766Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • H01L29/452Ohmic electrodes on AIII-BV compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】半導体層を熱処理する際に、半導体層を覆う層にクラックが入らないようにする。【解決手段】半導体装置100の製造方法であって、主としてIII族窒化物半導体からなる半導体層111の上に、主として窒化物で構成されるキャップ層Mc1の少なくとも一部Mt11を形成する工程(P101)と、前記キャップ層Mc1の少なくとも一部Mt11が形成された半導体層111にp型不純物をイオン注入する工程(P103)と、表層として、前記キャップ層Mc1よりも熱膨張係数が大きいブロック層Mb1を、前記キャップ層Mc1の上に形成する工程P106と、前記表層としての前記ブロック層Mb1が形成された半導体層111を加熱してp型不純物を活性化させる工程(P107)と、を備える。【選択図】図2

Description

本発明は、半導体装置の製造方法に関するものである。
従来、基板のGaNベースの半導体材料層の上に、AlGaN層であるキャップ・ブロックを備え、さらにその上に、非晶質シリコン、シリコン酸化物またはシリコン窒化物により構成される被覆層を備える構成が知られている(特許文献1)。
この技術においては、キャップ・ブロックの熱膨張係数は、基板の熱膨張係数と被覆層の熱膨張係数との間の値である。このため、イオン注入の後の熱処理の際の熱膨張に関して、キャップ・ブロックは、基板と被覆層の間の緩衝材として機能する。
特開2016−72629号公報 特開2006−32552号公報
しかし、サイズが1インチを越えるGaN基板上に、上記キャップ・ブロックと被覆層とを構成した場合には、GaN基板の熱膨張係数と、キャップ・ブロックおよび被覆層の熱膨張係数との差、より具体的には熱膨張量の差に起因して、キャップ・ブロックおよび被覆層にクラックが生じることがある。その結果、熱処理時に、クラック部分においてGaN基板の表面が保護されず、損傷してしまう。
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態又は適用例として実現することが可能である。
(1)本発明の一形態によれば、半導体装置の製造方法が提供される。この半導体装置の製造方法は:主としてIII族窒化物半導体からなる半導体層の上に、主として窒化物で構成されるキャップ層の少なくとも一部であるスルー膜を形成する工程と;前記キャップ層の少なくとも一部が形成された半導体層にp型不純物をイオン注入する工程と;表層として、前記キャップ層よりも熱膨張係数が大きいブロック層を、前記キャップ層の上に形成する工程と;前記表層としての前記ブロック層が形成された半導体層を加熱してp型不純物を活性化させる工程と、を含む。
主としてIII族窒化物半導体からなる半導体層は、主として窒化物で構成されるキャップ層よりも、熱膨張係数が大きい。このため、p型不純物を活性化させるための加熱工程において、キャップ層は、半導体層から、積層方向に垂直な方向にキャップ層を伸長させる力を受ける。しかし、キャップ層の上には、ブロック層が形成されている。そして、ブロック層の熱膨張係数は、キャップ層の熱膨張係数よりも大きい。その結果、表層のブロック層は、加熱工程において、キャップ層から、積層方向に垂直な方向にブロック層を縮ませる力を受ける。このため、加熱工程において、表層が、隣接する層から表層を伸長させる力を受ける態様に比べて、表層の表面から亀裂が発生する可能性が低い。加熱工程において各層を貫通する亀裂は、露出している表層の表面から発生し伸展する場合が多い。このため、上記態様によれば、加熱工程において、主としてIII族窒化物半導体からなる半導体層の上に設けられた各層を貫通する亀裂が生じにくい。
なお、上記形態の半導体装置の製造方法であって、さらに、前記キャップ層と前記ブロック層を除去する工程と、前記半導体層に電極層を形成する工程と、前記半導体層に絶縁層を形成する工程と、を備える態様とすることも好ましい。
(2)上記形態の半導体装置の製造方法において、前記半導体層にp型不純物をイオン注入する工程において、前記キャップ層の少なくとも一部であるスルー膜の厚さは、1.0nmから50nmである、態様とすることもできる。イオン注入においてスルー膜として機能するキャップ層の厚さを1.0nm以上とすることにより、スルー膜の厚さが1.0nm未満の態様に比べて、イオン注入する工程において、目的とするp型不純物以外の物質が半導体層に注入される可能性を、低減することができる。また、イオン注入においてスルー膜として機能するキャップ層の厚さを50nm以下とすることにより、効率的に半導体層にp型不純物をイオン注入することができる。
(3)上記形態の半導体装置の製造方法であって;前記ブロック層を形成する工程において:前記ブロック層の厚さは、前記半導体層の厚さよりも小さく;前記ブロック層の熱膨張係数は、前記半導体層の熱膨張係数よりも大きい、態様とすることもできる。このような態様とすれば、ブロック層の厚さが半導体層の厚さよりも小さく、ブロック層の熱膨張係数が半導体層の熱膨張係数よりも小さい態様に比べて、キャップ層が両側のブロック層と半導体層から受ける伸長方向の引っ張り力の差を小さくすることができる。その結果、キャップ層のひずみの分布の偏りを小さくすることができ、キャップ層において亀裂が発生する可能性を低減することができる。
(4)上記形態の半導体装置の製造方法であって、前記半導体層を加熱する工程は、加圧された環境下で行われる、態様とすることもできる。このような態様とすれば、半導体層の熱処理時に加圧が行われない態様に比べて、熱処理時に、半導体層から窒素が離脱しにくい。
上記形態の半導体装置の製造方法であって;前記キャップ層の少なくとも一部を形成する工程は、前記キャップ層の一部であるスルー膜を形成する工程であり;前記半導体装置の製造方法は、さらに、前記半導体層にp型不純物をイオン注入する工程の後であって、前記半導体層を加熱する工程の前に、前記キャップ層の前記一部である前記スルー膜の上に、主として窒化物で構成される前記キャップ層の他の一部を形成する工程を含む、態様とすることもできる。このような態様とすれば、半導体層を熱処理する際に、ブロック層の熱膨張量と半導体層の熱膨張量との差を、キャップ層で十分吸収できるだけの厚みに、キャップ層を構成することができる。また、イオン注入の際には、キャップ層を、p型不純物が十分通過できるだけの厚さ(薄さ)とすることができる。
(5)上記形態の半導体装置の製造方法であって、さらに;前記キャップ層の少なくとも一部を形成する工程に先だって、前記半導体層を成長させる工程を含み;前記キャップ層の少なくとも一部を形成する工程は、前記半導体層を成長させる工程と連続して行われる、態様とすることもできる。このような態様とすれば、半導体層の形成後、半導体層の表面上にOやSiが存在することなく、引き続いてキャップ層の少なくとも一部が形成される。このため、半導体層とキャップ層との間にOやSiが存在しない。よって、イオン注入において、そのようなOやSiが、目的とするp型不純物とともに半導体層に注入されることがない。
(6)上記形態の半導体装置の製造方法であって、前記ブロック層は、窒化アルミニウムガリウム(AlGaN)、窒化ガリウム(GaN)、酸化アルミニウム(Al)、二酸化ジルコニウム(ZrO)からなる群より選ばれた少なくとも一つを含む、態様とすることもできる。
(7)上記形態の半導体装置の製造方法であって、前記p型不純物は、マグネシウム(Mg)とベリリウム(Be)の少なくとも一方である、態様とすることもできる。
(8)上記形態の半導体装置の製造方法であって、前記イオン注入する工程は、20℃から800℃で行われる、態様とすることもできる。
(9)上記形態の半導体装置の製造方法であって、前記半導体層を加熱する工程において、雰囲気ガスは、アンモニア(NH)、窒素(N)、水素(H)からなる群より選ばれた少なくとも一つを含む、態様とすることもできる。
(10)上記形態の半導体装置の製造方法であって、前記半導体層を加熱する工程は、800℃から1500℃で行われる、態様とすることもできる。
(11)上記形態の半導体装置の製造方法であって、前記半導体層を加熱する工程は、1分から60分の間、800℃から1500℃で行われる、態様とすることもできる。
上述した本発明の各形態の有する複数の構成要素はすべてが必須のものではなく、上述の課題の一部又は全部を解決するため、あるいは、本明細書に記載された効果の一部又は全部を達成するために、適宜、前記複数の構成要素の一部の構成要素について、その変更、削除、新たな他の構成要素との差し替え、限定内容の一部削除を行うことが可能である。また、上述の課題の一部又は全部を解決するため、あるいは、本明細書に記載された効果の一部又は全部を達成するために、上述した本発明の一形態に含まれる技術的特徴の一部又は全部を上述した本発明の他の形態に含まれる技術的特徴の一部又は全部と組み合わせて、本発明の独立した一形態とすることも可能である。
本発明は、半導体装置の製造方法以外の種々の形態で実現することも可能であり、たとえば、上記形態の半導体装置が組み込まれた電気機器の製造方法、並びに、それらの半導体装置や電気機器を製造する製造装置、それらの装置の設計方法などの形態で実現できる。
第1実施形態における半導体装置100の構成を模式的に示す断面図である。 第1実施形態における半導体装置100の製造方法を示すフローチャートである。 工程P101の後の中間品Pp101を示す模式図である。 工程P102の後の中間品Pp102を示す模式図である。 工程P103の後の中間品Pp103を示す模式図である。 工程P104の後の中間品Pp104を示す模式図である。 工程P105の後の中間品Pp105を示す模式図である。 工程P106の後の中間品Pp106を示す模式図である。 工程P107の後の中間品Pp107を示す模式図である。 工程P108の後の中間品Pp108を示す模式図である。 工程P109の後の中間品Pp109を示す模式図である。 工程P110の後の中間品Pp110を示す模式図である。 工程P111の後の中間品Pp111を示す模式図である。 工程P112の後の中間品Pp112を示す模式図である。 第2実施形態における半導体装置200の構成を模式的に示す断面図である。 第2実施形態における半導体装置200の製造方法を示すフローチャートである。 工程P201の後の中間品Pp201を示す模式図である。 工程P202の後の中間品Pp202を示す模式図である。 工程P203の後の中間品Pp203を示す模式図である。 工程P204の後の中間品Pp204を示す模式図である。 工程P205の後の中間品Pp205を示す模式図である。 工程P206の後の中間品Pp206を示す模式図である。 工程P207の後の中間品Pp207を示す模式図である。 工程P208の後の中間品Pp208を示す模式図である。 工程P209の後の中間品Pp209を示す模式図である。 工程P210の後の中間品Pp210を示す模式図である。 工程P211の後の中間品Pp211を示す模式図である。
A.第1実施形態:
A1.半導体装置の構成:
図1は、第1実施形態における半導体装置100の構成を模式的に示す断面図である。なお、図1に示す半導体装置100の各部は、技術の理解を容易にするため、実際の寸法の割合とは異なる割合で描かれている。すなわち、図1に示す半導体装置100の各部の寸法は、実際の寸法を反映するものではない。図3〜図15ならびに図17〜図27についても同様である。
図1には、相互に直交するX軸、Y軸およびZ軸が図示されている。X軸は、図1の左から右に延びる軸である。Y軸は、図1の紙面の手前から奥に延びる軸である。Z軸は、図1の下から上に延びる軸である。他の図に示されたXYZ軸は、図1のXYZ軸に対応する。なお、本明細書において、Z軸の+方向を便宜的に「上」または「上方」と呼ぶことがある。この「上」または「上方」という呼称は、半導体装置100の配置(向き)を限定するものではない。すなわち、半導体装置100は、任意の向きに配置しうる。
半導体装置100は、主として窒化ガリウム(GaN)を用いて形成されたGaN系の半導体装置である。半導体装置100は、縦型トレンチMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)である。半導体装置100は、電力制御に用いられ、パワーデバイスとも呼ばれる。
半導体装置100は、基板110と、n型半導体層112と、p型半導体領域113と、p型半導体層114と、n型半導体層116と、を備える。なお、本明細書において「層」は、一体として形成される板状の領域に限られない。Z軸方向についてほぼ同一の範囲に構成され互いに同じ成分を有する構成であれば、X軸方向またはY軸方向については互いに離間している複数の部分からなる構成であっても、それら複数の部分をまとめて「層」と呼ぶ。
半導体装置100は、トレンチ122およびリセス124を有する。半導体装置100は、さらに、絶縁膜130と、ゲート電極142と、ボディ電極144と、ソース電極146と、ドレイン電極148と、を備える。
基板110は、X軸およびY軸に沿って広がる板状の半導体である。基板110の厚さは、約300μm(マイクロメートル)である。なお、各層の「厚さ」は、各層のZ軸方向に沿って計測された長さを意味する。基板110を構成するIII族窒化物半導体としては、Gaを含むものが好ましく、具体的には、GaNのほか、AlGaN、InGaN、AlInGaN等が例示できる。なお、本実施形態では、基板110は、主としてGaNから構成されている。なお、本明細書の説明において、「主としてXから構成(形成)されている」、「主にXから構成(形成)されている」および「Xから主に構成(形成)されている」とは、モル分率においてXを90%以上含有することを意味する。基板110は、ケイ素(Si)をドナー元素として含有するn型半導体である。基板110に含まれるケイ素(Si)濃度の平均値は、約5×1018cm−3である。
n型半導体層112、p型半導体領域113、p型半導体層114およびn型半導体層116は、III族窒化物半導体により形成されている。より具体的には、n型半導体層112、p型半導体領域113、p型半導体層114およびn型半導体層116は、窒化ガリウム(GaN)から主に構成されている。
n型半導体層112は、基板110のZ軸方向の+側に位置し、X軸およびY軸に沿って広がる層である。n型半導体層112の厚さは、約15μmである。n型半導体層112は、ケイ素(Si)をドナー元素として含有するn型半導体で構成される。n型半導体層112に含まれるケイ素(Si)濃度の平均値は、約1×1016cm−3である。
p型半導体領域113は、n型半導体層112の一部の領域にp型不純物イオンを注入することにより形成された領域である。p型半導体領域113は、n型半導体層112の表面からn型半導体層112の内部にかけての一部を占める。なお、本明細書において、ある層のZ軸方向の+側の面を、その層の「表面」と呼ぶ。p型半導体領域113の深さは、n型半導体層112の表面から約1.0μmである。p型半導体領域113は、半導体装置100においてn型半導体層112の一部に達するように形成されるトレンチ122とは、X軸方向およびY軸方向に関して、離れた位置に形成される。p型半導体領域113に含まれるp型不純物(アクセプタ)は、マグネシウム(Mg)である。p型半導体領域113に含まれるマグネシウム(Mg)濃度の平均値は、約5×1019cm−3である。
p型半導体層114は、n型半導体層112およびp型半導体領域113のZ軸方向の+側に位置し、X軸およびY軸に沿って広がる層である。p型半導体層114の厚さは、約0.5μmである。p型半導体層114は、マグネシウム(Mg)をアクセプタ元素として含有するp型半導体である。p型半導体層114に含まれるマグネシウム(Mg)濃度の平均値は、約1.0×1018cm−3である。
n型半導体層116は、p型半導体層114のZ軸方向の+側の一部に位置し、X軸およびY軸に沿って広がる層である。n型半導体層116の厚さは、約0.2μmである。n型半導体層116は、ケイ素(Si)をドナー元素として含有するn型半導体である。n型半導体層116に含まれるケイ素(Si)濃度の平均値は、約5.0×1018cm−3である。
トレンチ122は、Z軸方向について、n型半導体層116の表面からp型半導体層114を貫通してn型半導体層112に至る溝部である。トレンチ122は、X軸方向およびY軸方向について、n型半導体層116と、p型半導体層114と、n型半導体層112と、の一部に形成されている。トレンチ122は、p型半導体領域113が設けられている領域とは異なる領域に設けられている。
リセス124は、Z軸方向について、n型半導体層116の表面からn型半導体層116を貫通してp型半導体層114の表面に至る凹部である。リセス124は、X軸方向およびY軸方向について、n型半導体層116の一部に形成されている。リセス124は、X軸方向およびY軸方向について、トレンチ122が設けられている領域とは異なる領域に設けられている。リセス124は、p型半導体領域113が設けられている領域と重なる領域に設けられている。
絶縁膜130は、トレンチ122の内面と、トレンチ122の外縁を形成するn型半導体層116の表面の一部と、の上に連続的に形成されている。絶縁膜130は、電気絶縁性を有する膜である。より具体的には、絶縁膜130は、主に二酸化ケイ素(SiO)から構成されている。
ゲート電極142は、絶縁膜130で覆われたトレンチ122内、およびトレンチ122の外縁を形成するn型半導体層116上の絶縁膜130の上に形成されている。ゲート電極142は、主にアルミニウム(Al)から構成されている。
ボディ電極144は、リセス124内に形成されている。ボディ電極144は、パラジウム(Pd)から主に形成されている。ボディ電極144は、p型半導体層114とオーミック接触する。「オーミック接触」とは、ショットキー接触とは異なり、印加される電圧の大きさによらず、抵抗値がほぼ一定の接触をいう。
ソース電極146は、ボディ電極144の上と、ボディ電極144の周囲の一部のn型半導体層116の上と、に連続的に設けられている。ソース電極146は、ボディ電極144およびn型半導体層116の側から順に、主にチタン(Ti)から構成されている層と、主にアルミニウム(Al)形成されている層と、を有する。ソース電極146は、n型半導体層116とオーミック接触する。
ドレイン電極148は、基板110の裏面に形成されている。なお、本明細書において、ある層のZ軸方向の−側の面を、その層の「裏面」と呼ぶ。ドレイン電極148は、基板110の側から順に、主にチタン(Ti)から構成されている層と、主にアルミニウム(Al)形成されている層と、を有する。ドレイン電極148は、基板110とオーミック接触する。
半導体装置100において、ゲート電極142に電圧が印加された場合、p型半導体層114のうちトレンチ122内の絶縁膜130近傍の部分に反転層が形成される。この反転層がチャネルとして機能することによって、n型半導体層112とn型半導体層116とが導通され、その結果、ソース電極146からドレイン電極148に至る導通経路が形成される。
A2.半導体装置の製造方法:
図2は、第1実施形態における半導体装置100の製造方法を示すフローチャートである。以下では、第1実施形態における半導体装置100の製造方法について説明する。
工程P101において、まず、製造者は、基板110を用意する。基板110は、主に窒化ガリウム(GaN)から構成されており、ドナー元素としてケイ素(Si)を含有するn型半導体である。製造者は、基板110の上にn型半導体層112およびスルー膜Mt11を、この順に、連続して形成する。n型半導体層112およびスルー膜Mt11は、有機金属気相成長法(MOCVD:Metal Organic Chemical Vapor Deposition)により形成される。
なお、本明細書において、二つの膜が「連続して」形成される、および、二つの膜の形成が「連続して」行われる、とは、二つの膜が、間に他の層の形成を行うことなく形成され、かつ、一つ目の膜が形成された処理チャンバから対象物が出されことなく、同じチャンバ内で二つ目の膜が形成されることを意味する。
このような処理を行うことにより、雰囲気中にOやSiを存在させることなく、n型半導体層112の上にスルー膜Mt11を形成することができる。このため、n型半導体層112とスルー膜Mt11との間にOやSiなどの不純物が介在する事態を防止することができる。
図3は、工程P101の後の中間品Pp101を示す模式図である。なお、いずれも主に窒化ガリウム(GaN)から構成される基板110およびn型半導体層112から構成される層を、「GaN層111」と呼ぶ。
n型半導体層112は、ケイ素(Si)をドナー元素として含有するn型半導体で構成される。n型半導体層112に含まれるケイ素(Si)濃度の平均値は、約1×1016cm−3である。工程P101において、厚さが約15μmのn型半導体層112が形成される。
スルー膜Mt11は、III族窒化物系半導体であって、ドナーとなる元素を主成分としない元素からなる。より具体的には、スルー膜Mt11は、主に窒化アルミニウム(AlN)から構成される。スルー膜Mt11は、300℃以上1500℃以下の所定の成長温度において、100Torr以上760Torr以下の所定の成長圧力下で、形成される。工程P101において、厚さが約30nmのスルー膜Mt11が形成される。
工程P102において、製造者は、スルー膜Mt11の一部の上(Z軸方向+側)にイオン注入用マスクM1を形成する。より具体的には、スルー膜Mt11の上にフォトレジストからなる層を形成し、フォトリソグラフィ技術によって、フォトレジスト層のうち、イオン注入を行う領域に相当する部分を除去し、スルー膜Mt11が露出する開口を設ける。
図4は、工程P102の後の中間品Pp102を示す模式図である。中間品Pp102においては、スルー膜Mt11の一部の上にイオン注入用マスクM1が形成されている。
なお、図4〜図14においては、技術の理解を容易にするために、基板110に一つの半導体装置100(図1参照)が形成される態様を示す。しかし、実際には、基板110上には、互いに間隔をあけて、複数の半導体装置100が形成される。
図2の工程P103において、イオン注入を行って、n型半導体層112の一部にp型不純物を注入する。より具体的には、20℃以上800℃以下の所定の温度下において、Z軸方向+側から中間品Pp102に対してマグネシウム原子(Mg)の注入が行われる。その結果、n型半導体層112のうち、イオン注入用マスクM1が形成されていない領域に、マグネシウム原子(Mg)が注入され、n型半導体層112の表面側の一部がp型半導体領域113pとなる。
厚さが1nm以上(本実施形態において約30nm)のスルー膜Mt11が形成されている状態で、n型半導体層112を対象としてイオン注入が行われることにより、以下のような効果が得られる。すなわち、OやSiなどの不純物がn型半導体層112内に入り込む事態を防止することができる。
p型半導体領域113のドナーとなる元素を主成分としない元素から構成されるスルー膜Mt11が形成されている状態で、n型半導体層112を対象としてイオン注入が行われることにより、以下のような効果が得られる。すなわち、スルー膜Mt11に起因するドナー元素がn型半導体層112中に注入される事態(いわゆる「ノックオン」)を防止することができる。
厚さが50nm以下(本実施形態において約30nm)のスルー膜Mt11が形成されている状態でn型半導体層112を対象としてイオン注入が行われることにより、以下のような効果が得られる。すなわち、OやSiがn型半導体層112内に入り込む事態を防止しつつ、マグネシウム原子(Mg)をn型半導体層112内に注入することができる。
スルー膜Mt11が形成されている状態でn型半導体層112を対象としてイオン注入が行われることにより、n型半導体層112に注入されるp型不純物(本実施形態においてマグネシウム(Mg))の濃度の分布を適切に調整することができる。イオン注入においては、注入された不純物の濃度は、深さ方向(Z軸方向)について、ガウス分布に近い分布をする。すなわち、深さ方向(Z軸方向)について、露出している表面から所定の距離にある位置において、注入された不純物の濃度が最も高くなり、そこから表面側および裏面側に離れるにつれて、不純物の濃度が低くなる。このため、n型半導体層112内であってn型半導体層112の表面近傍の所定の位置において最もマグネシウム原子(Mg)の濃度が高くなるように設計されたスルー膜Mt11を配した状態で、中間品Pp102に対してイオン注入を行い、後にスルー膜Mt11を除去することにより、不純物の濃度のピークをn型半導体層112の表面近傍に設定することができる。
図5は、工程P103の後の中間品Pp103を示す模式図である。中間品Pp103においては、n型半導体層112のうち、イオン注入用マスクM1が形成されていない領域に、p型不純物としてのマグネシウム原子(Mg)を含むp型半導体領域113pが形成されている。ただし、p型半導体領域113pに含まれているp型不純物としてのマグネシウム原子(Mg)は、この時点では、活性化されていない。
本明細書においては、p型不純物が活性化される前のp型半導体領域を、「p型半導体領域113p」と記述し、p型不純物が活性化された後のp型半導体領域113と区別する。なお、各層を主に構成する成分(GaN)に変更がないことから、本明細書においては、一部にp型半導体領域113pが形成された後のn型半導体層112と、基板110とから構成される層をも、「GaN層111」と呼ぶ(図5参照)。
図2の工程P104において、製造者は、イオン注入用マスクM1を除去する。より具体的には、フォトレジストマスクであるイオン注入用マスクM1が、有機溶剤によって除去される。
図6は、工程P104の後の中間品Pp104を示す模式図である。中間品Pp104においては、スルー膜Mt11上からイオン注入用マスクM1が除去されている。
図2の工程P105において、製造者は、スルー膜Mt11上にキャップ層Mc12を形成する。キャップ層Mc12は、主に窒化アルミニウム(AlN)からなる。キャップ層Mc12は、有機金属気相成長法(MOCVD)により、300℃以上1500℃以下の所定の成長温度において、100Torr以上760Torr以下の所定の成長圧力下で、形成される。工程P105において、厚さが約500nmのキャップ層Mc12が形成される。
図7は、工程P105の後の中間品Pp105を示す模式図である。中間品Pp105においては、スルー膜Mt11の上にキャップ層Mc12が形成されている。なお、工程P101で形成されたスルー膜Mt11は、後に行われる熱処理において、キャップ層としても機能する。キャップ層としてのスルー膜Mt11を、「キャップ層Mc11」と呼ぶ。また、キャップ層Mc11と、工程P105で形成されるキャップ層Mc12を、まとめて「キャップ層Mc1」と呼ぶ。
図2の工程P106において、製造者は、キャップ層Mc1(キャップ層Mc12)上にブロック層Mb1を形成する。ブロック層Mb1は主に酸化アルミニウム(Al)から構成される。ブロック層Mb1は原子層堆積法(ALD:Atomic Layer Deposition)によって形成される。工程P106において、厚さが約500nmのブロック層Mb1が形成される。
図8は、工程P106の後の中間品Pp106を示す模式図である。中間品Pp106においては、キャップ層Mc1上にブロック層Mb1が形成されている。
図2の工程P107において、製造者は、中間品Pp106(図8参照)を加熱して、中間品Pp106に対して熱処理を行う。この段階において、中間品Pp106の表面は、表層としてのブロック層Mb1に覆われている。また、中間品Pp106の裏面は、基板110に覆われている。なお、本明細書において「表層」とは、他の層を覆っており、自身は雰囲気中に露出している層を意味する。
工程P107において、熱処理は、800℃以上1500℃以下の所定の温度(本実施形態において目標温度は1250℃)で行われる。熱処理は、窒素(N)を含有する雰囲気ガス中で、100Torr以上760Torr以下の所定の圧力(本実施形態において760Torr)下で行われる。熱処理は、1分以上60分以下の所定の時間(本実施形態において30分)、行われる。工程P107の熱処理の結果、p型半導体領域113p中に含まれるp型不純物としてのマグネシウム原子(Mg)が活性化される。
p型半導体領域113p中に含まれるp型不純物を活性化する処理を、加圧環境下で行うことにより、以下のような効果が得られる。すなわち、主に、窒化ガリウム(GaN)から構成されているGaN層111(基板110、n型半導体層112、およびp型半導体領域113)から、窒素(N)が離脱しにくくなる。
図9は、工程P107の後の中間品Pp107を示す模式図である。中間品Pp107においては、p型不純物が活性化された後のp型半導体領域113が、n型半導体層112の表面側の一部に形成されている。なお、各層を主に構成する成分(GaN)に変更がないことから、本明細書においては、一部にp型半導体領域113が形成されたn型半導体層112と、基板110とから構成される層をも、「GaN層111」と呼ぶ。
工程P107の熱処理において、中間品Pp106(図8参照)の各層は、熱膨張する。本実施形態において、キャップ層Mc1は、主に窒化アルミニウム(AlN)からなるキャップ層Mc11(スルー膜Mt11)と、同じく、主に窒化アルミニウム(AlN)からなるキャップ層Mc12と、から構成されている。一方、基板110と、n型半導体層112と、p型半導体領域113とは、主に、窒化ガリウム(GaN)から構成されている。このため、キャップ層Mc1の熱膨張係数は、基板110、n型半導体層112、およびp型半導体領域113の熱膨張係数よりも、小さい。なお、AlN(キャップ層Mc1)の熱膨張係数は、4.6×10−6/Kである。GaN(GaN層111)の熱膨張係数は、5.6×10−6/Kである。
ブロック層Mb1は主に酸化アルミニウム(Al)から構成される。このため、キャップ層Mc1の熱膨張係数は、ブロック層Mb1の熱膨張係数よりも、小さい。なお、ブロック層Mb1の熱膨張係数は、GaN層111の熱膨張係数よりも、大きい。AlN(キャップ層Mc1)の熱膨張係数は、4.6×10−6/Kである。GaN(GaN層111)の熱膨張係数は、5.6×10−6/Kである。Al(ブロック層Mb1)の熱膨張係数は、7.3×10−6/Kである。
このような各層の熱膨張係数の差異に起因して、工程P107の熱処理において、以下のような事態が生じる。すなわち、キャップ層Mc1に対してZ軸方向+側で接しているブロック層Mb1が、最も大きく膨張しようとする。そして、キャップ層Mc1に対してZ軸方向−側で接しているGaN層111が、次に大きく膨張しようとする。そして、それらに対して、キャップ層Mc1の熱膨張量は小さい。
キャップ層Mc1は、工程P107の熱処理の際、裏面において接してるGaN層111から、各層の積層方向に垂直な方向に伸長させる力(以下、このような力を「伸長方向の力」と呼ぶ)を受ける。なお、各層の積層方向は、図1ならびに図3〜図14における上下方向である。各層の積層方向に垂直な方向は、図1ならびに図3〜図14における左右方向である。
また、キャップ層Mc1は、工程P107の熱処理の際、表面において接しているブロック層Mb1からも、伸長方向の力を受ける。しかし、キャップ層Mc1は、表面および裏面を雰囲気中に露出していない(図9参照)。
一般に、クラックは、雰囲気中に露出している表面から発生し、表面に発生した微小クラックから伸展する。キャップ層Mc1は、表面および裏面を雰囲気中に露出していない。このため、キャップ層Mc1は、工程P107の熱処理の際、表面側および裏面側から、伸長方向の力を受けるが、キャップ層Mc1からクラックが発生する可能性は低い。
一方、ブロック層Mb1は、工程P107の熱処理の際、裏面(Z軸方向−側)において接してるキャップ層Mc1から、各層の積層方向に垂直な方向に圧縮する力(以下、「圧縮方向の力」と呼ぶ)を受ける。しかし、圧縮方向の力は、伸長方向の力とは異なり、ブロック層Mb1にクラックを発生させるようには働かない。このため、ブロック層Mb1の露出している表面からクラックが発生する可能性は低い。
また、基板110とn型半導体層112とp型半導体領域113とから構成されるGaN層111も、工程P107の熱処理の際、表面(Z軸方向+側)において接してるキャップ層Mc1から、圧縮方向の力を受ける。しかし、圧縮方向の力は、GaN層111、およびそのうち裏面に露出している基板110に、クラックを発生させるようには働かない。さらに、GaN層111および基板110は、キャップ層Mc1やブロック層Mb1に対して十分な厚みを有している。このため、基板110の露出している裏面からクラックが発生する可能性は低い。
なお、(i)ブロック層Mb1の厚みは、約500nmである。(ii)キャップ層Mc11(スルー膜Mt11)の厚みは、約30nmである。キャップ層Mc12の厚みは、約500nmである。その結果、キャップ層Mc1の厚みは、約530nmである。(iii)これに対して、基板110の厚みは、約300μmである。n型半導体層112の厚さは、約15μmである。その結果、GaN層111の厚みは、約315μmである。すなわち、GaN層111の厚みは、ブロック層Mb1の厚みやキャップ層Mc1の厚みに対して、約600倍である。
ブロック層Mb1の熱膨張係数は、GaN層111の熱膨張係数よりも大きい。一方、ブロック層Mb1の厚みは、GaN層111の厚みよりも小さい。このため、ブロック層Mb1の熱膨張係数がGaN層111の熱膨張係数よりも小さい態様に比べて、本実施形態においては、キャップ層Mc1が表面と裏面から受ける伸長方向の力の大きさの差が、小さい。その結果、キャップ層Mc1におけるひずみの偏りも小さい。よって、この点からも、キャップ層Mc1において、最初のクラックが生じる可能性が低い。
工程P101において、スルー膜Mt11(キャップ層Mc11)が形成された後、工程P105において、主たる成分を同じくするキャップ層Mc12が、スルー膜Mt11(キャップ層Mc11)上に形成される。その後、工程P107において、熱処理が行われる。このため、工程P101の後かつ工程P105の前に行われる工程P103においては、薄いスルー膜Mt11(キャップ層Mc11)を通して、マグネシウム原子(Mg)をn型半導体層112内に注入することができる。一方、工程P105の後に行われる工程P107においては、十分な厚みを有するキャップ層Mc1(キャップ層Mc11およびキャップ層Mc12)により、表面および裏面から受ける伸長力を吸収することができる。
以上のように、工程P107の熱処理において、中間品Pp106は、表面(ブロック層Mb1)からも、裏面(基板110)からも、中間層(キャップ層Mc1)からも、クラックが生じる可能性が低い。このため、中間品Pp106は、全体として、工程P107の熱処理において、クラックを発生させる可能性が低い。その結果、たとえば、基板110が直径1インチ以上の面積の基板である場合にも、ブロック層Mb1やキャップ層Mc1にクラックが発生して、そのクラックにより雰囲気中に露出するn型半導体層112やp型半導体領域113pの表面が損傷することがない。そして、ブロック層Mb1およびキャップ層Mc1により基板全面を保護して、基板の各部に配されるp型半導体領域113pをp型化(p型不純物を活性化)できる。
図2の工程P108において、製造者は、ブロック層Mb1を除去する。具体的には、ブロック層Mb1は、フッ化水素の水溶液を用いて除去される。
図10は、工程P108の後の中間品Pp108を示す模式図である。中間品Pp108においては、キャップ層Mc1上からブロック層Mb1が除去されている。
図2の工程P109において、製造者は、キャップ層Mc1を除去する。より具体的には、キャップ層Mc1は、pH12のテトラメチルアンモニウム=ヒドロキシド(TMAH:Tetramethylammonium hydroxide)を用いて、65℃以上85℃以下の所定の温度で、ウェットエッチングにより除去される。なお、工程P109においては、キャップ層Mc1を構成するキャップ層Mc1(スルー膜Mt11)とキャップ層Mc12のいずれもが除去される。
図11は、工程P109の後の中間品Pp109を示す模式図である。中間品Pp109においては、n型半導体層112およびp型半導体領域113上からキャップ層Mc1が除去されている。
図2の工程P110において、製造者は、n型半導体層112およびp型半導体領域113の上に、p型半導体層114を形成する。製造者は、さらに、p型半導体層114の上にn型半導体層116を形成する。p型半導体層114およびn型半導体層116は有機金属気相成長法(MOCVD)により形成される。
図12は、工程P110の後の中間品Pp110を示す模式図である。中間品Pp110においては、n型半導体層112およびp型半導体領域113の上に、p型半導体層114とn型半導体層116とが形成されている。
図2の工程P111において、製造者は、ドライエッチングによって、トレンチ122を形成する。また、製造者は、ドライエッチングによって、リセス124を形成する。
図13は、工程P111の後の中間品Pp111を示す模式図である。中間品Pp111においては、Z軸方向について、n型半導体層116の表面からp型半導体層114を貫通してn型半導体層112に至るトレンチ122が形成されている。また、Z軸方向について、n型半導体層116の表面からn型半導体層116を貫通してp型半導体層114の表面に至るリセス124が形成されている。
図2の工程P112において、製造者は、絶縁膜130を形成する。より具体的には、絶縁膜130は、原子層堆積法(ALD)により形成される。
図14は、工程P112の後の中間品Pp112を示す模式図である。中間品Pp112においては、絶縁膜130が、トレンチ122の内面と、トレンチ122の外縁を形成するn型半導体層116の表面の一部と、の上に連続的に形成されている。
図2の工程P113において、製造者は、中間品Pp112(図14参照)に、ゲート電極142、ボディ電極144、ソース電極146、ドレイン電極148を形成する。
工程P113が完了すると、図1に示す半導体装置100が完成する。半導体装置100において、ゲート電極142が、絶縁膜130で覆われたトレンチ122内、およびトレンチ122の外縁を形成するn型半導体層116上の絶縁膜130の上に、形成されている。ボディ電極144が、リセス124内に形成されている。ソース電極146が、ボディ電極144の上とn型半導体層116の一部の上とに連続的に設けられている。ドレイン電極148が、基板110の裏面に形成されている。
本実施形態のGaN層111が、「課題を解決するための手段」の「半導体層」に対応する。キャップ層Mc1が「キャップ層」に対応する。キャップ層Mc11(スルー膜Mt11)が「キャップ層の少なくとも一部」に対応する。キャップ層Mc12が「キャップ層の他の一部」に対応する。ブロック層Mb1が「ブロック層」に対応する。
本実施形態の工程P101におけるn型半導体層112の形成が、「課題を解決するための手段」における「前記半導体層を成長させる工程」に対応する。工程P101におけるスルー膜Mt11の形成が、「キャップ層の少なくとも一部を形成する工程」に対応する。工程P103が「半導体層にp型不純物をイオン注入する工程」に対応する。工程P105が「キャップ層の他の一部を形成する工程」に対応する。工程P106が「ブロック層を、キャップ層の上に形成する工程」に対応する。工程P107が「半導体層を加熱してp型不純物を活性化させる工程」に対応する。
B.第2実施形態:
B1.半導体装置の構成:
図15は、第2実施形態における半導体装置200の構成を模式的に示す断面図である。半導体装置200は、主として窒化ガリウム(GaN)を用いて形成されたGaN系の半導体装置である。半導体装置200は、ショットキーバリアダイオードである。半導体装置200は、電力制御に用いられ、パワーデバイスとも呼ばれる。
半導体装置200は、基板210と、n型半導体層212と、p型半導体領域213と、を備える。半導体装置200は、さらに、アノード電極251と、カソード電極252と、絶縁膜253と、を備える。
基板210は、X軸およびY軸に沿って広がる板状の半導体である。基板210の厚さは、約300μmである。基板210は、主としてIII族窒化物半導体から構成されている。より具体的には、基板210は、主に窒化ガリウム(GaN)から構成されている。基板210は、ケイ素(Si)をドナー元素として含有するn型半導体である。基板210に含まれるケイ素(Si)濃度の平均値は、約5×1018cm−3である。
n型半導体層212およびp型半導体領域213は、III族窒化物半導体により形成されている。より具体的には、n型半導体層212およびp型半導体領域213は、窒化ガリウム(GaN)から主に構成されている。いずれも主に窒化ガリウム(GaN)から構成される基板210、n型半導体層212、およびp型半導体領域213から構成される層を、以下では「GaN層211」と呼ぶ。
n型半導体層212は、基板210のZ軸方向の+側に位置し、X軸およびY軸に沿って広がる層である。n型半導体層212の厚さは、約15μmである。n型半導体層212は、ケイ素(Si)をドナー元素として含有するn型半導体で構成される。n型半導体層212に含まれるケイ素(Si)濃度の平均値は、約1×1016cm−3である。
p型半導体領域213は、n型半導体層212のうちZ軸方向+側に突出した部分212mの両側に位置する。n型半導体層212の突出部212mと、その両側のp型半導体領域213は、GaN層211において、Z軸方向+側に突出したメサ部222を形成する。
p型半導体領域213は、n型半導体層212の一部の領域にp型不純物イオンを注入することにより形成された領域である。p型半導体領域213は、n型半導体層212の表面からn型半導体層212の内部にかけての一部(Z軸方向について、n型半導体層112の突出部212m以外の表面までの深さに相当する範囲)を占める。p型半導体領域213の深さは、n型半導体層212の表面から約0.4μmである。p型半導体領域213に含まれるp型不純物(アクセプタ)は、マグネシウム(Mg)である。p型半導体領域213に含まれるマグネシウム(Mg)濃度の平均値は、約5×1019cm−3である。
アノード電極251は、n型半導体層212の突出部212mと、その両側のp型半導体領域213のうち突出部212m近傍の一部と、の上に連続的に形成されている。アノード電極251は、主にニッケル(Ni)から構成されている。アノード電極251は、n型半導体層212の突出部212mの表面とショットキー接合している。
絶縁膜253は、n型半導体層212のうちメサ部222ではない部分と、p型半導体領域213のうちアノード電極251が形成されていない部分と、アノード電極251の一部と、の上に連続的に形成されている。絶縁膜253は、電気絶縁性を有する膜である。より具体的には、絶縁膜253は、主に二酸化ケイ素(SiO)から構成されている。
カソード電極252は、基板210の裏面に形成されている。カソード電極252は、基板210の側から順に、主にチタン(Ti)から構成されている層と、主にアルミニウム(Al)形成されている層と、を有する。カソード電極252は、基板210とオーミック接触する。
半導体装置200において、アノード電極251に正の電圧が印加された場合、アノード電極251とn型半導体層212の突出部212mの表面との界面におけるショットキー障壁が低くなり、アノード電極251とカソード電極252が導通する。
B2.半導体装置の製造方法:
図16は、第2実施形態における半導体装置200の製造方法を示すフローチャートである。以下では、第2実施形態における半導体装置200の製造方法について説明する。
工程P201において、まず、製造者は、基板210を用意する。基板210は、主に窒化ガリウム(GaN)から構成されており、ドナー元素としてケイ素(Si)を含有するn型半導体である。製造者は、基板210の上にn型半導体層212およびスルー膜Mt21を、この順に、連続して形成する。n型半導体層212およびスルー膜Mt21は、有機金属気相成長法(MOCVD)により形成される。
図17は、工程P201の後の中間品Pp201を示す模式図である。中間品Pp201においては、基板210の上にn型半導体層212およびスルー膜Mt21が形成されている。なお、半導体装置200の完成に至るまで、各層を主に構成する成分(GaN)に変更がないことから、本明細書においては、いずれも主に窒化ガリウム(GaN)から構成される基板210およびn型半導体層212から構成される層をも、「GaN層211」と呼ぶ(図15および図17参照)。
n型半導体層212は、ケイ素(Si)をドナー元素として含有するn型半導体で構成される。n型半導体層212に含まれるケイ素(Si)濃度の平均値は、約1×1016cm−3である。工程P201において、厚さが約15μmのn型半導体層212が形成される。
スルー膜Mt21は、III族窒化物系半導体であって、ドナーとなる元素を主成分としない元素からなる。より具体的には、スルー膜Mt21は、主に窒化アルミニウム(AlN)から構成される。スルー膜Mt21は、300℃以上1500℃以下の所定の成長温度において、100Torr以上760Torr以下の所定の成長圧力下で、形成される。工程P201において、厚さが約30nmのスルー膜Mt21が形成される。
図16の工程P202において、製造者は、スルー膜Mt21の一部の上(Z軸方向+側)にイオン注入用マスクM2を形成する。より具体的には、スルー膜Mt21の上にフォトレジストからなる層を形成し、フォトリソグラフィ技術によって、フォトレジスト層のうち、イオン注入を行う領域に相当する部分を除去し、スルー膜Mt21が露出する開口を設ける。
図18は、工程P202の後の中間品Pp202を示す模式図である。中間品Pp202においては、スルー膜Mt21の一部の上にイオン注入用マスクM2が形成されている。なお、図18〜図27においては、技術の理解を容易にするために、基板210に一つの半導体装置200(図15参照)が形成される態様を示す。しかし、実際には、基板210上には、互いに間隔をあけて、複数の半導体装置200が形成される。
図16の工程P203において、製造者は、中間品Pp202(図18参照)に対してイオン注入を行って、n型半導体層212の一部にp型不純物を注入する。より具体的には、20℃以上800℃以下の所定の温度下において、Z軸方向+側から中間品Pp202に対してマグネシウム原子(Mg)の注入が行われる。その結果、n型半導体層212のうち、イオン注入用マスクM2が形成されていない領域に、マグネシウム原子(Mg)が注入され、n型半導体層212の表面側の一部がp型半導体領域213pとなる。
スルー膜Mt21が形成されている状態で、n型半導体層212を対象としてイオン注入が行われることにより、第1実施形態と同様の効果が奏される。すなわち、OやSiなどの不純物がn型半導体層212内に入り込む事態を防止することができる。スルー膜Mt21に起因するドナー元素がn型半導体層212中に注入される事態(いわゆる「ノックオン」)を防止することができる。マグネシウム原子(Mg)をn型半導体層212内に注入することができる。n型半導体層212に注入されるp型不純物(本実施形態においてマグネシウム(Mg))の濃度の分布を適切に調整することができる。
図19は、工程P203の後の中間品Pp203を示す模式図である。中間品Pp203においては、n型半導体層212のうち、イオン注入用マスクM2が形成されていない領域に、p型不純物としてのマグネシウム原子(Mg)を含むp型半導体領域213pが形成されている。ただし、p型半導体領域213pに含まれているp型不純物としてのマグネシウム原子(Mg)は、この時点では、活性化されていない。
本明細書においては、p型不純物が活性化される前のp型半導体領域を、「p型半導体領域213p」と記述し、p型不純物が活性化された後のp型半導体領域213と区別する。n型半導体層212のうち、工程P203で形成される二つのp型半導体領域213pの間の部分が、突出部212mである。なお、各層を主に構成する成分(GaN)に変更がないことから、本明細書においては、一部にp型半導体領域213pが形成されたn型半導体層212と、基板210とから構成される層をも、「GaN層211」と呼ぶ。
図16の工程P204において、製造者は、イオン注入用マスクM2を除去する。より具体的には、フォトレジストマスクであるイオン注入用マスクM2が、有機溶剤によって除去される。
図20は、工程P204の後の中間品Pp204を示す模式図である。中間品Pp204においては、スルー膜Mt21上からイオン注入用マスクM2が除去されている。
図16の工程P205において、製造者は、スルー膜Mt21上にキャップ層Mc22を形成する。キャップ層Mc22は、主に窒化アルミニウム(AlN)からなる。キャップ層Mc22は、有機金属気相成長法(MOCVD)により、300℃以上1500℃以下の所定の成長温度において、100Torr以上760Torr以下の所定の成長圧力下で、形成される。工程P205において、厚さが約400nmのキャップ層Mc22が形成される。
図21は、工程P205の後の中間品Pp205を示す模式図である。中間品Pp205においては、スルー膜Mt21の上にキャップ層Mc22が形成されている。なお、工程P201で形成されたスルー膜Mt21は、後に行われる熱処理において、キャップ層としても機能する。キャップ層としてのスルー膜Mt21を、「キャップ層Mc21」と呼ぶ。また、キャップ層Mc21と、工程P205で形成されるキャップ層Mc22を、まとめて「キャップ層Mc2」と呼ぶ。
図16の工程P206において、製造者は、キャップ層Mc2(キャップ層Mc22)上にブロック層Mb2を形成する。ブロック層Mb2は主に酸化アルミニウム(Al)から構成される。ブロック層Mb2は原子層堆積法(ALD)によって形成される。工程P206において、厚さが約400nmのブロック層Mb2が形成される。
図22は、工程P206の後の中間品Pp206を示す模式図である。中間品Pp206においては、キャップ層Mc2上にブロック層Mb2が形成されている。
図16の工程P207において、製造者は、中間品Pp206(図22参照)を加熱して、中間品Pp206に対して熱処理を行う。この段階において、中間品Pp206の表面は、表層としてのブロック層Mb2に覆われている。また、中間品Pp206の裏面は、基板210に覆われている。熱処理は、800℃以上1500℃以下の所定の温度(本実施形態において1250℃)で行われる。
工程P207において、熱処理は、窒素(N)を含有する雰囲気ガス中で、100Torr以上760Torr以下の所定の圧力(本実施形態において760Torr)下で行われる。熱処理は、1分以上60分以下の所定の時間(本実施形態において30分)、行われる。工程P207の熱処理の結果、p型半導体領域213p中に含まれるp型不純物としてのマグネシウム原子(Mg)が活性化される。
p型半導体領域213p中に含まれるp型不純物を活性化する処理を、加圧環境下で行うことにより、GaN層211(基板210、n型半導体層212、およびp型半導体領域213)から、窒素(N)が離脱しにくくなる。
図23は、工程P207の後の中間品Pp207を示す模式図である。中間品Pp207においては、p型不純物が活性化された後のp型半導体領域213が、n型半導体層212の表面側の一部に形成されている。なお、各層を主に構成する成分(GaN)に変更がないことから、本明細書においては、一部にp型半導体領域213が形成されたn型半導体層212と、基板210とから構成される層をも、「GaN層211」と呼ぶ。
工程P207の熱処理において、中間品Pp206(図22参照)の各層は、それぞれの熱膨張係数にしたがって異なる量の熱膨張をしようとする。キャップ層Mc2は、表面側および裏面側から伸長方向の力を受けるが、表面および裏面を雰囲気中に露出していないため、キャップ層Mc2からクラックが発生する可能性は低い。また、キャップ層Mc2から圧縮方向の力を受けるブロック層Mb2にクラックが発生する可能性は低い。同じくキャップ層Mc2から圧縮方向の力を受けるGaN層211についても、基板210の露出している裏面からクラックが発生する可能性は低い。
主に酸化アルミニウム(Al)から構成されるブロック層Mb2の熱膨張係数は、GaN層211の熱膨張係数よりも大きい。一方、ブロック層Mb2の厚みは、GaN層211の厚みよりも小さい。このため、ブロック層Mb2の熱膨張係数がGaN層211の熱膨張係数よりも小さい態様に比べて、本実施形態においては、キャップ層Mc2が表面と裏面から受ける伸長方向の力の大きさの差が、小さい。その結果、キャップ層Mc2におけるひずみの偏りも小さい。よって、この点からも、キャップ層Mc2において、最初のクラックが生じる可能性が低い。
工程P201において、スルー膜Mt21(キャップ層Mc21)が形成された後、工程P205において、主たる成分を同じくするキャップ層Mc22が、スルー膜Mt21(キャップ層Mc21)上に形成される。その後、工程P207において、熱処理が行われる。このため、工程P201の後かつ工程P205の前に行われる工程P203においては、薄いスルー膜Mt21(キャップ層Mc21)を通して、マグネシウム原子(Mg)をn型半導体層212内に注入することができる。一方、工程P205の後に行われる工程P207においては、十分な厚みを有するキャップ層Mc2(キャップ層Mc21およびキャップ層Mc22)により、表面および裏面から受ける伸長力を吸収することができる。
以上のように、工程P207の熱処理において、中間品Pp206は、表面(ブロック層Mb2)からも、裏面(基板210)からも、中間層(キャップ層Mc2)からも、クラックが生じる可能性が低い。このため、中間品Pp206は、全体として、工程P207の熱処理において、クラックを発生させる可能性が低い。その結果、たとえば、基板210が直径1インチ以上の面積の基板である場合にも、ブロック層Mb2やキャップ層Mc2にクラックが発生して、そのクラックにより雰囲気中に露出するn型半導体層212やp型半導体領域213pの表面が損傷することがない。そして、ブロック層Mb2およびキャップ層Mc2により基板全面を保護して、基板の各部に配されるp型半導体領域213pをp型化できる。
図16の工程P208において、製造者は、ブロック層Mb2を除去する。具体的には、ブロック層Mb2は、フッ化水素の水溶液を用いて除去される。
図24は、工程P208の後の中間品Pp208を示す模式図である。中間品Pp208においては、キャップ層Mc2上からブロック層Mb2が除去されている。
図16の工程P209において、製造者は、キャップ層Mc2を除去する。より具体的には、キャップ層Mc2は、pH12のテトラメチルアンモニウム=ヒドロキシド(TMAH)を用いて、65℃以上85℃以下の所定の温度で、ウェットエッチングにより除去される。なお、工程P209においては、キャップ層Mc2を構成するキャップ層Mc2(スルー膜Mt21)とキャップ層Mc22のいずれもが除去される。
図25は、工程P209の後の中間品Pp209を示す模式図である。中間品Pp209においては、n型半導体層212およびp型半導体領域213上からキャップ層Mc2が除去されている。
図16の工程P210において、製造者は、p型半導体領域213の一部であって、n型半導体層212の突出部212mに接していない部分の一部を除去して、メサ部222を形成する。p型半導体領域213の一部の除去は、ドライエッチングにより行われる。
図26は、工程P210の後の中間品Pp210を示す模式図である。中間品Pp210においては、GaN層211において、Z軸方向+側に突出するメサ部222が形成されている。
図16の工程P211において、製造者は、中間品Pp210(図26参照)に、アノード電極251とカソード電極252を形成する。
図27は、工程P211の後の中間品Pp211を示す模式図である。中間品Pp211においては、n型半導体層212の突出部212mと、その両側のp型半導体領域213のうち突出部212m近傍の一部と、の上に、アノード電極251が形成されている。基板210の裏面に、カソード電極252が形成されている。
図16の工程P212において、製造者は、絶縁膜253を形成する。より具体的には、絶縁膜253は、原子層堆積法(ALD)により形成される。
工程P212が完了すると、図15に示す半導体装置200が完成する。半導体装置200において、n型半導体層212のうちメサ部222ではない部分の表面と、p型半導体領域213のうちアノード電極251が形成されていない部分と、アノード電極251の一部と、の上に連続的に形成されている。
本実施形態のGaN層211が、「課題を解決するための手段」の「半導体層」に対応する。キャップ層Mc2が「キャップ層」に対応する。キャップ層Mc21(スルー膜Mt21)が「キャップ層の少なくとも一部」に対応する。キャップ層Mc22が「キャップ層の他の一部」に対応する。ブロック層Mb2が「ブロック層」に対応する。
本実施形態の工程P201におけるn型半導体層212の形成が、「課題を解決するための手段」における「前記半導体層を成長させる工程」に対応する。工程P201におけるスルー膜Mt21の形成が、「キャップ層の少なくとも一部を形成する工程」に対応する。工程P203が「半導体層にp型不純物をイオン注入する工程」に対応する。工程P205が「キャップ層の他の一部を形成する工程」に対応する。工程P206が「ブロック層を、キャップ層の上に形成する工程」に対応する。工程P207が「半導体層を加熱してp型不純物を活性化させる工程」に対応する。
C.変形例:
C1.変形例1:
(1)上記第1実施形態においては、工程P101において、まず、基板110が準備され、その後、基板110の上にn型半導体層112が形成される。また、第2実施形態においては、工程P201において、まず、基板210が準備され、その後、基板210の上にn型半導体層212が形成される。しかし、半導体層として、あらかじめn型半導体層が形成された基板を準備し、その表面からSi、Oなどの不純物を除去した後、主として窒化物で構成されるキャップ層の少なくとも一部を形成することもできる。
(2)上記第1実施形態において、基板110の上にn型半導体層112とスルー膜Mt11(キャップ層Mc11)とが、この順に、連続して形成される。また、上記第2実施形態において、基板210の上にn型半導体層212とスルー膜Mt21(キャップ層Mc11)とが、この順に、連続して形成される。しかし、半導体層の成長と、キャップ層の少なくとも一部の形成は、連続して行われなくともよい。たとえば、半導体層を成長させた後、別の処理チャンバに移し、その表面からSi、Oなどの不純物を除去した後に、キャップ層の少なくとも一部を形成することもできる。
(3)上記実施形態において、窒化物で構成されるキャップ層としてのスルー膜Mt11,Mt21が形成される半導体層111,211は、主に窒化ガリウム(GaN)から構成される層である。しかし、キャップ層が形成される半導体層は、少なくとも一部がAlGaNなど、III属窒化物を含む他の半導体で構成されていてもよい。
(4)上記第1実施形態においては、厚さが約30nmのキャップ層Mc11(スルー膜Mt11)が形成される。上記第1実施形態においても、厚さが約30nmのキャップ層Mc21(スルー膜Mt21)が形成される。しかし、スルー層の厚みは、5nm、200nmなど、他の値とすることもできる。ただし、スルー層の厚みは、1nmから50nmとすることが好ましい。
スルー層の厚さを1nm以上とすることにより、スルー層の厚さが1nm未満の態様に比べて、イオン注入において、目的とするp型不純物以外の物質が半導体層に注入される可能性を、低減することができる。また、スルー層の厚さを50nm以下とすることにより、スルー層を透過させて、効率的に半導体層にp型不純物をイオン注入することができる。
なお、キャップ層の厚さは、以下の点で、1nmより大きいことが好ましい。キャップ層の厚さを1nm以上とすることにより、キャップ層の厚さが1nm未満の態様に比べて、キャップ層を剥離する工程において、キャップ層が半導体層上に残存しているか否かを容易に確認することができる。
C2.変形例2:
上記第1実施形態において、イオン注入用マスクM1は、フォトレジストからなる。また、第2実施形態においても、イオン注入用マスクM2は、フォトレジストからなる。しかし、n型半導体層にイオン注入をするためのイオン注入用マスクは、絶縁膜、金属膜、さらには、絶縁膜と金属との積層構造など、他の構造とすることができる。
C3.変形例3:
(1)上記第1実施形態においては、イオン注入(図2のP103参照)は、20℃以上800℃以下の所定の温度において、行われる。また、第2実施形態においても、イオン注入(図16のP203参照)は、20℃以上800℃以下の所定の温度において、行われる。しかし、イオン注入は、15℃、950℃など、他の温度において行われることもできる。
(2)上記第1実施形態において、p型半導体領域113に含まれるマグネシウム(Mg)濃度の平均値は、約5×1019cm−3である。また、第2実施形態においても、p型半導体領域213に含まれるマグネシウム(Mg)濃度の平均値は、約5×1019cm−3である。しかし、n型半導体層の一部に形成されるp型半導体領域のアクセプタ元素の濃度の平均値は、約1×1017cm−3、約1×1020cm−3など、他の値とすることもできる。ただし、n型半導体層の一部に形成されるp型半導体領域のアクセプタ元素の濃度の平均値は、1×1019cm−3以上であることが好ましい。
(3)上記第1実施形態において、p型半導体領域113に含まれるp型不純物は、マグネシウム(Mg)である。また、第2実施形態においても、p型半導体領域213に含まれるp型不純物は、マグネシウム(Mg)である。しかし、p型半導体領域に含まれるp型不純物は、ベリリウム(Be)、カルシウム(Ca)など、他の元素とすることもできる。p型半導体領域に含まれるp型不純物は、マグネシウム(Mg)とベリリウム(Be)の少なくとも一方であることが好ましい。
(4)上記第1実施形態において、p型半導体領域113の深さは、n型半導体層112の表面から約1.0μmである。上記第2実施形態において、p型半導体領域213は、n型半導体層212の表面から、Z軸方向について突出部212m以外の表面までの深さに相当する範囲を占める。しかし、n型半導体層に形成されるp型半導体領域の深さは、約0.1μm、約2.0μmなど、他の値とすることもできる。ただし、n型半導体層に形成されるp型半導体領域の深さは、0.2〜1.5μmとすることが好ましい。
C4.変形例4:
(1)上記第1実施形態において、キャップ層Mc12は、主に窒化アルミニウム(AlN)からなる。また、第2実施形態においても、キャップ層Mc22は、主に窒化アルミニウム(AlN)からなる。しかし、スルー層の上に形成されるキャップ層は、AlGaNなど、III窒化物半導体を含む他の構成とすることもできる。キャップ層は、熱処理において、半導体層を保護することができる素材であればよい。ただし、キャップ層の熱膨張係数が半導体層の熱膨張係数よりも小さい場合に、本願発明は特に有効である。
(2)上記第1実施形態において、キャップ層Mc12は、有機金属気相成長法(MOCVD)により、形成される。また、第2実施形態においても、キャップ層Mc22は、有機金属気相成長法(MOCVD)により、形成される。しかし、スルー層の上に形成されるキャップ層は、スパッタ法など、他の方法で形成することもできる。
(3)上記第1実施形態においては、厚さが約500nmのキャップ層Mc12が形成される。また、第2実施形態においては、厚さが約400nmのキャップ層Mc22が形成される。しかし、スルー層の上に形成されるキャップ層の厚みは、0.5nm、1100nmなど、他の値とすることもできる。ただし、スルー層の上に形成されるキャップ層の厚みは、1nmから1000nmとすることが好ましい。
(4)上記第1実施形態において、スルー膜Mt11(キャップ層Mc11)の上にキャップ層Mc12が形成される(図2のP105、および図7参照)。また、第2実施形態においても、スルー膜Mt21(キャップ層Mc21)の上にキャップ層Mc22が形成される(図16のP205、および図21参照)。しかし、キャップ層は、熱処理(図2のP107、および図16のP207参照)の前に一度の処理で形成されることもできる。たとえば、キャップ層は、イオン注入(図2のP103、および図16のP203参照)の前に形成され、その後、追加的に形成されない態様とすることもできる。
C5.変形例5:
(1)上記第1実施形態においては、ブロック層Mb1は主に酸化アルミニウム(Al)から構成される。また、第2実施形態においても、ブロック層Mb2は主に酸化アルミニウム(Al)から構成される。しかし、ブロック層は、窒化アルミニウムガリウム(AlGaN)、窒化ガリウム(GaN)、二酸化ジルコニウム(ZrO)など、他の素材で構成することもできる。ブロック層は、熱処理において、半導体層を保護することができる素材であればよい。ただし、ブロック層は、窒化アルミニウムガリウム(AlGaN)、窒化ガリウム(GaN)、酸化アルミニウム(Al)、二酸化ジルコニウム(ZrO)からなる群より選ばれた少なくとも一つを含むことが好ましい。
(2)上記第1実施形態においては、ブロック層Mb1の熱膨張係数は、GaN層111の熱膨張係数よりも、大きい。しかし、ブロック層の熱膨張係数が、半導体層の熱膨張係数よりも、小さい態様とすることもできる。
(3)上記第1実施形態においては、ブロック層Mb1は原子層堆積法(ALD)によって形成される。また、第2実施形態においても、ブロック層Mb2は原子層堆積法(ALD)によって形成される。しかし、ブロック層は、スパッタなど、他の方法で形成することもできる。
(4)上記第1実施形態においては、厚さが約500nmのブロック層Mb1が形成される。また、第2実施形態においては、厚さが約400nmのブロック層Mb2が形成される。しかし、ブロック層の厚さは、5nm、1100nmなど、他の値とすることもできる。ただし、ブロック層の厚さは、10nmから1000nmとすることが好ましい。
C6.変形例6:
(1)上記第1および第2実施形態においては、熱処理は、窒素(N)を含有する雰囲気ガス中で行われる。しかし、熱処理は、アンモニア(NH)、水素(H)など、主として他の物質を含有するガス中で行われることもできる。ただし、熱処理は、アンモニア(NH)または窒素(N)を含有するガス中で行われることが好ましい。
(2)上記第1実施形態においては、熱処理(図2のP107参照)は、1250℃で行われる。また、第2実施形態においても、熱処理(図16のP207参照)は、1250℃で行われる。しかし、半導体層の熱処理は、700℃、1700℃など、他の温度で行うこともできる。ただし、半導体層の熱処理は、800℃以上1500℃以下の温度で行われることが好ましい。
また、上記第1実施形態においては、熱処理(図2のP107参照)は、1250℃で30分間、行われる。また、第2実施形態においても、熱処理(図16のP207参照)は、1250℃で30分間、行われる。しかし、半導体層の熱処理は、目標温度に応じて、30秒、45分など、他の時間で行うこともできる。ただし、半導体層の熱処理は、1分以上60分以下の時間、行われることが好ましい。
(3)上記第1実施形態においては、熱処理(図2のP107参照)は、加圧環境下で行われる。また、第2実施形態においても、熱処理(図16のP207参照)は、加圧環境下で行われる。しかし、熱処理は、大気圧環境下で行われることもでき、減圧環境下で行われることもできる。
C7.変形例7:
上記第1実施形態において、ブロック層Mb1は、フッ化水素の水溶液を用いて除去される。また、第2実施形態においても、ブロック層Mb2は、フッ化水素の水溶液を用いて除去される。しかし、ブロック層は、フォトレジストで構成される場合には、フッ化水素アンモニウムとフッ化アンモニウムの混合水溶液など、他の水溶液で除去することもできる。ただし、ブロック層は、フォトレジストで構成される場合には、フッ化水素の水溶液、またはフッ化水素アンモニウムとフッ化アンモニウムの混合水溶液を使用して、除去することが好ましい。また、ブロック層は、金属を含んで構成される場合には、塩酸や、硝酸、王水を用いて除去することができる。
また、ブロック層は、ドライエッチングによって除去することもできる。
C8.変形例8:
上記第1実施形態においては、キャップ層Mc1は、pH12のテトラメチルアンモニウム=ヒドロキシド(TMAH)を用いて、ウェットエッチングにより除去される。また、第2実施形態においても、キャップ層Mc2は、pH12のテトラメチルアンモニウム=ヒドロキシド(TMAH)を用いて、ウェットエッチングにより除去される。しかし、キャップ層は、ドライエッチングなど、他の方法で除去することもできる。
C9.その他の変形例:
本発明は、上述の実施形態や実施例、変形例に限られるものではなく、その趣旨を逸脱しない範囲において種々の構成で実現することができる。例えば、発明の概要の欄に記載した各形態中の技術的特徴に対応する実施形態、実施例、変形例中の技術的特徴は、上述の課題の一部または全部を解決するために、あるいは、上述の効果の一部または全部を達成するために、適宜、差し替えや、組み合わせを行うことが可能である。また、その技術的特徴が本明細書中に必須なものとして説明されていなければ、適宜、削除することが可能である。
100…半導体装置
110…基板
111…GaN層
112…n型半導体層
113…p型半導体領域
113p…p型不純物を活性化させる前のp型半導体領域
114…p型半導体層
116…n型半導体層
122…トレンチ
124…リセス
130…絶縁膜
142…ゲート電極
144…ボディ電極
146…ソース電極
148…ドレイン電極
200…半導体装置
210…基板
211…GaN層
212…n型半導体層
212m…突出部
213…p型半導体領域
213p…p型不純物を活性化させる前のp型半導体領域
222…メサ部
251…アノード電極
252…カソード電極
253…絶縁膜
M1,M2…イオン注入用マスク
Mb1,Mb2…ブロック層
Mc1,Mc2…キャップ層
Mc11,Mc21…キャップ層(スルー膜)
Mc12,Mc22…キャップ層
Mt11,Mt21…スルー膜(キャップ層)
Pp101〜Pp112…半導体装置100の製造工程における中間品
Pp201〜Pp211…半導体装置100の製造工程における中間品

Claims (11)

  1. 半導体装置の製造方法であって、
    主としてIII族窒化物半導体からなる半導体層の上に、主として窒化物で構成されるキャップ層の少なくとも一部を形成する工程と、
    前記キャップ層の少なくとも一部が形成された半導体層にp型不純物をイオン注入する工程と、
    表層として、前記キャップ層よりも熱膨張係数が大きいブロック層を、前記キャップ層の上に形成する工程と、
    前記表層としての前記ブロック層が形成された半導体層を加熱してp型不純物を活性化させる工程と、を含む、方法。
  2. 請求項1記載の半導体装置の製造方法であって、
    前記半導体層にp型不純物をイオン注入する工程において、前記キャップ層の少なくとも一部の厚さは、1.0nmから50nmである、方法。
  3. 請求項1または2記載の半導体装置の製造方法であって、
    前記ブロック層を形成する工程において、
    前記ブロック層の厚さは、前記半導体層の厚さよりも小さく、
    前記ブロック層の熱膨張係数は、前記半導体層の熱膨張係数よりも大きい、方法。
  4. 請求項1から3のいずれか1項に記載の半導体装置の製造方法であって、
    前記半導体層を加熱する工程は、加圧された環境下で行われる、方法。
  5. 請求項1から4のいずれか1項に記載の半導体装置の製造方法であって、さらに、
    前記キャップ層の少なくとも一部を形成する工程に先だって、前記半導体層を成長させる工程を含み、
    前記キャップ層の少なくとも一部を形成する工程は、前記半導体層を成長させる工程と連続して行われる、方法。
  6. 請求項1から5のいずれか1項に記載の半導体装置の製造方法であって、
    前記ブロック層は、窒化アルミニウムガリウム(AlGaN)、窒化ガリウム(GaN)、酸化アルミニウム(Al)、二酸化ジルコニウム(ZrO)からなる群より選ばれた少なくとも一つを含む、方法。
  7. 請求項1から6のいずれか1項に記載の半導体装置の製造方法であって、
    前記p型不純物は、マグネシウム(Mg)とベリリウム(Be)の少なくとも一方である、方法。
  8. 請求項1から7のいずれか1項に記載の半導体装置の製造方法であって、
    前記イオン注入する工程は、20℃から800℃で行われる、方法。
  9. 請求項1から8のいずれか1項に記載の半導体装置の製造方法であって、
    前記半導体層を加熱する工程において、雰囲気ガスは、アンモニア(NH)、窒素(N)、水素(H)からなる群より選ばれた少なくとも一つを含む、方法。
  10. 請求項1から9のいずれか1項に記載の半導体装置の製造方法であって、
    前記半導体層を加熱する工程は、800℃から1500℃で行われる、方法。
  11. 請求項10記載の半導体装置の製造方法であって、
    前記半導体層を加熱する工程は、1分から60分の間、800℃から1500℃で行われる、方法。
JP2016189179A 2016-09-28 2016-09-28 半導体装置の製造方法 Active JP6669029B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016189179A JP6669029B2 (ja) 2016-09-28 2016-09-28 半導体装置の製造方法
US15/697,261 US10083918B2 (en) 2016-09-28 2017-09-06 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016189179A JP6669029B2 (ja) 2016-09-28 2016-09-28 半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2018056257A true JP2018056257A (ja) 2018-04-05
JP2018056257A5 JP2018056257A5 (ja) 2018-12-27
JP6669029B2 JP6669029B2 (ja) 2020-03-18

Family

ID=61686670

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016189179A Active JP6669029B2 (ja) 2016-09-28 2016-09-28 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US10083918B2 (ja)
JP (1) JP6669029B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021090021A (ja) * 2019-12-05 2021-06-10 豊田合成株式会社 p型III族窒化物半導体の製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108962995A (zh) * 2018-07-17 2018-12-07 深圳大学 复合GaN基膜和MOSFET器件
CN112186034A (zh) * 2020-10-22 2021-01-05 西安电子科技大学 一种带有斜场板结构的氮化镓肖特基二极管及其制作方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005140515A (ja) * 2003-11-04 2005-06-02 Matsushita Electric Ind Co Ltd 荷重センサ及びその製造方法
JP2006032552A (ja) * 2004-07-14 2006-02-02 Toshiba Corp 窒化物含有半導体装置
JP2007317794A (ja) * 2006-05-24 2007-12-06 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2013179337A (ja) * 2006-11-06 2013-09-09 Cree Inc 埋込み層に低抵抗コンタクトを形成する打込み領域を含んだ半導体デバイスの製作方法および関連したデバイス
JP2015046441A (ja) * 2013-08-27 2015-03-12 富士電機株式会社 半導体装置の製造方法および半導体装置
JP2016072629A (ja) * 2014-09-26 2016-05-09 コミサリア ア レネルジー アトミック エ オ ゼネルジー アルテルナティブCommissariat A L’Energie Atomique Et Aux Energies Alternatives GaNベースの半導体層内のドーパントの活性化を実施するための方法
JP2016072630A (ja) * 2014-09-26 2016-05-09 コミサリア ア レネルジー アトミック エ オ ゼネルジー アルテルナティブCommissariat A L’Energie Atomique Et Aux Energies Alternatives GaNを主成分とする半導体をドープするための方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5656832A (en) 1994-03-09 1997-08-12 Kabushiki Kaisha Toshiba Semiconductor heterojunction device with ALN buffer layer of 3nm-10nm average film thickness
JP3244980B2 (ja) 1995-01-06 2002-01-07 株式会社東芝 半導体素子の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005140515A (ja) * 2003-11-04 2005-06-02 Matsushita Electric Ind Co Ltd 荷重センサ及びその製造方法
JP2006032552A (ja) * 2004-07-14 2006-02-02 Toshiba Corp 窒化物含有半導体装置
JP2007317794A (ja) * 2006-05-24 2007-12-06 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2013179337A (ja) * 2006-11-06 2013-09-09 Cree Inc 埋込み層に低抵抗コンタクトを形成する打込み領域を含んだ半導体デバイスの製作方法および関連したデバイス
JP2015046441A (ja) * 2013-08-27 2015-03-12 富士電機株式会社 半導体装置の製造方法および半導体装置
JP2016072629A (ja) * 2014-09-26 2016-05-09 コミサリア ア レネルジー アトミック エ オ ゼネルジー アルテルナティブCommissariat A L’Energie Atomique Et Aux Energies Alternatives GaNベースの半導体層内のドーパントの活性化を実施するための方法
JP2016072630A (ja) * 2014-09-26 2016-05-09 コミサリア ア レネルジー アトミック エ オ ゼネルジー アルテルナティブCommissariat A L’Energie Atomique Et Aux Energies Alternatives GaNを主成分とする半導体をドープするための方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021090021A (ja) * 2019-12-05 2021-06-10 豊田合成株式会社 p型III族窒化物半導体の製造方法
JP7294098B2 (ja) 2019-12-05 2023-06-20 豊田合成株式会社 p型III族窒化物半導体の製造方法

Also Published As

Publication number Publication date
JP6669029B2 (ja) 2020-03-18
US20180090452A1 (en) 2018-03-29
US10083918B2 (en) 2018-09-25

Similar Documents

Publication Publication Date Title
JP6341077B2 (ja) 半導体装置の製造方法
JP6052420B2 (ja) 半導体装置の製造方法
JP6847573B2 (ja) GaNを主成分とする半導体をドープするための方法
JP5534701B2 (ja) 半導体装置
US9514962B2 (en) Method for performing activation of dopants in a GaN-base semiconductor layer
JP6520785B2 (ja) 半導体装置の製造方法
JP6801555B2 (ja) 半導体装置の製造方法
JP2017079287A (ja) 半導体装置及び半導体装置の製造方法
US9337039B2 (en) Method for electrical activation of dopant species in a GaN film
US20160233108A1 (en) Defects Annealing and Impurities Activation in Semiconductors at Thermodynamically Non-Stable Conditions
JP2008135700A (ja) Iii族窒化物膜の製造方法及びiii族窒化物半導体素子
JP6121451B2 (ja) 改良された保護層を有しているiii−nの積層を含んでいる素子および関連する製造方法
JP6669029B2 (ja) 半導体装置の製造方法
JP6531691B2 (ja) 縦型トレンチmosfetの製造方法
KR20220150908A (ko) 스퍼터링된 마그네슘 소스를 이용한 질화갈륨 물질에서의 마그네슘 확산 방법 및 시스템
US20080090395A1 (en) Method for producing p-type group III nitride semiconductor and method for producing electrode for p-type group III nitride semiconductor
JP2019062140A (ja) 半導体装置の製造方法
JP6801556B2 (ja) 半導体装置の製造方法
CN110459473B (zh) 半导体装置及其制造方法
JP2006351762A (ja) 半導体装置及びその製造方法
US9852925B2 (en) Method of manufacturing semiconductor device
JP6540547B2 (ja) Mpsダイオード
JP6641876B2 (ja) 半導体装置の製造方法
JP5589189B2 (ja) 制御された電界を有する電子デバイス
JP2014146726A (ja) ヘテロ接合電界効果型トランジスタおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181029

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181119

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190625

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190821

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200128

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200210

R150 Certificate of patent or registration of utility model

Ref document number: 6669029

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150