CN108962995A - 复合GaN基膜和MOSFET器件 - Google Patents
复合GaN基膜和MOSFET器件 Download PDFInfo
- Publication number
- CN108962995A CN108962995A CN201810784214.0A CN201810784214A CN108962995A CN 108962995 A CN108962995 A CN 108962995A CN 201810784214 A CN201810784214 A CN 201810784214A CN 108962995 A CN108962995 A CN 108962995A
- Authority
- CN
- China
- Prior art keywords
- type gan
- layer
- gan layer
- compound
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 150000001875 compounds Chemical class 0.000 title claims abstract description 53
- 239000010410 layer Substances 0.000 claims abstract description 176
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 239000002344 surface layer Substances 0.000 claims abstract description 5
- 239000012212 insulator Substances 0.000 claims description 11
- 229910052681 coesite Inorganic materials 0.000 claims description 7
- 229910052906 cristobalite Inorganic materials 0.000 claims description 7
- 239000000377 silicon dioxide Substances 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052682 stishovite Inorganic materials 0.000 claims description 7
- 229910052905 tridymite Inorganic materials 0.000 claims description 7
- 229910020776 SixNy Inorganic materials 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 4
- 230000015556 catabolic process Effects 0.000 abstract description 8
- 238000005265 energy consumption Methods 0.000 abstract description 5
- 239000011347 resin Substances 0.000 abstract description 5
- 229920005989 resin Polymers 0.000 abstract description 5
- 239000000463 material Substances 0.000 description 21
- 239000011241 protective layer Substances 0.000 description 12
- 238000000034 method Methods 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- 239000002019 doping agent Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000003475 lamination Methods 0.000 description 3
- 239000011777 magnesium Substances 0.000 description 3
- 238000001451 molecular beam epitaxy Methods 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- -1 InP compound Chemical class 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 238000004377 microelectronic Methods 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 230000002195 synergetic effect Effects 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910003910 SiCl4 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000003471 anti-radiation Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000002045 lasting effect Effects 0.000 description 1
- 239000002346 layers by function Substances 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种复合GaN基膜和MOSFET器件。其中，所述复合GaN基膜包括形成于衬底上的n型GaN层，沿所述衬底至n型GaN层的延伸方向，在所述n型GaN层表面上还依次形成有p型GaN层和n+型GaN层，其中，所述n+型GaN层是埋设在所述p型GaN层的表层中。所述MOSFET器件包括复合GaN基膜。所述复合GaN基膜能够赋予MOSFET器件更低能耗损失，更高的器件击穿电压和良好导热性以及高温性能稳定性。
Description
技术领域
本发明属于半导体技术领域，具体涉及一种复合GaN基膜和MOSFET器件。
背景技术
众所周知，高效的电力电子技术一直受到节约能源的追捧，基于Si的功率开关器件的性能已经显示出持续改善，但近年来已接近物理极限。在过去30年间，基于硅的MOSFET获得了超过两个数量级的性能改善，但如今也已到达其性能平稳期，其性能提升往往需要显著增加成本，而诸多新兴应用需要功率器件具备更高的转换效率和适应更高功率。
GaN材料具有宽的直接带隙、强的原子键、高的热导率、发光效率高、电子漂移饱和速度高、硬度大、介电常数小，化学性质稳定(几乎不被任何酸腐蚀)及抗辐射、抗高温等特点，成为短波长光电子器件及高频、高压、高温微电子器件制备的最优选材料。因此，GaN材料的研究与应用是目前全球半导体研究的前沿和热点，是研制微电子器件、光电子器件的新型半导体材料，并与SIC、金刚石等半导体材料一起，被誉为是继第一代Ge、Si半导体材料、第二代GaAs、InP化合物半导体材料之后的第三代半导体材料，其在光电子、高温大功率器件和高频微波器件应用方面有着广阔的前景。
虽然相对于SiC材料，GaN功率器件成本更低，而相对于Si器件，GaN功率器件工作温度更低和尺寸更小。但是在实际使用中发现，传统的GaN功率器件能耗损失较大，击穿电压较小。
发明内容
本发明的目的在于克服现有技术的所述不足，提供一种复合GaN基膜和GaN功率MOSFET器件，以解决传统的GaN功率器件能耗损失较大，击穿电压较小的技术问题。
为了实现所述发明目的，本发明一方面，提供了一种复合GaN基膜。所述复合GaN基膜包括形成于衬底上的n型GaN层，沿所述衬底至n型GaN层的延伸方向，在所述n型GaN层表面上还依次形成有p型GaN层和n+型GaN层，其中，所述n+型GaN层是埋设在所述p型GaN层的表层中。
优选地，沿所述n+型GaN层向所述n型GaN层的方向还开设了一沟槽，所述沟槽将所述n+型GaN层和所述n型GaN层一分为二。
优选地，所述n型GaN层的厚度为300-700nm。
优选地，所述p型GaN层的厚度为300-550nm。
优选地，所述n+型GaN层的厚度为100-150nm。
优选地，所述n型GaN层中载流子浓度约为1x1017-2x1018cm-3。
优选地，所述p型GaN层中载流子浓度约为2x1017-2x1018cm-3。
优选地，所述n+型GaN层中载流子浓度约为3x1018-5x1020cm-3。
优选地，所述n+型GaN层中的掺杂元素为硅。
优选地，在所述n+型GaN层的外面还形成有保护层。
本发明一方面，提供了一种GaN功率MOSFET器件。所述GaN功率MOSFET器件包括衬底，所述衬底包括相对的两个表面，一表面上结合有漏极电极，另一表面上结合有本发明复合GaN基膜，且所述复合GaN基膜所含的所述n型GaN层与所述衬底结合，在所述沟槽内还填设有栅极电极，且所述栅极电极与所述沟槽表面之间通过栅极绝缘体层隔开，在所述复合GaN基膜所含的所述p型GaN层的表面上还结合有源极电极。
优选地，所述栅极绝缘体层包括互相层叠结合的SixNy层和SiO2层。
优选地，所述SixNy层的厚度为1nm。
优选地，所述SiO2层的厚度为99nm。
优选地，所述漏极电极的厚度为240nm。
与现有技术相比，本发明复合GaN基膜通过n型、p型和掺杂的n+型GaN层依次层叠结合，使得各GaN层能够有效起到协同作用，赋予其更低能耗损失，更高的器件击穿电压和良好导热性，使得所述复合GaN基膜在高温下性能稳定。优选的在沿所述n+型GaN层向所述n型GaN层的方向还开设了一沟槽，提高了所述复合GaN基膜在MOSFET器件中应用的方便性。
本发明GaN功率MOSFET器件以开设有沟槽的本发明复合GaN基膜作为功能结构，从而能够充分发挥所述复合GaN基膜的作用，从而赋予所述GaN功率MOSFET器件更低能耗损失，更高的器件击穿电压，良好导热性，从而使得所述GaN功率MOSFET器件在高温下工作性能稳定。
附图说明
图1是本发明实施例复合GaN基膜的一种结构示意图；
图2是含有保护层的复合GaN基膜结构示意图；
图3是开设有沟槽的复合GaN基膜结构示意图；
图4是本发明实施例复合GaN基膜的制备方法流程示意图；
图5是本发明实施例GaN功率MOSFET器件结构示意图。
具体实施方式
为了使本发明要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
一方面，本发明实施例提供一种复合GaN基膜。所述复合GaN基膜的结构如图1-3所示，其包括n型GaN层1、p型GaN层2和n+型GaN层3。
其中，所述n型GaN层1形成于衬底01上。在一实施例中，所述n型GaN层1的厚度为300-700nm，具体的可以是500nm。在另一实施例中，所述n型GaN层1中载流子浓度可以控制为1x1017-2x1018cm-3，具体可以是1x1017cm-3。另外，作为形成所述n型GaN层1的衬底01可以是常规的衬底材料以及厚度尺寸等，如其可以MOSFET器件常用的衬底材料和厚度。
所述p型GaN层2是形成于所述n型GaN层1的表面，具体的是沿所述衬底01至n型GaN层1的延伸方向，在衬底01的表面上依次形成n型GaN层1和p型GaN层2，也即是衬底01、n型GaN层1和p型GaN层2依次层叠结合。一实施例中，所述p型GaN层2的厚度为300-550nm，具体的可以是400nm。在另一实施例中，所述p型GaN层2中载流子浓度可以控制为2x1017-2x1018cm-3，具体可以是2x1017、2x1018cm-3或者两者中间的任一浓度。进一步地，所述p型GaN层2中还可以是掺杂p型GaN层，如采用p型掺杂剂进行掺杂，形成如Mg掺杂p型GaN层。
所述n+型GaN层3是埋设在所述p型GaN层2的背离p型GaN层2的表层中，也即是沿所述衬底01至n型GaN层1的延伸方向，在衬底01的表面上依次形成n型GaN层1、p型GaN层2和n+型GaN层3依次层叠结合，且所述n+型GaN层3是埋设在所述p型GaN层2的表层中。由于所述n+型GaN层3是埋设在所述p型GaN层2的表层中，因此，所述n+型GaN层3的长度比所述p型GaN层2的长度要短。一实施例中，所述n+型GaN层3的厚度为100-150nm，具体的可以是150nm。在另一实施例中，所述n+型GaN层3中载流子浓度可以控制为3x1018-5x1020cm-3，具体可以是3x1018cm-3。
另外，所述n+型GaN层3中的n+型GaN层表示的是掺杂n型GaN层。在一实施例中，所述n+型GaN层中的掺杂元素可以但不仅仅为硅。
在进一步实施例中，在所述n+型GaN层3外表面上也即是所述n+型GaN层3的背离所述p型GaN层2的表面上还形成有保护层4，如图2所示。所述保护层4还可以进一步延伸至没有被埋入所述n+型GaN层3的所述p型GaN层2的表面上。所述保护层4的存在能够有效保护所述n+型GaN层外表面或进一步保护所述p型GaN层2的表面结构不被破坏，如不被氧化或者其他物理破坏。在一实施例中，所述保护层4的材料可以但不仅仅是SiN，还可以是其他能够有效保护n+型GaN层3和p型GaN层2表面结构稳定的材料。所述保护层4的厚度可以但不仅仅为20nm，还可以是能够有效保护n+型GaN层3和p型GaN层2表面其他厚度。
在进一步实施例中，沿所述n+型GaN层3向所述n型GaN层1的方向还开设了一沟槽5，所述沟槽5将所述n+型GaN层3和所述n型GaN层4一分为二，如图3所示。通过直接开设该沟槽5，能够使得所述复合GaN基膜能够直接用于MOSFET器件中，提高了MOSFET器件生产效率。其中，所述沟槽5的尺寸可以根据MOSFET器件的栅极电极尺寸的需要进行灵活调整。在一实施例中，所述沟槽5的中心轴向与所述n型GaN层1的夹角可以是60°-90°，如60°、75°、90°等。
因此，通过上述复合GaN基膜通过所含的n型GaN层1、p型GaN层2和掺杂n型GaN层3三层形成的复合结构，使得各GaN层能够有效起到协同作用，赋予其更低能耗损失，更高的器件击穿电压和良好导热性，使得所述复合GaN基膜在高温下性能稳定。优选的在沿所述n+型GaN层向所述n型GaN层的方向还开设了一沟槽，同时提高了所述复合GaN基膜用于制备MOSFET器件的便利性。
结合图1-3，上文所述复合GaN基膜的制备方法工艺流程如图4所示，其包括如下步骤：
S01.在衬底01的表面上形成n型GaN层1：采用有机化学气相沉积(MOCVD)或者分子束外延(MBE)在GaN衬底上生长n型GaN层1；
S02.在n型GaN层1的外表面形成p型GaN层2：采用有机化学气相沉积(MOCVD)或者分子束外延(MBE)在n型GaN层1上生长如图1-2中所示的p型GaN层2；
S03.在p型GaN层2的凹槽内形成n+型GaN层3：采用有机化学气相沉积(MOCVD)或者分子束外延(MBE)在p型GaN层2的凹槽内生长n+型GaN层3。
其中，步骤S01至S03中生长的n型GaN层1、p型GaN层2和n+型GaN层3均可以是如上文所述的n型GaN层1、p型GaN层2和n+型GaN层3，为了节约篇幅，在此不再赘述。另外，所述有机化学气相沉积(MOCVD)或者分子束外延(MBE)形成各层结构的工艺条件可以是形成GaN层的相应工艺，并根据各层的结构特点进行调整。其中，形成p型GaN层2的凹槽方法可以采用本领域常规的刻蚀方法形成凹槽。当p型GaN层2中含有掺杂剂时，可以但不仅仅采用环戊二烯基镁可以用作p型掺杂剂(受体)的Mg原料对p型GaN层2进行掺杂处理。在形成n+型GaN层3的步骤中，可以采用氢基硅烷可以用作n型掺杂剂(供体)的Si原料，对n型GaN层进行掺杂，形成所述n+型GaN层3。
进一步地，当所述复合GaN基膜开设有如图3所述的沟槽5时，开设沟槽5的方法可以是刻蚀法，如采用Cl2/SiCl4干法刻蚀形成所述沟槽5，另外通过控制刻蚀工艺条件来控制所述沟槽5的相关尺寸。
当所述复合GaN基膜含有如图2所述的保护层4时，可以利用等离子体增强化学气相沉积(PECVD)或原子层沉积(ALD)方法相应表面生长保护层4，如一层20nm的SiN层。该保护层4可以是待n+型GaN层3形成之后直接形成保护层4，如果进一步形成图3所示的沟槽5时，需要先将所述保护层4去掉。当然也可以是先刻蚀形成沟槽5，然后再形成保护层4。
另一方面，在上文所述复合GaN基膜的基础上，本发明实施例还提供了一种GaN功率MOSFET器件。所述GaN功率MOSFET器件的结构如图5所示，其包括衬底01、上文所述的复合GaN基膜、栅极电极6、栅极绝缘体层7、源极电极8和漏极电极9。
其中，所述衬底01包括相对的两个表面，一表面上结合有漏极电极9，另一表面上结合有上文所述复合GaN基膜，且所述复合GaN基膜所含的n型GaN层1与所述衬底01结合，所述栅极电极6是填设在复合GaN基膜所含的所述沟槽5内，且所述栅极电极6与所述沟槽5表面之间通过所述栅极绝缘体层7隔开，所述源极电极8在结合在所述复合GaN基膜所含的所述p型GaN层2的表面上。这样，由于所述GaN功率MOSFET器件采用上文所述的复合GaN基膜作为其GaN材料功能层，因此，赋予了所述MOSFET器件更低能耗损失，更高的器件击穿电压和良好导热性，使得所述GaN功率MOSFET器件更低能耗损失，更高的器件击穿电压，良好导热性，从而使得所述GaN功率MOSFET器件在高温下工作性能稳定。
在一实施例中，所述栅极绝缘体层7为复合层结构，其包括互相层叠结合的SixNy层和SiO2层，其中，SiO2层与所述沟槽5的表面结合。在具体实施例中，所述SixNy层的厚度可以1-2nm，具体可以是1nm；所述SiO2层的厚度可以98-99nm，具体可以是99nm。通过对所述栅极绝缘体层7采用该复合层结构，能够有效提高绝缘效果。
另外，所述栅极绝缘体层7还可以从所述沟槽5表面向所述沟槽5外的n+型GaN层3表面延伸。那么所述栅极电极6填充至所述沟槽5内后，也可以延伸至结合在n+型GaN层3上的所述栅极绝缘体层7的表面。
其次，所述栅极电极6、源极电极8和漏极电极9可以是MOSFET器件常规的尺寸和材料。如所述栅极电极6的材料可以是Ni、Au形成的Ni/Au复合电极，其中，Ni层的厚度可以但不仅仅为10nm；Au层的厚度可以但不仅仅为125nm。所述源极电极8的材料可以是Ti、AL形成的Ti/AL复合电极，其中，Ti层的厚度可以但不仅仅为10nm；AL层的厚度可以但不仅仅为230nm。所述漏极电极9的材料可以是Al，其厚度可以但不仅仅为240nm。其中，Ni/Au复合电极和Ti/AL复合电极层叠顺序可以参照现有栅极电极、源极电极的层叠顺序。
另外，当上文复合GaN基膜形成有如图2所述的保护层4时，在所述复合GaN基膜上形成栅极电极6、栅极绝缘体层7、源极电极8时，应该先除去保护层4。
最后，基于上文本发明实施例复合GaN基膜和MOSFET器件的结构和制备方法，将GaN采用SiC或AlN替代，也在本发明公开的范围之内。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种复合GaN基膜，其特征在于：包括形成于衬底上的n型GaN层，沿所述衬底至n型GaN层的延伸方向，在所述n型GaN层表面上还依次形成有p型GaN层和n+型GaN层，其中，所述n+型GaN层是埋设在所述p型GaN层的表层中。
2.根据权利要求1所述的复合GaN基膜，其特征在于：沿所述n+型GaN层向所述n型GaN层的方向还开设了一沟槽，所述沟槽将所述n+型GaN层和所述n型GaN层一分为二。
3.根据权利要求1-2任一所述的复合GaN基膜，其特征在于：所述n型GaN层的厚度为300-700nm；和/或
所述p型GaN层的厚度为300-550nm；和/或
所述n+型GaN层的厚度为100-150nm。
4.根据权利要求1-2任一所述的复合GaN基膜，其特征在于：所述n型GaN层中载流子浓度为1x1017-2x1018cm-3；和/或
所述p型GaN层中载流子浓度为2x1017-2x1018cm-3；和/或
所述n+型GaN层中载流子浓度为3x1018-5x1020cm-3。
5.根据权利要求1-2任一所述的复合GaN基膜，其特征在于：所述n+型GaN层中的掺杂元素为硅。
6.根据权利要求1-2任一所述的复合GaN基膜，其特征在于：在所述n+型GaN层的外面还形成有保护层。
7.一种GaN功率MOSFET器件，包括衬底，其特征在于：所述衬底包括相对的两个表面，一表面上结合有漏极电极，另一表面上结合有权利要求2-5任一所述的复合GaN基膜，且所述复合GaN基膜所含的所述n型GaN层与所述衬底结合，在所述沟槽内还填设有栅极电极，且所述栅极电极与所述沟槽表面之间通过栅极绝缘体层隔开，在所述复合GaN基膜所含的所述p型GaN层的表面上还结合有源极电极。
8.根据权利要求7所述的复合GaN基膜，其特征在于：所述栅极绝缘体层包括互相层叠结合的SixNy层和SiO2层，所述SiO2层与所述沟槽的表面结合。
9.根据权利要求8所述的复合GaN基膜，其特征在于：所述SixNy层的厚度为1-2nm；或/和
所述SiO2层的厚度为98-99nm。
10.根据权利要求8所述的复合GaN基膜，其特征在于：所述漏极电极的厚度为240nm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810784214.0A CN108962995A (zh) | 2018-07-17 | 2018-07-17 | 复合GaN基膜和MOSFET器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810784214.0A CN108962995A (zh) | 2018-07-17 | 2018-07-17 | 复合GaN基膜和MOSFET器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108962995A true CN108962995A (zh) | 2018-12-07 |
Family
ID=64481439
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810784214.0A Pending CN108962995A (zh) | 2018-07-17 | 2018-07-17 | 复合GaN基膜和MOSFET器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108962995A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110767752A (zh) * | 2019-10-31 | 2020-02-07 | 中国科学院长春光学精密机械与物理研究所 | 一种新型结构的底部沟槽栅极GaN-MOSFET器件及其制备方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106537599A (zh) * | 2014-08-28 | 2017-03-22 | 美国休斯研究所 | 在基极层具有增强的掺杂的三价氮化物晶体管 |
| CN106558616A (zh) * | 2015-09-24 | 2017-04-05 | 丰田合成株式会社 | 半导体装置以及电力转换装置 |
| CN107431085A (zh) * | 2015-04-14 | 2017-12-01 | Hrl实验室有限责任公司 | 具有沟槽栅的iii族氮化物晶体管 |
| US20180019322A1 (en) * | 2016-07-13 | 2018-01-18 | Fuji Electric Co., Ltd. | Semiconductor device manufacturing method |
| US20180061934A1 (en) * | 2016-08-24 | 2018-03-01 | Fuji Electric Co., Ltd. | Vertical mosfet |
| US20180090452A1 (en) * | 2016-09-28 | 2018-03-29 | Toyoda Gosei Co.. Ltd. | Manufacturing method of semiconductor device |
-
2018
- 2018-07-17 CN CN201810784214.0A patent/CN108962995A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106537599A (zh) * | 2014-08-28 | 2017-03-22 | 美国休斯研究所 | 在基极层具有增强的掺杂的三价氮化物晶体管 |
| CN107431085A (zh) * | 2015-04-14 | 2017-12-01 | Hrl实验室有限责任公司 | 具有沟槽栅的iii族氮化物晶体管 |
| CN106558616A (zh) * | 2015-09-24 | 2017-04-05 | 丰田合成株式会社 | 半导体装置以及电力转换装置 |
| US20180019322A1 (en) * | 2016-07-13 | 2018-01-18 | Fuji Electric Co., Ltd. | Semiconductor device manufacturing method |
| US20180061934A1 (en) * | 2016-08-24 | 2018-03-01 | Fuji Electric Co., Ltd. | Vertical mosfet |
| US20180090452A1 (en) * | 2016-09-28 | 2018-03-29 | Toyoda Gosei Co.. Ltd. | Manufacturing method of semiconductor device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110767752A (zh) * | 2019-10-31 | 2020-02-07 | 中国科学院长春光学精密机械与物理研究所 | 一种新型结构的底部沟槽栅极GaN-MOSFET器件及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN113690298A (zh) | 半导体复合衬底、半导体器件及制备方法 | |
| US9171914B2 (en) | Semiconductor device | |
| CN104904016A (zh) | 配备有过渡金属缓冲层的包含纳米线的电子器件、至少一个纳米线的生长方法以及器件制造方法 | |
| CN107634099B (zh) | 一种二维晶体材料场效应管及其制备方法 | |
| CN114582972B (zh) | 一种gaafet器件及其制备方法 | |
| CN108962995A (zh) | 复合GaN基膜和MOSFET器件 | |
| CN109786441A (zh) | 一种高电子迁移率晶体管及其制作方法 | |
| CN103928345B (zh) | 离子注入形成n型重掺杂漂移层台面的umosfet制备方法 | |
| CN108206220A (zh) | 金刚石肖特基二极管的制备方法 | |
| CN109860290A (zh) | 一种高电子迁移率晶体管及其制作方法 | |
| Taube et al. | Electrical properties of isotype and anisotype ZnO/4H-SiC heterojunction diodes | |
| CN109659362A (zh) | 一种基于氮化镓功率hemt结构低欧姆接触电阻的结构及其制作方法 | |
| CN103367428B (zh) | 基于刻蚀的一维电子气GaN基HEMT器件及制备方法 | |
| KR101942528B1 (ko) | 에피텍셜 기판 및 그 제조 방법 | |
| JP2008186936A (ja) | 電界効果トランジスタ | |
| TW201246538A (en) | Nitride-based heterostructure field effect transistor having high efficiency | |
| CN103367429B (zh) | 二次生长的一维电子气GaN基HEMT器件及制备方法 | |
| JP5669228B2 (ja) | 多接合太陽電池およびその製造方法 | |
| CN109786442A (zh) | 一种高电子迁移率晶体管及其制作方法 | |
| CN107731980A (zh) | 一种紫外发光二极管结构及其制作方法 | |
| KR102422422B1 (ko) | 그래핀을 포함하는 반도체 소자 및 그 제조방법 | |
| JP5498318B2 (ja) | 半導体積層構造 | |
| CN106960873B (zh) | 基于弧形漏场板和肖特基漏极的垂直型功率晶体管 | |
| CN108198758A (zh) | 一种垂直结构的氮化镓功率二极管器件及其制作方法 | |
| JP2019047096A (ja) | ダイヤモンド半導体素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20181207 |
|
| WD01 | Invention patent application deemed withdrawn after publication |