CN106558616A - 半导体装置以及电力转换装置 - Google Patents

半导体装置以及电力转换装置 Download PDF

Info

Publication number
CN106558616A
CN106558616A CN201610349780.XA CN201610349780A CN106558616A CN 106558616 A CN106558616 A CN 106558616A CN 201610349780 A CN201610349780 A CN 201610349780A CN 106558616 A CN106558616 A CN 106558616A
Authority
CN
China
Prior art keywords
mentioned
semiconductor layer
carriers
semiconductor device
high concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610349780.XA
Other languages
English (en)
Other versions
CN106558616B (zh
Inventor
伊奈务
冈彻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2016033752A external-priority patent/JP6561874B2/ja
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Publication of CN106558616A publication Critical patent/CN106558616A/zh
Application granted granted Critical
Publication of CN106558616B publication Critical patent/CN106558616B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/06—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes without control electrode or semiconductor devices without control electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
    • H02M1/4208—Arrangements for improving power factor of AC input
    • H02M1/4225—Arrangements for improving power factor of AC input using a non-isolated boost converter
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Abstract

本发明涉及半导体装置以及电力转换装置。在半导体装置中抑制耐压的降低并且减少通态电阻。半导体装置具备基板、第一半导体层、第二半导体层、第三半导体层、沟槽以及覆盖沟槽的表面的绝缘膜，第一半导体层的载流子浓度在与面方向正交的厚度方向上形成峰值，上述第一半导体层中载流子浓度成为峰值的高浓度载流子区域在从沟槽远离基板侧的位置上向上述面方向扩张。

Description

半导体装置以及电力转换装置
技术领域
本发明涉及半导体装置以及电力转换装置。
背景技术
半导体装置(半导体器件、半导体元件)已知一种具有在沟槽(槽部)形成有栅电极的沟槽栅结构的纵型晶体管。专利文献1公开了在纵型晶体管中，以减少通态电阻为目的，在漂移层与沟道层之间的沟槽存在的深度设置电流分散层。该电流分散层是与漂移层相同的导电特性，并具有比漂移层高的载流子浓度。
专利文献1：日本特开2009－194065号公报
本发明人得到如下的结果：在专利文献1的技术中，因在漂移层(n型)与沟道层(p型)的pn结界面上所形成的耗尽层向电流分散层扩张，阻碍了电流分散层中的电流的分散，所以不能充分地减少通态电阻。另外，在专利文献1的技术中，以抑制耗尽层的影响为目的，存在在使电流分散层的载流子浓度成为更高浓度的情况下、在使电流分散层的厚度更厚的情况下，由于电场容易集中到沟槽的角部，所以耐压降低这个问题。因此，在具有沟槽栅结构的纵型晶体管中，期望一种抑制耐压的降低，并能够减少通态电阻的技术。
发明内容
本发明解决上述的课题的至少一部分，能够作为以下的方式实现。
(1)本发明的一方式提供半导体装置。该半导体装置具备：基板，向面方向扩张；第一半导体层，位于比上述基板靠上，并具有n型以及p型中一方的特性；第二半导体层，位于上述第一半导体层上，并具有n型以及p型中与上述一方的特性不同的另一方的特性；第三半导体层，位于上述第二半导体层上，并具有上述一方的特性；沟槽，从上述第三半导体层贯通上述第二半导体层并凹陷到上述第一半导体层；以及绝缘膜，覆盖上述沟槽的表面，上述第一半导体层的载流子浓度在与上述面方向正交的厚度方向形成峰值，上述第一半导体层中载流子浓度成为峰值的高浓度载流子区域在从上述沟槽远离上述基板侧的位置上向上述面方向扩张。根据该方式，由于在第一半导体层中的从沟槽远离基板侧的位置上存在高浓度载流子区域，所以能够减少第一半导体层与第二半导体层的pn结界面上所形成的耗尽层对高浓度载流子区域带来的影响。由此，能够使经由形成于第二半导体层的沟道流入第一半导体层的电流在第一半导体层中的从沟槽远离基板侧的高浓度载流子区域中向面方向充分地分散。结果抑制耐压的降低，并且能够减少通态电阻。
(2)在上述的半导体装置中，上述高浓度载流子区域中的载流子浓度也可以为1.0×1016cm-3以上1.0×1018cm-3以下。根据该方式，使电流向面方向充分地分散，并且能够充分地确保耐压。
(3)在上述的半导体装置中，上述高浓度载流子区域可以存在于比上述基板接近上述第二半导体层的位置。根据该方式，能够有效地使经由沟道流入第一半导体层的电流分散。
(4)在上述的半导体装置中，上述高浓度载流子区域的厚度也可以是10nm以上10μm以下。根据该方式，使电流向面方向充分地分散，并且能够充分地确保耐压。
(5)在上述的半导体装置中，上述第一半导体层还包括：第一区域，与上述高浓度载流子区域相比位于基板侧；和第二区域，与上述高浓度载流子区域相比位于第二半导体层侧，上述第一区域中的载流子浓度与上述第二区域中的载流子浓度相等。根据该方式，能够充分地确保耐压。
(6)在上述的半导体装置中，可以具备形成同一形状的多个单元向上述面方向有规律地排列的结构，从上述第二半导体层到上述高浓度载流子区域的距离为上述单元的单元间距的一半以下。根据该方式，能够使电流向面方向充分地分散。
(7)在上述的半导体装置中，上述第一半导体层可以主要由化合物半导体构成。根据该方式，在使用了化合物半导体的半导体装置中，抑制耐压的降低，并且能够减少通态电阻。
(8)在上述的半导体装置中，上述第一半导体层可以主要由氮化镓(GaN)构成。根据该方式，在使用了氮化镓(GaN)的半导体装置中，抑制耐压的降低，并且能够减少通态电阻。
(9)在上述的半导体装置中，还可以在上述第二半导体层与上述高浓度载流子区域之间具备具有上述另一方的特性的第三区域，在上述面方向，上述第三区域位于远离上述沟槽的位置。根据该方式，由于能够缓和电场集中在沟槽的底面的外周附近，所以能够更有效地抑制耐压的降低。
(10)在上述的半导体装置中，在上述厚度方向，上述第三区域可以位于远离上述高浓度载流子区域的位置。根据该方式，能够更有效地减少通态电阻。
本发明能够以半导体装置以外的各种方式实现，例如能够以具备上述方式的半导体装置的电力转换装置、制造上述方式的半导体装置的制造方法、以及实施该制造方法的制造装置等方式实现。
根据本申请发明，由于在第一半导体层中的从沟槽远离基板侧的位置存在高浓度载流子区域，所以能够减少第一半导体层与第二半导体层的pn结界面上所形成的耗尽层对高浓度载流子区域带来的影响。由此，能够使经由形成于第二半导体层的沟道流入第一半导体层的电流在第一半导体层中的从沟槽远离基板侧的高浓度载流子区域中向面方向充分地分散。结果抑制耐压的降低，并且能够减少通态电阻。
附图说明
图1是示意性地表示半导体装置的结构的剖视图。
图2是半导体装置的放大剖视图。
图3是第二实施方式中的半导体装置的放大剖视图。
图4是表示电力转换装置的结构的说明图。
图5是第五实施方式中的半导体装置的放大剖视图。
图6是第六实施方式中的半导体装置的放大剖视图。
附图标记的说明：10…电力转换装置；20…控制电路；100、100B、100C、100D…半导体装置；110…基板；120、120B…n型半导体层；121…低浓度载流子区域；123、123B…高浓度载流子区域；124B…低浓度载流子区域；125…低浓度载流子区域；127A、127B…p型区域；130…p型半导体层；140…n型半导体层；152…沟槽；156…凹陷；160…绝缘膜；172…栅电极；174…源电极；176…p体电极；178…漏电极。
具体实施方式
A.第一实施方式
图1是示意性地表示半导体装置100的结构的剖视图。图2是半导体装置100的放大剖视图。
图1中图示出相互正交的XYZ轴。图1的XYZ轴中的X轴是从图1的纸面左侧朝向纸面右侧的轴。+X轴方向是朝向纸面右侧的方向，－X轴方向是朝向纸面左侧的方向。图1的XYZ轴中的Y轴是从图1的纸面靠近前侧朝向纸面里侧的轴。+Y轴方向是朝向纸面里侧的方向，－Y轴方向是朝向纸面靠近前侧的方向。图1的XYZ轴中的Z轴是从图1的纸面下侧朝向纸面上侧的轴。+Z轴方向是朝向纸面上侧的方向，－Z轴方向是朝向纸面下侧的方向。图1的XYZ轴与其它图的XYZ轴对应。
半导体装置100是具有沟槽栅结构的纵型晶体管。在本实施方式中，半导体装置100是纵型沟槽MOSFET(Metal-Oxide-SemiconductorField-Effect Transistor：金属-氧化物半导体场效应晶体管)。在本实施方式中，半导体装置100被使用于电力控制，也被称为功率器件。在本实施方式中，半导体装置100是使用化合物半导体之一的氮化镓(GaN)所形成的GaN系的半导体装置。
半导体装置100具有形成同一形状的多个单元CL向面方向(X轴方向以及Y轴方向的至少一方)有规律地排列的结构。在本实施方式中，半导体装置100从+Z轴方向观察具有形成正六角形的多个单元CL向X轴方向以及Y轴方向有规律地排列的结构。在其它实施方式中，半导体装置100也可以具有形成向Y轴方向呈直线状地延伸的长方形的多个单元CL向X轴方向有规律地排列的结构，也可以具有形成与正六边形不同的其它的多边形(例如正方形等)的多个单元CL向X轴方向以及Y轴方向有规律地排列的结构。
半导体装置100具备基板110、n型半导体层120、p型半导体层130、和n型半导体层140。半导体装置100作为各半导体层上所形成的结构而具有沟槽152以及凹陷156。半导体装置100还具备绝缘膜160、作为控制电极的栅电极172、作为第一电极的源电极174、作为第二电极的p体电极176、和作为第三电极的漏电极178。此外，将n型半导体层120称为第一半导体层，将p型半导体层130称为第二半导体层，将n型半导体层140称为第三半导体层。
半导体装置100的基板110是形成向面方向(X轴方向以及Y轴方向)扩张的板状的半导体。在本实施方式中，基板110主要由氮化镓(GaN)构成。在本说明书的说明中，“主要由氮化镓(GaN)构成”意味以摩尔分率计含有90％以上氮化镓(GaN)。在本实施方式中，基板110是具有n型的特性的n型半导体。在本实施方式中，基板110含有硅(Si)作为施主元素。在本实施方式中，基板110所包含的硅(Si)浓度的平均值约为1.0×1018cm-3。基板110的厚度(Z轴方向的长度)优选是100μm以上500μm以下，在本实施方式中，约为300μm。
半导体装置100的n型半导体层120是具有n型的特性的半导体。n型半导体层120位于比基板110靠上方。在本实施方式中，n型半导体层120位于基板110的+Z轴方向侧。在本实施方式中，n型半导体层120向面方向(X轴方向以及Y轴方向)扩张。在本实施方式中，n型半导体层120主要由氮化镓(GaN)构成。在本实施方式中，n型半导体层120含有硅(Si)作为施主元素。n型半导体层120的载流子浓度在厚度方向(Z轴方向)上形成峰值。n型半导体层120包括低浓度载流子区域121、高浓度载流子区域123、和低浓度载流子区域125。此外，将低浓度载流子区域121称为第一区域，将低浓度载流子区域125称为第二区域。
n型半导体层120的低浓度载流子区域121是构成n型半导体层120的区域中的位于比高浓度载流子区域123靠近基板110侧的第一区域。低浓度载流子区域121的载流子浓度比高浓度载流子区域123的载流子浓度低。在本实施方式中，低浓度载流子区域121的载流子浓度除了与高浓度载流子区域123的边界附近，在Z轴方向上几乎一定。在其它实施方式中，低浓度载流子区域121的载流子浓度可以以比低浓度载流子区域121与高浓度载流子区域123的载流子浓度的差小的幅度增减。在本实施方式中，低浓度载流子区域121所包含的硅(Si)浓度的平均值约为1.0×1016cm-3。在本实施方式中，低浓度载流子区域121的厚度(Z轴方向的长度)约为10μm。
n型半导体层120的高浓度载流子区域123是构成n型半导体层120的区域中的在n型半导体层120中载流子浓度成为峰值的区域。换言之，高浓度载流子区域123的载流子浓度比低浓度载流子区域121、125的载流子浓度高。在本实施方式中，高浓度载流子区域123的载流子浓度除了与低浓度载流子区域121、125的边界附近，在Z轴方向上几乎一定。在其它实施方式中，高浓度载流子区域123的载流子浓度可以以比低浓度载流子区域121、125与高浓度载流子区域123的载流子浓度的差小的幅度增减。高浓度载流子区域123所包含的硅(Si)浓度的平均值优选是1.0×1016cm-3以上1.0×1018cm-3以下，在本实施方式中，是1.2×1016cm-3。在高浓度载流子区域123中的载流子浓度小于1.0×1016cm-3的情况下，不能在高浓度载流子区域123中使电流充分地分散。在高浓度载流子区域123中的载流子浓度超过1.0×1018cm-3的情况下，不能充分地确保耐压。
高浓度载流子区域123在从沟槽152远离基板110侧的位置上向面方向(X轴方向以及Y轴方向)扩张。在本实施方式中，低浓度载流子区域121存在于比基板110接近p型半导体层130的位置上。在本实施方式中，从p型半导体层130到高浓度载流子区域123的距离Dh是作为单元CL的基准点彼此的间隔的单元间距CP的一半以下。
高浓度载流子区域123的厚度(Z轴方向的长度)在从面方向上稳定地形成高浓度载流子区域123的观点来看优选是10nm以上。高浓度载流子区域123的厚度从充分地确保耐压的观点来看，优选比低浓度载流子区域121薄，即，优选是10μm以下。在本实施方式中，高浓度载流子区域123的厚度约为2.0μm。
n型半导体层120的低浓度载流子区域125是构成n型半导体层120的区域中的位于比高浓度载流子区域123靠p型半导体层130侧的第二区域。低浓度载流子区域125的载流子浓度比高浓度载流子区域123的载流子浓度低。在本实施方式中，低浓度载流子区域125的载流子浓度除了与高浓度载流子区域123的边界附近，在Z轴方向上几乎一定。在其它实施方式中，低浓度载流子区域125的载流子浓度可以以比低浓度载流子区域125与高浓度载流子区域123的载流子浓度的差小的幅度增减。在本实施方式中，低浓度载流子区域125的载流子浓度与低浓度载流子区域121的载流子浓度几乎相等。在本实施方式中，低浓度载流子区域125所包含的硅(Si)浓度的平均值约为1.0×1016cm-3。在本实施方式中，低浓度载流子区域125的厚度(Z轴方向的长度)约为0.5μm。
在本实施方式中，n型半导体层120通过使用了金属有机气相沉积法(MOCVD：Metal Organic Chemical Vapor Deposition)的外延生长而形成在基板110上。在本实施方式中，通过增减n型半导体层120的生长中途所供给的掺杂剂的供给量，来形成低浓度载流子区域121、高浓度载流子区域123以及低浓度载流子区域125。在其它实施方式中，也可以使n型半导体层120外延生长至相当于高浓度载流子区域123的厚度为止后离子注入掺杂剂来形成高浓度载流子区域123。该情况下，离子注入后通过再生长而在高浓度载流子区域123上形成低浓度载流子区域125。
半导体装置100的p型半导体层130是具有p型的特性的半导体。p型半导体层130位于n型半导体层120上。在本实施方式中，p型半导体层130位于n型半导体层120的+Z轴方向侧。在本实施方式中，p型半导体层130向面方向(X轴方向以及Y轴方向)扩张。在本实施方式中，p型半导体层130主要由氮化镓(GaN)构成。在本实施方式中，p型半导体层130含有镁(Mg)作为受主元素。在本实施方式中，p型半导体层130所包含的镁(Mg)浓度的平均值约为1.0×1018cm-3。在本实施方式中，p型半导体层130的厚度(Z轴方向的长度)约为1.0μm。
半导体装置100的n型半导体层140是具有n型的特性的半导体。n型半导体层140位于p型半导体层130上。在本实施方式中，n型半导体层140位于p型半导体层130的+Z轴方向侧。在本实施方式中，n型半导体层140向面方向(X轴方向以及Y轴方向)扩张。在本实施方式中，n型半导体层140主要由氮化镓(GaN)构成。在本实施方式中，n型半导体层140含有硅(Si)作为施主元素。在本实施方式中，n型半导体层140所包含的硅(Si)浓度的平均值约为3.0×1018cm-3。在本实施方式中，n型半导体层140的厚度(Z轴方向的长度)约为0.3μm。
半导体装置100的沟槽152是从n型半导体层140贯通p型半导体层130并凹陷至n型半导体层120的槽部。在本实施方式中，沟槽152凹陷到n型半导体层120的低浓度载流子区域125。沟槽152远离n型半导体层120的高浓度载流子区域123。在本实施方式中，沟槽152的深度(Z轴方向的长度)为1.5μm。在本实施方式中，沟槽152是通过针对各半导体层的干式蚀刻而形成的结构。
半导体装置100的凹陷156是贯通n型半导体层140并达到至p型半导体层130的凹部。在本实施方式中，凹陷156是通过针对各半导体层的干式蚀刻而形成的结构。
半导体装置100的绝缘膜160是具有电绝缘性的膜。绝缘膜160覆盖沟槽152的表面。在本实施方式中，从沟槽152的内侧到外侧形成绝缘膜160。在本实施方式中，绝缘膜160主要由二氧化硅(SiO2)构成。
半导体装置100的栅电极172是经由绝缘膜160而形成在沟槽152的内侧的电极。在本实施方式中，栅电极172除了沟槽152的内侧之外，还至沟槽152的外侧而形成。在本实施方式中，栅电极172主要由铝(Al)构成。在对栅电极172施加电压的情况下，在p型半导体层130形成反转层，该反转层作为沟道CH发挥作用，从而在源电极174与漏电极178之间形成导通路径。
半导体装置100的源电极174是与n型半导体层140欧姆接触的第一电极。在本实施方式中，从p体电极176的上方到n型半导体层140的上方形成源电极174。在本实施方式中，源电极174是从n型半导体层140侧开始按顺序层叠了主要由钛(Ti)构成的层、主要由铝(Al)构成的层、和主要由钯(Pd)构成的层的层叠电极。
半导体装置100的p体电极176是与p型半导体层130欧姆接触的第二电极。在本实施方式中，p体电极176形成在凹陷156的内侧。在本实施方式中，p体电极176主要由钯(Pd)构成。
半导体装置100的漏电极178是与基板110的－Z轴方向侧的表面欧姆接触的第三电极。在本实施方式中，漏电极178是从基板110侧按顺序层叠了主要由钛(Ti)构成的层、和主要由铝(Al)构成的层的层叠电极。
根据以上说明的第一实施方式，由于在n型半导体层120中的从沟槽152远离基板110侧的位置上存在高浓度载流子区域123，所以能够减少n型半导体层120与p型半导体层130的pn结界面上所形成的耗尽层DL对高浓度载流子区域123带来的影响。由此，能够使经由形成于p型半导体层130的沟道CH流入n型半导体层120的电流在n型半导体层120中的向基板110侧远离沟槽152的高浓度载流子区域123中向面方向(X轴方向以及Y轴方向)充分地分散。结果抑制耐压的降低，并能够减少通态电阻。在本实施方式中，如图2所示，高浓度载流子区域123被设计成远离耗尽层DL。在其它实施方式中，高浓度载流子区域123的一部分可以与耗尽层DL重叠。即，高浓度载流子区域123的整个区域不与耗尽层DL重叠即可。此外，在本实施方式中，耗尽层DL是在未对半导体装置100施加电压的零偏压时的耗尽层。
另外，由于高浓度载流子区域123中的载流子浓度为1.0×1016cm-3以上1.0×1018cm-3以下，所以使电流向面方向(X轴方向以及Y轴方向)充分地分散，并能够充分地确保耐压。
另外，高浓度载流子区域123也可以存在于比基板110接近n型半导体层140的位置。根据该方式，能够有效地使经由沟道CH流入n型半导体层120的电流分散。
另外，由于高浓度载流子区域123的厚度为10nm以上10μm以下，所以使电流向面方向(X轴方向以及Y轴方向)充分地分散，并且能够充分地确保耐压。
另外，由于低浓度载流子区域121中的载流子浓度与低浓度载流子区域125中的载流子浓度相等，所以能够充分地确保耐压。
另外，由于从p型半导体层130到高浓度载流子区域123的距离Dh是单元间距CP的一半以下，所以能够使电流向面方向(X轴方向以及Y轴方向)充分地分散。此外，在本实施方式的半导体装置100中，高浓度载流子区域123远离沟槽152的底面0.3μm，但高浓度载流子区域123与沟槽152的距离并不限于此。从使电流向面方向(X轴方向以及Y轴方向)充分地分散的观点来看，优选高浓度载流子区域123与沟槽152的底面的距离远离10nm以上。换言之，优选从n型半导体层120与p型半导体层130的界面和高浓度载流子区域123的距离比从n型半导体层120与p型半导体层130的界面到沟槽152的底面的距离大10nm以上。
B.第二实施方式
图3是第二实施方式中的半导体装置100B的放大剖视图。图3中与图1同样地图示出XYZ轴。
第二实施方式的半导体装置100B除了代替n型半导体层120而具备n型半导体层120B这一点之外，与第一实施方式的半导体装置100相同。半导体装置100B的n型半导体层120B除了代替高浓度载流子区域123而具备高浓度载流子区域123B以及低浓度载流子区域124B这一点之外，与第一实施方式的n型半导体层120相同。n型半导体层120B的高浓度载流子区域123B除了在面方向(X轴方向以及Y轴方向)上部分地形成这一点之外，与第一实施方式的高浓度载流子区域123相同。
n型半导体层120B的低浓度载流子区域124B是面方向(X轴方向以及Y轴方向)上位于高浓度载流子区域123B彼此之间的区域。低浓度载流子区域124B在Z轴方向上位于低浓度载流子区域121与低浓度载流子区域125之间。低浓度载流子区域124B的载流子浓度比高浓度载流子区域123的载流子浓度低。在本实施方式中，低浓度载流子区域124B的载流子浓度与低浓度载流子区域121的载流子浓度相等。在本实施方式中，低浓度载流子区域124B所包含的硅(Si)浓度的平均值约为1.0×1016cm-3。
根据以上说明的第二实施方式，与第一实施方式同样地抑制耐压的降低，并且能够减少通态电阻。
C.第三实施方式
第三实施方式的半导体装置除了高浓度载流子区域123的规格不同这一点之外，与第一实施方式的半导体装置100相同。第三实施方式的高浓度载流子区域123B除了载流子浓度为5.0×1017cm-3的点、以及厚度为0.05μm的点之外，与第一实施方式相同。根据第三实施方式，与第一实施方式同样地抑制耐压的降低，并且能够减少通态电阻。另外，作为其它的变形例，例如可以采用(i)载流子浓度为7.0×1016cm-3、厚度为0.5μm的高浓度载流子区域，也可以采用(ii)载流子浓度为1.1×1017cm-3、厚度为0.5μm的高浓度载流子区域。即使采用这样的高浓度载流子区域，也与第一实施方式同样地抑制耐压的降低，并且能够减少通态电阻。
D.第四实施方式
图4是表示电力转换装置10的结构的说明图。电力转换装置10是对从交流电源E供给给负载R的电力进行转换的装置。电力转换装置10具备控制电路20、晶体管TR、4个二极管D1、线圈L、二极管D2、和电容器C，作为改善交流电源E的功率因数的功率因数改善电路的构成部件。在本实施方式中，晶体管TR与第一实施方式的半导体装置100相同。在其它实施方式中，晶体管TR可以与第二实施方式的半导体装置100B相同，也可以与第三实施方式的半导体装置相同。
电力转换装置10的二极管D1、D2是肖特基势垒二极管。在电力转换装置10中，4个二极管D1构成对交流电源E的交流电压进行整流的二极管桥DB。二极管桥DB具有正极输出端Tp和负极输出端Tn作为直流侧的端子。线圈L与二极管桥DB的正极输出端Tp连接。二极管D2的阳极侧经由线圈L与正极输出端Tp连接。二极管D2的阴极侧经由电容器C与负极输出端Tn连接。负载R与电容器C并联连接。
电力转换装置10的晶体管TR是FET(Field-Effect Transistor：场效应晶体管)。晶体管TR的源极侧与负极输出端Tn连接。晶体管TR的漏极侧经由线圈L与正极输出端Tp连接。晶体管TR的栅极侧与控制电路20连接。电力转换装置10的控制电路20基于输出给负载R的电压以及二极管桥DB中的电流来控制晶体管TR的源极－漏极间的电流，以便改善交流电源E的功率因数。
根据以上说明的第四实施方式，能够提高晶体管TR的器件特性。结果能够提高电力转换装置10的电力转换效率。
E.第五实施方式
图5是第五实施方式中的半导体装置100C的放大剖视图。图5中与图1同样地图示出XYZ轴。
第五实施方式的半导体装置100C除了在p型半导体层130与高浓度载流子区域123之间的低浓度载流子区域125的一部分具备成为电场缓和区域的p型区域127A这一点之外，与第一实施方式的半导体装置100相同。p型区域127A在面方向(X轴方向以及Y轴方向)上位于远离沟槽152的位置。此外，将p型区域127A称为第三区域。
对于本实施方式中的p型区域127A而言，作为受体而添加的掺杂剂的浓度约为5.0×1019cm-3，厚度约为0.5μm。在本实施方式中，在厚度方向(Z轴方向)上，p型区域127A与高浓度载流子区域123接触。作为形成p型区域127A的方法，例如例举从低浓度载流子区域125上离子注入作为掺杂剂的镁(Mg)的方法。
根据第五实施方式，与第一实施方式同样地抑制耐压的降低，并且能够减少通态电阻。另外，根据第五实施方式，通过具备p型区域127A，能够缓和电场集中在沟槽152的底面的外周附近，所以能够更有效地抑制耐压的降低。
F.第六实施方式
图6是第六实施方式中的半导体装置100D的放大剖视图。图6中与图1同样地图示出XYZ轴。
第六实施方式的半导体装置100D除了代替p型区域127A而具备p型区域127B这一点之外，与第五实施方式的半导体装置100C相同。半导体装置100D的p型区域127B除了在厚度方向(Z轴方向)上位于远离高浓度载流子区域123的位置且不与高浓度载流子区域123接触这一点之外，与半导体装置100C的p型区域127A相同。优选p型区域127B的底面处于与沟槽152的底面相同的平面上或位于基板110侧，即－Z轴方向侧。在本实施方式中，p型区域127A的厚度约为0.4μm。
根据第六实施方式，与第一实施方式同样地抑制耐压的降低，并且能够减少通态电阻。另外，根据第六实施方式，通过具备p型区域127B，能够缓和电场集中在沟槽152的底面的外周附近，所以能够更有效地抑制耐压的降低。
另外，第六实施方式的p型区域127B在厚度方向(Z轴方向)上位于远离高浓度载流子区域123的位置。因此，能够减少低浓度载流子区域125与p型区域127B的界面上所形成的耗尽层对高浓度载流子区域123带来的影响。结果能够使经由形成于p型半导体层130的沟道流入n型半导体层120的电流在n型半导体层120中的向基板110侧远离沟槽152的高浓度载流子区域123中向面方向(X轴方向以及Y轴方向)充分地分散，所以能够更有效地减少通态电阻。
G.其它实施方式
本发明并不限于上述的实施方式、实施例以及变形例，在不脱离其主旨的范围内能够以各种构成实现。例如与实施方式、实施例以及变形例中的技术特征中的发明内容栏所记载的各方式中的技术特征对应的方式能够适当地进行调换、组合，以用来解决上述课题的一部分或全部，或者用来达到上述效果的一部分或全部。并且，若不是作为本说明书中必须的技术特征进行说明的技术特征，则能够适当地删除。
应用本发明的半导体装置是具有沟槽栅结构的纵型晶体管即可，并不限于上述的纵型沟槽MOSFET，例如也可以是绝缘栅双极型晶体管(IGBT：Insulated Gate Bipolar Transistor)等。
在上述的实施方式中，基板的材质并不限于上述的氮化镓(GaN)，也可以是硅(Si)、蓝宝石(Al2O3)以及炭化硅(SiC)等任意一个。
在上述的实施方式中，各半导体层的材质是化合物半导体即可，并不限于上述的氮化镓(GaN)，也可以是III族氮化物(例如氮化铝(AlN)、氮化铟(InN)等)。
在上述的实施方式中，n型半导体层所包含的施主元素并不限于硅(Si)，也可以是锗(Ge)以及氧(O)等。
在上述的实施方式中，p型半导体层所包含的受主元素并不限于镁(Mg)，也可以是锌(Zn)以及碳(C)等。
在上述的实施方式中，基板以及各半导体层中的n型与p型的关系可以替换。
在上述的实施方式中，n型半导体层120可以在Z轴方向的不同的位置上具有2个以上的高浓度载流子区域123。
在上述的实施方式中，绝缘膜的材质是具有电绝缘性的材质即可，除了二氧化硅(SiO2)之外，也可以是氮化硅(SiNx)、氧化铝(Al2O3)、氮化铝(AlN)、氧化锆(ZrO2)、氧化铪(HfO2)、氮氧化硅(SiON)，氮氧化铝(AlON)、氮氧化锆(ZrON)、氮氧化铪(HfON)等的至少一个。绝缘膜可以是单层，也可以是2层以上。
在上述的实施方式中，各电极的材质并不限于上述的实施方式的材质，也可以是其它的材质。

Claims (11)

1.一种半导体装置，其特征在于，具备：
基板，向面方向扩张；
第一半导体层，位于比上述基板靠上，并具有n型以及p型中一方的特性；
第二半导体层，位于上述第一半导体层上，并具有n型以及p型中与上述一方的特性不同的另一方的特性；
第三半导体层，位于上述第二半导体层上，并具有上述一方的特性；
沟槽，从上述第三半导体层贯通上述第二半导体层并凹陷到上述第一半导体层；以及
绝缘膜，覆盖上述沟槽的表面，
上述第一半导体层的载流子浓度在与上述面方向正交的厚度方向形成峰值，
上述第一半导体层中载流子浓度成为峰值的高浓度载流子区域在从上述沟槽远离上述基板侧的位置上向上述面方向扩张。
2.根据权利要求1所述的半导体装置，其特征在于，
上述高浓度载流子区域中的载流子浓度为1.0×1016cm-3以上1.0×1018cm-3以下。
3.根据权利要求1或2所述的半导体装置，其特征在于，
上述高浓度载流子区域存在于比上述基板接近上述第二半导体层的位置。
4.根据权利要求1～3中任一项所述的半导体装置，其特征在于，
上述高浓度载流子区域的厚度为10nm以上10μm以下。
5.一种半导体装置，是权利要求1～4中任一项所述的半导体装置，其特征在于，
上述第一半导体层还包括：
第一区域，与上述高浓度载流子区域相比位于基板侧；和
第二区域，与上述高浓度载流子区域相比位于第二半导体层侧，
上述第一区域中的载流子浓度与上述第二区域中的载流子浓度相等。
6.一种半导体装置，是权利要求1～5中任一项所述的半导体装置，其特征在于，
具备形成同一形状的多个单元向上述面方向有规律地排列的结构，
从上述第二半导体层到上述高浓度载流子区域的距离为上述单元的单元间距的一半以下。
7.根据权利要求1～6中任一项所述的半导体装置，其特征在于，
上述第一半导体层主要由化合物半导体构成。
8.根据权利要求1～7中任一项所述的半导体装置，其特征在于，
上述第一半导体层主要由氮化镓构成。
9.一种半导体装置，是权利要求1～5中任一项所述的半导体装置，其特征在于，
在上述第二半导体层与上述高浓度载流子区域之间具备具有上述另一方的特性的第三区域，
在上述面方向，上述第三区域位于远离上述沟槽的位置。
10.一种半导体装置，是权利要求9所述的半导体装置，其特征在于，
在上述厚度方向，上述第三区域位于远离上述高浓度载流子区域的位置。
11.一种电力转换装置，其特征在于，
具备权利要求1～10中任一项所述的半导体装置。
CN201610349780.XA 2015-09-24 2016-05-24 纵型场效应晶体管以及电力转换装置 Active CN106558616B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2015-186506 2015-09-24
JP2015186506 2015-09-24
JP2016-033752 2016-02-25
JP2016033752A JP6561874B2 (ja) 2015-09-24 2016-02-25 縦型トランジスタおよび電力変換装置

Publications (2)

Publication Number Publication Date
CN106558616A true CN106558616A (zh) 2017-04-05
CN106558616B CN106558616B (zh) 2019-11-12

Family

ID=58409896

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610349780.XA Active CN106558616B (zh) 2015-09-24 2016-05-24 纵型场效应晶体管以及电力转换装置

Country Status (2)

Country Link
US (1) US10468515B2 (zh)
CN (1) CN106558616B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108962995A (zh) * 2018-07-17 2018-12-07 深圳大学 复合GaN基膜和MOSFET器件
CN110459473A (zh) * 2018-05-07 2019-11-15 丰田合成株式会社 半导体装置及其制造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7046026B2 (ja) * 2019-03-01 2022-04-01 三菱電機株式会社 ＳｉＣエピタキシャルウエハ、半導体装置、電力変換装置
DE102019207758A1 (de) * 2019-05-27 2020-12-03 Robert Bosch Gmbh Transistorzelle mit implantiertem Aufweitungsgebiet

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102347356A (zh) * 2010-07-27 2012-02-08 株式会社电装 具有开关元件和续流二极管的半导体装置及其控制方法
CN102687277A (zh) * 2009-11-02 2012-09-19 富士电机株式会社 半导体器件以及用于制造半导体器件的方法
JP2013149798A (ja) * 2012-01-19 2013-08-01 Fuji Electric Co Ltd 炭化珪素半導体装置
CN103904117A (zh) * 2012-12-27 2014-07-02 现代自动车株式会社 半导体器件及其制造方法
US20140264564A1 (en) * 2013-03-13 2014-09-18 Cree, Inc. Field Effect Transistor Devices with Buried Well Protection Regions

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4793390B2 (ja) 2008-02-13 2011-10-12 株式会社デンソー 炭化珪素半導体装置およびその製造方法
EP2091083A3 (en) 2008-02-13 2009-10-14 Denso Corporation Silicon carbide semiconductor device including a deep layer
JP5480084B2 (ja) * 2010-09-24 2014-04-23 株式会社東芝 半導体装置
JP2013149789A (ja) 2012-01-19 2013-08-01 Dainippon Printing Co Ltd 半導体装置、メタルシールド板およびメタルシールド用シート
JP5844656B2 (ja) * 2012-02-20 2016-01-20 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
JP6052413B2 (ja) 2013-07-17 2016-12-27 富士電機株式会社 半導体装置
JP2015133380A (ja) * 2014-01-10 2015-07-23 株式会社東芝 半導体装置
JP6237408B2 (ja) 2014-03-28 2017-11-29 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP6287469B2 (ja) * 2014-03-28 2018-03-07 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102687277A (zh) * 2009-11-02 2012-09-19 富士电机株式会社 半导体器件以及用于制造半导体器件的方法
CN102347356A (zh) * 2010-07-27 2012-02-08 株式会社电装 具有开关元件和续流二极管的半导体装置及其控制方法
JP2013149798A (ja) * 2012-01-19 2013-08-01 Fuji Electric Co Ltd 炭化珪素半導体装置
CN103904117A (zh) * 2012-12-27 2014-07-02 现代自动车株式会社 半导体器件及其制造方法
US20140264564A1 (en) * 2013-03-13 2014-09-18 Cree, Inc. Field Effect Transistor Devices with Buried Well Protection Regions

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110459473A (zh) * 2018-05-07 2019-11-15 丰田合成株式会社 半导体装置及其制造方法
CN110459473B (zh) * 2018-05-07 2023-06-06 丰田合成株式会社 半导体装置及其制造方法
CN108962995A (zh) * 2018-07-17 2018-12-07 深圳大学 复合GaN基膜和MOSFET器件

Also Published As

Publication number Publication date
US10468515B2 (en) 2019-11-05
CN106558616B (zh) 2019-11-12
US20170092754A1 (en) 2017-03-30

Similar Documents

Publication Publication Date Title
JP6685476B2 (ja) 酸化物半導体装置、および、酸化物半導体装置の製造方法
KR101900843B1 (ko) 감소된 온-저항을 가지는 트렌치 전력 mosfet
KR102032437B1 (ko) Ac led들을 위한 실리콘 기판들 상에서의 알루미늄 갈륨 나이트라이드/갈륨 나이트라이드 디바이스들을 갖는 갈륨 나이트라이드 led들의 집적
CN102403315B (zh) 半导体装置
US20170110598A1 (en) Field effect diode and method of manufacturing the same
US20180019309A1 (en) Semiconductor device based on wideband gap semiconductor materials
US8426895B2 (en) Semiconductor device and manufacturing method of the same
JP6561874B2 (ja) 縦型トランジスタおよび電力変換装置
CN110785836B (zh) 半导体装置
JP6614116B2 (ja) 半導体装置
US9048215B2 (en) Semiconductor device having a high breakdown voltage
US20210376144A1 (en) Laterally diffused metal oxide semiconductor device and method for manufacturing the same
US20210104601A1 (en) High-voltage n-channel hemt device
JP6662059B2 (ja) 半導体装置及び電力変換装置
CN106558616A (zh) 半导体装置以及电力转换装置
US20160260832A1 (en) Semiconductor device, method of manufacturing the same and power converter
JPWO2015008430A1 (ja) 半導体装置
TW201838186A (zh) 高電子遷移率電晶體
JP2023038273A (ja) 半導体装置
JP6544252B2 (ja) 半導体装置、電力変換装置及び半導体装置の製造方法
JP7354029B2 (ja) 半導体装置、半導体装置の製造方法、電源回路、及び、コンピュータ
US9349856B2 (en) Semiconductor device including first interface and second interface as an upper surface of a convex protruded from first interface and manufacturing device thereof
CN113224052A (zh) 电子器件
JP6485299B2 (ja) 半導体装置およびその製造方法ならびに電力変換装置
JP2014216573A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant