JP2018056257A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2018056257A5 JP2018056257A5 JP2016189179A JP2016189179A JP2018056257A5 JP 2018056257 A5 JP2018056257 A5 JP 2018056257A5 JP 2016189179 A JP2016189179 A JP 2016189179A JP 2016189179 A JP2016189179 A JP 2016189179A JP 2018056257 A5 JP2018056257 A5 JP 2018056257A5
- Authority
- JP
- Japan
- Prior art keywords
- type semiconductor
- cap layer
- layer
- thickness
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 description 19
- WGTYBPLFGIVFAS-UHFFFAOYSA-M Tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 4
- 239000011777 magnesium Substances 0.000 description 4
- 239000012535 impurity Substances 0.000 description 3
- FYYHWMGAXLPEAU-UHFFFAOYSA-N magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 2
- 229910052749 magnesium Inorganic materials 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000875 corresponding Effects 0.000 description 1
- 238000005755 formation reaction Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Description
ｐ型半導体領域２１３は、ｎ型半導体層２１２の一部の領域にｐ型不純物イオンを注入することにより形成された領域である。ｐ型半導体領域２１３は、ｎ型半導体層２１２の表面からｎ型半導体層２１２の内部にかけての一部（Ｚ軸方向について、ｎ型半導体層２１２の突出部２１２ｍ以外の表面までの深さに相当する範囲）を占める。ｐ型半導体領域２１３の深さは、ｎ型半導体層２１２の表面から約０．４μｍである。ｐ型半導体領域２１３に含まれるｐ型不純物（アクセプタ）は、マグネシウム（Ｍｇ）である。ｐ型半導体領域２１３に含まれるマグネシウム（Ｍｇ）濃度の平均値は、約５×１０１９ｃｍ−３である。
図１６の工程Ｐ２０９において、製造者は、キャップ層Ｍｃ２を除去する。より具体的には、キャップ層Ｍｃ２は、ｐＨ１２のテトラメチルアンモニウム＝ヒドロキシド（ＴＭＡＨ）を用いて、６５℃以上８５℃以下の所定の温度で、ウェットエッチングにより除去される。なお、工程Ｐ２０９においては、キャップ層Ｍｃ２を構成するキャップ層Ｍｃ２１（スルー膜Ｍｔ２１）とキャップ層Ｍｃ２２のいずれもが除去される。
工程Ｐ２１２が完了すると、図１５に示す半導体装置２００が完成する。半導体装置２００において、ｎ型半導体層２１２のうちメサ部２２２ではない部分の表面と、ｐ型半導体領域２１３のうちアノード電極２５１が形成されていない部分と、アノード電極２５１の一部と、の上に、絶縁膜２５３が連続的に形成されている。
（２）上記第１実施形態において、基板１１０の上にｎ型半導体層１１２とスルー膜Ｍｔ１１（キャップ層Ｍｃ１１）とが、この順に、連続して形成される。また、上記第２実施形態において、基板２１０の上にｎ型半導体層２１２とスルー膜Ｍｔ２１（キャップ層Ｍｃ２１）とが、この順に、連続して形成される。しかし、半導体層の成長と、キャップ層の少なくとも一部の形成は、連続して行われなくともよい。たとえば、半導体層を成長させた後、別の処理チャンバに移し、その表面からＳｉ、Ｏなどの不純物を除去した後に、キャップ層の少なくとも一部を形成することもできる。
（４）上記第１実施形態においては、厚さが約３０ｎｍのキャップ層Ｍｃ１１（スルー膜Ｍｔ１１）が形成される。上記第２実施形態においても、厚さが約３０ｎｍのキャップ層Ｍｃ２１（スルー膜Ｍｔ２１）が形成される。しかし、スルー層の厚みは、５ｎｍ、２００ｎｍなど、他の値とすることもできる。ただし、スルー層の厚みは、１ｎｍから５０ｎｍとすることが好ましい。
なお、キャップ層の厚さは、以下の点で、１ｎｍ以上であることが好ましい。キャップ層の厚さを１ｎｍ以上とすることにより、キャップ層の厚さが１ｎｍ未満の態様に比べて、キャップ層を剥離する工程において、キャップ層が半導体層上に残存しているか否かを容易に確認することができる。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016189179A JP6669029B2 (ja) | 2016-09-28 | 2016-09-28 | 半導体装置の製造方法 |
| US15/697,261 US10083918B2 (en) | 2016-09-28 | 2017-09-06 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016189179A JP6669029B2 (ja) | 2016-09-28 | 2016-09-28 | 半導体装置の製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2018056257A JP2018056257A (ja) | 2018-04-05 |
| JP2018056257A5 true JP2018056257A5 (ja) | 2018-12-27 |
| JP6669029B2 JP6669029B2 (ja) | 2020-03-18 |
Family
ID=61686670
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016189179A Active JP6669029B2 (ja) | 2016-09-28 | 2016-09-28 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US10083918B2 (ja) |
| JP (1) | JP6669029B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108962995A (zh) * | 2018-07-17 | 2018-12-07 | 深圳大学 | 复合GaN基膜和MOSFET器件 |
| CN112750890A (zh) * | 2019-10-29 | 2021-05-04 | 季优科技（上海）有限公司 | 一种具有浮岛结构的沟槽型垂直氮化镓功率器件 |
| JP7294098B2 (ja) * | 2019-12-05 | 2023-06-20 | 豊田合成株式会社 | ｐ型ＩＩＩ族窒化物半導体の製造方法 |
| CN112186034A (zh) * | 2020-10-22 | 2021-01-05 | 西安电子科技大学 | 一种带有斜场板结构的氮化镓肖特基二极管及其制作方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3244980B2 (ja) | 1995-01-06 | 2002-01-07 | 株式会社東芝 | 半導体素子の製造方法 |
| US5656832A (en) | 1994-03-09 | 1997-08-12 | Kabushiki Kaisha Toshiba | Semiconductor heterojunction device with ALN buffer layer of 3nm-10nm average film thickness |
| JP3948452B2 (ja) * | 2003-11-04 | 2007-07-25 | 松下電器産業株式会社 | 荷重センサ及びその製造方法 |
| JP2006032552A (ja) | 2004-07-14 | 2006-02-02 | Toshiba Corp | 窒化物含有半導体装置 |
| JP2007317794A (ja) * | 2006-05-24 | 2007-12-06 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US8823057B2 (en) * | 2006-11-06 | 2014-09-02 | Cree, Inc. | Semiconductor devices including implanted regions for providing low-resistance contact to buried layers and related devices |
| JP6260145B2 (ja) * | 2013-08-27 | 2018-01-17 | 富士電機株式会社 | 半導体装置の製造方法 |
| FR3026558B1 (fr) * | 2014-09-26 | 2018-03-09 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Procede d'activation de dopants dans une couche semi-conductrice a base de gan |
| FR3026557B1 (fr) * | 2014-09-26 | 2018-03-16 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Procede de dopage d'un semi-conducteur a base de gan |
-
2016
- 2016-09-28 JP JP2016189179A patent/JP6669029B2/ja active Active
-
2017
- 2017-09-06 US US15/697,261 patent/US10083918B2/en active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2018056257A5 (ja) | ||
| US9721807B2 (en) | Cyclic spacer etching process with improved profile control | |
| TWI508299B (zh) | 半導體裝置及其製造方法 | |
| JP4982382B2 (ja) | リセス型ソース／ドレイン領域をｓｏｉウェハに含む半導体形成プロセス | |
| US9818621B2 (en) | Cyclic oxide spacer etch process | |
| JP2017220494A5 (ja) | ||
| JP4789713B2 (ja) | ウェットエッチング方法、ダメージ層除去方法、半導体装置の製造方法、および半導体基板の製造方法 | |
| JP2019134078A5 (ja) | 半導体装置の製造方法 | |
| CN107305839B (zh) | 防止自掺杂效应的方法 | |
| CN106024622B (zh) | 自对准硅化物阻挡层的制造方法 | |
| FR3009430A1 (fr) | Procede de realisation d'un motif dans un circuit integre et circuit integre correspondant | |
| JPWO2021085078A5 (ja) | ||
| CN107331605B (zh) | 一种红外传感器及其制备方法 | |
| EP2998998A1 (fr) | Procédé de gravure en surface d'une structure tridimensionnelle | |
| JP2016526804A5 (ja) | ||
| EP3667706A3 (en) | Partially removing a semiconductor wafer | |
| US20160336423A1 (en) | Method of manufacturing silicon carbide semiconductor device | |
| JP2003229577A5 (ja) | ||
| JP2013008845A (ja) | 半導体装置およびその製造方法 | |
| JP7120051B2 (ja) | 半導体装置の製造方法 | |
| JP2016009805A5 (ja) | ||
| CN105590940B (zh) | 降低cmos图像传感器的无金属硅化物区域接触电阻的方法 | |
| CN105819392B (zh) | 半导体器件的形成方法 | |
| JP2017045785A5 (ja) | ||
| TWI624062B (zh) | 半導體裝置及其製造方法 |