JP2019134078A5 - 半導体装置の製造方法 - Google Patents

Description

本発明は、半導体装置およびその製造方法に関する。

本発明の１つの側面は、半導体装置の製造方法に係り、前記製造方法は、第１面および第２面を有する半導体基板の前記第１面の側に第１溝を形成する工程と、前記第１溝を通して前記半導体基板にイオンを注入することによって第１領域を形成する工程と、前記第１領域を形成する工程の後に、前記第１溝の中に第１絶縁体を形成する工程と、前記第１領域を形成する工程の後に、前記半導体基板の前記第１面の側に第２溝を形成する工程と、を含み、前記第１面を基準とする前記第２溝の底面の深さは、前記第１面を基準とする前記第１溝の底面の深さより浅い。

Claims (21)

1. 第１面および第２面を有する半導体基板の前記第１面の側に第１溝を形成する工程と、
   前記第１溝を通して前記半導体基板にイオンを注入することによって第１領域を形成する工程と、
   前記第１領域を形成する工程の後に、前記第１溝の中に第１絶縁体を形成する工程と、
   前記第１領域を形成する工程の後に、前記半導体基板の前記第１面の側に第２溝を形成する工程と、を含み、
   前記第１面を基準とする前記第２溝の底面の深さは、前記第１面を基準とする前記第１溝の底面の深さより浅い、
   ことを特徴とする半導体装置の製造方法。
2. 前記半導体基板の前記第１面は、前記第１溝が存在する領域と、前記領域以外の他の領域とを有し、
   前記第１領域を形成する工程では、前記他の領域がマスクされた状態で前記第１溝を通して前記半導体基板に前記イオンを注入する、
   ことを特徴とする請求項１に記載の半導体装置の製造方法。
3. 前記第１領域を形成する工程の後かつ前記半導体基板に前記第２溝を形成する工程の前に、前記第１溝の中に第１分離部材を配置する工程を更に含む、
   ことを特徴とする請求項１又は２に記載の半導体装置の製造方法。
4. 前記第２溝を形成する工程では、前記第１分離部材の一部および前記半導体基板の一部が除去される、
   ことを請求項３に記載の半導体装置の製造方法。
5. 前記第２溝を形成する工程では、前記第１領域の一部が除去される、
   ことを請求項３又は４に記載の半導体装置の製造方法。
6. 前記第２溝の中に第２分離部材を配置する工程を更に含み、
   前記第２分離部材が、前記第１分離部材および前記第１領域の少なくとも一方に接触する、
   ことを特徴とする請求項３乃至５のいずれか１項に記載の半導体装置の製造方法。
7. 前記第２溝を形成する工程では、前記第２溝の底面から前記第１分離部材の上部が突出するように前記半導体基板をエッチングし、
   前記半導体装置の製造方法は、前記第２溝の中に第２分離部材を配置する工程を更に含み、
   前記第２分離部材は下端に凹部を有し、前記第２分離部材の前記凹部と前記第１分離部材の上部とが嵌合する、
   ことを請求項３乃至５のいずれか１項に記載の半導体装置の製造方法。
8. 前記第２溝を形成する工程では、前記第２溝を含む複数の溝が形成され、
   前記複数の溝は、前記第１分離部材を露出させるように前記第１分離部材の上に形成される前記第２溝と、前記第１分離部材が存在しない領域の上に形成される第３溝とを含む、
   ことを特徴とする請求項３乃至７のいずれか１項に記載の半導体装置の製造方法。
9. 前記半導体基板の中に電荷蓄積領域を形成する工程を含み、
   前記電荷蓄積領域と前記第１溝との間に前記第１領域が位置する、
   ことを特徴とする請求項１乃至８のいずれか１項に記載の半導体装置の製造方法。
10. 前記半導体基板の前記第２面の側の一部を除去することによって前記半導体基板を薄化する工程を更に含み、前記半導体基板を薄化する工程では、前記第１領域の少なくとも一部が除去されるように前記半導体基板を薄化する、
    ことを特徴とする請求項１乃至９のいずれか１項に記載の半導体装置の製造方法。
11. 前記半導体基板はシリコンを含み、前記イオンは、シリコンを除く第１４族元素のイオンである、
    ことを特徴とする請求項１乃至１０のいずれか１項に記載の半導体装置の製造方法。
12. 前記イオンは、炭素を含む、
    ことを特徴とする請求項１１に記載の半導体装置の製造方法。
13. 前記第１面を基準とする前記第１溝の前記底面の深さは、０．５μｍ以上であり、
    前記第１領域を形成する工程で形成される前記第１領域は、前記第１溝の前記底面の下に位置する第１部分と、前記第１溝の側方に位置する第２部分とを含み、前記第１部分における前記第１４族元素の濃度が、前記第２部分における前記第１４族元素の濃度よりも高い、
    ことを特徴とする請求項１１に記載の半導体装置の製造方法。
14. 第１面および第２面を有する半導体基板を準備する工程と、
    前記半導体基板の前記第１面の側に第１溝を形成する工程と、
    前記第１溝を通して前記半導体基板に炭素イオンを注入することによって第１領域を形成する工程と、
    前記第１領域の中に第１絶縁体を形成する工程と、
    前記第１絶縁体を形成する工程の後に、前記半導体基板の前記第１面の側に第２溝を形成する工程と、を含み、
    前記第１面を基準とする前記第２溝の底面の深さは、前記第１面を基準とする前記第１溝の底面の深さより浅い、
    ことを特徴とする半導体装置の製造方法。
15. 前記第２溝を形成する工程では、前記第１溝の前記第１面側の側面および前記第１領域の一部が除去される、
    ことを特徴とする請求項１４に記載の半導体装置の製造方法。
16. 第１面および第２面を有するシリコン層の前記第１面の側に第１溝を形成する工程と、
    前記第１溝を通して前記シリコン層に、シリコンを除く第１４族元素を含むイオンを注入することによって、第１領域を形成する工程と、
    前記第１領域を形成する工程の後に、前記第１溝の中に、後に第１分離部材となるべき部分を含む第１絶縁体を形成する工程と、
    前記第１絶縁体を形成する工程の後に、前記部分が前記第１分離部材として残るように前記部分を露出させる第２溝を形成する工程と、
    前記第２溝を形成する工程の後に、前記第２溝の中に第２絶縁体を充填し第２分離部材を形成する工程と、
    前記第２分離部材を形成する工程の後に、前記第１面および前記第２分離部材の上に配線層および層間絶縁膜を形成する工程と、
    を含むことを特徴とする半導体装置の製造方法。
17. 前記第２分離部材は、下端に凹部を有し、前記第１分離部材の端部と前記凹部とが嵌合する、
    ことを特徴とする請求項１６に記載の半導体装置の製造方法。
18. 前記第１４族元素は、炭素である、
    ことを特徴とする請求項１６又は１７に記載の半導体装置の製造方法。
19. 前記配線層および前記層間絶縁膜を形成する工程の後に、前記第１領域が露出するように前記シリコン層の前記第２面の側の一部を除去する工程を更に含む、
    ことを特徴とする請求項１６乃至１８のいずれか１項に記載の半導体装置の製造方法。
20. 前記第２分離部材を形成する工程の後であって前記配線層および前記層間絶縁膜を形成する工程の前に、前記シリコン層に電荷蓄積領域を形成する工程を更に含む、
    ことを特徴とする請求項１６乃至１９のいずれか１項に記載の半導体装置の製造方法。
21. 前記電荷蓄積領域と前記第１溝との間に前記第１領域が位置する、
    ことを特徴とする請求項２０に記載の半導体装置の製造方法。