CN105819392B - 半导体器件的形成方法 - Google Patents

半导体器件的形成方法 Download PDF

Info

Publication number
CN105819392B
CN105819392B CN201510005533.3A CN201510005533A CN105819392B CN 105819392 B CN105819392 B CN 105819392B CN 201510005533 A CN201510005533 A CN 201510005533A CN 105819392 B CN105819392 B CN 105819392B
Authority
CN
China
Prior art keywords
substrate
aluminum
protective layer
semiconductor device
monocrystalline silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510005533.3A
Other languages
English (en)
Other versions
CN105819392A (zh
Inventor
许继辉
郑超
王伟
李卫刚
刘炼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201510005533.3A priority Critical patent/CN105819392B/zh
Publication of CN105819392A publication Critical patent/CN105819392A/zh
Application granted granted Critical
Publication of CN105819392B publication Critical patent/CN105819392B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Micromachines (AREA)
  • Pressure Sensors (AREA)

Abstract

一种半导体器件的形成方法，在单晶硅上沉积铝之前，先形成一保护层，该保护层遮盖了单晶硅表面的大部分区域，仅露出需形成铝电极区域的单晶硅，由于本发明不是直接在单晶硅上沉积铝，因而避免了铝嵌入单晶硅内形成铝钉，进而避免了该铝钉造成后续结构制作所涉及的光刻过程中的散射、衍射现象以及光刻胶掩膜位置及尺寸不精准问题。

Description

半导体器件的形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体器件的形成方法。
背景技术
近年来，相对于铜，铝具有易刻蚀的特点，因而越来越多的使用在半导体器件的导电结构中，例如MEMS器件中的欧姆接触，需直接在硅衬底上形成铝电极。
实际研究表明，在上述具有铝电极的硅衬底内或上形成其它半导体结构或部件时，例如刻蚀该硅衬底形成MEMS器件的质量块，即可动部件时，经常出现对准偏差问题，这造成半导体器件的良率较低，对准偏差较大时，会导致所形成的半导体器件失效。
有鉴于此，本发明提供一种新的半导体器件的形成方法，以提高半导体器件的良率。
发明内容
本发明解决的问题是现有技术中具有直接形成在硅衬底上的铝电极的半导体器件的良率较低。
为解决上述问题，本发明提供一种半导体器件的形成方法，包括：
提供半导体基底，所述半导体基底的表层为单晶硅，在所述单晶硅上形成保护层；
刻蚀所述保护层，以暴露预定形成铝电极区域的单晶硅；
在所述保护层及暴露的单晶硅上沉积铝层；
去除部分区域的铝层以及保护层，以形成铝电极。
可选地，所述保护层的材质为二氧化硅。
可选地，所述二氧化硅采用化学气相沉积法生成。
可选地，所述化学气相沉积法的工艺参数为：SiH4的流量为60SCCM～300SCCM，N2O气体的流量为3500SCCM～4500SCCM，压强为2.0Torr～5.0Torr。
可选地，所述保护层的厚度范围为
Figure BDA0000652455940000021
可选地，所述半导体基底为单晶硅衬底。
可选地，所述半导体器件为MEMS器件，所述铝电极用于晶圆键合。
可选地，所述半导体器件为MEMS器件，所述半导体基底包括第一衬底以及第二衬底，所述第一衬底上形成有MOS晶体管以及金属互连结构，所述第二衬底用于形成MEMS器件的可动部件，所述铝电极形成在第二衬底的正面，形成铝电极后，还干法刻蚀所述第二衬底形成可动部件，所述干法刻蚀采用的掩膜板通过光刻工艺形成。
可选地，所述干法刻蚀采用的掩膜板为图形化的光刻胶。
可选地，所述第二衬底内形成有穿硅通孔，所述铝电极通过所述穿硅通孔内的导电材质与所述第一衬底上的金属互连结构电连接。
可选地，形成铝电极步骤中，采用干法刻蚀去除部分区域的铝层以及保护层。
与现有技术相比，本发明的技术方案具有以下优点：1)本方案不是直接在单晶硅上沉积铝，因而避免了铝嵌入单晶硅内形成铝钉，进而避免了该铝钉造成的光刻过程中的散射、衍射现象以及光刻胶掩膜位置及尺寸不精准问题，而是在单晶硅上沉积铝之前，先形成一保护层，该保护层遮盖了单晶硅表面的大部分区域，仅露出需形成铝电极区域的单晶硅，铝电极形成后，该保护层被去除，暴露出的单晶硅表面由于无铝钉存在，因而是较为平坦的表面，如此，避免了该铝钉可能造成的散射、衍射现象。
2)可选方案中，上述保护层的材质为二氧化硅，二氧化硅具有多种形成方法，相对于热氧化法，采用化学气相沉积法生成速率较快，效率较高。
3)可选方案中，基于2)可选方案，化学气相沉积法生成二氧化硅的工艺参数为：SiH4的流量为60SCCM～300SCCM，N2O气体的流量为3500SCCM～4500SCCM，压强为2.0Torr～5.0Torr，上述工艺参数生成的二氧化硅质量较好，采用较薄厚度即可实现后续沉积的铝层与单晶硅的良好隔绝，避免铝钉生成。
4)可选方案中，上述方案的铝电极可以用于MEMS器件中两晶圆的键合，也可以用于与导电结构电互连，起导电作用。
附图说明
图1至图6是本发明一实施例中的MEMS器件在不同制作阶段的结构示意图。
具体实施方式
如背景技术中所述，现有技术中，采用光刻工艺在具有铝电极的硅衬底内或上形成其它半导体结构或部件时，经常出现对准偏差问题，这造成半导体器件的良率较低。针对上述问题，本发明人进行了分析，发现产生问题的原因是：在单晶硅上沉积铝，铝会嵌入单晶硅内形成铝钉，该铝钉表面低于单晶硅表面，因而光刻过程中，曝光光源在该凹凸不平的表面会有散射、衍射现象，从而造成了光刻胶掩膜位置及尺寸不精准。基于上述分析，本发明提出：在单晶硅上沉积铝之前，先形成一保护层，该保护层遮盖了单晶硅表面的大部分区域，仅露出需形成铝电极区域的单晶硅，如此，避免了可能造成散射、衍射的铝钉形成，从而解决了光刻胶掩膜位置及尺寸不精准问题。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1至图6是本发明一实施例提供的MEMS器件在不同制作阶段的结构示意图。以下结合图1至图6所示，详细介绍MEMS器件的形成方法。
首先，参照图1所示，提供半导体基底，该半导体基底包括第一衬底1以及第二衬底2，第一衬底1上形成有MOS晶体管(未图示)以及金属互连结构(未标示)，第二衬底2用于形成MEMS的可动部件，在第二衬底2的正面形成保护层3。
本实施例中，第二衬底2为单晶硅，其它实施例中，也可以为其它类型的半导体衬底，其表面具有单晶硅，甚至半导体基底也可以为一单晶硅衬底，其内的可动部件以及空腔采用其它工艺形成，例如腐蚀牺牲层形成。
此外，本实施例中的第二衬底2内形成有穿硅通孔20，该穿硅通孔20内填充有导电材质，例如多晶硅，该多晶硅与第一衬底1上的金属互连结构电互连。
保护层3能避免铝与单晶硅表面接触，因而可以防止铝钉生成。本实施例中，上述保护层3的材质为二氧化硅，其采用化学气相沉积法生成，由于该保护层3仅起隔绝后续沉积的铝与单晶硅表面作用，因而厚度不需太厚，优选
Figure BDA0000652455940000041
实际研究表明，上述化学气相沉积法生成二氧化硅保护层的工艺参数为：SiH4的流量为60SCCM～300SCCM，N2O气体的流量为3500SCCM～4500SCCM，压强为2.0Torr～5.0Torr，二氧化硅质量较好，可以隔绝后续沉积的铝层与单晶硅。
其它实施例中，上述保护层3也可以为氮化硅、氮氧化硅等能隔绝铝层与单晶硅的材质。
之后，参照图2所示，刻蚀保护层3，以暴露预定形成铝电极区域的单晶硅。
如图2所示，本步骤形成了一些开口30，上述开口30暴露出第二衬底2的表面，上述开口30的形成方法例如为光刻、干法刻蚀。可以看出，保留的保护层3遮盖了单晶硅表面的大部分区域。
接着，参照图3所示，在保护层3及暴露的第二衬底2上沉积铝层4。
上述沉积铝层4的方法例如为溅射法。可以理解的是，溅射过程中，铝填充了开口30。
然后，参照图4所示，去除部分区域的铝层4(参照图3)以及保护层3(参照图3)，以形成铝电极41。
由于铝材质较软，因而相对于CMP，优选采用干法刻蚀去除预定形成铝电极41区域外的铝层4以及保护层3。
之后，参照图5与图6所示，在铝电极41以及第二衬底2上形成图形化的光刻胶层5，以所述图形化的光刻胶层5为掩膜干法刻蚀第二衬底2以形成可动电极21。
可以理解的是，由于沉积铝层4过程中，大部分的单晶硅第二衬底2表面都被保护层3遮盖，因而保护层3去除后，暴露出的第二衬底2正面无铝钉形成，表面较为平坦，这使得形成图形化的光刻胶层5所需的曝光过程中，可以避免散射、衍射现象，因而形成的图形化光刻胶层5尺寸及位置无偏差，以此为掩膜所刻蚀形成的可动部件21位置及尺寸也无偏差，从而提高了MEMS器件的良率。
可动部件21形成后，例如采用灰化法去除上述残留的光刻胶层。
其它实施例中，图形化的光刻胶层5底部也可以设置底部抗反射层(BARC)，以进一步减少散射、反射现象。
另外，本实施例中以图形化的光刻胶层5为掩膜刻蚀形成可动部件21，其它实施例中，也可以通过先将图形化的光刻胶层5的图形转移至硬掩膜层(材质例如为氮化硅)，以该图形化的硬掩膜层为掩膜刻蚀第二衬底2。
上述形成的铝电极41可以用于晶圆键合，即采用第三衬底作为盖层，该第三衬底的材质可以为单晶硅，上述第三衬底上可以形成凸块，该凸块材质例如为锗，即采用铝-锗键合，以将可动部件21悬浮在空腔内。
本实施例中，由于铝电极41位于穿硅通孔20上方，因而通过该铝电极41也可以将第一衬底1上的电信号引出。
本实施例中以MEMS器件上的铝电极41为例，介绍了保护层3能防止光刻过程中的散射、衍射现象，从而避免后续形成结构的位置及尺寸与预定位置及尺寸之间具有偏差，可以理解的是，其它半导体结构中，在单晶硅上形成保护层3后再沉积铝层4，也能避免单晶硅表面出现铝钉，进而能提高后续光刻工艺形成的结构的位置及尺寸精准度。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (10)

1.一种半导体器件的形成方法，其特征在于，包括：
提供半导体基底，所述半导体基底的表层为单晶硅，在所述单晶硅上形成保护层；
刻蚀所述保护层，以暴露预定形成铝电极区域的单晶硅；
在所述保护层及暴露的单晶硅上沉积铝层；
去除部分区域的铝层以及保护层，以形成铝电极，所述保护层用于避免所述铝层中的铝嵌入所述单晶硅内形成铝钉；
其中，所述半导体器件为MEMS器件，所述半导体基底包括第一衬底以及第二衬底，所述第一衬底上形成有MOS晶体管以及金属互连结构，所述第二衬底用于形成MEMS器件的可动部件，所述铝电极形成在第二衬底的正面，形成铝电极后，还干法刻蚀所述第二衬底形成可动部件，所述干法刻蚀采用的掩膜板通过光刻工艺形成。
2.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述保护层的材质为二氧化硅。
3.根据权利要求2所述的半导体器件的形成方法，其特征在于，所述二氧化硅采用化学气相沉积法生成。
4.根据权利要求3所述的半导体器件的形成方法，其特征在于，所述化学气相沉积法的工艺参数为：SiH4的流量为60SCCM～300SCCM，N2O气体的流量为3500SCCM～4500SCCM，压强为2.0Torr～5.0Torr。
5.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述保护层的厚度范围为
Figure FDF0000008284410000011
6.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述半导体基底为单晶硅衬底。
7.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述半导体器件为MEMS器件，所述铝电极用于晶圆键合。
8.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述干法刻蚀采用的掩膜板为图形化的光刻胶。
9.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述第二衬底内形成有穿硅通孔，所述铝电极通过所述穿硅通孔内的导电材质与所述第一衬底上的金属互连结构电连接。
10.根据权利要求1所述的半导体器件的形成方法，其特征在于，形成铝电极步骤中，采用干法刻蚀去除部分区域的铝层以及保护层。
CN201510005533.3A 2015-01-06 2015-01-06 半导体器件的形成方法 Active CN105819392B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510005533.3A CN105819392B (zh) 2015-01-06 2015-01-06 半导体器件的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510005533.3A CN105819392B (zh) 2015-01-06 2015-01-06 半导体器件的形成方法

Publications (2)

Publication Number Publication Date
CN105819392A CN105819392A (zh) 2016-08-03
CN105819392B true CN105819392B (zh) 2020-08-07

Family

ID=56513838

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510005533.3A Active CN105819392B (zh) 2015-01-06 2015-01-06 半导体器件的形成方法

Country Status (1)

Country Link
CN (1) CN105819392B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101388364A (zh) * 2007-09-13 2009-03-18 李刚 采用低温工艺形成电学隔离区方法、单片集成方法及芯片
CN102130023A (zh) * 2010-01-12 2011-07-20 中芯国际集成电路制造(上海)有限公司 铝垫的形成方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7071045B2 (en) * 2004-05-06 2006-07-04 Chunghwa Picture Tubes, Ltd. Process of manufacturing thin film transistor
CN102024720B (zh) * 2009-09-23 2012-04-18 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法
JP5581642B2 (ja) * 2009-10-05 2014-09-03 住友電気工業株式会社 半導体装置の製造方法
CN104249991B (zh) * 2013-06-26 2016-08-10 中芯国际集成电路制造(上海)有限公司 Mems器件及其制作方法
CN203721756U (zh) * 2014-02-25 2014-07-16 深圳市兆明芯科技控股有限公司 覆晶式led芯片

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101388364A (zh) * 2007-09-13 2009-03-18 李刚 采用低温工艺形成电学隔离区方法、单片集成方法及芯片
CN102130023A (zh) * 2010-01-12 2011-07-20 中芯国际集成电路制造(上海)有限公司 铝垫的形成方法

Also Published As

Publication number Publication date
CN105819392A (zh) 2016-08-03

Similar Documents

Publication Publication Date Title
JP5089406B2 (ja) キャパシタを含むチップ・キャリア基板およびその製造方法
JP3501280B2 (ja) 半導体装置の製造方法
US20130140700A1 (en) Method of manufacturing a semiconductor device and semiconductor device
US9111874B2 (en) Semiconductor structures and fabrication method thereof
US9455192B2 (en) Kerf preparation for backside metallization
CN107689398A (zh) 半导体器件及其制造方法
KR100574999B1 (ko) 반도체소자의 패턴 형성방법
US20220020642A1 (en) Ald (atomic layer deposition) liner for via profile control and related applications
US7537998B2 (en) Method for forming salicide in semiconductor device
JP2008072032A (ja) 半導体装置の製造方法
KR100924611B1 (ko) 반도체 소자의 미세 패턴 형성방법
US6458710B1 (en) Process for forming uniform multiple contact holes
US6080627A (en) Method for forming a trench power metal-oxide semiconductor transistor
CN105819392B (zh) 半导体器件的形成方法
KR100680504B1 (ko) 반도체 소자의 캐패시터의 제조방법
TW202349563A (zh) 一種去除在閘極結構上方的階梯高度的方法
TWI715711B (zh) 半導體元件及其製造方法
TWI723062B (zh) 半導體元件結構及其製作方法
KR100826964B1 (ko) 반도체 소자의 제조방법
JPH07135247A (ja) 半導体装置の製造方法
CN105632909B (zh) 一种半导体器件及其制造方法、电子装置
CN112531027B (zh) 半导体结构及其形成方法
KR20050000970A (ko) 반도체 소자의 제조방법
KR100615822B1 (ko) 반도체 소자의 파티클 제거 방법
JPH1012868A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant