JP2022092828A - 窒化物半導体装置及び窒化物半導体装置の製造方法 - Google Patents

Abstract

【課題】高濃度で、濃度のばらつきが小さいＰ型領域を実現可能な窒化物半導体装置及び窒化物半導体装置の製造方法を提供する。【解決手段】窒化物半導体装置は、窒化物半導体と、窒化物半導体に設けられ、アクセプタ元素の濃度が５×１０１８ｃｍ－３以上２×１０２０ｃｍ－３以下であるＰ型領域と、を備える。一方向への長さが３０ｎｍ以上で、アクセプタ元素の濃度が５×１０２０ｃｍ－３以上であるロッド状アクセプタ偏析の、Ｐ型領域における密度は１×１０１４ｃｍ－３以下である。【選択図】図２

Description

本発明は、窒化物半導体装置及び窒化物半導体装置の製造方法に関する。

縦型のＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造を有する窒化物半導体装置が知られている（例えば、特許文献１参照）。また、窒化物半導体装置では、マグネシウム（Ｍｇ）をドーパントとして用いることによりＰ型の伝導度制御が可能である（例えば、特許文献２参照）。

窒化物半導体装置において、良好なオーミック接触を実現するためには、高濃度のＰ型領域を窒化物半導体に選択的に形成する必要がある。Ｐ型領域を選択形成する手法としては、コスト、生産性、信頼性の観点でイオン注入が望ましい。しかし、窒化物半導体に対してＭｇを高濃度にイオン注入し、Ｍｇを活性化させるために高温度で熱処理を施すと、Ｍｇがロッド状に高密度に偏析する。Ｍｇがロッド状に高密度に偏析すると、偏析が生じている領域以外の領域でＭｇ濃度は低下する。このため、高濃度で、濃度のばらつきが小さいＰ型領域をイオン注入で形成することは難しかった（例えば、非特許文献１参照）。

特開２０１９－０９６７４４号公報 特開２０１４－０８６６９８号公報

Ｋｕｍａｒ ｅｔ．ａｌ．，Ｊ．Ａｐｐｌ．Ｐｈｙｓ．１２６（２０１９）２３５７０４．

窒化物半導体装置において、高濃度で、濃度のばらつきが小さいＰ型領域を実現することが望まれている。

本発明は上記課題に着目してなされたものであって、高濃度で、濃度のばらつきが小さいＰ型領域を実現可能な窒化物半導体装置及び窒化物半導体装置の製造方法を提供することを目的とする。

上記課題を解決するために、本発明の一態様に係る窒化物半導体装置は、窒化物半導体と、前記窒化物半導体に設けられ、アクセプタ元素の濃度が５×１０^１８ｃｍ^－３以上２×１０^２０ｃｍ^－３以下であるＰ型領域と、を備える。一方向への長さが３０ｎｍ以上で、前記アクセプタ元素の濃度が５×１０^２０ｃｍ^－３以上であるロッド状アクセプタ偏析の、前記Ｐ型領域における密度は１×１０^１４ｃｍ^－３以下である。

本発明の一態様に係る窒化物半導体装置の製造方法は、窒化物半導体の一部領域にアクセプタ元素をイオン注入する工程と、前記アクセプタ元素をイオン注入する工程の前又は後で、前記一部領域に窒素をイオン注入する工程と、前記アクセプタ元素及び前記窒素がイオン注入された前記窒化物半導体に熱処理を施して、前記一部領域にＰ型領域を形成する工程と、を備える。前記アクセプタ元素をイオン注入する工程では、イオン注入される前記アクセプタ元素の濃度が５×１０^１８ｃｍ^－３以上２×１０^２０ｃｍ^－３以下となるように注入条件を設定する。

本発明によれば、高濃度で、濃度のばらつきが小さいＰ型領域を実現可能な窒化物半導体装置及び窒化物半導体装置の製造方法を提供することができる。

図１は、本発明の実施形態１に係る窒化ガリウム半導体装置（ＧａＮ半導体装置）の構成例を示す平面図である。 図２は、本発明の実施形態１に係る縦型ＭＯＳＦＥＴの構成例を示す断面図である。 図３Ａは、本発明の実施形態１に係る縦型ＭＯＳＦＥＴの製造方法を工程順に示す断面図である。 図３Ｂは、本発明の実施形態１に係る縦型ＭＯＳＦＥＴの製造方法を工程順に示す断面図である。 図３Ｃは、本発明の実施形態１に係る縦型ＭＯＳＦＥＴの製造方法を工程順に示す断面図である。 図３Ｄは、本発明の実施形態１に係る縦型ＭＯＳＦＥＴの製造方法を工程順に示す断面図である。 図３Ｅは、本発明の実施形態１に係る縦型ＭＯＳＦＥＴの製造方法を工程順に示す断面図である。 図３Ｆは、本発明の実施形態１に係る縦型ＭＯＳＦＥＴの製造方法を工程順に示す断面図である。 図４Ａは、本発明の実施例に係るＧａＮ基板の結晶欠陥の分析結果を示す断面ＴＥＭ図である。 図４Ｂは、本発明の実施例に係るＧａＮ基板のＭｇ偏析の分析結果を示す３Ｄ－ＡＰ図である。 図５は、本発明の実施例に係るＧａＮ基板において、Ｍｇ偏析が生じていない領域（母相）のＭｇ濃度を示すグラフである。 図６Ａは、本発明の比較例１に係るＧａＮ基板の結晶欠陥の分析結果を示す断面ＴＥＭ図である。 図６Ｂは、本発明の比較例１に係るＧａＮ基板のＭｇ偏析の分析結果を示す３Ｄ－ＡＰ図である。 図７は、本発明の比較例１に係るＧａＮ基板に生じたロッド状Ｍｇ偏析とその周辺領域における元素の組成比を３Ｄ－ＡＰで測定した結果を示すグラフである。 図８は、図７に示したデータを得た際の測定範囲を示す断面ＴＥＭ図である。 図９は、本発明の比較例１に係るＧａＮ基板において、Ｍｇ偏析が生じていない領域（母相）のＭｇ濃度を示すグラフである。 図１０Ａは、本発明の比較例２に係るＧａＮ基板の結晶欠陥の分析結果を示す断面ＴＥＭ図である。 図１０Ｂは、本発明の比較例２に係るＧａＮ基板のＭｇ偏析の分析結果を示す３Ｄ－ＡＰ図である 図１１は、本発明の実施形態２に係る縦型ＭＯＳＦＥＴの構成を示す断面図である。 図１２は、本発明の実施形態３に係る縦型ＭＯＳＦＥＴの構成例を示す断面図である。

以下に本発明の実施形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。但し、図面は模式的なものであり、厚みと平面寸法との関係、各装置や各部材の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判定すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。

また、以下の説明では、Ｘ軸方向、Ｙ軸方向及びＺ軸方向の文言を用いて、方向を説明する場合がある。例えば、Ｘ軸方向及びＹ軸方向は、後述のＧａＮ基板１０の表面１０ａに平行な方向である。Ｘ軸方向及びＹ軸方向を水平方向ともいう。また、Ｚ軸方向は、ＧａＮ基板１０の表面１０ａと垂直に交わる方向である。Ｘ軸方向、Ｙ軸方向及びＺ軸方向は、互いに直交する。

また、以下の説明では、Ｚ軸の正方向を「上」と称し、Ｚ軸の負方向を「下」と称する場合がある。「上」及び「下」は、必ずしも地面に対する鉛直方向を意味しない。つまり、「上」及び「下」の方向は、重力方向に限定されない。「上」及び「下」は、領域、層、膜及び基板等における相対的な位置関係を特定する便宜的な表現に過ぎず、本発明の技術的思想を限定するものではない。例えば、紙面を１８０度回転すれば「上」が「下」に、「下」が「上」になることは勿論である。

また以下の説明において、導電型を示すＰやＮに付す＋や－は、＋及び－が付記されていない半導体領域に比して、それぞれ相対的に不純物濃度が高い又は低い半導体領域であることを意味する。ただし同じＰとＰ（または、ＮとＮ）とが付された半導体領域であっても、それぞれの半導体領域の不純物濃度が厳密に同じであることを意味するものではない。

＜実施形態１＞
（窒化ガリウム半導体装置の構成例）
図１は、本発明の実施形態１に係る窒化ガリウム半導体装置（本発明の「窒化物半導体装置」の一例；以下、ＧａＮ半導体装置）１００の構成例を示す平面図である。図１は、Ｘ－Ｙ平面図である。図１に示すように、ＧａＮ半導体装置１００は、活性領域１１０とエッジ終端領域１３０とを有する。活性領域１１０は、ゲートパッド１１２及びソースパッド１１４を有する。ゲートパッド１１２及びソースパッド１１４は、後述のゲート電極４４及びソース電極５４にそれぞれ電気的に接続された電極パッドである。

Ｚ軸方向からの平面視で、エッジ終端領域１３０は、活性領域１１０の周囲を囲んでいる。エッジ終端領域１３０は、ガードリング構造、フィールドプレート構造及びＪＴＥ（Ｊｕｎｃｔｉｏｎ Ｔｅｒｍｉｎａｔｉｏｎ Ｅｘｔｅｎｓｉｏｎ）構造の一以上を有してよい。エッジ終端領域１３０は、活性領域１１０で発生した空乏層をエッジ終端領域１３０まで広げることにより、活性領域１１０での電界集中を防ぐ機能を有してよい。

（縦型ＭＯＳＦＥＴの構成例）
図２は、本発明の実施形態１に係る縦型ＭＯＳＦＥＴ１の構成例を示す断面図である。図２は、図１に示す活性領域１１０をＩＩ－ＩＩ´線で切断した断面を示しており、縦型ＭＯＳＦＥＴ１の繰り返しの単位構造を示している。ＧａＮ半導体装置１００は、図２に示す縦型ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）１を複数備える。ＧａＮ半導体装置１００では、縦型ＭＯＳＦＥＴ１がＹ軸方向に繰り返し設けられている。

図２に示すように、縦型ＭＯＳＦＥＴ１は、窒化ガリウム基板（本発明の「窒化物半導体」の一例；以下、ＧａＮ基板）１０と、ゲート絶縁膜４２と、ゲート絶縁膜４２上に設けられたゲート電極４４と、ソース電極５４及びドレイン電極５６を有する。

ＧａＮ基板１０（本発明の「窒化物半導体」の一例）は、ＧａＮ単結晶基板である。ＧａＮ基板１０は、例えばＮ－型の基板である。ＧａＮ基板１０は、表面１０ａと、表面１０ａの反対側に位置する裏面１０ｂとを有する。例えば、ＧａＮ基板１０は、貫通転位密度が１×１０^７ｃｍ^－２未満である低転位自立ＧａＮ基板である。

ＧａＮ基板１０に含まれるドナー（Ｎ型不純物）は、Ｓｉ（シリコン）、Ｇｅ（ゲルマニウム）、及びＯ（酸素）の一種類以上の元素であってよい。また、ＧａＮ基板１０に含まれるアクセプタ元素（Ｐ型不純物）は、Ｍｇ（マグネシウム）、Ｃａ（カルシウム）、Ｂｅ（ベリリウム）及びＺｎ（亜鉛）の一種類以上の元素であってよい。

ＧａＮ基板１０が低転位自立ＧａＮ基板であることにより、ＧａＮ基板１０に大面積のパワーデバイスが形成される場合でも、パワーデバイスにおけるリーク電流を少なくすることができる。これにより、パワーデバイスを高い良品率で製造することが可能となる。また、縦型ＭＯＳＦＥＴ１の製造工程に含まれる熱処理において、イオン注入された不純物が転位に沿って深く拡散することを防止することができる。

なお、ＧａＮ基板１０は、ＧａＮ単結晶基板と、ＧａＮ単結晶基板上にエピタキシャル成長された単結晶のＧａＮ層とを含んでもよい。この場合、ＧａＮ単結晶基板はＮ＋型又はＮ型であってもよく、ＧａＮ層はＮ型又はＮ－型であってもよい。

縦型ＭＯＳＦＥＴ１において、半導体材料はＧａＮであるが、半導体材料はアルミニウム（Ａｌ）及びインジウム（Ｉｎ）の一以上の元素を含んでもよい。半導体材料は、Ａｌ及びＩｎを微量に含んだ混晶半導体、即ちＡｌｘＩｎｙＧａ１－ｘ－ｙＮ（０≦ｘ＜１、０≦ｙ＜１）であってもよい。なお、ＧａＮは、ＡｌｘＩｎｙＧａ１－ｘ－ｙＮにおいてｘ＝ｙ＝０とした場合である。

ＧａＮ基板１０には、ドリフト領域２２、ウェル領域２３（本発明の「Ｐ型ウェル領域」の一例）、コンタクト領域２５（本発明の「Ｐ型領域」の一例）及びソース領域２６（本発明の「Ｎ型ソース領域」の一例）が設けられている。ウェル領域２３、コンタクト領域２５及びソース領域２６は、それぞれ、ＧａＮ基板１０の表面１０ａから所定の深さに不純物がイオン注入され、熱処理により不純物が活性化された領域である。

例えば、ウェル領域２３の表面側にコンタクト領域２５が設けられている。ウェル領域２３はＰ型の領域であり、コンタクト領域２５はＰ＋型の領域である。ウェル領域２３よりもコンタクト領域２５の方が、Ｐ型の不純物濃度が高い。ウェル領域２３及びコンタクト領域２５は、アクセプタ元素（Ｐ型不純物）として、Ｍｇ及びＢｅの少なくとも一方を含む。

例えば、ウェル領域２３及びコンタクト領域２５は、アクセプタ元素として、Ｍｇを含む。ウェル領域２３におけるＭｇの濃度は、１×１０^１６ｃｍ^－３以上３×１０^１８ｃｍ^－３以下である。コンタクト領域２５におけるＭｇの濃度は、５×１０^１８ｃｍ^－３以上２×１０^２０ｃｍ^－３以下である。

ドリフト領域２２はＮ－型の領域であり、ソース領域２６はＮ＋型の領域である。ドリフト領域２２よりもソース領域２６の方が、Ｎ型の不純物濃度が低い。ドリフト領域２２及びソース領域２６は、Ｎ型の不純物として、例えばＳｉを含む。例えば、ドリフト領域２２のＮ型の不純物濃度は、ＧａＮ基板１０のＮ型の不純物濃度と同じである。この場合、ドリフト領域２２には、Ｎ型の不純物がイオン注入されていなくてもよい。ソース領域２６はウェル領域２３の表面側に設けられている。ソース領域２６は、ウェル領域２３の表面側にＳｉがイオン注入され、熱処理によりＳｉが活性化されることにより形成される。

図２に示すように、ソース領域２６の上部は、ＧａＮ基板１０の表面１０ａに露出している。ソース領域２６は、底部と第１側部とがウェル領域２３に接し、第２側部がコンタクト領域２５に接している。ソース領域２６の第１側部は、縦型ＭＯＳＦＥＴ１のチャネルが形成される領域（以下、チャネル領域）２３１側に位置する。ソース領域２６の第２側部は、Ｙ軸方向において、第１側部の反対側に位置する。

コンタクト領域２５の上部は、ＧａＮ基板１０の表面１０ａに露出している。コンタクト領域２５は、側部がソース領域２６に接し、底部がウェル領域２３に接している。ウェル領域２３、コンタクト領域２５及びソース領域２６は、Ｘ軸方向に延伸するストライプ形状を有する。

ドリフト領域２２の上部（以下、上部領域）は、ＧａＮ基板１０の表面１０ａに露出している。上部領域２２１は、表面１０ａにおいてゲート絶縁膜４２と接している。上部領域２２１は、Ｙ軸方向で向かい合う一対のウェル領域２３間に位置する。上部領域２２１はＪＦＥＴ領域と呼んでもよい。

ドリフト領域２２の下部（以下、下部領域）２２２は、ウェル領域２３の底部と接している。下部領域２２２は、上部領域２２１とドレイン電極５６との間、及び、ウェル領域２３とドレイン電極５６との間にそれぞれ位置する。下部領域２２２は、Ｙ軸方向で繰り返される複数の縦型ＭＯＳＦＥＴ１（すなわち、複数の単位構造）間で、Ｙ軸方向に連続して設けられていてもよい。

ドリフト領域２２は、ドレイン電極５６とチャネル領域２３１との間の電流経路として機能する。コンタクト領域２５は、ソース電極５４との接触抵抗を低減する機能を有する。また、コンタクト領域２５は、ゲートオフ時の正孔引き抜き経路としても機能する。

ゲート絶縁膜４２は、例えばシリコン酸化膜（ＳｉＯ_２膜）である。ゲート絶縁膜４２は、例えば平坦な表面１０ａ上に設けられる。

ゲート電極４４は、ゲート絶縁膜４２を介してチャネル領域２３１の上方に設けられている。例えば、ゲート電極４４は、平坦なゲート絶縁膜４２上に設けられたプレーナ型である。ゲート電極４４は、ゲートパッド１１２と異なる材料で形成されている。ゲート電極４４は不純物をドープしたポリシリコンで形成され、ゲートパッド１１２はＡｌまたはＡｌ‐Ｓｉの合金で形成されている。

ソース電極５４は、ＧａＮ基板１０の表面１０ａ上に設けられている。ソース電極５４は、ソース領域２６の一部とコンタクト領域２５とに接している。ソース電極５４は、図示しない層間絶縁膜を介してゲート電極４４上にも設けられてもよい。層間絶縁膜は、ゲート電極４４とソース電極５４とが電気的に接続しないように、ゲート電極４４の上部及び側部を覆ってもよい。

ソース電極５４は、ソースパッド１１４と同一の材料で形成されている。例えば、ＡｌまたはＡｌ－Ｓｉの合金からなるソース電極５４が、ソースパッド１１４を兼ねている。ソース電極５４は、ＧａＮ基板１０の表面１０ａとＡｌ（または、Ａｌ－Ｓｉ）との間にバリアメタル層を有してもよい。バリアメタル層の材料としてチタン（Ｔｉ）を使用してもよい。ドレイン電極５６は、ＧａＮ基板１０の裏面１０ｂ側に設けられており、裏面１０ｂに接している。ドレイン電極５６もソース電極５４と同様の材料で構成されている。

図２において、ゲート端子、ソース端子及びドレイン端子を、それぞれＧ、Ｄ及びＳで示す。例えば、ゲート端子Ｇを介してゲート電極４４に閾値電圧以上の電位が与えられると、チャネル領域２３１に反転層が形成される。チャネル領域２３１に反転層が形成されている状態で、ドレイン電極５６に所定の高電位が与えられ、かつ、ソース電極５４に低電位（例えば、接地電位）が与えられると、ドレイン端子Ｄからソース端子Ｓへ電流が流れる。また、ゲート電極４４に閾値電圧よりも低い電位が与えられるとチャネル領域２３１に反転層は形成されず、電流は遮断される。これにより、縦型ＭＯＳＦＥＴ１は、ソース端子Ｓ及びドレイン端子Ｄ間における電流をスイッチングすることができる。

（縦型ＭＯＳＦＥＴの製造方法）
次に、本発明の実施形態１に係る縦型ＭＯＳＦＥＴ１の製造方法について説明する。図３Ａから図３Ｆは、本発明の実施形態１に係る縦型ＭＯＳＦＥＴ１の製造方法を工程順に示す断面図である。縦型ＭＯＳＦＥＴ１は、成膜装置、露光装置、エッチング装置など、各種の製造装置によって製造される。

図３Ａに示すように、製造装置は、ＧａＮ基板１０において、ウェル領域２３（図２参照）が形成される領域（以下、ウェル形成領域）２３´に、アクセプタ元素としてＭｇをイオン注入する。例えば、製造装置は、ＧａＮ基板１０の表面１０ａ上にマスクＭ１を形成する。マスクＭ１は、ＧａＮ基板１０に対して選択的に除去可能なＳｉＯ_２膜又はフォトレジストである。活性領域１１０（図１参照）において、マスクＭ１は、ウェル形成領域２３´の上方を開口し、他の領域の上方を覆う形状を有する。製造装置は、マスクＭ１が形成されたＧａＮ基板１０にＭｇをイオン注入する。イオン注入後、製造装置は、ＧａＮ基板１０上からマスクＭ１を除去する。

図３Ａに示すＭｇのイオン注入工程では、イオン注入されるＭｇについて、ＧａＮ基板１０の表面１０ａ付近におけるＭｇ濃度が１×１０^１６ｃｍ^－３以上３×１０^１８ｃｍ^－３以下となるように、Ｍｇの注入エネルギー（加速電圧）とドーズ量とが設定される。表面付近とは、例えば、表面１０ａから深さ５０ｎｍまでの範囲をいう。

または、図３Ａに示すＭｇのイオン注入工程では、ＧａＮ基板１０の表面１０ａ付近だけでなく、ウェル形成領域２３´全体におけるＭｇ濃度が１×１０^１６ｃｍ^－３以上３×１０^１８ｃｍ^－３以下となるように、Ｍｇの注入エネルギーとドーズ量とが設定されてもよい。図３Ａに示すＭｇのイオン注入工程は、加速エネルギーが１条件である一段イオン注入で行ってもよいし、加速エネルギーが複数条件ある多段イオン注入で行ってもよい。

次に、図３Ｂに示すように、製造装置は、ＧａＮ基板１０において、ソース領域が形成される領域（以下、ソース形成領域）２６´にＮ型の不純物としてＳｉをイオン注入する。例えば、製造装置は、ＧａＮ基板１０上にマスクＭ２を形成する。マスクＭ２は、ＳｉＯ_２膜又はフォトレジストである。活性領域１１０において、マスクＭ２は、ソース形成領域２６´の上方を開口し、他の領域の上方を覆う形状を有する。製造装置は、マスクＭ２が形成されたＧａＮ基板１０にＳｉをイオン注入する。イオン注入後、製造装置は、ＧａＮ基板１０上からマスクＭ２を除去する。

次に、図３Ｃに示すように、製造装置は、ＧａＮ基板１０において、コンタクト領域が形成される領域（本発明の「一部領域」の一例；以下、コンタクト形成領域）２５´にＰ型不純物としてＭｇをイオン注入する。例えば、製造装置は、ＧａＮ基板１０上にマスクＭ３を形成する。マスクＭ３は、ＳｉＯ_２膜又はフォトレジストである。活性領域１１０において、マスクＭ３は、コンタクト形成領域２５´の上方を開口し、他の領域の上方を覆う形状を有する。製造装置は、マスクＭ３が形成されたＧａＮ基板１０にＭｇをイオン注入する。

図３Ｃに示すＭｇのイオン注入工程では、ＧａＮ基板１０の表面１０ａから注入ピーク位置までの深さが２００ｎｍ以上１５００ｎｍ以下であり、一例として５００ｎｍとなるように、注入エネルギー（加速電圧）が設定される。また、この工程では、イオン注入されるＭｇについて、注入ピーク位置におけるＭｇ濃度が５×１０^１８ｃｍ^－３以上２×１０^２０ｃｍ^－３以下であり、一例として１×１０^１９ｃｍ^－３となるように、Ｍｇ（アクセプタ元素）のドーズ量が設定される。

または、図３Ｃに示すＭｇのイオン注入工程では、注入ピーク位置だけでなく、コンタクト形成領域２５´全体におけるＭｇ濃度が５×１０^１８ｃｍ^－３以上２×１０^２０ｃｍ^－３以下であり、一例として１×１０^１９ｃｍ^－３となるようにＭｇの注入エネルギーとドーズ量とが設定されてもよい。図３Ｃに示すＭｇのイオン注入工程は、単一の加速エネルギーを用いた一段イオン注入で行ってもよいし、異なる加速エネルギーを用いた多段イオン注入で行ってもよい。

次に、図３Ｄに示すように、製造装置は、ＧａＮ基板１０のコンタクト形成領域２５´に窒素（Ｎ）をイオン注入する。例えば、製造装置は、マスクＭ３が形成されたＧａＮ基板１０にＮをイオン注入する。イオン注入後、製造装置は、ＧａＮ基板１０上からマスクＭ３を除去する。

図３Ｄに示すＮのイオン注入工程では、ＧａＮ基板１０の表面１０ａから注入ピーク位置までの深さが２００ｎｍ以上１５００ｎｍ以下であり、一例として５００ｎｍとなるように、注入エネルギー（加速電圧）が設定される。この工程では、図３Ｃに示したＭｇのイオン注入工程と同じ注入エネルギーで、Ｎをイオン注入してよい。また、この工程では、イオン注入されるＮについて、注入ピーク位置におけるＮ濃度が、Ｍｇ濃度の０．１倍以上１０倍以下であり、一例として１×１０^１９ｃｍ^－３となるようにＮのドーズ量が設定される。

または、図３Ｄに示すＮのイオン注入工程では、注入ピーク位置だけでなく、コンタクト形成領域２５´全体におけるＮ濃度がＭｇ濃度の０．１倍以上１０倍以下であり、一例として１×１０^１９ｃｍ^－３となるようにＮの注入エネルギーとドーズ量とが設定されてもよい。図３Ｄに示すＮのイオン注入工程は、単一の加速エネルギーを用いた一段イオン注入で行ってもよいし、異なる加速エネルギーを用いた多段イオン注入で行ってもよい。

また、図３Ｄに示すＮのイオン注入工程では、コンタクト形成領域２５´だけでなく、ウェル形成領域２３´にもＮを注入してよい。

なお、本発明の実施形態１では、図３Ｃに示したＭｇのイオン注入工程と、図３Ｄに示したＮのイオン注入工程とを入れ替えた工程順としてもよい。すなわち、図３Ｄに示したＮイオン注入工程の後で、図３Ｃに示したＭｇのイオン注入工程を行ってもよい。

次に、図３Ｅに示すように、製造装置は、ＧａＮ基板１０の表面１０ａ上に絶縁性の保護膜３１を形成する。保護膜３１は、熱処理中においてＧａＮ基板１０から窒素原子が放出されることを防ぐ機能を有する。窒素原子がＧａＮ基板１０から放出された位置には窒素空孔が形成される。窒素空孔は、ドナー型欠陥として機能し得るので、Ｐ型特性の発現が阻害される可能性がある。これを防ぐことを目的に、製造装置は、ＧａＮ基板１０上に保護膜３１を設ける。

保護膜３１は、耐熱性が高く、ＧａＮ基板１０と良好な密着性を有し、保護膜３１からＧａＮ基板１０側へ不純物が拡散せず、かつ、ＧａＮ基板１０に対して選択的に除去可能であることが好ましい。保護膜３１は、窒化アルミニウム（ＡｌＮ）膜、ＳｉＯ_２膜または窒化シリコン（ＳｉＮ）膜である。保護膜３１は、ＡｌＮ膜、ＳｉＯ_２膜及びＳｉＮ膜の少なくとも１つ以上を含む積層膜であってもよい。また、ＧａＮ基板１０と保護膜３１との間に、保護膜３１の下地となる絶縁膜が設けられていてもよい。下地となる絶縁膜として、例えばＳｉＯ_２膜が挙げられる。

次に、製造装置は、保護膜３１で覆われたＧａＮ基板１０に、最大温度が１３００℃以上の熱処理を施す。この熱処理は、例えば急速加熱処理である。この熱処理により、ＧａＮ基板１０に導入されたＭｇとＳｉとが活性化される。これにより、図３Ｆに示すように、ＧａＮ基板１０に、Ｐ型のウェル領域２３と、Ｐ＋型のコンタクト領域２５と、Ｎ＋型のソース領域２６とが形成されるとともに、ドリフト領域２２が画定される。また、この熱処理により、ＧａＮ基板１０において、イオン注入により生じた欠陥をある程度回復することができる。熱処理後、製造装置は、ＧａＮ基板１０上から保護膜３１を除去する。

次に、製造装置は、ＧａＮ基板１０上にゲート絶縁膜４２（図１参照）を形成する。次に、製造装置は、ゲート電極４４（図１参照）、ソース電極５４（図１参照）、ドレイン電極５６（図１参照）を形成する。次に、製造装置は、ゲート電極４４上に層間絶縁膜（図示せず）を形成する。次に、製造装置は、ゲート電極４４に電気的に接続するゲートパッド１１２（図１参照）と、ソース電極５４に電気的に接続するソースパッド１１４（図１参照）とを形成する。これにより、図１に示した縦型ＭＯＳＦＥＴ１が完成する。

（エピタキシャル成長法で形成される構造との相違点）
本発明の実施形態において、Ｐ型のコンタクト領域２５は、Ｍｇのイオン注入と、この後に続くＮのイオン注入（または、Ｎのイオン注入と、この後に続くＭｇのイオン注入）とで形成する。コンタクト領域２５をイオン注入で形成するため、同様の構造をエピタキシャル成長法で形成する場合に対して、以下（１）から（３）が相違点となりうる。

（１）コンタクト領域２５は、周辺領域（Ｐ型のウェル領域２３、Ｎ＋型のソース領域２６など）とＭｇ以外の不純物濃度が同じである点。例えば、コンタクト領域２５とウェル領域２３とで、Ｍｇ以外の不純物濃度が互いに同じである点。また、コンタクト領域２５とソース領域２６とで、Ｍｇ及びＳｉ以外の不純物濃度が互いに同じである点。コンタクト領域２５と同様の構造をエピタキシャル成長法で形成すると、コンタクト領域と周辺領域との間で、Ｍｇ以外（または、Ｍｇ及びＳｉ以外）の不純物濃度に差が生じてしまう。本発明の実施形態では、このような差は生じない。

（２）コンタクト領域２５は、周辺領域（Ｐ型のウェル領域２３、Ｎ＋型のソース領域２６など）との界面にＳｉのピークがない点。コンタクト領域２５と同様の構造をエピタキシャル成長法で形成すると、コンタクト領域と周辺領域との界面に、Ｓｉのピークが生じる。このＳｉのピークは、チャンバ内の雰囲気に存在するＳｉが、再成長の際に上記界面に取り込まれることで生じる。本発明の実施形態では、このようなＳｉのピークは生じない。

（３）コンタクト領域２５の表面と、周辺領域（例えば、Ｐ型のウェル領域２３、Ｎ＋型のソース領域２６など）の表面との間に段差が無い（または、ほぼ無い）点。コンタクト領域２５と同様の構造をエピタキシャル成長法で形成すると、コンタクト領域の表面と周辺領域の表面との間に、エッチング又は選択エピタキシャル成長による段差が生じてしまう。本発明の実施形態では、このような段差は生じない。

（実験結果）
次に、ＧａＮ層における結晶欠陥とＭｇの偏析について、実験結果（実施例、比較例１、２）を示す。

（ａ）実施例
図４Ａは、本発明の実施例に係るＧａＮ基板の結晶欠陥の分析結果を示す断面ＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）図である。図４Ｂは、本発明の実施例に係るＧａＮ基板のＭｇ偏析の分析結果を示す３Ｄ－ＡＰ（３－Ｄｉｍｅｎｓｉｏｎ Ａｔｏｍ Ｐｒｏｂｅ Ｍｉｃｒｏｓｃｏｐｅ）図である。

本発明の実施例に係るＧａＮ基板は、ＧａＮ基板にＭｇをイオン注入し、続いてＮをイオン注入し、ＭｇとＮとが注入されたＧａＮ基板に１３００℃で５分の熱処理を施すことによって得られたものである。Ｍｇのイオン注入では、ＧａＮ基板の表面から注入ピーク位置までの深さが５００ｎｍであり、注入ピーク位置におけるＭｇ濃度が１×１０^１９ｃｍ^－３となるように、注入条件（注入エネルギー及びドーズ量）を設定した。また、Ｎの注入条件は、Ｍｇの注入条件と同様に設定した。すなわち、Ｎのイオン注入では、ＧａＮ基板の表面から注入ピーク位置までの深さが５００ｎｍであり、注入ピーク位置におけるＮ濃度が１×１０^１９ｃｍ^－３となるように、注入条件を設定した。なお、本明細書では、Ｍｇのイオン注入に続いてＮをイオン注入することを、Ｎの連続注入ともいう。

図４Ａに示すように、実施例に係るＧａＮ基板では、大きな結晶欠陥は見られなかった。例えば、試料の厚さ１００ｎｍとすると、図４Ａに示す断面ＴＥＭの観察視野に転位等の結晶欠陥が１つあるときの結晶欠陥の密度は、約６．３×１０^１３ｃｍ^－３となる。図４Ａに示す観察視野では転位等の結晶欠陥が見られないため、実施例に係るＧａＮ基板における結晶欠陥の密度（欠陥密度）は、１×１０^１４ｃｍ^－３以下であった。また、図４Ｂに示すように、実施例に係るＧａＮ基板では、非ロッド状Ｍｇ偏析（本発明の「非ロッド状アクセプタ偏析」の一例）は見られるものの、ロッド状Ｍｇ偏析（本発明の「ロッド状アクセプタ偏析」の一例）は見られなかった。

なお、本明細書において、ロッド状Ｍｇ偏析とは、「一方向への長さが３０ｎｍ以上で、Ｍｇの濃度が５×１０^２０ｃｍ^－３以上であるＭｇ偏析」と定義される。一方向とは、例えばｍ軸に平行な方向である。ｍ軸とは、結晶方位＜１－１００＞方向である。また、非ロッド状Ｍｇ偏析とは、「一方向への長さが３０ｎｍ未満で、Ｍｇの濃度が５×１０^２０ｃｍ^－３以上であるＭｇ偏析」と定義される。Ｍｇ偏析は、Ｍｇ偏析欠陥と呼んでもよい。

図５は、本発明の実施例に係るＧａＮ基板において、Ｍｇ偏析が生じていない領域（母相）のＭｇ濃度を示すグラフである。図５の横軸はＧａＮ基板の表面からの深さ（ｎｍ）を示し、縦軸はＭｇ濃度（ｃｍ^－３）を示す。図５に示すように、実施例に係るＧａＮ基板において、Ｍｇ偏析が生じていない領域（母相）におけるＭｇ濃度は、熱処理によって１×１０^１９ｃｍ^－３から低下しているものの、その値は５×１０^１８ｃｍ^－３付近で維持されており、深さ方向におけるＭｇ濃度のばらつきも小さく抑えられていることが確認された。

（ｂ）比較例１
図６Ａは、本発明の比較例１に係るＧａＮ基板の結晶欠陥の分析結果を示す断面ＴＥＭ図である。図６Ｂは、本発明の比較例１に係るＧａＮ基板のＭｇ偏析の分析結果を示す３Ｄ－ＡＰ図である。本発明の比施例１に係るＧａＮ基板は、Ｍｇのみイオン注入し、Ｍｇのみが注入されたＧａＮ基板に１３００℃で５分の熱処理を施すことによって得られたものである。Ｍｇのイオン注入条件は、実施例と同じである。図６Ａに示すように、比較例１に係るＧａＮ基板では、ループ状転位が見られた。また、図６Ｂに示すように、比較例１に係るＧａＮ基板では、ロッド状Ｍｇ偏析が見られた。

図７は、本発明の比較例１に係るＧａＮ基板に生じたロッド状Ｍｇ偏析とその周辺領域における元素の組成比を３Ｄ－ＡＰで測定した結果を示すグラフである。図７の横軸は測定範囲の起点からの距離（ｎｍ）を示し、縦軸は元素の組成比（ａｔ％）を示す。図８は、図７に示したデータを得た際の測定範囲を示す断面ＴＥＭ図である。図８に示す測定範囲の左端が、図７の距離０ｎｍの位置（起点）に相当する。図８に示した測定範囲の右端が、図７の距離２０ｎｍの位置（終点）に相当する。

図７に示すように、比較例１に係るＧａＮ基板において、Ｍｇ偏析が生じていない領域（母相）では、Ｍｇの組成比が１ａｔ％程度であることが確認された。また、ロッド状Ｍｇ偏析が生じている領域では、Ｍｇの組成比が最大で１０ａｔ％程度であることが確認された。図８に示すロッド状Ｍｇ偏析の幅は、図７の測定結果から５ｎｍ以下であることが確認された。

図９は、本発明の比較例１に係るＧａＮ基板において、Ｍｇ偏析が生じていない領域（母相）のＭｇ濃度を示すグラフである。図９の横軸はＧａＮ基板の表面からの深さ（ｎｍ）を示し、縦軸はＭｇ濃度（ｃｍ^－３）を示す。図９に示すように、比較例１に係るＧａＮ基板において、Ｍｇ偏析が生じていない領域（母相）におけるＭｇ濃度は、３×１０^１８ｃｍ^－３付近まで低下している。また、比較例１に係るＧａＮ基板の母相におけるＭｇ濃度は、実施例と比べて、ばらつきが大きいことが確認された。比較例１に係るＧａＮ基板では、ロット状のＭｇ偏析が生じているため、その分だけ母相におけるＭｇ濃度が低く、深さ方向におけるＭｇ濃度のばらつきも大きくなっているものと考えられる。

（ｃ）比較例２
図１０Ａは、本発明の比較例２に係るＧａＮ基板の結晶欠陥の分析結果を示す断面ＴＥＭ図である。図１０Ｂは、本発明の比較例２に係るＧａＮ基板のＭｇ偏析の分析結果を示す３Ｄ－ＡＰ図である。

本発明の比施例２に係るＧａＮ基板は、Ｍｇのみイオン注入し、Ｍｇのみが注入されたＧａＮ基板に１２００℃で５分の熱処理を施すことによって得られたものである。Ｍｇのイオン注入条件は、実施例と同じである。図１０Ａに示すように、比較例２に係るＧａＮ基板では、転位等の結晶欠陥は見られなかった。また、図１０Ｂに示すように、比較例２に係るＧａＮ基板では、Ｍｇの偏析も見られなかった。Ｍｇ偏析の密度は、１×１０^１５ｃｍ^－３未満である。

Ｍｇ濃度の均一化の観点から見れば、Ｍｇの偏析は無い方が好ましい。しかし、比較例２のように、熱処理の温度が１２００℃の場合は、Ｍｇのイオン注入等により生じた結晶欠陥の回復と、Ｍｇの活性化とが不十分であり、Ｍｇがアクセプタとして十分に機能しない。このため、Ｍｇの偏析は生じるものの、熱処理の温度は、実施例のように１３００℃以上であることが好ましい。

（実施形態１の効果）
以上説明したように、本発明の実施形態１に係るＧａＮ半導体装置１００は、ＧａＮ基板１０と、ＧａＮ基板１０に設けられた縦型ＭＯＳＦＥＴ１と、を備える。縦型ＭＯＳＦＥＴ１は、ＧａＮ基板１０に設けられ、アクセプタ元素の濃度が５×１０^１８ｃｍ^－３以上２×１０^２０ｃｍ^－３以下であるＰ型のコンタクト領域２５と、を備える。一方向（例えば、ｍ軸に平行な方向）への長さが３０ｎｍ以上で、マグネシウム（Ｍｇ）の元素濃度が５×１０^２０ｃｍ^－３以上であるロッド状Ｍｇ偏析（図６Ｂ参照）の、コンタクト領域２５における密度は１×１０^１４ｃｍ^－３以下である。これによれば、コンタクト領域２５において、ロッド状Ｍｇ偏析の発生が抑制されているため、偏析によるＭｇ濃度のばらつきを抑制することができる。これにより、高濃度で、濃度のばらつきが小さいコンタクト領域２５を実現することができる。

また、コンタクト領域２５は、一方向（例えば、ｍ軸に平行な方向）への長さが３０ｎｍ未満で、Ｍｇ濃度が５×１０^２０ｃｍ^－３以上である非ロッド状Ｍｇ偏析（図４Ｂ参照）を有してもよい。コンタクト領域２５における非ロッド状Ｍｇ偏析の密度は、１×１０^１５ｃｍ^－３以上であってもよい。このような場合であっても、コンタクト領域２５において、ロッド状Ｍｇ偏析の発生が抑制されているため、偏析によるＭｇ濃度のばらつきを抑制することができる。これにより、高濃度で、濃度のばらつきが小さいコンタクト領域２５を実現することができる。

本発明の実施形態１に係るＧａＮ半導体装置１００の製造方法は、ＧａＮ基板１０のコンタクト形成領域２５´にＭｇをイオン注入する工程と、Ｍｇをイオン注入する工程の前又は後で、コンタクト形成領域２５´に窒素（Ｎ）をイオン注入する工程と、Ｍｇ及びＮがイオン注入されたＧａＮ基板１０に熱処理を施して、コンタクト形成領域２５´にＰ型のコンタクト領域２５を形成する工程と、を備える。Ｍｇをイオン注入する工程では、イオン注入されるＭｇの濃度が５×１０^１８ｃｍ^－３以上２×１０^２０ｃｍ^－３以下となるように注入条件（例えば、加速エネルギー及びドーズ量）を設定する。これによれば、高濃度で、濃度のばらつきが小さいコンタクト領域２５を有するＭＯＳＦＥＴ１を製造することができる。

＜実施形態２＞
本発明の実施形態では、ドリフト領域２２にＮ型の不純物濃度を高めるドープ（カウンタドープ）が施されていてもよい。

図１１は、本発明の実施形態２に係る縦型ＭＯＳＦＥＴ１Ａの構成を示す断面図である。図１１に示すように、実施形態２に係る縦型ＭＯＳＦＥＴ１Ａは、Ｎ－型のドリフト領域２２に設けられたＮ型のドープ領域ｃｄを備える。ドープ領域ｃｄは、Ｎ型の不純物（例えば、Ｓｉ）がドープされた領域である。ドリフト領域２２において、ドープ領域ｃｄ以外の領域は、非ドープ領域ｕｃｄである。ドープ領域ｃｄは、非ドープ領域ｕｃｄよりもＮ型不純物（例えば、Ｓｉ）の濃度が高い。

ドープ領域ｃｄは、非ドープ領域ｕｃｄよりもＧａＮ基板１０の表面１０ａに近い側に位置する。例えば、ドープ領域ｃｄは、上部領域（ＪＦＥＴ領域）２２１の全体と、下部領域２２２において上部領域２２１と接する側の端部とに連続して設けられている。

このような構成であっても、高濃度で、濃度のばらつきが小さいコンタクト領域２５を実現することができる。また、縦型ＭＯＳＦＥＴ１Ａは、ドリフト領域２２においてチャネル領域２３１に隣接する領域のＮ型不純物濃度を高くすることができるため、耐圧の低下を抑制しつつ、オン抵抗を低減することができる。

＜実施形態３＞
上記の実施形態１、２では、ＧａＮ半導体装置１００がプレーナ構造の縦型ＭＯＳＦＥＴを備える場合を説明した。しかしながら、縦型ＭＯＳＦＥＴはプレーナ構造に限定されない。縦型ＭＯＳＦＥＴはトレンチゲート構造であってもよい。例えば、ＧａＮ半導体装置１００は、以下に説明するトレンチゲート構造の縦型ＭＯＳＦＥＴ１Ｂを備えてもよい。

図１２は、本発明の実施形態３に係る縦型ＭＯＳＦＥＴ１Ｂの構成例を示す断面図である。図１２に示すように、縦型ＭＯＳＦＥＴ１Ｂは、ＧａＮ基板１０に設けられたトレンチＨを有する。トレンチＨは、ＧａＮ基板１０の表面１０ａ側に開口している。トレンチＨはＰ型のウェル領域２３よりも深く形成されており、トレンチＨの底部はＮ－型の領域まで達している。

トレンチＨの内側には、ゲート絶縁膜４２とゲート電極４４とが配置されている。トレンチＨの内側の側面と底面とをゲート絶縁膜４２が覆っている。また、ゲート電極４４は、ゲート絶縁膜４２を介してトレンチＨに埋め込まれている。縦型ＭＯＳＦＥＴ１Ｂでは、トレンチＨの内側の側面に設けられたゲート絶縁膜４２を介してゲート電極４４と向かい合う領域がチャネル領域２３１となる。

このような構成であっても、高濃度で、濃度のばらつきが小さいコンタクト領域２５を実現することができる。また、縦型ＭＯＳＦＥＴ１Ｂは、トレンチゲート構造を採用することにより、チャネル領域２３１をより密に配置することが可能となる。縦型ＭＯＳＦＥＴ１Ｂは、素子サイズの微細化とチャネル密度の向上とが可能となる。

（その他の実施形態）
上記のように、本発明は実施形態１から３によって記載したが、この開示の一部をなす論述及び図面は本発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、変形例が明らかとなろう。

例えば、ゲート絶縁膜４２は、ＳｉＯ_２膜に限定されるものではなく、他の絶縁膜であってもよい。ゲート絶縁膜４２には、シリコン酸窒化（ＳｉＯＮ）膜、ストロンチウム酸化物（ＳｒＯ）膜、シリコン窒化物（Ｓｉ_３Ｎ_４）膜、アルミニウム酸化物（Ａｌ_２Ｏ_３）膜も使用可能である。また、ゲート絶縁膜４２には、単層の絶縁膜をいくつか積層した複合膜等も使用可能である。ゲート絶縁膜４２としてＳｉＯ_２膜以外の絶縁膜を用いた縦型ＭＯＳＦＥＴは、縦型ＭＩＳＦＥＴと呼んでもよい。ＭＩＳＦＥＴは、ＭＯＳＦＥＴを含む、より包括的な絶縁ゲート型トランジスタを意味する。

また、上記の実施形態では、コンタクト領域２５が縦型ＭＩＳＦＥＴに含まれることを説明した。しかしながら、本発明の実施形態はこれに限定されない。コンタクト領域２５は、ＧａＮ基板の垂直方向に電流が流れる縦型ＭＩＳＦＥＴではなく、ＧａＮ基板の水平方向に電流が流れる横型ＭＩＳＦＥＴに含まれていてもよい。

また、上記の実施形態では、コンタクト領域２５と接触する電極がソース電極５４であることを説明した。しかしながら、本発明の実施形態はこれに限定されない。コンタクト領域２５は、ソース電極以外の電極と接触してもよい。また、コンタクト領域２５に例示されるＰ型領域は、ＭＯＳＦＥＴ以外の他の素子に含まれていてもよく、例えば、バイポーラトランジスタ、ダイオード、容量素子又は抵抗素子等に含まれていてもよい。

また、上記の実施形態では、製造方法の例として、図３Ａ、３Ｂ、３Ｃ、３Ｄの各工程では、ＧａＮ基板１０の表面１０ａを絶縁膜（スルー膜）で保護した状態で、イオン注入してもよい。イオン注入時のダメージ(すなわち、イオンからＧａＮ基板１０に与えるエネルギー)の一部をスルー膜に請け負わせることで、イオン注入時にＧａＮ基板１０に生じる欠陥を低減する。これにより、熱処理後の偏析をさらに抑制することが可能である。スルー膜として、例えばＳｉＯ_２膜、ＳｉＮ膜又はＡｌＮ膜を用いてもよい。

また、図３Ａ、３Ｂ、３Ｃ、３Ｄの各工程では、ＧａＮ基板１０を高温に保持した状態でイオン注入（高温イオン注入）してもよい。Ｍｇ又はＮ、若しくは、Ｍｇ及びＮの両方を、高温イオン注入してもよい。これにより、イオン注入時にＧａＮ基板１０に生じる欠陥を、イオン注入時の高温で回復することができる。イオン注入と欠陥の回復とを同時に実施することができ、イオン注入で生じる欠陥を熱処理前にある程度回復させておくことができる。これにより、熱処理後の偏析をさらに抑制することが可能である。上記の高温（高温イオン注入の温度）は、例えば５００℃以上１５００℃以下であり、より好ましくは８００℃以上１３００℃以下であり、一例を挙げると１０００℃程度である。

また、図３Ａ、３Ｂ、３Ｃ、３Ｄの各工程では、イオン注入レートを５×１０^１０ａｔｏｍｓ／（ｃｍ^２ｓ）以上としてもよい。一定以上（例えば、５×１０^１０ａｔｏｍｓ／（ｃｍ^２ｓ）以上）のレートでイオン注入することで、自己発熱による欠陥回復を見込むことができる。

また、本発明の実施形態では、ＧａＮ基板におけるカーボン（Ｃ）元素の濃度が１×１０^１６ｃｍ^－３以下であってもよい。カーボンは、ドナー、アクセプタのどちらも補償するが、カーボン元素の濃度が上記のように規定されることで、カーボンによる意図しない補償を低減することができる。

このように、本技術はここでは記載していない様々な実施形態等を含むことは勿論である。上述した実施形態及び変形例の要旨を逸脱しない範囲で、構成要素の種々の省略、置換及び変更のうち少なくとも１つを行うことができる。また、本明細書に記載された効果はあくまでも例示であって限定されるものでは無く、また他の効果があってもよい。

１、１Ａ、１Ｂ 縦型ＭＯＳＦＥＴ
１０ ＧａＮ基板
１０ａ 表面
１０ｂ 裏面
２２ ドリフト領域
２３ ウェル領域
２３´ ウェル形成領域
２５ コンタクト領域
２５´ コンタクト形成領域
２６ ソース領域
２６´ ソース形成領域
３１ 保護膜
４２ ゲート絶縁膜
４４ ゲート電極
５４ ソース電極
５６ ドレイン電極
１００ ＧａＮ半導体装置
１１０ 活性領域
１１２ ゲートパッド
１１４ ソースパッド
１３０ エッジ終端領域
２２１ 上部領域（ＪＦＥＴ領域）
２２２ 下部領域
２３１ チャネル領域
ｃｄ ドープ領域
Ｄ ドレイン端子
Ｇ ゲート端子
Ｈ トレンチ
Ｍ１、Ｍ２、Ｍ３ マスク
Ｓ ソース端子
ｕｃｄ 非ドープ領域

Claims (13)

1. 窒化物半導体と、
   前記窒化物半導体に設けられ、アクセプタ元素の濃度が５×１０^１８ｃｍ^－３以上２×１０^２０ｃｍ^－３以下であるＰ型領域と、を備え、
   一方向への長さが３０ｎｍ以上で、前記アクセプタ元素の濃度が５×１０^２０ｃｍ^－３以上であるロッド状アクセプタ偏析の、前記Ｐ型領域における密度は１×１０^１４ｃｍ^－３以下である、窒化物半導体装置。
2. 前記Ｐ型領域は、一方向への長さが３０ｎｍ未満で、前記アクセプタ元素の濃度が５×１０^２０ｃｍ^－３以上である非ロッド状アクセプタ偏析を有し、
   前記Ｐ型領域における前記非ロッド状アクセプタ偏析の密度は、１×１０^１５ｃｍ^－３以上である、請求項１に記載の窒化物半導体装置。
3. 前記窒化物半導体は、貫通転位密度の密度が１×１０^７ｃｍ^－２未満である低転位自立窒化ガリウム（ＧａＮ）基板を含む、請求項１又は２に記載の窒化物半導体装置。
4. 前記アクセプタ元素は、マグネシウム（Ｍｇ）及びベリリウム（Ｂｅ）の少なくとも一方を含む、請求項１から３のいずれか１項に記載の窒化物半導体装置。
5. 前記窒化物半導体に設けられ、前記Ｐ型領域よりも前記アクセプタ元素の濃度が低いＰ型ウェル領域、をさらに備え、
   前記Ｐ型領域は、前記Ｐ型ウェル領域の表面側に設けられている、請求項１から４のいずれか１項に記載の窒化物半導体装置。
6. 前記Ｐ型ウェル領域における前記アクセプタ元素の濃度は、１×１０^１６ｃｍ^－３以上３×１０^１８ｃｍ^－３以下である、請求項５に記載の窒化物半導体装置。
7. 前記Ｐ型領域と前記Ｐ型ウェル領域とで、前記アクセプタ元素以外の不純物濃度は互いに同じである、請求項５又は６に記載の窒化物半導体装置。
8. 前記Ｐ型ウェル領域の表面側に設けられたＮ型ソース領域と、
   前記Ｐ型ウェル領域上に設けられたゲート絶縁膜と、
   前記ゲート絶縁膜上に設けられたゲート電極と、
   前記窒化物半導体上に設けられ、Ｎ型ソース領域と接しているソース電極と、
   前記窒化物半導体において前記ソース電極が設けられる面の反対側に設けられたドレイン電極と、をさらに備える請求項５から７のいずれか１項に記載の窒化物半導体装置。
9. 前記Ｐ型領域は前記ソース電極と接している、請求項８に記載の窒化物半導体装置。
10. 窒化物半導体の一部領域にアクセプタ元素をイオン注入する工程と、
    前記アクセプタ元素をイオン注入する工程の前又は後で、前記一部領域に窒素をイオン注入する工程と、
    前記アクセプタ元素及び前記窒素がイオン注入された前記窒化物半導体に熱処理を施して、前記一部領域にＰ型領域を形成する工程と、を備え、
    前記アクセプタ元素をイオン注入する工程では、
    イオン注入される前記アクセプタ元素の濃度が５×１０^１８ｃｍ^－３以上２×１０^２０ｃｍ^－３以下となるように注入条件を設定する、窒化物半導体装置の製造方法。
11. 前記窒素をイオン注入する工程では、
    前記一部領域における前記窒素の元素濃度が前記アクセプタ元素の濃度の０．１倍以上１０倍以下となるようにイオン注入の条件を設定する、請求項１０に記載の窒化物半導体装置の製造方法。
12. 前記一部領域上に絶縁性の保護膜を形成する工程、をさらに備え、
    前記熱処理を施す工程では、前記一部領域が前記保護膜で覆われた状態で前記窒化物半導体に熱処理を施す、請求項１０又は１１に記載の窒化物半導体装置の製造方法。
13. 前記熱処理は最大温度が１３００℃以上である、請求項１０から１２のいずれか１項に記載の窒化物半導体装置の製造方法。

Images