JP2022060765A - 窒化物半導体装置の製造方法及び窒化物半導体装置 - Google Patents

Abstract

【課題】窒化ガリウム層の表面のアクセプタ濃度を高精度に制御することが可能な窒化物半導体装置の製造方法及び窒化物半導体装置を提供する。
【解決手段】窒化物半導体装置の製造方法は、窒化ガリウム層の一方の面側にｐ型不純物をイオン注入して、窒化ガリウム層にｐ型注入層を形成する第１注入工程と、窒化ガリウム層に熱処理を施してｐ型注入層に含まれるｐ型不純物を拡散させることによって、窒化ガリウム層にｐ型拡散層を形成する拡散工程と、一方の面側からｐ型拡散層の一部を除去して、ｐ型拡散層の表面濃度を予め設定された値に合わせ込む表面濃度調整工程と、を備える。
【選択図】図２Ｃ

Description

本発明は、窒化物半導体装置の製造方法及び窒化物半導体装置に関する。

窒化ガリウム（ＧａＮ）系材料に不純物をドープし、不純物がドープされたＧａＮ系材料に熱処理を施すと、ＧａＮ系材料の表面に凹凸を有する荒れが発生することが知られている（例えば、特許文献１参照）。特許文献１には、熱処理時に生じた表面荒れ等を除去するために、熱処理後に、ＧａＮ系材料の表面を研磨することが開示されている。

特開２０１７－５１９０号公報

窒化ガリウム層に形成される素子の特性を向上するために、窒化ガリウム層の表面のアクセプタ濃度は高精度に制御されていることが望ましい。

本発明は上記課題に着目してなされたものであって、窒化ガリウム層の表面のアクセプタ濃度を高精度に制御することが可能な窒化物半導体装置の製造方法及び窒化物半導体装置を提供することを目的とする。

上記課題を解決するために、本発明の一態様に係る窒化物半導体装置の製造方法は、窒化ガリウム層の一方の面側にｐ型不純物をイオン注入して、前記窒化ガリウム層にｐ型注入層を形成する第１注入工程と、前記窒化ガリウム層に熱処理を施して前記ｐ型注入層に含まれる前記ｐ型不純物を拡散させることによって、前記窒化ガリウム層にｐ型拡散層を形成する拡散工程と、前記一方の面側から前記ｐ型拡散層の一部を除去して、前記ｐ型拡散層の表面濃度を予め設定された値に合わせ込む表面濃度調整工程と、を備える。

本発明の一態様に係る窒化物半導体装置は、窒化ガリウム層と、前記窒化ガリウム層の一方の面側に設けられたｐ型拡散層と、を備える。前記ｐ型拡散層はｐ型不純物の濃度が最大となる濃度ピーク位置を有し、前記濃度ピーク位置は前記ｐ型拡散層の表面に存在する。

本発明によれば、窒化ガリウム層の表面のアクセプタ濃度を高精度に制御することが可能な窒化物半導体装置の製造方法及び窒化物半導体装置を提供することができる。

図１Ａは、本発明の実施形態１に係るＧａＮ半導体装置の製造方法を示す断面図である。 図１Ｂは、本発明の実施形態１に係るＧａＮ半導体装置の製造方法を示す断面図である。 図１Ｃは、本発明の実施形態１に係るＧａＮ半導体装置の製造方法を示す断面図である。 図２Ａは、本発明の実施形態１に係るＧａＮ半導体装置の製造過程における、Ｍｇ及びＮの濃度分布の一例を示すグラフである。 図２Ｂは、本発明の実施形態１に係るＧａＮ半導体装置の製造過程における、Ｍｇ及びＮの濃度分布の一例を示すグラフである。 図２Ｃは、本発明の実施形態１に係るＧａＮ半導体装置の製造過程における、Ｍｇ及びＮの濃度分布の一例を示すグラフである。 図３Ａは、熱処理温度と、熱処理後のＭｇ濃度との関係をシミュレーションした結果を示すグラフである。 図３Ｂは、熱処理温度と、熱処理後のＭｇ濃度との関係をシミュレーションした結果を示すグラフである。 図４Ａは、Ｎの注入濃度と、熱処理後のＭｇ濃度との関係（Ｍｇ注入ピーク濃度が４Ｅ＋１９ｃｍ^－３の場合）をシミュレーションした結果を示すグラフである。 図４Ｂは、Ｎの注入濃度と、熱処理後のＭｇ濃度との関係（Ｍｇ注入ピーク濃度が４Ｅ＋１９ｃｍ^－３の場合）をシミュレーションした結果を示すグラフである。 図５Ａは、Ｎの注入濃度と、熱処理後のＭｇ濃度との関係（Ｍｇ注入ピーク濃度が２Ｅ＋１９ｃｍ^－３の場合）をシミュレーションした結果を示すグラフである。 図５Ｂは、Ｎの注入濃度と、熱処理後のＭｇ濃度との関係（Ｍｇ注入ピーク濃度が２Ｅ＋１９ｃｍ^－３の場合）をシミュレーションした結果を示すグラフである。 図６Ａは、本発明の実施形態２に係るＧａＮ半導体装置の製造方法を示す断面図である。 図６Ｂは、本発明の実施形態２に係るＧａＮ半導体装置の製造方法を示す断面図である。 図６Ｃは、本発明の実施形態２に係るＧａＮ半導体装置の製造方法を示す断面図である。 図６Ｄは、本発明の実施形態２に係るＧａＮ半導体装置の製造方法を示す断面図である。 図６Ｅは、本発明の実施形態２に係るＧａＮ半導体装置の製造方法を示す断面図である。 図６Ｆは、本発明の実施形態２に係るＧａＮ半導体装置の製造方法を示す断面図である。 図７Ａは、本発明の実施形態３に係るＧａＮ半導体装置の製造方法を示す断面図である。 図７Ｂは、本発明の実施形態３に係るＧａＮ半導体装置の製造方法を示す断面図である。 図７Ｃは、本発明の実施形態３に係るＧａＮ半導体装置の製造方法を示す断面図である。 図７Ｄは、本発明の実施形態３に係るＧａＮ半導体装置の製造方法を示す断面図である。 図７Ｅは、本発明の実施形態３に係るＧａＮ半導体装置の製造方法を示す断面図である。 図７Ｆは、本発明の実施形態３に係るＧａＮ半導体装置の製造方法を示す断面図である。 図８Ａは、本発明の実施形態４に係るＧａＮ半導体装置の製造方法を示す断面図である。 図８Ｂは、本発明の実施形態４に係るＧａＮ半導体装置の製造方法を示す断面図である。 図８Ｃは、本発明の実施形態４に係るＧａＮ半導体装置の製造方法を示す断面図である。 図８Ｄは、本発明の実施形態４に係るＧａＮ半導体装置の製造方法を示す断面図である。 図８Ｅは、本発明の実施形態４に係るＧａＮ半導体装置の製造方法を示す断面図である。 図８Ｆは、本発明の実施形態４に係るＧａＮ半導体装置の製造方法を示す断面図である。 図８Ｇは、本発明の実施形態４に係るＧａＮ半導体装置の製造方法を示す断面図である。 図８Ｈは、本発明の実施形態４に係るＧａＮ半導体装置の製造方法を示す断面図である。

以下に本発明の実施形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。但し、図面は模式的なものであり、厚みと平面寸法との関係、各装置や各部材の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判定すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。

また、以下の説明において、「上」及び「下」は、必ずしも地面に対する鉛直方向を意味しない。つまり、「上」及び「下」の方向は、重力方向に限定されない。「上」及び「下」は、領域、層、膜及び基板等における相対的な位置関係を特定する便宜的な表現に過ぎず、本発明の技術的思想を限定するものではない。例えば、紙面を１８０度回転すれば「上」が「下」に、「下」が「上」になることは勿論である。
また、以下の説明において、ｐやｎに付す＋や－は、＋及び－が付記されていない半導体領域に比して、それぞれ相対的に不純物濃度が高い又は低い半導体領域であることを意味する。ただし同じｐとｐとが付された半導体領域であっても、それぞれの半導体領域の不純物濃度が厳密に同じであることを意味するものではない。

＜実施形態１＞
本発明の実施形態１に係る窒化ガリウム半導体装置（以下、ＧａＮ半導体装置）１の製造方法を説明する。図１Ａから図１Ｃは、本発明の実施形態１に係るＧａＮ半導体装置１の製造方法を示す断面図である。図２Ａから図２Ｃは、本発明の実施形態１に係るＧａＮ半導体装置１の製造過程における、Ｍｇ及びＮの濃度分布の一例を示すグラフである。具体的には、図２Ａは、図１Ａに示す断面におけるＭｇ及びＮの濃度分布を示している。図２Ｂは、図１Ｂに示す断面におけるＭｇ及びＮの濃度分布を示している。図２Ｃは、図１Ｃに示す断面におけるＭｇ及びＮの濃度分布を示している。図２Ａから図２Ｃの各グラフにおいて、横軸はＧａＮ基板１０の表面１０ａからの深さ（ｎｍ）を示し、縦軸は濃度（ｃｍ^－３）を示している。横軸の深さ０ｎｍは、注入層を除去する前のＧａＮ基板の表面の位置を示している。
ＧａＮ半導体装置１は、成膜装置、露光装置、エッチング装置、イオン注入装置、熱処理装置、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）装置など、各種の装置によって製造される。以下、これらの装置を、製造装置と総称する。

図１Ａにおいて、製造装置は、ＧａＮ基板１０（本発明の「窒化ガリウム層」の一例）の表面１０ａ（本発明の「一方の面」の一例）側にマグネシウム（Ｍｇ；本発明の「ｐ型不純物」の一例）をイオン注入して、ＧａＮ基板１０にｐ型注入層２３´を形成する（本発明の「第１注入工程」の一例）。ＧａＮ基板１０は、単結晶のバルク基板であってもよいし、単結晶のＧａＮ基板上に単結晶のＧａＮ層がエピタキシャル成長法で形成された基板であってあってもよい。

次に、製造装置は、ＧａＮ基板１０の表面１０ａ側に、Ｍｇとは異なる元素をイオン注入する（本発明の「第２注入工程」の一例）。例えば、Ｍｇとは異なる元素として、窒素元素（Ｎ）が挙げられる。ＧａＮ基板１０の表面１０ａ側にＮをイオン注入することによって、ｐ型注入層２３´と、ｐ型注入層２３´の下方に位置する層とに結晶欠陥が生じる。

Ｎのイオン注入工程では、ＧａＮ基板１０の表面１０ａからＮの注入ピーク位置までの深さ（以下、Ｎ注入ピーク深さ）が、表面１０ａからＭｇの注入ピーク位置までの深さ（以下、Ｍｇ注入ピーク深さ）よりも深くなるように、Ｎの注入条件を設定してもよい（図２Ａ参照）。また、この工程では、Ｎの注入ピーク位置における濃度が、Ｍｇの注入ピーク位置における濃度の１倍以下となるように、Ｎの注入条件を設定してもよい（図２Ａ参照）。Ｎの注入条件として、例えば、Ｎの注入エネルギーと、Ｎのドーズ量とがある。注入エネルギーは、加速エネルギーと呼んでもよい。Ｎの注入エネルギーが大きいほど、ＧａＮ基板１０の表面１０ａからのＮの注入深さが深くなる。Ｎのドーズ量が多いほど、Ｎの濃度が濃くなる。
なお、上記のＭｇのイオン注入工程と、Ｎのイオン注入工程は、実行する順に制限はなく、任意の順で実行してよい。製造装置は、上記のようにＭｇをイオン注入した後でＮをイオン注入してもよいし、Ｎをイオン注入した後でＭｇをイオン注入してもよい。

次に、製造装置は、ＧａＮ基板１０に熱処理を施す。この熱処理により、図１Ｂ及び図２Ｂに示すように、ｐ型注入層２３´に含まれるＭｇは、ｐ型注入層２３´の周囲（例えば、深さ方向）へ拡散するとともに、活性化する（本発明の「拡散工程」の一例）。これにより、ＧａＮ基板１０にｐ型拡散層２３が形成される。ｐ型拡散層２３の表層部は、Ｍｇが拡散した後のｐ型注入層２３´を含む。また、上記の熱処理により、Ｍｇ及びＮのイオン注入で生じていた結晶欠陥の少なくとも一部が回復する。なお、深さ方向とは、例えば、ＧａＮ基板１０の厚さ方向であり、ＧａＮ基板１０の表面１０ａと直交する方向である。

後述のシミュレーション結果（図３Ａ及び図３Ｂ参照）で示すように、熱処理の最高温度は、１３００℃以上であることが好ましい。例えば、最高温度が１３００℃以上１５００℃以下の熱処理をＧａＮ基板１０に施すことによって、ＧａＮ基板１０にイオン注入されたＭｇをＧａＮ基板１０の周囲（例えば、深さ方向）へ拡散させることが容易となる。

次に、図１Ｃに示すように、製造装置は、熱処理が施されたＧａＮ基板１０の表面１０ａ側から、ｐ型拡散層２３の一部を除去して、ＧａＮ基板１０の表面１０ａにおけるＭｇ濃度（以下、表面Ｍｇ濃度）を予め設定された値に合わせ込む（本発明の「表面濃度調整工程」の一例）。ＧａＮ基板１０において、表面１０ａ側から除去される厚さは、例えば１５０ｎｍ以上３００ｎｍ以下である。予め設定された値は、例えば、１．０Ｅ＋１７ｃｍ^－３以上１．０Ｅ＋１９ｃｍ^－３以下である。なお、Ｅ＋は、指数表記である。例えば、１．０Ｅ＋１７は、１．０×１０^１７を意味する。

例えば、シミュレーション又は実験等により、図２Ｃに示すように、ＧａＮ基板１０の表面１０ａからの深さとＭｇ濃度との関係を予め把握しておく。そして、所望の表面Ｍｇ濃度が得られるように、ＧａＮ基板１０の表面１０ａ側を上記の関係に基づく厚さ（深さ）分だけ除去する。除去する方法として、例えばＣＭＰ処理及びドライエッチングの少なくとも一方が挙げられる。また、除去する方法として、ＣＭＰ処理及びドライエッチングの少なくとも一方にウェットエッチングを加えてもよいし、エッチングレートが大きい場合はウェットエッチングのみであってもよい。これにより、除去後の表面Ｍｇ濃度を所望の値に合わせこむことができる。

また、図１Ｃに示す工程では、少なくとも、ＧａＮ基板１０の表面１０ａからＭｇの注入ピーク位置までの範囲を除去してもよい。すなわち、ＧａＮ基板１０において除去される表層部の厚さは、Ｍｇ注入ピーク深さ以上であってもよい。これにより、ｐ型拡散層２３においてＭｇの濃度が最大となる濃度ピーク位置が、除去後の表面１０ａに位置するように、Ｍｇの濃度分布を調整することができる（図２Ｃ参照）。以上の工程を経て、実施形態１に係るＧａＮ半導体装置１が完成する。

以上説明したように、本発明の実施形態１に係るＧａＮ半導体装置１の製造方法は、ＧａＮ基板１０の表面１０ａ側にＭｇをイオン注入して、ＧａＮ基板１０にｐ型注入層２３´を形成する第１注入工程と、ＧａＮ基板１０に熱処理を施してｐ型注入層２３´に含まれるＭｇを拡散させることによって、ＧａＮ基板１０にｐ型拡散層２３を形成する拡散工程と、ＧａＮ基板１０の表面１０ａ側からｐ型拡散層２３の一部を除去して、ｐ型拡散層２３の表面濃度を予め設定された値に合わせ込む表面濃度調整工程と、を備える。

これによれば、ｐ型注入層２３´からＭｇが拡散してｐ型拡散層２３が形成された後で、ｐ型拡散層２３の表層部が除去される。ｐ型拡散層２３の表層部はｐ型注入層２３´を含む部位であり、イオン注入による結晶欠陥を多く含む。この表層部を除去することで、ｐ型拡散層２３の表面の結晶欠陥を低減することができる。また、結晶欠陥の影響でＭｇの活性化率が低く、Ｍｇの濃度のばらつきが大きい表層部を除去することで、ｐ型拡散層２３の表面のアクセプタ濃度（例えば、活性化した表面Ｍｇ濃度）を高精度に制御することができる。

また、本発明の実施形態１に係るＧａＮ半導体装置１の製造方法は、拡散工程の前に、ＧａＮ基板１０の表面１０ａ側にＮをイオン注入する第２注入工程、をさらに備えてもよい。これによれば、後述のシミュレーション結果（図３Ａから図５Ｂ参照）で示すように、拡散工程においてＭｇの拡散を促すことができ、ｐ型拡散層２３の表面Ｍｇ濃度を高くすることが容易となる。

本発明の実施形態１に係るＧａＮ半導体装置１は、ＧａＮ基板１０と、ＧａＮ基板１０の表面１０ａ側に設けられたｐ型拡散層２３と、を備える。ｐ型拡散層２３はＭｇの濃度が最大となる濃度ピーク位置を有する。濃度ピーク位置はｐ型拡散層２３の表面に存在する。ｐ型拡散層２３の表面Ｍｇ濃度は、ｐ型拡散層２３におけるＭｇ濃度の最大値であり、その値は例えば１．０Ｅ＋１７ｃｍ^－３以上１．０Ｅ＋１９ｃｍ^－３以下である。このような構成を有するＧａＮ半導体装置１は、上記の製造方法で製造することができるため、ＧａＮ基板１０の表面１０ａのアクセプタ濃度を高精度に制御することが可能である。

＜シミュレーション結果＞
（熱処理温度と、熱処理後のＭｇ濃度との関係）
図３Ａ及び図３Ｂは、熱処理温度と、熱処理後のＭｇ濃度との関係をシミュレーションした結果を示すグラフである。具体的には、図３Ａは、ＧａＮ基板にＭｇをイオン注入し、最高温度が１３００℃、最高温度での処理時間が５分の条件で、ＧａＮ基板を熱処理した場合の、深さ方向におけるＭｇ濃度分布をシミュレーション結果を示している。図３Ｂは、ＧａＮ基板にＭｇをイオン注入し、最高温度が１２００℃、最高温度での処理時間が５分の条件で、ＧａＮ基板を熱処理した場合の、深さ方向におけるＭｇ濃度分布をシミュレーション結果を示している。図３Ａ及び図３Ｂにおいて、横軸はＧａＮ基板の表面からの深さ（μｍ）を示し、縦軸はＭｇ濃度（ｃｍ^－３）を示している。

図３Ａ及び図３Ｂにおいて、「Ｍｇのみ」は、ＧａＮ基板へのイオン注入種がＭｇのみの場合のデータを示している。「Ｍｇ＋Ｎ」は、ＧａＮ基板へのイオン注入種がＭｇとＮの両方の場合のデータを示している。「Ｍｇ＋Ｎ、ａｓ－ｉｍｐｌａ」は、ＭｇとＮとをイオン注入した直後（すなわち、熱処理前）のデータを示している。図３Ａ及び図３Ｂにおいて、「Ｍｇ＋Ｎ、ａｓ－ｉｍｐｌａ」は同一のデータである。

図３Ａ及び図３Ｂに示すシミュレーションでは、Ｍｇを１０ｋｅＶの注入エネルギーで、Ｍｇの注入ピーク位置におけるＭｇ濃度（以下、Ｍｇ注入ピーク濃度）が４Ｅ＋１９ｃｍ^－３となるようにＭｇドーズ量を調整して、一段イオン注入を行った。また、Ｎは、ＧａＮ基板の表面から深さ３００ｎｍまでの範囲に注入されるＭｇが６Ｅ＋１８ｃｍ^－３の一定濃度となるように多段イオン注入を行った。

図３Ａ及び図３Ｂを比較して分かるように、Ｍｇをイオン注入した後の熱処理は、１２００℃の場合よりも１３００℃の場合の方が、Ｍｇが深さ方向へ拡散し易いことが確認された。また、図３Ｂの１３００℃のシミュレーション結果において、「Ｍｇのみ」と「Ｍｇ＋Ｎ」とを比較して分かるように、Ｎをイオン注入した場合の方が、Ｍｇの表面濃度（例えば、深さ０．１５μｍ以上０．３μｍ以下の範囲における濃度）を高くすることができる。これは、Ｎをイオン注入することによって結晶欠陥が生じ、結晶欠陥が生じた層にＭｇが熱拡散することによるものと考えられる。結晶欠陥のない層よりも、結晶欠陥が生じている層の方が、Ｍｇが熱拡散しやすいと考えられる。

（Ｎの注入濃度と、熱処理後のＭｇ濃度との関係）
（１）Ｍｇ注入ピーク濃度が４Ｅ＋１９ｃｍ^－３の場合
図４Ａ及び図４Ｂは、Ｎの注入濃度と、熱処理後のＭｇ濃度との関係（Ｍｇ注入ピーク濃度が４Ｅ＋１９ｃｍ^－３の場合）をシミュレーションした結果を示すグラフである。具体的には、図４Ａ及び図４Ｂは、Ｍｇ及びＮ（または、Ｍｇのみ）をＧａＮ基板にイオン注入した後、ＧａＮ基板を最高温度が１３００℃、最高温度での処理時間が５分の条件で熱処理した設定した場合のシミュレーション結果を示している。

このシミュレーションでは、Ｍｇを１０ｋｅＶの注入エネルギーで、Ｍｇ注入ピーク濃度が４Ｅ＋１９ｃｍ^－３となるようにドーズ量を調整して一段イオン注入を行った。また、このシミュレーションでは、Ｎのイオン注入条件として、図４Ａに示す３条件と、図４Ｂに示す３条件の、計６条件を用意した。図４Ａは、ＧａＮ基板の表面から深さ３００ｎｍまでの範囲において、Ｎの注入濃度が一定（０ｃｍ^－３、１．０Ｅ＋１７ｃｍ^－３、１．０Ｅ＋１８ｃｍ^－３）となるように、Ｎを多段イオン注入を行った場合の結果を示している。図４Ｂは、ＧａＮ基板の表面から深さ３００ｎｍまでの範囲において、Ｎの注入濃度が一定（３．０Ｅ＋１８ｃｍ^－３、６．０Ｅ＋１８ｃｍ^－３、１．０Ｅ＋１９ｃｍ^－３）となるように、Ｎを多段イオン注入を行った場合の結果を示している。なお、図４Ａに示すＮの注入濃度０ｃｍ^－３は、Ｎのイオン注入は行わず、Ｍｇのみをイオン注入した場合を示している。図４Ａ及び図４Ｂに示すように、Ｎの注入濃度が大きいほど、Ｍｇは深さ方向へ拡散し易くなることが確認された。

（２）Ｍｇ注入ピーク濃度が２Ｅ＋１９ｃｍ^－３の場合
図５Ａ及び図５Ｂは、Ｎの注入濃度と、熱処理後のＭｇ濃度との関係（Ｍｇ注入ピーク濃度が２Ｅ＋１９ｃｍ^－３の場合）をシミュレーションした結果を示すグラフである。具体的には、図５Ａ及び図５Ｂは、Ｍｇ及びＮ（または、Ｍｇのみ）をＧａＮ基板にイオン注入した後、ＧａＮ基板を最高温度が１３００℃、最高温度での処理時間が５分の条件で熱処理した設定した場合のシミュレーション結果を示している。

図５Ａ及び図５Ｂに示すシミュレーションについて、図４Ａ及び図４Ｂに示したシミュレーションとの違いは、Ｍｇ注入ピーク濃度のみである。このシミュレーションでは、Ｍｇを１０ｋｅＶの注入エネルギーで、Ｍｇ注入ピーク濃度が２Ｅ＋１９ｃｍ^－３となるようにドーズ量を調整して一段イオン注入を行った。図５Ａは、ＧａＮ基板の表面から深さ３００ｎｍまでの範囲において、Ｎの注入濃度が一定（０ｃｍ^－３、１．０Ｅ＋１７ｃｍ^－３、１．０Ｅ＋１８ｃｍ^－３）となるように、Ｎを多段イオン注入を行った場合の結果を示している。図５Ｂは、ＧａＮ基板の表面から深さ３００ｎｍまでの範囲において、Ｎの注入濃度が一定（３．０Ｅ＋１８ｃｍ^－３、６．０Ｅ＋１８ｃｍ^－３、１．０Ｅ＋１９ｃｍ^－３）となるように、Ｎを多段イオン注入を行った場合の結果を示している。

図５Ａ及び図５Ｂに示すように、このシミュレーションにおいても、Ｎの注入濃度が大きいほど、Ｍｇは深さ方向へ拡散し易くなることが確認された。また、図４Ａ及び図４Ｂと、図５Ａ及び図５Ｂとを比較して分かるように、Ｍｇ注入ピーク濃度を大きくすると、Ｍｇ拡散層におけるＭｇ濃度も高くなることが確認された。Ｍｇ拡散層とは、熱処理によりＭｇが拡散した層のことである。

また、図４Ａから図５Ｂの結果から、Ｍｇ拡散層におけるＭｇ濃度は、Ｎの注入濃度と、Ｍｇの注入濃度とによって制御することができることが分かった。図４Ａから図５Ｂに示したような分析結果（プロファイル）を取得し、取得したプロファイルに基づいてＭｇ拡散層の表層部を所定の厚さだけ除去することで、除去後の表面Ｍｇ濃度を所望の値（例えば、１．０Ｅ＋１９ｃｍ^－３以下の値）に調整できることが分かった。

＜実施形態２＞
次に、本発明の実施形態２に係るＧａＮ半導体装置１Ａの製造方法を説明する。図６Ａから図６Ｆは、本発明の実施形態２に係るＧａＮ半導体装置１Ａの製造方法を示す断面図である。図６Ａに示すように、製造装置は、ｎ＋型のＧａＮ基板１１の表面上にＧａＮ層１２を形成する。例えば、ＧａＮ基板１１は、Ｎ＋型のＧａＮ単結晶基板である。ＧａＮ基板１１に含まれるｎ型不純物は、Ｓｉ（シリコン）、Ｏ（酸素）及びＧｅ（ゲルマニウム）のうちの一種類以上の元素である。一例を挙げると、ＧａＮ基板１１に含まれるｎ型不純物はＳｉ又はＯであり、ＧａＮ基板１１におけるＳｉの不純物濃度は５×１０^１７ｃｍ^－３以上である。製造装置は、有機金属成長法（ＭＯＣＶＤ法）により、ＧａＮ基板１１上にｎ－型のＧａＮ層１２をエピタキシャル成長させる。製造装置は、ＧａＮ層１２をエピタキシャル成長させる過程で、ＧａＮ層１２にｎ型不純物としてＳｉをドープする。ＧａＮ層１２におけるｎ型不純物の濃度（キャリア濃度）は、例えば１．０Ｅ＋１６ｃｍ^－３である。ＧａＮ層１２の成膜後の厚さは、例えば１０μｍである。

次に、図６Ｂに示すように、製造装置は、ＧａＮ基板１０の表面１０ａ側にｐ＋型注入層２１´を形成する。例えば、製造装置は、ＧａＮ基板１０の表面１０ａ上に第１マスク（図示せず）を形成する。第１マスクは、酸化シリコン（ＳｉＯ_２）膜、酸化アルミニウム（Ａｌ_２Ｏ_３）膜又はフォトレジストで構成されている。第１マスクは、ｐ＋型注入層２１´が形成される領域の上方を開口し、他の領域の上方を覆う形状を有する。製造装置は、第１マスクが形成されたＧａＮ基板１０の表面１０ａ側にｐ型不純物としてＭｇをイオン注入する（第１のＭｇ注入工程；本発明の「第１注入工程」の一例）。

第１のＭｇ注入工程では、ＧａＮ基板１０の表面１０ａからＭｇの注入ピーク位置までの深さ（すなわち、Ｍｇ注入ピーク深さ）が２０ｎｍ、Ｍｇの注入ピーク位置におけるＭｇ濃度（すなわち、Ｍｇ注入ピーク濃度）が１．０Ｅ＋２０ｃｍ^－３となるように、Ｍｇの注入条件を設定する。このように設定された条件でＭｇをイオン注入することによって、ＧａＮ基板１０の表面１０ａ側にｐ＋型注入層２１´が形成される。ｐ＋型注入層２１´の形成後、製造装置は第１マスクを除去する。

次に、製造装置は、ＧａＮ基板１０の表面１０ａ側にＮをイオン注入する（第１のＮ注入工程；本発明の「第２注入工程」の一例）。第１のＮ注入工程では、ＧａＮ基板１０の表面１０ａからＮの注入ピーク位置までの深さ（すなわち、Ｎ注入ピーク深さ）が１００ｎｍ、Ｎの注入ピーク位置におけるＮ濃度（すなわち、Ｎ注入ピーク濃度）が１．０Ｅ＋２０ｃｍ^－３となるように、Ｎの注入条件を設定する。このように設定された条件でＮをイオン注入することによって、ｐ＋型注入層２１´と、ｐ＋型注入層２１´の下方に位置する層とに結晶欠陥を生じさせることができる。

次に、製造装置は、ＧａＮ基板１０の表面１０ａ側にｐ型注入層２３´を形成する（第２のＭｇ注入工程；本発明の「第１注入工程」の一例）。例えば、製造装置は、ＧａＮ基板１０の表面１０ａ上に第２マスク（図示せず）を形成する。第２マスクは、ＳｉＯ_２膜、Ａｌ_２Ｏ_３膜又はフォトレジストで構成されている。第２マスクは、ｐ型注入層２３´が形成される領域の上方を開口し、他の領域の上方を覆う形状を有する。製造装置は、第２マスクが形成されたＧａＮ基板１０の表面１０ａ側にｐ型不純物としてＭｇをイオン注入する。
第２のＭｇ注入工程では、Ｍｇ注入ピーク深さが２０ｎｍ、Ｍｇ注入ピーク濃度が４．０Ｅ＋１９ｃｍ^－３となるように、Ｍｇの注入条件を設定する。このように設定された条件でＭｇをイオン注入することによって、ｐ型注入層２３´が形成される。ｐ型注入層２３´の形成後、製造装置は第２マスクを除去する。

次に、製造装置は、ＧａＮ基板１０の表面１０ａ側にＮをイオン注入する（第２のＮ注入工程；本発明の「第２注入工程」の一例）。第２のＮ注入工程では、Ｎ注入ピーク深さが５００ｎｍ、Ｎ注入ピーク濃度が１．０Ｅ＋１９ｃｍ^－３となるように、Ｎの注入条件を設定する。このように設定された条件でＮをイオン注入することによって、ｐ型注入層２３´と、ｐ型注入層２３´の下方に位置する層とに結晶欠陥を生じさせることができる。
なお、第１のＭｇ注入工程と、第２のＭｇ注入工程の実行順は上記に限定されない。第１のＭｇ注入工程と第２のＭｇ注入工程は、実行順を入れ替えてもよい。第２のＭｇ注入工程を実行し、その後で、第１のＭｇ注入工程を実行してもよい。

第１のＮ注入工程と、第２のＮ注入工程の実行順も上記に限定されない。第１のＮ注入工程と第２のＮ注入工程は、実行順を入れ替えてもよい。第２のＮ注入工程を実行し、その後で、第１のＮ注入工程を実行してもよい。
第１のＮ注入工程と第２のＮ注入工程は、次に説明する図６Ｃの熱処理前であれば、任意のタイミングで実行してよい。例えば、第１のＭｇ注入工程と第２のＭｇ注入工程とを実行した後で、第１のＮ注入工程と、第２のＮ注入工程とを実行してもよい。または、第１のＮ注入工程と、第２のＮ注入工程とを実行した後で、第１のＭｇ注入工程と第２のＭｇ注入工程とを実行してもよい。第１のＭｇ注入工程と第２のＭｇ注入工程との間で、第１のＮ注入工程及び第２のＮ注入工程の少なくとも一方を実行してもよい。

次に、製造装置は、ＧａＮ基板１０に熱処理を施す。この熱処理により、ｐ＋型注入層２１´、ｐ型注入層２３´にそれぞれ注入されたＭｇは周囲（例えば、深さ方向）に拡散するとともに、活性化され、図６Ｃに示すように、ｐ＋型拡散層２１とｐ型拡散層２３とが形成される。ｐ＋型拡散層２１の表層部は、Ｍｇが拡散した後のｐ＋型注入層２１´を含む。ｐ型拡散層２３の表層部は、Ｍｇが拡散した後のｐ型注入層２３´を含む。また、Ｍｇ及びＮのイオン注入によりｐ＋型注入層２１´、ｐ型注入層２３にそれぞれ生じた結晶欠陥の少なくとも一部は、この熱処理により回復する。熱処理の条件は、例えば、熱処理が行われるチャンバ内の最高温度が１３００℃以上１５００℃以下、チャンバ内の圧力が１０Ｔｏｒｒ以上７６０Ｔｏｒｒ以下、チャンバ内の雰囲気がＮ２、Ａｒ等の不活性ガス、上記最高温度での処理時間が５分以上、３０分以下である。

なお、本発明の実施形態では、図６Ｃに示す熱処理を行う前に予め、ＧａＮ基板１０の表面１０ａ上に保護膜（図示せず）を形成してもよい。保護膜は、熱処理中においてＧａＮ層から窒素（Ｎ）原子が放出されることを防ぐ機能を有する。ＧａＮ基板から窒素原子が放出されると、放出された位置には窒素空孔が形成される。窒素空孔は、ドナー型欠陥として機能し得るので、ｐ型特性の発現が阻害される可能性がある。これを防ぐため、製造装置は、ＧａＮ基板１０の表面１０ａを保護膜で覆い、その状態で熱処理を行ってもよい。

この保護膜は、耐熱性が高く、保護膜からＧａＮ基板１０側へ不純物が拡散せず、かつ、ＧａＮ基板１０に対して選択的に除去可能であることが好ましい。耐熱性が高いとは、例えば、８００℃以上２０００℃以下の温度で熱処理された場合においても保護膜にピット（貫通開口）が形成されない程度に、保護膜が実質的に分解しないことを意味する。保護膜は、例えば、窒化アルミニウム（ＡｌＮ）膜、ＳｉＯ_２膜または窒化シリコン（ＳｉＮ）膜である。なお、保護膜は、ＡｌＮ膜上に他の膜を積層した積層膜でもよい。他の膜として、例えばＳｉＯ_２膜、ＳｉＮ膜及びＧａＮ膜のうちの１種以上が挙げられる。

次に、図６Ｄに示すように、製造装置は、熱処理が施されたＧａＮ基板１０の表面１０ａ側から、ｐ＋型拡散層２１の一部とｐ型拡散層２３の一部とを除去して、ｐ＋型拡散層２１の表面のＭｇ濃度（すなわち、表面Ｍｇ濃度）とｐ型拡散層２３の表面Ｍｇ濃度とをそれぞれ予め設定された値に合わせ込む。
例えば、製造装置は、ＧａＮ基板１０の表面１０ａ側にＣＭＰ処理を施して、ｐ＋型拡散層２１の表層部と、ｐ型拡散層２３の表層部とをそれぞれ所定の厚さだけ除去する。除去される厚さは、例えば１５０ｎｍ以上３００ｎｍ以下である。これにより、ｐ＋型拡散層２１の表面Ｍｇ濃度を、例えば６．０Ｅ＋１８ｃｍ^－３にすることができる。また、ｐ型拡散層２３の表面Ｍｇ濃度を、例えば１．０Ｅ＋１７ｃｍ^－３にすることができる。

なお、この工程では、ＧａＮ基板１０の表面１０ａからＭｇの注入ピーク位置までの範囲を除去してもよい。すなわち、ＧａＮ基板１０において除去される表層部の厚さは、Ｍｇ注入ピーク深さ以上であってもよい。ＧａＮ基板１０の表面１０ａからＭｇの注入ピーク位置までの距離が、１５０ｎｍ以上３００ｎｍ以下であってもよい。

次に、図６Ｅに示すように、製造装置は、ＧａＮ基板１０にｎ＋型のソース層３１と、ｎ型のＪＦＥＴ領域３３とを形成する。ＪＦＥＴ領域３３は、ドリフト領域の一部である。ドリフト領域は、ｎ＋型のＧａＮ基板１１とｐ型拡散層２３との間の電流経路として機能する。ＪＦＥＴ領域３３は、他のドリフト領域よりもｎ型不純物の濃度が高く、電気抵抗が低い。ＪＦＥＴ領域が設けられることによって、ＭＯＳトランジスタのオン抵抗の低減を図ることができる。

例えば、製造装置は、ソース層３１を形成するために、ＧａＮ基板１０の表面１０ａ側に第３マスク（図示せず）を形成する。第３マスクは、ソースが形成される領域の上方を開口し、他の領域の上方を覆う形状を有する。製造装置は、第２マスクが形成されたＧａＮ基板１０の表面１０ａ側にｎ型不純物としてシリコン（Ｓｉ）をイオン注入する。このＳｉのイオン注入工程では、ＧａＮ基板１０の（ＣＭＰ処理後の）表面１０ａから５０ｎｍの深さまで、Ｓｉの注入濃度が４．０Ｅ＋１９ｃｍ^－３の一定濃度となるように、多段イオン注入を行う。Ｓｉを多段イオン注入した後、製造装置は、第３マスクを除去する。

また、上記のＳｉのイオン注入工程と前後して、製造装置は、ｎ型のＪＦＥＴ領域３３を形成するために、ＧａＮ基板１０の表面１０ａ側に第４マスク（図示せず）を形成する。第４マスクは、ＪＦＥＴが形成される領域の上方を開口し、他の領域の上方を覆う形状を有する。製造装置は、第４マスクが形成されたＧａＮ基板１０の表面１０ａ側にｎ型不純物として酸素（Ｏ）をイオン注入する。この酸素（Ｏ）のイオン注入工程では、ＧａＮ基板１０の（ＣＭＰ処理後の）表面１０ａから５００ｎｍの深さまで、酸素（Ｏ）の注入濃度が１．０Ｅ＋１７ｃｍ^－３の一定濃度となるように、多段イオン注入を行う。酸素（Ｏ）を多段イオン注入した後、製造装置は、第４マスクを除去する。

上記のＳｉのイオン注入工程と、酸素（Ｏ）のイオン注入工程とを行った後、製造装置は、ＧａＮ基板１０に熱処理を施す。この熱処理により、ＧａＮ基板１０にイオン注入されたＳｉ、酸素（Ｏ）はそれぞれ拡散するとともに、活性化する。これにより、ＧａＮ基板１０にｎ＋型のソース層３１とｎ型のＪＦＥＴ領域３３とが形成される。また、Ｓｉ及び酸素（Ｏ）のイオン注入により生じた結晶欠陥の少なくとも一部は、この熱処理により回復する。熱処理の条件は、例えば、熱処理が行われるチャンバ内の最高温度が１１００℃、チャンバ内の雰囲気がＮ_２、上記最高温度での処理時間が１０分である。

次に、図６Ｆに示すように、製造装置は、ＧａＮ基板１０の表面１０ａ上にゲート絶縁膜３５を形成する。ゲート絶縁膜３５は、例えば、酸化シリコン（ＳｉＯ_２） 又はＡｌ_２Ｏ_３である。次に、製造装置は、ゲート絶縁膜３５上にゲート電極３７を形成する。ゲート電極３７は、例えば、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、窒化チタン（ＴｉＮ）、タングステン（Ｗ）、又は、ポリシリコン（，ｐｏｌｙ－Ｓｉ）等で構成される。

次に、製造装置は、ｎ＋ソース層３１上とｐ＋拡散層２１上とにソース電極４１を形成する。また、ソース電極４１の形成工程と前後して、製造装置は、ＧａＮ基板１０の裏面１０ｂ側にドレイン電極４３を形成する。ソース電極４１及びドレイン電極４３は、例えば、チタン（Ｔｉ）にＡｌを積層した積層膜で構成される。Ｔｉが下層、Ａｌが上層である。以上の工程を経て、図６Ｆに示すように、縦型プレーナ構造のＭＯＳトランジスタを有するＧａＮ半導体装置１Ａが完成する。

本発明の実施形態２によれば、ｐ型注入層２３´からＭｇが拡散してｐ型拡散層２３が形成された後で、ｐ型拡散層２３の表層部が除去される。ｐ型拡散層２３の表層部はｐ型注入層２３´を含む部位であり、イオン注入による結晶欠陥を多く含む。この表層部を除去することで、ｐ型拡散層２３の表面の結晶欠陥を低減することができる。また、結晶欠陥の影響でＭｇの活性化率が低く、Ｍｇの濃度のばらつきが大きい表層部を除去することで、ｐ型拡散層２３の表面のアクセプタ濃度を高精度に制御することができる。

ＧａＮ半導体装置１Ａでは、結晶欠陥が少なくアクセプタ濃度が高精度に制御されたｐ型拡散層２３の表面及びその近傍に、縦型プレーナ構造のＭＯＳトランジスタのチャネルを形成することができる。これにより、縦型プレーナ構造のＭＯＳトランジスタの特性の向上（例えば、結晶欠陥に起因するリーク電流の低減、アクセプタ濃度に起因する閾値電圧のばらつきの低減など）が可能である。

また、本発明の実施形態２によれば、ｐ＋型注入層２１´からＭｇが拡散してｐ＋型拡散層２１が形成された後で、ｐ＋型拡散層２１の表層部が除去される。ｐ＋型拡散層２１の表層部はｐ＋型注入層２１´を含む部位であり、イオン注入による結晶欠陥を多く含む。この表層部を除去することで、ｐ＋型拡散層２１の表面の結晶欠陥を低減することができる。また、結晶欠陥の影響でＭｇの活性化率が低く、Ｍｇの濃度のばらつきが大きい表層部を除去することで、ｐ＋型拡散層２１の表面のアクセプタ濃度を高精度に制御することができる。

ＧａＮ半導体装置１Ａでは、結晶欠陥が少なくアクセプタ濃度が高精度に制御されたｐ＋型拡散層２１の表面に、ｐ＋コンタクト電極と兼用でソース電極４１が形成される。ソース電極４１と接合される、ｐ＋型拡散層２１の表面は結晶欠陥が少なくアクセプタ濃度が高精度に制御されている。このため、ｐ＋型拡散層２１とソース電極４１とのコンタクト抵抗の低減が可能である。

＜実施形態３＞
上記の実施形態２では、プレーナ構造のＭＯＳトランジスタを有する半導体装置１Ａについて説明した。しかしながら、本発明の実施形態において、ＧａＮ半導体装置が有するＭＯＳトランジスタは、プレーナ構造に限定されず、例えばトレンチ構造であってもよい。

図７Ａから図７Ｆは、本発明の実施形態３に係るＧａＮ半導体装置１Ｂの製造方法を示す断面図である。図７Ａにおいて、製造装置は、例えば実施形成２と同様のイオン注入条件で、ＧａＮ基板１０の表面１０ａ側にｐ＋型注入層２１´と、ｐ型注入層２３´とを形成する。なお、ｐ型注入層２３´を形成する工程では、実施形態２で説明した図６Ｂとは異なり、水平方向（表面１０ａに平行な方向）で隣り合う一方のｐ＋型注入層２１´と他方のｐ＋型注入層２１´との間に、ｐ型注入層２３´を連続して形成してよい。
また、ｐ＋型注入層２１´の形成工程（第１のＭｇ注入工程）、ｐ型注入層２３´の形成工程（第２のＭｇ注入工程）と前後して、製造装置は、実施形態２で説明した第１のＮ注入工程と、第２のＮ注入工程とを行ってもよい。第１のＮ注入工程のイオン注入条件と、第２のＮ注入工程のイオン注入条件は、例えば実施形成２と同じである。

次に、製造装置は、ＧａＮ基板１０に熱処理を施す。この熱処理により、ｐ＋型注入層２１´、ｐ型注入層２３´にそれぞれ注入されたＭｇは周囲（例えば、深さ方向）に拡散するとともに、活性化され、図７Ｂに示すように、ｐ＋型拡散層２１とｐ型拡散層２３とが形成される。また、Ｍｇ及びＮのイオン注入によりｐ＋型注入層２１´、ｐ型注入層２３にそれぞれ生じた結晶欠陥の少なくとも一部は、この熱処理により回復する。この熱処理の条件は、例えば実施形態２でｐ＋型注入層２１´及びｐ型注入層２３´にそれぞれ注入されたＭｇを拡散 、活性化させるときの熱処理の条件と同じである。なお、実施形態３においても、実施形態２と同様に、この熱処理の前に予め、ＧａＮ基板１０の表面１０ａ上に保護膜（図示せず）を形成してもよい。

次に、図７Ｃに示すように、製造装置は、熱処理が施されたＧａＮ基板１０の表面１０ａ側から、ｐ＋型拡散層２１の一部とｐ型拡散層２３の一部とを除去して、ｐ＋型拡散層２１の表面Ｍｇ濃度とｐ型拡散層２３の表面Ｍｇ濃度とをそれぞれ予め設定された値に合わせ込む。例えば、製造装置は、ＧａＮ基板１０の表面１０ａ側にＣＭＰ処理を施して、ＧａＮ基板１０の表層部を除去する。実施形態３においても、実施形態２と同様に、除去する厚さは例えば１５０ｎｍ以上３００ｎｍ以下である。これにより、ｐ＋型拡散層２１の表面Ｍｇ濃度を、例えば６．０Ｅ＋１８ｃｍ^－３にすることができる。また、ｐ型拡散層２３の表面Ｍｇ濃度を、例えば１．０Ｅ＋１７ｃｍ^－３にすることができる。

次に、図７Ｄに示すように、製造装置は、ＧａＮ基板１０にｎ＋型のソース層３１を形成する。ソース層３１の形成方法は、例えば実施形態２と同じである。なお、図７Ｄに示すソース層３１の形成工程は、次に説明するトレンチＨ１の形成工程（図７Ｅ参照）の後で行ってもよい。
次に、製造装置は、ＧａＮ基板１０の表面１０ａ側であって、水平方向で隣り合う一方のｐ＋型拡散層２１と他方のｐ＋型拡散層２１との間の領域を、深さ方向にドライエッチングする。これにより、図７Ｅに示すように、製造装置は、ＧａＮ基板１０の表面１０ａ側にトレンチＨ１を形成する。トレンチＨ１の表面１０ａからの深さは、例えば５００ｎｍ以上１μｍ以下である。トレンチＨ１は、ｐ型拡散層２３を突き抜けてｎ－型のＧａＮ層１２が底部となるような寸法で形成される。

次に、図７Ｆに示すように、製造装置は、トレンチＨ１の内側面と底面とにゲート絶縁膜３５を形成する。次に、製造装置は、ゲート電極３７を形成する。ゲート電極３７は、ゲート絶縁膜３５を介してトレンチＨ１内を埋め込むように形成される。
これ以降の工程は、例えば実施形態２と同じである。製造装置は、ｎ＋ソース層３１上とｐ＋拡散層２１上とにソース電極４１を形成する。また、ソース電極４１の形成工程と前後して、製造装置は、ＧａＮ基板１０の裏面１０ｂ側にドレイン電極４３を形成する。以上の工程を経て、縦型トレンチ構造のＭＯＳトランジスタを有するＧａＮ半導体装置１Ｂが完成する。

本発明の実施形態３によれば、上記の実施形態２と同様に、ｐ型拡散層２３の表面のアクセプタ濃度を高濃度に制御することができる。これにより、ＧａＮ半導体装置１Ｂにおいても、結晶欠陥が少なくアクセプタ濃度が高精度に制御されたｐ型拡散層２３の表面及びその近傍に、縦型トレンチ構造のＭＯＳトランジスタのチャネルを形成することができる。これにより、縦型トレンチ構造のＭＯＳトランジスタの特性の向上（例えば、結晶欠陥に起因するリーク電流の低減、アクセプタ濃度に起因する閾値電圧のばらつきの低減など）が可能である。
また、本発明の実施形態３によれば、上記の実施形態２と同様に、ｐ型拡散層２３の表面のアクセプタ濃度を高濃度に制御することができる。これにより、ＧａＮ半導体装置１Ｂにおいても、ｐ＋型拡散層２１とソース電極４１とのコンタクト抵抗の低減が可能である。

＜実施形態４＞
本発明の実施形態では、ｐ型注入層（または、Ｐ＋注入層）に注入されたＭｇを基板の厚さ方向ではなく、基板の厚さ方向と交差する方向に拡散させてｐ型拡散層（または、Ｐ＋型拡散層）を形成してもよい。
図８Ａから図８Ｈは、本発明の実施形態４に係るＧａＮ半導体装置１Ｃの製造方法を示す断面図である。図８Ａにおいて、製造装置は、例えば実施形成２と同様のイオン注入条件で、ＧａＮ基板１０の表面１０ａ側にＭｇをイオン注入してｐ＋型注入層２１´を形成する（第１のＭｇ注入工程）。また、第１のＭｇ注入工程と前後して、製造装置は、実施形態２で説明した第１のＮ注入工程を行う。第１のＮ注入工程のイオン注入条件は、例えば実施形成２と同じである。これにより、ｐ＋型注入層２１´と、ｐ＋型注入層２１´の下方に位置する層とに結晶欠陥を生じさせることができる。

次に、製造装置は、ＧａＮ基板１０に熱処理を施す。この熱処理により、ｐ＋型注入層２１´に注入されたＭｇは周囲（例えば、深さ方向）に拡散するとともに、活性化され、図８Ｂに示すように、ｐ＋型拡散層２１が形成される。また、Ｍｇ及びＮのイオン注入によりｐ＋型注入層２１´に生じた結晶欠陥の少なくとも一部は、この熱処理により回復する。この熱処理の条件は、例えば実施形態２で、ｐ＋型注入層２１´及びｐ型注入層２３´にそれぞれ注入されたＭｇを拡散 、活性化させるときの熱処理の条件と同じである。なお、実施形態４においても、実施形態２と同様に、この熱処理の前に予め、ＧａＮ基板１０の表面１０ａ上に保護膜（図示せず）を形成してもよい。

次に、図８Ｃに示すように、製造装置は、ＧａＮ基板１０の表面１０ａ側にＣＭＰ処理を施して、ｐ＋型拡散２１の表層部を除去する。これにより、製造装置は、ｐ＋型拡散２１の表面濃度を予め設定された値に合わせ込む。実施形態４においても、実施形態３と同様に、除去する厚さは例えば１５０ｎｍ以上３００ｎｍ以下である。これにより、ｐ＋型拡散層２１の表面Ｍｇ濃度を、例えば６．０Ｅ＋１８ｃｍ^－３にすることができる。
次に、図８Ｄに示すように、製造装置は、ＧａＮ基板１０にｎ＋型のソース層３１を形成する。ソース層３１の形成方法は、例えば実施形態２と同じである。なお、図７Ｄに示すソース層３１の形成工程は、次に説明するトレンチＨ１の形成工程（図８Ｅ参照）の後で行ってもよい。

次に、製造装置は、ＧａＮ基板１０の表面１０ａ側であって、水平方向で隣り合う一方のｐ＋型拡散層２１と他方のｐ＋型拡散層２１との間の領域を、深さ方向にドライエッチングする。これにより、図８Ｅに示すように、製造装置は、ＧａＮ基板１０の表面１０ａ側にトレンチＨ１を形成する。トレンチＨ１の表面１０ａからの深さは、例えば５００ｎｍ以上１μｍ以下である。トレンチＨ１は、ソース層３１を突き抜けてｎ－型のＧａＮ層１２が底部となるような寸法で形成される。

次に、図８Ｆに示すように、製造装置は、トレンチＨ１の内側面にＭｇをイオン注入してｐ型注入層２３´を形成する（第２のＭｇ注入工程）。例えば、製造装置は、ＧａＮ基板１０の表面１０ａ上に第５マスク（図示せず）を形成する。第５マスクは、ＳｉＯ_２膜、Ａｌ_２Ｏ_３膜又はフォトレジストで構成されている。第５マスクは、トレンチＨ１の上方を開口し、他の領域の上方を覆う形状を有する。製造装置は、第５マスクが形成されたＧａＮ基板１０の表面１０ａ側にｐ型不純物としてＭｇを斜めイオン注入する。

Ｍｇの斜めイオン注入工程では、Ｍｇ注入ピーク深さが２０ｎｍ、Ｍｇ注入ピーク濃度が１．０Ｅ＋１９ｃｍ^－３となるように、Ｍｇの注入条件を設定する。なお、斜めイオン注入工程において、注入深さは、ＧａＮ基板１０の厚さ方向（図８Ｅでは縦方向）の距離ではなく、厚さ方向と直交する水平方向（図８Ｅでは横方向）の距離で示される。Ｍｇの斜めイオン注入工程において、Ｍｇピーク深さとは、トレンチＨ１の内側面からＭｇの注入ピーク位置までの水平方向の距離を意味する。
Ｍｇの斜めイオン注入工程では、トレンチＨ１の内側面にＭｇが注入され、かつ、トレンチＨ１の底面はトレンチＨ１の内側面よりもＭｇの注入量が少なくなるように（理想的には、トレンチＨ１の底面への注入量がゼロとなるように）、チルト角が調整されることが好ましい。チルト角とは、ＧａＮ基板１０の表面１０ａの法線方向に対する傾角のことである。

また、ｐ型注入層２３´の形成工程（第２のＭｇ注入工程）と前後して、製造装置はトレンチＨ１の内側面にＮをイオン注入する。例えば、製造装置は、上記の第５マスクが形成されたＧａＮ基板１０の表面１０ａ側にＮを斜めイオン注入する。Ｎの斜めイオン注入工程では、Ｎピーク深さが２０ｎｍ、Ｎピーク濃度が１．０Ｅ＋１９ｃｍ^－３となるように、Ｎの注入条件を設定する。Ｎの斜めイオン注入工程において、Ｎピーク深さとは、トレンチＨ１の内側面からＮの注入ピーク位置までの水平方向の距離を意味する。これにより、ｐ型注入層２３´と、ｐ型注入層２３´と水平方向で隣り合う層とに結晶欠陥を生じさせることができる。

次に、製造装置は、ＧａＮ基板１０に熱処理を施す。この熱処理により、ｐ型注入層２３´に注入されたＭｇは周囲（例えば、水平方向）に拡散するとともに、活性化され、図８Ｇに示すように、ｐ型拡散層２３が形成される。ｐ型拡散層２３の表層部は、トレンチＨ１の内側面に面しており、Ｍｇが拡散した後のｐ型注入層２３´を含む。また、Ｍｇ及びＮの斜めイオン注入によりｐ型注入層２３´に生じた結晶欠陥の少なくとも一部は、この熱処理により回復する。この熱処理の条件は、ｐ＋型注入層２１´に注入されたＭｇを拡散 、活性化させるときの熱処理の条件と同じである。また、この熱処理の前に予め、ＧａＮ基板１０の表面１０ａ上に保護膜（図示せず）を形成してもよい。

次に、製造装置は、トレンチＨ１の内側面の表層部を除去して、ｐ型拡散層２３の表面Ｍｇ濃度を予め設定された値に合わせ込む。例えば、製造装置は、ＧａＮ基板１０にＴＭＡＨによるウェット処理を施して、トレンチＨ１の内側面の表層部を除去する。これにより、ｐ型拡散層２３の表面Ｍｇ濃度を、例えば６．０Ｅ＋１８ｃｍ^－３にすることができる。
これ以降の工程は、例えば実施形態３と同じである。図８Ｈに示すように、製造装置は、トレンチＨ１の内側面と底面とにゲート絶縁膜３５を形成する。次に、製造装置は、ゲート電極３７を形成する。ゲート電極３７は、ゲート絶縁膜３５を介してトレンチＨ１内を埋め込むように形成される。

次に、製造装置は、ｎ＋ソース層３１上とｐ＋拡散層２１上とにソース電極４１を形成する。また、ソース電極４１の形成工程と前後して、製造装置は、ＧａＮ基板１０の裏面１０ｂ側にドレイン電極４３を形成する。以上の工程を経て、縦型トレンチ構造のＭＯＳトランジスタを有するＧａＮ半導体装置１Ｃが完成する。

本発明の実施形態４によれば、上記の実施形態３と同様に、ｐ型拡散層２３の表面のアクセプタ濃度を高濃度に制御することができる。これにより、ＧａＮ半導体装置１Ｃにおいても、結晶欠陥が少なくアクセプタ濃度が高精度に制御されたｐ型拡散層２３の表面及びその近傍に、縦型トレンチ構造のＭＯＳトランジスタのチャネルを形成することができる。これにより、縦型トレンチ構造のＭＯＳトランジスタの特性の向上（例えば、結晶欠陥に起因するリーク電流の低減、アクセプタ濃度に起因する閾値電圧のばらつきの低減など）が可能である。
また、本発明の実施形態４によれば、上記の実施形態３と同様に、ｐ型拡散層２３の表面のアクセプタ濃度を高濃度に制御することができる。これにより、ＧａＮ半導体装置１Ｃにおいても、ｐ＋型拡散層２１とソース電極４１とのコンタクト抵抗の低減が可能である。

＜その他の実施形態＞
上記のように、本発明は実施形態１から４及び変形例によって記載したが、この開示の一部をなす論述及び図面は本発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、変形例が明らかとなろう。
例えば、上記の実施形態２から４では、ｐ型拡散層２３を形成した後で、ｎ＋ソース層３１を形成することを説明した。しかしながら、本発明の実施形態では、ｎ＋ソース層３１を形成した後でｐ型拡散層２３を形成してもよい。この場合、ｎ＋ソース層３１の表層部の少なくとも一部は、ｐ型拡散層２３の表面濃度調整工程で除去される可能性がある。このため、ｎ＋ソース層３１を形成するためのイオン注入工程では、ｎ型不純物の注入ピーク深さが、除去される表層部の厚さ分だけ深くなるように、ｎ型不純物の注入条件を設定することが好ましい。

また、本発明の実施形態において、ゲート絶縁膜３５には、ＳｉＯ_２膜、Ａｌ_２Ｏ_３膜の他に、酸窒化シリコン（ＳｉＯＮ）膜、ハフニウムシリコン酸化（ＨｆＳｉＯ）膜又はシリコン窒化物（Ｓｉ_３Ｎ_４）膜を使用してもよい。また、ゲート絶縁膜３５には、単層の絶縁膜をいくつか積層した複合膜等も使用してもよい。ゲート絶縁膜３５としてＳｉＯ_２膜以外の絶縁膜を用いた縦型ＭＯＳトランジスタは、縦型ＭＩＳトランジスタと呼んでもよい。ＭＩＳトランジスタは、ＭＯＳトランジスタを含む、より包括的な絶縁ゲート型トランジスタを意味する。

このように、本発明はここでは記載していない様々な実施形態等を含むことは勿論である。上述した実施形態１から４及び変形例の要旨を逸脱しない範囲で、構成要素の種々の省略、置換及び変更のうち少なくとも１つを行うことができる。また、本明細書に記載された効果はあくまでも例示であって限定されるものでは無く、また他の効果があってもよい。本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。

１、１Ａ、１Ｂ、１Ｃ ＧａＮ半導体装置
１０ ＧａＮ基板
１０ａ 表面
１０ｂ 裏面
１１ ＧａＮ基板
１２ ＧａＮ層
２１ 拡散層
２１ ｐ＋型拡散層
２１´ ｐ＋型注入層
２３ ｐ型拡散層
２３´ ｐ型注入層
３１ ソース層
３３ ＪＦＥＴ領域
３５ ゲート絶縁膜
３７ ゲート電極
４１ ソース電極
４３ ドレイン電極
Ｈ１ トレンチ

Claims (15)

1. 窒化ガリウム層の一方の面側にｐ型不純物をイオン注入して、前記窒化ガリウム層にｐ型注入層を形成する第１注入工程と、
   前記窒化ガリウム層に熱処理を施して前記ｐ型注入層に含まれる前記ｐ型不純物を拡散させることによって、前記窒化ガリウム層にｐ型拡散層を形成する拡散工程と、
   前記一方の面側から前記ｐ型拡散層の一部を除去して、前記ｐ型拡散層の表面濃度を予め設定された値に合わせ込む表面濃度調整工程と、を備える窒化物半導体装置の製造方法。
2. 前記第１注入工程では、前記ｐ型不純物の注入ピーク位置における濃度が１．０Ｅ＋１９ｃｍ^－３以上となるように前記ｐ型不純物の注入条件を設定する、請求項１に記載の窒化物半導体装置の製造方法。
3. 前記拡散工程では、
   前記熱処理の最高温度を１３００℃以上１５００℃以下とし、前記最高温度での処理時間を５分以上３０分以下とする、請求項１又は２に記載の窒化物半導体装置の製造方法。
4. 前記表面濃度調整工程では、
   少なくとも、前記一方の面から前記ｐ型不純物の注入ピーク位置までの範囲を除去する、請求項１から３のいずれか１項に記載の窒化物半導体装置の製造方法。
5. 前記一方の面から前記ｐ型不純物の注入ピーク位置までの距離は、１５０ｎｍ以上３００ｎｍ以下である、請求項４に記載の窒化物半導体装置の製造方法。
6. 前記予め設定された値は、１．０Ｅ＋１７ｃｍ^－３以上１．０Ｅ＋１９ｃｍ^－３以下である、請求項１から５のいずれか１項に記載の窒化物半導体装置の製造方法。
7. 前記表面濃度調整工程では、
   前記窒化ガリウム層の前記一方の面側にＣＭＰ処理を施して前記ｐ型拡散層の一部を研削する、請求項１から６のいずれか１項に記載の窒化物半導体装置の製造方法。
8. 前記ｐ型不純物はマグネシウム（Ｍｇ）である、請求項１から７のいずれか１項に記載の窒化物半導体装置の製造方法。
9. 前記拡散工程の前に、前記窒化ガリウム層の前記一方の面側に前記ｐ型不純物とは異なる元素をイオン注入する第２注入工程、をさらに備える請求項１から８のいずれか１項に記載の窒化物半導体装置の製造方法。
10. 前記第２注入工程では、前記一方の面から前記元素の注入ピーク位置までの深さが、前記一方の面から前記ｐ型不純物の注入ピーク位置までの深さよりも深くなるように、前記元素の注入条件を設定する、請求項９に記載の窒化物半導体装置の製造方法。
11. 前記第２注入工程では、前記元素の注入ピーク位置における濃度が、前記ｐ型不純物の注入ピーク位置における濃度の１倍以下となるように、前記元素の注入条件を設定する、請求項９又は１０に記載の窒化物半導体装置の製造方法。
12. 前記元素は窒素である、請求項９から１１のいずれか１項に記載の窒化物半導体装置の製造方法。
13. 窒化ガリウム層と、
    前記窒化ガリウム層の一方の面側に設けられたｐ型拡散層と、を備え、
    前記ｐ型拡散層はｐ型不純物の濃度が最大となる濃度ピーク位置を有し、
    前記濃度ピーク位置は前記ｐ型拡散層の表面に存在する、窒化物半導体装置。
14. 前記ｐ型不純物の表面濃度は、１．０Ｅ＋１７ｃｍ^－３以上１．０Ｅ＋１９ｃｍ^－３以下である、請求項１３に記載の窒化物半導体装置。
15. 前記ｐ型不純物はマグネシウム（Ｍｇ）である、請求項１３又は１４に記載の窒化物半導体装置。

Images