JP2003282870A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2003282870A
JP2003282870A JP2002077671A JP2002077671A JP2003282870A JP 2003282870 A JP2003282870 A JP 2003282870A JP 2002077671 A JP2002077671 A JP 2002077671A JP 2002077671 A JP2002077671 A JP 2002077671A JP 2003282870 A JP2003282870 A JP 2003282870A
Authority
JP
Japan
Prior art keywords
trench
gate
insulating film
semiconductor device
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002077671A
Other languages
English (en)
Other versions
JP3960091B2 (ja
Inventor
Akihiko Oi
明彦 大井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2002077671A priority Critical patent/JP3960091B2/ja
Publication of JP2003282870A publication Critical patent/JP2003282870A/ja
Application granted granted Critical
Publication of JP3960091B2 publication Critical patent/JP3960091B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【課題】ゲート絶縁耐圧の向上を図ることができる半導
体装置およびその製造方法を提供する。 【解決手段】nシリコン基板101にストライプ状のト
レンチ123を形成する。このトレンチ123の両端部
は、徐々に狭くなる形状となっている。トレンチ123
を挟んでpウエル領域121を形成し、pウエル領域1
21の表面層にトレンチ123を挟んでnソース領域1
22を形成し、トレンチ123の側壁および底面に厚み
がW1のゲート酸化膜118aを形成し、トレンチ12
3の端部が徐々に狭くなっている箇所の先端付近に厚い
膜厚(W2)のゲート酸化膜118bを形成する。トレ
ンチ123にゲート酸化膜118a、118bを介して
ポリシリコンを充填してゲート電極119aを形成し、
またトレンチ123の長手方向の端部側に、ゲート酸化
膜118bおよび絶縁用酸化膜118cを介してポリシ
リコンでゲート配線引出し部であるゲートパッド119
bを形成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、トレンチゲート
構造を有する半導体装置およびその製造方法に関する。
【0002】
【従来の技術】トレンチゲートを用いる素子において
は、トレンチ内に形成されるゲート電極と、このゲート
電極と接続するゲート配線引出し部(ゲートパッドのこ
と)との境界部であるトレンチ開口周縁部では、トレン
チ内に埋め込まれるドープド・ポリシリコン(不純物を
ドープしたポリシリコンで抵抗値が極めて低いポリシリ
コンのこと)とトレンチから引き出されるゲート配線引
出し部であるゲートパッドは同時に製作されるために、
ゲートパッドのドープド・ポリシリコン直下の酸化膜は
トレンチ内に形成されるゲート酸化膜の膜厚と等しくな
る。
【0003】図7および図8は、従来の半導体装置で、
図7は要部平面図、図8(a)は図7のF−F線で切断
した要部断面図、図8(b)は図7のG−G線で切断し
た要部断面図である。図7および図8において、nシリ
コン基板201にストライプ状のトレンチ223を形成
し、トレンチ223を挟んでpウエル領域221を形成
し、pウエル領域221の表面層にトレンチ223を挟
んでn+ ソース領域222を形成し、トレンチ223の
側壁および底面にゲート酸化膜206を形成し、nシリ
コン基板201上にも、同時にゲート酸化膜206が形
成され、このゲート酸化膜206は絶縁用酸化膜とな
る。トレンチ223にゲート酸化膜206を介してポリ
シリコンを充填し、ゲート電極207aを形成し、また
トレンチ223の長手方向の端部側のゲート酸化膜20
6を介してポリシリコンでゲート配線引出し部であるゲ
ートパッド207bを形成する。
【0004】尚、以下の説明では、トレンチ開口周縁部
を、図8(a)のn+ ソース領域222がある箇所(詳
しくは、n+ ソース領域222の長手方向端部とゲート
パッド207b端部の間の中間点)のトレンチ開口周縁
部(以下、第1周縁部231と称す)と、同図(b)の
ゲートパッド207bと隣接する箇所のトレンチ開口周
縁部(以下、第2周縁部232と称す)に分け、単にト
レンチ開口周縁部という場合は両者を合わせたものを指
すことととする。また、図6の224はゲート配線用の
コンタクトホールである。
【0005】
【発明が解決しようとする課題】ゲート酸化膜を介し
て、ゲート容量による電流(C・dV/dt)が第2周
縁部232上のポリシリコンを通してゲートパッド20
7bに流れ、この第2周縁部232のコーナー部211
のゲート酸化膜206b付近での電位分布がこの電流で
乱される。また、形状的要因で、ゲート電圧印加時に
は、トレンチの先端箇所のコーナー部211、212の
ゲート酸化膜206付近では電界集中を起こしやすくな
る(正のゲート電圧では211、負のゲート電圧では2
12で電界集中が起きやすい)。その結果、この箇所
で、ゲート耐圧破壊が起こる。図9は、従来の半導体装
置のゲート絶縁耐圧分布を示す図である。電界集中の割
合は211、212の曲率半径に強く依存するため、ゲ
ート絶縁耐圧分布もブロードになる。
【0006】この発明の目的は、前記の課題を解決し
て、ゲート絶縁耐圧の向上を図ることができる半導体装
置およびその製造方法を提供することにある。
【0007】
【課題を解決するための手段】前記の目的を達成するた
めに、半導体基板に形成された細長のトレンチと、該ト
レンチ内面に形成されたゲート絶縁膜と、該ゲート絶縁
膜上に形成され、前記トレンチ内に充填されたゲート電
極とを具備する半導体装置において、前記トレンチの平
面形状は、同一の幅を有する第1箇所と、端部が徐々に
狭くなっている第2箇所から構成され、前記ゲート絶縁
膜の内、第1箇所に形成される第1ゲート絶縁膜の厚み
より第2箇所に形成される第2ゲート絶縁膜の厚さを厚
くする構成とする。
【0008】また、前記ゲート電極に接続され前記半導
体基板の平坦部上に形成されたゲート配線出し部を有
し、該ゲート配線出し部が、前記第2箇所のゲート電極
と接続するとよい。また、半導体基板に形成された細長
のトレンチと、該トレンチ内面に形成されたゲート絶縁
膜と、該ゲート絶縁膜上に形成され、前記トレンチ内に
充填されたゲート電極と、該ゲート電極に接続され半導
体基板の平坦部上に形成されたゲート配線引出し部とを
具備する半導体装置において、前記トレンチの先端箇所
を除く箇所で、ゲート配線引出し部が、ゲート電極と接
続する構成とする。
【0009】また、前記ゲート電極および前記ゲート配
線引出し部が、ポリシリコンで形成されるとよい。ま
た、半導体基板に形成された細長のトレンチと、トレン
チ内面に形成されたゲート絶縁膜と、ゲート絶縁膜上に
形成され、トレンチを充填したゲート電極と、該ゲート
電極に接続され半導体基板の平坦部上に形成されたゲー
ト配線引出し部とを具備する半導体装置の製造方法にお
いて、半導体基板に、平面形状が一定幅の第1箇所と、
端部が徐々に狭くなる第2箇所から成るトレンチを形成
する工程と、前記トレンチ内に厚い絶縁膜を形成し、第
2箇所の先端近傍のトレンチを該厚い絶縁膜で充填する
工程と、前記第2箇所の先端近傍のトレンチに充填され
た厚い絶縁膜を残し、前記第1箇所の側壁に形成された
前記厚い絶縁膜を除去する工程と、前記トレンチの側壁
にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜を
介して、トレンチにポリシリコンを充填しゲート電極を
形成する工程とを含む製造方法とする。
【0010】
【発明の実施の形態】図1および図2は、この発明の第
1実施例の半導体装置で、図1(a)は要部平面図、図
1(b)は図1(a)のイ部の拡大図、図2(a)は図
1(b)のA−A線で切断した要部断面図、図2(b)
は図1(b)のB−B線で切断した要部断面図、図2
(c)は図1(b)のC−C線で切断した要部断面図で
ある。
【0011】図1および図2において、nシリコン基板
101にストライプ状のトレンチ123を形成する。こ
のトレンチ123の両端部は、徐々に狭くなる形状とな
っている(一定幅の箇所が第1箇所で、徐々に狭くなっ
ている箇所が第2箇所である)。トレンチ123を挟ん
でpウエル領域121を形成し、pウエル領域121の
表面層にトレンチ123を挟んでnソース領域122を
形成し、トレンチ123の側壁および底面に厚みがW1
のゲート酸化膜118aを形成し、トレンチ123の第
2箇所の先端付近に厚い膜厚(W2)のゲート酸化膜1
18bを形成する。nシリコン基板101上に絶縁用酸
化膜118c(これは、ゲート酸化膜118aと同時に
形成する)を形成する。トレンチ123にゲート酸化膜
118a、118bを介してポリシリコンを充填してゲ
ート電極119aを形成し、またトレンチ123の長手
方向の端部側に、ゲート酸化膜118bおよび絶縁用酸
化膜118cを介してポリシリコンでゲート配線引出し
部であるゲートパッド119bを形成する。
【0012】図2(a)のチャネル形成領域上のゲート
酸化膜118aの膜厚を薄く形成し、図2(c)のゲー
トパッドと隣接するトレンチ123の第2箇所の先端付
近のゲート酸化膜118bの膜厚は厚く形成する。図中
の124はポリシリコンのゲートパッド119bが図示
しない金属配線と接続させるための図示しないゲートパ
ッド上に形成する絶縁膜に形成されるコンタクトホール
である。また、131は第1周縁部で、a−a点線間の
トレンチ123の長手方向のトレンチ開口周縁部を示
し、132は第2周縁部で、a−a点線より外側(Y方
向)のトレンチ123の端部先端付近のトレンチ開口周
縁部を示す。
【0013】ゲートパッド119bにプラス、n+ ソー
ス領域122にマイナスの極性で、ゲート電圧を印加し
たとき、ゲート容量を介して電流がゲートパッド119
bからゲート電極119aへ流れる。しかし、ゲート酸
化膜118bが厚いために、この電流がコーナー部11
1aでの電位分布へ与える影響は小さく、コーナー部1
11aでの電界集中は小さい。そのため、ゲート破壊耐
圧を向上させることができる。また、ゲート酸化膜11
8bの膜厚が厚いために、この箇所でのチャネル形成電
圧であるゲートしきい値電圧を高くすることができる。
そのため、この箇所でのゲートの機能を封じることがで
きて、この箇所に主電流が流れないようにできる。この
ことで、半導体装置のゲート破壊耐圧が一層向上する。
また、同様に、ゲートパッド119bにマイナス、n+
ソース領域122にプラスの極性で、ゲート電圧を印加
したときにも、コーナー部111bのゲート酸化膜11
8bが厚いために、この箇所での電界集中は小さい。
【0014】また、図2(a)のコーナー部112a、
112bのゲート酸化膜118aは薄いが、その上にゲ
ートパッド119bへ接続するポリシリコンがない(図
1(b))ために、コーナー部112a、112bでの
電界集中は小さい。尚、図1および図2に示した半導体
装置は完成品ではなく途中工程の一例であり、また、こ
の図の他には、pウエル領域121がトレンチ123よ
り深いものや、トレンチ123を挟むn+ ソース領域1
22が互いに繋がっているものなど、多種多様のものが
ある。また、図1(b)のA−A線で切断した箇所にn
+ ソース領域122やpウエル領域121が無い場合も
ある。
【0015】図3は、図1の半導体装置のゲート絶縁耐
圧の分布を示した図である。厚いゲート酸化膜118b
を形成したことで、ゲート絶縁耐圧の最小値は高くな
り、分布もシャープになっている。図4は、この発明の
第2実施例の半導体装置の製造方法で、同図(a)から
同図(d)はトレンチにゲート酸化膜とゲート電極を形
成する工程を工程順に示した要部平面図である。この図
は図1(b)に相当した図である。図示しないpウェル
領域121やn+ ソース領域121を形成した半導体基
板101に端部が徐々に狭くなったストライプ状のトレ
ンチ123を形成する。トレンチ123の一定幅の箇所
は1μm程度である(同図(a))。つぎに、CVD
(Chemical Vapor Depositio
n)法で、例えば、400nmの厚い酸化膜118cを
トレンチ123内に形成する。先端近傍は、トレンチ1
23の側壁に形成された酸化膜同士が接触して、この先
端付近は酸化膜118cで埋め尽くされる(充填され
る)(同図(b))。つぎに、一定幅のトレンチ123
の側壁が露出するまで、酸化膜123を除去する。この
とき、トレンチ123の先端近傍には酸化膜123が残
留する(同図(c))。つぎに、例えば、100nmの
薄い膜厚のゲート酸化膜118aをトレンチ123の側
壁と底面に形成する。先端付近は、先に形成した酸化膜
118cと今回形成したゲート酸化膜118aを合わせ
たものが厚いゲート酸化膜118bとなる。その後で、
トレンチ113にゲート酸化膜118a、118bを介
して、蒸着でポリシリコンを充填し、ゲート電極119
aを形成する(同図(d))。
【0016】図5は、この発明の第3実施例の半導体装
置であり、同図(a)は要部平面図、同図(b)は同図
(a)のロ部の拡大図である。図1との違いは、トレン
チ119aが長方形をしている点と、このトレンチ11
9aの端部がゲートパッド119bに接していない点で
ある。トレンチ119aの端部が、ゲートパッド119
bと接していないために、この端部でのゲート容量によ
る電流の流れがなくなり、従って電界集中が起こらず、
ゲート絶縁耐量が向上する。
【0017】図6は、この発明の第4実施例の半導体装
置の要部平面図である。この図は、図1(b)に相当す
る図で、図1との違いは、図5と同様に、トレンチ11
9aの端部がゲートパッド119bと接していない点で
ある。図5と同様の効果が期待できる。
【0018】
【発明の効果】この発明によれば、トレンチ端部を徐々
に狭めたストライプ状として、端部の先端近傍のゲート
絶縁膜の厚さを厚くすることで、形状に起因した電界集
中によるゲート絶縁破壊を防止し、ゲート絶縁耐圧の向
上と、ゲート絶縁耐圧のばらつきの低減を図ることがで
きる。
【0019】また、トレンチ端部にゲートパットを接触
させないことで、形状に起因した電界集中によるゲート
絶縁破壊を防止し、ゲート絶縁耐圧の向上と、ゲート絶
縁耐圧のばらつきの低減を図ることができる。
【図面の簡単な説明】
【図1】この発明の第1実施例の半導体装置で、(a)
は要部平面図、(b)は(a)のイ部の拡大図
【図2】この発明の第1実施例の半導体装置で、(a)
は図1(b)のA−A線で切断した要部断面図、(b)
は図1(b)のB−B線で切断した要部断面図、(c)
は図1(b)のC−C線で切断した要部断面図
【図3】図1の半導体装置のゲート絶縁耐圧の分布を示
した図
【図4】この発明の第2実施例の半導体装置の製造方法
で、(a)から(d)はトレンチにゲート酸化膜とゲー
ト電極を形成する工程を工程順に示した要部平面図
【図5】この発明の第3実施例の半導体装置であり、
(a)は要部平面図、(b)は(a)のロ部の拡大図
【図6】この発明の第4実施例の半導体装置の要部平面
【図7】従来の半導体装置の要部平面図
【図8】従来の半導体装置の要部平面図で、(a)は図
7のF−F線で切断した要部断面図、(b)は図7のG
−G線で切断した要部断面図
【図9】従来の半導体装置のゲート絶縁耐圧分布を示す
【符号の説明】
101 nシリコン基板 102 第1熱酸化膜 103 第1フォトレジスト 104 第2熱酸化膜(犠牲酸化膜) 111a、111b、112a、112b コーナー部 118a、118b ゲート酸化膜 118c 酸化膜 119a ゲート電極 119b ゲートパッド 121 pウエル領域 122 n+ ソース領域 123 トレンチ 124 コンタクトホール 131 第1周縁部 132 第2周縁部 W1 薄いゲート酸化膜の厚さ W2 厚いゲート酸化膜の厚さ

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】半導体基板に形成された細長のトレンチ
    と、該トレンチ内面に形成されたゲート絶縁膜と、該ゲ
    ート絶縁膜上に形成され、前記トレンチ内に充填された
    ゲート電極とを具備する半導体装置において、 前記トレンチの平面形状は、同一の幅を有する第1箇所
    と、端部が徐々に狭くなっている第2箇所から構成さ
    れ、前記ゲート絶縁膜の内、第1箇所に形成される第1
    ゲート絶縁膜の厚みより第2箇所に形成される第2ゲー
    ト絶縁膜の厚さを厚くすることを特徴とする半導体装
    置。
  2. 【請求項2】前記ゲート電極に接続され前記半導体基板
    の平坦部上に形成されたゲート配線出し部を有し、該ゲ
    ート配線出し部が、前記第2箇所のゲート電極と接続す
    ることを特徴とする請求項1に記載の半導体装置。
  3. 【請求項3】半導体基板に形成された細長のトレンチ
    と、該トレンチ内面に形成されたゲート絶縁膜と、該ゲ
    ート絶縁膜上に形成され、前記トレンチ内に充填された
    ゲート電極と、該ゲート電極に接続され半導体基板の平
    坦部上に形成されたゲート配線引出し部とを具備する半
    導体装置において、 前記トレンチの先端箇所を除く箇所で、ゲート配線引出
    し部が、ゲート電極と接続することを特徴とする半導体
    装置。
  4. 【請求項4】前記ゲート電極および前記ゲート配線引出
    し部が、ポリシリコンで形成されることを特徴とする請
    求項1ないし3のいずれかに記載の半導体装置。
  5. 【請求項5】半導体基板に形成された細長のトレンチ
    と、トレンチ内面に形成されたゲート絶縁膜と、ゲート
    絶縁膜上に形成され、トレンチを充填したゲート電極
    と、該ゲート電極に接続され半導体基板の平坦部上に形
    成されたゲート配線引出し部とを具備する半導体装置の
    製造方法において、 半導体基板に、平面形状が一定幅の第1箇所と、端部が
    徐々に狭くなる第2箇所から成るトレンチを形成する工
    程と、 前記トレンチ内に厚い絶縁膜を形成し、第2箇所の先端
    近傍のトレンチを該厚い絶縁膜で充填する工程と、 前記第2箇所の先端近傍のトレンチに充填された厚い絶
    縁膜を残し、前記第1箇所の側壁に形成された前記厚い
    絶縁膜を除去する工程と、 前記トレンチの側壁にゲート絶縁膜を形成する工程と、 前記ゲート絶縁膜を介して、トレンチにポリシリコンを
    充填しゲート電極を形成する工程とを含むことを特徴と
    する半導体装置の製造方法。
JP2002077671A 2002-03-20 2002-03-20 半導体装置およびその製造方法 Expired - Lifetime JP3960091B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002077671A JP3960091B2 (ja) 2002-03-20 2002-03-20 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002077671A JP3960091B2 (ja) 2002-03-20 2002-03-20 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2003282870A true JP2003282870A (ja) 2003-10-03
JP3960091B2 JP3960091B2 (ja) 2007-08-15

Family

ID=29228058

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002077671A Expired - Lifetime JP3960091B2 (ja) 2002-03-20 2002-03-20 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP3960091B2 (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006294713A (ja) * 2005-04-07 2006-10-26 Fuji Electric Holdings Co Ltd 半導体装置
JP2008205483A (ja) * 2007-02-16 2008-09-04 Power Integrations Inc 高電圧トランジスタ構造の端部でのゲートプルバック
WO2012127821A1 (ja) * 2011-03-23 2012-09-27 パナソニック株式会社 半導体装置およびその製造方法
JP2013508980A (ja) * 2009-10-20 2013-03-07 ヴィシェイ−シリコニックス スプリットゲート電界効果トランジスタ
WO2013128833A1 (ja) * 2012-03-02 2013-09-06 株式会社デンソー 半導体装置
US9419129B2 (en) 2009-10-21 2016-08-16 Vishay-Siliconix Split gate semiconductor device with curved gate oxide profile
US9577089B2 (en) 2010-03-02 2017-02-21 Vishay-Siliconix Structures and methods of fabricating dual gate devices
JP2018074126A (ja) * 2016-11-04 2018-05-10 トヨタ自動車株式会社 半導体装置
US10234486B2 (en) 2014-08-19 2019-03-19 Vishay/Siliconix Vertical sense devices in vertical trench MOSFET
US11114559B2 (en) 2011-05-18 2021-09-07 Vishay-Siliconix, LLC Semiconductor device having reduced gate charges and superior figure of merit
US11217541B2 (en) 2019-05-08 2022-01-04 Vishay-Siliconix, LLC Transistors with electrically active chip seal ring and methods of manufacture
US11218144B2 (en) 2019-09-12 2022-01-04 Vishay-Siliconix, LLC Semiconductor device with multiple independent gates

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0823096A (ja) * 1994-07-08 1996-01-23 Toshiba Corp 半導体装置
JPH10270683A (ja) * 1997-03-25 1998-10-09 Toshiba Corp 半導体装置及びその製造方法
JP2000223705A (ja) * 1999-01-29 2000-08-11 Nissan Motor Co Ltd 半導体装置
JP2001217419A (ja) * 2000-02-03 2001-08-10 Denso Corp 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0823096A (ja) * 1994-07-08 1996-01-23 Toshiba Corp 半導体装置
JPH10270683A (ja) * 1997-03-25 1998-10-09 Toshiba Corp 半導体装置及びその製造方法
JP2000223705A (ja) * 1999-01-29 2000-08-11 Nissan Motor Co Ltd 半導体装置
JP2001217419A (ja) * 2000-02-03 2001-08-10 Denso Corp 半導体装置

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006294713A (ja) * 2005-04-07 2006-10-26 Fuji Electric Holdings Co Ltd 半導体装置
JP2008205483A (ja) * 2007-02-16 2008-09-04 Power Integrations Inc 高電圧トランジスタ構造の端部でのゲートプルバック
JP2013508980A (ja) * 2009-10-20 2013-03-07 ヴィシェイ−シリコニックス スプリットゲート電界効果トランジスタ
US9425305B2 (en) 2009-10-20 2016-08-23 Vishay-Siliconix Structures of and methods of fabricating split gate MIS devices
US9893168B2 (en) 2009-10-21 2018-02-13 Vishay-Siliconix Split gate semiconductor device with curved gate oxide profile
US9419129B2 (en) 2009-10-21 2016-08-16 Vishay-Siliconix Split gate semiconductor device with curved gate oxide profile
US10453953B2 (en) 2010-03-02 2019-10-22 Vishay-Siliconix Structures and methods of fabricating dual gate devices
US9577089B2 (en) 2010-03-02 2017-02-21 Vishay-Siliconix Structures and methods of fabricating dual gate devices
WO2012127821A1 (ja) * 2011-03-23 2012-09-27 パナソニック株式会社 半導体装置およびその製造方法
US8748977B2 (en) 2011-03-23 2014-06-10 Panasonic Corporation Semiconductor device and method for producing same
JPWO2012127821A1 (ja) * 2011-03-23 2014-07-24 パナソニック株式会社 半導体装置およびその製造方法
US11114559B2 (en) 2011-05-18 2021-09-07 Vishay-Siliconix, LLC Semiconductor device having reduced gate charges and superior figure of merit
JP2013183071A (ja) * 2012-03-02 2013-09-12 Denso Corp 半導体装置
US9231090B2 (en) 2012-03-02 2016-01-05 Denso Corporation Trench-gate-type insulated gate bipolar transistor
WO2013128833A1 (ja) * 2012-03-02 2013-09-06 株式会社デンソー 半導体装置
US10234486B2 (en) 2014-08-19 2019-03-19 Vishay/Siliconix Vertical sense devices in vertical trench MOSFET
US10444262B2 (en) 2014-08-19 2019-10-15 Vishay-Siliconix Vertical sense devices in vertical trench MOSFET
US10527654B2 (en) 2014-08-19 2020-01-07 Vishay SIliconix, LLC Vertical sense devices in vertical trench MOSFET
JP2018074126A (ja) * 2016-11-04 2018-05-10 トヨタ自動車株式会社 半導体装置
CN109891594A (zh) * 2016-11-04 2019-06-14 丰田自动车株式会社 半导体器件
US10770580B2 (en) 2016-11-04 2020-09-08 Toyota Jidosha Kabushiki Kaisha Semiconductor device
US11217541B2 (en) 2019-05-08 2022-01-04 Vishay-Siliconix, LLC Transistors with electrically active chip seal ring and methods of manufacture
US11218144B2 (en) 2019-09-12 2022-01-04 Vishay-Siliconix, LLC Semiconductor device with multiple independent gates

Also Published As

Publication number Publication date
JP3960091B2 (ja) 2007-08-15

Similar Documents

Publication Publication Date Title
US8633539B2 (en) Trench transistor and manufacturing method of the trench transistor
US5915180A (en) Process for producing a semiconductor device having a single thermal oxidizing step
US7560759B2 (en) Semiconductor device and method of manufacturing the same
JP3531613B2 (ja) トレンチゲート型半導体装置及びその製造方法
JP4731165B2 (ja) ミラー容量及びスイッチング損失を低減するために改良されたmosゲートを有する装置
US8242557B2 (en) Trench gate type transistor
TWI497722B (zh) 具有底切之半導體帶及其製造方法
TWI488304B (zh) 溝渠金屬氧化物半導體場效電晶體(mosfet)及其製造方法
CN100544027C (zh) 具有增大的沟道面积及减小的漏电流的半导体元件
JP4241856B2 (ja) 半導体装置および半導体装置の製造方法
JPH11111983A (ja) 半導体装置およびその製造方法
JP3960091B2 (ja) 半導体装置およびその製造方法
JP2006013303A (ja) 半導体装置及びその製造方法
US7288815B2 (en) Semiconductor device and manufacturing method thereof
JP2894820B2 (ja) 半導体装置
JP2006019578A (ja) 半導体装置及びその製造方法
JP2007311574A (ja) 半導体装置及びその製造方法
JP2001015733A (ja) 半導体装置およびその製造方法
JPH02102579A (ja) 半導体装置及びその製造方法
JP2002299618A (ja) 半導体装置とその製造方法
JP2013021077A (ja) 半導体装置および半導体装置の製造方法
KR100518506B1 (ko) 트랜치 게이트형 전력용 모스 소자 및 그 제조방법
JP2001313396A (ja) 半導体装置およびその製造方法
US20080061363A1 (en) Integrated transistor device and corresponding manufacturing method
JP4624084B2 (ja) 半導体装置とその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050215

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060703

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060704

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070123

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070326

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070424

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070507

R150 Certificate of patent or registration of utility model

Ref document number: 3960091

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100525

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100525

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100525

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100525

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110525

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110525

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120525

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120525

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120525

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130525

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130525

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140525

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term